JP2008294319A - Method for manufacturing thin-film capacitor - Google Patents
Method for manufacturing thin-film capacitor Download PDFInfo
- Publication number
- JP2008294319A JP2008294319A JP2007139940A JP2007139940A JP2008294319A JP 2008294319 A JP2008294319 A JP 2008294319A JP 2007139940 A JP2007139940 A JP 2007139940A JP 2007139940 A JP2007139940 A JP 2007139940A JP 2008294319 A JP2008294319 A JP 2008294319A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- material layer
- manufacturing
- oxide thin
- forming material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、半導体デバイスや多層配線基板に形成される薄膜キャパシタの製造方法に関し、小型で高い容量を有する薄膜キャパシタの製造方法に関する。 The present invention relates to a method of manufacturing a thin film capacitor formed on a semiconductor device or a multilayer wiring board, and relates to a method of manufacturing a thin film capacitor having a small size and a high capacity.
薄膜キャパシタは、半導体デバイスだけでなく、実装用基板や電子回路などで幅広く利用されている。一般に単位面積当たりの容量を大きくすることでキャパシタ部品の小型化や高性能化が可能となる。
容量を大きくする手段としては、キャパシタ誘電体の薄膜化、誘電体材料の高誘電率化、そして電極面積の拡大、の3つがある。
基板に溝を形成することで電極面積を拡大することが可能である。しかしアスペクト比の高い溝を形成し、かつその溝にキャパシタ電極、誘電体を形成し、絶縁性の高いキャパシタを形成するには製造工程が複雑となり、また製造装置も特殊となり、コストがかかることが問題となる。これに対し、電極表面に凹凸を設ける手法は比較的簡易な方法で電極面積の拡大を図ることができるので、各種方式が考案され一部は実用化されている(例えば、特許文献1〜3参照)。
Thin film capacitors are widely used not only for semiconductor devices but also for mounting substrates and electronic circuits. In general, by increasing the capacity per unit area, it is possible to reduce the size and increase the performance of capacitor components.
There are three means for increasing the capacitance: thinning the capacitor dielectric, increasing the dielectric constant of the dielectric material, and expanding the electrode area.
It is possible to enlarge the electrode area by forming a groove in the substrate. However, forming a trench with a high aspect ratio and forming a capacitor electrode and dielectric in the trench to form a highly insulating capacitor requires a complicated manufacturing process, and the manufacturing equipment is special and expensive. Is a problem. On the other hand, since the method of providing unevenness on the electrode surface can increase the electrode area by a relatively simple method, various methods have been devised and some have been put into practical use (for example,
特許文献1には、真空中で基板上にアモルファスシリコン層を形成し、その後真空中で加熱して多結晶化して、多結晶シリコン層の表面に半円球状グレインを形成し、この半円球状グレインを有する多結晶シリコン層をキャパシタ電極とすることが開示されている。
また、特許文献2には、特許文献1にて提案された、半円球状の突起を有する多結晶シリコン層の表面にゲルマニウムまたはシリコンゲルマニウムをアイランド状に成長させることにより、さらに表面積の広いキャパシタ電極を形成することが開示されている。
また、特許文献3には、TiN膜の表面に凹凸のあるタングステン(W)を成膜し、表面に凹凸のあるタングステン膜を有するTiN膜をキャパシタ電極とすることが開示されている。
Patent Document 2 discloses a capacitor electrode having a larger surface area by growing germanium or silicon germanium in an island shape on the surface of a polycrystalline silicon layer having a hemispherical protrusion proposed in
Patent Document 3 discloses that a tungsten (W) film having unevenness on the surface of the TiN film and a TiN film having an uneven tungsten film on the surface are used as capacitor electrodes.
上記の特許文献1ないし3に記載された従来例は、製造工程においていずれも真空装置内での高温加熱工程が必要であり、スループットが悪い。
本発明の課題は上述した従来技術の問題点を解決することであって、その目的は、真空装置を用いない加熱方法によって、キャパシタ電極表面に凹凸を形成できるようにして、小型で高い容量を持つ薄膜キャパシタを生産性よくローコストで製造し得るようにすることである。
Each of the conventional examples described in
An object of the present invention is to solve the above-mentioned problems of the prior art, and the object is to make it possible to form irregularities on the surface of the capacitor electrode by a heating method that does not use a vacuum device, and to achieve a small size and high capacity. It is to be able to manufacture a thin film capacitor having high productivity with low cost.
上記の目的を達成するため、本発明によれば、下部電極と誘電体膜と上部電極とを有する薄膜キャパシタの製造方法であって、基材上に凹凸形成材料層を形成する工程と、前記凹凸形成材料層上に酸化物薄膜形成剤を塗布する工程と、前記酸化物薄膜形成剤を焼成して前記凹凸形成材料層上に酸化物薄膜を形成すると共に前記凹凸形成材料層と前記酸化物薄膜との界面に凹凸を形成する工程と、を有し、前記凹凸形成材料層と前記酸化物薄膜との界面に形成された凹凸を前記下部電極の表面に反映させることを特徴とする薄膜キャパシタの製造方法、が提供される。 In order to achieve the above object, according to the present invention, there is provided a method of manufacturing a thin film capacitor having a lower electrode, a dielectric film, and an upper electrode, the step of forming an unevenness forming material layer on a substrate, A step of applying an oxide thin film forming agent on the unevenness forming material layer; and firing the oxide thin film forming agent to form an oxide thin film on the unevenness forming material layer, and the unevenness forming material layer and the oxide A step of forming irregularities at the interface with the thin film, and the irregularities formed at the interface between the irregularity forming material layer and the oxide thin film are reflected on the surface of the lower electrode. A manufacturing method is provided.
本発明は、凹凸形成材料層上にゾル−ゲル法(sol-gel processing)と呼ばれる成膜技術により金属酸化物薄膜を形成し、これにより凹凸形成材料層表面に凹凸を形成し、その凹凸形状を薄膜キャパシタの下部電極の表面形状に反映させるものであるので、電極に凹凸を形成するのに真空装置内での加熱工程を必要としない。したがって、本発明によれば、簡易な方法で作業性よくキャパシタ下部電極の表面積拡大を図ることができる。 In the present invention, a metal oxide thin film is formed on a concavo-convex forming material layer by a film forming technique called sol-gel processing, thereby forming concavo-convex on the surface of the concavo-convex forming material layer. Is reflected in the surface shape of the lower electrode of the thin film capacitor, so that a heating step in the vacuum apparatus is not required to form irregularities on the electrode. Therefore, according to the present invention, the surface area of the capacitor lower electrode can be increased by a simple method with good workability.
以下、本発明の望ましい実施の形態について図面を参照して詳細に説明する。図1(a)〜(d)は、本発明の薄膜キャパシタの製造方法の実施の形態を示す工程順の断面図である。まず、基材11を用意する〔図1(a)〕。基材11としては、Si、GaAs、SOIなどの半導体を含む基材や、セラミック、耐熱性ガラスなどからなる無機材料基材であってもよい。そして、基材11上に、スパッタ法や蒸着法を用いて導電性材料からなる凹凸形成材料層12を形成する〔図1(b)〕。凹凸形成材料層12は、そのままキャパシタの下部電極として用いることもできるが、その上に更に導電性材料膜を形成し、両者により下部電極を構成することもできる。また、凹凸形成材料層12を多層膜によって構成し、基板11と凹凸形成材料層12との密着性を改善するために、凹凸形成材料層12の最下層に密着層を形成することができる。凹凸形成材料層12の材料は特に限定されるものではないが、続く酸化膜形成工程である熱処理工程において、その表面に凹凸が形成されやすいものが選択される。例えば、チタン、窒化チタン、アルミニウム、白金などが挙げられる。次に、ディップ法あるいはスピン塗布法を用いて凹凸形成材料層12上に酸化物薄膜形成剤13aを塗布する〔図1(c)〕。本発明において、酸化物薄膜形成剤とは、金属(この場合、シリコンを含む)アルコキシドのコロイド溶液であって、ゾル−ゲル法による酸化物薄膜の形成材料として市販されている材料を用いることができる。例えば、シリコン、アルミニウム、チタン、ジルコニウム、ハフニウム、タンタル、ニオブ、ランタン、イットリウムの化合物の一種若しくは複数種を含む溶液が使用可能である。塗布された酸化物薄膜形成剤13aを乾燥させた後焼成して酸化物薄膜13を形成する。このとき、凹凸形成材料層12にヒロックが生成されるため、その表面に凹凸が形成される〔図1(d)〕。凹凸がより確実に形成されるようにするには、酸化物薄膜の熱膨張係数が凹凸形成材料層のそれより大きくなるように材料を選択することが望ましい。焼成装置としては、拡散炉、ホットプレート、Rapid Thermal Annealer(RTA)のいずれも使用可能であるが、加熱工程の容易性やスループットの観点から拡散炉が好ましい。
Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings. 1A to 1D are cross-sectional views in order of steps showing an embodiment of a method for manufacturing a thin film capacitor of the present invention. First, the
形成された凹凸形成材料層12の少なくとも一部を下部電極として利用することができる。また、形成された酸化物薄膜13をキャパシタの誘電体として利用することができ、そのようにする場合には、酸化物薄膜13上に上部電極が形成される。そして、凹凸形成材料層12がそのまま下部電極を構成することになる。また、酸化物薄膜13を除去し、新たにキャパシタの誘電体となる薄膜を形成するようにしてもよい。その場合には、誘電体薄膜の形成前に凹凸形成材料層12上に下部電極の一部となる導電性薄膜を形成することもできる。特に、新たに形成される誘電体薄膜がペロブスカイト構造の高誘電率誘電体である場合には、高誘電率誘電体の誘電率をより高めるために、高温での形成において酸化しにくい耐酸化性導電材料としての導電性薄膜を、凹凸形成材料層12上に形成することが望ましい。
凹凸形成材料層12を電極材料として利用することなく、単に下部電極に凹凸を形成するための材料層とすることもできる。その場合には、酸化物薄膜13を除去し、あるいは除去することなく、形成された凹凸形状上に下部電極、誘電体薄膜、上部電極を形成することになる。
凹凸形成材料層12の材料として、アルミニウム、白金を用いる場合、凹凸先端が鋭利になり易いので、これらを下部電極ないしその一部として利用する場合には、容量絶縁膜の絶縁性の低下が懸念される。したがって、これらを下部電極ないしその一部として利用する場合には、凹凸の先端部をエッチング処理するか若しくは凹凸形成材料層12上に下部電極の一部となる導電性薄膜層を堆積して尖端形状を緩和することが望ましい。また、凹凸形成材料層12の材料として、チタンやアルミニウムを用いる場合、これらの材料層の表面に酸化チタンないし酸化アルミニウムが形成されやすい。したがって、これらを下部電極として利用する場合には、下部電極の導電性を改善するために、凹凸形成材料層12上に良導電性の導電性薄膜を形成することが望ましい。
以下に、本発明の実施例について図面を参照して詳細に説明する。
At least a part of the formed unevenness forming
Without using the unevenness forming
When aluminum or platinum is used as the material for the concavo-convex forming
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
図2(a)〜(e)は、本発明の実施例1を示す工程順の断面図である。まず、基材101として0.2μm厚のシリコン酸化膜を表面に有する500μm厚のシリコン基板を用いた〔図2(a)〕。基材101をスパッタ成膜装置内に投入し、所望の真空度に達した後に、DCスパッタ法により密着層102aとしてのTiを成膜し連続して窒化チタン膜102bを成膜して、下部電極102を得た〔図2(b)〕。それぞれの膜厚を50nm、100nmとした。窒化チタン膜102bを表面とする下部電極102上に、酸化物薄膜形成剤103aとして、3重量%のアルミニウム化合物を有する酸化アルミニウム薄膜形成剤をスピンコート法にて塗布した〔図2(c)〕。酸化アルミニウム薄膜形成剤(103a)を塗布した後、300℃に加熱したホットプレートで仮焼成した後に、600℃に加熱した窒素雰囲気下の拡散炉で焼成した。焼成後の酸化物薄膜103の酸化アルミニウム薄膜にはクラックは生じなかった。電子顕微鏡で表面のモフォロジーを観察すると表面に突起構造104を有する凹凸が形成されていた〔図2(d)〕。上部電極106となる窒化チタン膜を、DCスパッタ法により膜厚100nmに堆積した〔図2(e)〕。上部電極106となる窒化チタン膜と、酸化物薄膜103である酸化アルミニウム膜を、フォトリソグラフィ工程とエッチング工程により、それぞれ所望のパターンに加工した。酸化物薄膜103を容量絶縁膜とするキャパシタの静電容量を、インピーダンスアナライザを用いて測定したところ、平行平板の電極面積から計算される静電容量に比して、約1.6倍高い静電容量が得られた。一方、エレクトロメータを用いて電流−電圧特性を測定したが絶縁性に劣化はみられなかった。絶縁性を劣化させることなく、小型で高い静電容量を持つ薄膜キャパシタを製造することができた。
2A to 2E are cross-sectional views in order of steps showing Example 1 of the present invention. First, a 500 μm-thick silicon substrate having a 0.2 μm-thick silicon oxide film on the surface was used as the substrate 101 [FIG. 2A]. After the
[比較例]
比較例として、本発明の範囲外で薄膜キャパシタを製造した場合について説明する。比較例1の製造工程は、実施例1における酸化物薄膜形成剤103aをスピンコート塗布し、300℃に加熱したホットプレートで仮焼成する工程まで同一とした。仮焼成をした後、450℃に加熱した拡散炉で焼成したが、下部電極102に突起構造104の形成による凹凸を有する表面のモフォロジーは見られなかった。上部電極106として窒化チタン膜を膜厚100nmに成膜した後に、所望のパターンに上部電極、容量絶縁膜を加工し、インピーダンスアナライザで静電容量を測定したところ、電極面積から計算される静電容量とよく一致し、静電容量の増加は見られなかった。このため小型で高い静電容量を持つ薄膜キャパシタは製造できなかった。
[Comparative example]
As a comparative example, a case where a thin film capacitor is manufactured outside the scope of the present invention will be described. The manufacturing process of Comparative Example 1 was the same up to the process of spin-coating the oxide thin
図3(a)〜(h)は、本発明の実施例2を示す工程順の断面図である。酸化アルミニウム薄膜を焼成する工程までは、実施例1と同じ工程で製造した〔図3(a)〜(d)〕。酸化物薄膜103として酸化アルミニウム薄膜を形成した後に、リン酸を使って酸化アルミニウムをエッチング除去し、窒化チタン膜102bの表面を露出させた〔図3(e)〕。露出した窒化チタン膜102bの表面モフォロジーは、酸化アルミニウム薄膜表面と同じ表面に突起構造104による凹凸を有するモフォロジーであった。次に、DCスパッタ装置内に投入し、所望の真空度に達した後、DCスパッタ法により窒化チタン膜102b上に密着層となるTi、次いで耐酸化性導電材料層となるPtを連続して成膜して積層膜の導電性薄膜102cを形成し、下部電極102を得た〔図3(f)〕。次に、高誘電率薄膜105を成膜するためにRFスパッタ装置に導入した。基板温度を600℃としRFスパッタ法により、ペロブスカイト構造を有するSrTiO3を膜厚100nmに成膜して、高誘電率薄膜105を得た〔図3(g)〕。再度DCスパッタ装置に導入し、DCスパッタ法により上部電極106としてPtを100nm厚に成膜した〔図3(h)〕。次に、フォトリソグラフィ法とエッチングにより、上部電極106のPt、高誘電率薄膜105のSrTiO3をそれぞれ所望のパターンに加工した。インピーダンスアナライザで静電容量を測定したところ、電極面積から計算される静電容量に比して約1.6倍の静電容量が得られた。突起電極がない平坦な下部電極上に、同条件でペロブスカイト構造を有するSrTiO3を形成し、上部電極となるPtを形成して薄膜キャパシタを形成した場合、比誘電率は約200であったのに対し、本発明の製造方法にて形成した薄膜キャパシタでは約320の実効的な比誘電率が得られ、実施例1に比して更に高い容量をもつ小型の薄膜キャパシタを製造することができた。
3A to 3H are cross-sectional views in order of steps showing Example 2 of the present invention. Up to the step of firing the aluminum oxide thin film, it was manufactured in the same steps as in Example 1 (FIGS. 3A to 3D). After forming an aluminum oxide thin film as the oxide
図4(a)〜(h)は、本発明の実施例3を示す工程順の断面図である。酸化物薄膜形成剤103aとして、7重量%のハフニウム化合物を有する酸化ハフニウム薄膜形成剤を用いることとし、拡散炉で焼成して酸化ハフニウム薄膜(酸化物薄膜103)を形成する工程までは実施例1と同じ工程とした〔図4(a)〜(d)〕。酸化ハフニウムの場合には、薄膜自体にはクラックは見られなかったが、窒化チタンの突起構造104の先端が起因と考えられるクラック107が見られた。クラックが生じた酸化ハフニウム薄膜を、エッチング液である希フッ硝酸に浸漬し、酸化ハフニウム薄膜を除去したところ、クラックから浸透した希フッ硝酸エッチング液が、窒化チタンの突起構造をエッチングし、先端がなだらかな突起構造104となった〔図4(e)〕。その後、実施例2において、容量絶縁膜を形成する工程と同一の工程を行った〔図4(f)〜(h)〕。キャパシタとしての静電容量を測定したところ、電極面積から計算される静電容量に比して、約1.8倍の静電容量が得られた。一方、電流−電圧特性での劣化はみられず、小型で高い容量を持つ薄膜キャパシタを製造することができた。
4 (a) to 4 (h) are cross-sectional views in order of steps showing Example 3 of the present invention. As the oxide thin
以上、本発明の好ましい実施例について説明したが、本発明は上記の実施例に限定されるものではない。例えば導電性薄膜の例として、Ti、Ptの積層膜を例に挙げたが、これに限らず、Ru、Ir、これらの酸化物や、ペロブスカイト構造を有するSrRuO3のような導電性酸化物薄膜であってもよい。また、高誘電率誘電体としてSrTiO3について説明したが、(Ba,Sr)TiO3や(Pb,Zr)TiO3のようなペロブスカイト構造を有する酸化物であってもよい。また、拡散炉での焼成雰囲気は実施例の窒素雰囲気に限定されない。 As mentioned above, although the preferable Example of this invention was described, this invention is not limited to said Example. For example, as an example of a conductive thin film, a laminated film of Ti and Pt is given as an example. However, the present invention is not limited to this, and a conductive oxide thin film such as Ru, Ir, oxides thereof, or SrRuO 3 having a perovskite structure. It may be. Further, although SrTiO 3 has been described as a high dielectric constant dielectric, an oxide having a perovskite structure such as (Ba, Sr) TiO 3 or (Pb, Zr) TiO 3 may be used. Further, the firing atmosphere in the diffusion furnace is not limited to the nitrogen atmosphere of the embodiment.
11 基材
12 凹凸形成材料層
13a 酸化物薄膜形成剤
13 酸化物薄膜
101 基材
102a 密着層
102b 窒化チタン膜
102c 導電性薄膜
102 下部電極
103a 酸化物薄膜形成剤
103 酸化物薄膜
104 突起構造
105 高誘電率薄膜
106 上部電極
107 クラック
11
Claims (14)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007139940A JP2008294319A (en) | 2007-05-28 | 2007-05-28 | Method for manufacturing thin-film capacitor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007139940A JP2008294319A (en) | 2007-05-28 | 2007-05-28 | Method for manufacturing thin-film capacitor |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008294319A true JP2008294319A (en) | 2008-12-04 |
Family
ID=40168712
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007139940A Pending JP2008294319A (en) | 2007-05-28 | 2007-05-28 | Method for manufacturing thin-film capacitor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008294319A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015129048A1 (en) * | 2014-02-28 | 2015-09-03 | 共栄エンジニアリング株式会社 | Human-body communication system, electrode for human-body communication system, and material for said electrode |
KR101563433B1 (en) * | 2014-09-25 | 2015-10-27 | 성균관대학교산학협력단 | Capacitor and method of manufacturing the same |
JP2017028096A (en) * | 2015-07-22 | 2017-02-02 | Tdk株式会社 | Thin-film capacitor and semiconductor device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04230011A (en) * | 1990-05-31 | 1992-08-19 | Philips Gloeilampenfab:Nv | Manufacture of single layer capacitor |
JPH05343254A (en) * | 1992-06-12 | 1993-12-24 | Matsushita Electron Corp | Capacitor and manufacture thereof |
-
2007
- 2007-05-28 JP JP2007139940A patent/JP2008294319A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04230011A (en) * | 1990-05-31 | 1992-08-19 | Philips Gloeilampenfab:Nv | Manufacture of single layer capacitor |
JPH05343254A (en) * | 1992-06-12 | 1993-12-24 | Matsushita Electron Corp | Capacitor and manufacture thereof |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015129048A1 (en) * | 2014-02-28 | 2015-09-03 | 共栄エンジニアリング株式会社 | Human-body communication system, electrode for human-body communication system, and material for said electrode |
KR101563433B1 (en) * | 2014-09-25 | 2015-10-27 | 성균관대학교산학협력단 | Capacitor and method of manufacturing the same |
US10079100B2 (en) | 2014-09-25 | 2018-09-18 | Research & Business Foundation Sungkyunkwan University | Capacitor and method of manufacturing the same |
JP2017028096A (en) * | 2015-07-22 | 2017-02-02 | Tdk株式会社 | Thin-film capacitor and semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3989027B2 (en) | Capacitor and manufacturing method thereof | |
JP2006523153A (en) | Multilayer structure containing barium strontium titanate on metal foil | |
JP5930852B2 (en) | Method for manufacturing ferroelectric crystal film | |
JPH11177051A (en) | Thin-film capacitor and its manufacture | |
EP3258472B1 (en) | Capacitor with thin film multilayer dielectric having both columnar and randomly oriented crystal grains | |
KR100416602B1 (en) | Method of forming stacked capacitor | |
JP2006310744A (en) | Thin film capacitor and semiconductor device | |
JP5861278B2 (en) | Thin film capacitor manufacturing method and thin film capacitor obtained by the method | |
JP2017204630A (en) | Thin film capacitor and manufacturing method thereof | |
JP4925494B2 (en) | Capacitor manufacturing method for semiconductor device having high dielectric constant dielectric film | |
JP2008294319A (en) | Method for manufacturing thin-film capacitor | |
US5645976A (en) | Capacitor apparatus and method of manufacture of same | |
JPH0878636A (en) | Manufacture of semiconductor device provided with capacitor | |
JPH10200069A (en) | Thin film capacitor | |
US6762091B2 (en) | Methods for manufacturing semiconductor devices having a metal layer | |
JPH11177048A (en) | Semiconductor element and manufacture thereof | |
JP2009038169A (en) | Manufacturing method of piezoelectric element, forming method of dielectric layer, and manufacturing method of actuator | |
JP3654352B2 (en) | Manufacturing method of semiconductor device having capacitor | |
US6919283B2 (en) | Fabrication of pure and modified Ta2O5 thin film with enhanced properties for microwave communication, dynamic random access memory and integrated electronic applications | |
JPH10340994A (en) | Manufacture of semiconductor device | |
JP3769711B2 (en) | Capacitor manufacturing method | |
JP5030349B2 (en) | Dielectric film fabrication method | |
JP4911659B2 (en) | Method for manufacturing dielectric thin film capacitor | |
JP4245552B2 (en) | Method for producing crystalline thin film of composite oxide | |
KR100358063B1 (en) | Method of manufacturing a capacitor in a semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100415 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100618 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120117 |
|
A131 | Notification of reasons for refusal |
Effective date: 20120214 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120626 |