JP2009038169A - Manufacturing method of piezoelectric element, forming method of dielectric layer, and manufacturing method of actuator - Google Patents

Manufacturing method of piezoelectric element, forming method of dielectric layer, and manufacturing method of actuator Download PDF

Info

Publication number
JP2009038169A
JP2009038169A JP2007200360A JP2007200360A JP2009038169A JP 2009038169 A JP2009038169 A JP 2009038169A JP 2007200360 A JP2007200360 A JP 2007200360A JP 2007200360 A JP2007200360 A JP 2007200360A JP 2009038169 A JP2009038169 A JP 2009038169A
Authority
JP
Japan
Prior art keywords
layer
dielectric layer
manufacturing
layered portion
piezoelectric element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007200360A
Other languages
Japanese (ja)
Inventor
Motohisa Noguchi
元久 野口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2007200360A priority Critical patent/JP2009038169A/en
Publication of JP2009038169A publication Critical patent/JP2009038169A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing method of a piezoelectric element having a dielectric layer having excellent characteristics by suppressing deviation in the composition of a dielectric in the layer. <P>SOLUTION: The manufacturing method of the piezoelectric element includes processes of forming a lower electrode 20 above a base 10; forming the dielectric layer by carrying out a pair of a first process of forming a laminar portion 311a above the lower electrode 20 and a second process of making the laminar portion 311a thin by chemical polishing once or a plurality of times; and forming an upper electrode above the dielectric layer. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、圧電素子の製造方法、誘電体層の製造方法、およびアクチュエータの製造方法に関する。   The present invention relates to a piezoelectric element manufacturing method, a dielectric layer manufacturing method, and an actuator manufacturing method.

誘電体の誘電性、圧電性、焦電性、強誘電性などの特性を利用した圧電素子や容量素子がある。これらの素子は、層状の誘電体を2つの電極層で挟んだ構造を有している。誘電体としては、一般式ABO(AサイトはPbを含み、BサイトはZrおよびTiを含む。)で示されるペロブスカイト型酸化物の焼結体が多用される。素子中の誘電体は、化学的気相成長法(Chemical Vapor Deposition:CVD)などの気相法や、ゾル−ゲル法などの液相法によって形成されるのが一般的である。 There are piezoelectric elements and capacitive elements that make use of dielectric properties such as dielectric properties, piezoelectric properties, pyroelectric properties, and ferroelectric properties. These elements have a structure in which a layered dielectric is sandwiched between two electrode layers. As the dielectric, a sintered body of a perovskite oxide represented by the general formula ABO 3 (A site contains Pb and B site contains Zr and Ti) is often used. In general, the dielectric in the device is formed by a vapor phase method such as chemical vapor deposition (CVD) or a liquid phase method such as sol-gel method.

誘電体の層を液相法によって形成する場合、誘電体の原料組成物を塗布し、該塗膜を乾燥、脱脂および結晶化アニールして行われることが多い。このとき、塗膜が厚い状態で結晶化アニールを行うと、結晶化の際の体積収縮が大きくなり、塗膜に亀裂が生じることがある。そのため、例えば、特開平09−223830号公報には、複数回の結晶化アニールを行う方法が提案されている。
特開平09−223830号公報
When the dielectric layer is formed by a liquid phase method, it is often performed by applying a dielectric raw material composition, drying, degreasing, and crystallization annealing of the coating film. At this time, if crystallization annealing is performed in a state where the coating film is thick, volume shrinkage during crystallization increases, and the coating film may crack. Therefore, for example, Japanese Patent Application Laid-Open No. 09-223830 proposes a method of performing crystallization annealing a plurality of times.
JP 09-223830 A

しかしながら、誘電体の層を加熱して結晶化アニールを行うと、誘電体の構成元素の組成が層内で分布を生じてしまうことがあった。例えば、誘電体材料としてチタン酸ジルコン酸鉛を用いた場合は、誘電体層の層内でチタンおよびジルコニウムの存在に偏りが生じることがあった。このような偏りは、誘電体層の例えば圧電特性などを悪化させることがあるため、このような偏りの生じにくい製造方法が求められている。   However, when crystallization annealing is performed by heating the dielectric layer, the composition of the constituent elements of the dielectric may be distributed in the layer. For example, when lead zirconate titanate is used as the dielectric material, there may be a bias in the presence of titanium and zirconium in the dielectric layer. Such a bias may worsen, for example, the piezoelectric characteristics of the dielectric layer. Therefore, a manufacturing method that does not easily cause such a bias is required.

本発明にかかる目的の1つは、層内で誘電体の組成の偏りが抑制され特性が良好な誘電体層を有する圧電素子および該誘電体層を有するアクチュエータの製造方法を提供することにある。   One of the objects according to the present invention is to provide a piezoelectric element having a dielectric layer with favorable characteristics by suppressing the deviation of the composition of the dielectric in the layer, and a method for manufacturing an actuator having the dielectric layer. .

本発明にかかる目的の1つは、層内で誘電体の組成の偏りが抑制され特性が良好な誘電体層の製造方法を提供することにある。   One of the objects according to the present invention is to provide a method for producing a dielectric layer having excellent characteristics by suppressing the deviation of the composition of the dielectric within the layer.

本発明にかかる圧電素子の製造方法は、
基体の上方に下部電極を形成する工程と、
前記下部電極の上方に層状部を形成する第1工程、および、該層状部を化学的機械研磨により薄くする第2工程の組を1または複数回行い、誘電体層を形成する工程と、
前記誘電体層の上方に上部電極を形成する工程と、を含む。
The method for manufacturing a piezoelectric element according to the present invention includes:
Forming a lower electrode above the substrate;
Performing a set of a first step of forming a layered portion above the lower electrode and a second step of thinning the layered portion by chemical mechanical polishing one or more times to form a dielectric layer;
Forming an upper electrode above the dielectric layer.

このようにすれば、層内で誘電体の組成の偏りが抑制され特性が良好な誘電体層を有する圧電素子を製造することができる。   In this way, it is possible to manufacture a piezoelectric element having a dielectric layer with excellent characteristics and suppressed bias in the composition of the dielectric within the layer.

なお、本発明において、特定のA部材(以下、「A」という。)の上方に形成された特定のB部材(以下、「B」という。)というとき、Aの上に直接Bが形成された場合と、Aの上に他の部材を介してBが形成された場合とを含む意味である。   In the present invention, when a specific B member (hereinafter referred to as “B”) formed above a specific A member (hereinafter referred to as “A”), B is formed directly on A. And the case where B is formed on A via another member.

本発明にかかる圧電素子の製造方法において、前記第1工程は、1層の前駆体層を形成する工程と、前記前駆体層を結晶化させて前記層状部を形成する工程と、を有することができる。   In the method for manufacturing a piezoelectric element according to the present invention, the first step includes a step of forming a single precursor layer and a step of crystallizing the precursor layer to form the layered portion. Can do.

本発明にかかる圧電素子の製造方法において、前記第1工程は、複数の前駆体層を積層する工程と、前記複数の前駆体層を結晶化させて前記層状部を形成する工程と、を有することができる。   In the method for manufacturing a piezoelectric element according to the present invention, the first step includes a step of laminating a plurality of precursor layers, and a step of crystallizing the plurality of precursor layers to form the layered portion. be able to.

本発明にかかる誘電体層の製造方法は、
基体の上方に層状部を形成する第1工程と、
前記層状部を化学的機械研磨により薄くする第2工程と、を含み、
前記第1工程および前記第2工程の組を1または複数回行う。
The method for producing a dielectric layer according to the present invention includes:
A first step of forming a layered portion above the substrate;
A second step of thinning the layered portion by chemical mechanical polishing,
The set of the first step and the second step is performed one or more times.

このようにすれば、層内で誘電体の組成の偏りが抑制され特性が良好な誘電体層を製造することができる。   In this way, it is possible to manufacture a dielectric layer having excellent characteristics by suppressing the bias of the composition of the dielectric within the layer.

本発明にかかるアクチュエータの製造方法は、
弾性板の上方に下部電極を形成する工程と、
前記下部電極の上方に層状部を形成する第1工程、および、該層状部を化学的機械研磨により薄くする第2工程の組を1または複数回行い、誘電体層を形成する工程と、
前記誘電体層の上方に上部電極を形成する工程と、を含む。
The manufacturing method of the actuator according to the present invention is as follows:
Forming a lower electrode above the elastic plate;
Performing a set of a first step of forming a layered portion above the lower electrode and a second step of thinning the layered portion by chemical mechanical polishing one or more times to form a dielectric layer;
Forming an upper electrode above the dielectric layer.

このようにすれば、層内で誘電体の組成の偏りが抑制され特性が良好な誘電体層を有するアクチュエータを製造することができる。   In this way, it is possible to manufacture an actuator having a dielectric layer with excellent characteristics and suppressed bias in the composition of the dielectric within the layer.

以下に本発明の好適な実施形態について、図面を参照しながら説明する。なお、以下の実施形態は、本発明の一例として説明するものである。   Preferred embodiments of the present invention will be described below with reference to the drawings. The following embodiment will be described as an example of the present invention.

1.圧電素子の製造方法
以下に、本実施形態にかかる圧電素子の製造方法の一例について図面を参照しながら説明する。図1ないし図8は、本実施形態にかかる圧電素子100の製造方法を模式的に示す断面図である。図9は、圧電素子100を模式的に示す断面図である。
1. Piezoelectric Element Manufacturing Method An example of a piezoelectric element manufacturing method according to this embodiment will be described below with reference to the drawings. 1 to 8 are cross-sectional views schematically showing a method for manufacturing the piezoelectric element 100 according to the present embodiment. FIG. 9 is a cross-sectional view schematically showing the piezoelectric element 100.

本実施形態の圧電素子100の製造方法は、下部電極20を形成する工程と、誘電体層30を形成する工程と、上部電極40を形成する工程とを有する。   The method for manufacturing the piezoelectric element 100 according to this embodiment includes a step of forming the lower electrode 20, a step of forming the dielectric layer 30, and a step of forming the upper electrode 40.

図1に示すように、まず、下部電極20を基体10の上方に形成する。下部電極20は、例えば白金などの金属をスパッタ法によって設けることができる。基体10は、特に限定されない。基体10としては、例えば、シリコン基板でもよく、また、シリコン基板の上に絶縁層や他の層が設けられたものであってもよい。さらに、基体10は、配線や回路などが設けられた半導体基板でもよい。   As shown in FIG. 1, first, the lower electrode 20 is formed above the substrate 10. The lower electrode 20 can be provided by sputtering a metal such as platinum. The substrate 10 is not particularly limited. As the substrate 10, for example, a silicon substrate may be used, or an insulating layer or other layer may be provided on the silicon substrate. Further, the substrate 10 may be a semiconductor substrate provided with wiring, circuits, and the like.

次に、誘電体層30を形成する工程を行う。この工程は、層状部311aを形成する第1工程と、層状部311aを化学的機械研磨により薄くして、層状部311とする第2工程を有している。そして第1工程と第2工程の組が、1回または複数回行われて誘電体層30が形成される。以下は、誘電体層30の材質がチタン酸ジルコン酸鉛である場合を中心として例示する。   Next, a step of forming the dielectric layer 30 is performed. This step includes a first step of forming the layered portion 311a and a second step of forming the layered portion 311 by thinning the layered portion 311a by chemical mechanical polishing. Then, the combination of the first step and the second step is performed once or a plurality of times to form the dielectric layer 30. In the following, the case where the material of the dielectric layer 30 is lead zirconate titanate will be mainly exemplified.

まず、第1工程について説明する。図2に示すように、下部電極20の上方に誘電体の原料溶液を塗布し、これを乾燥、脱脂して前駆体層301を形成する。原料溶液としては、例えば、金属アルコキシドおよび有機金属の少なくとも一方を含んで構成することができる。たとえば、チタン酸ジルコン酸鉛の原料組成物としては、酢酸鉛、ジルコニウムテトラブトキシド、チタニウムテトライソプロポキシド、アルコールおよび酸を含む組成物が挙げられる。原料溶液の塗布は、スピンコート法やディップコート法により行うことができる。乾燥および脱脂は、たとえば、100℃ないし400℃に加熱して行うことができる。このようにして、前駆体層301の主成分がアモルファス状態のチタン酸ジルコン酸鉛となる。   First, the first step will be described. As shown in FIG. 2, a dielectric material solution is applied over the lower electrode 20, and this is dried and degreased to form a precursor layer 301. As a raw material solution, it can comprise, for example including at least one of a metal alkoxide and an organic metal. For example, the raw material composition of lead zirconate titanate includes a composition containing lead acetate, zirconium tetrabutoxide, titanium tetraisopropoxide, alcohol and an acid. The raw material solution can be applied by spin coating or dip coating. Drying and degreasing can be performed by heating to 100 ° C. to 400 ° C., for example. In this way, the main component of the precursor layer 301 becomes amorphous lead zirconate titanate.

本実施形態では、図3に示すように、上記の塗布、乾燥および脱脂の工程を3回繰り返して行う。その結果、下部電極20の上方に前駆体層301、302、303が積層した状態を形成する。このように前駆体層を複数回積層して、所望の厚みの前駆体層の積層体を得るようにすれば、各前駆体層をそれぞれ薄く形成することができるため、乾燥、脱脂のとき、加熱された際に亀裂を生じにくくすることができる。この場合、各前駆体層は、次の結晶化アニールを経ると、層状部311aの一部となる。なお、単層で所望の厚みとなる前駆体層が、乾燥、脱脂の際に亀裂を生じないのであれば、このように前駆体層を複数回積層して形成する必要はない。前駆体層301を1層だけ形成する場合は、次の結晶化アニールを経ると、前駆体層301は、層状部311aの全部となる。前駆体層301、302、303の厚みは、例えばそれぞれ100nmとすることができる。また各層の厚みは、互いに異なっていてもよい。   In the present embodiment, as shown in FIG. 3, the above-described coating, drying and degreasing steps are repeated three times. As a result, a state in which the precursor layers 301, 302, and 303 are stacked above the lower electrode 20 is formed. Thus, if the precursor layer is laminated a plurality of times to obtain a laminate of a precursor layer having a desired thickness, each precursor layer can be formed thinly, so when drying and degreasing, When heated, it can be made difficult to crack. In this case, each precursor layer becomes a part of the layered portion 311a after the next crystallization annealing. In addition, as long as the precursor layer having a desired thickness in a single layer does not crack when being dried and degreased, it is not necessary to form the precursor layer by laminating a plurality of times in this way. When only one precursor layer 301 is formed, the precursor layer 301 becomes the entire layered portion 311a after the next crystallization annealing. The thicknesses of the precursor layers 301, 302, and 303 can be set to 100 nm, for example. The thickness of each layer may be different from each other.

単層の前駆体層または複数層の前駆体層の積層体が形成された後、結晶化アニールを行って層状部311aを形成する(図4)。結晶化アニールは、加熱によりアモルファス状態のチタン酸ジルコン酸鉛を結晶状態のチタン酸ジルコン酸鉛に変化させる工程である。結晶化アニールは、例えば、600℃ないし1000℃に加熱して行うことができる。結晶化アニールを行った後の層状部311aの層内では、チタンおよびジルコニウムの組成に分布が生じている。この組成の分布に関する詳細は後述する。以上のように第1工程によって、下部電極20の上方に層状部311aが形成される。層状部311aの厚みは、たとえば、300nmとすることができる。   After a single-layer precursor layer or a laminate of a plurality of precursor layers is formed, crystallization annealing is performed to form a layered portion 311a (FIG. 4). Crystallization annealing is a process of changing amorphous lead zirconate titanate to crystalline lead zirconate titanate by heating. The crystallization annealing can be performed by heating to 600 ° C. to 1000 ° C., for example. In the layer of the layered portion 311a after the crystallization annealing, the distribution of the composition of titanium and zirconium occurs. Details regarding the distribution of this composition will be described later. As described above, the layered portion 311a is formed above the lower electrode 20 by the first step. The thickness of the layered portion 311a can be set to, for example, 300 nm.

次に、第2工程について述べる。第2工程は、図5に模式的に示すように、層状部311aを化学的機械研磨(Chemical Mechanical Polishing:CMP)によって層状部311aを薄くして層状部311とする工程である(図6を併せて参照されたい)。CMPは、半導体ウエハの研磨に用いられる方法を用いることができる。本工程ではCMPにより、層状部311aの一部を除去して薄くする。除去される層状部311aの厚みは、層状部311aの全体の厚みの10%ないし60%が好ましい。除去される厚みが10%より少ないと、組成の偏りを抑制する効果が不十分となり、60%より多いと、プロセスのスループットおよびプロセスのコストが悪化する。第2工程によって、例えば、層状部311aは、厚みの半分が除去される。この場合は、層状部311aの厚みが300nmであったならば、150nmの層状部311が得られる。   Next, the second step will be described. As schematically shown in FIG. 5, the second step is a step in which the layered portion 311 a is thinned by chemical mechanical polishing (CMP) to form the layered portion 311 (FIG. 6). See also). For CMP, a method used for polishing a semiconductor wafer can be used. In this step, a part of the layered portion 311a is removed and thinned by CMP. The thickness of the layered portion 311a to be removed is preferably 10% to 60% of the total thickness of the layered portion 311a. When the thickness to be removed is less than 10%, the effect of suppressing the compositional deviation is insufficient, and when it is more than 60%, the process throughput and the process cost are deteriorated. By the second step, for example, half of the thickness of the layered portion 311a is removed. In this case, if the thickness of the layered portion 311a is 300 nm, a layered portion 311 having a thickness of 150 nm is obtained.

上述の第1工程および第2工程を経ると、図6に示すように層状部311が形成されるが、この層状部311は、図7に示すように複数を積層することができる。層状部を積層する工程は、第1工程と第2工程の組を繰り返し行うことで可能である。すなわち、図7に示したように、層状部311を形成した後、第1工程および第2工程の組を行い、層状部312を層状部311の上に積層し、同様に、層状部312の上に層状部313を積層することができる。層状部を積層する回数は、最終的な誘電体層30の厚みの設計に従って任意に決定することができる。例えば、層状部を積層する回数は、1層の層状部の厚みが150nmであれば、6回ないし8回とすることができる。この場合、誘電体層の厚みとしては900nmないし1200nmとすることができる。   When the first step and the second step described above are performed, a layered portion 311 is formed as shown in FIG. 6, and a plurality of layered portions 311 can be stacked as shown in FIG. The step of laminating the layered portions can be performed by repeatedly performing a set of the first step and the second step. That is, as shown in FIG. 7, after forming the layered portion 311, a set of the first step and the second step is performed, and the layered portion 312 is stacked on the layered portion 311. A layered portion 313 can be stacked thereon. The number of times of laminating the layered portion can be arbitrarily determined according to the final design of the thickness of the dielectric layer 30. For example, if the thickness of the layered portion of one layer is 150 nm, the number of times of laminating the layered portion can be 6 to 8 times. In this case, the thickness of the dielectric layer can be set to 900 nm to 1200 nm.

層状部を複数回積層すると、所望の厚みの誘電体層30を得るために各層状部をそれぞれ薄く形成することができる。そのため、結晶化アニールのときに亀裂を生じにくくすることができる。なお、所望の厚みの誘電体層30を得るための層状部の層数が1で十分な場合、この1層が結晶化アニールの際に亀裂を生じないのであれば、このように層状部を複数回積層して形成する必要はない。図7に示すように、本実施形態では、層状部311、312、313が積層された誘電体層30を形成する。   By laminating the layered portions a plurality of times, each layered portion can be formed thin in order to obtain the dielectric layer 30 having a desired thickness. Therefore, it is possible to make it difficult for cracks to occur during crystallization annealing. If the number of layers of the layered portion for obtaining the dielectric layer 30 having a desired thickness is sufficient, if this one layer does not crack during crystallization annealing, the layered portion is There is no need to form a plurality of layers. As shown in FIG. 7, in this embodiment, a dielectric layer 30 in which layered portions 311, 312, and 313 are stacked is formed.

次に、図8に示すように、誘電体層30の上方に上部電極40を形成する。上部電極40は、例えば白金などの金属をスパッタ法によって設けることができる。   Next, as shown in FIG. 8, the upper electrode 40 is formed above the dielectric layer 30. The upper electrode 40 can be provided by sputtering a metal such as platinum.

以上のようにして、図8に示すように誘電体層30が下部電極20および上部電極40によって挟まれた構造が形成される。そして、例えば、図9に示すように、上部電極40、誘電体層30および下部電極20がフォトリソグラフィ法などの方法によりパターニングされ、圧電素子100が製造される。   As described above, a structure in which the dielectric layer 30 is sandwiched between the lower electrode 20 and the upper electrode 40 as shown in FIG. 8 is formed. Then, for example, as shown in FIG. 9, the upper electrode 40, the dielectric layer 30 and the lower electrode 20 are patterned by a method such as photolithography, and the piezoelectric element 100 is manufactured.

2.組成分布
チタン酸ジルコン酸鉛の各元素の組成は、結晶化アニール前すなわち、前駆体層の状態では層内で均一である。しかし、前駆体層が、結晶化アニール工程で加熱され、層状部となる際に、結晶化が進行する。そのとき結晶化の進行に伴って、チタン酸ジルコン酸鉛の各元素の組成に偏りを生じることがある。この現象は、次のように説明される。
2. Composition distribution The composition of each element of lead zirconate titanate is uniform in the layer before crystallization annealing, that is, in the state of the precursor layer. However, crystallization proceeds when the precursor layer is heated in the crystallization annealing step to become a layered portion. At that time, with the progress of crystallization, the composition of each element of lead zirconate titanate may be biased. This phenomenon is explained as follows.

チタン酸ジルコン酸鉛に代表されるペロブスカイト型酸化物は、複数の酸化物の固溶体である。チタン酸ジルコン酸鉛の場合は、チタン酸鉛と、ジルコン酸鉛の固溶体である。このような酸化物は、それぞれ結晶化温度(アモルファス状態から結晶状態に転移するときの温度)が異なるのが通常である。チタン酸ジルコン酸鉛の場合は、チタン酸鉛の結晶化温度のほうがジルコン酸鉛のそれよりも低い。したがってチタン酸ジルコン酸鉛を加熱して、アモルファス状態から結晶状態へ変化させるときは、チタン酸鉛が優先して結晶化することになる。そして、このとき、電極のような異物に接触している部位には、結晶核が生じやすいため、気体に接している表面よりも先に、この部位で結晶化が起こる。また、電極以外の固体、例えば既に結晶化したチタン酸ジルコン酸鉛が存在する場合も同様である。よって、本実施形態の場合、層状部311aの下部電極20または積層している下方の結晶化したチタン酸ジルコン酸鉛に接する側のほうが、チタン酸鉛の含有量が大きい結晶が生じる。この場合、相対的に結晶中のジルコン酸鉛の含有量は、層状部311aの上側ほど大きくなる。これは、層状部311a全体の平均組成が維持されるためである。一般にペロブスカイト型の酸化物の結晶化アニールにおいては、このような現象が生じることがある。   A perovskite oxide represented by lead zirconate titanate is a solid solution of a plurality of oxides. In the case of lead zirconate titanate, it is a solid solution of lead titanate and lead zirconate. Such oxides usually have different crystallization temperatures (temperatures when transitioning from an amorphous state to a crystalline state). In the case of lead zirconate titanate, the crystallization temperature of lead titanate is lower than that of lead zirconate. Therefore, when lead zirconate titanate is heated to change from an amorphous state to a crystalline state, lead titanate is preferentially crystallized. At this time, crystal nuclei are likely to be generated in a part in contact with a foreign substance such as an electrode, and therefore crystallization occurs in this part before the surface in contact with the gas. The same applies to the case where a solid other than the electrode, for example, already crystallized lead zirconate titanate is present. Therefore, in the case of the present embodiment, a crystal having a higher content of lead titanate is produced on the side of the layered portion 311a that is in contact with the lower electrode 20 or the lower crystallized lead zirconate titanate. In this case, the content of lead zirconate in the crystal is relatively higher toward the upper side of the layered portion 311a. This is because the average composition of the entire layered portion 311a is maintained. In general, such a phenomenon may occur in crystallization annealing of a perovskite oxide.

図10および図11は、上記のことをさらに説明する模式図である。図10は、特定の厚みの層状部(図中「アニール厚み」と記載)を結晶化アニールした結果生じた組成分布の様子を示している。一方、図11は、特定の厚みの層状部(図中「アニール厚み」と記載)を結晶化アニールし、この結晶化した層の半分程度の厚みだけCMPにて除去した結果生じた組成分布の様子を示している。図10および図11共に、結晶化アニールした層を複数積層した状態を模式的に示している。縦軸は、いずれの図においても、誘電体層30を構成する酸化物全体に対する構成元素、例えばチタンの組成で、横軸は、誘電体層30の表面から深さ(厚み)方向に向かう距離(厚み方向については、図9に矢印で示した。)である。これらの図から、以下の4つのことが説明される。   10 and 11 are schematic views for further explaining the above. FIG. 10 shows a composition distribution resulting from crystallization annealing of a layered portion having a specific thickness (described as “annealed thickness” in the figure). On the other hand, FIG. 11 shows a composition distribution resulting from crystallization annealing of a layered portion having a specific thickness (denoted as “anneal thickness” in the figure) and removing only about half the thickness of the crystallized layer by CMP. It shows a state. Both FIG. 10 and FIG. 11 schematically show a state in which a plurality of crystallization annealed layers are stacked. In each figure, the vertical axis represents the composition of a constituent element, for example, titanium, with respect to the entire oxide constituting the dielectric layer 30, and the horizontal axis represents the distance from the surface of the dielectric layer 30 in the depth (thickness) direction. (The thickness direction is indicated by an arrow in FIG. 9). From these figures, the following four things are explained.

(1)結晶化アニールを行うと、層状部311の厚み方向に組成の分布が生じる。すなわち、図10および図11において、横軸にアニール厚みと記した厚みにおいて、下方すなわち、より深い領域ではチタンの組成が大きいチタン酸ジルコン酸鉛の結晶が生成する(これらの組成は、それぞれ、図中の符号C3およびC7で示した)。   (1) When crystallization annealing is performed, a composition distribution occurs in the thickness direction of the layered portion 311. That is, in FIGS. 10 and 11, in the thickness indicated by the annealing thickness on the horizontal axis, crystals of lead zirconate titanate having a large titanium composition are formed below, that is, in a deeper region (these compositions are respectively (Indicated by symbols C3 and C7 in the figure).

(2)層状部311の平均組成(図10および図11において、それぞれC2およびC5)を補償するように、領域R1および領域R2、領域R3および領域R4の面積がそれぞれほぼ等しくなる。そして、結晶化終了時のチタン組成、すなわち結晶化アニールの対象である層状部311の上部の組成は、チタンの組成が最小となる。この最小となったチタン組成は、図においては、それぞれC1、C4と符号を付した。   (2) The areas of the region R1, the region R2, the region R3, and the region R4 are substantially equal to compensate for the average composition of the layered portion 311 (C2 and C5 in FIGS. 10 and 11, respectively). The titanium composition at the end of crystallization, that is, the composition on the upper portion of the layered portion 311 that is the object of crystallization annealing, has the smallest titanium composition. The minimum titanium composition is labeled C1 and C4 in the figure.

(3)CMPを行った場合(図11)は、チタン組成の小さい領域を除去することになるため、チタン組成の最小値および平均値が変化する。図11の例では、CMPによって、層厚の半分程度を除去しているため、研磨前の平均組成付近が、チタン組成の最小値(C5)になる。そして、この場合の平均組成(図中C6)は、研磨前の平均組成(C5付近)よりも大きな値となる。   (3) When CMP is performed (FIG. 11), since the region having a small titanium composition is removed, the minimum value and the average value of the titanium composition change. In the example of FIG. 11, since about half of the layer thickness is removed by CMP, the vicinity of the average composition before polishing becomes the minimum value (C5) of the titanium composition. In this case, the average composition (C6 in the figure) is larger than the average composition before polishing (near C5).

(4)厚み方向の組成の振れ幅は、CMPを行った場合の方が(図11)(C5からC7まで)CMPを行わない場合(図10)(C1からC3まで)よりも小さい。   (4) The fluctuation width of the composition in the thickness direction is smaller when CMP is performed (FIG. 11) (from C5 to C7) than when CMP is not performed (FIG. 10) (from C1 to C3).

このような組成分布は、構成元素の少なくとも1つが呈し、厚み方向に対して、単調に減少または単調に増加することが多いため、組成傾斜ともいうことがある。なお、前駆体層301が複数層積層した層状部311aを結晶化アニールする場合においても、層状部311a内で上記のような組成分布が生じる。   Since such a composition distribution is exhibited by at least one of the constituent elements and often decreases monotonously or increases monotonously in the thickness direction, it may be referred to as a composition gradient. Even in the case where crystallization annealing is performed on the layered portion 311a in which a plurality of precursor layers 301 are stacked, the composition distribution as described above occurs in the layered portion 311a.

図11に示したように、横軸に研磨厚みと示した領域をCMPによって除去すると、誘電体層30中のチタンの組成分布の幅を小さくすることができる。これは、組成の偏りを小さくすることに他ならない。   As shown in FIG. 11, when the region indicated by the polishing thickness on the horizontal axis is removed by CMP, the width of the titanium composition distribution in the dielectric layer 30 can be reduced. This is nothing but reducing the compositional deviation.

したがって、本実施形態では、第2工程すなわちCMPを行うため、層内で誘電体の組成の偏りが抑制された誘電体層30が得られる。なお、この場合、誘電体層30中の平均組成は、層状部311aの平均組成からずれることになるが、このような場合には、例えば、誘電体の原料溶液の組成を、誘電体層30となったときに目的の組成となるように、予め調製することができる。   Therefore, in this embodiment, since the second step, that is, CMP is performed, the dielectric layer 30 in which the bias of the composition of the dielectric is suppressed in the layer is obtained. In this case, the average composition in the dielectric layer 30 deviates from the average composition of the layered portion 311a. In such a case, for example, the composition of the dielectric material solution is changed to the dielectric layer 30. When it becomes, it can prepare beforehand so that it may become a target composition.

3.実験例
本実験例の圧電素子120および圧電素子130は次のように作成した。白金電極をシリコン基板の上にスパッタにより形成し、その上にチタン酸ジルコン酸鉛の原料溶液をスピンコート法にて塗布し、これを乾燥、脱脂して前駆体層を形成した。得られた前駆体層の上に、さらに原料溶液を塗布し、乾燥、脱脂する工程を2回行った。その結果、下部電極の上に前駆体層が3層積層した状態が形成された。前駆体層の積層体の厚みは300nmであった。次に得られた積層体をRTAにて、650〜750℃で結晶化アニールし、層状部を得た。次に、層状部をCMPによって半分の厚み(150nm)になるように薄くした。このような工程を繰り返して、層状部を8層積層した。最終的な結晶化したチタン酸ジルコン酸鉛の層の厚み1200nmであった。そして、白金スパッタにより上部電極を形成し、フォトリソグラフィにより、チタン酸ジルコン酸鉛の層および上下の電極をパターニングおよびエッチングして、圧電素子120を製造した。
3. Experimental Example The piezoelectric element 120 and the piezoelectric element 130 of this experimental example were prepared as follows. A platinum electrode was formed on a silicon substrate by sputtering, a raw material solution of lead zirconate titanate was applied thereon by a spin coating method, and this was dried and degreased to form a precursor layer. On the obtained precursor layer, the raw material solution was further applied, dried and degreased twice. As a result, a state in which three precursor layers were stacked on the lower electrode was formed. The thickness of the precursor layer laminate was 300 nm. Next, the obtained laminate was subjected to crystallization annealing at 650 to 750 ° C. by RTA to obtain a layered portion. Next, the layered portion was thinned by CMP to be half the thickness (150 nm). By repeating such a process, eight layers were laminated. The final crystallized lead zirconate titanate layer thickness was 1200 nm. Then, the upper electrode was formed by platinum sputtering, and the lead zirconate titanate layer and the upper and lower electrodes were patterned and etched by photolithography to manufacture the piezoelectric element 120.

圧電素子130は、CMPを行わず、厚み300nmの層状部を4層積層した以外は、上記の圧電素子120と同様に製造した。   The piezoelectric element 130 was manufactured in the same manner as the piezoelectric element 120, except that CMP was not performed and four layered portions having a thickness of 300 nm were stacked.

圧電素子120および圧電素子130の圧電定数d31を測定したところ、それぞれ450(pC/N)および300(pC/N)であった。 The piezoelectric constants d 31 of the piezoelectric element 120 and the piezoelectric element 130 were measured and found to be 450 (pC / N) and 300 (pC / N), respectively.

図13は、圧電素子120のチタン酸ジルコン酸鉛層をエックス線光電子分光法(Electron Spectroscopy for Chemical Analysis:ESCA)によって深さ方向分析した結果である。図14は、圧電素子130のチタン酸ジルコン酸鉛層をESCAによって深さ方向分析した結果である。各スペクトルの帰属は図中に元素名を示した。図13および図14の縦軸は、光電子の検出強度を各元素について規格化したものである。図13および図14の各元素のスペクトルの強度は、相対的に比較することができる。図13および図14の横軸は、深さ方向分析のスパッタ時間を示し、分析している深さすなわち層の厚み方向に対応している。図13および図14の横軸は、スパッタ条件を揃えているため、相対的に比較することができる。   FIG. 13 shows the result of depth direction analysis of the lead zirconate titanate layer of the piezoelectric element 120 by X-ray photoelectron spectroscopy (ESCA). FIG. 14 shows the result of depth direction analysis of the lead zirconate titanate layer of the piezoelectric element 130 by ESCA. The attribution of each spectrum indicated the element name in the figure. The vertical axes in FIGS. 13 and 14 are obtained by normalizing the detection intensity of photoelectrons for each element. The intensity of the spectrum of each element in FIGS. 13 and 14 can be compared relatively. The horizontal axis of FIG. 13 and FIG. 14 shows the sputtering time of the depth direction analysis, and corresponds to the depth being analyzed, that is, the thickness direction of the layer. The horizontal axes of FIGS. 13 and 14 can be relatively compared since the sputtering conditions are aligned.

図13および図14から、本実施形態の製造方法に従って製造された圧電素子120のチタン酸ジルコン酸鉛の層は、チタンおよびジルコニウムの組成の変動の範囲aおよび範囲bが、CMPを行わずに製造した圧電素子130のチタン酸ジルコン酸鉛の層の同範囲a’および範囲b’よりも狭く、チタン酸ジルコン酸鉛の層内で、組成の偏りが小さくなっていることが明らかであった。   From FIG. 13 and FIG. 14, the lead zirconate titanate layer of the piezoelectric element 120 manufactured according to the manufacturing method of this embodiment has a range of variation a and range b of titanium and zirconium without performing CMP. It was clear that the composition deviation was smaller in the lead zirconate titanate layer, which was narrower than the same range a ′ and range b ′ of the lead zirconate titanate layer of the manufactured piezoelectric element 130. .

このように、チタン酸ジルコン酸鉛層内で、組成の偏りを小さくすることで、圧電定数d31を高くなった。このことは、次のように説明できる。チタン酸ジルコン酸鉛の組成と圧電定数の関係は、例えば、文献Applied Phisics Letter,Vol.72,No.19,2421−2423に報告がある。この文献には、圧電定数の値は、チタン酸ジルコン酸鉛の組成の僅かな変化によっても、大きく変化することが記載されている。上述した本実験例の圧電素子120の結果は、チタン酸ジルコン酸鉛の層の圧電定数の低い部分を除去したため、層全体の平均的な組成が高い圧電定数を示す組成となったために生じたものと考えられる。逆に本実験例の圧電素子130の結果は、チタン酸ジルコン酸鉛の層の圧電定数の低い部分を除去しておらず、この領域が、層全体の圧電定数を低下させるために生じたものと考えられる。 Thus, in the lead zirconate titanate layer, by reducing the deviation of the composition was higher piezoelectric constant d 31. This can be explained as follows. The relationship between the composition of lead zirconate titanate and the piezoelectric constant is described, for example, in the literature Applied Phisics Letter, Vol. 72, no. 19, 2421-2423. This document describes that the value of the piezoelectric constant changes greatly even with a slight change in the composition of lead zirconate titanate. The result of the piezoelectric element 120 of the experimental example described above was caused by removing the low piezoelectric constant portion of the lead zirconate titanate layer, so that the average composition of the entire layer became a composition showing a high piezoelectric constant. It is considered a thing. Conversely, the result of the piezoelectric element 130 of this experimental example is that the low piezoelectric constant portion of the lead zirconate titanate layer was not removed, and this region was generated because the piezoelectric constant of the entire layer was lowered. it is conceivable that.

4.アクチュエータ200の製造方法
図12は、本実施形態のアクチュエータ200を模式的に示す断面図である。
4). Manufacturing Method of Actuator 200 FIG. 12 is a cross-sectional view schematically showing the actuator 200 of the present embodiment.

アクチュエータ200は、上述の圧電素子100と、少なくとも弾性板3を有する。弾性板3は、圧電素子100の動作によって振動することができる。このようなアクチュエータ200は、たとえば、上述の圧電素子100において、基体10を、シリコン基板1と、酸化シリコン層2と、弾性板3の積層体とし、圧電素子100の下方のシリコン基板1をエッチングして除去することにより、製造することができる。   The actuator 200 includes the above-described piezoelectric element 100 and at least the elastic plate 3. The elastic plate 3 can vibrate by the operation of the piezoelectric element 100. Such an actuator 200 includes, for example, the above-described piezoelectric element 100 in which the base 10 is a laminate of the silicon substrate 1, the silicon oxide layer 2, and the elastic plate 3, and the silicon substrate 1 below the piezoelectric element 100 is etched. Then, it can be manufactured by removing.

酸化シリコン層2は、例えばシリコン基板1を熱酸化することにより形成することができる。弾性板3は、例えば、CVD(Chemical Vapor Deposition)法により、酸化ジルコニウムを堆積させて形成することができる。シリコン基板1のパターニングは、フォトリソグラフィ法およびドライエッチング法などを用い、酸化シリコン層2をストッパ層として行うことができる。   The silicon oxide layer 2 can be formed, for example, by thermally oxidizing the silicon substrate 1. The elastic plate 3 can be formed by depositing zirconium oxide by, for example, a CVD (Chemical Vapor Deposition) method. Patterning of the silicon substrate 1 can be performed using a photolithography method, a dry etching method, or the like, using the silicon oxide layer 2 as a stopper layer.

5.作用効果
以上のように、本実施形態の製造方法によれば、層内で誘電体の組成の偏りが抑制され特性が良好な誘電体層30を有する圧電素子100を提供することができる。本実施形態の製造方法によれば、層内で誘電体の組成の偏りが抑制され特性が良好な誘電体層30を提供することができる。本実施形態の製造方法によれば、層内で誘電体の組成の偏りが抑制され特性が良好な誘電体層30を有するアクチュエータ200を提供することができる。
5). As described above, according to the manufacturing method of the present embodiment, it is possible to provide the piezoelectric element 100 having the dielectric layer 30 in which the bias of the composition of the dielectric is suppressed in the layer and the characteristics are good. According to the manufacturing method of the present embodiment, it is possible to provide the dielectric layer 30 having excellent characteristics by suppressing the deviation of the composition of the dielectric in the layer. According to the manufacturing method of the present embodiment, it is possible to provide the actuator 200 having the dielectric layer 30 having excellent characteristics in which the bias of the composition of the dielectric is suppressed in the layer.

上記のように、本発明の実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。   As described above, the embodiments of the present invention have been described in detail. However, those skilled in the art can easily understand that many modifications can be made without departing from the novel matters and effects of the present invention. . Accordingly, all such modifications are intended to be included in the scope of the present invention.

本実施形態にかかる圧電素子100の製造方法を模式的に示す断面図。Sectional drawing which shows typically the manufacturing method of the piezoelectric element 100 concerning this embodiment. 本実施形態にかかる圧電素子100の製造方法を模式的に示す断面図。Sectional drawing which shows typically the manufacturing method of the piezoelectric element 100 concerning this embodiment. 本実施形態にかかる圧電素子100の製造方法を模式的に示す断面図。Sectional drawing which shows typically the manufacturing method of the piezoelectric element 100 concerning this embodiment. 本実施形態にかかる圧電素子100の製造方法を模式的に示す断面図。Sectional drawing which shows typically the manufacturing method of the piezoelectric element 100 concerning this embodiment. 本実施形態にかかる圧電素子100の製造方法を模式的に示す断面図。Sectional drawing which shows typically the manufacturing method of the piezoelectric element 100 concerning this embodiment. 本実施形態にかかる圧電素子100の製造方法を模式的に示す断面図。Sectional drawing which shows typically the manufacturing method of the piezoelectric element 100 concerning this embodiment. 本実施形態にかかる圧電素子100の製造方法を模式的に示す断面図。Sectional drawing which shows typically the manufacturing method of the piezoelectric element 100 concerning this embodiment. 本実施形態にかかる圧電素子100の製造方法を模式的に示す断面図。Sectional drawing which shows typically the manufacturing method of the piezoelectric element 100 concerning this embodiment. 本実施形態にかかる圧電素子100を模式的に示す断面図。1 is a cross-sectional view schematically showing a piezoelectric element 100 according to an embodiment. 従来例の組成分布の一例を説明する模式図。The schematic diagram explaining an example of a composition distribution of a prior art example. 本実施形態の組成分布の一例を説明する模式図。The schematic diagram explaining an example of the composition distribution of this embodiment. 本実施形態にかかるアクチュエータ200を模式的に示す断面図。A sectional view showing actuator 200 concerning this embodiment typically. 本実施形態にかかるチタン酸ジルコン酸鉛層の深さ方向分析結果。The depth direction analysis result of the lead zirconate titanate layer concerning this embodiment. 実験例にかかるチタン酸ジルコン酸鉛層の深さ方向分析結果。The depth direction analysis result of the lead zirconate titanate layer concerning an experiment example.

符号の説明Explanation of symbols

1 シリコン基板、2 酸化シリコン層、3 弾性板、10 基体、20 下部電極、
30 誘電体層、40 上部電極、100 圧電素子、200 アクチュエータ、
301,302,303 前駆体層、311,311a 層状部、
312,313 層状部
1 silicon substrate, 2 silicon oxide layer, 3 elastic plate, 10 substrate, 20 lower electrode,
30 dielectric layer, 40 upper electrode, 100 piezoelectric element, 200 actuator,
301, 302, 303 Precursor layer, 311, 311a Layered part,
312,313 Layered part

Claims (5)

基体の上方に下部電極を形成する工程と、
前記下部電極の上方に層状部を形成する第1工程、および、該層状部を化学的機械研磨により薄くする第2工程の組を1または複数回行い、誘電体層を形成する工程と、
前記誘電体層の上方に上部電極を形成する工程と、を含む、圧電素子の製造方法。
Forming a lower electrode above the substrate;
Performing a set of a first step of forming a layered portion above the lower electrode and a second step of thinning the layered portion by chemical mechanical polishing one or more times to form a dielectric layer;
Forming an upper electrode above the dielectric layer.
請求項1において、
前記第1工程は、
1層の前駆体層を形成する工程と、
前記前駆体層を結晶化させて前記層状部を形成する工程と、を有する、圧電素子の製造方法。
In claim 1,
The first step includes
Forming one precursor layer;
And crystallization of the precursor layer to form the layered portion.
請求項1において、
前記第1工程は、
複数の前駆体層を積層する工程と、
前記複数の前駆体層を結晶化させて前記層状部を形成する工程と、を有する、圧電素子の製造方法。
In claim 1,
The first step includes
Laminating a plurality of precursor layers;
And a step of crystallizing the plurality of precursor layers to form the layered portion.
基体の上方に層状部を形成する第1工程と、
前記層状部を化学的機械研磨により薄くする第2工程と、を含み、
前記第1工程および前記第2工程の組を1または複数回行う、誘電体層の製造方法。
A first step of forming a layered portion above the substrate;
A second step of thinning the layered portion by chemical mechanical polishing,
A method for manufacturing a dielectric layer, wherein the combination of the first step and the second step is performed one or more times.
弾性板の上方に下部電極を形成する工程と、
前記下部電極の上方に層状部を形成する第1工程、および、該層状部を化学的機械研磨により薄くする第2工程の組を1または複数回行い、誘電体層を形成する工程と、
前記誘電体層の上方に上部電極を形成する工程と、
を含む、アクチュエータの製造方法。
Forming a lower electrode above the elastic plate;
Performing a set of a first step of forming a layered portion above the lower electrode and a second step of thinning the layered portion by chemical mechanical polishing one or more times to form a dielectric layer;
Forming an upper electrode above the dielectric layer;
A method for manufacturing an actuator, comprising:
JP2007200360A 2007-08-01 2007-08-01 Manufacturing method of piezoelectric element, forming method of dielectric layer, and manufacturing method of actuator Withdrawn JP2009038169A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007200360A JP2009038169A (en) 2007-08-01 2007-08-01 Manufacturing method of piezoelectric element, forming method of dielectric layer, and manufacturing method of actuator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007200360A JP2009038169A (en) 2007-08-01 2007-08-01 Manufacturing method of piezoelectric element, forming method of dielectric layer, and manufacturing method of actuator

Publications (1)

Publication Number Publication Date
JP2009038169A true JP2009038169A (en) 2009-02-19

Family

ID=40439814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007200360A Withdrawn JP2009038169A (en) 2007-08-01 2007-08-01 Manufacturing method of piezoelectric element, forming method of dielectric layer, and manufacturing method of actuator

Country Status (1)

Country Link
JP (1) JP2009038169A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014053480A (en) * 2012-09-07 2014-03-20 Ricoh Co Ltd Piezoelectric thin film element and manufacturing method therefor, piezoelectric actuator using the same, droplet discharge head and droplet discharge device
US10355196B2 (en) 2016-02-10 2019-07-16 Seiko Epson Corporation Piezoelectric element, piezoelectric element application device, and method of manufacturing piezoelectric element
US10937942B2 (en) 2017-03-28 2021-03-02 Seiko Epson Corporation Piezoelectric element and piezoelectric element-applied device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014053480A (en) * 2012-09-07 2014-03-20 Ricoh Co Ltd Piezoelectric thin film element and manufacturing method therefor, piezoelectric actuator using the same, droplet discharge head and droplet discharge device
US10355196B2 (en) 2016-02-10 2019-07-16 Seiko Epson Corporation Piezoelectric element, piezoelectric element application device, and method of manufacturing piezoelectric element
US11417828B2 (en) 2016-02-10 2022-08-16 Seiko Epson Corporation Piezoelectric element, piezoelectric element application device, and method of manufacturing piezoelectric element
US10937942B2 (en) 2017-03-28 2021-03-02 Seiko Epson Corporation Piezoelectric element and piezoelectric element-applied device

Similar Documents

Publication Publication Date Title
JP4020364B2 (en) Metal ferroelectric insulator semiconductor field effect transistor and manufacturing method thereof
JP4218350B2 (en) Ferroelectric thin film element and manufacturing method thereof, thin film capacitor and piezoelectric actuator using the same
JP5621922B2 (en) Piezoelectric element and manufacturing method thereof
JP2007123683A (en) Ferroelectric thin film and manufacturing method thereof
KR20010022272A (en) Process for fabricating layered superlattice materials and abo3, type metal oxides and making electrionic devices including same without exposure to oxygen
JP2006310744A (en) Thin film capacitor and semiconductor device
US20130200748A1 (en) PIEZOELECTRIC ACTUATOR INCLUDING Ti/TiOx ADHESIVE LAYER AND ITS MANUFACTURING METHOD
JPWO2015194458A1 (en) Multilayer film manufacturing method and multilayer film
JP2021166302A (en) Film forming device and membrane structure
JP5861278B2 (en) Thin film capacitor manufacturing method and thin film capacitor obtained by the method
US7217576B2 (en) Method for manufacturing ferroelectric capacitor, method for manufacturing ferroelectric memory, ferroelectric capacitor and ferroelectric memory
JP2019525448A (en) Transparent piezoelectric device and method for manufacturing the same
JP5461951B2 (en) Manufacturing method of ceramic film
JP2009038169A (en) Manufacturing method of piezoelectric element, forming method of dielectric layer, and manufacturing method of actuator
JP2014179572A (en) Piezo-electric film, piezo-electric element, and process of manufacturing them
JP2006295142A (en) Piezoelectric element
US6507060B2 (en) Silicon-based PT/PZT/PT sandwich structure and method for manufacturing the same
JPH1056140A (en) Ferroelectric memory element and manufacturing method
JP4528950B2 (en) Method for manufacturing ferroelectric film structure
JP2009054618A (en) Manufacturing method of piezoelectric element, manufacturing method of dielectric layer, and manufacturing method of actuator
US8692443B2 (en) Electrical component comprising a material with a perovskite structure and optimized electrodes and fabrication process
JP2006108291A (en) Ferroelectric capacitor and its manufacturing method, and ferroelectric memory device
JP2003017767A (en) Piezoelectric element
JP2000349362A (en) Piezoelectric device and its manufacture
JP2001338834A (en) Method of manufacturing dielectric capacitor

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20101005