JP2008294246A - End electrode forming method of low-temperature baked ceramic multilayer substrate - Google Patents
End electrode forming method of low-temperature baked ceramic multilayer substrate Download PDFInfo
- Publication number
- JP2008294246A JP2008294246A JP2007138549A JP2007138549A JP2008294246A JP 2008294246 A JP2008294246 A JP 2008294246A JP 2007138549 A JP2007138549 A JP 2007138549A JP 2007138549 A JP2007138549 A JP 2007138549A JP 2008294246 A JP2008294246 A JP 2008294246A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- conductor layer
- pin
- low
- multilayer substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、低温焼成セラミックス(LTCC)グリーンシートを複数層積層および圧着してセラミックスグリーンブロックを形成し、800−1000℃程度の比較的低温で焼成し、その後個片基板に切断して形成する低温焼成セラミックス多層基板(LTCC基板)に係り、特にその端面電極の形成方法に関する。 In the present invention, a ceramic green block is formed by laminating and pressing a plurality of layers of low-temperature fired ceramic (LTCC) green sheets, and fired at a relatively low temperature of about 800-1000 ° C., and then cut into individual substrates. The present invention relates to a low-temperature fired ceramic multilayer substrate (LTCC substrate), and more particularly to a method for forming an end face electrode thereof.
従来から、セラミックス多層基板の端面電極として、端面に凹部(キャスタレーション)を設け、該凹部に内部電極と接続するキャスタレーション導体層(電極)を設けることが知られている(特許文献1)。係るキャスタレーション導体層は、セラミックスグリーンシートを複数層積層および圧着してセラミックスグリーンブロックを形成し、多数個取り基板の分割線に沿ってスルーホールを形成し、このスルーホール内周面全面に吸引法で導体ペーストを印刷すると共に、入出力ランドパターンを印刷して形成している。すなわち、このキャスタレーション導体層は、セラミックスグリーンボックスを吸着板上にセットすると共に、スクリーンマスクをセットし、吸着板に形成された吸引口からスルーホール内に空気吸引力を作用させながらスクリーンマスク上の導体ペーストをスルーホール内周面に塗布して形成することが記載されている(上記文献0003欄)。
しかしながら、セラミックス多層基板として焼成を低温で行える低温焼成セラミックス(LTCC)基板を用いる場合には、キャスタレーション導体層(Ag)と、LTCC基板とは、その熱膨張係数が大きく異なり、その熱膨張係数の差から、キャスタレーション導体層にクラックが進行し、そのクラックにより導電機構が破断され、その結果オープン不良となる恐れがあるという問題がある。 However, when a low-temperature fired ceramic (LTCC) substrate that can be fired at a low temperature is used as the ceramic multilayer substrate, the thermal expansion coefficient differs greatly between the castellation conductor layer (Ag) and the LTCC substrate. Therefore, there is a problem that a crack progresses in the castellation conductor layer, and the conductive mechanism is broken by the crack, resulting in an open failure.
本発明は上述した事情に基づいてなされたもので、セラミックス多層基板としてLTCC基板を用いた場合にも、キャスタレーション導体層(Ag)にその熱膨張係数の差から、クラックが発生することを防止することができる、信頼性の高いLTCC基板の端面電極形成方法を提供することを目的とする。 The present invention has been made based on the above-mentioned circumstances, and even when an LTCC substrate is used as the ceramic multilayer substrate, cracks are prevented from occurring in the castellation conductor layer (Ag) due to the difference in thermal expansion coefficient. An object of the present invention is to provide a highly reliable method of forming an end face electrode of an LTCC substrate.
本発明のLTCC基板の端面電極形成方法は、低温焼成セラミックスグリーンシートを作成し、前記グリーンシートを多数の個片基板に切断する分割線に跨るようにスルーホールを形成し、前記スルーホールに導体ペーストを充填して導体層を形成し、前記スルーホールの幅よりも小径の第1のピンまたは金型を用いて前記スルーホールに充填した導体層を開口して、開口部を形成し、前記スルーホールの長手方向両端部の前記分割線上に前記ピンと同等もしくはそれ以上のサイズの第2のピンを用いて、小穴を形成し、前記スルーホールの側縁部にキャスタレーション導体層を形成し、前記グリーンシートを複数層積層および圧着してセラミックスグリーンブロックを形成し、焼成し、前記分割線に沿って切断することを特徴とする。 In the method for forming an end face electrode of an LTCC substrate of the present invention, a low-temperature fired ceramic green sheet is prepared, a through hole is formed so as to straddle a dividing line for cutting the green sheet into a number of individual substrates, and a conductor is formed in the through hole. Filling the paste to form a conductor layer, opening the conductor layer filled in the through hole using a first pin or mold having a diameter smaller than the width of the through hole, forming an opening, Using a second pin having a size equal to or larger than the pin on the dividing line at both longitudinal ends of the through hole, a small hole is formed, and a castellation conductor layer is formed on a side edge of the through hole, A plurality of green sheets are laminated and pressed to form a ceramic green block, fired, and cut along the dividing line.
本発明によれば、前記の構成で、LTCC基板の端面電極を形成するので、完成段階のLTCC基板の温度サイクル試験等において、LTCC基板とキャスタレーション導体層(Ag)との熱膨張係数の差から発生する応力を前記小穴部分に逃がすことができ、これによりキャスタレーション導体層にクラックが発生することを防止でき、クラックにより導電機構が破断されるという問題を解決することができる。 According to the present invention, since the end face electrode of the LTCC substrate is formed with the above-described configuration, the difference in thermal expansion coefficient between the LTCC substrate and the castellation conductor layer (Ag) in the temperature cycle test of the LTCC substrate at the completion stage or the like. Can be released to the small hole portion, thereby preventing the castellation conductor layer from being cracked, and the problem that the conductive mechanism is broken by the crack can be solved.
さらに、前記キャスタレーション導体層の中間部に、前記第1のピンと同等もしくはそれ以上のサイズの第2のピンを用いて小穴をさらに形成することで、LTCC基板とキャスタレーション導体層との熱膨張係数の差から発生する応力の分散効果をより高めることができ、より信頼性の高いLTCC基板の端面電極を形成することができる。 Further, a small hole is further formed in the middle portion of the castellation conductor layer using a second pin having a size equal to or larger than that of the first pin, whereby thermal expansion between the LTCC substrate and the castellation conductor layer is achieved. The effect of dispersing the stress generated from the difference in coefficients can be further increased, and a more reliable end face electrode of the LTCC substrate can be formed.
以下、本発明の一実施形態について、添付図面を参照して説明する。図1は、本発明の低温焼成セラミックス多層基板の端面電極形成方法を工程順に示す。 Hereinafter, an embodiment of the present invention will be described with reference to the accompanying drawings. FIG. 1 shows a method for forming an end face electrode of a low-temperature fired ceramic multilayer substrate according to the present invention in the order of steps.
まず、アルミナとガラス材料等からなる低温焼成が可能なセラミックス粉末に、樹脂、可塑剤、分散剤などを加えたスラリーを用いてドクターブレード等の方法でセラミックスグリーンシートを作成し、適当な大きさのグリーンシート11に切り出す。このグリーンシート11は多数個取りのシートであり、分割線12により最終的に多数の個片基板に切断される((a)参照)。
First, a ceramic green sheet is prepared by a method such as a doctor blade using a slurry in which resin, plasticizer, dispersant, etc. are added to ceramic powder made of alumina and glass material that can be fired at low temperature. The
次に、打ち抜き型やパンチングマシンを使用して分割線12に跨るようにスルーホール13を形成する((b)参照)。そして、スルーホール13にAgペーストをメタルマスク等を用いて充填し、乾燥して導体層14を形成する((c)参照)。そして、スルーホールの幅よりも小径の第1のピンを用いてスルーホール13に充填した導体層14を連続的にパンチングして、開口部15を形成する((d)参照)。この実施形態では、スルーホールの幅0.4mm程度に対し直径0.3mm程度のピンを用いて、導体層を開口して開口部15を形成することが好ましい。
Next, a
次に、スルーホール13の長手方向両端部の分割線12上に第1のピンと同等もしくはそれ以上のサイズの第2のピンを用いて、小穴15a,15bを形成し、スルーホール13の側縁部にキャスタレーション導体層14a,14bを形成する((e)参照)。さらに、キャスタレーション導体層14a,14bの中間部分に、導体層14の開口の形成に用いた第1のピンと同等もしくはそれ以上のサイズの第2のピンを用いて小穴15c、15dを形成する。これにより、スルーホール13内の分割線12の両側のキャスタレーション導体層14a,14bをそれぞれその中間で絶縁分離し、キャスタレーション導体層14c,14d,14e,14fを形成する((f)参照)。
Next,
その後、スクリーン印刷等の方法で内部電極パターンを形成する。そして、上記手順により製作した複数層のグリーンシートを積層し、一軸プレスや静水圧プレスなどにより圧着してセラミックスグリーンブロックを形成する。そして、分割線12に沿ってハーフカットを形成し、800〜1000℃の範囲で焼成する。さらに、必要に応じてメッキ処理、分割処理等を行い、内部回路配線パターンを備えたLTCC基板が完成する。そして、必要に応じて表層には各種電子部品が搭載される。
Thereafter, an internal electrode pattern is formed by a method such as screen printing. Then, a plurality of green sheets produced by the above procedure are stacked and pressed by a uniaxial press or an isostatic press to form a ceramic green block. And a half cut is formed along the
図2は、本発明のLTCC基板の端面電極部分の詳細構造例を示す。一例として、キャスタレーション導体層間の間隔Aは0.3mm程度であり、キャスタレーション(凹部)間の間隔Bは0.4mm程度である。従って、キャスタレーション導体層の厚みは0.05mm程度である。これに対して、小穴15a,15b,15c,15dの直径C,Dは、スルーホール13に充填した導体層14を連続的にパンチングして開口し、開口部15を形成する第1のピンと同等もしくはそれ以上のサイズの第2のピンを用いて形成したものであり、キャスタレーション導体間の間隔Aと同等かもしくはそれ以上のサイズとなっている。
FIG. 2 shows a detailed structure example of the end face electrode portion of the LTCC substrate of the present invention. As an example, the distance A between the castellation conductor layers is about 0.3 mm, and the distance B between the castellations (recesses) is about 0.4 mm. Therefore, the thickness of the castellation conductor layer is about 0.05 mm. On the other hand, the diameters C and D of the
上記構造例のシミュレーション結果では、LTCC基板の熱膨張係数を5.5×10−6/K、キャスタレーション導体層(Ag)の熱膨張係数を19.6×10−6/Kとすると、キャスタレーション導体層(Ag)にかかる熱応力は170〜220MPa程度となる。 In the simulation result of the above structural example, when the thermal expansion coefficient of the LTCC substrate is 5.5 × 10 −6 / K and the thermal expansion coefficient of the castellation conductor layer (Ag) is 19.6 × 10 −6 / K, the caster The thermal stress applied to the insulation conductor layer (Ag) is about 170 to 220 MPa.
ところで、通常のアルミナ基板からなるHTCC基板では、その主要構成材料の熱膨張係数は、アルミナ7.0×10−6/K、タングステン4.5×10−6/K、モリブデン5.5×10−6/Kであり、LTCC基板のキャスタレーション導体層にかかる熱応力はHTCC基板の場合と比較してはるかに大きいことが分かる。 By the way, in the HTCC board | substrate which consists of a normal alumina board | substrate, the thermal expansion coefficient of the main component material is an alumina 7.0 * 10 < -6 > / K, tungsten 4.5 * 10 < -6 > / K, molybdenum 5.5 * 10. a -6 / K, the thermal stress on the castellation conductor layers of the LTCC substrate is seen much larger compared to the case of the HTCC substrate.
本発明によれば、小穴を少なくともキャスタレーション導体層の両側に2カ所(15a,15b)、好ましくはキャスタレーション導体層の中間にさらに2カ所(15c,15d)を設けることで、LTCC基板とその導体層との間の熱膨張係数の差から生じる応力を各小穴部分に分散させることができ、LTCC基板とその導体層との間にかかる応力を緩和させ、キャスタレーション導体層14c,14d,14e,14fにクラックが発生することを防止することができる。
According to the present invention, there are provided two small holes (15a, 15b) on both sides of the castellation conductor layer (15a, 15b), preferably two (15c, 15d) in the middle of the castellation conductor layer. The stress resulting from the difference in thermal expansion coefficient with the conductor layer can be dispersed in each small hole portion, and the stress applied between the LTCC substrate and the conductor layer can be relaxed, and the
従って、このLTCC基板では耐熱性・耐湿性に優れる他、配線導体として低抵抗損失のAgを使用することで、高周波回路において良好な損失特性(周波数特性)が得られるという長所を生かしつつ、端面電極における信頼性を高めることができる。また、本発明では、グリーンシートの各層毎にスルーホールの幅よりも小径の第1のピンを用いてスルーホールに充填した導体層を連続的にパンチングして開口部を形成し、小穴を設けてキャスタレーション導体層を形成し、これを積層および圧着してLTCC基板のキャスタレーション導体層を形成するので、スルーホールの長手方向長さが可変の場合にも同一のピンを用いて効率的にキャスタレーション導体層を形成できる。 Therefore, this LTCC substrate is excellent in heat resistance and moisture resistance, and by using Ag having a low resistance loss as a wiring conductor, while taking advantage of good loss characteristics (frequency characteristics) in a high frequency circuit, the end face Reliability in the electrode can be increased. Further, in the present invention, for each layer of the green sheet, the conductor layer filled in the through hole is continuously punched using the first pin having a diameter smaller than the width of the through hole to form the opening, and the small hole is provided. The caster conductor layer is formed, and the caster conductor layer of the LTCC substrate is formed by laminating and press-bonding the cast conductor layer. Therefore, even when the longitudinal length of the through hole is variable, the same pin can be used efficiently. A castellation conductor layer can be formed.
また、1枚のグリーンシートが50〜200μm程度と比較的薄いので、導体ペーストの印刷でスルーホールを充填し導体層を形成することが可能であり、1枚のグリーンシート毎にキャスタレーション導体層を形成するので、キャスタレーション導体層とLTCC基板との密着性を良好なものとすることができる。また、特許文献1のキャスタレーション導体層の形成に必要とされる吸引装置などを必要とせず、効率的にキャスタレーション導体層を形成できる。 In addition, since one green sheet is relatively thin, about 50 to 200 μm, it is possible to fill a through hole by printing a conductor paste to form a conductor layer, and a castellation conductor layer for each green sheet. Therefore, the adhesion between the castellation conductor layer and the LTCC substrate can be improved. In addition, the castoration conductor layer can be efficiently formed without the need for a suction device or the like required for forming the castellation conductor layer of Patent Document 1.
なお、上記実施形態ではスルーホールに充填した導体層の開口部の形成に小径のピンを用いて連続的にパンチングして形成する例について説明したが、開口部の形成に金型を用いてもよい。 In the above embodiment, an example in which the opening of the conductor layer filled in the through hole is formed by continuously punching using a small-diameter pin has been described, but a mold may be used for forming the opening. Good.
これまで本発明の一実施形態について説明したが、本発明は上述の実施形態に限定されず、その技術的思想の範囲内において種々異なる形態にて実施されてよいことは言うまでもない。 Although one embodiment of the present invention has been described so far, it is needless to say that the present invention is not limited to the above-described embodiment, and may be implemented in various forms within the scope of the technical idea.
11 グリーンシート
12 分割線
13 スルーホール
14 導体層
15 小穴
11
Claims (4)
前記グリーンシートを多数の個片基板に切断する分割線に跨るようにスルーホールを形成し、
前記スルーホールに導体ペーストを充填して導体層を形成し、
前記スルーホールの幅よりも小径の第1のピンまたは金型を用いて前記スルーホールに充填した導体層を開口して、開口部を形成し、
前記スルーホールの長手方向両端部の前記分割線上に前記第1のピンと同等もしくはそれ以上のサイズの第2のピンを用いて、小穴を形成し、前記スルーホールの側縁部にキャスタレーション導体層を形成し、
前記グリーンシートを複数層積層および圧着してセラミックスグリーンブロックを形成し、焼成し、前記分割線に沿って切断することを特徴とする低温焼成セラミックス多層基板の端面電極形成方法。 Create a low-temperature fired ceramic green sheet,
A through hole is formed so as to straddle a dividing line for cutting the green sheet into a large number of individual substrates,
Filling the through hole with a conductor paste to form a conductor layer,
Opening the conductor layer filled in the through hole using a first pin or mold having a smaller diameter than the width of the through hole, forming an opening,
A small hole is formed on the dividing line at both ends in the longitudinal direction of the through hole using a second pin having a size equal to or larger than the first pin, and a castellation conductor layer is formed on a side edge of the through hole. Form the
A method of forming an end face electrode of a low-temperature fired ceramic multilayer substrate, wherein a plurality of green sheets are laminated and pressed to form a ceramic green block, fired, and cut along the dividing line.
2. An opening is formed by continuously punching using a first pin having a diameter smaller than the width of the through hole to open a conductor layer filled in the through hole. A method for forming an end face electrode of a low-temperature fired ceramic multilayer substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007138549A JP2008294246A (en) | 2007-05-25 | 2007-05-25 | End electrode forming method of low-temperature baked ceramic multilayer substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007138549A JP2008294246A (en) | 2007-05-25 | 2007-05-25 | End electrode forming method of low-temperature baked ceramic multilayer substrate |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008294246A true JP2008294246A (en) | 2008-12-04 |
Family
ID=40168655
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007138549A Pending JP2008294246A (en) | 2007-05-25 | 2007-05-25 | End electrode forming method of low-temperature baked ceramic multilayer substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008294246A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9265159B2 (en) | 2013-04-26 | 2016-02-16 | Fujitsu Limited | Stacked structure and manufacturing method of the same |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003101225A (en) * | 2001-09-26 | 2003-04-04 | Kyocera Corp | Ceramic substrate and divided circuit board |
JP2004112751A (en) * | 2002-07-26 | 2004-04-08 | Toyo Commun Equip Co Ltd | Surface mounted electronic device, insulating substrate base material, insulating substrates, and manufacturing method thereof |
JP2007095927A (en) * | 2005-09-28 | 2007-04-12 | Koa Corp | Wiring board and its production method |
-
2007
- 2007-05-25 JP JP2007138549A patent/JP2008294246A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003101225A (en) * | 2001-09-26 | 2003-04-04 | Kyocera Corp | Ceramic substrate and divided circuit board |
JP2004112751A (en) * | 2002-07-26 | 2004-04-08 | Toyo Commun Equip Co Ltd | Surface mounted electronic device, insulating substrate base material, insulating substrates, and manufacturing method thereof |
JP2007095927A (en) * | 2005-09-28 | 2007-04-12 | Koa Corp | Wiring board and its production method |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9265159B2 (en) | 2013-04-26 | 2016-02-16 | Fujitsu Limited | Stacked structure and manufacturing method of the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2008018227A1 (en) | Method of producing multilayer ceramic substrate | |
JP5971447B2 (en) | Manufacturing method of ceramic substrate and module component | |
JP4788544B2 (en) | Multilayer ceramic substrate and manufacturing method thereof | |
TWI448219B (en) | Circuit board and method for manufacturing the same | |
JP6502205B2 (en) | Multilayer wiring board and method of manufacturing the same | |
JP2006108529A (en) | Ceramic multilayer substrate and method for manufacturing the same | |
JP2008294246A (en) | End electrode forming method of low-temperature baked ceramic multilayer substrate | |
WO1997003829A1 (en) | Method for producing input/output connections in a ceramic device | |
JP2007243088A (en) | Multilayer ceramic substrate and its manufacturing method | |
KR101855275B1 (en) | Preparation method of ceramic multilayer circuit board | |
JP6005462B2 (en) | Ceramic parts and manufacturing method thereof | |
JP4888564B2 (en) | Manufacturing method of ceramic multilayer substrate with cavity | |
WO2009151006A1 (en) | Method for producing ceramic molded body | |
KR100992273B1 (en) | Multilayer ceramic substrate | |
JP2007305886A (en) | Multipiece substrate | |
JP2009200404A (en) | Method of manufacturing ceramic wiring board | |
JP4177849B2 (en) | Wiring board for mounting electronic parts and electronic device | |
JP2003273272A (en) | Ceramic board and its manufacturing method | |
JPH10294561A (en) | Highly de-bindered multilayered wiring board and its manufacture | |
JP2004022958A (en) | Multiple-demarcated ceramic substrate | |
JP6258679B2 (en) | Wiring board and electronic device | |
JP2006147913A (en) | Circuit board and its manufacturing method | |
JP2006041144A (en) | Ceramic multilayer substrate and manufacturing method thereof | |
JP2005243750A (en) | Multilayer ceramic substrate and unit ceramic substrate, and their manufacturing method | |
JP2006148177A (en) | Laminated ceramic circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100426 |
|
A977 | Report on retrieval |
Effective date: 20111212 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111220 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120508 |