JP2008281928A - Method of driving plasma display panel - Google Patents
Method of driving plasma display panel Download PDFInfo
- Publication number
- JP2008281928A JP2008281928A JP2007128050A JP2007128050A JP2008281928A JP 2008281928 A JP2008281928 A JP 2008281928A JP 2007128050 A JP2007128050 A JP 2007128050A JP 2007128050 A JP2007128050 A JP 2007128050A JP 2008281928 A JP2008281928 A JP 2008281928A
- Authority
- JP
- Japan
- Prior art keywords
- discharge
- reset
- pulse
- row electrode
- plasma display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
Description
本発明は、プラズマディスプレイパネルを駆動する駆動方法に関する。 The present invention relates to a driving method for driving a plasma display panel.
現在、薄型で大画面の表示デバイスとして、画素に対応した放電セルがマトリクス状に配列されているプラズマディスプレイパネル(以下、PDPと称する)を搭載したプラズマディスプレイ装置が製品化されている。 At present, as a thin and large-screen display device, a plasma display device equipped with a plasma display panel (hereinafter referred to as PDP) in which discharge cells corresponding to pixels are arranged in a matrix has been commercialized.
又、各放電セル内において電極を被覆すべく設けられている酸化マグネシウム層内に、電子線照射によって200〜300nmにピークを有するCL発光を為す気相酸化マグネシウム単結晶体を含ませることにより、放電確率を高めるようにしたPDPが提案されている(例えば、特許文献1参照)。このようなPDPによれば、放電遅れが大幅に短縮されるので、微弱な放電を短時間に安定して生起させることが可能となる。よって、表示画像には関与しない例えばリセット放電等を微弱化させて、その放電に伴う発光を抑制することにより、暗い画像を表示している際のコントラスト、いわゆる暗コントラストを向上させることが可能となる。 In addition, by including a vapor phase magnesium oxide single crystal that emits CL having a peak at 200 to 300 nm by electron beam irradiation in a magnesium oxide layer provided to cover the electrode in each discharge cell, A PDP has been proposed in which the discharge probability is increased (see, for example, Patent Document 1). According to such a PDP, since the discharge delay is greatly shortened, it is possible to stably generate a weak discharge in a short time. Therefore, it is possible to improve the contrast when displaying a dark image, so-called dark contrast, by weakening, for example, reset discharge that is not related to the display image and suppressing light emission associated with the discharge. Become.
ところが、放電の安定化を図る為にはリセット放電は不可欠なので、依然、リセット放電に伴う画面全体の発光が暗コントラスト向上の妨げとなっていた。この際、リセット放電を省略する駆動方法も提案されている(例えば、特許文献2参照)が、リセット放電を省くと、放電セル内に残留する荷電粒子量が少なくなり、その後に生起させるべき各種放電が誤放電となる可能性が高まるという問題が生じた。
本発明は、かかる問題を解決すべく為されたものであり、誤放電を生じさせることなく暗コントラストを向上させることが可能なプラズマディスプレイパネルの駆動方法を提供することを目的とする。 The present invention has been made to solve such a problem, and an object of the present invention is to provide a method for driving a plasma display panel capable of improving dark contrast without causing erroneous discharge.
請求項1記載によるプラズマディスプレイパネルの駆動方法は、放電ガスが封入された放電空間を挟んで第1基板及び第2基板が対向配置されており前記第1基板に形成されている複数の行電極対と前記第2基板に形成されている複数の列電極との各交叉部に放電セルが形成され、前記放電セル各々の前記放電空間に接する面に形成された蛍光体層を有するプラズマディスプレイパネルを、映像信号に基づく各画素毎の画素データに応じて駆動するプラズマディスプレイパネルの駆動方法であって、前記映像信号における単位表示期間毎に複数のサブフィールド各々の内の少なくとも1のサブフィールドにおいて前記行電極対にリセットパルスを印加することにより前記放電セル内にリセット放電を生起せしめる駆動制御行程と、前記映像信号が動画及び静止画のいずれを表すかを判定する動画静止画判定行程と、を備え、前記駆動制御行程は、前記リセットパルスのパルス波形を前記映像信号が動画であると判定された場合と静止画であると判定された場合とで異ならしめる。
The method of driving a plasma display panel according to
放電セル内に二次電子放出材料を含む蛍光体層を備えたPDPにリセットパルスを印加することにより全放電セルの状態を初期化するにあたり、入力映像信号が動画を表す場合と静止画を表す場合とで異なるパルス波形を有するリセットパルスを生成する。すなわち、入力映像信号が動画を表す場合と静止画を表す場合とで異なるピーク電位及び/又はパルス幅を有するリセットパルスを放電セルに印加する。この際、入力映像信号が動画を表す場合には静止画を表す場合に比してリセットパルスのピーク電位を高くする。或いは、入力映像信号が動画を表す場合には静止画を表す場合に比してリセットパルスのパルス幅を大きくする。これにより、入力映像信号が動画を表す場合には比較的大なるリセット放電を生起させて、この動画表示時において懸念される荷電粒子不足を補う一方、入力映像信号が静止画を表す場合にはリセット放電を弱めて、暗コントラストの向上を図るようにする。よって、入力映像信号によって表される画像の状態(動画、静止画)に拘わらず、誤放電を生じさせることなく暗コントラストを向上させた表示が可能となる。 When initializing the state of all discharge cells by applying a reset pulse to a PDP having a phosphor layer containing a secondary electron emission material in the discharge cell, the input video signal represents a moving image and a still image A reset pulse having a different pulse waveform is generated. That is, a reset pulse having a different peak potential and / or pulse width is applied to the discharge cell depending on whether the input video signal represents a moving image or a still image. At this time, when the input video signal represents a moving image, the peak potential of the reset pulse is made higher than when the input video signal represents a still image. Alternatively, when the input video signal represents a moving image, the pulse width of the reset pulse is made larger than when the input video signal represents a still image. As a result, when the input video signal represents a moving image, a relatively large reset discharge is caused to compensate for the shortage of charged particles which is a concern at the time of displaying the moving image, while when the input video signal represents a still image. The reset discharge is weakened to improve the dark contrast. Therefore, regardless of the state of the image (moving image, still image) represented by the input video signal, display with improved dark contrast is possible without causing erroneous discharge.
以下、本発明の実施例を図面を参照しつつ詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
図1は、本発明による駆動方法に従ってプラズマディスプレイパネルの駆動を行うプラズマディスプレイ装置の概略構成を示す図である。 FIG. 1 is a diagram showing a schematic configuration of a plasma display apparatus for driving a plasma display panel according to a driving method according to the present invention.
図1に示す如く、かかるプラズマディスプレイ装置は、プラズマディスプレイパネルとしてのPDP50、X電極ドライバ51、Y電極ドライバ53、アドレスドライバ55、駆動制御回路56、及び静止画動画判定回路57から構成される。
As shown in FIG. 1, the plasma display apparatus includes a
PDP50には、2次元表示画面の縦方向(垂直方向)に夫々伸張して配列された列電極D1〜Dm、横方向(水平方向)に夫々伸張して配列された行電極X1〜Xn及び行電極Y1〜Ynが形成されている。この際、互いに隣接するもの同士で対を為す行電極対(Y1,X1)、(Y2,X2)、(Y3,X3)、・・・、(Yn,Xn)が夫々、PDP50における第1表示ライン〜第n表示ラインを担う。各表示ラインと列電極D1〜Dm各々との交叉部(図1中の一点鎖線にて囲まれた領域)には、画素を担う放電セル(表示セル)PCが形成されている。すなわち、PDP50には、第1表示ラインに属する放電セルPC1,1〜PC1,m、第2表示ラインに属する放電セルPC2,1〜PC2,m、・・・・、第n表示ラインに属する放電セルPCn,1〜PCn,mの各々がマトリクス状に配列されているのである。
In the
図2は、表示面側から眺めたPDP50の内部構造を模式的に示す正面図である。尚、図2においては、夫々隣接する3つの列電極Dと、互いに隣接する2つの表示ラインとの各交叉部を抜粋して示すものである。又、図3は、図2のV−V線におけるPDP50の断面を示す図であり、図4は、図2のW−W線におけるPDP50の断面を示す図である。
FIG. 2 is a front view schematically showing the internal structure of the
図2に示すように、各行電極Xは、2次元表示画面の水平方向に伸張するバス電極Xbと、かかるバス電極Xb上の各放電セルPCに対応した位置に夫々接触して設けられたT字形状の透明電極Xaと、から構成される。各行電極Yは、2次元表示画面の水平方向に伸張するバス電極Ybと、かかるバス電極Yb上の各放電セルPCに対応した位置に夫々接触して設けられたT字形状の透明電極Yaと、から構成される。透明電極Xa及びYaは例えばITO等の透明導電膜からなり、バス電極Xb及びYbは例えば金属膜からなる。透明電極Xa及バス電極Xbからなる行電極X、並びに透明電極Ya及バス電極Ybからなる行電極Yは、図3に示す如く、その前面側がPDP50の表示面となる前面透明基板10の背面側に形成されている。この際、各行電極対(X、Y)における透明電極Xa及びYaは、互いに対となる相手の行電極側に伸張しており、その幅広部の頂辺同士が所定幅の放電ギャップg1を介して互いに対向している。又、前面透明基板10の背面側には、行電極対(X、Y)とこの行電極対に隣接する行電極対(X、Y)との間に、2次元表示画面の水平方向に伸張する黒色または暗色の光吸収層(遮光層)11が形成されている。さらに、前面透明基板10の背面側には、行電極対(X,Y)を被覆するように誘電体層12が形成されている。この誘電体層12の背面側(行電極対が接触する面とは反対側の面)には、図3に示す如く、光吸収層11とこの光吸収層11に隣接するバス電極Xb及びYbとが形成されている領域に対応した部分に、嵩上げ誘電体層12Aが形成されている。
As shown in FIG. 2, each row electrode X has a bus electrode Xb extending in the horizontal direction of the two-dimensional display screen and a T provided in contact with a position corresponding to each discharge cell PC on the bus electrode Xb. And a transparent electrode Xa having a letter shape. Each row electrode Y includes a bus electrode Yb extending in the horizontal direction of the two-dimensional display screen, and a T-shaped transparent electrode Ya provided in contact with a position corresponding to each discharge cell PC on the bus electrode Yb. Is composed of. The transparent electrodes Xa and Ya are made of a transparent conductive film such as ITO, and the bus electrodes Xb and Yb are made of a metal film, for example. As shown in FIG. 3, the row electrode X composed of the transparent electrode Xa and the bus electrode Xb and the row electrode Y composed of the transparent electrode Ya and the bus electrode Yb are arranged on the back side of the front
誘電体層12及び嵩上げ誘電体層12Aの表面上には、酸化マグネシウム層13が形成されている。尚、酸化マグネシウム層13は、電子線の照射によって励起されて波長200〜300nm内、特に、230〜250nm内にピークを有するCL(カソードルミネッセンス)発光を行う二次電子放出材としての酸化マグネシウム結晶体(以下、CL発光MgO結晶体と称する)を含むものである。このCL発光MgO結晶体は、マグネシウムを加熱して発生するマグネシウム蒸気を気相酸化して得られるものであり、例えば立方体の結晶体が互いに嵌り込んだ多重結晶構造、あるいは立方体の単結晶構造を有する。CL発光MgO結晶体の平均粒径は、2000オングストローム以上(BET法による測定結果)である。
A
平均粒径が2000オングストローム以上の大きな粒径の気相法酸化マグネシウム単結晶体を形成しようとする場合には、マグネシウム蒸気を発生させる際の加熱温度を高くする必要がある。このため、マグネシウムと酸素が反応する火炎の長さが長くなり、この火炎と周囲との温度差が大きくなることによって、粒径の大きい気相法酸化マグネシウム単結晶体ほど、上述した如きCL発光のピーク波長(例えば、235nm付近、230〜250nm内)に対応したエネルギー準位を有するものが多く形成されることになる。 In order to form a vapor phase magnesium oxide single crystal having a large average particle diameter of 2000 angstroms or more, it is necessary to increase the heating temperature for generating magnesium vapor. For this reason, the length of the flame in which magnesium reacts with oxygen becomes longer, and the temperature difference between the flame and the surroundings becomes larger. Many of them having an energy level corresponding to the peak wavelength (for example, around 235 nm and within 230 to 250 nm) are formed.
また、一般的な気相酸化法に比べ、単位時間当たりに蒸発させるマグネシウムの量を増加させてマグネシウムと酸素との反応領域をより増大させ、より多くの酸素と反応することによって生成された気相法酸化マグネシウム単結晶体は、上述したCL発光のピーク波長に対応したエネルギー準位を有するものとなる。 Compared with a general gas phase oxidation method, the amount of magnesium evaporated per unit time is increased to increase the reaction area between magnesium and oxygen, and the gas generated by reacting with more oxygen is generated. The phase method magnesium oxide single crystal has an energy level corresponding to the above-described peak wavelength of CL emission.
このようなCL発光MgO結晶体を、スプレー法や静電塗布法等によって、誘電体層12の表面に付着させることにより酸化マグネシウム層13が形成されている。尚、誘電体層12の表面に蒸着又はスパッタ法により薄膜酸化マグネシウム層を形成し、その上にCL発光MgO結晶体を付着させて酸化マグネシウム層13を形成するようにしても良い。
The
一方、前面透明基板10と平行に配置された背面基板14上には、各行電極対(X,Y)における透明電極Xa及びYaに対向する位置において、列電極Dの各々が行電極対(X,Y)と直交する方向に伸張して形成されている。背面基板14上には、更に列電極Dを被覆する白色の列電極保護層15が形成されている。この列電極保護層15上には隔壁16が形成されている。隔壁16は、各行電極対(X,Y)のバス電極Xb及びYbに対応した位置において夫々2次元表示画面の横方向に伸張している横壁16Aと、互いに隣接する列電極D間の各中間位置において2次元表示画面の縦方向に伸張している縦壁16Bとによって梯子形状に形成されている。更に、図2に示す如き梯子形状の隔壁16がPDP50の各表示ライン毎に形成されている。互いに隣接する隔壁16の間には、図2に示す如き隙間SLが存在する。又、梯子状の隔壁16により、夫々独立した放電空間S、透明電極Xa及びYaを含む放電セルPCが区画されている。放電空間S内には、キセノンガスを含む放電ガスが封入されている。各放電セルPCの放電空間Sと隙間SLとの間は、図3に示す如く酸化マグネシウム層13が横壁16Aに当接されることによって互いに閉じられている。又、図4に示す如く、縦壁16Bは酸化マグネシウム層13に当接されていないので、その間に隙間rが存在する。すなわち、2次元表示画面の横方向において互いに隣接する放電セルPC各々の放電空間Sは、この隙間rを介して互いに連通しているのである。
On the other hand, on the
各放電セルPC内における横壁16Aの側面、縦壁16Bの側面、及び列電極保護層15の表面には、これらの面を全て覆うように蛍光体層17が形成されている。この蛍光体層17は、実際には、赤色発光を為す蛍光体、緑色発光を為す蛍光体、及び青色発光を為す蛍光体の3種類からなる。
A
蛍光体層17内には、例えば図5に示す如き形態にて、二次電子放出材としてのMgO結晶体(CL発光MgO結晶体を含む)が含まれている。この際、蛍光体層17の表面上における放電空間Sを覆う面上、つまり放電空間Sと接する面上には、放電ガスと接触するようにMgO結晶体が蛍光体層17から露出している。
The
すなわち、PDP50は、各放電セルPC内の前面透明基板10側に形成されている酸化マグネシウム層13内のみならず、背面基板14側に形成されている蛍光体層17内にも、二次電子放出材料としてのCL発光MgO結晶体が含まれている。
That is, the
以下に、かかる構成を採用したことによる作用効果について図6及び図7を参照しつつ説明する。 Below, the effect by having employ | adopted this structure is demonstrated, referring FIG.6 and FIG.7.
尚、図6は、酸化マグネシウム層13及び蛍光体層17各々の内の酸化マグネシウム層13のみにCL発光MgO結晶体を含ませた従来のPDPの行電極及び列電極間にこの列電極を陰極側とした所定電圧を印加することによって生起された放電における放電強度の時間推移を表す図である。一方、図7は、酸化マグネシウム層13及び蛍光体層17の双方にCL発光MgO結晶体を含ませた、本発明によるPDP50の行電極及び列電極間にこの列電極を陰極側とした所定電圧を印加することによって生起された放電における放電強度の時間推移を表す図である。
6 shows that the column electrode is used as a cathode between the row electrode and the column electrode of a conventional PDP in which only the
すなわち、従来のPDPでは、図6に示す如く放電開始時点から比較的強い放電が1[ms]以上に亘って継続してしまうが、本発明によるPDP50によると、図7に示す如く、微弱な放電が放電開始時点から約0.04[ms]以内に終息する。よって、酸化マグネシウム層13及び蛍光体層17の双方にCL発光MgO結晶体を含ませる構造を採用することにより、従来のPDPに比して放電遅れ時間の大幅な短縮化、及び放電の微弱化が図られるのである。
That is, in the conventional PDP, relatively strong discharge continues for 1 [ms] or more from the discharge start point as shown in FIG. 6, but according to the
X電極ドライバ51は、リセットパルス発生回路、及びサスティンパルス発生回路からなる。X電極ドライバ51のリセットパルス発生回路は、駆動制御回路56から供給されたリセットパルス生成信号によって示されるピーク電位(パルス電圧)を有するリセットパルス(後述する)を発生し、これをPDP50の行電極Xに印加する。X電極ドライバ51のサスティンパルス発生回路は、駆動制御回路56から供給されたサスティンパルス生成信号によって示されるピーク電位(パルス電圧)を有するサスティンパルス(後述する)を発生し、これをPDP50の行電極Xに印加する。Y電極ドライバ53は、リセットパルス発生回路、スキャンパルス発生回路及びサスティンパルス発生回路からなる。Y電極ドライバ53のリセットパルス発生回路は、駆動制御回路56から供給されたリセットパルス生成信号によって示されるピーク電位(パルス電圧)を有するリセットパルス(後述する)を発生し、これをPDP50の行電極Yに印加する。Y電極ドライバ53のスキャンパルス発生回路は、駆動制御回路56から供給された走査パルス生成信号によって示されるピーク電位(パルス電圧)を有する走査パルス(後述する)を発生し、これをPDP50の行電極Y1〜Ynに順次印加する。Y電極ドライバ53のサスティンパルス発生回路は、駆動制御回路56から供給されたサスティンパルス生成信号によって示されるピーク電位(パルス電圧)を有するサスティンパルス(後述する)を発生し、これをPDP50の行電極Yに印加する。アドレスドライバ55は、駆動制御回路56から供給された画素データパルス生成信号に応じてPDP50の列電極Dに印加すべき画素データパルスを発生する。
The
静止画動画判定回路57は、入力映像信号における互いに連続したフィールド各々に基づき、この入力映像信号によって表される画像が静止画像及び動画像のいずれであるかを判定し、その判定結果を表す静止画動画判定信号FDを駆動制御回路56に供給する。
The still image moving
駆動制御回路56は、先ず、入力映像信号を各画素毎にその全ての輝度レベルを256階調にて表現する8ビットの画素データに変換し、この画素データに対して誤差拡散処理及びディザ処理からなる多階調化処理を施す。すなわち、先ず、誤差拡散処理では、上記画素データの上位6ビット分を表示データ、残りの下位2ビット分を誤差データとし、周辺画素各々に対応した画素データにおける誤差データを重み付け加算したものを、上記表示データに反映させることにより6ビットの誤差拡散処理画素データを得る。かかる誤差拡散処理によれば、原画素における下位2ビット分の輝度が周辺画素によって擬似的に表現され、それ故に8ビットよりも少ない6ビット分の表示データにて、上記8ビット分の画素データと同等の輝度階調表現が可能になる。次に、駆動制御回路56は、この誤差拡散処理によって得られた6ビットの誤差拡散処理画素データに対してディザ処理を施す。ディザ処理では、互いに隣接する複数の画素を1画素単位とし、この1画素単位内の各画素に対応した上記誤差拡散処理画素データに夫々、互いに異なる係数値からなるディザ係数を夫々割り当てて加算することによりディザ加算画素データを得る。かかるディザ係数の加算によれば、上記の如き画素単位で眺めた場合には、ディザ加算画素データの上位4ビット分だけでも8ビットに相当する輝度を表現することが可能となる。駆動制御回路56は、上記ディザ加算画素データの上位4ビット分を、図8に示す如き、全輝度範囲(輝度0〜255)を15段階にて表す4ビットの多階調化画素データPDSに変換する。そして、駆動制御回路56は、多階調化画素データPDSを図8に示す如きデータ変換テーブルに従って14ビットの画素駆動データGDに変換する。駆動制御回路56は、かかる画素駆動データGDにおける第1〜第14ビットを夫々サブフィールドSF1〜SF14(後述する)の各々に対応させ、そのサブフィールドSFに対応したビット桁を画素駆動データビットとして1表示ライン分(m個)ずつアドレスドライバ55に供給する。
First, the
更に、駆動制御回路56は、上記構造を有するPDP50を図9に示す如きサブフィールド法(サブフレーム法)を採用した発光駆動シーケンスに従って駆動させるべき各種制御信号をX電極ドライバ51、Y電極ドライバ53、及びアドレスドライバ55の各々に供給する。すなわち、駆動制御回路56は、図9に示す如く、1フィールド又は1フレーム表示期間(以下、単位表示期間と称する)毎に、その先頭のサブフィールドSF1では、リセット行程R、選択書込アドレス行程WW及びサスティン行程I各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。又、駆動制御回路56は、サブフィールドSF2〜SF14各々では、選択消去アドレス行程WD及びサスティン行程I各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。そして、単位表示期間内の最後尾のサブフィールドSF14に限り、サスティン行程Iの実行後、駆動制御回路56は、消去行程Eに従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。
Further, the
この際、駆動制御回路56は、単位表示期間毎に上記静止画動画判定信号FDを取り込み、かかる静止画動画判定信号FDにて示される判定結果が静止画を表す場合には[静止画モード]、動画を表す場合には[動画モード]を示す画像モード信号をパネルドライバに供給する。
At this time, the
パネルドライバ(X電極ドライバ51、Y電極ドライバ53及びアドレスドライバ55)は、駆動制御回路56から供給された画像モード信号が[静止画モード]を示す場合には図10、[動画モード]を示す場合には図11に示すように、各種駆動パルスをPDP50の列電極D、行電極X及びYに供給する。尚、図10又は図11は、図9に示されるサブフィールドSF1〜SF14の内から、先頭のサブフィールドSF1及びそれに後続するサブフィールドSF2、並びに最後尾のサブフィールドSF14での動作のみを抜粋して示すものである。
The panel driver (
ここで、各種駆動パルスの印加によって為される動作は、図10に示される[静止画モード]と、図11に示される[動画モード]とで同一である。 Here, the operations performed by applying various drive pulses are the same in the [still image mode] shown in FIG. 10 and the [moving image mode] shown in FIG.
よって、先ず、図10に示される[静止画モード]を例にとって、各種駆動パルスの印加動作、及びその駆動パルスの印加によって為される動作について説明する。 Therefore, first, taking the [still image mode] shown in FIG. 10 as an example, application operations of various drive pulses and operations performed by the application of the drive pulses will be described.
サブフィールドSF1のリセット行程Rの前半部では、Y電極ドライバ53が、後述するサスティンパルスに比して時間経過に伴う前縁部での電位推移が緩やかな波形を有し、且つ正極性のピーク電位VRY1及びパルス幅W1を有するリセットパルスRPY1を全ての行電極Y1〜Ynに印加する。又、この間、アドレスドライバ55は、列電極D1〜Dmを接地電位(0ボルト)の状態に設定する。上記リセットパルスRPY1の印加に応じて、全ての放電セルPC各々内の行電極Y及び列電極D間において第1リセット放電が生起される。すなわち、リセット行程Rの前半部では、行電極Yが陽極側、列電極Dが陰極側となるように両電極間に電圧を印加することにより、行電極Yから列電極Dに向けて電流が流れる放電(以下、列側陰極放電と称する)を上記第1リセット放電として生起させるのである。かかる第1リセット放電に応じて、全ての放電セルPC内の行電極Y近傍には負極性の壁電荷、列電極D近傍には正極性の壁電荷が形成される。
In the first half of the reset stroke R of the subfield SF1, the
又、リセット行程Rの前半部では、X電極ドライバ51が、かかるリセットパルスRPY1と同一極性であり、且つ上記リセットパルスRPY1の印加に伴う行電極X及びY間での面放電を防止し得るピーク電位を有するリセットパルスRPXを全ての行電極X1〜Xn各々に印加する。
Further, in the first half of the reset process R,
次に、サブフィールドSF1のリセット行程Rの後半部では、Y電極ドライバ53が、図10に示す如く時間経過に伴い緩やかに電位が下降して負極性のピーク電位(−VRY2)に到るパルス波形及びパルス幅W2を有するリセットパルスRPY2を発生し、これを全ての行電極Y1〜Ynに印加する。更に、リセット行程Rの後半部では、X電極ドライバ51が、正極性のピーク電位を有するベースパルスBP+を行電極X1〜Xn各々に印加する。この際、これら負極性のリセットパルスRPY2及び正極性のベースパルスBP+の印加に応じて、全ての放電セルPC内の行電極X及びY間において第2リセット放電が生起される。尚、リセットパルスRPY2の負極性ピーク電位(−VRY2)及びベースパルスBP+の正極性ピーク電位は、夫々行電極X及びY各々の近傍に形成された壁電荷を考慮した上で、上記第1リセット放電に応じて行電極X及びY間で確実に上記第2リセット放電を生起させることができる最低の電位である。又、リセットパルスRPY2における負極性ピーク電位(−VRY2)は、後述する負極性の書込走査パルスSPWのピーク電位よりも高い電位、つまり0ボルトに近い電位に設定されている。すなわち、リセットパルスRPY2のピーク電位を書込走査パルスSPWのピーク電位よりも低くしてしまうと、行電極Y及び列電極D間において強い放電が生起され、列電極D近傍に形成されていた壁電荷が大幅に消去されてしまい、選択書込アドレス行程WWでのアドレス放電が不安定となるからである。リセット行程Rの後半部において生起された第2リセット放電により、各放電セルPC内の行電極X及びY各々の近傍に形成されていた壁電荷が消去され、全ての放電セルPCが消灯モードに初期化される。更に、上記リセットパルスRPY2の印加に応じて、全ての放電セルPC内の行電極Y及び列電極D間においても微弱な放電が生起され、かかる放電により、列電極D近傍に形成されていた正極性の壁電荷の一部が消去され、後述する選択書込アドレス行程WWにおいて正しく選択書込アドレス放電を生起させ得る量に調整される。
Next, in the latter half of the reset process R of the subfield SF1, the
次に、サブフィールドSF1の選択書込アドレス行程WWでは、Y電極ドライバ53が、図10に示す如き負極性のピーク電位を有するベースパルスBP-を行電極Y1〜Ynに同時印加しつつ、負極性のピーク電位を有する書込走査パルスSPWを行電極Y1〜Yn各々に順次択一的に印加して行く。この間、X電極ドライバ51は、上記ベースパルスBP+を引き続き行電極X1〜Xn各々に印加する。尚、上記ベースパルスBP-及びベースパルスBP+各々のピーク電位は、書込走査パルスSPWの非印加期間中における行電極X及びY間の電圧が放電セルPCの放電開始電圧よりも低くなるような電位に設定されている。
Next, in the selective write address process W W of the subfield SF1,
更に、この選択書込アドレス行程WWでは、アドレスドライバ55が、先ず、サブフィールドSF1に対応した画素駆動データビットの論理レベルに応じた画素データパルスDPを生成する。例えば、アドレスドライバ55は、放電セルPCを点灯モードに設定させるべき論理レベル1の画素駆動データビットが供給された場合には正極性のピーク電位を有する画素データパルスDPを生成する。一方、放電セルPCを消灯モードに設定させるべき論理レベル0の画素駆動データビットに応じて、アドレスドライバ55は、低電圧(0ボルト)の画素データパルスDPを生成する。そして、アドレスドライバ55は、かかる画素データパルスDPを1表示ライン分(m個)ずつ、各書込走査パルスSPWの印加タイミングに同期して列電極D1〜Dmに印加して行く。この際、上記書込走査パルスSPWと同時に、点灯モードに設定させるべき高電圧の画素データパルスDPが印加された放電セルPC内の列電極D及び行電極Y間には選択書込アドレス放電が生起される。更に、かかる選択書込アドレス放電の直後、この放電セルPC内の行電極X及びY間にも微弱な放電が生起される。つまり、書込走査パルスSPWが印加された後、行電極X及びY間にはベースパルスBP-及びベースパルスBP+に応じた電圧が印加されるが、この電圧は各放電セルPCの放電開始電圧よりも低い電圧に設定されている為、かかる電圧の印加だけでは放電セルPC内で放電が生起されることはない。ところが、上記選択書込アドレス放電が生起されると、この選択書込アドレス放電に誘発されて、ベースパルスBP-及びベースパルスBP+に基づく電圧印加だけで、行電極X及びY間に放電が生起されるのである。かかる放電並びに上記選択書込アドレス放電により、この放電セルPCは、その行電極Y近傍に正極性の壁電荷、行電極X近傍に負極性の壁電荷、列電極D近傍に負極性の壁電荷が夫々形成された状態、すなわち、点灯モードに設定される。一方、上記書込走査パルスSPWと同時に、消灯モードに設定させるべき低電圧(0ボルト)の画素データパルスDPが印加された放電セルPC内の列電極D及び行電極Y間には上述した如き選択書込アドレス放電は生起されず、それ故に行電極X及びY間にも放電が生じることはない。よって、この放電セルPCは、その直前までの状態、すなわち、リセット行程Rにおいて初期化された消灯モードの状態を維持する。
Further, in the selective write address stage W W, the
次に、サブフィールドSF1のサスティン行程Iでは、Y電極ドライバ53が、正極性のピーク電位VSUSを有するサスティンパルスIPを1パルス分だけ発生しこれを行電極Y1〜Yn各々に同時に印加する。この間、X電極ドライバ51は、行電極X1〜Xnを接地電位(0ボルト)の状態に設定し、アドレスドライバ55は、列電極D1〜Dmを接地電位(0ボルト)の状態に設定する。上記サスティンパルスIPの印加に応じて、上述した如き点灯モードに設定されている放電セルPC内の行電極X及びY間においてサスティン放電が生起される。かかるサスティン放電に伴って蛍光体層17から照射される光が前面透明基板10を介して外部に照射されることにより、このサブフィールドSF1の輝度重みに対応した1回分の表示発光が為される。又、かかるサスティンパルスIPの印加に応じて、点灯モードに設定されている放電セルPC内の行電極Y及び列電極D間においても放電が生起される。かかる放電並びに上記サスティン放電により、放電セルPC内の行電極Y近傍には負極性の壁電荷、行電極X及び列電極D各々の近傍には夫々正極性の壁電荷が形成される。そして、かかるサスティンパルスIPの印加後、Y電極ドライバ53は、図10に示す如き時間経過に伴う前縁部での電位推移が緩やかな負極性のピーク電位を有する壁電荷調整パルスCPを行電極Y1〜Ynに印加する。かかる壁電荷調整パルスCPの印加に応じて、上記の如きサスティン放電の生起された放電セルPC内で微弱な消去放電が生起され、その内部に形成されていた壁電荷の一部が消去される。これにより、放電セルPC内の壁電荷の量が、次の選択消去アドレス行程WDにおいて正しく選択消去アドレス放電を生起させ得る量に調整される。
Next, in the sustain process I of sub-field SF1,
次に、サブフィールドSF2〜SF14各々の選択消去アドレス行程WDでは、Y電極ドライバ53が、正極性のピーク電位を有するベースパルスBP+を行電極Y1〜Yn各々に印加しつつ、図10に示す如き負極性のピーク電位を有する消去走査パルスSPDを行電極Y1〜Yn各々に順次択一的に印加して行く。尚、ベースパルスBP+のピーク電位は、この選択消去アドレス行程WDの実行期間中に亘り、行電極X及びY間での誤った放電を防止し得る電位に設定されている。又、選択消去アドレス行程WDの実行期間中に亘り、X電極ドライバ51は、行電極X1〜Xn各々を接地電位(0ボルト)に設定する。又、この選択消去アドレス行程WDにおいて、アドレスドライバ55は、先ず、そのサブフィールドSFに対応した画素駆動データビットをその論理レベルに応じた画素データパルスDPに変換する。例えば、アドレスドライバ55は、放電セルPCを点灯モードから消灯モードに遷移させるべき論理レベル1の画素駆動データビットが供給された場合にはこれを正極性のピーク電位を有する画素データパルスDPに変換する。一方、放電セルPCの現状態を維持させるべき論理レベル0の画素駆動データビットが供給された場合にはこれを低電圧(0ボルト)の画素データパルスDPに変換する。そして、アドレスドライバ55は、かかる画素データパルスDPを1表示ライン分(m個)ずつ、各消去走査パルスSPDの印加タイミングに同期して列電極D1〜Dmに印加して行く。この際、上記消去走査パルスSPDと同時に、高電圧の画素データパルスDPが印加された放電セルPC内の列電極D及び行電極Y間に選択消去アドレス放電が生起される。かかる選択消去アドレス放電により、この放電セルPCは、その行電極Y及びX各々の近傍に正極性の壁電荷、列電極D近傍に負極性の壁電荷が夫々形成された状態、すなわち、消灯モードに設定される。一方、上記消去走査パルスSPDと同時に、低電圧(0ボルト)の画素データパルスDPが印加された放電セルPC内の列電極D及び行電極Y間には上述した如き選択消去アドレス放電は生起されない。よって、この放電セルPCは、その直前までの状態(点灯モード、消灯モード)を維持する。
Next, in subfields SF2~SF14 each selective erase address process W D,
次に、サブフィールドSF2〜SF14各々のサスティン行程Iでは、X電極ドライバ51及びY電極ドライバ53が、図10に示す如く、行電極X及びY交互に、そのサブフィールドの輝度重みに対応した回数(偶数回数)分だけ繰り返し、正極性のピーク電位Vsusを有するサスティンパルスIPを行電極X1〜Xn及びY1〜Yn各々に印加する。かかるサスティンパルスIPが印加される度に、点灯モードに設定されている放電セルPC内の行電極X及びY間においてサスティン放電が生起される。かかるサスティン放電に伴って蛍光体層17から照射される光が前面透明基板10を介して外部に照射されることにより、そのサブフィールドSFの輝度重みに対応した回数分の表示発光が為される。この際、サブフィールドSF2〜SF14各々のサスティン行程Iにおいて最終に印加されるサスティンパルスIPに応じてサスティン放電が生起された放電セルPC内の行電極Y近傍には負極性の壁電荷、行電極X及び列電極D各々の近傍には正極性の壁電荷が形成される。そして、かかる最終サスティンパルスIPの印加後、Y電極ドライバ53は、図10に示す如き時間経過に伴う前縁部での電位推移が緩やかな負極性のピーク電位を有する壁電荷調整パルスCPを行電極Y1〜Ynに印加する。かかる壁電荷調整パルスCPの印加に応じて、上記の如きサスティン放電の生起された放電セルPC内で微弱な消去放電が生起され、その内部に形成されていた壁電荷の一部が消去される。これにより、放電セルPC内の壁電荷の量が、次の選択消去アドレス行程WDにおいて正しく選択消去アドレス放電を生起させ得る量に調整される。
Next, in the sustain process I of each of the subfields SF2 to SF14, the number of times that the
そして、最終のサブフィールドSF14の最後尾において、Y電極ドライバ53は、負極性のピーク電位を有する消去パルスEPを全ての行電極Y1〜Ynに印加する。かかる消去パルスEPの印加に応じて、点灯モード状態にある放電セルPCのみに消去放電が生起される。かかる消去放電によって点灯モード状態にあった放電セルPCは消灯モードの状態に遷移する。
Then, at the end of the last subfield SF14, the
以上の如き駆動を、図8に示す如き15通りの画素駆動データGDに基づいて実行する。かかる駆動によると、図8に示すように、輝度レベル0を表現する場合(第1階調)を除き、先ず、先頭のサブフィールドSF1において各放電セルPC内で書込アドレス放電が生起され(二重丸にて示す)、この放電セルPCは点灯モードに設定される。その後、サブフィールドSF2〜SF14各々の内の1のサブフィールドの選択消去アドレス行程WDのみで選択消去アドレス放電が生起され(黒丸にて示す)、放電セルPCは消灯モードに設定される。つまり、各放電セルPCは、表現すべき中間輝度に対応した分だけ連続したサブフィールド各々で点灯モードに設定され、これらサブフィールドの各々に割り当てられている回数分だけサスティン放電に伴う発光を繰り返し生起する(白丸にて示す)。この際、1フィールド(又は1フレーム)表示期間内において生起されたサスティン放電の総数に対応した輝度が視覚される。よって、図8に示す如き第1〜第15階調駆動による15種類の発光パターンによれば、白丸にて示すサブフィールド各々で生起されたサスティン放電の合計回数に対応した15階調分の中間輝度が表現される。
The above driving is executed based on 15 types of pixel driving data GD as shown in FIG. According to such driving, as shown in FIG. 8, a write address discharge is first generated in each discharge cell PC in the first subfield SF1 except when the
かかる駆動によれば、単位表示期間内において、その発光パターン(点灯状態、消灯状態)が互いに反転する領域が1画面内に混在することは無いので、このような状態で生じる疑似輪郭が防止される。 According to such driving, since the areas where the light emission patterns (lighted state, unlit state) invert each other are not mixed in one screen within the unit display period, the pseudo contour generated in such a state is prevented. The
又、かかる駆動では、先ず、先頭のサブフィールドSF1において、全放電セルPCを消灯モード状態に初期化すべきリセット放電を生起させた後、この消灯モード状態にある放電セルPCを点灯モード状態に遷移させるべき選択書込アドレス放電を生起させる。そして、SF1に後続するサブフィールドSF2〜SF14各々の内の1のサブフィールドにおいて、点灯モード状態にある放電セルPCを消灯モード状態に遷移させるべき選択消去アドレス放電を生起させるという選択消去アドレス法を採用した駆動を実施するようにしている。よって、かかる駆動によって黒表示(輝度レベル0)を行うと、単位表示期間を通して生起される放電は、先頭サブフィールドSF1でのリセット放電だけとなる。つまり、先頭のサブフィールドSF1で全放電セルPCを点灯モード状態に初期化するリセット放電を生起させてから、これを消灯モード状態に遷移させるべき選択消去アドレス放電を生起させる駆動を実施する場合に比して、単位表示期間を通して生起される放電回数が少なくなる。従って、かかる駆動によれば、暗い画像を表示する際のコントラスト、いわゆる暗コントラストを向上させることができる。 In such driving, first, in the first subfield SF1, a reset discharge that should be initialized to the extinguishment mode state is generated in all the discharge cells PC, and then the discharge cell PC in the extinguishing mode state transitions to the lighting mode state. A selective write address discharge to be generated is generated. Then, a selective erasure address method of causing a selective erasure address discharge in which one of the subfields SF2 to SF14 subsequent to SF1 is to cause the discharge cell PC in the lighting mode state to transition to the extinguishing mode state is generated. The adopted drive is carried out. Therefore, when black display (luminance level 0) is performed by such driving, the only discharge generated throughout the unit display period is the reset discharge in the first subfield SF1. In other words, when a reset discharge that initializes all the discharge cells PC to the lighting mode state is generated in the first subfield SF1, and then driving for generating a selective erasure address discharge that should be changed to the extinguishing mode state is performed. In comparison, the number of discharges generated throughout the unit display period is reduced. Therefore, according to such driving, contrast when displaying a dark image, so-called dark contrast, can be improved.
更に、PDP50として、図2〜図5に示す如く酸化マグネシウム層13及び蛍光体層17の双方にCL発光MgO結晶体を含ませる構造を採用することにより、放電遅れ時間の大幅な短縮化及び放電の微弱化が為される。よって、微弱化したリセット放電を確実に生起させることが可能となるので、表示画像には関与しないリセット放電に伴う発光を抑えて、画像のコントラスト、特に暗い画像を表示する際の暗コントラストを高めることが可能となる。
Furthermore, as shown in FIGS. 2 to 5, the
ここで、図1に示されるプラズマディスプレイ装置においては、PDP50を駆動するにあたり、入力映像信号によって表される画像が静止画である場合には、上述した如き[静止画モード]に従った駆動を実施する。一方、入力映像信号によって表される画像が動画である場合には、図11に示す如き[動画モード]に従った駆動を実施する。
In the plasma display device shown in FIG. 1, when the
尚、[動画モード]では、図11に示すリセット行程R、選択書込アドレス行程WW、サスティン行程I、選択消去アドレス行程WD及び消去行程E各々で印加される各種駆動パルス(RPX、RPY1、RPY2、DP、BP+、BP-、SPW、IP、CP、SPD、EP)、及びその駆動パルスの印加に応じて為される動作は、図10に示される[静止画モード]の場合と同一である。 In the Video mode, a reset process R shown in FIG. 11, the selective write address stage W W, sustain stage I, the selective erase address process W D and the erase process E various drive pulses to be applied in each (RP X, RP Y1 , RP Y2 , DP, BP + , BP − , SP W , IP, CP, SP D , EP), and the operations performed in response to the application of the driving pulse are shown in FIG. Mode].
ただし、[動画モード]では、リセットパルスRPY1及びRPY2各々のパルス波形が[静止画モード]の場合とは異なる。 However, in the [moving image mode], the pulse waveforms of the reset pulses RP Y1 and RP Y2 are different from those in the [still image mode].
すなわち、[動画モード]では、図11に示されるように、
(1)リセットパルスRPY1の正極性ピーク電位として、電位VRY1よりも高い電位VGRY1
(2)リセットパルスRPY2の負極性ピーク電位として、電位(−VRY2)よりも低い電位(−VGRY2)
(3)リセットパルスRPY1のパルス幅としてパルス幅W1よりも長いパルス幅WG1
(4)リセットパルスRPY2のパルス幅としてパルス幅W2よりも長いパルス幅WG2
を夫々採用する。
That is, in [Movie Mode], as shown in FIG.
(1) as a positive peak potential of the reset pulse RP Y1, a potential higher than the potential V RY1 VG RY1
(2) As the negative polarity peak potential of reset pulse RP Y2 , the potential (−VG RY2 ) is lower than the potential (−V RY2 ).
(3) Pulse width WG1 longer than pulse width W1 as the pulse width of reset pulse RP Y1
(4) Pulse width WG2 longer than pulse width W2 as the pulse width of reset pulse RP Y2
Respectively.
尚、上記(1)〜(4)のいずれか1つ、或いは、上記(1)〜(4)の内の少なくとも2つを組み合わせて採用するようにしても良い。 Note that any one of the above (1) to (4) or at least two of the above (1) to (4) may be used in combination.
つまり、[動画モード]では、リセット行程Rの前半部において、リセットパルスRPY1の正極性ピーク電位を[静止画モード]での電位VRY1よりも高い電位VGRY1とすることにより、行電極X及びY間に印加される電圧を[静止画モード]の場合よりも高くする。又、[動画モード]によるリセット行程Rの前半部では、リセットパルスRPY1のパルス幅を[静止画モード]でのパルス幅W1よりも長いパルス幅WG1とする。このようなピーク電位又はパルス幅制御により、行電極Y及び列電極D間において列側陰極放電が生起され易くなる。尚、この列側陰極放電は、行電極X及びY間に印加される電圧(電界強度)が大なるほど、その電界に誘発されて生起されやすくなるが、この電圧を高めすぎると行電極X及びY間でも誤って放電が生起されてしまう虞があるので、かかる誤放電が生起されない程度の電圧を印加する。 In other words, in the [moving image mode], in the first half of the reset process R, the positive polarity peak potential of the reset pulse RP Y1 is set to the potential VG RY1 higher than the potential V RY1 in the [still image mode]. The voltage applied between Y and Y is higher than that in the “still image mode”. Further, in the first half of the reset stage R by Video Mode, and longer pulse width WG1 than the pulse width W1 of the pulse width of the reset pulse RP Y1 in the still image mode. Such peak potential or pulse width control facilitates column-side cathode discharge between the row electrode Y and the column electrode D. The column-side cathode discharge is more easily induced by the electric field as the voltage (electric field strength) applied between the row electrodes X and Y increases. Since there is a possibility that a discharge is erroneously generated between Y, a voltage is applied to such an extent that the erroneous discharge does not occur.
又、[動画モード]でのリセット行程Rの後半部では、リセットパルスRPY2の負極性ピーク電位を[静止画モード]での電位(−VRY2)よりも低い電位(−VGRY2)とすることにより、行電極X及びY間に印加される電圧、並びに行電極Y及び列電極D間に印加される電圧を[静止画モード]の場合よりも高くする。又、[動画モード]によるリセット行程Rの後半部では、リセットパルスRPY2のパルス幅を[静止画モード]でのパルス幅W2よりも長いパルス幅WG2とする。このようなピーク電位又はパルス幅制御により、行電極X及びY間、並びに行電極Y及び列電極D間で放電が生起され易くなる。 In the second half of the reset process R in [Movie mode], the negative polarity peak potential of the reset pulse RP Y2 is set to a potential (−VG RY2 ) lower than the potential (−V RY2 ) in [Still image mode]. Thus, the voltage applied between the row electrodes X and Y and the voltage applied between the row electrode Y and the column electrode D are made higher than those in the “still image mode”. Further, in the second half of the reset process R by Video Mode, and longer pulse width WG2 than the pulse width W2 of the pulse width of the reset pulse RP Y2 in the still image mode. Such peak potential or pulse width control makes it easier for discharge to occur between the row electrodes X and Y and between the row electrodes Y and column electrodes D.
以上の如く、[動画モード]では、各駆動パルスの印加によって電極間に印加される電圧及び/又はパルス幅を[静止画モード]の場合よりも大きくすることにより、[静止画モード]を実施する場合に比して、各放電セル内において放電を生起させ易くしているのである。 As described above, in the [Movie Mode], the [Still Image Mode] is implemented by increasing the voltage and / or pulse width applied between the electrodes by applying each drive pulse as compared with the [Still Image Mode]. Compared with the case where it does, it makes it easy to generate discharge in each discharge cell.
すなわち、静止画表示時には、1フィールド表示期間内においてサスティン放電の生起された放電セルは、その直前のフィールドでもサスティン放電が生起されている。よって、この放電セル内には、常に、直前のフィールドで生起されたサスティン放電によって生成された荷電粒子が残留しており、アドレス放電が生起され易い状態となっている。そこで、静止画表示が為される場合には、リセット放電を生起させるべく行電極X及びY間、並びに行電極Y及び列電極D間に印加する電圧を低くし、その印加時間を短くすることにより、リセット放電を微弱化するのである。つまり、前述したように、静止画表示時には各フィールド毎に荷電粒子の生成が為されるので、行電極X及びY間、並びに行電極Y及び列電極D間に印加する電圧を低くし、その印加時間を短くしても微弱なリセット放電を確実に生起させることが可能となる。従って、このリセット放電の微弱化により、暗コントラストの向上が図られるのである。特にCL発光MgO結晶を蛍光体層に含むPDP50では、従来のPDPに比して放電遅れが小であり、且つ放電確率が高いので、静止画表示時における更なる暗コントラスト向上が図られる。
That is, at the time of still image display, the sustain discharge is generated in the discharge cell in which the sustain discharge is generated within the one-field display period even in the immediately preceding field. Therefore, charged particles generated by the sustain discharge generated in the immediately preceding field always remain in the discharge cell, and the address discharge is easily generated. Therefore, when a still image is displayed, the voltage applied between the row electrodes X and Y and between the row electrode Y and the column electrode D is lowered to cause a reset discharge, and the application time is shortened. As a result, the reset discharge is weakened. That is, as described above, since charged particles are generated for each field during still image display, the voltage applied between the row electrodes X and Y and between the row electrodes Y and the column electrodes D is reduced. Even if the application time is shortened, it is possible to surely generate a weak reset discharge. Therefore, the dark contrast can be improved by weakening the reset discharge. In particular, in the
一方、動画表示時には、現フィールドでサスティン放電が生起される場合であっても、その直前のフィールドで必ずしもサスティン放電が生起されるわけでは無い。よって、直前フィールドでの荷電粒子の形成が期待できないので、現フィールドにおいてアドレス放電を確実に生起させることが出来なくなる虞が生じる。そこで、動画表示が為される場合には、リセット放電を生起させるべく行電極X及びY間、並びに行電極Y及び列電極D間に印加する電圧を高くし、その印加時間を長くすることにより、強いリセット放電を生起させて、放電セル内に多くの荷電粒子を発生させるのである。よって、例え直前のフィールドでサスティン放電が生起されていなくても、次のフィールドでは確実にアドレス放電を生起させることが可能となる。 On the other hand, when displaying a moving image, even if a sustain discharge occurs in the current field, the sustain discharge does not necessarily occur in the field immediately before that. Therefore, since charged particles cannot be formed in the immediately preceding field, there is a possibility that the address discharge cannot be reliably generated in the current field. Therefore, when a moving image is displayed, the voltage applied between the row electrodes X and Y and between the row electrode Y and the column electrode D is increased in order to cause the reset discharge, and the application time is lengthened. A strong reset discharge is generated to generate many charged particles in the discharge cell. Therefore, even if the sustain discharge is not generated in the immediately preceding field, the address discharge can be surely generated in the next field.
尚、パネルドライバは、駆動制御回路56から供給された画像モード信号が[動画モード]から[静止画モード]に遷移した場合、リセットパルスRPY1の正極性ピーク電位を図11に示す電位VGRY1の状態から、図10に示す電位VRY1の状態に直ちに切り替えるのではなく、複数フィールドを掛けて徐々に電位VRY1の状態に低下させて行く。これにより、黒表示に対応した輝度が急峻に下がることが防止され、違和感の無い表示を提供できるようになる。一方、駆動制御回路56から供給された画像モード信号が[静止画モード]から[動画モード]に遷移した場合、パネルドライバは、即座にリセットパルスRPY1の正極性ピーク電位を図10に示す電位VRY1の状態から図11に示す電位VGRY1の状態に切り替える。すなわち、アドレス放電を確実に生起し得る状態に直ちに移行することにより、アドレス放電の失敗に伴う誤表示防止に即座に対応するのである。
When the image mode signal supplied from the
ここで、図1に示されるプラズマディスプレイ装置においては、[動画モード]と、[静止画モード]とで駆動パルスのピーク電位を異ならせる為、その駆動パルスのピーク電位に対応した電源を各モード毎に設けるようにしている。例えば、リセットパルスRPY1の正極性ピーク電位を生成する為の電源として、[静止画モード]用の電位VRY1を発生する第1電源と、[動画モード]用の電位VGRY1を発生する第2電源とが設けられている。この際、Y電極ドライバ53は、[動画モード]時には第2電源によって生成された電位VGRY1、一方、[静止画モード]時には第1電源によって生成された電位VRY1を択一的に用いて、リセットパルスRPY1のピーク電位部を生成する。
Here, in the plasma display device shown in FIG. 1, in order to make the peak potential of the drive pulse different in [Movie mode] and [Still image mode], the power supply corresponding to the peak potential of the drive pulse is set in each mode. It is provided every time. For example, as a power source for generating the positive peak potential of the reset pulse RP Y1 , a first power source that generates a potential V RY1 for [still image mode] and a first power source VG RY1 for generating [moving image mode] potential VG RY1 . Two power sources are provided. At this time, the
しかしながら、かかるリセットパルスRPY1を生成するにあたり、上記第1電源及び第2電源の内の第2電源だけを用いて、リセットパルスRPY1の立ち上がり期間を制御することにより、[動画モード]用の正極性ピーク電位VGRY1のみならず、[静止画モード]用の正極性ピーク電位VRY1を有するリセットパルスRPY1を生成するようにしても良い。 However, in generating such reset pulse RP Y1, using only the second power of said first power and second power source, by controlling the rising period of the reset pulse RP Y1, for Video Mode In addition to the positive peak potential VG RY1, the reset pulse RP Y1 having the positive peak potential V RY1 for [still image mode] may be generated.
例えば、[静止画モード]時には、Y電極ドライバ53は、図12(A)に示す如き期間aに亘り、第2電源によって生成された電位VGRY1を行電極Yに印加する。これにより、PDP50の行電極X及びY間に寄生する負荷容量が充電され、図12(A)に示すように、行電極Yの電位が0ボルトの状態から時間経過に伴い徐々に高くなる。この際、行電極Yの電位は、この電位上昇が開始されてから期間aの経過時点で電位VRY1に到達する。Y電極ドライバ53は、かかる期間aの経過時点で行電極Yをハイインピーダンス状態に設定する。これにより、行電極Yは、上記期間aの経過時点での電位状態を保持を維持することになり、これが図12(A)に示す如き、[静止画モード]時におけるリセットパルスRPY1の正極性ピーク電位VRY1となる。
For example, in the [still image mode], the
一方、[動画モード]時には、Y電極ドライバ53は、図12(B)に示す如き、上記期間aよりも長い期間a1に亘り、第2電源によって生成された電位VGRY1を行電極Yに印加する。これにより、PDP50の行電極X及びY間に寄生する負荷容量が充電され、図12(B)に示すように、行電極Yの電位が0ボルトの状態から時間経過に伴い徐々に高くなる。この際、行電極Yの電位は、この電位上昇が開始されてから期間a1の経過時点で電位VGRY1に到達する。Y電極ドライバ53は、かかる期間a1の経過時点で行電極Yをハイインピーダンス状態に設定する。これにより、行電極Yは、上記期間a1の経過時点での電位状態を保持を維持することになり、これが図12(B)に示す如き、[動画モード]時におけるリセットパルスRPY1の正極性ピーク電位VGRY1となる。
On the other hand, in the [moving image mode], the
又、上記リセットパルスRPY1の波形としては、図10及び図11に示されるが如き波形に限定されるものではなく、例えば図13に示す如き、時間経過に伴い徐々にその電圧推移時の傾きが変化するものであっても良い。更に、図10及び図11に示されるリセット行程Rでは、全ての放電セルに対して一斉にリセット放電を生起させるようにしているが、夫々が複数の放電セルからなる放電セルブロック毎に、リセット放電を時間的に分散させて実施するようにしても良い。 Further, the waveform of the reset pulse RP Y1 is not limited to the waveform shown in FIGS. 10 and 11. For example, as shown in FIG. 13, the slope at the time of the voltage transition gradually as time passes. May change. Further, in the reset process R shown in FIG. 10 and FIG. 11, reset discharge is generated simultaneously for all the discharge cells, but reset is performed for each discharge cell block composed of a plurality of discharge cells. The discharge may be carried out with time dispersion.
又、図5に示す実施例においては、PDP50の背面基板14側に設けられている蛍光体層17内にMgO結晶体を含ませるようにしているが、図14に示す如く、蛍光体粒子からなる蛍光体粒子層17aと、二次電子放出材からなる二次電子放出層18とを積層したもので蛍光体層17を形成するようにしても良い。この際、二次電子放出層18としては、蛍光体粒子層17aの表面上に、二次電子放出材からなる結晶(例えば、CL発光MgO結晶体を含んだMgO結晶)を敷き詰めて形成するようにしてもよく、或いは二次電子放出材を薄膜成膜して形成させるようにしても良い。
In the embodiment shown in FIG. 5, MgO crystal is included in the
図15は、本発明によるプラズマディスプレイ装置の他の構成を示す図である。 FIG. 15 is a diagram showing another configuration of the plasma display device according to the present invention.
尚、図15に示されるプラズマディスプレイ装置のPDP50は、図1に示されるプラズマディスプレイ装置のPDP50と同一であり、図2〜図5、図14に示す如き構造を有するものである。更に、図15に示されるプラズマディスプレイ装置のX電極ドライバ51、Y電極ドライバ53、アドレスドライバ55、静止画動画判定回路57各々も、図1に示されるものと同一動作を為すものである。ただし、駆動制御回路560、X電極ドライバ51、Y電極ドライバ53、及びアドレスドライバ55によって為されるPDP50に対する駆動方法が、図1に示されるプラズマディスプレイ装置とは異なる。
The
図15に示される駆動制御回路560は、先ず、入力映像信号を各画素毎にその全ての輝度レベルを256階調にて表現する8ビットの画素データに変換し、この画素データに対して誤差拡散処理及びディザ処理からなる多階調化処理を施す。尚、かかる多階調化処理は、前述した如き駆動制御回路56において為される処理と同一である。すなわち、駆動制御回路560は、この多階調化処理により、全輝度範囲を15段階に区切ってその輝度レベルを表す4ビットの多階調化画素データPDSを得る。そして、駆動制御回路560は、かかる多階調化画素データPDSを、図16に示す如きデータ変換テーブルに従って14ビットの画素駆動データGDに変換する。
First, the
駆動制御回路560は、かかる画素駆動データGDにおける第1〜第14ビットを夫々サブフィールドSF1〜SF14各々に対応させ、そのサブフィールドSFに対応したビット桁を画素駆動データビットとして1表示ライン分(m個)ずつアドレスドライバ55に供給する。
The
更に、駆動制御回路560は、上記構造を有するPDP50を図17に示す如き発光駆動シーケンスに従って駆動させるべき各種制御信号を、X電極ドライバ51、Y電極ドライバ53、及びアドレスドライバ55の各々に供給する。すなわち、駆動制御回路560は、1フィールド(1フレーム)表示期間内の先頭のサブフィールドSF1では、第1リセット行程R1、第1選択書込アドレス行程W1W及び微小発光行程LL各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。かかるサブフィールドSF1に後続するSF2では、第2リセット行程R2、第2選択書込アドレス行程W2W及びサスティン行程I各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。又、サブフィールドSF3〜SF14各々では、選択消去アドレス行程WD及びサスティン行程I各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。尚、1フィールド表示期間内の最後尾のサブフィールドSF14に限り、サスティン行程Iの実行後、駆動制御回路560は、消去行程Eに従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。
Further, the
更に、駆動制御回路560は、静止画動画判定回路57から供給された静止画動画判定信号FDを単位表示期間毎に取り込み、この静止画動画判定信号FDによって示される判定結果が静止画を表す場合には[静止画モード]、動画を表す場合には[動画モード]を示す画像モード信号をパネルドライバに供給する。
Furthermore, the
パネルドライバ(X電極ドライバ51、Y電極ドライバ53及びアドレスドライバ55)は、駆動制御回路560から供給された画像モード信号が[静止画モード]を示す場合には図18、[動画モード]を示す場合には図19に示すように、各種駆動パルスをPDP50の列電極D、行電極X及びYに供給する。尚、図18又は図19は、図17に示されるサブフィールドSF1〜SF14の内から、先頭のサブフィールドSF1及びそれに後続するサブフィールドSF2、並びに最後尾のサブフィールドSF14での動作のみを抜粋して示すものである。
When the image mode signal supplied from the
ここで、各種駆動パルスの印加によって為される動作は、図18に示される[静止画モード]と、図19に示される[動画モード]とで同一である。 Here, the operations performed by applying various drive pulses are the same in the [still image mode] shown in FIG. 18 and the [moving image mode] shown in FIG.
よって、図18に示される[静止画モード]を例にとって、各種駆動パルスの印加動作、及びその駆動パルスの印加によって為される動作について説明する。 Therefore, taking the [still image mode] shown in FIG. 18 as an example, the application operation of various drive pulses and the operation performed by the application of the drive pulses will be described.
先ず、サブフィールドSF1の第1リセット行程R1の前半部では、Y電極ドライバ53が、サスティンパルスに比して時間経過に伴う前縁部での電位推移が緩やかな波形及びパルス幅W11を有するリセットパルスRP1Y1を全ての行電極Y1〜Ynに印加する。尚、図18に示す如く、リセットパルスRP1Y1の正極性ピーク電位V1RY1は、後述するサスティンパルスIPにおける正極性ピーク電位VSUS以下の電位である。又、この間、アドレスドライバ55は、列電極D1〜Dmを接地電位(0ボルト)の状態に設定する。上記リセットパルスRP1Y1の印加に応じて、全ての放電セルPC各々内の行電極Y及び列電極D間において第1リセット放電が生起される。すなわち、第1リセット行程R1の前半部では、行電極Yが陽極側、列電極Dが陰極側となるように両電極間に電圧を印加することにより、行電極Yから列電極Dに向けて電流が流れる列側陰極放電を上記第1リセット放電として生起させるのである。かかる第1リセット放電に応じて、全ての放電セルPC内の行電極Y近傍には負極性の壁電荷、列電極D近傍には正極性の壁電荷が形成される。
First, in the first half of the first resetting process R1 of the subfield SF1,
又、第1リセット行程R1の前半部では、X電極ドライバ51が、かかるリセットパルスRP1Y1と同一極性であり、且つ、このリセットパルスRP1Y1の印加に伴う行電極X及びY間での面放電を防止し得る正極性のピーク電位を有するリセットパルスRP1Xを全ての行電極X1〜Xn各々に印加する。
In the first half of the first reset step R1, the
次に、第1リセット行程R1の後半部では、Y電極ドライバ53が、図18に示す如く時間経過に伴い緩やかに電位が下降して負極性のピーク電位(−V1RY2)に到るパルス波形及びパルス幅W12を有するリセットパルスRP1Y2を発生し、これを全ての行電極Y1〜Ynに印加する。この際、かかるリセットパルスRP1Y2の印加に応じて、全ての放電セルPC内の行電極X及びY間において第2リセット放電が生起される。尚、リセットパルスRP1Y2の負極性ピーク電位(−V1RY2)は、上記第1リセット放電に応じて行電極X及びY各々の近傍に形成された壁電荷を考慮した上で、行電極X及びY間において確実に上記第2リセット放電を生起させることができる最低の電位である。又、リセットパルスRP1Y2のピーク電位(−V1RY2)は、後述する書込走査パルスSPWの負極性ピーク電位よりも高い電位、つまり0ボルトに近い電位に設定されている。すなわち、リセットパルスRP1Y2の負極性ピーク電位(−V1RY2)を書込走査パルスSPWの負極性ピーク電位よりも低くしてしまうと、行電極Y及び列電極D間において強い放電が生起され、列電極D近傍に形成されていた壁電荷が大幅に消去されてしまい、後述する第1選択書込アドレス行程W1Wでのアドレス放電が不安定となるからである。第1リセット行程R1の後半部において生起された第2リセット放電により、各放電セルPC内の行電極X及びY各々の近傍に形成されていた壁電荷が消去され、全ての放電セルPCが消灯モードに初期化される。更に、上記リセットパルスRP1Y2の印加に応じて、全ての放電セルPC内の行電極Y及び列電極D間においても微弱な放電が生起され、かかる放電により、列電極D近傍に形成されていた正極性の壁電荷の一部が消去され、第1選択書込アドレス行程W1Wにおいて正しく選択書込アドレス放電を生起させ得る量に調整される。
Next, in the second half of the first reset step R1, the
次に、サブフィールドSF1の第1選択書込アドレス行程W1Wでは、Y電極ドライバ53が、図18に示す如き負極性のピーク電位を有するベースパルスBP-を行電極Y1〜Ynに同時に印加しつつ、負極性のピーク電位を有する書込走査パルスSPWを行電極Y1〜Yn各々に順次択一的に印加して行く。この間、X電極ドライバ51は、0ボルトの電圧を行電極X1〜Xn各々に印加する。更に、第1選択書込アドレス行程W1Wでは、アドレスドライバ55が、サブフィールドSF1に対応した画素駆動データビットの論理レベルに応じた画素データパルスDPを生成する。例えば、アドレスドライバ55は、放電セルPCを点灯モードに設定させるべき論理レベル1の画素駆動データビットが供給された場合には正極性のピーク電位を有する画素データパルスDPを生成する。一方、放電セルPCを消灯モードに設定させるべき論理レベル0の画素駆動データビットに応じて、低電圧(0ボルト)の画素データパルスDPを生成する。そして、アドレスドライバ55は、かかる画素データパルスDPを1表示ライン分(m個)ずつ、各書込走査パルスSPWの印加タイミングに同期して列電極D1〜Dmに印加して行く。この際、上記書込走査パルスSPWと同時に、点灯モードに設定させるべき高電圧の画素データパルスDPが印加された放電セルPC内の列電極D及び行電極Y間には選択書込アドレス放電が生起される。かかる選択書込アドレス放電により、この放電セルPCは、その行電極Y近傍に正極性の壁電荷、列電極D近傍に負極性の壁電荷が夫々形成された状態、すなわち、点灯モードに設定される。一方、上記書込走査パルスSPWと同時に、消灯モードに設定させるべき低電圧(0ボルト)の画素データパルスDPが印加された放電セルPC内の列電極D及び行電極Y間には上述した如き選択書込アドレス放電は生起されることはない。よって、この放電セルPCは、その直前までの状態、すなわち、第1リセット行程R1において初期化された消灯モードの状態を維持する。
Next, in the first selective write address process W1 W of the subfield SF1, the
次に、サブフィールドSF1の微小発光行程LLでは、Y電極ドライバ53が、図18に示す如き正極性の所定のピーク電位を有する微小発光パルスLPを行電極Y1〜Ynに同時に印加する。かかる微小発光パルスLPの印加に応じて、点灯モードに設定されている放電セルPC内の列電極D及び行電極Y間において放電(以下、微小発光放電と称する)が生起される。つまり、微小発光行程LLでは、放電セルPC内の行電極Y及び列電極D間では放電が生起されるものの、行電極X及びY間には放電が生起させることのない電位を行電極Yに印加することにより、点灯モードに設定されている放電セルPC内の列電極D及び行電極Y間のみで微小発光放電を生起させるのである。この際、微小発光パルスLPの正極性ピーク電位は、後述するサブフィールドSF2以降のサスティン行程Iにて印加するサスティンパルスIPのピーク電位よりも低い電位である。又、図18に示す如く、微小発光パルスLPにおける電位の立ち上がり区間での時間経過に伴う変化率は、リセットパルス(RP1Y1,RP2Y1)における立ち上がり区間での変化率よりも高い。つまり、微小発光パルスLPの前縁部における電位推移をリセットパルスの前縁部における電位推移よりも急峻にすることにより、第1リセット行程R1で生起される第1リセット放電よりも強い放電を生起させるのである。ここで、かかる放電は、前述した如き列側陰極放電であり且つ、サスティンパルスIPよりもそのピーク電位が低い微小発光パルスLPによって生起された放電である為、行電極X及びY間で生起されるサスティン放電よりもその放電に伴う発光輝度が低い。すなわち、微小発光行程LLでは、第1リセット放電よりも高い輝度レベルの発光を伴う放電であるものの、サスティン放電よりもその放電に伴う輝度レベルが低い放電、つまり表示用に利用できる程度の微小な発光を伴う放電を微小発光放電として生起させるのである。この際、微小発光行程LLの直前において実施される第1選択書込アドレス行程W1Wでは、放電セルPC内の列電極D及び行電極Y間で選択書込アドレス放電が生起される。よって、サブフィールドSF1では、かかる選択書込アドレス放電に伴う発光と上記微小発光放電に伴う発光とによって、輝度レベル0よりも1段階だけ高輝度な階調に対応した輝度が表現されるのである。
Next, in the minute light emission process LL of the subfield SF1, the
上記微小発光放電後、行電極Y近傍には負極性の壁電荷、列電極D近傍には正極性の壁電荷が夫々形成される。 After the minute light emission discharge, a negative wall charge is formed in the vicinity of the row electrode Y, and a positive wall charge is formed in the vicinity of the column electrode D.
次に、サブフィールドSF2の第2リセット行程R2の前半部では、Y電極ドライバ53が、後述するサスティンパルスIPに比して時間経過に伴う前縁部での電位推移が緩やかであり且つ正極性ピーク電位V2RY1及びパルス幅W21を有するリセットパルスRP2Y1を全ての行電極Y1〜Ynに印加する。尚、図18に示す如く、リセットパルスRP2Y1の正極性ピーク電位V2RY1は、サスティンパルスIPの正極性ピーク電位VSUS以下の電位である。又、この間、アドレスドライバ55は、列電極D1〜Dmを接地電位(0ボルト)の状態に設定し、X電極ドライバ51は、上記リセットパルスRP2Y1の印加に伴う行電極X及びY間での面放電を防止し得る正極性ピーク電位を有するリセットパルスRP2Xを全ての行電極X1〜Xn各々に印加する。尚、リセットパルスRP2Xの正極性ピーク電位は、サスティンパルスIPにおける正極性ピーク電位VSUS以下の電位である。ここで、行電極X及びY間で面放電が生じないのであれば、X電極ドライバ51は、上記リセットパルスRP2Xを印加する代わりに、全ての行電極X1〜Xnを接地電位(0ボルト)に設定するようにしても良い。上記リセットパルスRP2Y1の印加に応じて、放電セルPC各々の内で上記微小発光行程LLにて列側陰極放電が生起されなかった放電セルPC内の行電極Y及び列電極D間において、かかる微小発光行程LLでの列側陰極放電よりも弱い第1リセット放電が生起される。すなわち、第2リセット行程R2の前半部では、行電極Yが陽極側、列電極Dが陰極側となるように両電極間に電圧を印加することにより、行電極Yから列電極Dに向けて電流が流れる列側陰極放電を上記第1リセット放電として生起させるのである。一方、上記微小発光行程LLにおいて既に微小発光放電が生起された放電セルPC内では、上記リセットパルスRP2Y1の印加が為されても放電は生起されない。従って、第2リセット行程R2の前半部の終了直後、全ての放電セルPC内の行電極Y近傍には負極性の壁電荷、列電極D近傍には正極性の壁電荷が形成された状態となる。そして、サブフィールドSF2の第2リセット行程R2の後半部では、Y電極ドライバ53が、図18に示す如く時間経過に伴い緩やかに電位が下降して負極性のピーク電位(−V2RY2)に到るパルス波形及びパルス幅W22を有するリセットパルスRP2Y2を行電極Y1〜Ynに印加する。更に、第2リセット行程R2の後半部では、X電極ドライバ51が、正極性のピーク電位を有するベースパルスBP+を行電極X1〜Xn各々に印加する。この際、これら負極性のリセットパルスRP2Y2及び正極性のベースパルスBP+の印加に応じて、全ての放電セルPC内の行電極X及びY間において第2リセット放電が生起される。尚、リセットパルスRP2Y2の負極性ピーク電位(−V2RY2)及びベースパルスBP+の正極性ピーク電位は、行電極X及びY各々の近傍に形成された壁電荷を考慮した上で、上記第1リセット放電に応じて行電極X及びY間で確実に上記第2リセット放電を生起させることができる最低の電位である。又、リセットパルスRP2Y2における負極性ピーク電位(−V2RY2)は、負極性の書込走査パルスSPWのピーク電位よりも高い電位、つまり0ボルトに近い電位に設定されている。すなわち、リセットパルスRP2Y2のピーク電位を書込走査パルスSPWの負極性ピーク電位よりも低くしてしまうと、行電極Y及び列電極D間において強い放電が生起され、列電極D近傍に形成されていた壁電荷が大幅に消去されてしまい、以下の第2選択書込アドレス行程W2Wでのアドレス放電が不安定となるからである。
Next, in the first half of the second reset step R2 of the subfield SF2, the
かかる第2選択書込アドレス行程W2Wでは、Y電極ドライバ53が、図18に示す如き負極性のピーク電位を有するベースパルスBP-を行電極Y1〜Ynに同時に印加しつつ、負極性のピーク電位を有する書込走査パルスSPWを行電極Y1〜Yn各々に順次択一的に印加して行く。この間、X電極ドライバ51は、正極性のピーク電位を有するベースパルスBP+を行電極X1〜Xn各々に印加する。更に、第2選択書込アドレス行程W2Wでは、アドレスドライバ55が、先ず、サブフィールドSF2に対応した画素駆動データビットの論理レベルに応じたピーク電位を有する画素データパルスDPを生成する。例えば、アドレスドライバ55は、放電セルPCを点灯モードに設定させるべき論理レベル1の画素駆動データビットが供給された場合には正極性のピーク電位を有する画素データパルスDPを生成する。一方、放電セルPCを消灯モードに設定させるべき論理レベル0の画素駆動データビットに応じて、低電圧(0ボルト)の画素データパルスDPを生成する。そして、アドレスドライバ55は、かかる画素データパルスDPを1表示ライン分(m個)ずつ、各書込走査パルスSPWの印加タイミングに同期して列電極D1〜Dmに印加して行く。この際、上記書込走査パルスSPWと同時に、点灯モードに設定させるべき高電圧の画素データパルスDPが印加された放電セルPC内の列電極D及び行電極Y間には選択書込アドレス放電が生起される。更に、かかる選択書込アドレス放電の直後、この放電セルPC内の行電極X及びY間にも微弱な放電が生起される。つまり、書込走査パルスSPWが印加された後、行電極X及びY間にはベースパルスBP-及びBP+に応じた電圧が印加されるが、この電圧は各放電セルPCの放電開始電圧よりも低い電圧に設定されている。よって、かかる電圧の印加だけでは放電セルPC内で放電が生起されることはない。ところが、上記選択書込アドレス放電が生起されると、この選択書込アドレス放電に誘発されて、ベースパルスBP-及びBP+による電圧印加だけで、行電極X及びY間に放電が生起されるのである。かかる放電並びに上記選択書込アドレス放電により、この放電セルPCは、その行電極Y近傍に正極性の壁電荷、行電極X近傍に負極性の壁電荷、列電極D近傍に負極性の壁電荷が夫々形成された状態、すなわち、点灯モードに設定される。一方、上記書込走査パルスSPWと同時に、消灯モードに設定させるべき低電圧(0ボルト)の画素データパルスDPが印加された放電セルPC内の列電極D及び行電極Y間には上述した如き選択書込アドレス放電は生起されず、それ故に行電極X及びY間にも放電が生じることはない。よって、この放電セルPCは、その直前までの状態、すなわち、第2リセット行程R2において初期化された消灯モードの状態を維持する。
In accordance the second selective write addressing step W2 W,
次に、サブフィールドSF2のサスティン行程Iでは、Y電極ドライバ53が、正極性のピーク電位VSUSを有するサスティンパルスIPを1パルス分だけ発生しこれを行電極Y1〜Yn各々に同時に印加する。この間、X電極ドライバ51は、行電極X1〜Xnを接地電位(0ボルト)の状態に設定し、アドレスドライバ55は、列電極D1〜Dmを接地電位(0ボルト)の状態に設定する。上記サスティンパルスIPの印加に応じて、点灯モードに設定されている放電セルPC内の行電極X及びY間においてサスティン放電が生起される。かかるサスティン放電に伴って蛍光体層17から照射される光が前面透明基板10を介して外部に照射されることにより、このサブフィールドSF2の輝度重みに対応した1回分の表示発光が為される。又、かかるサスティンパルスIPの印加に応じて、点灯モードに設定されている放電セルPC内の行電極Y及び列電極D間においても放電が生起される。かかる放電並びに上記サスティン放電により、放電セルPC内の行電極Y近傍には負極性の壁電荷、行電極X及び列電極D各々の近傍には夫々正極性の壁電荷が形成される。そして、かかるサスティンパルスIPの印加後、Y電極ドライバ53は、図18に示す如き時間経過に伴う前縁部での電位推移が緩やかな負極性のピーク電位を有する壁電荷調整パルスCPを行電極Y1〜Ynに印加する。かかる壁電荷調整パルスCPの印加に応じて、上記の如きサスティン放電の生起された放電セルPC内で微弱な消去放電が生起され、その内部に形成されていた壁電荷の一部が消去される。これにより、放電セルPC内の壁電荷の量が、次の選択消去アドレス行程WDにおいて正しく選択消去アドレス放電を生起させ得る量に調整される。
Next, in the sustain process I of sub-field SF2,
次に、サブフィールドSF3〜SF14各々の選択消去アドレス行程WDでは、Y電極ドライバ53が、正極性の電位VBP+を有するベースパルスBP+を行電極Y1〜Yn各々に印加しつつ、図18に示す如き負極性のピーク電位を有する消去走査パルスSPDを行電極Y1〜Yn各々に順次択一的に印加して行く。尚、ベースパルスBP+のピーク電位VBP+は、この選択消去アドレス行程WDの実行期間中に亘り、行電極X及びY間での誤った放電を防止し得る電位に設定されている。又、選択消去アドレス行程WDの実行期間中に亘り、X電極ドライバ51は、行電極X1〜Xn各々を接地電位(0ボルト)に設定する。又、この選択消去アドレス行程WDにおいて、アドレスドライバ55は、先ず、そのサブフィールドSFに対応した画素駆動データビットをその論理レベルに応じたピーク電位を有する画素データパルスDPに変換する。例えば、アドレスドライバ55は、放電セルPCを点灯モードから消灯モードに遷移させるべき論理レベル1の画素駆動データビットが供給された場合にはこれを正極性のピーク電位を有する画素データパルスDPに変換する。一方、放電セルPCの現状態を維持させるべき論理レベル0の画素駆動データビットが供給された場合にはこれを低電圧(0ボルト)の画素データパルスDPに変換する。そして、アドレスドライバ55は、かかる画素データパルスDPを1表示ライン分(m個)ずつ、各消去走査パルスSPDの印加タイミングに同期して列電極D1〜Dmに印加して行く。この際、上記消去走査パルスSPDと同時に、高電圧の画素データパルスDPが印加された放電セルPC内の列電極D及び行電極Y間に選択消去アドレス放電が生起される。かかる選択消去アドレス放電により、この放電セルPCは、その行電極Y及びX各々の近傍に正極性の壁電荷、列電極D近傍に負極性の壁電荷が夫々形成された状態、すなわち、消灯モードに設定される。一方、上記消去走査パルスSPDと同時に、低電圧(0ボルト)の画素データパルスDPが印加された放電セルPC内の列電極D及び行電極Y間には上述した如き選択消去アドレス放電は生起されない。よって、この放電セルPCは、その直前までの状態(点灯モード、消灯モード)を維持する。
Next, in subfields SF3~SF14 each selective erase address process W D,
又、サブフィールドSF3〜SF14各々のサスティン行程Iでは、X電極ドライバ51及びY電極ドライバ53が、図18に示す如く、行電極Y及びX交互に、そのサブフィールドの輝度重みに対応した回数分だけ繰り返し、正極性のピーク電位VSUSを有するサスティンパルスIPを行電極Y1〜Yn及びX1〜Xnに印加する。かかるサスティンパルスIPが印加される度に、点灯モードに設定されている放電セルPC内の行電極X及びY間においてサスティン放電が生起される。かかるサスティン放電に伴って蛍光体層17から照射される光が前面透明基板10を介して外部に照射されることにより、そのサブフィールドSFの輝度重みに対応した回数分の表示発光が為される。尚、各サスティン行程I内において印加されるサスティンパルスIPの総数は偶数である。すなわち、各サスティン行程I内において、先頭のサスティンパルスIPは行電極Xに印加され、最終のサスティンパルスIPは行電極Yに印加されることになる。よって、各サスティン行程Iの終了直後、サスティン放電の生起された放電セルPC内の行電極Y近傍には負極性の壁電荷、行電極X及び列電極D各々の近傍には夫々正極性の壁電荷が形成される。これにより、各放電セルPC内の壁電荷形成状態は、第1リセット放電終了直後と同一となる。
Further, in the sustain process I of each of the subfields SF3 to SF14, as shown in FIG. 18, the
そして、最終のサブフィールドSF14のサスティン行程Iの終了後、Y電極ドライバ53は、負極性のピーク電位を有する消去パルスEPを全ての行電極Y1〜Ynに印加する。かかる消去パルスEPの印加に応じて、点灯モード状態にある放電セルPCのみに消去放電が生起される。かかる消去放電によって点灯モード状態にあった放電セルPCは消灯モードの状態に遷移する。
Then, after the end of the sustain process I of the final subfield SF14, the
以上の如き駆動を、図16に示す如き16通りの画素駆動データGDに基づいて実行する。 The drive as described above is executed based on 16 kinds of pixel drive data GD as shown in FIG.
先ず、黒表示(輝度レベル0)を表現する第1階調よりも1段階だけ高輝度を表す第2階調では、図16に示す如く、サブフィールドSF1〜SF14の内のSF1のみで放電セルPCを点灯モードに設定させる為の選択書込アドレス放電を生起させ、この点灯モードに設定された放電セルPCを微小発光放電させる(□にて示す)。この際、これら選択書込アドレス放電及び微小発光放電に伴う発光時の輝度レベルは、1回分のサスティン放電に伴う発光時の輝度レベルよりも低い。よって、サスティン放電によって視覚される輝度レベルを「1」とした場合、第2階調では、輝度レベル「1」よりも低い輝度レベル「α」に対応した輝度が表現される。 First, as shown in FIG. 16, in the second gradation that represents one level higher than the first gradation that represents black display (luminance level 0), only the discharge field SF1 in the subfields SF1 to SF14 is used. A selective write address discharge for setting the PC to the lighting mode is generated, and the discharge cell PC set to the lighting mode is caused to emit a small amount of light (indicated by a square). At this time, the luminance level at the time of light emission accompanying the selective write address discharge and the minute light emission discharge is lower than the luminance level at the time of light emission accompanying one sustain discharge. Therefore, when the luminance level visually recognized by the sustain discharge is “1”, the luminance corresponding to the luminance level “α” lower than the luminance level “1” is expressed in the second gradation.
次に、かかる第2階調よりも1段階だけ高輝度を表す第3階調では、サブフィールドSF1〜SF14の内のSF2のみで放電セルPCを点灯モードに設定させる為の選択書込アドレス放電を生起させ(二重丸にて示す)、次のサブフィールドSF3で放電セルPCを消灯モードに遷移させる為の選択消去アドレス放電を生起させる(黒丸にて示す)。よって、第3階調では、サブフィールドSF1〜SF14の内のSF2のサスティン行程Iのみで1回分のサスティン放電に伴う発光が為され、輝度レベル「1」に対応した輝度が表現される。 Next, in the third gradation representing the brightness higher by one level than the second gradation, the selective write address discharge for setting the discharge cell PC in the lighting mode only with SF2 among the subfields SF1 to SF14. Is generated (indicated by a double circle), and a selective erasure address discharge for causing the discharge cell PC to transition to the extinguishing mode is generated in the next subfield SF3 (indicated by a black circle). Therefore, in the third gradation, light emission associated with one sustain discharge is performed only in the sustain process I of SF2 of the subfields SF1 to SF14, and the luminance corresponding to the luminance level “1” is expressed.
次に、かかる第3階調よりも1段階だけ高輝度を表す第4階調では、先ず、サブフィールドSF1において、放電セルPCを点灯モードに設定させる為の選択書込アドレス放電を生起させ、この点灯モードに設定された放電セルPCを微小発光放電させる(□にて示す)。更に、かかる第4階調では、サブフィールドSF1〜SF14の内のSF2のみで放電セルPCを点灯モードに設定させる為の選択書込アドレス放電を生起させ(二重丸にて示す)、次のサブフィールドSF3で放電セルPCを消灯モードに遷移させる為の選択消去アドレス放電を生起させる(黒丸にて示す)。よって、第4階調では、サブフィールドSF1にて輝度レベル「α」の発光が為され、SF2にて輝度レベル「1」の発光を伴うサスティン放電が1回分だけ実施されるので、輝度レベル「α」+「1」に対応した輝度が表現される。 Next, in the fourth gradation that represents one level higher than the third gradation, first, in the subfield SF1, a selective write address discharge for setting the discharge cell PC in the lighting mode is caused, The discharge cell PC set in this lighting mode is subjected to a minute light emission discharge (indicated by a square). Further, in the fourth gradation, a selective write address discharge for causing the discharge cell PC to be set to the lighting mode is caused only by SF2 of the subfields SF1 to SF14 (indicated by a double circle), and the following In subfield SF3, a selective erasure address discharge for causing discharge cell PC to transition to the extinguishing mode is caused (indicated by a black circle). Therefore, in the fourth gradation, the light emission of the luminance level “α” is performed in the subfield SF1, and the sustain discharge accompanied by the light emission of the luminance level “1” is performed only once in the SF2. The luminance corresponding to “α” + “1” is expressed.
又、第5階調〜第16階調各々では、サブフィールドSF1において放電セルPCを点灯モードに設定させる選択書込アドレス放電を生起させ、この点灯モードに設定された放電セルPCを微小発光放電させる(□にて示す)。そして、その階調に対応した1のサブフィールドのみで放電セルPCを消灯モードに遷移させる為の選択消去アドレス放電を生起させる(黒丸にて示す)。よって、第5階調〜第16階調各々では、サブフィールドSF1にて上記微小発光放電が生起され、SF2にて1回分のサスティン放電を生起された後、その階調に対応した数だけ連続したサブフィールド各々(白丸にて示す)でそのサブフィールドに割り当てられている回数分だけサスティン放電が生起される。これにより、第5階調〜第16階調各々では、輝度レベル「α」+「1フィールド(又は1フレーム)表示期間内において生起されたサスティン放電の総数」に対応した輝度が視覚される。 Further, in each of the fifth to 16th gradations, a selective write address discharge for causing the discharge cells PC to be set in the lighting mode is generated in the subfield SF1, and the discharge cells PC set in this lighting mode are caused to emit a small amount of light. (Indicated by □) Then, a selective erasure address discharge for causing the discharge cell PC to transition to the extinguishing mode is caused only in one subfield corresponding to the gradation (indicated by a black circle). Therefore, in each of the fifth to sixteenth gradations, the minute light emission discharge is generated in the subfield SF1, the sustain discharge for one time is generated in SF2, and then the number corresponding to the gradation is continuous. In each of the subfields (indicated by white circles), the sustain discharge is generated for the number of times assigned to the subfield. Thereby, in each of the fifth to 16th gradations, the brightness corresponding to the brightness level “α” + “the total number of sustain discharges generated in one field (or one frame) display period” is visually recognized.
従って、図16〜図19に示される駆動によれば、輝度レベル「0」〜「255+α」なる輝度範囲を図16に示す如き16段階にて表すことが可能となるのである。 Therefore, according to the driving shown in FIGS. 16 to 19, the luminance range of luminance levels “0” to “255 + α” can be expressed in 16 levels as shown in FIG. 16.
この際、かかる駆動では、最も輝度重みが小なるサブフィールドSF1において、表示画像に寄与する放電としてサスティン放電ではなく微小発光放電を生起させるようにしている。かかる微小発光放電は、列電極D及び行電極Y間で生起される放電である為、行電極X及びY間で生起されるサスティン放電に比べてその放電に伴う発光時の輝度レベルが低い。よって、かかる微小発光放電によって黒表示(輝度レベル0)よりも1段階だけ高輝度を表す(第2階調)場合には、サスティン放電によってこれを表す場合に比して輝度レベル0との輝度差が小となる。従って、低輝度画像を表現する際の階調表現能力が高まる。又、第2階調においては、サブフィールドSF1に後続するSF2の第2リセット行程R2ではリセット放電が生起されないので、このリセット放電に伴う暗コントラストの低下が抑制される。尚、図16に示される駆動では、第4階調以降の各階調においてもサブフィールドSF1において輝度レベルαの発光を伴う微小発光放電を生起させるようにしているが、第3階調以降の階調では、この微小発光放電を生起させないようにしても良い。要するに、微小発光放電に伴う発光は極めて低輝度(輝度レベルα)である為、これよりも高輝度な発光を伴うサスティン放電との併用が為される第4階調以降の階調では、輝度レベルαの輝度増加分を視覚することができなくなる場合があり、この際、微小発光放電を生起させる意義がなくなるからである。
At this time, in such driving, in the subfield SF1 having the smallest luminance weight, a minute light emission discharge is generated instead of the sustain discharge as the discharge contributing to the display image. Since the minute light emission discharge is a discharge generated between the column electrode D and the row electrode Y, the luminance level at the time of light emission accompanying the discharge is lower than that of the sustain discharge generated between the row electrodes X and Y. Therefore, when the brightness is expressed by one level higher than the black display (luminance level 0) by the minute light emission discharge (second gradation), the luminance of the
ここで、図15に示すプラズマディスプレイ装置においては、PDP50を駆動するにあたり、入力映像信号によって表される画像が静止画である場合には、上述した如き[静止画モード]に従った駆動を実施する。一方、入力映像信号によって表される画像が動画である場合には、図19に示す如き[動画モード]に従った駆動を実施する。
Here, in the plasma display device shown in FIG. 15, when the
尚、[動画モード]では、図18に示すリセット行程(R1、R2)、選択書込アドレス行程(W1W、W2W)、微小発光行程LL、サスティン行程I、選択消去アドレス行程WD及び消去行程E各々で印加される各種駆動パルス(RP1X,RP1Y1,RP1Y2,DP,BP-,SPW,LP,BP+,RP2X,RP2Y1,RP2Y2,BP+,IP、CP、SPD、EP)及びその駆動パルスの印加に応じて為される動作は、図18に示される[静止画モード]の場合と同一である。 In the Video mode, the reset step shown in FIG. 18 (R1, R2), selective write address process (W1 W, W2 W), the micro light emission process LL, sustain stage I, the selective erase address process W D and erasing various drive pulses to be applied by the process E, respectively (RP1 X, RP1 Y1, RP1 Y2, DP, BP -, SP W, LP, BP +, RP2 X, RP2 Y1, RP2 Y2, BP +, IP, CP, SP D , EP) and the operations performed in response to the application of the drive pulse are the same as those in the [still image mode] shown in FIG.
ただし、[動画モード]では、リセットパルスRP1Y1、RP1Y2、RP2Y1、RP2Y2各々のパルス波形が[静止画モード]の場合とは異なる。 However, different from the case of the Video mode, the reset pulse RP1 Y1, RP1 Y2, RP2 Y1 , RP2 Y2 each pulse waveform [still image mode.
すなわち、[動画モード]では、図19に示されるように、
(1)リセットパルスRP1Y1の正極性ピーク電位として電位V1RY1よりも高い電位VG1RY1
(2)リセットパルスRP2Y1の正極性ピーク電位として電位V2RY1よりも高い電位VG2RY1
(3)リセットパルスRP1Y2の負極性ピーク電位として電位(-V1RY2)よりも低い電位(-VG1RY2)
(4)リセットパルスRP2Y2の負極性ピーク電位として電位(-V2RY2)よりも低い電位(-VG2RY2)
(5)リセットパルスRP1Y1のパルス幅としてパルス幅W11よりも長いパルス幅WG11
(6)リセットパルスRP1Y2のパルス幅としてパルス幅W12よりも長いパルス幅WG12
(7)リセットパルスRP2Y1のパルス幅としてパルス幅W21よりも長いパルス幅WG21
(8)リセットパルスRP2Y2のパルス幅としてパルス幅W22よりも長いパルス幅WG22
を夫々採用する。
That is, in [Movie Mode], as shown in FIG.
(1) Potential VG1 RY1 higher than potential V1 RY1 as the positive polarity peak potential of reset pulse RP1 Y1
(2) Potential VG2 RY1 higher than potential V2 RY1 as positive polarity peak potential of reset pulse RP2 Y1
(3) potential as the negative peak potential of the reset pulse RP1 Y2 (-V1 RY2) lower potential than (-VG1 RY2)
(4) Potential (-VG2 RY2 ) lower than potential (-V2 RY2 ) as negative polarity peak potential of reset pulse RP2 Y2
(5) Pulse width WG1 1 longer than pulse width W1 1 as the pulse width of reset pulse RP1 Y1
(6) Pulse width WG1 2 longer than pulse width W1 2 as the pulse width of reset pulse RP1 Y2
(7) Pulse width WG2 1 longer than pulse width W2 1 as the pulse width of reset pulse RP2 Y1
(8) Pulse width WG2 2 longer than pulse width W2 2 as the pulse width of reset pulse RP2 Y2
Respectively.
尚、上記(1)〜(8)のいずれか1つ、或いは、上記(1)〜(8)の内の少なくとも2つを組み合わせて採用するようにしても良い。 Note that any one of the above (1) to (8) or at least two of the above (1) to (8) may be used in combination.
つまり、[動画モード]では、リセット行程(R1、R2)の前半部において、リセットパルス(RP1Y1、RP2Y1)の正極性ピーク電位を[静止画モード]での電位(V1RY1、V2RY1)よりも高い電位(VG1RY1、VG2RY1)にすることにより、行電極X及びY間に印加される電圧を[静止画モード]の場合よりも高くする。又、[動画モード]によるリセット行程(R1、R2)の前半部では、リセットパルス(RP1Y1、RP2Y1)のパルス幅を[静止画モード]でのパルス幅(W11、W21)よりも長いパルス幅(WG11、WG21)とする。このような、ピーク電位又はパルス幅制御により、行電極Y及び列電極D間において列側陰極放電が生起され易くなる。尚、かかる列側陰極放電は、行電極X及びY間に印加される電圧(電界強度)が大なるほど、その電界に誘発されて生起されやすくなるが、この電圧を高めすぎると行電極X及びY間でも誤って放電が生起されてしまう虞があるので、かかる誤放電が生起されない程度の電圧を印加する。 That is, in the Video mode, in the first half portion of the reset process (R1, R2), the potential of the positive polarity peak electric potential of the reset pulse (RP1 Y1, RP2 Y1) in the still image mode] (V1 RY1, V2 RY1) By setting a higher potential (VG1 RY1 , VG2 RY1 ), the voltage applied between the row electrodes X and Y is made higher than in the “still image mode”. Further, in the first half of the reset process (R1, R2) in [Movie mode], the pulse width of the reset pulse (RP1 Y1 , RP2 Y1 ) is set to be larger than the pulse width (W1 1 , W2 1 ) in [Still image mode]. A long pulse width (WG1 1 , WG2 1 ) is used. By such peak potential or pulse width control, column side cathode discharge is likely to occur between the row electrode Y and the column electrode D. Such column-side cathode discharge is more easily induced by the electric field as the voltage (electric field strength) applied between the row electrodes X and Y increases. Since there is a possibility that a discharge is erroneously generated between Y, a voltage is applied to such an extent that the erroneous discharge does not occur.
又、[動画モード]でのリセット行程(R1、R2)の後半部では、リセットパルス(RP1Y2、RP1Y2)の負極性ピーク電位を[静止画モード]での電位(−V1RY2、−V2RY2)よりも低い電位(−VG1RY2、−VG2RY2)とすることにより、行電極X及びY間の電圧、並びに行電極Y及び列電極D間の電圧を[静止画モード]の場合よりも高くする。又、[動画モード]によるリセット行程(R1、R2)の後半部では、リセットパルス(RP1Y2、RP2Y2)のパルス幅を[静止画モード]でのパルス幅(W12、W22)よりも長いパルス幅(WG12、WG22)とする。このような、ピーク電位又はパルス幅制御により、行電極X及びY間、並びに行電極Y及び列電極D間で放電が生起され易くなる。 Further, in the second half of the reset process (R1, R2) in the Video mode, the potential of the negative peak potential of the reset pulse (RP1 Y2, RP1 Y2) in the still image mode] (-V1 RY2, -V2 RY2 ) lower than the potential (−VG1 RY2 , −VG2 RY2 ), the voltage between the row electrodes X and Y and the voltage between the row electrode Y and the column electrode D are higher than those in the case of the “still image mode”. Make it high. In the second half of the reset process (R1, R2) in [Movie mode], the pulse width of the reset pulse (RP1 Y2 , RP2 Y2 ) is set to be larger than the pulse width (W1 2 , W2 2 ) in [Still image mode]. A long pulse width (WG1 2 , WG2 2 ) is used. Such peak potential or pulse width control facilitates the generation of discharge between the row electrodes X and Y and between the row electrode Y and the column electrode D.
以上の如く、[動画モード]では、各駆動パルスの印加によって電極間に印加される電圧及び/又はパルス幅を[静止画モード]の場合よりも大きくすることにより、[静止画モード]を実施する場合に比して、各放電セル内において放電を生起させ易くしているのである。 As described above, in the [Movie Mode], the [Still Image Mode] is implemented by increasing the voltage and / or pulse width applied between the electrodes by applying each drive pulse as compared with the [Still Image Mode]. Compared with the case where it does, it makes it easy to generate discharge in each discharge cell.
すなわち、静止画表示時には、1フィールド表示期間内においてサスティン放電の生起された放電セルは、その直前のフィールドでもサスティン放電が生起されている。よって、この放電セル内には、常に、直前のフィールドで生起されたサスティン放電によって生成された荷電粒子が残留しており、アドレス放電が生起され易い状態となっている。そこで、静止画表示が為される場合には、リセット放電を生起させるべく行電極X及びY間、並びに行電極Y及び列電極D間に印加する電圧を低くし、その印加時間を短くすることにより、リセット放電を微弱化するのである。つまり、前述したように、静止画表示時には各フィールド毎に荷電粒子の生成が為されるので、行電極X及びY間、並びに行電極Y及び列電極D間に印加する電圧を低くし、その印加時間を短くしても微弱なリセット放電を確実に生起させることが可能となる。従って、このリセット放電の微弱化により、暗コントラストの向上が図られるのである。特にCL発光MgO結晶を蛍光体層に含むPDP50では、従来のPDPに比して放電遅れが小であり、且つ放電確率が高いので、静止画表示時における更なる暗コントラスト向上が図られる。
That is, at the time of still image display, the sustain discharge is generated in the discharge cell in which the sustain discharge is generated within the one-field display period even in the immediately preceding field. Therefore, charged particles generated by the sustain discharge generated in the immediately preceding field always remain in the discharge cell, and the address discharge is easily generated. Therefore, when a still image is displayed, the voltage applied between the row electrodes X and Y and between the row electrode Y and the column electrode D is lowered to cause a reset discharge, and the application time is shortened. As a result, the reset discharge is weakened. That is, as described above, since charged particles are generated for each field during still image display, the voltage applied between the row electrodes X and Y and between the row electrodes Y and the column electrodes D is reduced. Even if the application time is shortened, it is possible to surely generate a weak reset discharge. Therefore, the dark contrast can be improved by weakening the reset discharge. In particular, in the
一方、動画表示時には、現フィールドでサスティン放電が生起される場合であっても、その直前のフィールドで必ずしもサスティン放電が生起されるわけでは無い。よって、直前フィールドでの荷電粒子の形成が期待できないので、現フィールドにおいてアドレス放電を確実に生起させることが出来なくなる虞が生じる。そこで、動画表示が為される場合には、リセット放電を生起させるべく行電極X及びY間、並びに行電極Y及び列電極D間に印加する電圧を高くし、その印加時間を長くすることにより、強いリセット放電を生起させて、放電セル内に多くの荷電粒子を発生させるのである。よって、例え直前のフィールドでサスティン放電が生起されていなくても、次のフィールドでは確実にアドレス放電を生起させることが可能となる。 On the other hand, when displaying a moving image, even if a sustain discharge occurs in the current field, the sustain discharge does not necessarily occur in the field immediately before that. Therefore, since charged particles cannot be formed in the immediately preceding field, there is a possibility that the address discharge cannot be reliably generated in the current field. Therefore, when a moving image is displayed, the voltage applied between the row electrodes X and Y and between the row electrode Y and the column electrode D is increased in order to cause the reset discharge, and the application time is lengthened. A strong reset discharge is generated to generate many charged particles in the discharge cell. Therefore, even if the sustain discharge is not generated in the immediately preceding field, the address discharge can be surely generated in the next field.
尚、パネルドライバは、駆動制御回路560から供給された画像モード信号が[動画モード]から[静止画モード]に遷移した場合、各リセットパルス(RP1Y1、RP1Y2、RP2Y1、RP2Y2)のピーク電位を図19に示す如き状態から、図18に示す如き状態に直ちに切り替えるのではなく、複数フィールドを掛けて徐々に図18に示す如き状態に低下させて行く。これにより、黒表示に対応した輝度が急峻に下がることが防止され、違和感の無い表示を提供できるようになる。一方、駆動制御回路560から供給された画像モード信号が[静止画モード]から[動画モード]に遷移した場合には、パネルドライバは、即座に各リセットパルスのピーク電位を図18に示す状態から図19に示す状態に切り替える。すなわち、アドレス放電を確実に生起し得る状態に直ちに移行することにより、アドレス放電の失敗に伴う誤表示防止に即座に対応するのである。
When the image mode signal supplied from the
ここで、図15示されるプラズマディスプレイ装置においては、[動画モード]と、[静止画モード]とで駆動パルスのピーク電位を異ならせる為、その駆動パルスのピーク電位に対応した電源を各モード毎に設けるようにしている。例えば、リセットパルスRP1Y1の正極性ピーク電位を生成する為の電源として、[静止画モード]用の電位V1RY1を発生する第1電源と、[動画モード]用の電位VG1RY1を発生する第2電源とが設けられている。この際、Y電極ドライバ53は、[動画モード]時には第2電源によって生成された電位VG1RY1、一方、[静止画モード]時には第1電源によって生成された電位V1RY1を択一的に用いて、リセットパルスRP1Y1のピーク電位部を生成する。
Here, in the plasma display device shown in FIG. 15, in order to make the peak potential of the drive pulse different in [moving image mode] and [still image mode], the power supply corresponding to the peak potential of the drive pulse is set for each mode. To be provided. For example, as a power source for generating the positive polarity peak potential of the reset pulse RP1 Y1 , a first power source that generates a potential V1 RY1 for [still image mode] and a first power source VG1 RY1 for generating [moving image mode] potential VG1 RY1 . Two power sources are provided. At this time, the
しかしながら、リセットパルスRP1Y1(又はRP2Y1)を生成するにあたり、上記第1電源及び第2電源の内の第2電源だけを用いて、リセットパルスRP1Y1(又はRP2Y1)の立ち上がり期間を制御することにより、[動画モード]用の正極性ピーク電位VG1RY1(VG2RY1)のみならず、[静止画モード]用の正極性ピーク電位V1RY1(V2RY1)を生成するようにしても良い。 However, in generating the reset pulse RP1 Y1 (or RP2 Y1), using only the second power of said first power source and a second power source, to control the rising period of the reset pulse RP1 Y1 (or RP2 Y1) Thus, not only the positive polarity peak potential VG1 RY1 (VG2 RY1 ) for [moving image mode] but also the positive polarity peak potential V1 RY1 (V2 RY1 ) for [still image mode] may be generated.
例えば、[静止画モード]時には、Y電極ドライバ53は、図20(A)に示す如き期間a(期間b)に亘り、第2電源によって生成された電位VG1RY1(VG2RY1)を行電極Yに印加する。これにより、PDP50の行電極X及びY間に寄生する負荷容量が充電され、図20(A)に示すように、行電極Yの電位が0ボルトの状態から時間経過に伴い徐々に高くなる。この際、行電極Yの電位は、この電位上昇が開始されてから期間a(期間b)の経過時点で電位V1RY1(V2RY1)に到達する。Y電極ドライバ53は、かかる期間a(期間b)の経過時点で行電極Yをハイインピーダンス状態に設定する。これにより、行電極Yは、上記期間a(期間b)の経過時点での電位状態を保持を維持することになり、これが図20(A)に示す如き、[静止画モード]時におけるリセットパルスRP1Y1(RP2Y1)の正極性ピーク電位V1RY1(V2RY1)となる。
For example, in the [still image mode], the
一方、[動画モード]時には、Y電極ドライバ53は、図20(B)に示す如き、上記期間a(期間b)よりも長い期間a1(期間b1)に亘り、第2電源によって生成された電位VG1RY1(VG2RY1)を行電極Yに印加する。これにより、PDP50の行電極X及びY間に寄生する負荷容量が充電され、図20(B)に示すように、行電極Yの電位が0ボルトの状態から時間経過に伴い徐々に高くなる。この際、行電極Yの電位は、この電位上昇が開始されてから期間a1(期間b1)の経過時点で電位VG1RY1(VG2RY1)に到達する。Y電極ドライバ53は、かかる期間a1(期間b1)の経過時点で行電極Yをハイインピーダンス状態に設定する。これにより、行電極Yは、上記期間a1(期間b1)の経過時点での電位状態を保持を維持することになり、これが図20(B)に示す如き、[動画モード]時におけるリセットパルスRP1Y1(RP2Y1)の正極性ピーク電位VG1RY1(VG2RY1)となる。
On the other hand, in the [moving image mode], the
ここで、上述した如きリセットパルスRP1Y1(RP1Y2)の波形としては、図18、図19に示されるが如き波形に限定されるものではなく、例えば図13に示す如き、時間経過に伴い徐々にその電圧推移時の傾きが変化するものであっても良い。 Here, the waveform of the reset pulse RP1 Y1 (RP1 Y2 ) as described above is not limited to the waveform as shown in FIGS. 18 and 19, but for example, gradually as the time elapses as shown in FIG. Further, the slope at the time of voltage transition may be changed.
又、図18及び図19に示されるリセット行程(R1、R2)では、全ての放電セルに対して一斉にリセット放電を生起させるようにしているが、夫々が複数の放電セルからなる放電セルブロック毎に、リセット放電を時間的に分散させて実施するようにしても良い。 Further, in the reset process (R1, R2) shown in FIG. 18 and FIG. 19, the reset discharge is generated simultaneously for all the discharge cells, but each discharge cell block is composed of a plurality of discharge cells. Each time, the reset discharge may be performed while being dispersed in time.
又、図18及び図19に示される第1リセット行程R1では、その前半部でリセットパルスRP1Y1及びRP1Xを全ての行電極X及びYへ印加することにより列側陰極放電としての第1リセット放電を生起させるようにしているが、これらリセットパルスRP1Y1及びRP1Xの印加を省略しても良い。 In the first reset step R1 shown in FIGS. 18 and 19, the first reset as the column side cathode discharge is performed by applying the reset pulses RP1 Y1 and RP1 X to all the row electrodes X and Y in the first half. Although discharge is caused to occur, the application of these reset pulses RP1 Y1 and RP1 X may be omitted.
例えば、図19及び図20に示される第1リセット行程R1に代わり、図21に示す如き第1リセット行程R1を採用する。図21に示すように、第1リセット行程R1の前半部では行電極Y1〜Ynを接地電位に固定する。すなわち、この際、第1リセット行程R1の前半部では一切のパルス印加が為されず、その後半部のみで、[静止画モード]時には電位(−V1RY2)、[動画モード]時には電位(−VG1RY2)を負極性ピーク電位とするリセットパルスRP1Y2が全ての行電極Yに印加されるのである。 For example, instead of the first reset process R1 shown in FIGS. 19 and 20, a first reset process R1 as shown in FIG. 21 is adopted. As shown in FIG. 21, in the first half of the first reset process R1, the row electrodes Y 1 to Y n are fixed to the ground potential. That is, at this time, no pulse is applied in the first half of the first reset process R1, and only in the latter half, the potential (−V1 RY2 ) in [still image mode] and the potential (− The reset pulse RP1 Y2 having VG1 RY2 ) as the negative peak potential is applied to all the row electrodes Y.
13 酸化マグネシウム層
17 蛍光体層
50 PDP
51 X電極ドライバ
53 Y電極ドライバ
55 アドレスドライバ
56,560 駆動制御回路
57 静止画動画判定回路
13
51 X electrode driver 53
Claims (33)
前記映像信号における単位表示期間毎に複数のサブフィールド各々の内の少なくとも1のサブフィールドにおいて前記行電極対にリセットパルスを印加することにより前記放電セル内にリセット放電を生起せしめる駆動制御行程と、前記映像信号が動画及び静止画のいずれを表すかを判定する動画静止画判定行程と、を備え、
前記駆動制御行程は、前記リセットパルスのパルス波形を前記映像信号が動画であると判定された場合と静止画であると判定された場合とで異ならしめることを特徴とするプラズマディスプレイパネルの駆動方法。 A first substrate and a second substrate are arranged opposite to each other across a discharge space in which a discharge gas is sealed, and a plurality of row electrode pairs formed on the first substrate and a plurality of pairs formed on the second substrate. A plasma display panel having a phosphor layer formed on a surface in contact with the discharge space of each of the discharge cells is formed into pixel data for each pixel based on a video signal. A driving method of a plasma display panel that is driven in response,
A drive control step of generating a reset discharge in the discharge cell by applying a reset pulse to the row electrode pair in at least one subfield of each of a plurality of subfields for each unit display period in the video signal; A moving image still image determination step for determining whether the video signal represents a moving image or a still image,
The method for driving a plasma display panel, wherein the drive control step makes the pulse waveform of the reset pulse different between a case where the video signal is determined to be a moving image and a case where it is determined to be a still image .
前記駆動制御行程は、前記映像信号が動画であると判定された場合には静止画であると判定された場合に比して前記リセットパルスのピーク電位を高くすることを特徴とする請求項2に記載のプラズマディスプレイパネルの駆動方法。 The peak potential is a positive potential,
3. The drive control process increases the peak potential of the reset pulse when the video signal is determined to be a moving image as compared with a case where the video signal is determined to be a still image. A method for driving a plasma display panel according to claim 1.
前記駆動制御行程は、前記映像信号が動画であると判定された場合には静止画であると判定された場合に比して前記リセットパルスのピーク電位を低くすることを特徴とする請求項1に記載のプラズマディスプレイパネルの駆動方法。 The peak potential is a negative potential,
2. The drive control process according to claim 1, wherein when the video signal is determined to be a moving image, the peak potential of the reset pulse is lowered as compared with a case where the video signal is determined to be a still image. A method for driving a plasma display panel according to claim 1.
前記リセット行程では、前記行電極対の一方の行電極を陽極側、前記列電極を陰極側とした電圧を前記一方の行電極及び前記列電極間に印加することにより前記前記一方の行電極及び前記列電極間において前記リセット放電を生起させることを特徴とする請求項1に記載のプラズマディスプレイパネルの駆動方法。 The drive control process is selectively performed in accordance with a reset process for causing the reset discharge to be initialized to the extinguishing mode state in the first subfield in the unit display period, and the pixel data. A write address process for causing the discharge cell to transition from the extinguishing mode state to the lighting mode state by causing the discharge cell to perform a write address discharge;
In the reset process, the one row electrode and the column electrode are applied by applying a voltage with one row electrode of the row electrode pair on the anode side and the column electrode on the cathode side. The method of driving a plasma display panel according to claim 1, wherein the reset discharge is generated between the column electrodes.
前記リセット行程は、前記第2番目のサブフィールドにおいて前記行電極対の一方の行電極を陽極側、前記列電極を陰極側とした電圧を前記一方の行電極及び前記列電極間に印加することにより前記一方の行電極及び前記列電極間において前記リセット放電を生起させることを特徴とする請求項1に記載のプラズマディスプレイパネルの駆動方法。 In the drive control process, the discharge cell is set to one of a lighting mode and a lighting-off mode in each of at least the first subfield and the second subfield immediately after the first subfield in the unit display period. The discharge cell is selectively discharged according to the pixel data in the reset process for generating the reset discharge to be initialized, and in each of the first subfield and the second subfield. An address process for transitioning to the other state of the lighting mode and the extinguishing mode,
In the reset process, a voltage with one row electrode of the row electrode pair serving as an anode side and the column electrode serving as a cathode side is applied between the one row electrode and the column electrode in the second subfield. The method of driving a plasma display panel according to claim 1, wherein the reset discharge is generated between the one row electrode and the column electrode.
前記アドレス行程では、前記画素データに応じて選択的に前記放電セルを書込アドレス放電させることによりこの放電セルを前記消灯モードの状態から前記点灯モードの状態に遷移させることを特徴とする請求項21記載のプラズマディスプレイパネルの駆動方法。 In the reset process, the discharge cell is initialized to the extinguishing mode,
2. The address process according to claim 1, wherein the discharge cell is changed from the extinguishing mode state to the lighting mode state by selectively performing write address discharge of the discharge cell in accordance with the pixel data. 22. A driving method of a plasma display panel according to 21.
前記微小発光放電を生起させるべく前記一方の行電極に印加する電位が前記サスティンパルスのピーク電位よりも低いことを特徴とする請求項26記載のプラズマディスプレイパネルの駆動方法。 The drive control process is in the lighting mode state by alternately applying a sustain pulse to each of the one row electrode and the other row electrode in each of the subfields subsequent to the second subfield. A sustain process for sustaining only the discharge cells;
27. The method of driving a plasma display panel according to claim 26, wherein a potential applied to the one row electrode to cause the minute light emission discharge is lower than a peak potential of the sustain pulse.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007128050A JP2008281928A (en) | 2007-05-14 | 2007-05-14 | Method of driving plasma display panel |
US12/117,788 US20080278415A1 (en) | 2007-05-09 | 2008-05-09 | Method for driving plasma display panel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007128050A JP2008281928A (en) | 2007-05-14 | 2007-05-14 | Method of driving plasma display panel |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008281928A true JP2008281928A (en) | 2008-11-20 |
Family
ID=40142766
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007128050A Withdrawn JP2008281928A (en) | 2007-05-09 | 2007-05-14 | Method of driving plasma display panel |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008281928A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015136569A1 (en) * | 2014-03-11 | 2015-09-17 | パナソニック液晶ディスプレイ株式会社 | Display device and driving method therefor |
WO2015136571A1 (en) * | 2014-03-11 | 2015-09-17 | パナソニック液晶ディスプレイ株式会社 | Display device and driving method therefor |
-
2007
- 2007-05-14 JP JP2007128050A patent/JP2008281928A/en not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015136569A1 (en) * | 2014-03-11 | 2015-09-17 | パナソニック液晶ディスプレイ株式会社 | Display device and driving method therefor |
WO2015136571A1 (en) * | 2014-03-11 | 2015-09-17 | パナソニック液晶ディスプレイ株式会社 | Display device and driving method therefor |
US9972264B2 (en) | 2014-03-11 | 2018-05-15 | Panasonic Liquid Crystal Display Co., Ltd. | Display device and driving method thereof |
US10102817B2 (en) | 2014-03-11 | 2018-10-16 | Panasonic Liquid Crystal Display Co., Ltd. | Display device and driving method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006053517A (en) | Plasma display apparatus and driving method of plasma display panel | |
US20080278415A1 (en) | Method for driving plasma display panel | |
JP5134264B2 (en) | Driving method of plasma display panel | |
JP5355843B2 (en) | Plasma display device | |
JP2008281928A (en) | Method of driving plasma display panel | |
JP2009008806A (en) | Driving method of plasma display panel | |
KR100961185B1 (en) | Driving method of plasma display panel | |
JP4928211B2 (en) | Driving method of plasma display panel | |
JP2008203458A (en) | Driving method of plasma display panel | |
JP2008107626A (en) | Driving method of plasma display panel | |
JP2008070538A (en) | Method for driving plasma display panel | |
KR100949749B1 (en) | Method of driving plasma display panel | |
KR100956564B1 (en) | Method of driving plasma display panel | |
JP2008170780A (en) | Method for driving plasma display panel | |
JP2008070442A (en) | Drive method of plasma display panel | |
JP2008286999A (en) | Plasma display device and driving method of plasma display panel | |
JP2008268443A (en) | Method of driving plasma display panel | |
JP2008203328A (en) | Plasma display device | |
JP2008304893A (en) | Method of driving plasma display panel | |
JP2008216878A (en) | Driving method of plasma display panel | |
JP2010019900A (en) | Method of driving plasma display panel | |
JP2008203459A (en) | Driving method of plasma display panel | |
JP2008216759A (en) | Driving method of plasma display panel | |
JP2008070443A (en) | Drive method of plasma display panel | |
JP2008286988A (en) | Method for driving plasma display panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20090605 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100427 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20110829 |