JP2008276779A - 汎用システムスタッターをインプリメントするための方法及びシステム - Google Patents
汎用システムスタッターをインプリメントするための方法及びシステム Download PDFInfo
- Publication number
- JP2008276779A JP2008276779A JP2008119777A JP2008119777A JP2008276779A JP 2008276779 A JP2008276779 A JP 2008276779A JP 2008119777 A JP2008119777 A JP 2008119777A JP 2008119777 A JP2008119777 A JP 2008119777A JP 2008276779 A JP2008276779 A JP 2008276779A
- Authority
- JP
- Japan
- Prior art keywords
- request
- computer device
- low power
- computing device
- power state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 208000003028 Stuttering Diseases 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 title claims abstract description 22
- 230000007704 transition Effects 0.000 claims abstract description 23
- 230000000903 blocking effect Effects 0.000 claims abstract description 8
- 239000003795 chemical substances by application Substances 0.000 claims description 25
- 238000012545 processing Methods 0.000 claims description 19
- 238000010586 diagram Methods 0.000 description 21
- 230000008569 process Effects 0.000 description 5
- 238000004891 communication Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000013543 active substance Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 244000038293 primary consumers Species 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3275—Power saving in memory, e.g. RAM, cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Bus Control (AREA)
Abstract
【解決手段】具体的には、本発明の一実施形態は、コンピュータ装置のローパワー状態の間はコンピュータ装置のタイミング要件によって許される限り長い時間にわたって複数のバスマスタのうちの第1のバスマスタから受信した、コンピュータ装置をトリガしてローパワー状態から遷移させることができる第1要求をブロックするステップと、コンピュータ装置のアクティブ状態の間はコンピュータ装置がローパワー状態に遷移して戻る前に複数のバスマスタのうちの残りのバスマスタからの他の未決要求と共に第1要求をサービスするステップと、を含む方法を規定する。
【選択図】 図2
Description
MAX_BLOCK_TIME=関連したI/Oエージェントの待ち時間許容差―(ローパワー状態を終了することに伴う待ち時間+I/Oエージェント間を調停する時間)
を有する。例えば、図2に関連して、I/Oエージェント1222のバスマスタは固有の100μsecの待ち時間許容差を有し、バスマスタがローパワー状態においてシステムメモリ206からデータを要求していると想定されたい。さらに、システムメモリ206がローパワー状態からアクティブ状態に遷移し及びアービタ205がサービスのための要求を選択するための双方ともに20usecかかるものと想定されたい。したがって、I/Oエージェント1222のバスマスタがそのタイミングの制約条件を満たすためには、要求されたデータを100usec以内で受信することが必要となる。しかし、アービタ205及びシステムメモリ206が要求をサービスするためには20usecを必要とするから、ブロッカー1302は、せいぜい(100−20)、すなわち80usecの間にわたって要求をブロックできる。言い換えると、80usec目のときに、ブロッカー1302は、要求をアービタ205に伝えることを開始し、システムメモリ206をアクティブ状態に遷移させるプロセスを始動させる必要がある。代替として、上の等式で使用された待ち時間許容差は、もしあるならばコンピュータ装置200上で動作するように構成されたソフトウェア安全網のタイプにさらに依存する。例えば、1つのソフトウェア安全網は、パケット紛失が伝送中に検出されたときにはパケット再送するようにコンピュータ装置200を構成する。こうしたソフトウェア安全網があるときには、待ち時間許容差は、バスマスタの固有の待ち時間許容差を超えて延長されることができる。
104 チップセット
106 システムメモリ
108 システムリンク
110 表示システム
112 表示エンジン
114 表示デバイス
116 表示FIFOバッファ
118 方向
120 方向
150 アクセスギャップ
160 アクセスギャップ
200 コンピュータ装置
202 処理ユニット
204 チップセット
205 アービタ
206 システムメモリ
208 システムリンク
210 表示システム
212 表示エンジン
214 表示デバイス
216 表示FIFOバッファ
221 集中化されたスタッターユニット
222 I/Oエージェント1
224 I/OエージェントN
302 ブロッカー1
304 ブロッカーN
350 状態遷移図
352 アイドル状態
354 ブロック状態
356 要求未決状態
400 メモリアクセス要求
402 メモリアクセスのクラスタ
404 メモリアクセス
406 アクセスギャップ
410 メモリアクセス要求
412 メモリアクセスのクラスタ
414 メモリアクセス
416 アクセスギャップ
420 メモリアクセス要求
424 メモリアクセス
426 メモリアクセスのクラスタ
428 アクセスギャップ
430 期間
432 方向
434 方向
440 メモリアクセス要求
442 メモリアクセス要求
444 メモリアクセスのクラスタ
446 メモリアクセス
448 メモリアクセス
450 アクセスギャップ
460 メモリアクセス要求
462 メモリアクセスのクラスタ
464 メモリアクセス
Claims (20)
- 汎用システムスタッターをインプリメントする方法であって、
コンピュータ装置のローパワー状態の間、前記コンピュータ装置のタイミング要件によって許される限り長い時間にわたって複数のバスマスタのうちの第1のバスマスタから受信した、前記コンピュータ装置をトリガしてローパワー状態から遷移させることができる第1要求をブロックするステップと、
前記コンピュータ装置のアクティブ状態の間、前記コンピュータ装置が前記ローパワー状態に遷移して戻る前に、前記複数のバスマスタのうちの残りのバスマスタからの他の未決要求と共に前記第1要求をサービスするステップと
を含む方法。 - 未決要求を有する前記複数のバスマスタの全てにおける最小待ち時間許容差に等しい時間期間の終了の後、前記第1要求をブロック解除して、前記コンピュータ装置を前記アクティブ状態に入れるステップをさらに含む、請求項1に記載の方法。
- 前記最小待ち時間許容差は、前記ローパワー状態を出るための時間並びに前記第1要求及び他の未決要求の間を調停するための時間の総時間をさらに考慮に入れる、請求項2に記載の方法。
- 前記最小待ち時間許容差は、前記コンピュータ装置によってサポートされる安全網メカニズムによって延長される、請求項3に記載の方法。
- 前記コンピュータ装置の前記ローパワー状態の間に表示バッファ内の画素データを処理するステップと、
前記コンピュータ装置の前記アクティブ状態の間に前記表示バッファを満たすステップと
をさらに含む、請求項1に記載の方法。 - 前記サービスするステップは、前記第1要求と前記他の未決要求との間を調停して、サービスシーケンスを決定するステップをさらに含む、請求項1に記載の方法。
- 前記サービスするステップは、
前記複数のバスマスタのうちの第2のバスマスタから第2要求を受けたとき、前記コンピュータ装置の前記アクティブ状態の間、前記アクティブ状態の間に前記第2要求をサービスするステップをさらに含む、請求項1に記載の方法。 - 処理ユニットと、
アービタと、
システムメモリと、
入力/出力(「I/O」)エージェントの複数のバスマスタに結合された集中化されたスタッターユニットと
を備え、
前記集中化されたスタッターユニットの第1ブロッカーは、前記コンピュータ装置のローパワー状態の間、前記コンピュータ装置のタイミング要件によって許される限り長い時間にわたって前記複数のバスマスタのうちの第1のバスマスタから受信した、前記コンピュータ装置をトリガしてローパワー状態から遷移させることができる第1メモリアクセス要求をブロックするように構成され、
前記コンピュータ装置のアクティブ状態の間、前記システムメモリは、前記コンピュータ装置が前記ローパワー状態に遷移して戻る前に、前記複数のバスマスタの残りのバスマスタからの他の未決メモリアクセス要求と共に前記第1メモリアクセス要求をサービスするように構成された、
汎用システムスタッターをサポートするように構成されたコンピュータ装置。 - 前記集中化されたスタッターユニット内の各ブロッカーは、プログラム可能な期間のブロッキング時間を備えるように構成された、請求項8に記載のコンピュータ装置。
- 前記集中化されたスタッターユニット内の各ブロッカーは互いに接続されている、請求項8に記載のコンピュータ装置。
- 前記第1ブロッカーは、未決要求を有する前記複数のバスマスタの全ての中の最小待ち時間許容差の期間終了の後で、前記コンピュータ装置を前記アクティブ状態に入れるために前記第1メモリアクセス要求をブロック解除し、アービタに送出する、請求項9に記載のコンピュータ装置。
- 前記プログラム可能期間のブロッキング時間は、前記ローパワー状態を出るための時間並びに前記第1メモリアクセス要求及び前記他の未決メモリアクセス要求の間を調停するための時間の総時間をさらに考慮に入れる、請求項9に記載のコンピュータ装置。
- 前記コンピュータ装置は、前記最小待ち時間許容差を延長させるために安全網メカニズムをサポートするように構成される、請求項11に記載のコンピュータ装置。
- 前記コンピュータ装置の前記ローパワー状態の間に表示バッファ内の画素データを処理するように、かつ、
前記コンピュータ装置の前記アクティブ状態の間に表示バッファを満たすように
構成された表示エンジンをさらに備えた、請求項8に記載のコンピュータ装置。 - 前記アービタは、サービスシーケンスを決定するために前記第1メモリアクセス要求と前記他の未決のメモリアクセス要求との間を調停するためのポリシーを含む、請求項8に記載のコンピュータ装置。
- 前記コンピュータ装置の前記アクティブ状態の間に前記集中化されたスタッターユニット内の第2ブロッカーが前記複数のバスマスタの第2のバスマスタからの第2要求を受けた後で、前記システムメモリは、また前記アクティブ状態の間に前記第2要求をサービスするように構成された、請求項8に記載のコンピュータ装置。
- インストラクションシーケンスを含むコンピュータ読み取り可能な媒体であって、前記媒体がコンピュータ装置によって実行された場合に、前記コンピュータ装置に、
コンピュータ装置のローパワー状態の間、前記コンピュータ装置のタイミング要件によって許される限り長い時間にわたって、複数のバスマスタのうちの第1バスマスタから受信した、前記コンピュータ装置をトリガして前記ローパワー状態から遷移させることができる第1要求をブロックさせ、
前記コンピュータ装置のアクティブ状態の間、前記コンピュータ装置が前記ローパワー状態に遷移して戻る前に前記複数のバスマスタのうちの残りのバスマスタからの他の未決要求と共に前記第1要求をサービスさせる
媒体。 - インストラクションのシーケンスであって、該シーケンスが前記コンピュータ装置によって実行された場合に、未決要求を有する前記複数のバスマスタの全ての中の最小待ち時間許容差に等しい時間期間の終了の後で、前記コンピュータ装置を前記アクティブ状態に入らせるために前記コンピュータ装置に前記第1要求をブロック解除させる前記インストラクションのシーケンス、をさらに含む、請求項17に記載のコンピュータ読み取り可能な媒体。
- インストラクションのシーケンスであって、該シーケンスが前記コンピュータ装置によって実行された場合には前記コンピュータ装置に、
前記コンピュータ装置の前記ローパワー状態の間は表示バッファ内の画素データを処理させ、かつ、
前記コンピュータ装置の前記アクティブ状態の間は表示バッファを満たさせる
前記インストラクションのシーケンス、をさらに含む、請求項17に記載のコンピュータ読み取り可能な媒体。 - インストラクションのシーケンスであって、該シーケンスが前記コンピュータ装置によって実行された場合に、前記コンピュータ装置にサービスシーケンスを決定するために前記第1要求と前記他の未決要求との間を調停させる前記インストラクションのシーケンス、をさらに含む、請求項17に記載のコンピュータ読み取り可能な媒体。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/743,099 | 2007-05-01 | ||
US11/743,099 US7849342B2 (en) | 2007-05-01 | 2007-05-01 | Method and system for implementing generalized system stutter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008276779A true JP2008276779A (ja) | 2008-11-13 |
JP4766469B2 JP4766469B2 (ja) | 2011-09-07 |
Family
ID=39940418
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008119777A Active JP4766469B2 (ja) | 2007-05-01 | 2008-05-01 | 汎用システムスタッターをインプリメントするための方法及びシステム |
Country Status (5)
Country | Link |
---|---|
US (1) | US7849342B2 (ja) |
JP (1) | JP4766469B2 (ja) |
KR (1) | KR100979314B1 (ja) |
CN (1) | CN101299165B (ja) |
TW (1) | TWI370350B (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7913100B2 (en) * | 2007-09-29 | 2011-03-22 | Intel Corporation | Opportunistic initiation of data traffic |
US8812889B2 (en) * | 2010-05-05 | 2014-08-19 | Broadcom Corporation | Memory power manager |
US10387173B1 (en) * | 2015-03-27 | 2019-08-20 | Intuit Inc. | Method and system for using emotional state data to tailor the user experience of an interactive software system |
US11409671B2 (en) | 2019-09-19 | 2022-08-09 | Facebook Technologies, Llc | Artificial reality system having multi-bank, multi-port distributed shared memory |
US11601532B2 (en) | 2019-11-15 | 2023-03-07 | Meta Platforms Technologies, Llc | Wireless communication with code separation |
US11520707B2 (en) | 2019-11-15 | 2022-12-06 | Meta Platforms Technologies, Llc | System on a chip (SoC) communications to prevent direct memory access (DMA) attacks |
US11190892B2 (en) | 2019-11-20 | 2021-11-30 | Facebook Technologies, Llc | Audio sample phase alignment in an artificial reality system |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH065072A (ja) * | 1992-04-22 | 1994-01-14 | Oki Electric Ind Co Ltd | リフレッシュ制御方法 |
JP2002049580A (ja) * | 2000-08-02 | 2002-02-15 | Mitsubishi Electric Corp | バス管理装置、バス使用要求送信装置、バス管理方法、及びバス使用要求送信方法 |
JP2006040019A (ja) * | 2004-07-28 | 2006-02-09 | Renesas Technology Corp | アクセス制御装置 |
JP2007095040A (ja) * | 2005-08-31 | 2007-04-12 | Matsushita Electric Ind Co Ltd | データ処理装置、プログラム、記録媒体、コンテンツ再生装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5740454A (en) | 1995-12-20 | 1998-04-14 | Compaq Computer Corporation | Circuit for setting computer system bus signals to predetermined states in low power mode |
US6657634B1 (en) * | 1999-02-25 | 2003-12-02 | Ati International Srl | Dynamic graphics and/or video memory power reducing circuit and method |
US7155618B2 (en) | 2002-03-08 | 2006-12-26 | Freescale Semiconductor, Inc. | Low power system and method for a data processing system |
US7013406B2 (en) | 2002-10-14 | 2006-03-14 | Intel Corporation | Method and apparatus to dynamically change an operating frequency and operating voltage of an electronic device |
US7290093B2 (en) * | 2003-01-07 | 2007-10-30 | Intel Corporation | Cache memory to support a processor's power mode of operation |
US6971034B2 (en) * | 2003-01-09 | 2005-11-29 | Intel Corporation | Power/performance optimized memory controller considering processor power states |
CN1816789A (zh) * | 2003-07-22 | 2006-08-09 | 皮科特有限公司 | 用于唤醒无线局域网的系统和方法 |
KR101114984B1 (ko) * | 2005-03-14 | 2012-03-06 | 삼성전자주식회사 | 가변적인 웨이크업 레이턴시를 가진 프로세싱 장치에서전원 관리 방법 및 장치 |
EP1742143B1 (en) | 2005-07-06 | 2018-11-21 | STMicroelectronics Srl | Method and system for power consumption management, and corresponding computer program product |
-
2007
- 2007-05-01 US US11/743,099 patent/US7849342B2/en active Active
-
2008
- 2008-04-30 TW TW097116038A patent/TWI370350B/zh active
- 2008-05-01 JP JP2008119777A patent/JP4766469B2/ja active Active
- 2008-05-02 KR KR1020080041477A patent/KR100979314B1/ko active IP Right Grant
- 2008-05-04 CN CN2008100947097A patent/CN101299165B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH065072A (ja) * | 1992-04-22 | 1994-01-14 | Oki Electric Ind Co Ltd | リフレッシュ制御方法 |
JP2002049580A (ja) * | 2000-08-02 | 2002-02-15 | Mitsubishi Electric Corp | バス管理装置、バス使用要求送信装置、バス管理方法、及びバス使用要求送信方法 |
JP2006040019A (ja) * | 2004-07-28 | 2006-02-09 | Renesas Technology Corp | アクセス制御装置 |
JP2007095040A (ja) * | 2005-08-31 | 2007-04-12 | Matsushita Electric Ind Co Ltd | データ処理装置、プログラム、記録媒体、コンテンツ再生装置 |
Also Published As
Publication number | Publication date |
---|---|
US20080276108A1 (en) | 2008-11-06 |
CN101299165A (zh) | 2008-11-05 |
JP4766469B2 (ja) | 2011-09-07 |
TWI370350B (en) | 2012-08-11 |
CN101299165B (zh) | 2012-08-22 |
KR20080097362A (ko) | 2008-11-05 |
TW200900912A (en) | 2009-01-01 |
US7849342B2 (en) | 2010-12-07 |
KR100979314B1 (ko) | 2010-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4766469B2 (ja) | 汎用システムスタッターをインプリメントするための方法及びシステム | |
US10204065B2 (en) | Methods and apparatus for a multiple master bus protocol | |
US20160274820A1 (en) | Signal transfer device, information processing apparatus, signal transfer method, and non-transitory recording medium | |
US7783817B2 (en) | Method and apparatus for conditional broadcast of barrier operations | |
JP6151465B1 (ja) | プロセッサコアの電力モードを制御するためのレイテンシベースの電力モードユニット、ならびに関連する方法およびシステム | |
US20110119557A1 (en) | Data Transmission Methods and Universal Serial Bus Host Controllers Utilizing the Same | |
US10775862B2 (en) | Reset isolation bridge | |
US8943238B2 (en) | Operations using direct memory access | |
US20150058660A1 (en) | Multimaster serial single-ended system fault recovery | |
US20110029706A1 (en) | Electronic device and method for controlling an electronic device | |
US10505704B1 (en) | Data uploading to asynchronous circuitry using circular buffer control | |
US7181559B2 (en) | Message based transport mechanism for level sensitive interrupts | |
JP5981004B2 (ja) | 半導体装置 | |
JP2006268753A (ja) | Dma回路及びコンピュータシステム | |
US9501128B2 (en) | Cooperative reduced power mode suspension for high input/output (‘I/O’) workloads | |
CN116089049A (zh) | 基于异步并行i/o请求的进程同步调度方法、装置以及设备 | |
US7673091B2 (en) | Method to hide or reduce access latency of a slow peripheral in a pipelined direct memory access system | |
CN108965488A (zh) | I2c通信系统及其控制设备、节点设备、地址管理方法 | |
US9411758B2 (en) | Semiconductor device | |
JP2004334840A (ja) | システムバスの制御方法及び関連装置 | |
CN116701265A (zh) | 通信方法及电子设备 | |
WO2014094530A1 (en) | Unified system networking with pcie-cee tunneling | |
KR20240063978A (ko) | 감소된 전력 상태 사이의 2 스테이지 전이를 위한 디바이스 및 방법 | |
JP2008065419A (ja) | データ転送装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100811 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100824 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101124 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101129 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101224 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110517 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110606 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4766469 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140624 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |