JP2008276108A - Liquid crystal display device - Google Patents

Liquid crystal display device Download PDF

Info

Publication number
JP2008276108A
JP2008276108A JP2007122371A JP2007122371A JP2008276108A JP 2008276108 A JP2008276108 A JP 2008276108A JP 2007122371 A JP2007122371 A JP 2007122371A JP 2007122371 A JP2007122371 A JP 2007122371A JP 2008276108 A JP2008276108 A JP 2008276108A
Authority
JP
Japan
Prior art keywords
wiring
insulating film
liquid crystal
display device
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007122371A
Other languages
Japanese (ja)
Other versions
JP5288726B2 (en
JP2008276108A5 (en
Inventor
Koji Noguchi
幸治 野口
Daisuke Nozu
大輔 野津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2007122371A priority Critical patent/JP5288726B2/en
Publication of JP2008276108A publication Critical patent/JP2008276108A/en
Publication of JP2008276108A5 publication Critical patent/JP2008276108A5/ja
Application granted granted Critical
Publication of JP5288726B2 publication Critical patent/JP5288726B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To attain higher luminance, narrower frame, etc. of a liquid crystal display device. <P>SOLUTION: The liquid crystal display device includes a lower substrate 1, an upper substrate opposite to the lower substrate 1 and a liquid crystal layer provided between the lower substrate 1 and the upper substrate. The lower substrate 1 has: a plurality of wirings 4, 5, 6 having layer structure of three or more layers of data wiring and gate wiring sectioning a unit pixel area 12; a first insulating film 7 which coats the first wiring 4, a second insulating film 8 which coats the second wiring 5 formed on the first insulating film 7, a third insulating film 9 which coats the third wiring 6 formed on the second insulating film 8 among the plurality of wirings, an upper layer transparent electrode 10; and a lower layer transparent electrode 11 forming storage capacitor in the unit pixel area, forms the third wiring 6 in the same layer as the lower layer transparent electrode 11 and forms the storage capacitor by interposing the third insulating film 9 between the upper layer transparent electrode 10 and the lower layer transparent electrode 11. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、2層の透明電極を用いて保持容量を形成してなる液晶表示装置に関する。   The present invention relates to a liquid crystal display device in which a storage capacitor is formed using two layers of transparent electrodes.

近年、モバイル向けの液晶表示装置には、高色再現化、高輝度化、薄型化、狭額縁化などの要求が非常に強くなっている。液晶表示装置の動作モードには様々な方式があり、その中の一つにIPS(in-plane switching)モードがある。IPSモードは、基板面に平行な面内で液晶分子を横電界によりスイッチングさせる動作モードである。   In recent years, demands for liquid crystal display devices for mobile use such as high color reproduction, high brightness, thinning, and narrow frame have become very strong. There are various types of operation modes of the liquid crystal display device, and one of them is an IPS (in-plane switching) mode. The IPS mode is an operation mode in which liquid crystal molecules are switched by a horizontal electric field in a plane parallel to the substrate surface.

最近では、IPSモードと同様に基板面に平行な横電界を用いて液晶分子をスイッチングさせるFFS(fringe field switching)モードも開発されている。FFSモードの液晶表示装置では、画素電極と共通電極との間の間隔(ギャップ)を、液晶パネルを構成する2枚の基板の間隔(セルギャップ)よりも狭くすることにより、フリンジフィールドを形成している。   Recently, an FFS (fringe field switching) mode in which liquid crystal molecules are switched using a lateral electric field parallel to the substrate surface as in the IPS mode has been developed. In an FFS mode liquid crystal display device, a fringe field is formed by making a gap (gap) between a pixel electrode and a common electrode narrower than a gap (cell gap) between two substrates constituting a liquid crystal panel. ing.

この種の液晶表示装置に関する技術としては、例えば下記特許文献1、2に記載された技術が知られている。   As a technique related to this type of liquid crystal display device, for example, techniques described in Patent Documents 1 and 2 below are known.

特許第3498163号公報Japanese Patent No. 3498163 特開2005−107535号公報JP 2005-107535 A

通常の多層配線プロセスでは、絶縁膜、メタル配線等のプロセスを何度も繰り返して多層配線を形成するため、パターニングプロセスが非常に複雑になり大きな問題となっている。また、IPSモードやFFSモードの液晶表示装置においては、共通(同一)の基板上に、画素電極、共通電極、ゲート配線、データ配線、薄膜トランジスタ(以下、「TFT」とも記す)などを形成し、さらに表示領域の外側(周囲)には画素駆動回路や各種の配線を含む電子回路を形成するため、構造が非常に複雑になる。このため、高輝度化や狭額縁化などの要求に応えることが難しかった。   In a normal multilayer wiring process, a process such as an insulating film and a metal wiring is repeated many times to form a multilayer wiring, which makes the patterning process very complicated and becomes a big problem. In the liquid crystal display device of IPS mode or FFS mode, a pixel electrode, a common electrode, a gate wiring, a data wiring, a thin film transistor (hereinafter also referred to as “TFT”), etc. are formed on a common (same) substrate, Further, an electronic circuit including a pixel driving circuit and various wirings is formed outside (around) the display area, so that the structure becomes very complicated. For this reason, it has been difficult to meet demands for higher brightness and narrower frames.

本発明に係る液晶表示装置は、第1の基板と、前記第1の基板に対向する第2の基板と、前記第1の基板と前記第2の基板との間に設けられた液晶層とを備え、前記第1の基板は、単位画素領域を区画するデータ配線及びゲート配線を含む3層以上の層構造を有する複数の配線と、前記複数の配線のうち、第1の配線を被覆する第1の絶縁膜と、前記第1の絶縁膜上に形成された第2の配線を被覆する第2の絶縁膜と、前記第2の絶縁膜上に形成された第3の配線を被覆する第3の絶縁膜と、前記単位画素領域に保持容量を形成する上層透明電極及び下層透明電極とを有し、前記第3の配線を前記下層透明電極と同層に形成するとともに、前記上層透明電極及び前記下層透明電極の間に前記第3の絶縁膜を介在させて前記保持容量を形成してなることを特徴とするものである。   The liquid crystal display device according to the present invention includes a first substrate, a second substrate facing the first substrate, a liquid crystal layer provided between the first substrate and the second substrate, The first substrate covers a plurality of wirings having a layer structure of three or more layers including a data wiring and a gate wiring that define a unit pixel region, and covers the first wiring among the plurality of wirings. A first insulating film; a second insulating film covering the second wiring formed on the first insulating film; and a third wiring formed on the second insulating film. A third insulating film; an upper transparent electrode and a lower transparent electrode that form a storage capacitor in the unit pixel region; and the third wiring is formed in the same layer as the lower transparent electrode, and the upper transparent Forming the storage capacitor by interposing the third insulating film between the electrode and the lower transparent electrode; And it is characterized in Rukoto.

本発明に係る液晶表示装置においては、上下2層の透明電極を用いて保持容量を形成することにより、非透明電極を用いる場合に比較して光の透過率が高まる。また、データ配線及びゲート配線を含む3層以上の多層配線を採用することにより、表示領域周辺の配線領域を縮小することが可能となる。さらに、第3の配線を下層透明電極と同層に形成するとともに、保持容量を形成する第3の絶縁膜で第3の配線を被覆することにより、多層配線化による光の透過率低下が抑えられ、プロセスも大幅に削減できる。   In the liquid crystal display device according to the present invention, by forming a storage capacitor using upper and lower transparent electrodes, light transmittance is increased as compared with the case of using a non-transparent electrode. Further, by adopting a multilayer wiring of three or more layers including the data wiring and the gate wiring, it is possible to reduce the wiring area around the display area. Further, the third wiring is formed in the same layer as the lower transparent electrode, and the third wiring is covered with a third insulating film that forms a storage capacitor, thereby suppressing a decrease in light transmittance due to the multilayer wiring. And the process can be greatly reduced.

本発明によれば、液晶表示装置の透過率の向上や配線領域の縮小によって高輝度化、狭額縁化等を実現することができる。   According to the present invention, it is possible to achieve high brightness, narrow frame, and the like by improving the transmittance of the liquid crystal display device and reducing the wiring area.

以下、本発明の具体的な実施の形態について図面を参照しつつ詳細に説明する。   Hereinafter, specific embodiments of the present invention will be described in detail with reference to the drawings.

図1は本発明が適用される液晶表示装置の基本的な構成を示す概略断面図である。図示した液晶表示装置においては、第1の基板となる下部基板1と、第2の基板となる上部基板2と、複数の液晶分子からなる液晶層3とを用いて液晶パネルが構成されている。下部基板1と上部基板2は、所定の間隔(セルギャップ)を介して対向する状態に配置されている。   FIG. 1 is a schematic sectional view showing a basic configuration of a liquid crystal display device to which the present invention is applied. In the illustrated liquid crystal display device, a liquid crystal panel is configured using a lower substrate 1 serving as a first substrate, an upper substrate 2 serving as a second substrate, and a liquid crystal layer 3 composed of a plurality of liquid crystal molecules. . The lower substrate 1 and the upper substrate 2 are arranged to face each other with a predetermined gap (cell gap).

下部基板1と上部基板2は、それぞれ透明基板(例えば、ガラス基板)からなるものである。下部基板1の外側面(下面)と上部基板2の外側面(上面)には、それぞれ図示しない偏光板が接着等によって密着状態に設けられる。また、液晶表示装置がバックライト光源(不図示)からの光を透過して画像を表示するものであるとすると、透過表示のためのバックライト光源は下部基板1の外側面に対向する位置に設けられる。   The lower substrate 1 and the upper substrate 2 are each made of a transparent substrate (for example, a glass substrate). On the outer surface (lower surface) of the lower substrate 1 and the outer surface (upper surface) of the upper substrate 2, polarizing plates (not shown) are provided in close contact with each other by adhesion or the like. Further, if the liquid crystal display device displays an image by transmitting light from a backlight light source (not shown), the backlight light source for transmissive display is located at a position facing the outer surface of the lower substrate 1. Provided.

液晶層3は、例えばネマチック液晶などを用いて構成されるものである。液晶層3は、下部基板1と上部基板2とに挟み込まれるかたちで、下部基板1と上部基板2との間(対向部分)に設けられている。なお、本発明の実施形態においては、横電界モード(IPSモード、FFSモード等)の液晶表示装置への適用例について説明するが、本発明はこれに限らず、透明電極間に保持容量を形成するものであれば、他の動作モード(例えば、ツイストネマティックモード、電界制御複屈折モード、垂直配向モード等)であっても適用可能である。   The liquid crystal layer 3 is configured using, for example, nematic liquid crystal. The liquid crystal layer 3 is provided between the lower substrate 1 and the upper substrate 2 (opposed portion) so as to be sandwiched between the lower substrate 1 and the upper substrate 2. In the embodiment of the present invention, an application example to a liquid crystal display device in a horizontal electric field mode (IPS mode, FFS mode, etc.) will be described. However, the present invention is not limited to this, and a storage capacitor is formed between transparent electrodes. Any other operation mode (for example, twisted nematic mode, electric field control birefringence mode, vertical alignment mode, etc.) can be applied.

(第1実施形態)
図2は本発明の第1実施形態に係る液晶表示装置の構成として、特に、下部基板1の構成を示す平面図(A)及び断面図(B)である。なお、図2(A),(B)では縮尺や位置の関係が正確に対応していない。
(First embodiment)
FIG. 2 is a plan view (A) and a sectional view (B) showing the configuration of the lower substrate 1 as the configuration of the liquid crystal display device according to the first embodiment of the present invention. In FIGS. 2A and 2B, the relationship between the scale and the position does not correspond accurately.

図示のように、下部基板1上には、第1の配線となるゲート配線4と、第2の配線となるデータ配線5と、第3の配線となる付加配線6と、第1の絶縁膜となる層間絶縁膜7と、第2の絶縁膜となる層間絶縁膜8と、第3の絶縁膜となる層間絶縁膜9と、上層透明電極となる画素電極10と、下層透明電極となる共通電極11とが形成されている。   As shown in the drawing, on the lower substrate 1, a gate wiring 4 serving as a first wiring, a data wiring 5 serving as a second wiring, an additional wiring 6 serving as a third wiring, and a first insulating film The interlayer insulating film 7 to be the second insulating film, the interlayer insulating film 9 to be the third insulating film, the pixel electrode 10 to be the upper transparent electrode, and the common to be the lower transparent electrode An electrode 11 is formed.

ここで、「上層透明電極及び下層透明電極」において、「上層」とは下部基板1上で液晶層3に近い側の層をいい、「下層」とは下部基板1上で液晶層3から遠い側の層をいう。   Here, in the “upper transparent electrode and lower transparent electrode”, “upper layer” means a layer on the lower substrate 1 that is closer to the liquid crystal layer 3, and “lower layer” is farther from the liquid crystal layer 3 on the lower substrate 1. The side layer.

ゲート配線4とデータ配線5は、複数本ずつ形成されている。また、ゲート配線4はx方向と平行に形成され、データ配線5は、x方向に垂直なy方向と平行に形成されている。これにより、ゲート配線4とデータ配線5は互いに交差(直交)するマトリクス配列をなしている。また、ゲート配線4とデータ配線5は単位画素領域12を区画している。具体的には、x方向で隣り合う2本のデータ配線5と、y方向で隣り合う2本のゲート配線4で囲まれた領域が、1つの単位画素領域12として区画されている。なお、図2(A)においては、図の簡略化のために、ゲート配線4とデータ配線5を2本ずつしか表示していない。   A plurality of gate lines 4 and data lines 5 are formed. The gate wiring 4 is formed in parallel with the x direction, and the data wiring 5 is formed in parallel with the y direction perpendicular to the x direction. As a result, the gate wiring 4 and the data wiring 5 form a matrix arrangement that intersects (orthogonally) each other. The gate line 4 and the data line 5 define a unit pixel region 12. Specifically, an area surrounded by two data wirings 5 adjacent in the x direction and two gate wirings 4 adjacent in the y direction is partitioned as one unit pixel area 12. In FIG. 2A, only two gate wirings 4 and two data wirings 5 are shown for simplification of the drawing.

単位画素領域12には、当該単位画素領域12を区画するゲート配線4やデータ配線5の他に、画素電極10や共通電極11、さらにはTFT(不図示)が含まれる。TFTはゲート配線4とデータ配線5の交差部分に設けられるものである。TFTは、液晶表示装置(液晶パネル)の表示領域内で、画素を選択的に駆動するためのスイッチング素子(駆動素子)として機能する。画素回路の構成上、TFTのゲート電極はデータ配線5に電気的に接続され、TFTのソース電極はデータ配線5に電気的に接続され、TFTのドレイン電極は画素電極10に電気的に接続される。   The unit pixel region 12 includes a pixel electrode 10, a common electrode 11, and a TFT (not shown) in addition to the gate wiring 4 and the data wiring 5 that partition the unit pixel region 12. The TFT is provided at the intersection of the gate line 4 and the data line 5. The TFT functions as a switching element (driving element) for selectively driving the pixels in the display region of the liquid crystal display device (liquid crystal panel). Due to the configuration of the pixel circuit, the gate electrode of the TFT is electrically connected to the data line 5, the source electrode of the TFT is electrically connected to the data line 5, and the drain electrode of the TFT is electrically connected to the pixel electrode 10. The

ゲート配線4は、下部基板1上で1層目の配線となるものである。ゲート配線4は、下部基板1の上面に形成されている。データ配線5は、下部基板1上で2層目の配線となるものである。データ配線5は、下部基板1上で層間絶縁膜7の上面に形成されている。付加配線6は、下部基板1上で3層目の配線となるものである。付加配線6は、下部基板1上で層間絶縁膜8の上面に形成されている。   The gate wiring 4 is a first-layer wiring on the lower substrate 1. The gate wiring 4 is formed on the upper surface of the lower substrate 1. The data wiring 5 is a second-layer wiring on the lower substrate 1. The data wiring 5 is formed on the upper surface of the interlayer insulating film 7 on the lower substrate 1. The additional wiring 6 is a third-layer wiring on the lower substrate 1. The additional wiring 6 is formed on the upper surface of the interlayer insulating film 8 on the lower substrate 1.

また、ゲート配線4は表示領域をx方向に横切る状態で形成され、データ配線5は表示領域をy方向に横切る状態で形成されている。付加配線6は、単位画素領域12外に配置されている。さらに詳述すると、付加配線6は、表示領域の外側(周囲)の額縁部分に、y方向に沿う複数本の配列で形成されている。下部基板1上において、表示領域の外側は画素駆動回路や各種の配線を含む電子回路の形成領域となり、当該電子回路の形成領域に上記画素駆動回路の一部又は配線として付加配線6が形成されている。   Further, the gate line 4 is formed in a state crossing the display area in the x direction, and the data line 5 is formed in a state crossing the display area in the y direction. The additional wiring 6 is disposed outside the unit pixel region 12. More specifically, the additional wiring 6 is formed in a plurality of arrays along the y direction on the frame portion outside (around) the display area. On the lower substrate 1, the outside of the display area is an area for forming an electronic circuit including a pixel driving circuit and various wirings, and an additional wiring 6 is formed as a part or wiring of the pixel driving circuit in the electronic circuit forming area. ing.

ゲート配線4、データ配線5及び付加配線6の各々は、例えば、アルミニウム(Al)、チタン(Ti)、モリブデン(Mo)、タングステン(W)、タンタル(Ta)、クロム(Cr)から選択される1種以上の金属(合金を含む)又は金属化合物(例えば、MoSi、AlSiなど)あるいはそれらの積層層によって形成されるものである。ゲート配線4、データ配線5及び付加配線6は、互いに同じ材料で形成されてもよいし、異なる材料で形成されてもよい。   Each of the gate wiring 4, the data wiring 5, and the additional wiring 6 is selected from, for example, aluminum (Al), titanium (Ti), molybdenum (Mo), tungsten (W), tantalum (Ta), and chromium (Cr). It is formed by one or more kinds of metals (including alloys) or metal compounds (for example, MoSi, AlSi, etc.) or a laminated layer thereof. The gate wiring 4, the data wiring 5 and the additional wiring 6 may be formed of the same material or different materials.

層間絶縁膜7は、ゲート配線4を被覆する状態で下部基板1上に形成されている。層間絶縁膜8は、データ配線5を被覆する状態で層間絶縁膜7上に形成されている。層間絶縁膜9は、付加配線6及び共通電極11を被覆する状態で層間絶縁膜8上に形成されている。層間絶縁膜7、層間絶縁膜8及び層間絶縁膜9は、それぞれ光透過性を有する有機絶縁膜又は無機絶縁膜によって形成されるものである。有機絶縁膜としては、例えば、アクリル系やノボラック系の有機膜を用いることができる。無機絶縁膜としては、例えば、酸化シリコン(SiO2)や窒化シリコン(SiN)などの無機膜を用いることができる。 The interlayer insulating film 7 is formed on the lower substrate 1 so as to cover the gate wiring 4. The interlayer insulating film 8 is formed on the interlayer insulating film 7 so as to cover the data wiring 5. The interlayer insulating film 9 is formed on the interlayer insulating film 8 so as to cover the additional wiring 6 and the common electrode 11. The interlayer insulating film 7, the interlayer insulating film 8, and the interlayer insulating film 9 are each formed of a light-transmitting organic insulating film or inorganic insulating film. As the organic insulating film, for example, an acrylic or novolac organic film can be used. As the inorganic insulating film, for example, an inorganic film such as silicon oxide (SiO 2 ) or silicon nitride (SiN) can be used.

また、下部基板1上において、層間絶縁膜7は1層目の絶縁膜、層間絶縁膜8は2層目の絶縁膜、層間絶縁膜9は3層目の絶縁膜として形成されている。一方、ゲート配線4は1層目の導電体、データ配線5は2層目の導電体、付加配線6及び共通電極11は3層目の導電体として形成されている。このことから、付加配線6及び共通電極11は、積層方向において互いに同層に形成されている。ここで記述する「同層に形成」とは、積層方向で隣り合う2つの絶縁膜(本形態例では層間絶縁膜8と層間絶縁膜9)の間に形成されることを意味する。   On the lower substrate 1, the interlayer insulating film 7 is formed as a first insulating film, the interlayer insulating film 8 is formed as a second insulating film, and the interlayer insulating film 9 is formed as a third insulating film. On the other hand, the gate wiring 4 is formed as a first layer conductor, the data wiring 5 is formed as a second layer conductor, the additional wiring 6 and the common electrode 11 are formed as a third layer conductor. Therefore, the additional wiring 6 and the common electrode 11 are formed in the same layer in the stacking direction. “Formed in the same layer” described here means that it is formed between two insulating films adjacent to each other in the stacking direction (in this embodiment, the interlayer insulating film 8 and the interlayer insulating film 9).

画素電極10は、単位画素領域12ごとに形成されている。画素電極10は、層間絶縁膜9上に形成される配向膜(不図示)によって被覆される。共通電極11は、各々の単位画素領域12に共通の電極であって、画素電極10をTFTに電気的に接続するためのコンタクトホール部分CHを除いて、表示領域全体に板状(ベタな構造)に形成されている。これら画素電極10と共通電極11は、いずれもITO(Indium Tin Oxide)等の透明電極材料からなるもので、単位画素領域12で保持容量を形成している。この保持容量は、単位画素領域12において、画素電極10と共通電極11からなる2層の透明電極を対向状態(オーバーラップする状態)に配置するとともに、それら2層の透明電極の間に層間絶縁膜9を介在させて配置することにより形成されるものである。   The pixel electrode 10 is formed for each unit pixel region 12. The pixel electrode 10 is covered with an alignment film (not shown) formed on the interlayer insulating film 9. The common electrode 11 is an electrode common to each unit pixel region 12 and has a plate shape (solid structure) in the entire display region except for a contact hole portion CH for electrically connecting the pixel electrode 10 to the TFT. ). Each of the pixel electrode 10 and the common electrode 11 is made of a transparent electrode material such as ITO (Indium Tin Oxide), and forms a storage capacitor in the unit pixel region 12. In the unit pixel region 12, the storage capacitor is configured such that two transparent electrodes composed of the pixel electrode 10 and the common electrode 11 are arranged in an opposing state (overlapping state), and an interlayer insulation is provided between the two transparent electrodes. It is formed by disposing the film 9 therebetween.

このことから、層間絶縁膜9は、単位画素領域12で画素電極10と共通電極11との間に保持容量を形成する絶縁膜となる。また、3層目の導電体となる付加配線6をドライプロセスでの細線プロセスで加工する場合は、下層の膜が比較的軟らかい有機膜であると、膜のダメージが大きくなる。このため、付加配線6をドライプロセスで形成する場合は、層間絶縁膜8として無機絶縁膜(SiO2、SiN等)を用いることが好ましく、さらには平坦性に優れるSOG(Spin on Grass)膜を用いることが望ましい。同様に、データ配線5をドライプロセスで形成する場合は、層間絶縁膜7として無機絶縁膜を用いることが好ましい。 Therefore, the interlayer insulating film 9 becomes an insulating film that forms a storage capacitor between the pixel electrode 10 and the common electrode 11 in the unit pixel region 12. In addition, when the additional wiring 6 serving as the third-layer conductor is processed by a thin line process in a dry process, the damage to the film increases if the lower layer film is a relatively soft organic film. For this reason, when the additional wiring 6 is formed by a dry process, it is preferable to use an inorganic insulating film (SiO 2 , SiN, etc.) as the interlayer insulating film 8, and further, an SOG (Spin on Grass) film having excellent flatness is used. It is desirable to use it. Similarly, when the data wiring 5 is formed by a dry process, it is preferable to use an inorganic insulating film as the interlayer insulating film 7.

また、付加配線6を金属配線で形成した場合は、付加配線6を層間絶縁膜9で覆うことにより、層間絶縁膜9が金属配線の腐食を防止する腐食防止膜として機能する。この場合、層間絶縁膜9としては、無機絶縁膜及び有機絶縁膜のいずれを用いてもよいが、FFSモードで動作する液晶表示装置の場合は、層間絶縁膜9の膜厚を精度良く管理(制御)する必要があるため、無機絶縁膜(SiO2、SiN等)で形成することが望ましい。 Further, when the additional wiring 6 is formed of a metal wiring, the interlayer insulating film 9 functions as a corrosion preventing film for preventing the corrosion of the metal wiring by covering the additional wiring 6 with the interlayer insulating film 9. In this case, either an inorganic insulating film or an organic insulating film may be used as the interlayer insulating film 9, but in the case of a liquid crystal display device operating in the FFS mode, the film thickness of the interlayer insulating film 9 is accurately controlled ( Therefore, it is desirable to form with an inorganic insulating film (SiO 2 , SiN, etc.).

上記構成からなる液晶表示装置においては、画素電極10と共通電極11からなる2層の透明電極を用いて保持容量を形成しているため、金属等からなる非透明電極を用いて保持容量を形成する場合に比較して、単位画素領域12での光の透過率が上がる。このため、液晶表示装置の高輝度化が図られる。また、下部基板1上で共通電極11を表示領域全体に板状(ベタ状)に形成し、その上層に層間絶縁膜9を介して画素電極10を形成しているため、単位画素領域12でより広範に液晶分子を動作させることができる。このため、開口率の向上によってさらなる高輝度化が期待できる。   In the liquid crystal display device having the above configuration, since the storage capacitor is formed using the two layers of transparent electrodes including the pixel electrode 10 and the common electrode 11, the storage capacitor is formed using a non-transparent electrode made of metal or the like. Compared with the case where it does, the transmittance | permeability of the light in the unit pixel area | region 12 goes up. For this reason, the brightness of the liquid crystal display device can be increased. Further, since the common electrode 11 is formed in a plate shape (solid shape) on the entire display region on the lower substrate 1, and the pixel electrode 10 is formed on the upper layer via the interlayer insulating film 9, the unit electrode region 12 A wider range of liquid crystal molecules can be operated. For this reason, further increase in luminance can be expected by improving the aperture ratio.

また、下部基板1上においては、ゲート配線4、データ配線5及び付加配線6を含む3層構造で多層配線を形成しているため、ゲート配線4やデータ配線5と重ならないように付加配線6を基板面方向(横方向)にずらして配置する場合に比較して、表示領域周辺の配線領域を縮小することができる。このため、液晶表示装置の狭額縁化や駆動回路の高密度化、さらには開口率の向上を図ることができる。さらに、付加配線6を共通電極11と同層に形成するとともに、単位画素領域12で保持容量を形成する層間絶縁膜9を用いて付加配線6を被覆しているため、付加配線6を共通電極11と別の層に形成する場合に比較して、多層配線化による額縁の巨大化や光の透過率の低下を抑えることができるとともに、製造プロセスの簡素化を図ることができる。   On the lower substrate 1, since the multilayer wiring is formed in a three-layer structure including the gate wiring 4, the data wiring 5 and the additional wiring 6, the additional wiring 6 is not overlapped with the gate wiring 4 or the data wiring 5. As compared with the case where the position is shifted in the substrate surface direction (lateral direction), the wiring area around the display area can be reduced. Therefore, it is possible to narrow the frame of the liquid crystal display device, increase the density of the drive circuit, and improve the aperture ratio. Further, since the additional wiring 6 is formed in the same layer as the common electrode 11 and the additional wiring 6 is covered with the interlayer insulating film 9 that forms a storage capacitor in the unit pixel region 12, the additional wiring 6 is connected to the common electrode 11. Compared with the case of forming in a layer different from 11, the enlargement of the frame and the decrease in light transmittance due to the multilayer wiring can be suppressed, and the manufacturing process can be simplified.

なお、上記実施形態においては、下部基板1上において、付加配線6を3層目の配線としたが、本発明はこれに限らず、ゲート配線4、データ配線5及び付加配線6を含む多層配線を3層以上の層構造で形成してもよい。ただし、いずれの場合も付加配線6と共通電極11を同層に形成することに変わりはない。   In the above embodiment, the additional wiring 6 is a third-layer wiring on the lower substrate 1, but the present invention is not limited to this, and the multilayer wiring including the gate wiring 4, the data wiring 5, and the additional wiring 6 is used. May be formed with a layer structure of three or more layers. However, in any case, the additional wiring 6 and the common electrode 11 are formed in the same layer.

(第2実施形態)
図3は本発明の第2実施形態に係る液晶表示装置の構成として、特に、下部基板1の構成を示す平面図(A)及び断面図(B)である。この第2実施形態においては、上記第1実施形態と同様の構成部分に同じ符号を付して説明する。
(Second Embodiment)
FIG. 3 is a plan view (A) and a cross-sectional view (B) showing the configuration of the lower substrate 1 as the configuration of the liquid crystal display device according to the second embodiment of the present invention. In the second embodiment, the same components as those in the first embodiment will be described with the same reference numerals.

本発明の第2実施形態においては、特に、上記第1実施形態と比較して、画素電極10の構造が異なっている。すなわち、上記第1実施形態においては、画素電極10が平板状に形成されているが、この第2実施形態においては、画素電極10がスリット構造に形成されている。さらに詳述すると、画素電極10にはy方向と平行に複数本のスリット10Aが切られ、これによって画素電極10全体が櫛歯状に形成されている。   In the second embodiment of the present invention, in particular, the structure of the pixel electrode 10 is different from that of the first embodiment. That is, in the first embodiment, the pixel electrode 10 is formed in a flat plate shape. In the second embodiment, the pixel electrode 10 is formed in a slit structure. More specifically, a plurality of slits 10A are cut in the pixel electrode 10 in parallel with the y direction, whereby the entire pixel electrode 10 is formed in a comb shape.

このように画素電極10をスリット構造で形成した場合は、下部基板1に対向する上部基板2側にITO等を設けなくても、基板面に平行な面内で横電界により液晶分子をスイッチングさせる、いわゆるFFSモードで液晶表示装置を動作させることができる。このため、広視野角かつ狭額縁、高透過率な液晶パネルを提供することが可能である。   Thus, when the pixel electrode 10 is formed in a slit structure, liquid crystal molecules are switched by a lateral electric field in a plane parallel to the substrate surface without providing ITO or the like on the upper substrate 2 side facing the lower substrate 1. The liquid crystal display device can be operated in a so-called FFS mode. Therefore, it is possible to provide a liquid crystal panel having a wide viewing angle, a narrow frame, and a high transmittance.

なお、画素電極10のスリット構造としては、スリットの向きがx方向に平行であってもよいし、スリットの形状が「くの字」形状であってもよい。ただし、液晶層3の液晶分子を効率良く動作させるうえでは、画素電極10のスリットの向きをデータ配線5(y方向)と平行な方向とするのが好ましい。また、画素電極10のスリットを「くの字」形状とする場合は、当該スリットの向きがデータ配線5と平行になるように、当該データ配線5も「くの字」に形成することが好ましい。   As the slit structure of the pixel electrode 10, the direction of the slit may be parallel to the x direction, and the shape of the slit may be a “<” shape. However, in order to efficiently operate the liquid crystal molecules of the liquid crystal layer 3, it is preferable that the direction of the slit of the pixel electrode 10 is parallel to the data wiring 5 (y direction). In addition, when the slit of the pixel electrode 10 has a “<" shape, the data wiring 5 is preferably formed in a "<" shape so that the direction of the slit is parallel to the data wiring 5. .

(第3実施形態)
図4は本発明の第3実施形態に係る液晶表示装置の構成として、特に、下部基板1の構成を示す断面図である。この第3実施形態においては、上記第1実施形態及び第2実施形態と同様の構成部分に同じ符号を付して説明する。
(Third embodiment)
FIG. 4 is a cross-sectional view showing the structure of the lower substrate 1 in particular as the structure of the liquid crystal display device according to the third embodiment of the present invention. In the third embodiment, the same components as those in the first embodiment and the second embodiment will be described with the same reference numerals.

本発明の第3実施形態においては、特に、上記第2実施形態と比較して、単位画素領域12内に板状の光反射膜14を設けた点が異なっている。光反射膜14は、第3の配線として単位画素領域12内に設けられたものである。また、光反射膜14は、付加配線6及び共通電極11と同層に形成されている。つまり、光反射膜14は、付加配線6及び共通電極11とともに3層目の導電体として下部基板1上に形成されている。   The third embodiment of the present invention is different from the second embodiment in that a plate-like light reflection film 14 is provided in the unit pixel region 12. The light reflecting film 14 is provided in the unit pixel region 12 as a third wiring. The light reflecting film 14 is formed in the same layer as the additional wiring 6 and the common electrode 11. That is, the light reflecting film 14 is formed on the lower substrate 1 as a third layer conductor together with the additional wiring 6 and the common electrode 11.

光反射膜14は、付加配線6と同じ金属で形成されるものであるが、特に、アルミニウム等のように反射率が高い金属(合金を含む)によって形成されるものである。光反射膜14は、層間絶縁膜8上で共通電極11の一部に重ねて形成されている。このため、上部基板2側から入射した外光は光反射膜14で反射し、図示しないバックライト光源から入射した光は、光反射膜14が重ねて形成されていない共通電極11の部分を透過する。これにより、透過型と反射型の機能を併せ持つ「半透過型」の液晶表示装置が実現される。   The light reflecting film 14 is formed of the same metal as that of the additional wiring 6, and is particularly formed of a metal (including an alloy) having a high reflectance such as aluminum. The light reflecting film 14 is formed on the interlayer insulating film 8 so as to overlap a part of the common electrode 11. For this reason, external light incident from the upper substrate 2 side is reflected by the light reflecting film 14, and light incident from a backlight source (not shown) is transmitted through the portion of the common electrode 11 on which the light reflecting film 14 is not overlapped. To do. As a result, a “semi-transmissive” liquid crystal display device having both transmissive and reflective functions is realized.

また一般に、ITO等の透明電極は金属に比較して電気抵抗値が若干高くなるが、光反射膜14を形成する金属膜を共通電極11の上に重ねて電気的に接続すれば、当該金属膜を補助配線として共通電極11の低抵抗化を図ることができる。特に、共通電極11の低抵抗化と光反射板としての機能を両立させるうえでは、光反射膜14をアルミニウムで形成することが好ましい。   In general, a transparent electrode such as ITO has a slightly higher electrical resistance value than that of a metal. However, if a metal film forming the light reflecting film 14 is overlapped on the common electrode 11 and electrically connected, the metal The resistance of the common electrode 11 can be reduced by using a film as an auxiliary wiring. In particular, the light reflecting film 14 is preferably formed of aluminum in order to achieve both the low resistance of the common electrode 11 and the function as a light reflecting plate.

(第4実施形態)
図5は本発明の第4実施形態に係る液晶表示装置の構成として、特に、下部基板1の構成を示す平面図(A)及び断面図(B)である。この第4実施形態においては、上記第1実施形態、第2実施形態及び第3実施形態と同様の構成部分に同じ符号を付して説明する。
(Fourth embodiment)
FIG. 5 is a plan view (A) and a sectional view (B) showing the configuration of the lower substrate 1 as the configuration of the liquid crystal display device according to the fourth embodiment of the present invention. In the fourth embodiment, the same components as those in the first embodiment, the second embodiment, and the third embodiment will be described with the same reference numerals.

本発明の第4実施形態においては、特に、上記第1実施形態と比較して、単位画素領域12内に遮光膜15を設けた点が異なっている。遮光膜15は、第3の配線として単位画素領域12内に設けられたものである。また、遮光膜15は、付加配線6及び共通電極11と同層に形成されている。つまり、遮光膜15は、付加配線6及び共通電極11とともに3層目の導電体として下部基板1上に形成されている。   The fourth embodiment of the present invention is different from the first embodiment in that a light shielding film 15 is provided in the unit pixel region 12. The light shielding film 15 is provided in the unit pixel region 12 as a third wiring. The light shielding film 15 is formed in the same layer as the additional wiring 6 and the common electrode 11. That is, the light shielding film 15 is formed on the lower substrate 1 as a third layer conductor together with the additional wiring 6 and the common electrode 11.

遮光膜15は、付加配線6と同じ金属で形成されるものであるが、特に、モリブデン、チタン等のように反射率が低い金属(合金を含む)によって形成されるものである。遮光膜15は、層間絶縁膜8上で共通電極11に隣接して形成されている。また、遮光膜15は、x方向に平行な複数の帯状パターンとy方向に平行な複数の帯状パターンとを互いに交差する状態で重ね合わせることにより、ゲート配線4及びデータ配線5と同様にマトリクス配列で形成されている。遮光膜15のx方向に平行な帯状パターンはゲート配線4と重なるように配置され、遮光膜15のy方向に平行な帯状パターンはデータ配線5と重なるように配置されている。   The light shielding film 15 is formed of the same metal as that of the additional wiring 6, but is particularly formed of a metal (including an alloy) having a low reflectance such as molybdenum or titanium. The light shielding film 15 is formed adjacent to the common electrode 11 on the interlayer insulating film 8. Further, the light shielding film 15 is arranged in a matrix arrangement in the same manner as the gate wiring 4 and the data wiring 5 by superimposing a plurality of strip-shaped patterns parallel to the x direction and a plurality of strip-shaped patterns parallel to the y direction so as to cross each other. It is formed with. The strip pattern parallel to the x direction of the light shielding film 15 is arranged so as to overlap the gate wiring 4, and the strip pattern parallel to the y direction of the light shielding film 15 is arranged to overlap with the data wiring 5.

上記構成からなる液晶表示装置においては、図示しないバックライト光源から入射した光が遮光膜15で遮光される。このため、遮光膜15をブラックマトリクスの代わりに用いることができる。また、データ配線5等で反射した光が遮光膜15で遮光されるため、不要な反射光の影響を低減してコントラストの向上を図ることができる。   In the liquid crystal display device having the above configuration, light incident from a backlight light source (not shown) is shielded by the light shielding film 15. For this reason, the light shielding film 15 can be used instead of the black matrix. Further, since the light reflected by the data wiring 5 or the like is shielded by the light shielding film 15, the influence of unnecessary reflected light can be reduced and the contrast can be improved.

なお、上記第4実施形態においては、遮光膜15をマトリクス配列で形成したが、本発明はこれに限らず、例えば遮光膜15をストライプ配列で形成してもよい。   In the fourth embodiment, the light shielding film 15 is formed in a matrix arrangement. However, the present invention is not limited to this. For example, the light shielding film 15 may be formed in a stripe arrangement.

本発明が適用される液晶表示装置の基本的な構成を示す概略断面図である。It is a schematic sectional drawing which shows the fundamental structure of the liquid crystal display device with which this invention is applied. 本発明の第1実施形態に係る液晶表示装置の構成として、特に、下部基板の構成を示す図である。1 is a diagram showing a configuration of a lower substrate, in particular, as a configuration of a liquid crystal display device according to a first embodiment of the present invention. 本発明の第2実施形態に係る液晶表示装置の構成として、特に、下部基板の構成を示す図である。It is a figure which shows especially the structure of a lower substrate as a structure of the liquid crystal display device which concerns on 2nd Embodiment of this invention. 本発明の第3実施形態に係る液晶表示装置の構成として、特に、下部基板の構成を示す図である。It is a figure which shows especially the structure of a lower board | substrate as a structure of the liquid crystal display device which concerns on 3rd Embodiment of this invention. 本発明の第4実施形態に係る液晶表示装置の構成として、特に、下部基板の構成を示す図である。It is a figure which shows especially the structure of a lower substrate as a structure of the liquid crystal display device which concerns on 4th Embodiment of this invention.

符号の説明Explanation of symbols

1…下部基板、2…上部基板、3…液晶層、4…ゲート配線、5…データ配線、6…付加配線、7,8,9…層間絶縁膜、10…画素電極、11…共通電極、12…単位画素領域、14…光反射膜、15…遮光膜   DESCRIPTION OF SYMBOLS 1 ... Lower substrate, 2 ... Upper substrate, 3 ... Liquid crystal layer, 4 ... Gate wiring, 5 ... Data wiring, 6 ... Additional wiring, 7, 8, 9 ... Interlayer insulating film, 10 ... Pixel electrode, 11 ... Common electrode, 12 ... Unit pixel region, 14 ... Light reflecting film, 15 ... Light shielding film

Claims (10)

第1の基板と、
前記第1の基板に対向する第2の基板と、
前記第1の基板と前記第2の基板との間に設けられた液晶層とを備え、
前記第1の基板は、
単位画素領域を区画するデータ配線及びゲート配線を含む3層以上の層構造を有する複数の配線と、
前記複数の配線のうち、第1の配線を被覆する第1の絶縁膜と、
前記第1の絶縁膜上に形成された第2の配線を被覆する第2の絶縁膜と、
前記第2の絶縁膜上に形成された第3の配線を被覆する第3の絶縁膜と、
前記単位画素領域に保持容量を形成する上層透明電極及び下層透明電極とを有し、
前記第3の配線を前記下層透明電極と同層に形成するとともに、前記上層透明電極及び前記下層透明電極の間に前記第3の絶縁膜を介在させて前記保持容量を形成してなる
ことを特徴とする液晶表示装置。
A first substrate;
A second substrate facing the first substrate;
A liquid crystal layer provided between the first substrate and the second substrate;
The first substrate is
A plurality of wirings having a layer structure of three or more layers including a data wiring and a gate wiring partitioning the unit pixel region;
A first insulating film covering the first wiring among the plurality of wirings;
A second insulating film covering the second wiring formed on the first insulating film;
A third insulating film covering the third wiring formed on the second insulating film;
An upper transparent electrode and a lower transparent electrode that form a storage capacitor in the unit pixel region;
The third wiring is formed in the same layer as the lower transparent electrode, and the storage capacitor is formed by interposing the third insulating film between the upper transparent electrode and the lower transparent electrode. A characteristic liquid crystal display device.
前記第3の配線を前記単位画素領域外に配置してなる
ことを特徴とする請求項1記載の液晶表示装置。
The liquid crystal display device according to claim 1, wherein the third wiring is disposed outside the unit pixel region.
前記第3の配線を前記単位画素領域内に配置してなる
ことを特徴とする請求項1記載の液晶表示装置。
The liquid crystal display device according to claim 1, wherein the third wiring is arranged in the unit pixel region.
前記第3の配線は金属配線からなり、
前記第3の絶縁膜は前記金属配線の腐食を防止する腐食防止膜として機能する
ことを特徴とする請求項1記載の液晶表示装置。
The third wiring is made of metal wiring,
The liquid crystal display device according to claim 1, wherein the third insulating film functions as a corrosion preventing film that prevents corrosion of the metal wiring.
前記単位画素領域内に配置された前記第3の配線は遮光膜を兼ねる
ことを特徴とする請求項3記載の液晶表示装置。
The liquid crystal display device according to claim 3, wherein the third wiring arranged in the unit pixel region also serves as a light shielding film.
前記単位画素領域内に配置された前記第3の配線は光反射膜を兼ねる
ことを特徴とする請求項3記載の液晶表示装置。
The liquid crystal display device according to claim 3, wherein the third wiring arranged in the unit pixel region also serves as a light reflecting film.
前記上層透明電極をスリット構造に形成してなる
ことを特徴とする請求項1記載の液晶表示装置。
The liquid crystal display device according to claim 1, wherein the upper transparent electrode is formed in a slit structure.
前記第3の絶縁膜は無機絶縁膜からなる
ことを特徴とする請求項1記載の液晶表示装置。
The liquid crystal display device according to claim 1, wherein the third insulating film is made of an inorganic insulating film.
前記第2の絶縁膜は無機絶縁膜からなる
ことを特徴とする請求項1記載の液晶表示装置。
The liquid crystal display device according to claim 1, wherein the second insulating film is made of an inorganic insulating film.
前記第2の絶縁膜はSOG(Spin on Grass)膜からなる
ことを特徴とする請求項1記載の液晶表示装置。
The liquid crystal display device according to claim 1, wherein the second insulating film is an SOG (Spin on Grass) film.
JP2007122371A 2007-05-07 2007-05-07 Liquid crystal display Active JP5288726B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007122371A JP5288726B2 (en) 2007-05-07 2007-05-07 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007122371A JP5288726B2 (en) 2007-05-07 2007-05-07 Liquid crystal display

Publications (3)

Publication Number Publication Date
JP2008276108A true JP2008276108A (en) 2008-11-13
JP2008276108A5 JP2008276108A5 (en) 2010-06-17
JP5288726B2 JP5288726B2 (en) 2013-09-11

Family

ID=40054111

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007122371A Active JP5288726B2 (en) 2007-05-07 2007-05-07 Liquid crystal display

Country Status (1)

Country Link
JP (1) JP5288726B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015123915A1 (en) * 2014-02-24 2015-08-27 京东方科技集团股份有限公司 Active matrix organic light-emitting diode array substrate, manufacturing method and display device
CN114185458A (en) * 2021-12-10 2022-03-15 Tcl华星光电技术有限公司 Display device and display panel thereof

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05216067A (en) * 1992-02-04 1993-08-27 Sony Corp Thin-film transistor array
JPH06148684A (en) * 1992-11-13 1994-05-27 Nec Corp Liquid crystal display element
JPH0926603A (en) * 1995-05-08 1997-01-28 Semiconductor Energy Lab Co Ltd Display device
JP2000267128A (en) * 1999-03-17 2000-09-29 Semiconductor Energy Lab Co Ltd Semiconductor device
JP2001033818A (en) * 1999-07-21 2001-02-09 Sharp Corp Liquid crystal display device
JP2006245031A (en) * 2005-02-28 2006-09-14 Casio Comput Co Ltd Thin film transistor panel
JP2007004125A (en) * 2005-05-25 2007-01-11 Sanyo Epson Imaging Devices Corp Liquid crystal device and electronic apparatus

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05216067A (en) * 1992-02-04 1993-08-27 Sony Corp Thin-film transistor array
JPH06148684A (en) * 1992-11-13 1994-05-27 Nec Corp Liquid crystal display element
JPH0926603A (en) * 1995-05-08 1997-01-28 Semiconductor Energy Lab Co Ltd Display device
JP2000267128A (en) * 1999-03-17 2000-09-29 Semiconductor Energy Lab Co Ltd Semiconductor device
JP2001033818A (en) * 1999-07-21 2001-02-09 Sharp Corp Liquid crystal display device
JP2006245031A (en) * 2005-02-28 2006-09-14 Casio Comput Co Ltd Thin film transistor panel
JP2007004125A (en) * 2005-05-25 2007-01-11 Sanyo Epson Imaging Devices Corp Liquid crystal device and electronic apparatus

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015123915A1 (en) * 2014-02-24 2015-08-27 京东方科技集团股份有限公司 Active matrix organic light-emitting diode array substrate, manufacturing method and display device
US9385171B2 (en) 2014-02-24 2016-07-05 Boe Technology Group Co., Ltd. Active matrix organic light-emitting diode array substrate, manufacturing method thereof and display device including the same
CN114185458A (en) * 2021-12-10 2022-03-15 Tcl华星光电技术有限公司 Display device and display panel thereof
CN114185458B (en) * 2021-12-10 2023-12-01 Tcl华星光电技术有限公司 Display device and display panel thereof

Also Published As

Publication number Publication date
JP5288726B2 (en) 2013-09-11

Similar Documents

Publication Publication Date Title
JP4619997B2 (en) Liquid crystal display device and manufacturing method thereof
JP5616072B2 (en) FFS mode liquid crystal display device and manufacturing method thereof
JP5647901B2 (en) Liquid crystal display
JP2015049426A (en) Liquid crystal display device
JP2004212952A (en) Reflection transmission liquid crystal display device and its manufacturing method
JP2002268074A (en) Liquid crystal display device
JP2019160174A (en) Liquid crystal display panel
JP2018031977A (en) Display device
JP2018116227A (en) Display device
KR100553286B1 (en) Active matrix substrate, liquid crystal display panel of transflective type, and liquid crystal display device of transflective type
JP4049639B2 (en) Substrate for liquid crystal display device and liquid crystal display device including the same
JP5066943B2 (en) Liquid crystal display
KR101887691B1 (en) Method of fabricating fringe field switching liquid crystal display device
JP4363473B2 (en) Transflective liquid crystal display panel and electronic equipment
US20090128765A1 (en) Display device
JP5288726B2 (en) Liquid crystal display
JP2009036800A (en) Transflective liquid crystal display panel and electronic device
JP2007093859A (en) Liquid crystal device and electronic apparatus
WO2007139198A1 (en) Semitransparent liquid crystal display
JP2007148239A (en) Liquid crystal display device
JP2011123151A (en) Liquid crystal device and electronic device
JP2005283870A (en) Image display apparatus
JP5008858B2 (en) Liquid crystal display
JP4511248B2 (en) Liquid crystal display
US20180151761A1 (en) Display device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20091013

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091013

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100426

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100426

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120326

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20120330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130528

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130604

R150 Certificate of patent or registration of utility model

Ref document number: 5288726

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250