JP2008272190A - Door opening detection apparatus and method - Google Patents

Door opening detection apparatus and method Download PDF

Info

Publication number
JP2008272190A
JP2008272190A JP2007118987A JP2007118987A JP2008272190A JP 2008272190 A JP2008272190 A JP 2008272190A JP 2007118987 A JP2007118987 A JP 2007118987A JP 2007118987 A JP2007118987 A JP 2007118987A JP 2008272190 A JP2008272190 A JP 2008272190A
Authority
JP
Japan
Prior art keywords
power supply
door
door opening
opening detection
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007118987A
Other languages
Japanese (ja)
Inventor
Tsunehisa Takahashi
倫久 高橋
Keisuke Ishibashi
敬介 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp, Omron Tateisi Electronics Co filed Critical Omron Corp
Priority to JP2007118987A priority Critical patent/JP2008272190A/en
Publication of JP2008272190A publication Critical patent/JP2008272190A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To accurately detect opening of a door by an inexpensive configuration. <P>SOLUTION: A flip-flop circuit FF1 stores a Hi signal as prescribed data by a reset signal. When it is detected that the door is opened and an opening detection switch SW1 is turned ON, an auxiliary power source V<SB>0</SB>inputs a pulse signal to the clock signal input terminal of the flip-flop circuit FF1, inputs a Low signal to a grounded data input terminal, and thus updates stored prescribed Hi data to Low data. The opening decision part 4b of a control part 4 decides whether the opening of the door is detected depending on whether the Hi data are stored in the flip-flop circuit FF1. This invention is applicable to a monitoring system. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、扉開放検出装置および方法に関し、特に、安価な構成により、遊技機の扉の不正な開放を確実に検出できるようにした扉開放検出装置および方法に関する。   The present invention relates to a door opening detection device and method, and more particularly, to a door opening detection device and method that can reliably detect an unauthorized opening of a gaming machine door with an inexpensive configuration.

遊技店において、閉店後の遊技機の不正改造防止が課題となっており、遊技機の電源遮断後に扉の開放を監視する機能が求められている。   In game stores, prevention of unauthorized modification of game machines after closing has become an issue, and a function of monitoring the opening of a door after the power supply of the game machine is cut off is required.

現状において、遊技機単体には扉開閉検出機能は搭載されているものの、遊技機の電源供給時しか動作しないものが一般的である。   Currently, a single gaming machine is generally equipped with a door opening / closing detection function, but only operates when power is supplied to the gaming machine.

そこで、予め充電されたコンデンサの電荷を扉が開放された際に放電することで、無電源期間中の扉開放を検出する手段が提案されている(特許文献1参照)。   In view of this, there has been proposed means for detecting the door opening during the non-power supply period by discharging the charge of the capacitor charged in advance when the door is opened (see Patent Document 1).

また、遊技店の設備として、扉開閉検出機能の開閉信号を直接ホールコンピュータに送信する構成や、カバー開閉信号をコントローラに記憶し報知・動作停止処理をする構成などが提案されている(特許文献2,3参照)。   In addition, as the equipment of the amusement store, a configuration in which an open / close signal of a door open / close detection function is directly transmitted to the hall computer, a configuration in which a cover open / close signal is stored in a controller and a notification / operation stop process is proposed (Patent Literature) 2 and 3).

また最近では、遊技機本体にバッテリと開閉検出機能を設けるようにさせ、常に開閉時刻などの履歴を記録し、履歴データをホールコンピュータと通信する構成も提案されている(特許文献4参照)。これは、製品出荷時から常時一定時間毎に開閉状態を検出、記録し、かつ監視ユニットが固有IDを持つことで不正交換を防止するものである。   Recently, there has also been proposed a configuration in which a gaming machine body is provided with a battery and an opening / closing detection function, and a history such as opening / closing time is always recorded, and history data is communicated with a hall computer (see Patent Document 4). This is to detect and record the open / closed state at regular intervals from the time of product shipment, and to prevent unauthorized replacement by having a unique ID for the monitoring unit.

特開2001−340595号公報JP 2001-340595 A 特開2001−009137号公報JP 2001-009137 A 特開2005−218597号公報JP 2005-218597 A 特開2003−159466号公報JP 2003-159466 A

しかしながら、上述した特許文献1に記載の技術においては、扉開放によりコンデンサの電荷を放電した後に、外部電源を用いてコンデンサに再充電することで容易に元の状態に復帰させることができ、扉の不正な開放があったことを示す痕跡が残らない恐れがある。   However, in the technique described in Patent Document 1 described above, after discharging the charge of the capacitor by opening the door, it can be easily restored to the original state by recharging the capacitor using an external power source. There is a risk that no trace will be left indicating that there was an unauthorized opening.

また、特許文献2に記載の技術においては、扉開閉信号をホールコンピュータに送信する場合、閉店後もホールコンピュータを稼動させておく必要があり、開閉検出機能を実現する配線が短絡されるなどにより、容易に機能が無効化される恐れがある。   In the technique described in Patent Document 2, when a door open / close signal is transmitted to the hall computer, it is necessary to keep the hall computer running even after the store is closed, and the wiring for realizing the opening / closing detection function is short-circuited. The function may be easily invalidated.

さらに、特許文献3に記載の技術においては、扉開閉信号の記憶する機構としてラッチ回路が利用されているが、外部からクリア信号が入力されることで、容易に記憶内容が変更され、元の状態に復帰させられてしまい、扉の不正な開放があったことを示す痕跡が残らない恐れがある。   Furthermore, in the technique described in Patent Document 3, a latch circuit is used as a mechanism for storing a door opening / closing signal. However, when a clear signal is input from the outside, the stored content is easily changed, and the original There is a risk that it will be returned to the state and no trace will be left indicating that the door has been opened improperly.

また、特許文献4に記載の技術においては、バッテリを用いて開閉履歴を記憶する構成であるため、複雑な処理を実行するための演算装置や、プログラムおよび履歴データを保存するための大容量の記憶機構が必要になるため高価となる恐れがある。また、処理の多くを遊技店の全体を管理する演算処理装置に頼る構成となるため、やはり、コスト高となる恐れがある。   Moreover, in the technique described in Patent Document 4, since the configuration is such that the opening / closing history is stored using a battery, an arithmetic device for executing complicated processing, a large capacity for storing programs and history data, and the like. Since a storage mechanism is required, it may be expensive. In addition, since much of the processing depends on an arithmetic processing device that manages the entire amusement store, there is a risk that the cost may increase.

本発明はこのような状況に鑑みてなされたものであり、例えば、電源の投入を停止した後、遊技機の扉の開放を検出し、検出結果を保持すると共に、保持された検出結果を不正に操作できないようにすることで、安価で、かつ、確実に扉の開放を検出できるようにするものである。   The present invention has been made in view of such a situation. For example, after turning off the power supply, the opening of the door of the gaming machine is detected, the detection result is held, and the held detection result is illegal. Therefore, it is possible to detect the opening of the door reliably and inexpensively.

本発明の一側面の扉開放検出装置は、所定のデータを記憶する記憶手段と、扉の開放を検出し、前記扉の開放が検出された場合、前記記憶手段により記憶された前記所定のデータを、前記所定のデータとは異なる他の所定のデータに更新する更新手段とを含む。   The door opening detection device according to one aspect of the present invention includes a storage unit that stores predetermined data, and the predetermined data stored by the storage unit when the opening of the door is detected by detecting the opening of the door. Updating means for updating the data to other predetermined data different from the predetermined data.

所定のパターンの信号が入力されることにより、前記記憶手段に前記所定のデータを記憶させるリセット手段をさらに含ませるようにすることができる。   When a signal having a predetermined pattern is input, the storage unit can further include a reset unit that stores the predetermined data.

主電源が停止されるとき投入される補助電源をさらに含ませるようにすることができ、前記記憶手段には、主電源が停止され、補助電源に切り替わるとき、前記所定のデータを記憶させるようにすることができる。   An auxiliary power source that is turned on when the main power source is stopped can be further included, and the storage unit stores the predetermined data when the main power source is stopped and switched to the auxiliary power source. can do.

主電源よりも電圧の低い補助電源をさらに含ませるようにすることができ、前記補助電源とダイオードとが順方向に接続されて、前記記憶手段に電力を供給させ、直列に接続されている前記補助電源と前記ダイオードとに対して、並列に主電源が接続されるようにすることができる。   An auxiliary power supply having a voltage lower than that of the main power supply can be further included, and the auxiliary power supply and the diode are connected in a forward direction to supply power to the storage means, and the power supply is connected in series. A main power supply can be connected in parallel to the auxiliary power supply and the diode.

直列に接続されている前記補助電源と前記ダイオードとに対して、並列に主電源と前記ダイオードとは異なる他のダイオードが順方向に接続されるようにすることができる。   Other diodes different from the main power supply and the diode may be connected in the forward direction in parallel to the auxiliary power supply and the diode connected in series.

前記記憶手段により記憶される前記所定のデータを記憶、または、読み出す信号線を接続、または、切断する切替手段をさらに含ませるようにすることができ、前記主電源からの電力供給が停止している場合、前記切替手段には、前記信号線を切断させるようにすることができる。   A switching means for connecting or disconnecting the signal line for storing or reading the predetermined data stored by the storage means can be further included, and power supply from the main power supply is stopped. If so, the switching means can be made to disconnect the signal line.

前記記憶手段は、D型フリップフロップとすることができる。   The storage means may be a D-type flip-flop.

前記更新手段には、接点スイッチ、近接スイッチ、光学スイッチ、または磁気スイッチを含ませるようにすることができる。   The update means may include a contact switch, a proximity switch, an optical switch, or a magnetic switch.

前記記憶手段により前記所定のデータが記憶されているか否かにより前記扉の開放が検出されたか否かを判定する判定手段をさらに含ませるようにすることができる。   The storage unit may further include a determination unit that determines whether the opening of the door is detected based on whether the predetermined data is stored.

本発明の一側面の扉開放検出方法は、所定のデータを記憶する記憶ステップと、扉の開放を検出し、前記扉の開放が検出された場合、前記記憶ステップの処理により記憶された前記所定のデータを、前記所定のデータとは異なる他の所定のデータに更新する更新ステップとを含む。   The door opening detection method according to one aspect of the present invention includes a storage step of storing predetermined data, and the opening of the door is detected, and when the opening of the door is detected, the predetermined opening stored by the processing of the storage step. And updating the data to other predetermined data different from the predetermined data.

本発明の遊技機には、請求項1に記載の扉開放検出装置を含ませるようにすることができる。   The gaming machine of the present invention can include the door opening detection device according to claim 1.

本発明の一側面の扉開放検出装置および方法においては、所定のデータが記憶され、扉の開放が検出され、前記扉の開放が検出された場合、記憶された前記所定のデータが、前記所定のデータとは異なる他の所定のデータに更新される。   In the door opening detection device and method according to one aspect of the present invention, when predetermined data is stored, door opening is detected, and opening of the door is detected, the stored predetermined data is stored in the predetermined data. The data is updated to other predetermined data different from the data.

本発明の一側面の扉開放検出装置における、所定のデータを記憶する記憶手段とは、例えば、フリップフロップ回路であり、扉の開放を検出し、前記扉の開放が検出された場合、前記記憶手段により記憶された前記所定のデータを、前記所定のデータとは異なる他の所定のデータに更新する更新手段とは、例えば、開放検出スイッチである。   In the door opening detection device according to one aspect of the present invention, the storage means for storing predetermined data is, for example, a flip-flop circuit, and detects the opening of the door, and the storage is detected when the opening of the door is detected. The update means for updating the predetermined data stored by the means to other predetermined data different from the predetermined data is, for example, an open detection switch.

すなわち、遊技機電源部からの電力供給が停止する直前のタイミングで、フリップフロップ回路が、所定のデータを記憶し、前記扉の開放が検出された場合、開放検出スイッチによりフリップフロップ回路にクロック信号を供給することで、記憶された前記所定のデータが、前記所定のデータとは異なる他の所定のデータに更新される。このため、制御部の開放判定部は、遊技機電源部から電源供給が開始されるタイミングで、フリップフロップ回路により記憶された前記所定のデータが記憶されていれば、扉の開放が検出されておらず、前記所定のデータとは異なる他の所定のデータに更新されていれば、扉の開放が検出されたものと判断する。   That is, at a timing immediately before the power supply from the gaming machine power supply is stopped, the flip-flop circuit stores predetermined data, and when the opening of the door is detected, a clock signal is sent to the flip-flop circuit by the opening detection switch. , The stored predetermined data is updated to other predetermined data different from the predetermined data. For this reason, if the predetermined data stored by the flip-flop circuit is stored at the timing when power supply from the gaming machine power supply unit is started, the opening determination unit of the control unit detects the opening of the door. If it is updated to other predetermined data different from the predetermined data, it is determined that the opening of the door has been detected.

これにより、遊技機の電源供給が停止してから次に電源が供給されるまでの間に、不正に扉が開放されると、フリップフロップ回路には、所定のデータとは異なる他の所定のデータに更新されることになるので、電源供給が停止している間に、何らかの理由により扉の開放が検出されたことを認識することができる。   As a result, if the door is illegally opened between the time when the power supply of the gaming machine is stopped and the time when power is supplied next time, the flip-flop circuit has another predetermined data different from the predetermined data. Since the data is updated, it is possible to recognize that the opening of the door is detected for some reason while the power supply is stopped.

結果として、電源の投入を停止した後、遊技機の扉の開放を検出し、検出結果が不正に操作できないので、安価で、かつ、確実に扉の開放を検出することが可能となる。   As a result, the opening of the door of the gaming machine is detected after the power is turned off, and the detection result cannot be manipulated illegally, so that it is possible to detect the opening of the door reliably and inexpensively.

本発明によれば、安価で、かつ、確実に扉の開放を検出することが可能となる。   According to the present invention, it is possible to detect opening of a door reliably and inexpensively.

以下に本発明の実施の形態を説明するが、本発明の構成要件と、発明の詳細な説明に記載の実施の形態との対応関係を例示すると、次のようになる。この記載は、本発明をサポートする実施の形態が、発明の詳細な説明に記載されていることを確認するためのものである。従って、発明の詳細な説明中には記載されているが、本発明の構成要件に対応する実施の形態として、ここには記載されていない実施の形態があったとしても、そのことは、その実施の形態が、その構成要件に対応するものではないことを意味するものではない。逆に、実施の形態が構成要件に対応するものとしてここに記載されていたとしても、そのことは、その実施の形態が、その構成要件以外の構成要件には対応しないものであることを意味するものでもない。   Embodiments of the present invention will be described below. Correspondences between the configuration requirements of the present invention and the embodiments described in the detailed description of the present invention are exemplified as follows. This description is to confirm that the embodiments supporting the present invention are described in the detailed description of the invention. Accordingly, although there are embodiments that are described in the detailed description of the invention but are not described here as embodiments corresponding to the constituent elements of the present invention, It does not mean that the embodiment does not correspond to the configuration requirements. Conversely, even if an embodiment is described here as corresponding to a configuration requirement, that means that the embodiment does not correspond to a configuration requirement other than the configuration requirement. It's not something to do.

すなわち、本発明の一側面の扉開放検出装置は、所定のデータを記憶する記憶手段(例えば、図1のフリップフロップ回路FF1)と、扉の開放を検出し、前記扉の開放が検出された場合、前記記憶手段により記憶された前記所定のデータを、前記所定のデータとは異なる他の所定のデータに更新する更新手段(例えば、図1の開放検出スイッチSW1)とを含む。   That is, the door opening detection device according to one aspect of the present invention detects storage opening (for example, the flip-flop circuit FF1 in FIG. 1) for storing predetermined data and the opening of the door, and the opening of the door is detected. In this case, update means (for example, an open detection switch SW1 in FIG. 1) for updating the predetermined data stored by the storage means to other predetermined data different from the predetermined data is included.

所定のパターンの信号が入力されることにより、前記記憶手段に前記所定のデータを記憶させるリセット手段(例えば、図1の制御部4のリセット管理部4a)をさらに含ませるようにすることができる。   When a signal having a predetermined pattern is input, the storage unit can further include a reset unit (for example, the reset management unit 4a of the control unit 4 in FIG. 1) that stores the predetermined data. .

主電源(例えば、図1の遊技機電源部V5)が停止されるとき投入される補助電源(例えば、図1の補助電源V0)をさらに含ませるようにすることができ、前記記憶手段(例えば、図1のフリップフロップ回路FF1)には、主電源が停止され、補助電源に切り替わるとき、前記所定のデータを記憶させるようにすることができる。 An auxiliary power supply (for example, the auxiliary power supply V 0 in FIG. 1) that is turned on when the main power supply (for example, the gaming machine power supply unit V 5 in FIG. 1) is stopped can be further included. (For example, the flip-flop circuit FF1 in FIG. 1) can store the predetermined data when the main power supply is stopped and switched to the auxiliary power supply.

主電源(例えば、図1の遊技機電源部V5)よりも電圧の低い補助電源(例えば、図1の補助電源V0)をさらに含ませるようにすることができ、前記補助電源とダイオード(例えば、図1のダイオードD1)とが順方向に接続されて、前記記憶手段に電力を供給させ、直列に接続されている前記補助電源と前記ダイオードとに対して、並列に主電源が接続されるようにすることができる。 An auxiliary power source (for example, auxiliary power source V 0 in FIG. 1) having a voltage lower than that of the main power source (for example, gaming machine power source V 5 in FIG. 1) can be further included. For example, the diode D1) of FIG. 1 is connected in the forward direction to supply power to the storage means, and the main power supply is connected in parallel to the auxiliary power supply and the diode connected in series. You can make it.

直列に接続されている前記補助電源と前記ダイオードとに対して、並列に主電源と前記ダイオードとは異なる他のダイオード(例えば、図1のダイオードD2)が順方向に接続されるようにすることができる。   The main power supply and another diode different from the diode (for example, the diode D2 in FIG. 1) are connected in parallel to the auxiliary power supply and the diode connected in series. Can do.

前記記憶手段により記憶される前記所定のデータを記憶、または、読み出す信号線を接続、または、切断する切替手段(例えば、図14のスイッチSW11,SW12)をさらに含ませるようにすることができ、前記主電源からの電力供給が停止している場合、前記切替手段には、前記信号線を切断させるようにすることができる。   Switching means (for example, switches SW11 and SW12 in FIG. 14) for connecting or disconnecting the signal line for storing or reading the predetermined data stored by the storage means can be further included. When power supply from the main power supply is stopped, the switching unit can disconnect the signal line.

前記記憶手段(例えば、図1のフリップフロップ回路FF1)は、D型フリップフロップとすることができる。   The storage means (for example, the flip-flop circuit FF1 in FIG. 1) can be a D-type flip-flop.

前記更新手段(例えば、図1の開放検出スイッチSW1)には、接点スイッチ、近接スイッチ、光学スイッチ、または磁気スイッチを含ませるようにすることができる。   The update means (for example, the open detection switch SW1 in FIG. 1) may include a contact switch, a proximity switch, an optical switch, or a magnetic switch.

前記記憶手段により前記所定のデータが記憶されているか否かにより前記扉の開放が検出されたか否かを判定する判定手段(例えば、図1の制御部4の開放判定部4b)をさらに含ませるようにすることができる。   Further included is a determination unit (for example, an opening determination unit 4b of the control unit 4 in FIG. 1) for determining whether or not the opening of the door is detected based on whether or not the predetermined data is stored in the storage unit. Can be.

本発明の一側面の扉開放検出方法は、所定のデータを記憶する記憶ステップ(例えば、図2のステップS2)と、扉の開放を検出し、前記扉の開放が検出された場合、前記記憶ステップの処理により記憶された前記所定のデータを、前記所定のデータとは異なる他の所定のデータに更新する更新ステップ(例えば、図2のステップS4)とを含む。   The door opening detection method according to one aspect of the present invention includes a storage step (for example, step S2 in FIG. 2) for storing predetermined data, and the opening of the door is detected, and when the opening of the door is detected, the storage is performed. An update step (for example, step S4 in FIG. 2) for updating the predetermined data stored by the processing of the step to other predetermined data different from the predetermined data.

図1は、本発明に係る正面扉の開放を検出する扉開放検出部を備えた遊技機の一実施の形態の構成を示す図である。   FIG. 1 is a diagram illustrating a configuration of an embodiment of a gaming machine including a door opening detection unit that detects opening of a front door according to the present invention.

遊技機には、扉開放検出部1、コネクタ2,3、制御部4、遊技機電源部5、交流電源6、および、発報部7が備えられている。   The gaming machine includes a door opening detection unit 1, connectors 2 and 3, a control unit 4, a gaming machine power supply unit 5, an AC power supply 6, and a notification unit 7.

扉開放検出部1は、遊技機の主電源である遊技機電源部5より電力供給が停止する直前に制御部4より入力される所定のデータを記憶し、図示せぬ遊技機の正面扉の開放を監視する監視状態に入る。そして、扉開放検出部1は、遊技機電源部5から電力供給が開始されるまで、図示せぬ遊技機の正面扉の開放を検出するとき、所定のデータとは異なる他の所定のデータに更新する。そして、遊技機電源部5より電源が投入されるとき、制御部4は、扉開放検出部1が、所定のデータを記憶しているか、または、他の所定のデータを記憶しているかに基づいて、正面扉の開放の検出の有無を判定する。   The door opening detection unit 1 stores predetermined data input from the control unit 4 immediately before the supply of power from the gaming machine power supply unit 5 which is a main power source of the gaming machine is stopped, and the door opening detection unit 1 Enter the monitoring state to monitor opening. When the door opening detecting unit 1 detects the opening of the front door of the gaming machine (not shown) until the power supply from the gaming machine power supply unit 5 is started, the door opening detecting unit 1 sets other predetermined data different from the predetermined data. Update. When power is turned on from the gaming machine power supply unit 5, the control unit 4 is based on whether the door opening detection unit 1 stores predetermined data or other predetermined data. Then, it is determined whether or not the opening of the front door is detected.

コネクタ2,3は、扉開放検出部1を遊技機より単独で組み付け、または取り外せるように設けられた、相互に凹凸形状からなる接続端子である。また、コネクタ2,3は、図1の上から遊技機電源部5より扉開放検出部1に供給されてくる電力供給線、制御部4のリセット端子RESより扉開放検出部1に入力されるリセット信号を伝送するリセット信号線、扉開放検出部1に記憶している開放検出信号を伝送する開放検出信号線、および接地部分に接続されている接地線をそれぞれ接続している。   The connectors 2 and 3 are connecting terminals each having an uneven shape provided so that the door opening detection unit 1 can be assembled or removed independently from the gaming machine. The connectors 2 and 3 are input to the door opening detection unit 1 from the power supply line supplied from the gaming machine power supply unit 5 to the door opening detection unit 1 from the top of FIG. 1 and the reset terminal RES of the control unit 4. A reset signal line for transmitting a reset signal, an open detection signal line for transmitting an open detection signal stored in the door open detection unit 1, and a ground line connected to the ground portion are connected.

制御部4は、交流電源6からの交流電源を直流電源に変換する遊技機電源部5より供給される直流の電力により動作し、遊技機の動作の全体を管理すると共に、扉開放検出部1の動作を制御する。また、制御部4は、使用者により図示せぬ操作部が操作されてスイッチSW2がOFFにされると、電力供給が完全に停止するまでの時間に(約0.1秒程度の間に)、各種のデータを図示せぬ不揮発性のメモリに記憶させると共に、リセット管理部4aを制御して、リセット端子RESよりリセット信号を扉開放検出部1に入力させる。また、制御部4は、スイッチSW2がONに操作されると、開放判定部4bを制御して、端子VINに入力される扉開放検出部1からの開放検出信号を受信させると共に、受信した開放検出信号に基づいて、電源供給が停止されている間に、図示せぬ遊技機の正面扉が開放されているか否か、すなわち、不正開放が検出されたか否かを判定させて、判定結果に対応して発報部7を動作させ、不正な扉の開放があったことを発報させる。 The control unit 4 operates with direct current power supplied from the gaming machine power source unit 5 that converts the alternating current power source from the alternating current power source 6 into a direct current power source, manages the overall operation of the gaming machine, and opens the door opening detection unit 1. To control the operation. In addition, when the operation unit (not shown) is operated by the user and the switch SW2 is turned off, the control unit 4 performs various kinds of processing until the power supply is completely stopped (for about 0.1 second). Is stored in a non-volatile memory (not shown) and the reset management unit 4a is controlled to input a reset signal to the door opening detection unit 1 from the reset terminal RES. In addition, when the switch SW2 is turned on, the control unit 4 controls the opening determination unit 4b to receive and receive the opening detection signal from the door opening detection unit 1 input to the terminal V IN . Based on the opening detection signal, while the power supply is stopped, it is determined whether or not the front door of the gaming machine (not shown) is opened, that is, whether or not unauthorized opening is detected, and the determination result In response to this, the reporting unit 7 is operated to report that there has been an unauthorized opening of the door.

遊技機電源部5は、交流電源6より供給される交流電源を遊技機で使用可能な直流電源に変換し、扉開放検出部1および制御部4に供給する。遊技機で使用可能な電力の電圧としては、例えば、5Vである。以降においては、5Vであるものとして説明を進めるが、当然のことながらそれ以外の電圧でもよい。   The gaming machine power supply unit 5 converts the AC power supplied from the AC power supply 6 into a DC power supply that can be used in the gaming machine, and supplies it to the door opening detection unit 1 and the control unit 4. The voltage of power that can be used in the gaming machine is, for example, 5V. In the following, the description will be made assuming that the voltage is 5 V, but it goes without saying that other voltages may be used.

次に、扉開放検出部1の構成例について説明する。扉開放検出部1は、フリップフロップ回路FF1、ダイオードD1,D2、抵抗R1、補助電源V0、および扉開放検出スイッチSW1から構成されている。 Next, a configuration example of the door opening detection unit 1 will be described. The door opening detection unit 1 includes a flip-flop circuit FF1, diodes D1 and D2, a resistor R1, an auxiliary power source V 0 , and a door opening detection switch SW1.

フリップフロップ回路FF1は、D型フリップフロップ回路であり、電源端子Vcc、プリセット端子PRE、データ入力端子D、クロック信号入力端子CK、クリア端子CLR、グランド端子GND、正出力端子Q、および負出力端子Q’(図1中においては、Qの上部にバーが表記されているが、本明細書中においては、表示の都合上「Q’」と称するものとする)が設けられている。   The flip-flop circuit FF1 is a D-type flip-flop circuit, and includes a power supply terminal Vcc, a preset terminal PRE, a data input terminal D, a clock signal input terminal CK, a clear terminal CLR, a ground terminal GND, a positive output terminal Q, and a negative output terminal. Q ′ (in FIG. 1, a bar is shown above Q, but in this specification, it is referred to as “Q ′” for convenience of display).

フリップフロップ回路FF1は、電源端子Vccに供給される電力により駆動し、クロック信号入力端子CKに入力されるクロック信号が立ち下がるタイミングでデータ入力端子Dに入力される信号を保持し、同一の信号を正出力端子Qより出力し、負信号を負出力端子より出力する。すなわち、クロック信号入力端子CKにクロック信号が立ち下がるタイミングで、データ入力端子DにHiのデータが入力されると、フリップフロップ回路FF1は、データであるHiを保持して、正出力端子Qより同一のHiの信号を、負出力端子Q’よりHiの負信号であるLowを出力する。逆に、クロック信号入力端子CKにクロック信号が立ち下がるタイミングで、データ入力端子DにLowのデータが入力されると、フリップフロップ回路FF1は、データであるLowを保持して、正出力端子Qより同一のLowの信号を、負出力端子Q’よりLowの負信号であるHiを出力する。   The flip-flop circuit FF1 is driven by the power supplied to the power supply terminal Vcc, holds the signal input to the data input terminal D at the timing when the clock signal input to the clock signal input terminal CK falls, and the same signal Is output from the positive output terminal Q, and a negative signal is output from the negative output terminal. That is, when Hi data is input to the data input terminal D at the timing when the clock signal falls to the clock signal input terminal CK, the flip-flop circuit FF1 holds Hi, which is data, from the positive output terminal Q. The same Hi signal is output from the negative output terminal Q ′ as Low, which is a Hi negative signal. On the other hand, when Low data is input to the data input terminal D at the timing when the clock signal falls to the clock signal input terminal CK, the flip-flop circuit FF1 holds Low as data and the positive output terminal Q The same low signal is output from the negative output terminal Q ′ as Hi, which is a low negative signal.

また、フリップフロップ回路FF1は、プリセット端子PREにHiの信号が入力されると、クロック信号入力端子CKに入力される信号とは無関係に、正出力端子Qは強制的にHiを保持する。また、フリップフロップ回路FF1は、クリア端子CLRにHiの信号が入力されると、クロック信号入力端子CKに入力される信号とは無関係に入力された信号により正出力端子Qは強制的にLowを保持する。   In addition, when a Hi signal is input to the preset terminal PRE, the flip-flop circuit FF1 forcibly holds Hi at the positive output terminal Q regardless of the signal input to the clock signal input terminal CK. Further, when the Hi signal is input to the clear terminal CLR, the flip-flop circuit FF1 forcibly sets the positive output terminal Q to Low by the input signal regardless of the signal input to the clock signal input terminal CK. Hold.

すなわち、D型のフリップフロップ回路FF1は、1ビットのデータを記憶するメモリとして機能している。   That is, the D-type flip-flop circuit FF1 functions as a memory that stores 1-bit data.

ダイオードD1は、補助電源V0の正端子からみてフリップフロップ回路FF1の電源端子Vccの方向に対して順方向に設けられており、遊技機電源部5より電力が供給されている場合、電力の逆流を防止する。 The diode D1, as viewed from the positive terminal of the auxiliary power supply V 0 is provided in a forward direction toward the power supply terminal Vcc of the flip-flop circuit FF1, when the power from the game machine power supply unit 5 is supplied, the power of Prevent backflow.

ダイオードD2は、遊技機電源部5からみてフリップフロップ回路FF1の電源端子Vccの方向に対して順方向に設けられており、遊技機電源部5より電力供給が停止され、かつ、補助電源V0より電力が供給されている場合、遊技機電源部5の電位は不定となり、補助電源V0より供給される電力の逆流を防止するため、コネクタ2の電力供給線と接地線を不正に強制短絡させることによってフリップフロップ回路FF1のVccとGNDとを短絡し、リセット動作をさせる行為を防止する。 The diode D2 is provided in the forward direction with respect to the direction of the power supply terminal Vcc of the flip-flop circuit FF1 when viewed from the gaming machine power supply unit 5, the power supply from the gaming machine power supply unit 5 is stopped, and the auxiliary power supply V 0 is provided. When more power is supplied, the potential of the gaming machine power supply unit 5 becomes indefinite, and the power supply line and the ground line of the connector 2 are illegally forcibly short-circuited to prevent backflow of power supplied from the auxiliary power supply V 0. By doing so, Vcc and GND of the flip-flop circuit FF1 are short-circuited to prevent an action of performing a reset operation.

また、補助電源V0と遊技機電源部5の出力電圧V5とは、以下の式(1)の関係が満たされる関係となっている。 Further, the output voltage V 5 of the auxiliary power supply V 0 and the gaming machine power supply unit 5, has a relationship satisfying the relationship of the following equation (1).

0−Vd1<V5−Vd2
・・・(1)
V 0 −Vd1 <V 5 −Vd2
... (1)

ここで、V0は、補助電源V0の電源電圧であり、Vd2は、ダイオードD2の順方向電圧であり、V5は、遊技機電源部5より供給される電源電圧であり、Vd1は、ダイオードD1の順方向電圧である。従って、遊技機電源部5より電力供給があるとき、電源端子Vccには、(V5−Vd2)で示される電圧が印加され、遊技機電源部5からの電力供給がなくなると補助電源V0より(V0−Vd1)で示される電圧が印加される。 Here, V 0 is the power supply voltage of the auxiliary power supply V 0 , Vd2 is the forward voltage of the diode D2, V 5 is the power supply voltage supplied from the gaming machine power supply unit 5, and Vd1 is This is the forward voltage of the diode D1. Therefore, when there is a power supply from the gaming machine power supply unit 5, the power supply terminal Vcc, the voltage represented by (V 5-VD2) is applied, the auxiliary power supply from the gaming machine power supply unit 5 is eliminated supply V 0 A voltage represented by (V 0 -Vd1) is applied.

抵抗R1は、一方の端部が電源端子Vccと同電位に接続され、他方の端部がクロック信号入力端子CKに接続されており、クロック信号入力端子CKに入力される電圧を調整する。   The resistor R1 has one end connected to the same potential as the power supply terminal Vcc and the other end connected to the clock signal input terminal CK, and adjusts the voltage input to the clock signal input terminal CK.

扉開放検出スイッチSW1は、接点スイッチ、近接スイッチ、光学スイッチ、または磁気スイッチなどから構成されるスイッチであり、図示せぬ遊技機の正面に設けられた扉の開放を検出するとONにされ、それ以外の場合、すなわち、扉が閉じられている通常状態においては、OFFに設定されるスイッチである。   The door opening detection switch SW1 is a switch composed of a contact switch, a proximity switch, an optical switch, a magnetic switch, etc., and is turned on when the opening of the door provided on the front of the gaming machine (not shown) is detected. In other cases, that is, in a normal state where the door is closed, the switch is set to OFF.

次に、図2のフローチャートを参照して、図1の扉開放検出部1を備えた遊技機による扉開放検出処理について説明する。   Next, with reference to the flowchart of FIG. 2, the door opening detection process by the gaming machine provided with the door opening detection unit 1 of FIG. 1 will be described.

ステップS1において、制御部4は、遊技機電源部5を介して供給されてくる自らの電源端子Vddの電圧を検出し、遊技機本体の電源であるスイッチSW2がOFFにされたか否かを判定する。すなわち、制御部4は、電源端子Vddの電圧が、遊技機電源部5を介して供給されてくる電圧V5が5V(定格電圧)に準ずる所定の閾値Vthよりも大きいか否かを判定し、大きい場合、遊技機本体の電源がOFFにされていないとみなし、同様の処理を繰り返す。ステップS1において、例えば、図3の最上段の波形図で示されるように、時刻t1にてスイッチSW2がOFFに操作されることにより、電圧が降下し、時刻t2にて電圧V5が、所定の閾値Vthよりも小さいと判定された場合、スイッチSW2がOFFにされたものとみなし、処理はステップS2に進む。 In step S1, the control unit 4 detects the voltage of its own power supply terminal Vdd supplied through the gaming machine power supply unit 5, and determines whether or not the switch SW2 that is the power source of the gaming machine body is turned off. To do. That is, the control unit 4 determines whether or not the voltage at the power supply terminal Vdd is greater than a predetermined threshold value Vth in which the voltage V 5 supplied via the gaming machine power supply unit 5 is equal to 5 V (rated voltage). If it is larger, it is considered that the power source of the gaming machine body is not turned off, and the same processing is repeated. In step S1, for example, as shown in the uppermost waveform diagram of FIG. 3, when the switch SW2 is turned OFF at time t1, the voltage drops, and at time t2, the voltage V 5 is predetermined. If it is determined that the threshold value Vth is smaller than the threshold value Vth, it is assumed that the switch SW2 is turned off, and the process proceeds to step S2.

尚、遊技機電源部5は、交流電源6より供給される電力を5V程度の電圧に変換して扉開放検出部1および制御部4に供給しており、変換処理に係る時間があるため、スイッチSW2がOFFにされても、図3の最上段の波形図で示されるように、緩やかに電圧が降下していく。また、図3においては、最上段の波形図が遊技機電源部5の供給電圧V5の、2段目の波形図が電源端子Vccに供給される印加電圧V1の、3段目の波形図がプリセット端子PREの印加電圧V2の、4段目の波形図がクロック信号入力端子CKの印加電圧V3の、5段目の波形図が正出力端子Qの出力電圧V4のそれぞれの時系列の電位変化を示している。 Note that the gaming machine power supply unit 5 converts the power supplied from the AC power supply 6 to a voltage of about 5V and supplies it to the door opening detection unit 1 and the control unit 4, and there is time for the conversion process. Even when the switch SW2 is turned off, the voltage gradually drops as shown in the uppermost waveform diagram of FIG. Further, in FIG. 3, waveform chart of the uppermost stage of the supply voltage V 5 of the gaming machine power supply unit 5, the applied voltages V 1 to the waveform diagram of the second stage is supplied to the power supply terminal Vcc, 3-stage waveform The figure shows the applied voltage V 2 at the preset terminal PRE, the waveform diagram at the fourth stage shows the applied voltage V 3 at the clock signal input terminal CK, and the waveform chart at the fifth stage shows the output voltage V 4 at the positive output terminal Q, respectively. A time-series potential change is shown.

ステップS2において、制御部4は、リセット管理部4aを制御して、リセット端子RESより扉開放検出部1に対して、図3の3段目の波形図における時刻t2で示されるように、プリセット端子PREの印加電圧V2のパルス状のリセット信号を出力させる。この処理により、プリセット端子PREにリセット信号が入力されるので、図3の5段目の波形図で示されるように、フリップフロップ回路FF1は、強制的にLowからHiに切り替えてデータを保持して正出力端子Qより出力する。尚、図3の3段目の波形図における時刻t2からのパルス状の波形は、遊技機電源部5より供給されてくる電圧の降下に伴って波形の上部の電圧も降下している。   In step S2, the control unit 4 controls the reset management unit 4a to preset the preset from the reset terminal RES to the door opening detection unit 1 at time t2 in the third waveform diagram of FIG. A pulsed reset signal of the applied voltage V2 at the terminal PRE is output. As a result of this processing, a reset signal is input to the preset terminal PRE, so that the flip-flop circuit FF1 forcibly switches from Low to Hi as shown in the waveform diagram of the fifth stage in FIG. And output from the positive output terminal Q. In the pulse waveform from time t2 in the third-stage waveform diagram of FIG. 3, the voltage at the top of the waveform decreases as the voltage supplied from the gaming machine power supply unit 5 decreases.

この処理以降、遊技機電源部5より供給されてくる電源電圧V5は、さらに降下する。そして、電源電圧V5が、さらに降下すると、電源端子Vccの電圧V1は、図3の2段目の波形図で示されるように、時刻t3において、補助電源V0により供給される電圧V0よりダイオードD1の電圧分だけ降下した電圧Vcで安定する。これに対応して、図3の4,5段目の波形図で示されるように、クロック信号入力端子CKの電圧V3、および正出力端子Qの出力電圧V4は、時刻t3において、電圧Vcに対応して電圧降下が停止される。すなわち、時刻t3以降においては、フリップフロップ回路FF1は、自らの駆動電源を遊技機電源部5の電力供給から、補助電源V0の電力供給に切り替えている。 After this process, the power supply voltage V 5 supplied from the gaming machine power supply 5 further drops. When the power supply voltage V 5 further drops, the voltage V 1 at the power supply terminal Vcc becomes the voltage V 1 supplied by the auxiliary power supply V 0 at time t3 as shown in the second-stage waveform diagram of FIG. It stabilizes at a voltage Vc that has dropped from 0 by the voltage of the diode D1. Correspondingly, the voltage V 3 at the clock signal input terminal CK and the output voltage V 4 at the positive output terminal Q at the time t3 are as shown in the fourth and fifth waveform diagrams of FIG. The voltage drop is stopped corresponding to Vc. That is, at time t3 and later, the flip-flop circuit FF1 is their drive power from the power supply of the gaming machine power supply unit 5 is switched to the power supply of the auxiliary power supply V 0.

ステップS3において、遊技機の正面扉が開放されて、スイッチSW1がONの状態にされたか否かが判定され、例えば、扉が開放されず、スイッチSW1がOFFの状態である場合、ステップS5に進む。   In step S3, it is determined whether or not the front door of the gaming machine is opened and the switch SW1 is turned on. For example, if the door is not opened and the switch SW1 is turned off, the process proceeds to step S5. move on.

ステップS5において、制御部4は、遊技機電源部5を介して供給されてくる自らの電源端子Vddの電圧を検出し、遊技機本体の電源であるスイッチSW2がONにされたか否かを判定する。すなわち、制御部4は、電源端子Vddの電圧が、遊技機電源部5を介して供給されてくる電圧V5が5V(定格電圧)に準ずる所定の閾値Vthよりも大きいか否かを判定し、小さい場合、遊技機本体の電源がOFFのままにされているとみなし、処理は、ステップS3に戻る。すなわち、電源がONにされたと判定されるまで、ステップS3乃至S5の処理が繰り返される。 In step S5, the control unit 4 detects the voltage of its own power supply terminal Vdd supplied via the gaming machine power supply unit 5, and determines whether or not the switch SW2 that is the power source of the gaming machine body is turned on. To do. That is, the control unit 4 determines whether or not the voltage at the power supply terminal Vdd is greater than a predetermined threshold value Vth in which the voltage V 5 supplied via the gaming machine power supply unit 5 is equal to 5 V (rated voltage). If it is smaller, the power source of the gaming machine main body is regarded as being kept off, and the process returns to step S3. That is, the processes in steps S3 to S5 are repeated until it is determined that the power is turned on.

そして、ステップS5において、例えば、図3の最上段の波形図で示されるように、スイッチSW2がONに操作されることにより、電圧が上昇し、時刻t4にて電圧V5が、所定の閾値Vthよりも大きくなった場合、スイッチSW2がONにされたものとみなし、処理はステップS6に進む。 In step S5, for example, as shown in the uppermost waveform diagram of FIG. 3, when the switch SW2 is turned on, the voltage rises, and at time t4, the voltage V 5 becomes a predetermined threshold value. When it becomes larger than Vth, it is considered that the switch SW2 is turned on, and the process proceeds to step S6.

ステップS6において、制御部4は、開放判定部4bを制御して、端子VINに入力される扉開放検出部1からの開放検出信号を受信させると共に、受信した開放検出信号が電源OFF直後になされたステップS2の処理でフリップフロップ回路FF1に強制的に記憶されている信号であるか否かを判定する。すなわち、ステップS2の処理により、フリップフロップ回路FF1には、Hiの信号が記憶されていたので、開放判定部4bは、端子VINに入力される扉開放検出部1からの開放検出信号がHiのままであれば、開放検出信号は、扉の開放を検出したことを示す扉開放信号ではないので、処理は、ステップS1に戻る。 In step S6, the control unit 4 controls the opening determination unit 4b to receive the opening detection signal from the door opening detection unit 1 input to the terminal V IN , and the received opening detection signal immediately after the power is turned off. It is determined whether or not the signal is forcibly stored in the flip-flop circuit FF1 in the process of step S2. That is, since the Hi signal is stored in the flip-flop circuit FF1 by the process of step S2, the opening determination unit 4b receives the opening detection signal from the door opening detection unit 1 input to the terminal V IN as Hi. If it remains, the opening detection signal is not a door opening signal indicating that the opening of the door has been detected, so the processing returns to step S1.

一方、ステップS3において、例えば、図示せぬ遊技機の正面扉が開放されて、スイッチSW1がONの状態となった場合、ステップS4において、図4の4段目の波形図における時刻t5で示されるように、クロック信号入力端子CKへの印加電圧V3が立ち下がり信号となるため、フリップフロップ回路FF1は、データ入力端子Dに入力されているLowの信号を保持することにより、扉の開放を検出したことを示すLowの信号に更新し、図4の5段目の波形図で示されるように、時刻t5以降において、正出力端子QよりLowの信号を出力する。 On the other hand, in step S3, for example, when the front door of the gaming machine (not shown) is opened and the switch SW1 is turned on, in step S4, it is indicated by time t5 in the fourth waveform diagram of FIG. As shown, since the applied voltage V 3 to the clock signal input terminal CK becomes a falling signal, the flip-flop circuit FF1 holds the Low signal input to the data input terminal D, thereby opening the door. Is updated to a Low signal indicating that the signal is detected, and a Low signal is output from the positive output terminal Q after time t5 as shown in the fifth-stage waveform diagram of FIG.

この結果、ステップS6において、フリップフロップ回路FF1には、Lowの信号が記憶されているので、開放判定部4bは、端子VINに入力されてくる扉開放検出部1からの開放検出信号がLowであって、扉が開放されたことが記憶されているので、扉の開放が検出されたことを示す扉開放信号とみなし、処理は、ステップS7に進む。尚、図4の最上段乃至5段目までの波形図は、図3と同様の電圧の波形を示しているが、時刻t5において、正面扉が開放された場合の波形である。 As a result, since the Low signal is stored in the flip-flop circuit FF1 in Step S6, the opening determination unit 4b receives the Low detection signal from the door opening detection unit 1 input to the terminal V IN. Since it is stored that the door has been opened, it is regarded as a door opening signal indicating that the opening of the door has been detected, and the process proceeds to step S7. The waveform diagrams from the top to the fifth level in FIG. 4 show the same voltage waveforms as in FIG. 3, but are waveforms when the front door is opened at time t5.

ステップS7において、制御部4は、発報部7を制御して、遊技機電源部5からの電力供給が停止された後、不正に遊技機の正面扉が開放されたことが検出されたことを発報させる。   In step S7, the control unit 4 controls the reporting unit 7 to detect that the front door of the gaming machine is illegally opened after the power supply from the gaming machine power supply unit 5 is stopped. To report.

ステップS8において、制御部4は、図示せぬ操作部が操作されて発報部7の動作の停止が指示されたか否かを判定し、指示されていない場合、同様の処理を繰り返す。すなわち、発報動作の停止が指示されるまで、処理が繰り返されて、発報が継続される。そして、ステップS8において、発報動作の停止が指示された場合、制御部4は、発報動作を停止させて、処理は、ステップS1に戻り、それ以降の処理が繰り返される。   In step S <b> 8, the control unit 4 determines whether or not an operation unit (not shown) has been operated to instruct stop of the operation of the reporting unit 7. If not, the same process is repeated. That is, the processing is repeated until the stop of the notification operation is instructed, and the notification is continued. In step S8, when an instruction to stop the reporting operation is given, the control unit 4 stops the reporting operation, the process returns to step S1, and the subsequent processes are repeated.

以上の処理により、遊技機電源部5からの電力供給を停止させると、扉開放検出部1のフリップフロップ回路FF1は、補助電源V0により駆動し、制御部4からのリセット信号により強制的にHiの状態を保持したまま、図3または図4で示されるように、時刻t2乃至t4で監視状態となる。そして、監視状態において、遊技機の正面扉が不正に開放されることによりスイッチSW1がONにされると、フリップフロップ回路FF1のクロック信号入力端子CKの立ち下がり信号が供給されるので、フリップフロップ回路FF1は、データ入力端子Dに入力されているLowの信号に基づいて、Lowの信号を保持して正出力端子Qより出力する。 When the power supply from the gaming machine power supply unit 5 is stopped by the above processing, the flip-flop circuit FF1 of the door opening detection unit 1 is driven by the auxiliary power supply V 0 and is forcibly set by the reset signal from the control unit 4. While maintaining the Hi state, as shown in FIG. 3 or FIG. 4, the monitoring state is entered at times t2 to t4. In the monitoring state, when the switch SW1 is turned on by unauthorized opening of the front door of the gaming machine, the falling signal of the clock signal input terminal CK of the flip-flop circuit FF1 is supplied. The circuit FF1 holds the Low signal based on the Low signal input to the data input terminal D and outputs it from the positive output terminal Q.

このため、スイッチSW2がONにされて、遊技機電源部5が駆動すると、制御部4の開放判定部4bは、扉開放検出部1のフリップフロップ回路FF1の正出力端子Qより出力される扉開放検出信号がHiであれば、正面扉の開放が検出されていないものとみなし、逆に、扉開放検出信号がLowであれば、正面扉の不正な開放が検出されたものとみなす。   Therefore, when the switch SW2 is turned on and the gaming machine power supply unit 5 is driven, the opening determination unit 4b of the control unit 4 is the door that is output from the positive output terminal Q of the flip-flop circuit FF1 of the door opening detection unit 1. If the opening detection signal is Hi, it is considered that the opening of the front door is not detected, and conversely, if the door opening detection signal is Low, it is considered that the unauthorized opening of the front door is detected.

以上の処理が実現することにより、遊技店において、一日の営業が終了して、遊技機の電源がOFFにされると、直後に扉開放検出部1のフリップフロップ回路FF1にHiのデータが記憶されるが、翌日の営業開始前までに不正な正面扉の開放がなされると、扉開放検出部1のフリップフロップ回路FF1にLowのデータが記憶されることになる。このため、翌日、電源ONにされた直後の処理により、フリップフロップ回路FF1に記憶されているLowのデータが前日の営業終了直後に記憶されているHiのデータとは異なるものとなるので、遊技機の正面扉の不正な開放が検出されたことを示す痕跡が残ることとなり、不正な正面扉の開放の有無を簡単な回路により、確実に検出することが可能となる。   As a result of the above processing, at the game store, when the business of the day ends and the power of the gaming machine is turned off, the Hi data is immediately stored in the flip-flop circuit FF1 of the door opening detection unit 1. However, if the front door is illegally opened before the start of business the next day, low data is stored in the flip-flop circuit FF1 of the door opening detection unit 1. For this reason, the processing immediately after the power is turned on the next day causes the Low data stored in the flip-flop circuit FF1 to be different from the Hi data stored immediately after the end of the previous day. A trace indicating that the unauthorized opening of the front door of the machine has been detected remains, and it is possible to reliably detect the presence or absence of the unauthorized opening of the front door with a simple circuit.

さらに、遊技機電源部5が駆動している期間にも監視動作を継続する場合、扉開放を検出し、扉開放信号が記憶される毎にリセット管理部4aによりリセット信号を送信すれば再度監視動作に復帰させることが可能である。この動作を繰り返すことで、常に扉開放を監視することができる。   Further, when the monitoring operation is continued even while the gaming machine power supply unit 5 is being driven, if the door opening is detected and the reset management unit 4a transmits a reset signal every time the door opening signal is stored, the monitoring is performed again. It is possible to return to operation. By repeating this operation, it is possible to always monitor the opening of the door.

結果として、フリップフロップ回路を用いた簡単な扉開放検出部1により、安価で、かつ、確実に扉の開放を検出することが可能となる。   As a result, it is possible to detect the opening of the door reliably and inexpensively by the simple door opening detecting unit 1 using the flip-flop circuit.

以上においては、正出力端子Qからの出力信号に基づいて、不正な正面扉の開放の有無を判定するようにしていたが、負出力端子Q’からの出力信号をさらに用いるようにして、検出結果の判定精度を向上させるようにしても良い。   In the above, based on the output signal from the positive output terminal Q, the presence / absence of unauthorized opening of the front door is determined, but the detection is performed by further using the output signal from the negative output terminal Q ′. You may make it improve the determination precision of a result.

図5は、負出力端子Q’からの出力信号をさらに用いるようにして、検出結果の判定精度を向上させるようにした扉開放検出部11の構成例を示している。尚、図5においては、図1と同一の機能を備えた構成については、同一の符号を付しており、その説明は適宜省略するものとする。   FIG. 5 shows a configuration example of the door opening detection unit 11 that further uses the output signal from the negative output terminal Q ′ to improve the determination accuracy of the detection result. In FIG. 5, the same reference numerals are given to configurations having the same functions as those in FIG. 1, and descriptions thereof are omitted as appropriate.

すなわち、図5の扉開放検出部11において、図1の扉開放検出部1と異なる点は、フリップフロップ回路FF1の負出力端子Q’の出力信号を制御部14に入力している点である。また、これに対応して、制御部4に代えて制御部14が設けられている。制御部14は、リセット管理部14aおよび開放判定部14bを備えており、開放判定部14bの機能を除いては制御部4と同一である。すなわち、開放判定部14bは、端子VIN1およびVIN2で受信される正出力端子Qおよび負出力端子Q’の出力信号の組み合わせに応じて扉開放の有無を判定する。さらに、コネクタ2,3に代えて、コネクタ12,13が設けられている。コネクタ12,13は、コネクタ2,3が4端子であったのに対して、新たに負出力端子Q’からの出力信号線を含めた5端子となっている。 That is, the door opening detection unit 11 in FIG. 5 is different from the door opening detection unit 1 in FIG. 1 in that the output signal of the negative output terminal Q ′ of the flip-flop circuit FF1 is input to the control unit 14. . Correspondingly, a control unit 14 is provided instead of the control unit 4. The control unit 14 includes a reset management unit 14a and an opening determination unit 14b, and is the same as the control unit 4 except for the function of the opening determination unit 14b. That is, the opening determination unit 14b determines whether or not the door is open according to the combination of the output signals of the positive output terminal Q and the negative output terminal Q ′ received at the terminals V IN1 and V IN2 . Further, instead of the connectors 2 and 3, connectors 12 and 13 are provided. The connectors 12 and 13 have 5 terminals including the output signal line from the negative output terminal Q ′ newly, whereas the connectors 2 and 3 have 4 terminals.

次に、図6のフローチャートを参照して、図5の扉開放検出部11を備えた遊技機による扉開放検出処理について説明する。尚、図5のステップS21乃至S25,S27,S28の処理については、図2のステップS1乃至S5,S7,S8の処理と同様であるので、その説明は省略する。   Next, with reference to the flowchart of FIG. 6, the door opening detection process by the gaming machine provided with the door opening detection unit 11 of FIG. 5 will be described. Note that the processing in steps S21 to S25, S27, and S28 in FIG. 5 is the same as the processing in steps S1 to S5, S7, and S8 in FIG.

ステップS26において、制御部14は、開放判定部14bを制御して、端子VIN1,VIN2に入力される扉開放検出部11からの開放検出信号を受信させると共に、受信した開放検出信号が電源OFFの後に、扉が開放されたことが検出され、ステップS24の処理でフリップフロップ回路FF1に記憶されている信号、すなわち、扉開放が検出されたことを示す信号であるか否かを判定する。 In step S26, the control unit 14 controls the opening determination unit 14b to receive the opening detection signal from the door opening detection unit 11 input to the terminals V IN1 and V IN2 , and the received opening detection signal is supplied from the power source. After OFF, it is detected that the door has been opened, and it is determined whether or not the signal is stored in the flip-flop circuit FF1 in the process of step S24, that is, a signal indicating that the door has been opened. .

ステップS26において、例えば、端子VIN1に入力される扉開放検出部11の正出力端子Qからの開放検出信号がLowであって、端子VIN2に入力される扉開放検出部11の負出力端子Q’からの開放検出信号がHiであれば、フリップフロップ回路FF1が、Lowの信号、すなわち、扉が開放されたことを示す情報を記憶していることになる。そこで、開放判定部14bは、扉開放が検出されたことを示す扉開放信号であるとみなし、処理は、ステップS27に進む。 In step S26, for example, the open detection signal from the positive output terminal Q of the door opening detection unit 11 input to the terminal V IN1 is Low, and the negative output terminal of the door opening detection unit 11 input to the terminal V IN2 If the opening detection signal from Q ′ is Hi, the flip-flop circuit FF1 stores a Low signal, that is, information indicating that the door has been opened. Therefore, the opening determination unit 14b regards it as a door opening signal indicating that door opening has been detected, and the process proceeds to step S27.

一方、ステップS26において、扉開放が検出されなかったことを示す扉非開放信号である場合、ステップS29において、例えば、フリップフロップ回路FF1には、電源OFF直後になされたステップS22の処理によりHiの信号が記憶されており、端子VIN1に出力される扉開放検出部11の正出力端子Qからの開放検出信号がHiのままであって、端子VIN2に出力される扉開放検出部11の負出力端子Q’からの開放検出信号がLowである場合、フリップフロップ回路FF1からの信号が、電源OFF直後になされたステップS22の処理でフリップフロップ回路FF1に記憶されている信号であるので、開放判定部14bは、扉開放が検出されなかったことを示す扉非開放信号であるとみなし、処理は、ステップS21に戻る。 On the other hand, if it is a door non-open signal indicating that the door opening is not detected in step S26, for example, in step S29, the flip-flop circuit FF1 is set to Hi by the process of step S22 performed immediately after the power is turned off. The signal is stored, and the opening detection signal from the positive output terminal Q of the door opening detection unit 11 output to the terminal V IN1 remains Hi, and the door opening detection unit 11 of the door opening detection unit 11 output to the terminal V IN2 When the open detection signal from the negative output terminal Q ′ is Low, the signal from the flip-flop circuit FF1 is the signal stored in the flip-flop circuit FF1 in the process of step S22 performed immediately after the power is turned off. The opening determination unit 14b regards it as a door non-opening signal indicating that door opening has not been detected, and the process returns to step S21.

さらに、ステップS29において、端子VIN1に入力される扉開放検出部11の正出力端子Qからの開放検出信号がLowであって、端子VIN2に入力される扉開放検出部1の負出力端子Q’からの開放検出信号がLowである場合、開放判定部14bは、発報部7を制御して、断線異常の発生、または、不正行為による機器破壊が発生しているものとみなし、ステップS30において、断線異常の発生、または、不正行為による機器破壊が発生していることを発報させ、処理は、ステップS28に進む。 Further, in step S29, the open detection signal from the positive output terminal Q of the door open detector 11 input to the terminal V IN1 is Low, and the negative output terminal of the door open detector 1 input to the terminal V IN2 When the open detection signal from Q ′ is Low, the open determination unit 14b controls the reporting unit 7 to consider that a disconnection abnormality has occurred, or that device destruction has occurred due to fraud. In S30, the occurrence of a disconnection abnormality or the occurrence of device destruction due to fraudulent activity is reported, and the process proceeds to step S28.

これらのことを纏めると図7で示される関係となる。すなわち、端子VIN1にHiが、端子VIN2にLowが、それぞれ入力された場合、電源OFF直後になされたステップS22の処理でフリップフロップ回路FF1に記憶されている信号であるので、開放判定部14bは、遊技機電源部5からの給電が停止した後に不正な扉開放が検出されなかった、すなわち、異常がなかったものとみなす。また、端子VIN1にLowが、端子VIN2にHiが、それぞれ入力された場合、電源OFF直後になされたステップS24の処理でフリップフロップ回路FF1が更新された信号であり、開放判定部14bは、遊技機電源部5からの電力供給が停止した後に不正な扉開放が検出された、すなわち、異常があったものとみなし、発報部7に発報させる。さらに、端子VIN1および端子VIN2の両方にLowが入力された場合、開放判定部14bは、扉開放検出部11に断線異常や不正行為による機器破壊などがあったものとみなし、発報部7に発報させる。 These are summarized as shown in FIG. That is, when Hi is input to the terminal V IN1 and Low is input to the terminal V IN2 , the signal is stored in the flip-flop circuit FF1 in the process of step S22 performed immediately after the power is turned off. 14b is considered that the unauthorized door opening was not detected after the power supply from the gaming machine power supply unit 5 was stopped, that is, there was no abnormality. In addition, when Low is input to the terminal V IN1 and Hi is input to the terminal V IN2 , the signal is an update of the flip-flop circuit FF1 in the process of step S24 performed immediately after the power is turned off, and the open determination unit 14b The unauthorized door opening is detected after the power supply from the gaming machine power supply unit 5 is stopped, that is, it is assumed that there is an abnormality, and the reporting unit 7 is notified. Further, when Low is input to both the terminal V IN1 and the terminal V IN2 , the opening determination unit 14b regards the door opening detection unit 11 as having a disconnection abnormality or a device destruction due to fraud, and a reporting unit. 7 to report.

尚、ステップS29において、端子VIN1および端子VIN2にいずれもHiが入力されるという組み合わせも考えられるが、フリップフロップ回路FF1と制御部4の間に何らかの信号を発生させるものがあるか、いずれも正出力端子Qからの信号が接続されるといった誤接続がない限り、そのような組み合わせでの出力は考えられないので、ここでは、例としてあげていない。しかしながら、仮に、そのような組み合わせの信号が入力されていたとすると、何らかの信号を発生させるものが不正に取り付けられたり、配線ミスであることになるので、いずれもLowであった場合と同様の処理により対応することができる。 In step S29, a combination in which Hi is input to both the terminal V IN1 and the terminal V IN2 is also conceivable. However, there is a signal that generates some signal between the flip-flop circuit FF1 and the control unit 4. However, as long as there is no erroneous connection such that the signal from the positive output terminal Q is connected, output in such a combination cannot be considered, so it is not given here as an example. However, if such a combination of signals is input, a signal that generates some signal is improperly attached or a wiring error, so that the same processing as when both are Low is performed. Can respond.

以上によれば、フリップフロップ回路FF1からの正出力端子Qおよび負出力端子Q’のそれぞれ正負が対となる信号を用いて扉開放が検出されたか否かを判定するようにしたので、より正確に扉の開放を検出することが可能となる。また、相互の信号の正負の関係から、断線異常や不正行為による機器破壊を検出することが可能となる。   According to the above, since it is determined whether or not the door opening has been detected by using the paired signals of the positive output terminal Q and the negative output terminal Q ′ from the flip-flop circuit FF1, it is more accurate. It is possible to detect the opening of the door. In addition, it is possible to detect an equipment breakage due to a disconnection abnormality or an illegal act from the relationship between the positive and negative signals.

以上の例においては、遊技機電源部5からの電力供給が停止する直前に、制御部4のリセット端子RESよりフリップフロップ回路FF1のプリセット端子PREにリセット信号を入力することで、フリップフロップ回路FF1にHiの信号を記憶させることにより、監視状態に移行し、不正に遊技機の正面扉が開放され、扉開放が検出されると、フリップフロップ回路FF1がLowを記憶するようにしたが、不正行為により遊技機の正面扉が開放された後、コネクタ2(または12)がコネクタ3(または13)から引き出されて、コネクタ2から直接リセット信号が入力されると、フリップフロップ回路FF1は、再びHiの信号を記憶することとなってしまい、不正な扉開放を検出した痕跡が消されてしまう恐れがある。   In the above example, the reset signal is input from the reset terminal RES of the control unit 4 to the preset terminal PRE of the flip-flop circuit FF1 immediately before the power supply from the gaming machine power supply unit 5 is stopped, thereby the flip-flop circuit FF1. When the Hi signal is stored, the state shifts to the monitoring state, and when the front door of the gaming machine is illegally opened and the door opening is detected, the flip-flop circuit FF1 stores Low. After the front door of the gaming machine is opened by action, when the connector 2 (or 12) is pulled out from the connector 3 (or 13) and a reset signal is directly input from the connector 2, the flip-flop circuit FF1 As a result, the Hi signal is stored, and there is a risk that the trace of detection of unauthorized door opening may be erased.

そこで、リセット信号を複数の信号からなるパターンとすることにより不正行為を行った者が、フリップフロップ回路FF1の状態を容易にリセットできないようにしても良い。   Therefore, by setting the reset signal as a pattern composed of a plurality of signals, a person who has performed an illegal act may not be able to easily reset the state of the flip-flop circuit FF1.

図8は、リセット信号を複数の信号からなるパターンとすることにより不正行為を行った者が、フリップフロップ回路FF1を容易にリセットできないようにした扉開放検出部21を含む遊技機の構成例を示している。尚、図8においては、図1と同一の機能を備えた構成については、同一の符号を付しており、その説明は適宜省略するものとする。   FIG. 8 shows a configuration example of a gaming machine including a door opening detection unit 21 that prevents an unauthorized person from resetting the flip-flop circuit FF1 by making the reset signal a pattern composed of a plurality of signals. Show. In FIG. 8, components having the same functions as those in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted as appropriate.

すなわち、図8の扉開放検出部21においては、リセット制御部31が新たに設けられ、制御部4に代えて制御部24が設けられている。制御部24は、リセット管理部24aおよび開放判定部24bを備えており、リセット管理部24aの機能を除いては制御部4と同一である。すなわち、リセット管理部24aは、端子V11乃至V14からの4ビットのリセット信号を扉開放検出部21に入力する。また、コネクタ2,3に代えて、コネクタ22,23が設けられている。コネクタ22,23は、コネクタ2,3が4端子であったのに対して、新たにリセット端子RESに代えて端子V11乃至V14が設けられているため、7端子となっている。 That is, in the door opening detection unit 21 of FIG. 8, a reset control unit 31 is newly provided, and a control unit 24 is provided instead of the control unit 4. The control unit 24 includes a reset management unit 24a and an open determination unit 24b, and is the same as the control unit 4 except for the function of the reset management unit 24a. That is, the reset management unit 24 a inputs a 4-bit reset signal from the terminals V 11 to V 14 to the door opening detection unit 21. In place of the connectors 2 and 3, connectors 22 and 23 are provided. The connectors 22 and 23 have seven terminals because the connectors 2 and 3 have four terminals, but terminals V 11 to V 14 are newly provided in place of the reset terminal RES.

リセット制御部31は、リセット管理部24aにより端子V11乃至V14から入力される4ビットのリセット信号のパターンが、予め設定されている所定のパターンであるとき、フリップフロップ回路FF1のプリセット端子PREにリセット信号を入力する。 Reset control unit 31, when a pattern of 4 bits of the reset signal input from the terminal V 11 to V 14 by the reset management unit 24a, a predetermined pattern which is set in advance, preset terminal PRE of the flip-flop circuit FF1 Input reset signal to.

リセット制御部31は、アンド回路AND1およびインバータ回路INV1より構成されている。インバータ回路INV1は、図中の下から2段目に設けられており、入力信号に対して反転信号を出力する。すなわち、インバータ回路INV1は、Hiが入力されるとLowを出力し、逆に、Lowが入力されるとHiを出力する。アンド回路AND1は、端子V11,V12,V14およびインバータ回路INV1からの信号が全てHiであるとき、フリップフロップ回路FF1のプリセット端子PREにリセット信号を出力する。 The reset control unit 31 includes an AND circuit AND1 and an inverter circuit INV1. The inverter circuit INV1 is provided in the second stage from the bottom in the figure, and outputs an inverted signal with respect to the input signal. That is, the inverter circuit INV1 outputs Low when Hi is input, and conversely outputs Hi when Low is input. The AND circuit AND1 outputs a reset signal to the preset terminal PRE of the flip-flop circuit FF1 when the signals from the terminals V 11 , V 12 , V 14 and the inverter circuit INV1 are all Hi.

次に、図9のフローチャートを参照して、図8の扉開放検出部21を備えた遊技機による扉開放検出処理について説明する。尚、図9のフローチャートにおけるステップS41,S44乃至S49の処理は、図1のフローチャートにおけるステップS1,S3乃至S8の処理と同様であるので、その説明は省略する。   Next, with reference to the flowchart of FIG. 9, the door opening detection process by the gaming machine provided with the door opening detection unit 21 of FIG. 8 will be described. Note that the processing of steps S41, S44 to S49 in the flowchart of FIG. 9 is the same as the processing of steps S1, S3 to S8 in the flowchart of FIG.

すなわち、ステップS42において、リセット制御部31は、制御部24の端子V11乃至V14より正規のパターンのリセット信号が入力されたか否かを判定し、正しいリセット信号が入力されるまで、同様の処理を繰り返す。 More specifically, in step S42, the reset control unit 31, a reset signal of regular patterns from the terminal V 11 to V 14 of the control unit 24 determines whether or not the input, until the correct reset signal is input, a similar Repeat the process.

すなわち、端子V11乃至V14より出力される4ビットのリセット信号のパターンは、図10で示されるように、左から(V11,V12,V13,V14)=(Hi,Hi,Hi,Hi),(Hi,Hi,Hi,Low),(Hi,Hi,Low,Hi),(Hi,Hi,Low,Low),(Hi,Low,Hi,Hi),(Hi,Low,Hi,Low),(Hi,Low,Low,Hi),(Hi,Low,Low,Low),(Low,Hi,Hi,Hi),(Low,Hi,Hi,Low),(Low,Hi,Low,Hi),(Low,Hi,Low,Low),(Low,Low,Hi,Hi),(Low,Low,Hi,Low),(Low,Low,Low,Hi),(Low,Low,Low,Low)の16種類となる。 That is, the pattern of the 4-bit reset signal output from the terminals V 11 to V 14 is (V 11 , V 12 , V 13 , V 14 ) = (Hi, Hi, Hi, Hi), (Hi, Hi, Hi, Low), (Hi, Hi, Low, Hi), (Hi, Hi, Low, Low), (Hi, Low, Hi, Hi), (Hi, Low, (Hi, Low), (Hi, Low, Low, Hi), (Hi, Low, Low, Low), (Low, Hi, Hi, Hi), (Low, Hi, Hi, Low), (Low, Hi, Low, Hi), (Low, Hi, Low, Low), (Low, Low, Hi, Hi), (Low, Low, Hi, Low), (Low, Low, Low, Hi), (Low, Low, Hi) (Low, Low).

図8の場合、端子V13の出力に対してインバータ回路INV1が接続されているので、図8のパターン3で示される端子V13の出力がLowで、かつ、その他の端子がHiであれば、アンド回路AND1には、4ビット全てがHiの信号が入力されることになるので、アンド回路AND1はHiの信号を出力する。従って、ステップS42において、リセット制御部31は、リセット信号が(V11,V12,V13,V14)=(Hi,Hi,Low,Hi)であるか否かにより正しいリセット信号であるか否かを判定する。そして、ステップS42において、制御部24が、リセット管理部24aを制御して、端子V11乃至V14から扉開放検出部21に(V11,V12,V13,V14)=(Hi,Hi,Low,Hi)のリセット信号を出力させる場合、リセット制御部31のアンド回路AND1は、端子V11,V12,V14およびインバータ回路INV1からの信号が全てHiとなるので、正しいリセット信号が入力されたものとみなし、ステップS43において、フリップフロップ回路FF1のプリセット端子PREにリセット信号を出力する。 For Figure 8, the inverter circuit INV1 to the output terminal V 13 is connected, at Low output terminal V 13 represented by the pattern 3 in FIG. 8, and the other terminal if Hi Since the AND circuit AND1 receives a Hi signal for all four bits, the AND circuit AND1 outputs a Hi signal. Thus, in step S42, or reset the control unit 31, a reset signal (V 11, V 12, V 13, V 14) is a = (Hi, Hi, Low, Hi) correct reset signal depending on whether it is Determine whether or not. Then, in step S42, the control unit 24 controls the reset management unit 24a, a terminal V 11 to V 14 to the door opening detection unit 21 (V 11, V 12, V 13, V 14) = (Hi, Hi, Low, when to output a reset signal of Hi), the aND circuit AND1 of the reset control unit 31, the signal from the terminal V 11, V 12, V 14 and an inverter circuit INV1 are all Hi, the correct reset signal In step S43, a reset signal is output to the preset terminal PRE of the flip-flop circuit FF1.

以上の処理により仮に不正行為により遊技機の正面扉が開放された後、コネクタ22がコネクタ23から引き出されて、コネクタ22から直接リセット信号を入力するようにしても、4ビットのリセット信号のパターンを正しいパターンで入力していない限り、リセット制御部31がプリセット端子PREにHiの信号を入力することができないので、不正行為により遊技機の正面扉が開放された痕跡を消去されることなく残すことが可能となる。   Even if the connector 22 is pulled out from the connector 23 and the reset signal is directly input from the connector 22 after the front door of the gaming machine is opened by the illegal operation by the above processing, the pattern of the 4-bit reset signal Since the reset control unit 31 cannot input a Hi signal to the preset terminal PRE unless it is input in a correct pattern, the trace that the front door of the gaming machine is opened due to fraud is left without being erased. It becomes possible.

尚、以上においては、リセット制御部31を構成するにあたりアンド回路AND1とインバータ回路INV1とを使用する例について説明してきたが、例えば、図11で示されるように、さらに、インバータ回路INV2を設けるようにすることで、他のパターンのリセット信号を生成することが可能となる。すなわち、図11においては、制御部4のリセット管理部24aが、(V11,V12,V13,V14)=(Low,Hi,Low,Hi)の4ビットのリセット信号を出力することで、アンド回路AND1は、リセット信号をプリセット端子PREに出力する。当然のことながら、インバータ回路の数は、これ以外の数でも、また、その他の線に接続するようにしても良い。 In the above description, an example in which the AND circuit AND1 and the inverter circuit INV1 are used in configuring the reset control unit 31 has been described. For example, as shown in FIG. 11, an inverter circuit INV2 is further provided. By doing so, it becomes possible to generate reset signals of other patterns. That is, in FIG. 11, the reset management unit 24a of the control unit 4 outputs a 4-bit reset signal of (V 11 , V 12 , V 13 , V 14 ) = (Low, Hi, Low, Hi). Thus, the AND circuit AND1 outputs a reset signal to the preset terminal PRE. As a matter of course, the number of inverter circuits may be other than this, and may be connected to other lines.

また、インバータ回路でリセット信号のパターンを生成する例について説明してきたが、複数の信号からなるリセット信号のパターンが構成できるものであればよく、例えば、図12で示されるように、D型フリップフロップ回路FF11乃至FF13を利用したリセット制御部51でもよい。図12のリセット制御部51においては、フリップフロップ回路FF11の正出力端子Qと、フリップフロップ回路FF12のデータ入力端子Dとが接続され、フリップフロップ回路FF12の正出力端子Qと、フリップフロップ回路FF13のデータ入力端子Dとが接続され、フリップフロップ回路FF11乃至FF13のクロック信号入力端子CKにそれぞれ図示せぬクロック信号発生装置が接続され、フリップフロップ回路FF11の負出力端子Q’、フリップフロップ回路FF12の正出力端子Q、およびフリップフロップ回路FF13の負出力端子Q’がそれぞれアンド回路AND1の入力端子に接続されている。このような構成により、図示せぬクロック信号発生装置がクロック信号を発生し、フリップフロップ回路FF11のクロック信号入力端子CKに対して入力されるクロック信号の立ち下がりのタイミングに同期して、データ入力端子DにLow,Hi,Lowの順序でデータが入力されることにより、フリップフロップ回路FF11の負出力端子Q’、フリップフロップ回路FF12の正出力端子Q、およびフリップフロップ回路FF13の負出力端子Q’からそれぞれHiの信号が出力されることにより、アンド回路AND1は、プリセット端子PREにHiのリセット信号を出力する。当然のことながら、フリップフロップ回路の数はその他の数であっても良いし、アンド回路AND1に接続される正出力端子Qおよび負出力端子Q’の組み合わせを変えるようにしても良い。   Further, the example of generating the reset signal pattern by the inverter circuit has been described, but any reset signal pattern composed of a plurality of signals can be configured. For example, as shown in FIG. The reset control unit 51 using the flip-flop circuits FF11 to FF13 may be used. 12, the positive output terminal Q of the flip-flop circuit FF11 and the data input terminal D of the flip-flop circuit FF12 are connected, and the positive output terminal Q of the flip-flop circuit FF12 and the flip-flop circuit FF13 are connected. And a clock signal generator (not shown) are connected to the clock signal input terminals CK of the flip-flop circuits FF11 to FF13, respectively, the negative output terminal Q ′ of the flip-flop circuit FF11, and the flip-flop circuit FF12. The positive output terminal Q and the negative output terminal Q ′ of the flip-flop circuit FF13 are connected to the input terminal of the AND circuit AND1, respectively. With such a configuration, a clock signal generator (not shown) generates a clock signal, and data is input in synchronization with the falling timing of the clock signal input to the clock signal input terminal CK of the flip-flop circuit FF11. By inputting data in the order of Low, Hi, and Low to the terminal D, the negative output terminal Q ′ of the flip-flop circuit FF11, the positive output terminal Q of the flip-flop circuit FF12, and the negative output terminal Q of the flip-flop circuit FF13 By outputting a Hi signal from each of ', the AND circuit AND1 outputs a Hi reset signal to the preset terminal PRE. As a matter of course, the number of flip-flop circuits may be other numbers, and the combination of the positive output terminal Q and the negative output terminal Q ′ connected to the AND circuit AND1 may be changed.

さらに、アンド回路以外の回路を使用するようにしてもよく、例えば、図13で示されるように、マルチプレクサ62を利用したリセット制御部61であってもよい。マルチプレクサ62は、3ビットのリセット信号を受け付ける入力端子IN1乃至IN3、入力端子IN1乃至IN3の入力パターンにより指定される入力端子A1乃至A8のいずれかの信号を出力する出力端子OUTから構成されている。今の場合、入力端子A4の入力信号は電源に接続されているのでHiであるが、それ以外の入力端子A1乃至A3,A5乃至A8は、接地されておりLowである。したがって、入力端子の番号に対応して、3ビットのリセット信号が(V11,V12,V13)=(Low,Hi,Hi)(=011(2進数)=4(10進数))である場合、入力端子A4のHiの信号が出力端子OUTより出力されるので、プリセット端子PREにリセット信号が入力されることになる。 Furthermore, a circuit other than the AND circuit may be used. For example, as shown in FIG. 13, a reset control unit 61 using a multiplexer 62 may be used. The multiplexer 62 includes input terminals IN1 to IN3 that receive a 3-bit reset signal, and an output terminal OUT that outputs one of the input terminals A1 to A8 specified by the input pattern of the input terminals IN1 to IN3. . In this case, the input signal of the input terminal A4 is Hi because it is connected to the power supply, but the other input terminals A1 to A3 and A5 to A8 are grounded and Low. Accordingly, the 3-bit reset signal corresponding to the input terminal number is (V 11 , V 12 , V 13 ) = (Low, Hi, Hi) (= 011 (binary number) = 4 (decimal number)). In some cases, since the Hi signal at the input terminal A4 is output from the output terminal OUT, the reset signal is input to the preset terminal PRE.

また、使用するビット数は3ビット、および4ビットのみならず、それ以外のビット数であっても良い。   The number of bits used is not limited to 3 bits and 4 bits, but may be other number of bits.

以上においてはアンド回路やマルチプレクサなどによりプリセット端子へのリセット信号の入力を制限することで、フリップフロップ回路FF1に保持されている信号を、扉の開放が検出されていない状態に戻せないようにする例について説明してきたが、遊技機電源部5からの電力供給が停止している間、フリップフロップ回路FF1がコネクタ2,12,22からの入力を受け付けない構成とすることで、フリップフロップ回路FF1に保持されている信号を消去されないようにしてもよい。   In the above, by restricting the input of the reset signal to the preset terminal by an AND circuit or a multiplexer, the signal held in the flip-flop circuit FF1 cannot be returned to the state where the opening of the door is not detected. Although the example has been described, the flip-flop circuit FF1 is configured so that the input from the connectors 2, 12, and 22 is not accepted while the power supply from the gaming machine power supply unit 5 is stopped. The signal held in the memory may not be erased.

図14は、遊技機電源部5からの電力供給が停止している間、フリップフロップ回路FF1がコネクタ72からの入力を受け付けないようにした扉開放検出部71を備えた遊技機の構成例を示している。尚、図14において、図1と同一の機能を備えた構成については、同一の符号を付しており、その説明は適宜省略するものとする。   FIG. 14 shows a configuration example of a gaming machine provided with a door opening detection unit 71 that prevents the flip-flop circuit FF1 from accepting an input from the connector 72 while the power supply from the gaming machine power supply unit 5 is stopped. Show. In FIG. 14, components having the same functions as those in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted as appropriate.

図14の扉開放検出部71において、図1の扉開放検出部1と異なるのは、ダイオードD2に代えてPNP型のトランジスタTr1が設けられ、リセット信号線および開放検出信号線において、それぞれアナログスイッチから構成されるスイッチSW11,SW12が設けられ、さらに、フリップフロップ回路FF1のプリセット端子PREと接地GNDとが抵抗R2で接続されている点である。   14 differs from the door opening detection unit 1 of FIG. 1 in that a PNP transistor Tr1 is provided instead of the diode D2, and an analog switch is provided for each of the reset signal line and the opening detection signal line. The switches SW11 and SW12 are provided, and the preset terminal PRE of the flip-flop circuit FF1 and the ground GND are connected by a resistor R2.

トランジスタTr1のエミッタは、遊技機電源部5に接続されている。また、トランジスタTr1のコレクタは、抵抗R2およびスイッチSW11,SW12の制御信号端子Ctrlに接続されている。さらに、トランジスタTr1のベースは、フリップフロップ回路FF1の電源端子Vccに接続されている。トランジスタTr1は、遊技機電源部5からの電力供給が停止したとき、ダイオードD2と同様に逆流防止機能を備えている。スイッチSW11,SW12は、トランジスタTr1のコレクタからの制御信号によりONされ、電力供給が停止するとOFFする。さらに、トランジスタTr1は、遊技機電源部5からの電力供給が停止したとき、エミッタへの電力供給が停止することから、コレクタからスイッチSW11,SW12に対しての各制御信号端子CONTの電位がLowとなり、スイッチSW11,SW12はOFFする。このため、フリップフロップ回路FF1が補助電源V0で駆動するとき、スイッチSW11,SW12はOFFの状態となる。 The emitter of the transistor Tr1 is connected to the gaming machine power supply unit 5. The collector of the transistor Tr1 is connected to the resistor R2 and the control signal terminal Ctrl of the switches SW11 and SW12. Further, the base of the transistor Tr1 is connected to the power supply terminal Vcc of the flip-flop circuit FF1. The transistor Tr1 has a backflow prevention function like the diode D2 when the power supply from the gaming machine power supply unit 5 is stopped. The switches SW11 and SW12 are turned on by a control signal from the collector of the transistor Tr1, and are turned off when the power supply is stopped. Furthermore, since the transistor Tr1 stops the power supply to the emitter when the power supply from the gaming machine power supply unit 5 is stopped, the potential of each control signal terminal CONT from the collector to the switches SW11 and SW12 is low. Thus, the switches SW11 and SW12 are turned off. For this reason, when the flip-flop circuit FF1 is driven by the auxiliary power source V 0 , the switches SW11 and SW12 are turned off.

尚、抵抗R11が新たに設けられ、一方の端部がプリセット端子PREおよびスイッチSW11に接続され、他方の端部が接地されているが、スイッチSW11がOFFになった場合における電位の不定を解消させるものである。   The resistor R11 is newly provided, one end is connected to the preset terminal PRE and the switch SW11, and the other end is grounded. However, the potential indefiniteness when the switch SW11 is turned off is eliminated. It is something to be made.

次に、図15のフローチャートを参照して、図14の扉開放検出部71を備えた遊技機による扉開放検出処理について説明する。尚、図15のフローチャートにおけるステップS61,S62,S65乃至S67,S70乃至S72は、図2のフローチャートにおけるステップS1乃至S8と同様であるので、その説明は省略するものとする。   Next, with reference to the flowchart of FIG. 15, the door opening detection process by the gaming machine provided with the door opening detection unit 71 of FIG. 14 will be described. Note that steps S61, S62, S65 to S67, and S70 to S72 in the flowchart of FIG. 15 are the same as steps S1 to S8 in the flowchart of FIG.

すなわち、ステップS61において、図16の最上段の波形図で示されるように、時刻t1において、スイッチSW2がOFFにされることにより、遊技機電源部5より出力される電圧V5が、所定の閾値Vthよりも小さくなり、スイッチSW2がOFFにされたことが認識されると、ステップS62において、制御部4は、リセット管理部4aを制御して、リセット端子RESより扉開放検出部71に対して、図16の2段目の波形図における時刻t2で示されるように、プリセット端子PREに印加電圧V22のパルス状のリセット信号を入力する。 That is, in step S61, as shown in the uppermost waveform diagram of FIG. 16, by turning off the switch SW2 at time t1, the voltage V 5 output from the gaming machine power supply unit 5 becomes a predetermined value. When it becomes smaller than the threshold value Vth and it is recognized that the switch SW2 is turned off, in step S62, the control unit 4 controls the reset management unit 4a to the door opening detection unit 71 from the reset terminal RES. Te, as shown in time t2 in the waveform diagram of the second stage of FIG. 16, and inputs a pulse of the reset signal applied to the preset terminal PRE voltage V 22.

ステップS63において、遊技機電源部5より出力される電圧V5が、さらに降下すると、図16の2段目の波形図の時刻t3で示されるように、トランジスタTr1がOFFにされるため、トランジスタTr1のコレクタの電圧である電圧V21が、Lowとなり、フリップフロップ回路FF1が補助電源V0で駆動する状態に切り替わる。 In step S63, when the voltage V 5 output from the gaming machine power supply unit 5 further drops, the transistor Tr1 is turned off as shown at time t3 in the second-stage waveform diagram of FIG. voltage V 21 is a voltage of the collector of Tr1 is changed to the condition becomes Low, the flip-flop circuit FF1 is driven by the auxiliary power supply V 0.

尚、図16においては、最上段の波形図が遊技機電源部5より出力される電源電圧V5を、2段目の波形図が、トランジスタTr1のコレクタの電圧V21およびスイッチSW11の出力端子側の電圧V22を、3段目の波形図がフリップフロップ回路FF1のクロック信号入力端子CKの入力電圧V3を、4段目の波形図がフリップフロップ回路FF1の正出力端子Qの出力電圧V4を、5段目の波形図がスイッチSW12の出力端子側の電圧V23をそれぞれ示している。 Note that in FIG. 16, the power supply voltage V 5 to the waveform diagram of the uppermost stage is outputted from the gaming machine power supply unit 5, a waveform diagram of the second stage, the output terminal of the voltage V 21 and the switch SW11 of the collector of the transistor Tr1 the side of the voltage V 22, 3-stage input voltage V 3 of the clock signal input terminal CK of the waveform is the flip-flop circuit FF1, 4-stage waveform diagrams positive output terminal Q of the output voltage of the flip-flop circuit FF1 V 4 and the waveform diagram of the fifth stage show the voltage V 23 on the output terminal side of the switch SW12.

ステップS64において、電圧V21がLowとなったため、リセット信号線および開放検出信号線のそれぞれに設けられたスイッチSW11,SW12は、OFF(Open)状態となる。 In step S64, since the voltage V 21 becomes Low, the switch SW11, SW12 provided in each of the reset signal line and opening detection signal line becomes OFF (Open) state.

また、ステップS67において、スイッチSW2がONにされると、遊技機電源部5が電力の供給を開始し、電圧V5が所定の閾値Vthを超えると電源がONにされたと認識されて、処理は、ステップS68に進む。 Further, in step S67, the when the switch SW2 is ON, the feed was started the game machine power supply unit 5 is power, it is recognized that the voltage V 5 power exceeds a predetermined threshold value Vth is turned ON, the processing Advances to step S68.

ステップS68において、トランジスタTr1がONにされるため、図16の2段目の波形図で示されるように、トランジスタTr1のコレクタの電圧である電圧V21が上昇を開始し、時刻t4においてフリップフロップ回路FF1が遊技機電源部5で駆動する状態に切り替わる。 In step S68, the transistor Tr1 is ON, the as shown in the second stage of the waveform diagram of FIG. 16, the voltage V 21 is a voltage of the collector of the transistor Tr1 starts to rise, the flip-flop at the time t4 The circuit FF1 is switched to a state of being driven by the gaming machine power supply unit 5.

ステップS69において、電圧V21がHiとなったため、リセット信号線および開放検出信号線のそれぞれに設けられたスイッチSW11,SW12は、ON(Close)状態となる。 In step S69, since the voltage V 21 becomes Hi, the switch SW11, SW12 provided in each of the reset signal line and opening detection signal line becomes ON (Close) state.

このため、図16の3段目の波形図で示されるように、遊技機の正面扉の開放が検出されなかった場合、4,5段目の波形図で示されるように、時刻t4において、スイッチSW12の出力端子側の電圧V23は、フリップフロップ回路FF1の正出力端子Qの出力電圧V4と同一のHiとなる。 For this reason, as shown in the waveform diagram of the third stage in FIG. 16, when the opening of the front door of the gaming machine is not detected, as shown in the waveform chart of the fourth and fifth stages, at time t4, the output terminal of the voltage V 23 of the switch SW12 is the same for Hi and the output voltage V 4 of the positive output terminal Q of the flip-flop circuit FF1.

一方、図17の3段目の波形図で示されるように、時刻t5において遊技機の正面扉の開放が検出された場合、4段目の波形図で示されるように、フリップフロップ回路FF1の正出力端子Qの出力電圧V4がLowとなるので、4,5段目の波形図で示されるように、時刻t4において、スイッチSW12の出力端子側の電圧V23は、フリップフロップ回路FF1の正出力端子Qの出力電圧V4と同一のLowとなる。 On the other hand, when the opening of the front door of the gaming machine is detected at time t5 as shown in the third waveform diagram of FIG. 17, as shown in the fourth waveform diagram, the flip-flop circuit FF1 Since the output voltage V 4 of the positive output terminal Q becomes Low, as shown in the waveform diagrams of the fourth and fifth stages, the voltage V 23 on the output terminal side of the switch SW12 is the voltage of the flip-flop circuit FF1 at time t4. It becomes the same Low as the output voltage V 4 of the positive output terminal Q.

尚、図17においては、図16における各段の波形図と同様の波形図を示しているが、時刻t5において正面扉の開放が検出された場合の波形が示されている。   Note that FIG. 17 shows a waveform diagram similar to the waveform diagram of each stage in FIG. 16, but shows the waveform when the opening of the front door is detected at time t5.

以上のように、遊技機電源部5からの電力供給がなくなり、遊技機の正面扉の扉開放検出の監視状態となったとき、スイッチSW11,SW12はOFFの状態となるので、コネクタ72より直接リセット信号が入力されても、フリップフロップ回路FF1のプリセット端子PREには入力されることがないため、フリップフロップ回路FF1で保持された状態を変更するといった不正を抑制することが可能となる。   As described above, when power is not supplied from the gaming machine power supply unit 5 and the door opening detection state of the front door of the gaming machine is in a monitoring state, the switches SW11 and SW12 are in an OFF state, and therefore directly from the connector 72. Even if a reset signal is input, it is not input to the preset terminal PRE of the flip-flop circuit FF1, so that it is possible to suppress fraud such as changing the state held by the flip-flop circuit FF1.

以上においては、アナログスイッチにより遊技機電源部5からの電力供給が停止している間、フリップフロップ回路FF1がコネクタ72からの入力を受け付けないようにする例について説明してきたが、アナログスイッチ以外の手法により、遊技機電源部5からの電力供給が停止している間、フリップフロップ回路FF1がコネクタ72からの入力を受け付けないように構成してもよい。   In the above, the example in which the flip-flop circuit FF1 does not accept the input from the connector 72 while the power supply from the gaming machine power supply unit 5 is stopped by the analog switch has been described. According to the technique, the flip-flop circuit FF1 may be configured not to accept an input from the connector 72 while the power supply from the gaming machine power supply unit 5 is stopped.

図18は、遊技機電源部5からの電力供給が停止している間、アナログスイッチを用いずにフリップフロップ回路FF1がコネクタ72からの入力を受け付けないようにした扉開放検出部81を備えた遊技機の構成例を示している。尚、図18において、図1または図14と同一の機能を備えた構成については、同一の符号を付しており、その説明は適宜省略するものとする。   FIG. 18 includes a door opening detection unit 81 that prevents the flip-flop circuit FF1 from receiving an input from the connector 72 without using an analog switch while the power supply from the gaming machine power supply unit 5 is stopped. A configuration example of a gaming machine is shown. In FIG. 18, components having the same functions as those in FIG. 1 or FIG. 14 are denoted by the same reference numerals, and description thereof will be omitted as appropriate.

図18の扉開放検出部81において、図14の扉開放検出部71と異なるのは、アナログスイッチからなるスイッチSW11,SW12、およびトランジスタTr1に代えてダイオードD2,D11,D12、NPN型トランジスタTr11,Tr13、PNP型のトランジスタTr12、および抵抗R21乃至R25,R31が設けられている点である。   18 differs from the door opening detection unit 71 of FIG. 14 in that diodes D2, D11, D12, NPN transistors Tr11, and switches SW11 and SW12 made of analog switches and transistors Tr1 are replaced. This is in that Tr13, a PNP transistor Tr12, and resistors R21 to R25, R31 are provided.

ダイオードD11のカソードは、フリップフロップ回路FF1の負出力端子Q’に接続されており、アノードは、抵抗R21の他方の端部およびダイオードD12のアノードに接続されている。ダイオードD12のアノードは、抵抗R21の他方の端部およびダイオードD11のアノードに接続されている。ダイオードD12のカソードは、トランジスタTr11のベースおよび抵抗R22の一方の端部に接続されている。   The cathode of the diode D11 is connected to the negative output terminal Q 'of the flip-flop circuit FF1, and the anode is connected to the other end of the resistor R21 and the anode of the diode D12. The anode of the diode D12 is connected to the other end of the resistor R21 and the anode of the diode D11. The cathode of the diode D12 is connected to the base of the transistor Tr11 and one end of the resistor R22.

トランジスタTr11のベースは、ダイオードD12のカソード、および抵抗R2の一方の端部に接続されている。トランジスタTr11のエミッタは接地されている。トランジスタTr11のコレクタはコネクタ72,73を介して、抵抗R31の他方の端部および制御部4の端子VINに接続されている。 The base of the transistor Tr11 is connected to the cathode of the diode D12 and one end of the resistor R2. The emitter of the transistor Tr11 is grounded. The collector of the transistor Tr11 is connected to the other end of the resistor R31 and the terminal V IN of the control unit 4 via connectors 72 and 73.

トランジスタTr12のエミッタは、遊技機電源部5に接続されている。また、トランジスタTr12のコレクタは、抵抗R23およびフリップフロップ回路FF1のプリセット端子PREに接続されている。さらに、トランジスタTr12のベースは、抵抗R24の一方の端部に接続されている。   The emitter of the transistor Tr12 is connected to the gaming machine power supply unit 5. The collector of the transistor Tr12 is connected to the resistor R23 and the preset terminal PRE of the flip-flop circuit FF1. Further, the base of the transistor Tr12 is connected to one end of the resistor R24.

トランジスタTr13のコレクタは、抵抗R24の他方の端部に接続されている。また、トランジスタTr13のエミッタは、接地されている。さらに、トランジスタTr13のベースは、抵抗R25の他方の端部に接続されている。   The collector of the transistor Tr13 is connected to the other end of the resistor R24. The emitter of the transistor Tr13 is grounded. Further, the base of the transistor Tr13 is connected to the other end of the resistor R25.

抵抗R21の一方の端部は遊技機電源部5に接続されており、他方の端部はダイオードD11,D12のアノードに接続されている。抵抗R22の一方の端部はダイオードD12のカソードおよびトランジスタTr11のベースに接続され、他方の端部は接地されている。抵抗R23の一方の端部はトランジスタTr12のコレクタおよびフリップフロップ回路FF1のプリセット端子PREに接続されている。抵抗R24の一方の端部はトランジスタTr12のベースに接続され、他方の端部はトランジスタTr13のコレクタに接続されている。抵抗R25の一方の端部はコネクタ72,73を介して制御部4のリセット端子RESに接続され、他方の端部はトランジスタTr13のベースに接続されている。抵抗R31の一方の端部は遊技機電源部5に接続され、他方の端部はトランジスタTr11のコレクタおよび制御部4の端子VINに接続されている。抵抗R21乃至R25,R31は、いずれも電圧調整用に用いられる抵抗である。 One end of the resistor R21 is connected to the gaming machine power supply unit 5, and the other end is connected to the anodes of the diodes D11 and D12. One end of the resistor R22 is connected to the cathode of the diode D12 and the base of the transistor Tr11, and the other end is grounded. One end of the resistor R23 is connected to the collector of the transistor Tr12 and the preset terminal PRE of the flip-flop circuit FF1. One end of the resistor R24 is connected to the base of the transistor Tr12, and the other end is connected to the collector of the transistor Tr13. One end of the resistor R25 is connected to the reset terminal RES of the control unit 4 via the connectors 72 and 73, and the other end is connected to the base of the transistor Tr13. One end of the resistor R31 is connected to the gaming machine power supply unit 5, and the other end is connected to the collector of the transistor Tr11 and the terminal V IN of the control unit 4. The resistors R21 to R25, R31 are all resistors used for voltage adjustment.

次に、図19のフローチャートを参照して、図18の扉開放検出部81を備えた遊技機による扉開放検出処理について説明する。尚、図19のフローチャートにおけるステップS81,S86乃至S88,S92乃至S94は、図2のフローチャートにおけるステップS1,S3乃至S8と同様であるので、その説明は省略するものとする。   Next, with reference to the flowchart of FIG. 19, the door opening detection process by the gaming machine provided with the door opening detection unit 81 of FIG. 18 will be described. Note that steps S81, S86 to S88, and S92 to S94 in the flowchart of FIG. 19 are the same as steps S1, S3 to S8 in the flowchart of FIG.

すなわち、ステップS81において、スイッチSW2がOFFにされることにより、遊技機電源部5より出力される電圧V5が、所定の閾値Vthよりも小さくなり、スイッチSW2がOFFにされたことが認識されると、ステップS82において、制御部4は、リセット管理部4aを制御して、リセット端子RESより扉開放検出部81に対して、パルス状のリセット信号を出力させる。 That is, in step S81, by turning off the switch SW2, the voltage V 5 output from the gaming machine power supply unit 5 becomes smaller than the predetermined threshold value Vth, and it is recognized that the switch SW2 is turned off. Then, in step S82, the control unit 4 controls the reset management unit 4a to cause the door opening detection unit 81 to output a pulsed reset signal from the reset terminal RES.

ステップS83において、抵抗R25を介して入力されるリセット信号がトランジスタTr13のベースに電流を発生させることにより、トランジスタTr13がONにされる。また、トランジスタTr13がONにされることにより、抵抗R24を介してトランジスタTr12のベースに電流を発生させることによりトランジスタTr12がONにされる。   In step S83, the reset signal input via the resistor R25 generates a current at the base of the transistor Tr13, thereby turning on the transistor Tr13. Further, when the transistor Tr13 is turned on, a current is generated at the base of the transistor Tr12 via the resistor R24, thereby turning on the transistor Tr12.

ステップS84において、トランジスタTr12,Tr13がONの状態となっているので、遊技機電源部5より供給される電力によりフリップフロップ回路FF1のプリセット端子PREに抵抗R23により調整された電圧V2が印加されることにより、フリップフロップ回路FF1は、強制的にLowからHiに切り替えて、正常データを記憶して正出力端子Qおよび負出力端子Q’より出力する。 In step S84, since the transistors Tr12 and Tr13 are in the ON state, the voltage V 2 adjusted by the resistor R23 is applied to the preset terminal PRE of the flip-flop circuit FF1 by the power supplied from the gaming machine power supply unit 5. As a result, the flip-flop circuit FF1 forcibly switches from Low to Hi, stores normal data, and outputs it from the positive output terminal Q and the negative output terminal Q ′.

ステップS85において、トランジスタTr12,Tr13は、OFFの状態となる。すなわち、リセット端子RESより出力されるのは、パルス状のリセット信号であるので、リセット信号の送出が終了した後は、トランジスタTr13のベースには電流が発生しないので、トランジスタTr13は、OFFとなり、さらに、トランジスタTr13がOFFとなることにより、トランジスタTr12のベースにも電流が発生しないので、トランジスタTr12もOFFとなる。このため、遊技機電源部5より電力供給がなされている状況においては、リセット信号が入力されるタイミングでのみ、フリップフロップ回路FF1のプリセット端子PREに入力される。また、電力供給が途絶え、V5が接地電位に落ちると、Tr12がONになることはなく、例えば不正行為によりコネクタ72,73が外され、外部から強制的にR25を介してTr13のベースに電位を印加されても、Tr12のコレクタにて回路は切断されており、フリップフロップ回路FF1のプリセット端子PREにHiの信号が入力されることはなく、開放が検出された痕跡が不正に消去されない。 In step S85, the transistors Tr12 and Tr13 are turned off. That is, since it is a pulse-shaped reset signal that is output from the reset terminal RES, no current is generated at the base of the transistor Tr13 after the transmission of the reset signal is completed, so that the transistor Tr13 is turned off. Further, since the transistor Tr13 is turned off, no current is generated in the base of the transistor Tr12, so that the transistor Tr12 is also turned off. For this reason, in a situation where power is supplied from the gaming machine power supply unit 5, it is input to the preset terminal PRE of the flip-flop circuit FF1 only at the timing when the reset signal is input. Further, when the power supply is interrupted and V 5 falls to the ground potential, Tr12 will not be turned on. For example, the connectors 72 and 73 are removed by an illegal action, and are forced to the base of Tr13 via R25 from the outside. Even when a potential is applied, the circuit is disconnected at the collector of Tr12, and a Hi signal is not input to the preset terminal PRE of the flip-flop circuit FF1, and the trace where the opening is detected is not illegally erased. .

また、ステップS88において、スイッチSW2がONにされると、遊技機電源部5が電力の供給を開始し、電圧V5が所定の閾値Vthを超えると電源がONにされたと制御部4が認識し、処理は、ステップS89に進む。 Further, in step S88, the switch SW2 is turned ON, to start the supply of the gaming machine power supply unit 5 power, the control unit 4 recognizes that the voltage V 5 power exceeds a predetermined threshold value Vth is set to the ON Then, the process proceeds to step S89.

ステップS89において、フリップフロップ回路FF1がHiの状態を記憶しているか否かが判定される。すなわち、フリップフロップ回路FF1がHiの状態を記憶しているか、または、Lowの状態を記憶しているかにより動作が異なる。   In step S89, it is determined whether or not the flip-flop circuit FF1 stores the Hi state. That is, the operation differs depending on whether the flip-flop circuit FF1 stores a Hi state or a Low state.

ステップS89において、フリップフロップ回路FF1がHiの状態を記憶している場合、すなわち、扉の開放が検出されなかった場合、ステップS90において、負出力端子Q’よりLowの信号が出力される。このため、遊技機電源部5より供給される電力は、ダイオードD11を介して負出力端子Q’に引き込まれることにより、ダイオードD12を介してトランジスタTr11のベースに供給されないので、トランジスタTr11はOFFの状態となり、制御部4の端子VINには、Hiの信号が入力される。結果として、ステップS92において、扉の開放が検出されないことを示す扉非開放信号に基づいて、処理はステップS81に戻る。 If the flip-flop circuit FF1 stores the Hi state in step S89, that is, if the door opening is not detected, a low signal is output from the negative output terminal Q ′ in step S90. For this reason, the power supplied from the gaming machine power supply unit 5 is not supplied to the base of the transistor Tr11 via the diode D12 by being drawn into the negative output terminal Q ′ via the diode D11. Then, the Hi signal is input to the terminal V IN of the control unit 4. As a result, in step S92, the process returns to step S81 based on the door non-open signal indicating that the door opening is not detected.

一方、ステップS89において、フリップフロップ回路FF1がLowの状態を記憶している場合、すなわち、扉の開放が検出された場合、ステップS91において、負出力端子Q’よりHiの信号が出力される。このため、遊技機電源部5より供給される電力は、ダイオードD12を介してトランジスタTr11のベースに供給されることになるので、トランジスタTr11はONの状態となり、制御部4の端子VINには、接地電位であるLowの信号が入力される。結果として、ステップS92において、扉の開放が検出されたことを示す扉開放信号に基づいて、処理はステップS93,S94において発報処理が実行される。 On the other hand, when the flip-flop circuit FF1 stores the low state in step S89, that is, when the door opening is detected, a Hi signal is output from the negative output terminal Q ′ in step S91. For this reason, the power supplied from the gaming machine power supply unit 5 is supplied to the base of the transistor Tr11 via the diode D12, so that the transistor Tr11 is turned on, and the terminal V IN of the control unit 4 is connected to the terminal VIN . A Low signal that is the ground potential is input. As a result, in step S92, based on the door opening signal indicating that the opening of the door is detected, the processing is performed in steps S93 and S94.

なお、遊技機電源部5からの電力供給が途切れると、抵抗R21から電流が流入しないため、フリップフロップFF1の負出力端子Q’の状態に関わらずトランジスタTr11はOFF状態となり、トランジスタTr11のコレクタは開放状態となる。トランジスタTr11のコレクタが開放状態となるため、制御部4の端子VINとフリップフロップ回路FF1の負出力端Q’は電気的に切断される。 When the power supply from the gaming machine power supply unit 5 is interrupted, no current flows from the resistor R21, so that the transistor Tr11 is turned off regardless of the state of the negative output terminal Q ′ of the flip-flop FF1, and the collector of the transistor Tr11 is It becomes an open state. Since the collector of the transistor Tr11 is opened, the terminal V IN of the control unit 4 and the negative output terminal Q ′ of the flip-flop circuit FF1 are electrically disconnected.

すなわち、ダイオードとトランジスタとを組み合わせるようにすることで、アナログスイッチを利用した場合と同様に、リセット信号線および出力信号線のONまたはOFF(回路上の接続または切断)を実現することが可能となる。結果として、遊技機電源部5からの電源供給が停止されている状態での扉の開放を検出させることが可能になると共に、コネクタ72が引き出されて直接リセット信号が入力されても、フリップフロップ回路FF1の状態を維持することが可能となるので、コネクタ72から直接リセット信号が入力されることによる不正を防止することが可能となる。   In other words, by combining a diode and a transistor, it is possible to realize ON or OFF (connection or disconnection on the circuit) of the reset signal line and the output signal line as in the case of using an analog switch. Become. As a result, it is possible to detect the opening of the door when the power supply from the gaming machine power supply unit 5 is stopped, and even if the connector 72 is pulled out and a reset signal is directly input, the flip-flop Since it is possible to maintain the state of the circuit FF1, fraud due to the direct input of the reset signal from the connector 72 can be prevented.

尚、図18の扉開放検出部81を備えた遊技機による扉開放検出処理時の電位変化は、図14の扉開放検出部71を備えた遊技機による場合と同様であるので、その説明は省略する。   The potential change during the door opening detection process by the gaming machine provided with the door opening detection unit 81 of FIG. 18 is the same as that by the gaming machine provided with the door opening detection unit 71 of FIG. Omitted.

以上によれば、安価な構成の装置により、確実に扉の開放を検出することが可能となる。   According to the above, it is possible to reliably detect the opening of the door by an inexpensive device.

尚、本明細書において、処理を記述するステップは、記載された順序に沿って時系列的に行われる処理は、もちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理を含むものである。   In the present specification, the steps describing the processing are executed in parallel or individually even if the processing performed in time series in the order described is not necessarily processed in time series. It includes processing.

本発明を適用した扉開放検出部を備えた遊技機の一実施の形態の構成例を示す図である。It is a figure which shows the structural example of one Embodiment of the gaming machine provided with the door opening detection part to which this invention is applied. 図1の扉開放検出部を備えた遊技機による扉開放検出処理を説明するフローチャートである。It is a flowchart explaining the door opening detection process by the game machine provided with the door opening detection part of FIG. 図1の扉開放検出部を備えた遊技機による扉開放検出処理を説明する図である。It is a figure explaining the door opening detection process by the game machine provided with the door opening detection part of FIG. 図1の扉開放検出部を備えた遊技機による扉開放検出処理を説明する図である。It is a figure explaining the door opening detection process by the game machine provided with the door opening detection part of FIG. その他の扉開放検出部を備えた遊技機の実施の形態の構成例を示す図である。It is a figure which shows the structural example of embodiment of the game machine provided with the other door opening detection part. 図5の扉開放検出部を備えた遊技機による扉開放検出処理を説明するフローチャートである。It is a flowchart explaining the door opening detection process by the gaming machine provided with the door opening detection part of FIG. 図5の扉開放検出部を備えた遊技機による扉開放検出処理を説明する図である。It is a figure explaining the door opening detection process by the game machine provided with the door opening detection part of FIG. さらにその他の扉開放検出部を備えた遊技機の実施の形態の構成例を示す図である。Furthermore, it is a figure which shows the structural example of embodiment of the game machine provided with the other door opening detection part. 図8の扉開放検出部を備えた遊技機による扉開放検出処理を説明するフローチャートである。It is a flowchart explaining the door opening detection process by the game machine provided with the door opening detection part of FIG. 図8の扉開放検出部を備えた遊技機による扉開放検出処理を説明する図である。It is a figure explaining the door opening detection process by the game machine provided with the door opening detection part of FIG. リセット制御部のその他の構成例を説明する図である。It is a figure explaining the other structural example of a reset control part. リセット制御部のさらにその他の構成例を説明する図である。It is a figure explaining the further example of composition of a reset control part. リセット制御部のさらにその他の構成例を説明する図である。It is a figure explaining the further example of composition of a reset control part. さらにその他の扉開放検出部を備えた遊技機の実施の形態の構成例を示す図である。Furthermore, it is a figure which shows the structural example of embodiment of the game machine provided with the other door opening detection part. 図14の扉開放検出部を備えた遊技機による扉開放検出処理を説明するフローチャートである。It is a flowchart explaining the door opening detection process by the game machine provided with the door opening detection part of FIG. 図14の扉開放検出部を備えた遊技機による扉開放検出処理を説明する図である。It is a figure explaining the door opening detection process by the game machine provided with the door opening detection part of FIG. 図14の扉開放検出部を備えた遊技機による扉開放検出処理を説明する図である。It is a figure explaining the door opening detection process by the game machine provided with the door opening detection part of FIG. さらにその他の扉開放検出部を備えた遊技機の実施の形態の構成例を示す図である。Furthermore, it is a figure which shows the structural example of embodiment of the game machine provided with the other door opening detection part. 図18の扉開放検出部を備えた遊技機による扉開放検出処理を説明するフローチャートである。It is a flowchart explaining the door opening detection process by the game machine provided with the door opening detection part of FIG.

符号の説明Explanation of symbols

1 扉開放検出部
4 制御部
4a リセット管理部
4b 開放判定部
5 遊技機電源部
7 発報部
11 扉開放検出部
14 制御部
14a リセット管理部
14b 開放判定部
21 扉開放検出部
24 制御部
24a リセット管理部
24b 開放判定部
31,41,51,61 リセット制御部
71 扉開放検出部
81 扉開放検出部
DESCRIPTION OF SYMBOLS 1 Door opening detection part 4 Control part 4a Reset management part 4b Opening determination part 5 Game machine power supply part 7 Notification part 11 Door opening detection part 14 Control part 14a Reset management part 14b Opening determination part 21 Door opening detection part 24 Control part 24a Reset management unit 24b Open determination unit 31, 41, 51, 61 Reset control unit 71 Door open detection unit 81 Door open detection unit

Claims (11)

所定のデータを記憶する記憶手段と、
扉の開放を検出し、前記扉の開放が検出された場合、前記記憶手段により記憶された前記所定のデータを、前記所定のデータとは異なる他の所定のデータに更新する更新手段と
を含む扉開放検出装置。
Storage means for storing predetermined data;
Update means for detecting opening of the door and updating the predetermined data stored in the storage means to other predetermined data different from the predetermined data when the opening of the door is detected. Door open detection device.
所定のパターンの信号が入力されることにより、前記記憶手段に前記所定のデータを記憶させるリセット手段をさらに含む
請求項1に記載の扉開放検出装置。
The door opening detection device according to claim 1, further comprising: a reset unit that stores the predetermined data in the storage unit when a signal having a predetermined pattern is input.
主電源が停止されるとき投入される補助電源をさらに含み、
前記記憶手段は、主電源が停止され、補助電源に切り替わるとき、前記所定のデータを記憶する
請求項1または2に記載の扉開放検出装置。
It further includes an auxiliary power supply that is turned on when the main power supply is stopped,
The door opening detection device according to claim 1, wherein the storage unit stores the predetermined data when the main power supply is stopped and switched to the auxiliary power supply.
主電源よりも電圧の低い補助電源をさらに含み、
前記補助電源とダイオードとが順方向に接続されて、前記記憶手段に電力を供給し、
直列に接続されている前記補助電源と前記ダイオードとに対して、並列に前記主電源が接続されている
請求項1または2に記載の扉開放検出装置。
It further includes an auxiliary power supply having a lower voltage than the main power supply,
The auxiliary power source and the diode are connected in the forward direction to supply power to the storage means;
The door open detection device according to claim 1 or 2, wherein the main power supply is connected in parallel to the auxiliary power supply and the diode connected in series.
直列に接続されている前記補助電源と前記ダイオードとに対して、並列に前記主電源と前記ダイオードとは異なる他のダイオードが順方向に接続されている
請求項4に記載の扉開放検出装置。
The door open detection device according to claim 4, wherein another diode different from the main power supply and the diode is connected in parallel to the auxiliary power supply and the diode connected in series.
前記記憶手段により記憶される前記所定のデータを記憶、または、読み出す信号線を接続、または、切断する切替手段をさらに含み、
前記主電源からの電力供給が停止している場合、前記切替手段は、前記信号線を切断する
請求項1に記載の扉開放検出装置。
A switching means for connecting or disconnecting the signal line for storing or reading the predetermined data stored by the storage means;
The door opening detection device according to claim 1, wherein when the power supply from the main power supply is stopped, the switching unit disconnects the signal line.
前記記憶手段は、D型フリップフロップである
請求項1に記載の扉開放検出装置。
The door opening detection device according to claim 1, wherein the storage unit is a D-type flip-flop.
前記更新手段は、接点スイッチ、近接スイッチ、光学スイッチ、または磁気スイッチを含む
請求項1に記載の扉開放検出装置。
The door opening detection device according to claim 1, wherein the update unit includes a contact switch, a proximity switch, an optical switch, or a magnetic switch.
前記記憶手段により前記所定のデータが記憶されているか否かにより前記扉の開放が検出されたか否かを判定する判定手段をさらに含む
請求項1に記載の扉開放検出装置。
The door opening detection device according to claim 1, further comprising a determination unit that determines whether or not the opening of the door is detected based on whether or not the predetermined data is stored in the storage unit.
所定のデータを記憶する記憶ステップと、
扉の開放を検出し、前記扉の開放が検出された場合、前記記憶ステップの処理により記憶された前記所定のデータを、前記所定のデータとは異なる他の所定のデータに更新する更新ステップと
を含む扉開放検出方法。
A storage step for storing predetermined data;
An update step of detecting opening of the door and updating the predetermined data stored by the processing of the storage step to other predetermined data different from the predetermined data when the opening of the door is detected; Door opening detection method.
請求項1に記載の扉開放検出装置を含む遊技機。 A gaming machine comprising the door opening detection device according to claim 1.
JP2007118987A 2007-04-27 2007-04-27 Door opening detection apparatus and method Pending JP2008272190A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007118987A JP2008272190A (en) 2007-04-27 2007-04-27 Door opening detection apparatus and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007118987A JP2008272190A (en) 2007-04-27 2007-04-27 Door opening detection apparatus and method

Publications (1)

Publication Number Publication Date
JP2008272190A true JP2008272190A (en) 2008-11-13

Family

ID=40050930

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007118987A Pending JP2008272190A (en) 2007-04-27 2007-04-27 Door opening detection apparatus and method

Country Status (1)

Country Link
JP (1) JP2008272190A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015231471A (en) * 2014-06-10 2015-12-24 株式会社三共 Game system and game machine

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10151260A (en) * 1996-11-22 1998-06-09 Kobishi Denki Kk Surveillance device, system and method of game machine unfair use
JP2002273019A (en) * 2001-03-14 2002-09-24 Sophia Co Ltd Game machine
JP2005218597A (en) * 2004-02-05 2005-08-18 Ace Denken:Kk Fraudulence preventor for interboard game apparatus
JP2007090106A (en) * 2001-03-29 2007-04-12 Taiyo Elec Co Ltd Game machine

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10151260A (en) * 1996-11-22 1998-06-09 Kobishi Denki Kk Surveillance device, system and method of game machine unfair use
JP2002273019A (en) * 2001-03-14 2002-09-24 Sophia Co Ltd Game machine
JP2007090106A (en) * 2001-03-29 2007-04-12 Taiyo Elec Co Ltd Game machine
JP2005218597A (en) * 2004-02-05 2005-08-18 Ace Denken:Kk Fraudulence preventor for interboard game apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015231471A (en) * 2014-06-10 2015-12-24 株式会社三共 Game system and game machine

Similar Documents

Publication Publication Date Title
US5969529A (en) Electronic apparatus having battery power source
US6690277B1 (en) Security system
CN109115248B (en) Absolute encoder having abnormality detection unit for detecting abnormality in consumed current
JP2530717B2 (en) Battery voltage determination circuit
KR20030057355A (en) Control and supervisory signal transmission system
CN107016968B (en) Driving device and liquid crystal display device
JP5311119B2 (en) Security sensor, gaming machine, security device, security method, and program
JP2008272190A (en) Door opening detection apparatus and method
US20080244296A1 (en) Computer system fault detection
KR20130106262A (en) Processing device and processing system
JP2019106624A (en) Power supply control device and power supply control method
JP5352974B2 (en) Door opening detection device and method.
JP2014064307A (en) Input circuit and integrated circuit of the input circuit
US20050168201A1 (en) Circuit arrangement for monitoring a voltage supply, and for reliable locking of signal levels when the voltage supply is below normal
JP2006293871A (en) Two-wire system transmitter
JP5125319B2 (en) Door opening / closing detection device and method.
JP5194548B2 (en) Door opening detection device and method.
CN114844179A (en) Electronic device and electricity meter resetting method
JP5174687B2 (en) Optical transmission module and status information storage method
US7986882B2 (en) Output current pumping circuit and remote controller using the same
CN102262433A (en) Electronic equipment and power supply control method and power supply control program
JP2005149092A (en) Power supply control circuit of on-vehicle electronic device
JP2009194956A (en) Inverter device
JP4657339B2 (en) Fire alarm
KR100552458B1 (en) Power supply for RTC and Method for verification time information of RTC

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110804

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110811

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111129