JP5311119B2 - Security sensor, gaming machine, security device, security method, and program - Google Patents

Security sensor, gaming machine, security device, security method, and program Download PDF

Info

Publication number
JP5311119B2
JP5311119B2 JP2009024137A JP2009024137A JP5311119B2 JP 5311119 B2 JP5311119 B2 JP 5311119B2 JP 2009024137 A JP2009024137 A JP 2009024137A JP 2009024137 A JP2009024137 A JP 2009024137A JP 5311119 B2 JP5311119 B2 JP 5311119B2
Authority
JP
Japan
Prior art keywords
signal
output
interface
voltage
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009024137A
Other languages
Japanese (ja)
Other versions
JP2010178853A (en
Inventor
勉 味岡
敬介 石橋
信賢 一色
Original Assignee
オムロン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オムロン株式会社 filed Critical オムロン株式会社
Priority to JP2009024137A priority Critical patent/JP5311119B2/en
Publication of JP2010178853A publication Critical patent/JP2010178853A/en
Application granted granted Critical
Publication of JP5311119B2 publication Critical patent/JP5311119B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To minimize increase of the number of terminals for preventing scale from becoming large when increasing types of detection signals in a security system of a game machine. <P>SOLUTION: An opening and closing switch 111 opens or closes based on detection or non-detection of magnetism by a magnetic sensor 2. A Zener diode ZD111 is serially connected to the opening and closing switch and generates voltage of a value very similar to a voltage value of residual voltage generated when an electronic switch 1 is closed. A constant current generating part 113 generates current of a value very similar to a leakage current value which flows in when the electronic switch 1 is opened. Thus, characteristics of output signals from the electronic switch 1 and the magnetic sensor 2 are the same so that an I/F device 3 is connected without awareness of the electronic switch 1 and the magnetic sensor 2 and that interface processing is performed by separating them. This invention is applied to a security device of the game machine. <P>COPYRIGHT: (C)2010,JPO&amp;INPIT

Description

本発明は、セキュリティセンサ、遊技機、セキュリティ装置、およびセキュリティ方法、並びにプログラムに関し、特に、低コストで監視項目を増やせるようにすることで、遊技状態と不正の監視を高い確度で実現できるようにしたセキュリティセンサ、遊技機、セキュリティ装置、およびセキュリティ方法、並びにプログラムに関する。   The present invention relates to a security sensor, a gaming machine, a security device, a security method, and a program, and in particular, by enabling an increase in monitoring items at a low cost, it is possible to realize gaming state and fraud monitoring with high accuracy. The present invention relates to a security sensor, a gaming machine, a security device, a security method, and a program.
パチンコ遊技機ではパチンコ球(遊技球)を検出するために直流2線式電子スイッチが多く用いられている。直流二線式スイッチはメカスイッチと同じ感覚で使用可能、かつ電子スイッチであるため出力信号の機械的なチャタリングが発生しないという利点がある。このようなパチンコ球を検出する複数の電子スイッチの出力信号を、パチンコ遊技機全体を制御する制御装置(CPU(Central Processing Unit))に伝達するため、インターフェイス装置が用いられる。   In a pachinko gaming machine, a DC two-wire electronic switch is often used to detect a pachinko ball (game ball). The DC two-wire switch can be used in the same way as a mechanical switch and has an advantage that mechanical chattering of an output signal does not occur because it is an electronic switch. An interface device is used to transmit output signals from a plurality of electronic switches that detect such pachinko balls to a control device (CPU (Central Processing Unit)) that controls the entire pachinko gaming machine.
ところで、最近では、遊技機の人為的不正行為に関する情報が、インターネット等で一般的に出回る状況となっており、次々と人為的不正行為を検出するセキュリティセンサを設ける必要が生じている。このセキュリティセンサとしては、例えば、磁気検知センサ、電波検知センサ、あるいは衝撃検知センサなどであり、これらのセキュリティセンサの搭載頻度が高まり、従来の接続異常などの事故検出を含め、監視対象数が増加しつつある。このため、保安システムの規模拡大、CPU接続端子数増加、実装面積の拡大、およびインターフェイス装置の過剰なる多様化などが求められる結果、コストを増大させ、本来の遊技性機能向上に必要とされるコスト、およびソフト容量などを圧迫している。   By the way, recently, information regarding artificial fraud of gaming machines is generally available on the Internet and the like, and it is necessary to provide a security sensor for detecting artificial fraud one after another. This security sensor is, for example, a magnetic detection sensor, a radio wave detection sensor, or an impact detection sensor. The frequency of mounting these security sensors increases, and the number of monitoring targets increases, including the detection of accidents such as conventional connection abnormalities. I am doing. For this reason, it is necessary to increase the cost and to improve the original gaming function as a result of the need to increase the scale of the security system, increase the number of CPU connection terminals, increase the mounting area, and excessive diversification of interface devices. Costs and soft capacity are under pressure.
パチンコ球検出方式に関してはインターフェイス装置に人為的不正行為の判別機能を追加する方式が合理的である。例えば、遊技盤上に散在する遊技球検出スイッチ(例えば、直流2線式電子スイッチ)の接続線を狙い、開放−接続を繰り返す不正行為が行われるような場合、遊技機中央部に設置された制御装置(CPU)近傍にインターフェイス装置を設け、ここで接続異常が判定できれば、人為的不正行為等を未然に防止することができる。そこで、このような、インターフェイス装置の中間処理による保安システムを搭載することで、上述の人為的不正行為の検出のほか、偶然発生した断線事故、または短絡事故等の検出をも可能とする遊技機の保安技術が主流となっている。   Regarding the pachinko ball detection method, it is reasonable to add an artificial fraud discrimination function to the interface device. For example, in the case where a fraudulent act of repeating open-connection is performed aiming at a connection line of game ball detection switches (for example, a DC 2-wire electronic switch) scattered on the game board, it is installed in the center of the game machine If an interface device is provided in the vicinity of the control device (CPU) and a connection abnormality can be determined here, an artificial fraud can be prevented in advance. Therefore, by installing such a security system based on the intermediate processing of the interface device, it is possible to detect accidental disconnection accidents, short circuit accidents, etc. in addition to the detection of the above-mentioned artificial fraud. Security technology is becoming mainstream.
例えば、検出スイッチ1個あたり比較回路を3個搭載したインターフェイス装置を接続し、通常の検出状態判定の他、接続部の断線、短絡などの異常検出を実施する技術が提案されている(特許文献1参照)。この場合、検出スイッチ側に、正常状態にて中間電位出力となる専用出力回路が備えられている。   For example, a technique has been proposed in which an interface device equipped with three comparison circuits per detection switch is connected to detect an abnormality such as a disconnection or a short circuit in a connection part in addition to a normal detection state determination (Patent Literature). 1). In this case, a dedicated output circuit that outputs an intermediate potential in a normal state is provided on the detection switch side.
また、同様に比較回路を3個搭載したインターフェイス装置を構成し、さらに、これらの弁別閾値を接近させて、正常動作判定領域を極力狭め、検出スイッチの専用化を実現するようにした技術が提案されている(特許文献2参照)。この場合、先の断線、短絡の事故検出のほか、異種スイッチ強制接続による不正行為を未然に防止することができる。また、異常検知時の検出信号処理方法など、遊技機の保安システムに適した信号処理技術も提案されている。   Similarly, a technology has been proposed in which an interface device with three comparison circuits is constructed, and these discrimination thresholds are made closer to narrow the normal operation determination area as much as possible, and the detection switch can be dedicated. (See Patent Document 2). In this case, in addition to the detection of the previous disconnection and short-circuit accidents, it is possible to prevent unauthorized actions due to the forced connection of different types of switches. In addition, a signal processing technique suitable for a gaming machine security system, such as a detection signal processing method when an abnormality is detected, has been proposed.
さらに、断線、短絡、および検出スイッチ駆動電源異常などの監視項目を増設し、異常検知時では、CPUに警戒信号を出力する機能を備えた技術が提案されている(特許文献3参照)。   Furthermore, a technique has been proposed that includes a function for outputting a warning signal to the CPU when an abnormality is detected by adding monitoring items such as disconnection, short circuit, and detection switch drive power supply abnormality (see Patent Document 3).
また、リードスイッチを内蔵した磁気センサにて、磁石による人為的不正行為を検出しつつ、磁気センサ自体の断線事故をも検出するようにしている技術が提案されている(特許文献4参照)。この場合、参考文献1により提案されている技術と同様、磁気センサヘッド部では、非検出時に中間電位出力方式を採用し、磁気センサの検出状態判定+断線検知を実施するようにした技術が提案されている。   In addition, a technique has been proposed in which a magnetic sensor with a built-in reed switch detects an artificial fraud by a magnet and also detects a disconnection accident of the magnetic sensor itself (see Patent Document 4). In this case, similar to the technique proposed in Reference 1, the magnetic sensor head unit employs an intermediate potential output method when no detection is performed, and a technique is proposed in which detection of the magnetic sensor is detected and disconnection is detected. Has been.
特開2003−325930号公報JP 2003-325930 A 特開2005−318357号公報JP 2005-318357 A 特開2005−318358号公報JP 2005-318358 A 特開2008−237548号公報JP 2008-237548 A
しかしながら、特許文献1,4に記載の技術においては、元々遊技球検出スイッチの接続を想定しておらず、接続対象毎に装置(回路)変更が余儀なくされる上、それでも、電子スイッチを駆動する電源電圧の変動、周囲温度の変動など、環境変化でも機能を維持することが非常に困難であり、電子スイッチが正常動作しているにもかかわらず、前述の断線、短絡異常検知機能が誤動作する恐れがあった。   However, in the techniques described in Patent Documents 1 and 4, the connection of the game ball detection switch is not originally assumed, and the device (circuit) must be changed for each connection target, and the electronic switch is still driven. It is very difficult to maintain the function even with environmental changes such as fluctuations in power supply voltage and ambient temperature, and the aforementioned disconnection and short-circuit abnormality detection function malfunctions even though the electronic switch is operating normally. There was a fear.
また、特許文献2に記載の技術においては、2線式スイッチ限定の性質が強すぎた結果、多様化するセキュリティセンサの対応バリエーションが限定されるため、監視対象不足により、人為的不正行為の発生を招く恐れがあり、このため、商品として市場ニーズに追いつけない恐れがあった。   In addition, in the technology described in Patent Document 2, since the characteristics limited to the two-wire switch are too strong, the corresponding variations of the diversifying security sensors are limited. For this reason, there was a fear that it could not keep up with market needs as a product.
さらに、特許文献3に記載の技術においては、警戒信号のみの告知となるため、CPUでの判断情報量が不足し、十分な判断ができない恐れがあった。   Furthermore, in the technique described in Patent Document 3, since only a warning signal is notified, there is a risk that the amount of determination information in the CPU is insufficient and sufficient determination cannot be made.
また、特許文献4に記載の技術においては、磁気センサ1個あたりの検出信号と断線異常信号の2出力となり、CPU端子数の増加が懸念され、装置の大型化やコスト高を招く恐れがあった。   In the technique described in Patent Document 4, there are two outputs of a detection signal and a disconnection abnormality signal for each magnetic sensor, which may increase the number of CPU terminals, and may increase the size and cost of the apparatus. It was.
本発明はこのような状況に鑑みてなされたものであり、装置の大型化や端子数を不要に増大させることなく、監視項目を増やせるようにすることで、遊技機の人為的不正行為および断線または短絡等の接続異常を、低コストで、かつ、高い確度で監視できるようにするものである。   The present invention has been made in view of such a situation, and it is possible to increase the number of monitoring items without unnecessarily increasing the size of the device or the number of terminals, thereby causing an artificial fraud and disconnection of a gaming machine. Alternatively, a connection abnormality such as a short circuit can be monitored with high accuracy at a low cost.
本発明の第1の側面のセキュリティセンサは、遊技状況を検出する1個、または複数の直流2線式の遊技情報検出スイッチと並列にインターフェイス装置に接続され、遊技機の制御装置に検出信号を出力する直流2線式のセキュリティセンサであって、前記セキュリティセンサにおける異常の有無により開閉する開閉手段と、前記開閉手段と直列に接続され、前記遊技情報検出スイッチが閉塞状態において発生する残電圧の電圧値と、酷似した電圧値の電圧を発生する電圧発生手段と、前記遊技情報検出スイッチが開放状態において流入する漏れ電流値と、酷似した電流値の電流を発生する電流発生手段とを含み、自らと前記遊技情報検出スイッチとを同一特性の前記インターフェイス装置に接続して利用可能な程度に、前記電圧発生手段は、前記遊技情報検出スイッチが閉塞状態において発生する残電圧の電圧値と酷似した電圧値の電圧を発生し、前記電流発生手段は、前記遊技情報検出スイッチが開放状態において流入する漏れ電流値と、酷似した電流値の電流を発生するThe security sensor according to the first aspect of the present invention is connected to an interface device in parallel with one or a plurality of DC two-wire game information detection switches for detecting a gaming situation, and sends a detection signal to the control device of the gaming machine. A DC two-wire security sensor for output, an opening / closing means that opens and closes depending on the presence or absence of an abnormality in the security sensor, and a series of the opening and closing means that are connected in series, and the residual voltage generated when the game information detection switch is closed seen including a voltage value, a voltage generating means for generating a voltage very similar voltage value, the leakage current where the gaming information detection switch flows in the open state, and a current generating means for generating a current of very similar current values The voltage generating means can be used by connecting the game information detection switch and the game information detection switch to the interface device having the same characteristics. The game information detection switch generates a voltage value that is very similar to the voltage value of the residual voltage that occurs in the closed state, and the current generation means is very similar to the leakage current value that flows in when the game information detection switch is in the open state. Generates a current of the specified current value .
前記電圧発生手段は、ツェナーダイオードとすることができ、前記遊技情報検出スイッチの閉塞状態において発生する前記残電圧の電圧値は、前記ツェナーダイオードと性能が酷似した他のツェナーダイオード、または定電圧回路により発生するようにすることができる。   The voltage generating means may be a Zener diode, and the voltage value of the remaining voltage generated when the game information detection switch is closed is another Zener diode whose performance is very similar to that of the Zener diode, or a constant voltage circuit. Can be generated.
前記電流発生手段は、定電流源とすることができ、前記定電流源からの電流が、所定抵抗値の抵抗器に流れることで発生する両端電圧特性がダイオードの順方向特性、若しくはトランジスタのベース−エミッタ間特性に酷似しているようにすることができる。   The current generating means may be a constant current source, and a voltage characteristic at both ends generated when a current from the constant current source flows through a resistor having a predetermined resistance value is a forward characteristic of a diode or a base of a transistor. -It can be made to closely resemble the emitter-to-emitter characteristics.
前記開閉手段は、リードスイッチとすることができ、前記電圧発生手段は、ツェナーダイオードとすることができ、前記電流発生手段は、前記開閉手段、および前記電圧発生手段と並列に接続された定電流源、または抵抗器であり、強磁界中により前記リードスイッチが開閉することで、磁気検知機能を有するようにさせることができる。   The opening / closing means may be a reed switch, the voltage generating means may be a Zener diode, and the current generating means is a constant current connected in parallel with the opening / closing means and the voltage generating means. It is a source or a resistor, and can be made to have a magnetic detection function by opening and closing the reed switch in a strong magnetic field.
本発明の第2の側面の遊技機は、前記遊技情報検出スイッチと、前記遊技情報検出スイッチの出力信号、および、1個、または複数の、請求項1乃至4のいずれかに記載のセキュリティセンサの出力信号に基づいて、前記遊技情報検出スイッチのインターフェイス信号、および前記1個、または複数の、請求項1乃至4のいずれかに記載のセキュリティセンサのインターフェイス信号をそれぞれ出力する前記インターフェイス装置と、前記遊技情報検出スイッチの前記インターフェイス信号と、前記セキュリティセンサのインターフェイス信号に基づいて、前記遊技機の遊技状態、および異常を検出する前記制御装置とを含む遊技機であって、前記遊技情報検出スイッチの検出極性と、1個、または複数の、請求項1乃至4のいずれかに記載のセキュリティセンサの検出極性とは、それぞれ異なるようにすることができる。   The gaming machine according to the second aspect of the present invention is the gaming information detection switch, the output signal of the gaming information detection switch, and one or more security sensors according to any one of claims 1 to 4. The interface device for outputting the interface signal of the gaming information detection switch and the one or a plurality of security sensor interface signals according to any one of claims 1 to 4, based on the output signal of A gaming machine including the interface signal of the gaming information detection switch and the control device that detects a gaming state of the gaming machine and an abnormality based on an interface signal of the security sensor, wherein the gaming information detection switch Detection polarity and one or more detection polarities. The detection polarities of security sensors can be different respectively.
前記インターフェイス装置には、前記遊技情報検出スイッチとの接続箇所、および、前記請求項1乃至4のいずれかに記載のセキュリティセンサとの接続箇所に、断線、または短絡などの接続異常を検出する接続異常検出手段をさらに含ませるようにすることができ、前記接続異常検出手段により接続異常が検出された場合、前記インターフェイス装置には、前記遊技情報検出スイッチの出力信号に対応するインターフェイス信号、および、前記請求項1乃至4のいずれかに記載のセキュリティセンサの出力信号に対応するインターフェイス信号を、Hi、またはLowの状態に固定して、前記制御装置に出力させるようにすることができる。   A connection for detecting a connection abnormality such as a disconnection or a short circuit at a connection point with the game information detection switch and a connection point with the security sensor according to any one of claims 1 to 4. An abnormality detection means can be further included.When a connection abnormality is detected by the connection abnormality detection means, the interface device includes an interface signal corresponding to an output signal of the game information detection switch, and The interface signal corresponding to the output signal of the security sensor according to any one of claims 1 to 4 can be fixed to a state of Hi or Low and output to the control device.
前記接続異常検出手段には、前記遊技情報検出スイッチとの接続箇所、または前記請求項1乃至4のいずれかに記載のセキュリティセンサとの接続箇所のいずれかで異常が発生した場合、警戒信号を出力する異常検出出力手段をさらに含ませるようにすることができ、前記異常検出出力手段には、前記警戒信号を前記制御装置に出力させるようにすることができる。   In the connection abnormality detection means, if an abnormality occurs at either the connection location with the game information detection switch or the connection location with the security sensor according to any one of claims 1 to 4, a warning signal is output. An abnormality detection output means for outputting can be further included, and the abnormality detection output means can cause the control device to output the warning signal.
本発明の第3の側面の遊技機のセキュリティ装置は、遊技状況を検出する1個、または複数の遊技情報検出スイッチと、前記遊技情報検出スイッチの出力極性と異なる出力極性の出力信号により人為的な不正を検出する1個、または複数の前記請求項1乃至4のいずれかに記載のセキュリティセンサと、前記遊技情報検出スイッチの出力信号に対応するインターフェイス信号、前記請求項1乃至4のいずれかに記載のセキュリティセンサの出力信号に対応するインターフェイス信号、および前記請求項7に記載の前記異常検出出力手段による警戒信号を伝送する前記インターフェイス装置と、前記インターフェイス装置により伝送される、前記遊技情報検出スイッチの出力信号に対応するインターフェイス信号、前記請求項1乃至4のいずれかに記載のセキュリティセンサの出力信号に対応するインターフェイス信号、および前記請求項7に記載の前記異常検出出力手段による警戒信号に基づいて、前記遊技機の状態が、通常遊技状態であるか否か、前記遊技情報検出スイッチ、若しくは前記セキュリティセンサの断線状態、若しくは短絡状態か否か、または、人為的不正行為発生状態か否かを判定する制御装置とを含む。   According to a third aspect of the present invention, there is provided a gaming machine security device comprising: one or a plurality of game information detection switches for detecting a game situation; and an output signal having an output polarity different from the output polarity of the game information detection switch. 5. One or a plurality of security sensors according to any one of claims 1 to 4 for detecting a fraud, and an interface signal corresponding to an output signal of the game information detection switch, any one of claims 1 to 4. An interface signal corresponding to an output signal of the security sensor according to claim 8, and a warning signal transmitted by the abnormality detection output means according to claim 7, and the game information detection transmitted by the interface device An interface signal corresponding to the output signal of the switch, any of the preceding claims Whether or not the state of the gaming machine is a normal gaming state based on an interface signal corresponding to the output signal of the security sensor according to claim 5 and a warning signal by the abnormality detection output means according to claim 7; And a control device that determines whether the game information detection switch or the security sensor is in a disconnected state, a short-circuited state, or a state in which an artificial fraud has occurred.
前記インターフェイス装置には、前記異常検出手段が異常を検出した場合、異常が検出された前記請求項1乃至4に記載のいずれかのセキュリティセンサの出力信号に基づいた前記インターフェイス信号をLowまたはHiの状態に固定して出力させ、前記制御装置には、前記LowまたはHiの状態に固定されて出力されている前記インターフェイス装置のインターフェイス信号に基づいて、断線状態、若しくは短絡状態となった前記セキュリティセンサを特定させるようにすることができる。   In the interface device, when the abnormality detecting unit detects an abnormality, the interface signal based on the output signal of the security sensor according to any one of claims 1 to 4 in which the abnormality is detected is set to Low or Hi. The security sensor that is disconnected and short-circuited based on the interface signal of the interface device that is fixed and output in the Low or Hi state is output to the control device. Can be specified.
本発明の第3の側面の遊技機のセキュリティ装置のセキュリティ方法は、遊技状況を検出する1個、または複数の遊技情報検出スイッチと、前記遊技情報検出スイッチの出力極性と異なる出力極性の出力信号により人為的な不正を検出する1個、または複数の前記請求項1乃至4のいずれかに記載のセキュリティセンサと、前記遊技情報検出スイッチの出力信号に対応するインターフェイス信号、前記請求項1乃至4のいずれかに記載のセキュリティセンサの出力信号に対応するインターフェイス信号、および前記請求項7に記載の前記異常検出出力手段による警戒信号を伝送する前記インターフェイス装置と、前記インターフェイス装置により伝送される、前記遊技情報検出スイッチの出力信号に対応するインターフェイス信号、前記請求項1乃至4のいずれかに記載のセキュリティセンサの出力信号に対応するインターフェイス信号、および前記請求項7に記載の前記異常検出出力手段による警戒信号に基づいて、前記遊技機の状態が、通常遊技状態であるか否か、前記遊技情報検出スイッチ、若しくは前記セキュリティセンサの断線状態、若しくは短絡状態か否か、または、人為的不正行為発生状態か否かを判定する制御装置とを含む遊技機のセキュリティ装置のセキュリティ方法であって、前記1個、または複数の遊技情報検出スイッチにより、遊技状況を検出し、前記1個、または複数の前記請求項1乃至4のいずれかに記載のセキュリティセンサにより、人為的な不正を検出し、前記インターフェイス装置により、前記遊技情報検出スイッチの出力信号に対応するインターフェイス信号、前記請求項1乃至4のいずれかに記載のセキュリティセンサの出力信号に対応するインターフェイス信号、および前記請求項7に記載の前記異常検出出力手段による警戒信号を伝送し、前記制御装置により、前記インターフェイス装置により伝送される、前記遊技情報検出スイッチの出力信号に対応するインターフェイス信号、前記請求項1乃至4のいずれかに記載のセキュリティセンサの出力信号に対応するインターフェイス信号、および前記請求項7に記載の前記異常検出出力手段による警戒信号に基づいて、前記遊技機の状態が、通常遊技状態であるか否か、前記遊技情報検出スイッチ、若しくは前記セキュリティセンサの断線状態、若しくは短絡状態か否か、または、人為的不正行為発生状態か否かを判定する。   A security method for a gaming machine security device according to a third aspect of the present invention includes one or a plurality of gaming information detection switches for detecting a gaming situation, and an output signal having an output polarity different from the output polarity of the gaming information detection switch. 5. One or a plurality of security sensors according to any one of claims 1 to 4 for detecting artificial fraud, and an interface signal corresponding to an output signal of the gaming information detection switch, the claims 1 to 4. The interface device corresponding to the output signal of the security sensor according to any one of the above and the interface device for transmitting a warning signal by the abnormality detection output means according to claim 7, and transmitted by the interface device, An interface signal corresponding to the output signal of the gaming information detection switch, said claim Based on the interface signal corresponding to the output signal of the security sensor according to any one of 1 to 4 and a warning signal by the abnormality detection output means according to claim 7, the state of the gaming machine is a normal gaming state And a control device that determines whether or not the gaming information detection switch or the security sensor is in a disconnected state, a short-circuited state, or a state in which an artificial fraud has occurred A device security method, wherein the one or more game information detection switches detect a game situation, and the one or more security sensors according to any one of claims 1 to 4, Artificial fraud is detected, and an interface corresponding to the output signal of the game information detection switch is detected by the interface device. An interface signal corresponding to the output signal of the security sensor according to any one of claims 1 to 4 and a warning signal by the abnormality detection output means according to claim 7, and transmitted by the control device The interface signal corresponding to the output signal of the game information detection switch transmitted by the interface device, the interface signal corresponding to the output signal of the security sensor according to any one of claims 1 to 4, and the claim Whether the state of the gaming machine is a normal gaming state, whether the gaming information detection switch or the security sensor is disconnected, or short-circuited based on a warning signal from the abnormality detection output means according to claim 7 It is determined whether or not it is a state in which an artificial fraud has occurred.
本発明の第3の側面のプログラムは、遊技状況を検出する1個、または複数の遊技情報検出スイッチと、前記遊技情報検出スイッチの出力極性と異なる出力極性の出力信号により人為的な不正を検出する1個、または複数の前記請求項1乃至4のいずれかに記載のセキュリティセンサと、前記遊技情報検出スイッチの出力信号に対応するインターフェイス信号、前記請求項1乃至4のいずれかに記載のセキュリティセンサの出力信号に対応するインターフェイス信号、および前記請求項7に記載の前記異常検出出力手段による警戒信号を伝送する前記インターフェイス装置と、前記インターフェイス装置により伝送される、前記遊技情報検出スイッチの出力信号に対応するインターフェイス信号、前記請求項1乃至4のいずれかに記載のセキュリティセンサの出力信号に対応するインターフェイス信号、および前記請求項7に記載の前記異常検出出力手段による警戒信号に基づいて、前記遊技機の状態が、通常遊技状態であるか否か、前記遊技情報検出スイッチ、若しくは前記セキュリティセンサの断線状態、若しくは短絡状態か否か、または、人為的不正行為発生状態か否かを判定する制御装置とを含む遊技機のセキュリティ装置を制御するコンピュータに、前記1個、または複数の遊技情報検出スイッチにより、遊技状況を検出し、前記1個、または複数の前記請求項1乃至4のいずれかに記載のセキュリティセンサにより、人為的な不正を検出し、前記インターフェイス装置により、前記遊技情報検出スイッチの出力信号に対応するインターフェイス信号、前記請求項1乃至4のいずれかに記載のセキュリティセンサの出力信号に対応するインターフェイス信号、および前記請求項7に記載の前記異常検出出力手段による警戒信号を伝送し、前記制御装置により、前記インターフェイス装置により伝送される、前記遊技情報検出スイッチの出力信号に対応するインターフェイス信号、前記請求項1乃至4のいずれかに記載のセキュリティセンサの出力信号に対応するインターフェイス信号、および前記請求項7に記載の前記異常検出出力手段による警戒信号に基づいて、前記遊技機の状態が、通常遊技状態であるか否か、前記遊技情報検出スイッチ、若しくは前記セキュリティセンサの断線状態、若しくは短絡状態か否か、または、人為的不正行為発生状態か否かを判定する処理を実行させる。   The program according to the third aspect of the present invention detects artificial fraud by one or more game information detection switches for detecting a game situation and an output signal having an output polarity different from the output polarity of the game information detection switch. One or a plurality of security sensors according to any one of claims 1 to 4, an interface signal corresponding to an output signal of the game information detection switch, and the security according to any one of claims 1 to 4. An interface signal corresponding to an output signal of a sensor, and the interface device for transmitting a warning signal by the abnormality detection output means according to claim 7, and an output signal of the game information detection switch transmitted by the interface device 5. The interface signal corresponding to claim 1, the security signal according to any one of claims 1 to 4. Whether the state of the gaming machine is a normal gaming state based on an interface signal corresponding to an output signal of a utility sensor and a warning signal from the abnormality detection output means according to claim 7; A computer that controls a security device of a gaming machine including a detection switch or a control device that determines whether the security sensor is in a disconnected state, a short-circuited state, or a state in which an artificial fraud has occurred; The game status is detected by one or a plurality of game information detection switches, and human fraud is detected by the one or more security sensors according to any one of claims 1 to 4, and the interface An interface signal corresponding to an output signal of the gaming information detection switch by the device, the claim 1 to The interface signal corresponding to the output signal of the security sensor according to any one of the above and the warning signal by the abnormality detection output means according to claim 7, are transmitted by the interface device by the control device, The interface signal corresponding to the output signal of the game information detection switch, the interface signal corresponding to the output signal of the security sensor according to any one of claims 1 to 4, and the abnormality detection output means according to claim 7 On the basis of the warning signal, whether or not the state of the gaming machine is a normal gaming state, whether the gaming information detection switch or the security sensor is disconnected, or a short-circuited state, or human fraud A process for determining whether or not the occurrence state has occurred is executed.
本発明の第1の側面のセキュリティセンサにおける、遊技状況を検出する1個、または複数の直流2線式の遊技情報検出スイッチと並列にインターフェイス装置に接続され、遊技機の制御装置に検出信号を出力する直流2線式のセキュリティセンサとは、例えば、磁気センサであり、前記セキュリティセンサにおける異常の有無により開閉する開閉手段とは、例えば、開閉スイッチであり、前記開閉手段と直列に接続され、前記遊技情報検出スイッチが閉塞状態において発生する残電圧の電圧値と、酷似した電圧値の電圧を発生する電圧発生手段とは、定電圧発生部であり、前記遊技情報検出スイッチが開放状態において流入する漏れ電流値と、酷似した電流値の電流を発生する電流発生手段とは、例えば、定電流発生部である。   The security sensor according to the first aspect of the present invention is connected to an interface device in parallel with one or a plurality of DC two-wire game information detection switches for detecting a gaming situation, and sends a detection signal to the control device of the gaming machine. The output DC 2-wire security sensor is, for example, a magnetic sensor, and the opening / closing means that opens and closes depending on whether there is an abnormality in the security sensor is, for example, an opening / closing switch, connected in series with the opening / closing means, The voltage value of the residual voltage generated when the game information detection switch is closed and the voltage generation means for generating a voltage having a very similar voltage value are a constant voltage generator, and the voltage information means flows in when the game information detection switch is open. The leakage current value to be generated and the current generation means for generating a current having a very similar current value are, for example, a constant current generation unit.
すなわち、定電圧発生部により、前記遊技情報検出スイッチが閉塞状態において発生する残電圧の電圧値と、酷似した電圧値の電圧を発生すると共に、定電流発生部により、前記遊技情報検出スイッチが開放状態において流入する漏れ電流値と、酷似した電流値の電流を発生することにより、遊技情報検出スイッチと同特性の直流2線式の信号で磁気を利用した人的不正行為を検出できるので、磁気センサと遊技情報検出スイッチとを同一の特性のインターフェイス装置に接続して利用することが可能となり、端子数の増加を最小限にすることで規模の拡大を抑制しつつ、コストを低減することが可能となる。   That is, the constant voltage generator generates a voltage having a voltage value very similar to the voltage value of the residual voltage generated when the game information detection switch is closed, and the game information detection switch is opened by the constant current generator. By generating a current with a leakage current value that is very similar to the inflow current value in the state, it is possible to detect human fraud using magnetism with a DC 2-wire signal with the same characteristics as the game information detection switch. Sensors and game information detection switches can be used by connecting them to an interface device with the same characteristics, and minimizing the increase in the number of terminals can suppress the expansion of the scale and reduce the cost. It becomes possible.
また、本発明の第2の側面の遊技機における、前記遊技情報検出スイッチとは、例えば、直流2線式電子スイッチであり、前記遊技情報検出スイッチの出力信号、および、1個、または複数の、請求項1乃至4のいずれかに記載のセキュリティセンサの出力信号に基づいて、前記遊技情報検出スイッチのインターフェイス信号、および前記1個、または複数の、請求項1乃至4のいずれかに記載のセキュリティセンサのインターフェイス信号をそれぞれ出力する前記インターフェイス装置とは、例えば、インターフェイス装置であり、前記遊技情報検出スイッチの前記インターフェイス信号に基づいて、前記遊技機の遊技状態、および異常を検出する前記制御装置とは、例えば、制御部であり、前記遊技情報検出スイッチの検出極性と、1個、または複数の、請求項1乃至4のいずれかに記載のセキュリティセンサの検出極性とを、それぞれ異なるようにするとは、例えば、直流2線式電子スイッチと、磁気センサとの検出極性を異なるものとすることである。   In the gaming machine according to the second aspect of the present invention, the gaming information detection switch is, for example, a direct current 2-wire electronic switch, an output signal of the gaming information detection switch, and one or more 5. Based on the output signal of the security sensor according to any one of claims 1 to 4, an interface signal of the gaming information detection switch, and the one or a plurality of, according to any one of claims 1 to 4. The interface device that outputs each interface signal of a security sensor is, for example, an interface device, and the control device detects a gaming state and abnormality of the gaming machine based on the interface signal of the gaming information detection switch. Is, for example, a control unit, the detection polarity of the game information detection switch, and one Alternatively, the detection polarities of the plurality of security sensors according to any one of claims 1 to 4 are different from each other, for example, the detection polarities of the DC two-wire electronic switch and the magnetic sensor are different. It is to be.
すなわち、直流2線式電子スイッチは、通常、閉塞状態であり、遊技球を検出しない状態において、オンの状態となっており、逆に遊技球を検出するとき、開放状態となり、オフの状態となる。また、磁気センサについては、通常、開放状態であり、磁気を検出していないときにオフの状態であり、磁気を検出したとき、閉塞状態となり、オンの状態となる。   That is, the DC two-wire electronic switch is normally in a closed state, and is in an on state when no game ball is detected. Conversely, when a game ball is detected, it is in an open state and an off state. Become. Further, the magnetic sensor is normally in an open state and is in an off state when no magnetism is detected, and when a magnetism is detected, it is in a closed state and is in an on state.
このため、直流2線式電子スイッチおよび磁気センサの出力信号以外に、直流2線式電子スイッチおよび磁気センサの接続異常を検出できるようにした場合、待機状態(遊技球を検出していない状態、または、磁気を検出していない状態)とは異なる信号に固定した状態で出力するように設定することで、複数の直流2線式電子スイッチ、および磁気センサを使用しているとき、直流2線式電子スイッチ、または磁気センサのいずれの接続異常であるかを特定することが可能となる上、端子数の増加を最小限にすることで規模の拡大を抑制しつつ、コストを低減することが可能となる。   For this reason, in addition to the output signals of the DC 2-wire electronic switch and the magnetic sensor, when the connection abnormality of the DC 2-wire electronic switch and the magnetic sensor can be detected, the standby state (the state where the game ball is not detected, Or, when a plurality of DC 2-wire electronic switches and magnetic sensors are used by setting the signal to be output in a state that is fixed to a signal different from the state in which magnetism is not detected) In addition to being able to identify which type of electronic switch or magnetic sensor is connected abnormally, it is possible to reduce the cost while suppressing the increase in scale by minimizing the increase in the number of terminals It becomes possible.
本発明の第3の側面の遊技機のセキュリティ装置における、遊技状況を検出する1個、または複数の遊技情報検出スイッチとは、例えば、直流2線式電子スイッチであり、前記遊技情報検出スイッチの出力極性と異なる出力極性の出力信号により人為的な不正を検出する1個、または複数の前記請求項1乃至4のいずれかに記載のセキュリティセンサとは、例えば、磁気センサであり、前記遊技情報検出スイッチの出力信号に対応するインターフェイス信号、前記請求項1乃至4のいずれかに記載のセキュリティセンサの出力信号に対応するインターフェイス信号、および前記請求項7に記載の前記異常検出出力手段による警戒信号を伝送する前記インターフェイス装置とは、例えば、遊技機のインターフェイス装置であり、前記インターフェイス装置により伝送される、前記遊技情報検出スイッチの出力信号に対応するインターフェイス信号、前記請求項1乃至4のいずれかに記載のセキュリティセンサの出力信号に対応するインターフェイス信号、および前記請求項7に記載の前記異常検出出力手段による警戒信号に基づいて、前記遊技機の状態が、通常遊技状態であるか否か、前記遊技情報検出スイッチ、若しくは前記セキュリティセンサの断線状態、若しくは短絡状態か否か、または、人為的不正行為発生状態か否かを判定する制御装置とは、例えば、遊技機の制御部である。   In the gaming machine security device according to the third aspect of the present invention, the one or more game information detection switches for detecting a game situation are, for example, a DC two-wire electronic switch, and the game information detection switch The one or more security sensors according to any one of claims 1 to 4 that detect artificial fraud by an output signal having an output polarity different from the output polarity are, for example, magnetic sensors, and the game information An interface signal corresponding to the output signal of the detection switch, an interface signal corresponding to the output signal of the security sensor according to any one of claims 1 to 4, and a warning signal by the abnormality detection output means according to claim 7 For example, the interface device that transmits a game machine is an interface device of a gaming machine, and the interface device An interface signal corresponding to an output signal of the game information detection switch, an interface signal corresponding to an output signal of the security sensor according to any one of claims 1 to 4; Whether the state of the gaming machine is a normal gaming state, whether the gaming information detection switch, or the security sensor is disconnected, or short-circuited based on a warning signal by the abnormality detection output means described Alternatively, the control device that determines whether or not an artificial fraud has occurred is, for example, a control unit of a gaming machine.
すなわち、制御部は、前記遊技情報検出スイッチの出力信号に対応するインターフェイス信号、前記請求項1乃至4のいずれかに記載のセキュリティセンサの出力信号に対応するインターフェイス信号、および前記請求項7に記載の前記異常検出出力手段による警戒信号に基づいて、前記遊技機の状態が、通常遊技状態であるか否か、前記遊技情報検出スイッチ、若しくは前記セキュリティセンサの断線状態、若しくは短絡状態か否か、または、人為的不正行為発生状態か否かを判定することができるので、装置の大型化や端子数を不要に増大させることなく、監視項目を増やせるようにすることができ、さらに、遊技機の人為的不正行為および断線または短絡等の接続異常を、低コストで、かつ、高い確度で監視することが可能となる。   That is, a control part is an interface signal corresponding to the output signal of the said game information detection switch, the interface signal corresponding to the output signal of the security sensor in any one of the said Claim 1 thru | or 4, and the said Claim 7 Based on the warning signal by the abnormality detection output means, whether the state of the gaming machine is a normal gaming state, whether the gaming information detection switch, or the security sensor is disconnected, or a short circuit state, Or, since it is possible to determine whether or not human fraud has occurred, it is possible to increase the number of monitoring items without unnecessarily increasing the size of the device and the number of terminals. It is possible to monitor human fraud and abnormal connections such as disconnection or short circuit at low cost and with high accuracy.
本発明によれば、装置の大型化や端子数を不要に増大させることなく、監視項目を増やせるようにすることができ、遊技機の人為的不正行為および断線または短絡等の接続異常を、低コストで、かつ、高い確度で監視することが可能となる。   According to the present invention, it is possible to increase the number of monitoring items without unnecessarily increasing the size of the device and the number of terminals, and reducing the gaming machine's artificial fraud and abnormal connection such as disconnection or short circuit. It is possible to monitor at high cost with high accuracy.
本発明を適用したパチンコ遊技機の保安システムの一実施の形態の構成例を示す図である。It is a figure which shows the structural example of one Embodiment of the security system of the pachinko game machine to which this invention is applied. 図1のI/F装置の構成例を示す図である。It is a figure which shows the structural example of the I / F apparatus of FIG. 図1の電子スイッチ、および磁気センサの構成例を示す図である。It is a figure which shows the structural example of the electronic switch of FIG. 1, and a magnetic sensor. 図1の電子スイッチの詳細な構成例を示す図である。It is a figure which shows the detailed structural example of the electronic switch of FIG. I/F装置によりインターフェイス処理可能な電子スイッチおよび磁気センサの出力信号の特性を説明する図である。It is a figure explaining the characteristic of the output signal of the electronic switch and magnetic sensor which can interface-process with an I / F apparatus. 遊技球検出センサインターフェイス処理を説明するフローチャートである。It is a flowchart explaining a game ball detection sensor interface process. 遊技球検出センサインターフェイス処理、および磁気検出センサインターフェイス処理を説明する図である。It is a figure explaining game ball detection sensor interface processing and magnetic detection sensor interface processing. 遊技球検出センサインターフェイス処理、および磁気検出センサインターフェイス処理を説明する図である。It is a figure explaining game ball detection sensor interface processing and magnetic detection sensor interface processing. 磁気検出センサインターフェイス処理を説明するフローチャートである。It is a flowchart explaining a magnetic detection sensor interface process. 遊技球検出処理を説明するフローチャートである。It is a flowchart explaining a game ball detection process. 磁気検出処理を説明するフローチャートである。It is a flowchart explaining a magnetic detection process. 信号検出処理を説明するフローチャートである。It is a flowchart explaining a signal detection process. 信号検出処理を説明する図である。It is a figure explaining a signal detection process. 信号検出処理により実現される処理をまとめた図である。It is the figure which put together the process implement | achieved by a signal detection process. 図1の電子スイッチ、および磁気センサのその他の構成例を示す図である。It is a figure which shows the other structural example of the electronic switch of FIG. 1, and a magnetic sensor. 図1の磁気センサのさらにその他の構成例を示す図である。It is a figure which shows the further another structural example of the magnetic sensor of FIG. 汎用のコンピュータの構成例を示す図である。And FIG. 11 is a diagram illustrating a configuration example of a general-purpose computer.
以下に本発明の実施の形態を説明するが、本発明の構成要件と、発明の詳細な説明に記載の実施の形態との対応関係を例示すると、次のようになる。この記載は、本発明をサポートする実施の形態が、発明の詳細な説明に記載されていることを確認するためのものである。従って、発明の詳細な説明中には記載されているが、本発明の構成要件に対応する実施の形態として、ここには記載されていない実施の形態があったとしても、そのことは、その実施の形態が、その構成要件に対応するものではないことを意味するものではない。逆に、実施の形態が構成要件に対応するものとしてここに記載されていたとしても、そのことは、その実施の形態が、その構成要件以外の構成要件には対応しないものであることを意味するものでもない。   Embodiments of the present invention will be described below. Correspondences between the configuration requirements of the present invention and the embodiments described in the detailed description of the invention are exemplified as follows. This description is to confirm that the embodiments supporting the present invention are described in the detailed description of the invention. Accordingly, although there are embodiments that are described in the detailed description of the invention but are not described here as embodiments corresponding to the constituent elements of the present invention, It does not mean that the embodiment does not correspond to the configuration requirements. Conversely, even if an embodiment is described here as corresponding to a configuration requirement, that means that the embodiment does not correspond to a configuration requirement other than the configuration requirement. It's not something to do.
すなわち、本発明の第1の側面のセキュリティセンサ(例えば、図3の磁気センサ2)は、遊技状況を検出する1個、または複数の直流2線式の遊技情報検出スイッチ(例えば、図3の電子スイッチ1)と並列にインターフェイス装置(例えば、図3のI/F装置3)に接続され、遊技機の制御装置に検出信号を出力する直流2線式のセキュリティセンサであって、前記セキュリティセンサにおける異常の有無により開閉する開閉手段(例えば、図3の開閉スイッチ111)と、前記開閉手段と直列に接続され、前記遊技情報検出スイッチが閉塞状態において発生する残電圧の電圧値と、酷似した電圧値の電圧を発生する電圧発生手段(例えば、図3の定電圧発生部112)と、前記遊技情報検出スイッチが開放状態において流入する漏れ電流値と、酷似した電流値の電流を発生する電流発生手段(例えば、図3の定電流発生部113)とを含み、自らと前記遊技情報検出スイッチとを同一特性の前記インターフェイス装置に接続して利用可能な程度に、前記電圧発生手段は、前記遊技情報検出スイッチが閉塞状態において発生する残電圧の電圧値と酷似した電圧値の電圧を発生し、前記電流発生手段は、前記遊技情報検出スイッチが開放状態において流入する漏れ電流値と、酷似した電流値の電流を発生するThat is, the security sensor (for example, the magnetic sensor 2 in FIG. 3) according to the first aspect of the present invention has one or more DC two-wire game information detection switches (for example, in FIG. A DC two-wire security sensor connected to an interface device (for example, the I / F device 3 in FIG. 3) in parallel with the electronic switch 1) and outputting a detection signal to the control device of the gaming machine, The open / close means (eg, the open / close switch 111 in FIG. 3) that opens and closes depending on the presence or absence of an abnormality, and the voltage value of the residual voltage that is connected in series with the open / close means and that is generated when the game information detection switch is closed. Voltage generating means for generating a voltage value voltage (for example, the constant voltage generating unit 112 in FIG. 3) and leakage current that flows in when the game information detection switch is open Values and, very similar to the current generating means for generating a current having a current value (e.g., the constant current generation unit 113 of FIG. 3) viewed contains a by connecting the the own game information detection switch to the interface device of the same characteristics The voltage generation means generates a voltage having a voltage value very similar to the voltage value of the remaining voltage generated when the game information detection switch is closed, and the current generation means detects the game information detection. A current having a current value very similar to the leakage current value that flows in when the switch is open is generated .
前記電圧発生手段(例えば、図3の定電圧発生部112)は、ツェナーダイオード(例えば、図3のツェナーダイオードZD111)とすることができ、前記遊技情報検出スイッチの閉塞状態において発生する前記残電圧の電圧値は、前記ツェナーダイオードと性能が酷似した他のツェナーダイオード(例えば、図3のツェナーダイオードZD91)、または定電圧回路(例えば、図15の抵抗R121,R122、およびトランジスタTr121からなる定電圧回路)により発生するようにすることができる。   The voltage generating means (for example, the constant voltage generating unit 112 in FIG. 3) may be a Zener diode (for example, the Zener diode ZD111 in FIG. 3), and the residual voltage generated when the game information detection switch is closed. Is a constant voltage composed of another Zener diode whose performance is very similar to that of the Zener diode (for example, Zener diode ZD91 in FIG. 3) or a constant voltage circuit (for example, resistors R121 and R122 in FIG. 15 and transistor Tr121). Circuit).
前記電流発生手段(例えば、図3の定電流発生部113)は、定電流源(例えば、図3の抵抗R111,R113、およびトランジスタTr111,Tr112からなる定電流源)とすることができ、前記定電流源からの電流が、所定抵抗値の抵抗器(例えば、図3の抵抗R12)に流れることで発生する両端電圧特性がダイオードの順方向特性、若しくはトランジスタのベース−エミッタ間特性に酷似しているようにすることができる。   The current generating means (for example, the constant current generating unit 113 in FIG. 3) can be a constant current source (for example, a constant current source including the resistors R111 and R113 and the transistors Tr111 and Tr112 in FIG. 3). The voltage characteristic at both ends generated when the current from the constant current source flows through a resistor having a predetermined resistance value (for example, the resistor R12 in FIG. 3) is very similar to the forward characteristic of the diode or the base-emitter characteristic of the transistor. Can be like that.
前記開閉手段(例えば、図3の開閉スイッチ111)は、リードスイッチとすることができ、前記電圧発生手段(例えば、図3の定電圧発生部112)は、ツェナーダイオード(例えば、図3のツェナーダイオードZD111)とすることができ、前記電流発生手段(例えば、図3の定電流発生部113)は、前記開閉手段、および前記電圧発生手段と並列に接続された定電流源(例えば、図3の抵抗R111,R113、およびトランジスタTr111,Tr112からなる定電流源)、または抵抗器(例えば、図16の抵抗R191)であり、強磁界中により前記リードスイッチが開閉することで、磁気検知機能を有するようにさせることができる。   The opening / closing means (for example, the opening / closing switch 111 in FIG. 3) can be a reed switch, and the voltage generating means (for example, the constant voltage generating unit 112 in FIG. 3) is a Zener diode (for example, the Zener in FIG. 3). Diode ZD111), and the current generating means (for example, the constant current generating unit 113 in FIG. 3) includes a constant current source (for example, FIG. 3) connected in parallel to the switching means and the voltage generating means. Of the resistors R111 and R113 and the transistors Tr111 and Tr112), or a resistor (for example, the resistor R191 in FIG. 16), and the reed switch is opened and closed in a strong magnetic field, thereby providing a magnetic detection function. It can be made to have.
本発明の第2の側面の遊技機は、前記遊技情報検出スイッチと、前記遊技情報検出スイッチの出力信号、および、1個、または複数の、請求項1乃至4のいずれかに記載のセキュリティセンサの出力信号に基づいて、前記遊技情報検出スイッチのインターフェイス信号、および前記1個、または複数の、請求項1乃至4のいずれかに記載のセキュリティセンサのインターフェイス信号をそれぞれ出力する前記インターフェイス装置と、前記遊技情報検出スイッチの前記インターフェイス信号と、前記セキュリティセンサのインターフェイス信号に基づいて、前記遊技機の遊技状態、および異常を検出する前記制御装置とを含む遊技機であって、前記遊技情報検出スイッチ(例えば、図3の電子スイッチ1)の検出極性と、1個、または複数の、請求項1乃至4のいずれかに記載のセキュリティセンサ(例えば、図3の磁気センサ2)の検出極性とは、それぞれ異なるようにすることができる。   The gaming machine according to the second aspect of the present invention is the gaming information detection switch, the output signal of the gaming information detection switch, and one or more security sensors according to any one of claims 1 to 4. The interface device for outputting the interface signal of the gaming information detection switch and the one or a plurality of security sensor interface signals according to any one of claims 1 to 4, based on the output signal of A gaming machine including the interface signal of the gaming information detection switch and the control device that detects a gaming state of the gaming machine and an abnormality based on an interface signal of the security sensor, wherein the gaming information detection switch (For example, the electronic switch 1 in FIG. 3) and one or more detection polarities Security sensor according to any of claims 1 to 4 (e.g., a magnetic sensor 2 in FIG. 3) and the detection polarity, it can be different, respectively.
前記インターフェイス装置には、前記遊技情報検出スイッチとの接続箇所、および、前記請求項1乃至4のいずれかに記載のセキュリティセンサとの接続箇所に、断線、または短絡などの接続異常を検出する接続異常検出手段(例えば、図2の断線異常検知回路71−1,71−2、または、短絡異常検知回路72−1,72−2)をさらに含ませるようにすることができ、前記接続異常検出手段により接続異常が検出された場合、前記インターフェイス装置には、前記遊技情報検出スイッチの出力信号に対応するインターフェイス信号、および、前記請求項1乃至4のいずれかに記載のセキュリティセンサの出力信号に対応するインターフェイス信号を、Hi、またはLowの状態に固定して、前記制御装置に出力させるようにすることができる。   A connection for detecting a connection abnormality such as a disconnection or a short circuit at a connection point with the game information detection switch and a connection point with the security sensor according to any one of claims 1 to 4. Abnormality detection means (for example, disconnection abnormality detection circuits 71-1 and 71-2 or short circuit abnormality detection circuits 72-1 and 72-2 in FIG. 2) can be further included, and the connection abnormality detection is performed. When a connection abnormality is detected by the means, the interface device includes an interface signal corresponding to an output signal of the game information detection switch, and an output signal of the security sensor according to any one of claims 1 to 4. Corresponding interface signal can be fixed to Hi or Low state and output to the control device
前記接続異常検出手段には、前記遊技情報検出スイッチとの接続箇所、または前記請求項1乃至4のいずれかに記載のセキュリティセンサとの接続箇所のいずれかで異常が発生した場合、警戒信号を出力する異常検出出力手段(例えば、図2のOR回路34)をさらに含ませるようにすることができ、前記異常検出出力手段には、前記警戒信号を前記制御装置に出力させるようにすることができる。   In the connection abnormality detection means, if an abnormality occurs at either the connection location with the game information detection switch or the connection location with the security sensor according to any one of claims 1 to 4, a warning signal is output. An abnormality detection output means for outputting (for example, the OR circuit 34 in FIG. 2) can be further included, and the abnormality detection output means can cause the control device to output the warning signal. it can.
本発明の第3の側面の遊技機のセキュリティ装置は、遊技状況を検出する1個、または複数の遊技情報検出スイッチ(例えば、図2の電子スイッチ1)と、前記遊技情報検出スイッチの出力極性と異なる出力極性の出力信号により人為的な不正を検出する1個、または複数の前記請求項1乃至4のいずれかに記載のセキュリティセンサ(例えば、図2の磁気センサ2)と、前記遊技情報検出スイッチの出力信号に対応するインターフェイス信号、前記請求項1乃至4のいずれかに記載のセキュリティセンサの出力信号に対応するインターフェイス信号、および前記請求項7に記載の前記異常検出出力手段(例えば、図2のOR回路34)による警戒信号を伝送する前記インターフェイス装置(例えば、図2のI/F装置3)と、前記インターフェイス装置により伝送される、前記遊技情報検出スイッチの出力信号に対応するインターフェイス信号、前記請求項1乃至4のいずれかに記載のセキュリティセンサの出力信号に対応するインターフェイス信号、および前記請求項7に記載の前記異常検出出力手段による警戒信号に基づいて、前記遊技機の状態が、通常遊技状態であるか否か、前記遊技情報検出スイッチ、若しくは前記セキュリティセンサの断線状態、若しくは短絡状態か否か、または、人為的不正行為発生状態か否かを判定する制御装置(例えば、図2の制御部4)とを含む。   The security device for a gaming machine according to the third aspect of the present invention includes one or a plurality of game information detection switches (for example, the electronic switch 1 in FIG. 2) for detecting a game situation, and the output polarity of the game information detection switch. 5. One or more security sensors (for example, the magnetic sensor 2 in FIG. 2) according to any one of claims 1 to 4 for detecting artificial fraud by an output signal having an output polarity different from that of the game information An interface signal corresponding to the output signal of the detection switch, an interface signal corresponding to the output signal of the security sensor according to any one of claims 1 to 4, and the abnormality detection output means according to claim 7 (for example, The interface device (for example, the I / F device 3 of FIG. 2) that transmits a warning signal by the OR circuit 34) of FIG. 2, and the interface The interface signal corresponding to the output signal of the game information detection switch transmitted by the chase device, the interface signal corresponding to the output signal of the security sensor according to any one of claims 1 to 4, and the claim 7 Whether the state of the gaming machine is a normal gaming state, whether the gaming information detection switch, or the security sensor is disconnected, or short-circuited based on a warning signal by the abnormality detection output means described Or a control device (for example, the control unit 4 in FIG. 2) that determines whether or not an artificial fraud has occurred.
前記インターフェイス装置(例えば、図2のI/F装置3)には、前記異常検出出力手段が異常を検出した場合、異常が検出された前記請求項1乃至4に記載のいずれかのセキュリティセンサの出力信号に基づいた前記インターフェイス信号をLowまたはHiの状態に固定して出力させ、前記制御装置には、前記LowまたはHiの状態に固定されて出力されている前記インターフェイス装置のインターフェイス信号に基づいて、断線状態、若しくは短絡状態となった前記セキュリティセンサを特定させるようにすることができる。 5. The security sensor according to claim 1, wherein an abnormality is detected in the interface device (for example, the I / F device 3 in FIG. 2) when the abnormality detection output unit detects an abnormality. The interface signal based on the output signal is fixed and output in a Low or Hi state, and the control device is based on the interface signal of the interface device that is fixed and output in the Low or Hi state. The security sensor in a disconnected state or a short-circuited state can be specified.
本発明の第3の側面の遊技機のセキュリティ装置のセキュリティ方法またはプログラムは、遊技状況を検出する1個、または複数の遊技情報検出スイッチ(例えば、図2の電子スイッチ1)と、前記遊技情報検出スイッチの出力極性と異なる出力極性の出力信号により人為的な不正を検出する1個、または複数の前記請求項1乃至4のいずれかに記載のセキュリティセンサ(例えば、図2の磁気センサ2)と、前記遊技情報検出スイッチの出力信号に対応するインターフェイス信号、前記請求項1乃至4のいずれかに記載のセキュリティセンサの出力信号に対応するインターフェイス信号、および前記請求項7に記載の前記異常検出出力手段(例えば、図2のOR回路34)による警戒信号を伝送する前記インターフェイス装置(例えば、図2のI/F装置3)と、前記インターフェイス装置により伝送される、前記遊技情報検出スイッチの出力信号に対応するインターフェイス信号、前記請求項1乃至4のいずれかに記載のセキュリティセンサの出力信号に対応するインターフェイス信号、および前記請求項7に記載の前記異常検出出力手段による警戒信号に基づいて、前記遊技機の状態が、通常遊技状態であるか否か、前記遊技情報検出スイッチ、若しくは前記セキュリティセンサの断線状態、若しくは短絡状態か否か、または、人為的不正行為発生状態か否かを判定する制御装置(例えば、図2の制御部4)とを含む遊技機のセキュリティ装置のセキュリティ方法であって、前記1個、または複数の遊技情報検出スイッチにより、遊技状況を検出し(例えば、図10のステップS51)、前記1個、または複数の前記請求項1乃至4のいずれかに記載のセキュリティセンサにより、人為的な不正を検出し(例えば、図11のステップS61)、前記インターフェイス装置により、前記遊技情報検出スイッチの出力信号に対応するインターフェイス信号、前記請求項1乃至4のいずれかに記載のセキュリティセンサの出力信号に対応するインターフェイス信号、および前記請求項7に記載の前記異常検出出力手段による警戒信号を伝送し(例えば、図9のステップS34,S37,S39,S41)、前記制御装置により、前記インターフェイス装置により伝送される、前記遊技情報検出スイッチの出力信号に対応するインターフェイス信号、前記請求項1乃至4のいずれかに記載のセキュリティセンサの出力信号に対応するインターフェイス信号、および前記請求項7に記載の前記異常検出出力手段による警戒信号に基づいて、前記遊技機の状態が、通常遊技状態であるか否か、前記遊技情報検出スイッチ、若しくは前記セキュリティセンサの断線状態、若しくは短絡状態か否か、または、人為的不正行為発生状態か否かを判定する(例えば、図12のステップS73,S75,S77,S78)。   A security method or program for a security device for a gaming machine according to a third aspect of the present invention includes one or a plurality of game information detection switches (for example, the electronic switch 1 in FIG. 2) for detecting a game situation, and the game information. 5. One or a plurality of security sensors (for example, the magnetic sensor 2 of FIG. 2) for detecting artificial fraud by an output signal having an output polarity different from the output polarity of the detection switch. And an interface signal corresponding to the output signal of the gaming information detection switch, an interface signal corresponding to the output signal of the security sensor according to any one of claims 1 to 4, and the abnormality detection according to claim 7. The interface device (for example, the figure) that transmits the warning signal by the output means (for example, the OR circuit 34 in FIG. 2). 5) and an interface signal corresponding to the output signal of the game information detection switch transmitted by the interface device, corresponding to the output signal of the security sensor according to any one of claims 1 to 4. And whether the gaming machine is in a normal gaming state based on an interface signal to be transmitted and a warning signal from the abnormality detection output means according to claim 7, the gaming information detection switch, or the security sensor And a control device (for example, the control unit 4 in FIG. 2) that determines whether or not a disconnection state, a short-circuit state, or an artificial fraud occurrence state. Thus, the game status is detected by the one or more game information detection switches (for example, the steps in FIG. 10). S51), the one or more security sensors according to any one of claims 1 to 4 are used to detect artificial fraud (for example, step S61 in FIG. 11), and the game is performed by the interface device. The interface signal corresponding to the output signal of the information detection switch, the interface signal corresponding to the output signal of the security sensor according to any one of claims 1 to 4, and the alert by the abnormality detection output means according to claim 7 9. An interface signal corresponding to an output signal of the game information detection switch that transmits a signal (eg, steps S34, S37, S39, and S41 in FIG. 9) and is transmitted by the control device by the interface device, The output signal of the security sensor according to any one of 1 to 4 Based on a corresponding interface signal and a warning signal from the abnormality detection output means according to claim 7, whether or not the state of the gaming machine is a normal gaming state, the gaming information detection switch, or the security It is determined whether or not the sensor is disconnected or short-circuited, or whether or not an artificial fraud has occurred (for example, steps S73, S75, S77, and S78 in FIG. 12).
以下、図面を参照して、本発明を適用した保安システムについて説明する。   Hereinafter, a security system to which the present invention is applied will be described with reference to the drawings.
図1は、本発明を適用した遊技機の保安システムの一実施の形態の構成例を示している。   FIG. 1 shows a configuration example of an embodiment of a gaming machine security system to which the present invention is applied.
図1の遊技機の保安システムは、パチンコ台に代表される遊技機における保安システムであり、直流2線式の電子スイッチ1−1乃至1−5、磁気センサ2−1乃至2−3、インターフェイス(I/F)装置3、制御部4、および電源11,12より構成されている。尚、電子スイッチ1−1乃至1−5、および磁気センサ2−1乃至2−3について、特に区別する必要がない場合、単に、電子スイッチ1、および磁気センサ2と称するものとし、その他の構成についても同様に称するものとする。   The gaming machine security system of FIG. 1 is a gaming machine security system represented by a pachinko machine, and includes DC 2-wire electronic switches 1-1 to 1-5, magnetic sensors 2-1 to 2-3, and an interface. (I / F) It is comprised from the apparatus 3, the control part 4, and the power supplies 11 and 12. FIG. The electronic switches 1-1 to 1-5 and the magnetic sensors 2-1 to 2-3 are simply referred to as the electronic switch 1 and the magnetic sensor 2 unless otherwise distinguished, and other configurations. Are also referred to similarly.
電子スイッチ1−1乃至1−5は、それぞれ遊技球(パチンコ球)が盤面に設けられたチャッカに入ったか否かを検出するセンサであり、電圧Vcc1の電源電圧の電源11より抵抗R11−1乃至R11−5を介して電力供給を受けると共に、検出結果となるHi、またはLowの出力信号をそれぞれインターフェイス装置3の端子Va1乃至Va5に供給する。電子スイッチ1は、遊技球が検出されない、通常状態において、回路として閉塞状態(オン状態)となり、Lowの出力信号を出力し、遊技球が検出される検出状態において、回路として開放状態(オフ状態)となり、Hiの出力信号を出力する。   Each of the electronic switches 1-1 to 1-5 is a sensor that detects whether or not a game ball (pachinko ball) has entered a chucker provided on the board surface. The electronic switch 1-1 to 1-5 receives a resistor R11-1 from a power supply 11 having a power supply voltage of the voltage Vcc1. In addition to receiving power supply through R11-5, a Hi or Low output signal as a detection result is supplied to the terminals Va1 to Va5 of the interface device 3, respectively. The electronic switch 1 is closed (on) as a circuit in a normal state where no game ball is detected, and outputs a Low output signal. In a detection state where a game ball is detected, the electronic switch 1 is open (off state). ) And outputs an output signal of Hi.
磁気センサ2−1乃至2−3は、磁石の接近に伴う磁力の変化を検出することで磁石を用いた人為的不正行為を検出するセンサであり、電圧Vcc1の電源電圧の電源11より抵抗R12−1乃至R12−3を介して電力供給を受ける共に、検出結果となるHi、またはLowの出力信号をそれぞれインターフェイス装置3の端子Vb1乃至Vb3に供給する。磁気センサ2−1乃至2−3は、磁石の接近を検出しない通常状態において、回路として開放状態(オフ状態)となり、Hiの出力信号を出力し、磁石の接近が検出される検出状態において、回路として閉塞状態(オン状態)となり、Lowの出力信号を出力する。   The magnetic sensors 2-1 to 2-3 are sensors that detect an artificial fraud using a magnet by detecting a change in magnetic force accompanying the approach of the magnet, and a resistor R 12 from the power source 11 of the power source voltage of the voltage Vcc 1. -1 through R12-3, and supplies a Hi or Low output signal as a detection result to the terminals Vb1 through Vb3 of the interface device 3, respectively. The magnetic sensors 2-1 to 2-3 are in an open state (off state) as a circuit in a normal state in which the approach of the magnet is not detected, and output a Hi output signal, and in a detection state in which the approach of the magnet is detected. The circuit is closed (ON state), and a Low output signal is output.
すなわち、電子スイッチ1と磁気センサ2とは、それぞれ通常状態および検出状態における出力信号の信号極性が異なる構成となっている。尚、図1においては、直流2線式電子スイッチ1および磁気センサ2が、それぞれ5個、および3個接続されている例が示されているが、個数については、それらに限るものではなく、遊技機の構成に応じて、それ以外の個数でも良い。   That is, the electronic switch 1 and the magnetic sensor 2 are configured such that the signal polarities of the output signals in the normal state and the detection state are different. In addition, in FIG. 1, although the direct current | flow 2-wire type electronic switch 1 and the magnetic sensor 2 are each shown in the example connected five pieces and three pieces, about the number, it is not restricted to them, Other numbers may be used depending on the configuration of the gaming machine.
I/F装置3は、電源11,12からの電力供給を受けて駆動し、電子スイッチ1−1乃至1−5および磁気センサ2−1乃至2−3の出力信号を端子Va1乃至Va5,Vb1乃至Vb3を介して取得し、それぞれの出力信号に対応したインターフェイス信号を生成して、対応する端子VY1乃至VY8より出力すると共に、電子スイッチ1−1乃至1−5および磁気センサ2−1乃至2−3の断線、もしくは短絡などの接続異常、または、電源11の電圧低下異常を検出し、検出結果となる警戒信号を端子VEより制御部4に出力する。   The I / F device 3 is driven by receiving power supply from the power supplies 11 and 12, and outputs output signals of the electronic switches 1-1 to 1-5 and the magnetic sensors 2-1 to 2-3 to terminals Va1 to Va5 and Vb1. To Vb3, interface signals corresponding to the respective output signals are generated and output from corresponding terminals VY1 to VY8, and electronic switches 1-1 to 1-5 and magnetic sensors 2-1 to 2 are used. -3 disconnection or a connection abnormality such as a short circuit or a voltage drop abnormality of the power supply 11 is detected, and a warning signal as a detection result is output to the control unit 4 from the terminal VE.
より詳細には、I/F装置3は、電子スイッチ1−1乃至1−5のそれぞれ出力信号をインターフェイス処理するインターフェイス部31−1乃至31−5、および磁気センサ2−1乃至2−3のそれぞれの出力信号をインターフェイス処理するインターフェイス部32−1乃至32−3、電源11の電圧低下を監視する電源監視部33、および、インターフェイス部31−1乃至31−5,32−1乃至32−3からの異常検出信号のいずれかが異常を示しているとき警戒信号を出力するOR回路34を備えている。   More specifically, the I / F device 3 includes interface units 31-1 to 31-5 that interface output signals of the electronic switches 1-1 to 1-5, and magnetic sensors 2-1 to 2-3, respectively. Interface units 32-1 to 32-3 that interface the respective output signals, a power supply monitoring unit 33 that monitors a voltage drop of the power supply 11, and interface units 31-1 to 31-5, 32-1 to 32-3. An OR circuit 34 is provided for outputting a warning signal when any of the abnormality detection signals from is indicating an abnormality.
インターフェイス部31−1乃至31−5,32−1乃至32−3は、いずれも基本的に同様の構成をしており、それぞれI/F処理部41−1乃至41−5および異常検出部42−1乃至42−5、並びに、I/F処理部43−1乃至43−3および異常検出部44−1乃至44−3を備えている。   The interface units 31-1 to 31-5 and 32-1 to 32-3 all have basically the same configuration, and the I / F processing units 41-1 to 41-5 and the abnormality detection unit 42, respectively. -1 to 42-5, and I / F processing units 43-1 to 43-3 and abnormality detection units 44-1 to 44-3.
I/F処理部41−1乃至41−5は、いずれも端子Va1乃至Va5を介して供給されてくる電子スイッチ1−1乃至1−5の出力信号、異常検出部42−1乃至42−5の出力信号、および電源監視部33の出力信号を処理し、インターフェイス信号を生成して、端子VY1乃至VY5より制御部4に出力する。同様に、I/F処理部43−1乃至43−3は、いずれも端子Vb1乃至Vb3を介して供給されてくる磁気センサ2−1乃至2−3の出力信号、異常検出部44−1乃至44−3の出力信号、および電源監視部33の出力信号を処理し、インターフェイス信号を生成して、端子VY6乃至VY8より制御部4に出力する。   The I / F processing units 41-1 to 41-5 are all output signals of the electronic switches 1-1 to 1-5 supplied through the terminals Va1 to Va5, and the abnormality detection units 42-1 to 42-5. And the output signal of the power source monitoring unit 33 are processed to generate an interface signal, which is output to the control unit 4 from the terminals VY1 to VY5. Similarly, the I / F processing units 43-1 to 43-3 are all output signals of the magnetic sensors 2-1 to 2-3 supplied via the terminals Vb1 to Vb3, and the abnormality detection units 44-1 to 44-3. The output signal of 44-3 and the output signal of the power supply monitoring unit 33 are processed to generate an interface signal, which is output to the control unit 4 from the terminals VY6 to VY8.
異常検出部42−1乃至42−5は、いずれも端子Va1乃至Va5を介して供給されてくる電子スイッチ1−1乃至1−5の出力信号に基づいて、断線、または短絡といった接続異常を検出すると共に、電源監視部33からの電源監視結果に基づいた異常検出信号をOR回路34に供給する。同様に、異常検出部44−1乃至44−3は、いずれも端子Vb1乃至Vb3を介して供給されてくる磁気センサ2−1乃至2−3の出力信号に基づいて、断線、または短絡といった接続異常を検出すると共に、電源監視部33からの電源監視結果に基づいた異常検出信号をOR回路34に供給する。   The abnormality detection units 42-1 to 42-5 detect connection abnormality such as disconnection or short circuit based on the output signals of the electronic switches 1-1 to 1-5 supplied via the terminals Va1 to Va5. At the same time, an abnormality detection signal based on the power monitoring result from the power monitoring unit 33 is supplied to the OR circuit 34. Similarly, the abnormality detection units 44-1 to 44-3 are all connected such as disconnection or short circuit based on the output signals of the magnetic sensors 2-1 to 2-3 supplied via the terminals Vb1 to Vb3. An abnormality is detected, and an abnormality detection signal based on the power monitoring result from the power monitoring unit 33 is supplied to the OR circuit 34.
電源監視部33は、電源電圧Vcc2の電源12より供給される電力により駆動し、電源11の電源電圧の電圧低下を監視し、監視結果となる信号を各インターフェイス部31−1乃至31−5,32−1乃至32−3に供給する。   The power supply monitoring unit 33 is driven by the power supplied from the power supply 12 of the power supply voltage Vcc2, monitors the voltage drop of the power supply voltage of the power supply 11, and sends signals as monitoring results to the interface units 31-1 to 31-5. Supply to 32-1 to 32-3.
OR回路34は、異常検出部42−1乃至42−5,44−1乃至44−3からの異常検出信号に基づいて警戒信号を発生し端子VEより制御部4に出力する。   The OR circuit 34 generates a warning signal based on the abnormality detection signals from the abnormality detection units 42-1 to 42-5 and 44-1 to 44-3, and outputs the warning signal to the control unit 4 from the terminal VE.
制御部4は、I/F装置3より供給されてくるインターフェイス信号、および警戒信号に基づいて、電子スイッチ1による遊技球の検出、電子スイッチ1、および磁気センサ2の断線、または短絡などの接続異常、電源11の電圧低下、および磁石を用いた人為的不正行為の有無を判断する。   Based on the interface signal and the warning signal supplied from the I / F device 3, the control unit 4 detects the game ball by the electronic switch 1, and disconnects or shorts the electronic switch 1 and the magnetic sensor 2. It is determined whether there is an abnormality, a voltage drop of the power supply 11, and an artificial fraud using a magnet.
より詳細には、制御部4は、接続異常処理部4a、遊技球計測部4b、磁気異常処理部4c、および電源異常処理部4dを備えている。接続異常処理部4aは、端子VY1乃至VY8、および端子VEより得られるインターフェイス信号に基づいて、短絡異常、および断線異常などの接続異常を認識し、図示せぬ表示部などにより、接続異常の発生を提示する。遊技球計測部4bは、端子VY1乃至VY5、および端子VEより得られるインターフェイス信号に基づいて、遊技球の通過を計測し、電子スイッチ1−1乃至1−5のそれぞれについて通過した遊技球の球数を計測する。磁気異常処理部4cは、端子VY6乃至VY8、および端子VEより得られるインターフェイス信号に基づいて、磁気センサ2−1乃至2−3のいずれにおいて磁気が検出されたかを認識する。電源異常処理部4dは、端子VY1乃至VY8、および端子VEより得られるインターフェイス信号に基づいて、電源11の電源電圧Vcc1の異常な低下を認識する。   More specifically, the control unit 4 includes a connection abnormality processing unit 4a, a game ball measurement unit 4b, a magnetic abnormality processing unit 4c, and a power supply abnormality processing unit 4d. The connection abnormality processing unit 4a recognizes a connection abnormality such as a short circuit abnormality and a disconnection abnormality based on the interface signals obtained from the terminals VY1 to VY8 and the terminal VE, and a connection abnormality occurs by a display unit (not shown). Present. The game ball measuring unit 4b measures the passage of the game ball based on the interface signals obtained from the terminals VY1 to VY5 and the terminal VE, and the ball of the game ball passed through each of the electronic switches 1-1 to 1-5. Measure the number. The magnetic abnormality processing unit 4c recognizes which of the magnetic sensors 2-1 to 2-3 detects magnetism based on the interface signals obtained from the terminals VY6 to VY8 and the terminal VE. The power supply abnormality processing unit 4d recognizes an abnormal drop in the power supply voltage Vcc1 of the power supply 11 based on the interface signals obtained from the terminals VY1 to VY8 and the terminal VE.
次に、図2を参照して、インターフェイス部31,32の詳細な構成について説明する。図2においては、説明の都合により、I/F装置3における構成を簡略化し、電子スイッチ1および磁気センサ2がそれぞれ1個ずつI/F装置3に接続されている例について説明するが、図1におけるその他のインターフェイス部31,32についても同様である。   Next, a detailed configuration of the interface units 31 and 32 will be described with reference to FIG. In FIG. 2, for convenience of explanation, the configuration of the I / F device 3 is simplified, and an example in which one electronic switch 1 and one magnetic sensor 2 are connected to the I / F device 3 will be described. The same applies to the other interface units 31 and 32 in FIG.
図2のインターフェイス部31のI/F処理部41は、分圧回路61−1、切替回路62−1、リミッタ回路63−1、比較回路64−1、出力端子65−1、インバータ66−1、およびAND回路67−1により構成されている。   The I / F processing unit 41 of the interface unit 31 in FIG. 2 includes a voltage dividing circuit 61-1, a switching circuit 62-1, a limiter circuit 63-1, a comparison circuit 64-1, an output terminal 65-1, and an inverter 66-1. And an AND circuit 67-1.
電源11は、電子スイッチ1、電源監視部33、I/F処理部41、および異常検出部42に接続され、電圧Vcc1を供給する。   The power supply 11 is connected to the electronic switch 1, the power supply monitoring unit 33, the I / F processing unit 41, and the abnormality detection unit 42, and supplies the voltage Vcc1.
分圧回路61−1は、定電圧素子として機能するダイオードD1−1,D2−1,D3−1、ツェナーダイオードZD1−1、並びに、抵抗R1−1,R2−1,R3−1により構成されている。また、切替回路62―1は、抵抗R11−1とPNP型のトランジスタTr1−1により構成されている。さらに、リミッタ回路63−1は、抵抗R31−1とツェナーダイオードZD21−1により構成されている。   The voltage dividing circuit 61-1 includes diodes D1-1, D2-1, and D3-1 that function as constant voltage elements, a Zener diode ZD1-1, and resistors R1-1, R2-1, and R3-1. ing. The switching circuit 62-1 includes a resistor R11-1 and a PNP transistor Tr1-1. Further, the limiter circuit 63-1 includes a resistor R31-1 and a Zener diode ZD21-1.
分圧回路61−1の抵抗R1−1の一方の端部は、ダイオードD3−1のカソード、および、断線異常検知回路71−1の比較回路81−1の閾値電圧VT2-1を入力する入力部(以下、適宜、閾値電圧VT2-1入力部という)に接続され、他方の端部は、ダイオードD2−1のカソード、比較回路64−1の閾値電圧VT1-1入力部、および抵抗R2−1の一方の端部と接続されている。 One end of the resistor R1-1 of the voltage dividing circuit 61-1 receives the cathode of the diode D3-1 and the threshold voltage V T2-1 of the comparison circuit 81-1 of the disconnection abnormality detection circuit 71-1. The other end is connected to the input unit (hereinafter referred to as threshold voltage V T2-1 input unit as appropriate), the cathode of the diode D2-1, the threshold voltage V T1-1 input unit of the comparison circuit 64-1, and It is connected to one end of the resistor R2-1.
直列に接続されたダイオードD1−1,D2−1の、ダイオードD1−1のアノードは、切替回路62−1のトランジスタTr1−1のコレクタに接続され、ダイオードD2−1のカソードは、上述したように、抵抗R1−1の他方の端部、抵抗R2−1の一方の端部、および比較回路64−1の閾値電圧VT1-1入力部に接続されている。 Of the diodes D1-1 and D2-1 connected in series, the anode of the diode D1-1 is connected to the collector of the transistor Tr1-1 of the switching circuit 62-1, and the cathode of the diode D2-1 is as described above. Are connected to the other end of the resistor R1-1, one end of the resistor R2-1, and the threshold voltage V T1-1 input of the comparator circuit 64-1.
抵抗R2−1の一方の端部は、抵抗R1−1の他方の端部、ダイオードD2−1のカソード、および比較回路64−1の閾値電圧VT1-1入力部に接続されており、他方の端部は、抵抗R3−1の一方の端部、および短絡異常検知回路72−1の比較回路83−1の閾値電圧VT3-1入力部に接続されている。 One end of the resistor R2-1 is connected to the other end of the resistor R1-1, the cathode of the diode D2-1, and the threshold voltage V T1-1 input portion of the comparison circuit 64-1, and the other end Are connected to one end of the resistor R3-1 and the threshold voltage V T3-1 input portion of the comparison circuit 83-1 of the short-circuit abnormality detection circuit 72-1.
抵抗R3−1の一方の端部は、抵抗R2−1の他方の端部、および短絡異常検知回路72の比較回路83−1の閾値電圧VT3-1入力部に接続され、他方の端部は、ツェナーダイオードZD1−1のカソードと接続され、ツェナーダイオードZD1−1のアノードは、GNDに接続されている。 One end of the resistor R3-1 is connected to the other end of the resistor R2-1 and the threshold voltage V T3-1 input of the comparison circuit 83-1 of the short circuit abnormality detection circuit 72, and the other end Is connected to the cathode of the Zener diode ZD1-1, and the anode of the Zener diode ZD1-1 is connected to GND.
また、切替回路62−1のトランジスタTr1−1のエミッタは、電源11に接続されており、コレクタは、ダイオードD1−1のアノードに接続されており、ベースは、抵抗R11−1の一方の端部に接続されている。抵抗R11−1の一方の端部は、トランジスタTr11−1のベースに接続され、他方の端部は、リミッタ回路63−1の抵抗R31−1の一方の端部、比較回路64−1の出力部、信号処理回路82−1の一方の入力端子、および信号処理回路84−1の一方の入力端子に接続されている。   The emitter of the transistor Tr1-1 of the switching circuit 62-1 is connected to the power supply 11, the collector is connected to the anode of the diode D1-1, and the base is one end of the resistor R11-1. Connected to the department. One end of the resistor R11-1 is connected to the base of the transistor Tr11-1, and the other end is one end of the resistor R31-1 of the limiter circuit 63-1, and the output of the comparison circuit 64-1. , One input terminal of the signal processing circuit 82-1, and one input terminal of the signal processing circuit 84-1.
さらに、比較回路64−1の出力部は、閾値電圧VT1-1に対する比較電圧VP-1の比較出力信号を、切替回路62−1の抵抗R11−1の他方の端部、リミッタ回路63−1に出力すると共に、断線異常検知回路71−1の信号処理回路82−1の一方の入力端子、および短絡異常検知回路72−1の信号処理回路84−1の一方の入力端子にも出力する。比較回路64−1の閾値電圧VT1-1入力部は、ダイオードD2−1のカソード、抵抗R1−1の他方の端部、および抵抗R2−1の一方の端部に接続されており、比較電圧VP-1入力部は、端子Vaを介して電子スイッチ1の出力信号が供給される。また、比較回路64−1の出力部は、切替回路62−1の抵抗R11−1を介して、トランジスタTr1−1のベースと、リミッタ回路63−1の抵抗R31−1を介して、ツェナーダイオードZD21−1のカソードおよびAND回路67−1の入力部に接続されている。また、ツェナーダイオードZD21−1のアノードは、GNDに接続されている。 Further, the output unit of the comparison circuit 64-1 sends the comparison output signal of the comparison voltage V P-1 to the threshold voltage V T1-1 , the other end of the resistor R11-1 of the switching circuit 62-1, and the limiter circuit 63. -1 and also output to one input terminal of the signal processing circuit 82-1 of the disconnection abnormality detection circuit 71-1 and one input terminal of the signal processing circuit 84-1 of the short-circuit abnormality detection circuit 72-1. To do. The threshold voltage V T1-1 input of the comparison circuit 64-1 is connected to the cathode of the diode D2-1, the other end of the resistor R1-1, and one end of the resistor R2-1. The voltage V P-1 input section is supplied with the output signal of the electronic switch 1 via the terminal Va. The output section of the comparison circuit 64-1 is connected to the Zener diode via the resistor R11-1 of the switching circuit 62-1, the base of the transistor Tr1-1, and the resistor R31-1 of the limiter circuit 63-1. It is connected to the cathode of ZD21-1 and the input part of AND circuit 67-1. The anode of the Zener diode ZD21-1 is connected to GND.
インターフェイス部31の異常検出部42は、断線異常検知回路71−1、短絡異常検知回路72−1、出力端子73−1,74−1、インバータ75−1,76−1、およびOR回路77−1より構成されている。   The abnormality detection unit 42 of the interface unit 31 includes a disconnection abnormality detection circuit 71-1, a short circuit abnormality detection circuit 72-1, output terminals 73-1 and 74-1, inverters 75-1 and 76-1, and an OR circuit 77-. 1.
断線異常検知回路71−1は、比較回路81−1、および信号処理回路82−1により構成されている。断線異常検知回路71−1は、電子スイッチ1の断線状態時(開放状態のとき)の異常を検知する。   The disconnection abnormality detection circuit 71-1 includes a comparison circuit 81-1 and a signal processing circuit 82-1. The disconnection abnormality detection circuit 71-1 detects an abnormality when the electronic switch 1 is in a disconnection state (in an open state).
短絡異常検知回路72−1は、比較回路83−1、および信号処理回路84−1により構成されている。短絡異常検知回路72−1は、電子スイッチ1が閉塞状態時(閉塞状態のとき)の異常を検知する。   The short circuit abnormality detection circuit 72-1 includes a comparison circuit 83-1, and a signal processing circuit 84-1. The short circuit abnormality detection circuit 72-1 detects an abnormality when the electronic switch 1 is in the closed state (when in the closed state).
また、電源監視部33の出力端子65−1、断線異常検知回路71−1の出力端子73−1、および短絡異常検知回路72−1の出力端子74−1のそれぞれは、OR回路77−1に接続されている。OR回路77−1は、OR演算(合成)して得られる出力信号を、インターフェイス部31における断線、または短絡の異常を示す接続異常信号としてOR回路34に出力する。   Further, the output terminal 65-1 of the power supply monitoring unit 33, the output terminal 73-1 of the disconnection abnormality detection circuit 71-1, and the output terminal 74-1 of the short-circuit abnormality detection circuit 72-1 are each an OR circuit 77-1. It is connected to the. The OR circuit 77-1 outputs an output signal obtained by OR operation (synthesis) to the OR circuit 34 as a connection abnormality signal indicating a disconnection or short circuit abnormality in the interface unit 31.
さらに、電源監視部33の出力端子65−1、断線異常検知回路71−1の出力端子73−1、および短絡異常検知回路72−1の出力端子74−1は、それぞれ、インバータ66−1,75−1,76−1を介して、AND回路67−1に接続されている。また、AND回路67−1には、電源監視部33の出力端子65−1、断線異常検知回路71−1の出力端子73−1、および短絡異常検知回路72−1の出力端子74−1の他に、リミッタ回路63−1を介して比較回路64−1の出力部も接続されている。そして、AND回路67−1は、AND演算処理により、これらの信号が全てHiの信号で揃った状態となったときHiの信号を、それ以外のときLowの信号を、それぞれ端子VY1より電子スイッチ1の出力信号に対応するインターフェイス信号として制御部4に出力する。   Furthermore, the output terminal 65-1 of the power supply monitoring unit 33, the output terminal 73-1 of the disconnection abnormality detection circuit 71-1 and the output terminal 74-1 of the short-circuit abnormality detection circuit 72-1 are respectively an inverter 66-1, It is connected to the AND circuit 67-1 through 75-1 and 76-1. The AND circuit 67-1 includes an output terminal 65-1 of the power supply monitoring unit 33, an output terminal 73-1 of the disconnection abnormality detection circuit 71-1 and an output terminal 74-1 of the short-circuit abnormality detection circuit 72-1. In addition, the output section of the comparison circuit 64-1 is also connected via the limiter circuit 63-1. Then, the AND circuit 67-1 performs an electronic switch from the terminal VY 1 on the Hi signal when these signals are all made up of the Hi signals, and the Low signal on the other cases from the terminal VY 1. 1 is output to the control unit 4 as an interface signal corresponding to the output signal 1.
次に、インターフェイス部32の構成について説明するが、基本的に、インターフェイス部31の構成と同様であり、同一の構成については、同一の符号を付すと共に、インターフェイス部31のものには「−1」を付し、インターフェイス部32のものには「−2」を付すものとし、特に区別する必要がない場合、ハイフン以下の記号を省略するものとする。   Next, the configuration of the interface unit 32 will be described. Basically, the configuration is the same as the configuration of the interface unit 31. ”And“ −2 ”to those of the interface unit 32. Unless there is a particular need for distinction, symbols below the hyphen are omitted.
すなわち、図2のインターフェイス部32のI/F処理部43は、分圧回路61−2、切替回路62−2、リミッタ回路63−2、比較回路64−2、出力端子65−2、インバータ66−2、およびAND回路67−2により構成されている。   That is, the I / F processing unit 43 of the interface unit 32 in FIG. 2 includes a voltage dividing circuit 61-2, a switching circuit 62-2, a limiter circuit 63-2, a comparison circuit 64-2, an output terminal 65-2, and an inverter 66. -2 and AND circuit 67-2.
電源11は、磁気センサ2とI/F処理部43と異常検出部44に接続され、電圧Vcc1を供給する。   The power supply 11 is connected to the magnetic sensor 2, the I / F processing unit 43, and the abnormality detection unit 44, and supplies the voltage Vcc1.
分圧回路61−2は、定電圧素子として機能するダイオードD1−2,D2−2,D3−2、ツェナーダイオードZD1−2、並びに、抵抗R1−2,R2−2,R3−2により構成されている。また、切替回路62−2は、抵抗R11−2とPNP型のトランジスタTr1−2により構成されている。さらに、リミッタ回路63−2は、抵抗R31−2とツェナーダイオードZD21−2により構成されている。   The voltage dividing circuit 61-2 includes diodes D1-2, D2-2, and D3-2 that function as constant voltage elements, a Zener diode ZD1-2, and resistors R1-2, R2-2, and R3-2. ing. The switching circuit 62-2 includes a resistor R11-2 and a PNP transistor Tr1-2. Further, the limiter circuit 63-2 includes a resistor R31-2 and a Zener diode ZD21-2.
分圧回路61−2の抵抗R1−2の一方の端部は、ダイオードD3−2のカソード、および、断線異常検知回路71−2の比較回路81−2の閾値電圧VT2-2入力部に接続され、他方の端部は、ダイオードD2−2のカソード、比較回路64−2の閾値電圧VT1-2入力部、および抵抗R2−2の一方の端部と接続されている。 One end of the resistor R1-2 of the voltage dividing circuit 61-2 is connected to the cathode of the diode D3-2 and the threshold voltage V T2-2 input of the comparison circuit 81-2 of the disconnection abnormality detection circuit 71-2. is connected, the other end, the cathode of the diode D2-2, and is connected to the threshold voltage V T1-2 input unit, and one end of the resistance R2-2 comparison circuit 64-2.
直列に接続されたダイオードD1−2,D2−2の、ダイオードD1−2のアノードは、切替回路62−2のトランジスタTr1−2のコレクタに接続され、ダイオードD2−2のカソードは、上述したように、抵抗R1−2の他方の端部、抵抗R2−2の一方の端部、および比較回路64−2の閾値電圧VT1-2入力部に接続されている。 The anode of the diode D1-2 of the diodes D1-2 and D2-2 connected in series is connected to the collector of the transistor Tr1-2 of the switching circuit 62-2, and the cathode of the diode D2-2 is as described above. Are connected to the other end of the resistor R1-2, one end of the resistor R2-2, and the threshold voltage V T1-2 input of the comparator circuit 64-2.
抵抗R2−2の一方の端部は、抵抗R1−2の他方の端部、ダイオードD2−2のカソード、および比較回路64−2の閾値電圧VT1-2入力部に接続されており、他方の端部は、抵抗R3−2の一方の端部、および短絡異常検知回路72−2の比較回路83−2の閾値電圧VT3-2入力部に接続されている。 One end of the resistor R2-2 is connected to the other end of the resistor R1-2, the cathode of the diode D2-2, and the threshold voltage V T1-2 input portion of the comparison circuit 64-2, and the other end Is connected to one end of the resistor R3-2 and the threshold voltage V T3-2 input of the comparison circuit 83-2 of the short-circuit abnormality detection circuit 72-2.
抵抗R3−2の一方の端部は、抵抗R2−2の他方の端部、および短絡異常検知回路72の比較回路83−2の閾値電圧VT3-2入力部に接続され、他方の端部は、ツェナーダイオードZD1−2のカソードと接続され、ツェナーダイオードZD1−2のアノードは、GNDに接続されている。 One end of the resistor R3-2 is connected to the other end of the resistor R2-2 and the threshold voltage V T3-2 input of the comparison circuit 83-2 of the short circuit abnormality detection circuit 72, and the other end Is connected to the cathode of the Zener diode ZD1-2, and the anode of the Zener diode ZD1-2 is connected to GND.
また、切替回路62−2のトランジスタTr1−2のエミッタは、電源11に接続されており、コレクタは、ダイオードD1−2のアノードに接続されており、ベースは、抵抗R11−2の一方の端部に接続されている。抵抗R11−2の一方の端部は、トランジスタTr11−2のベースに接続され、他方の端部は、リミッタ回路63−2の抵抗R31−2の一方の端部、比較回路64−2の出力部、信号処理回路82−2の一方の入力端子、および信号処理回路84−2の一方の入力端子に接続されている。   The emitter of the transistor Tr1-2 of the switching circuit 62-2 is connected to the power supply 11, the collector is connected to the anode of the diode D1-2, and the base is one end of the resistor R11-2. Connected to the department. One end of the resistor R11-2 is connected to the base of the transistor Tr11-2, and the other end is one end of the resistor R31-2 of the limiter circuit 63-2 and the output of the comparison circuit 64-2. , One input terminal of the signal processing circuit 82-2, and one input terminal of the signal processing circuit 84-2.
さらに、比較回路64−2の出力部は、閾値電圧VT1-2に対する比較電圧VP-2の比較出力信号を、リミッタ回路63−2に出力すると共に、断線異常検知回路71−2の信号処理回路82−2の一方の入力端子、および短絡異常検知回路72−2の信号処理回路84−2の一方の入力端子にも出力する。比較回路64−2の閾値電圧VT1-2入力部は、ダイオードD2−2のカソード、抵抗R1−2の他方の端部、および抵抗R2−2の一方の端部が接続されており、比較電圧VP-2入力部は、端子Vbを介して磁気センサ2の出力信号が供給される。また、比較回路64−2の出力部は、切替回路62−2の抵抗R11−2を介して、トランジスタTr1−2のベースと、リミッタ回路63−2の抵抗R31−2を介して、ツェナーダイオードZD21−2のカソードおよびAND回路67−2の入力部に接続されている。また、ツェナーダイオードZD21−2のアノードは、GNDに接続されている。 Further, the output unit of the comparison circuit 64-2 outputs a comparison output signal of the comparison voltage V P-2 with respect to the threshold voltage V T1-2 to the limiter circuit 63-2, and a signal of the disconnection abnormality detection circuit 71-2. The data is also output to one input terminal of the processing circuit 82-2 and one input terminal of the signal processing circuit 84-2 of the short-circuit abnormality detection circuit 72-2. The threshold voltage V T1-2 input of the comparison circuit 64-2 is connected to the cathode of the diode D2-2, the other end of the resistor R1-2, and one end of the resistor R2-2. The output signal of the magnetic sensor 2 is supplied to the voltage V P-2 input section via the terminal Vb. The output section of the comparison circuit 64-2 is connected to the Zener diode via the resistor R11-2 of the switching circuit 62-2, the base of the transistor Tr1-2, and the resistor R31-2 of the limiter circuit 63-2. It is connected to the cathode of ZD21-2 and the input part of AND circuit 67-2. The anode of the Zener diode ZD21-2 is connected to GND.
インターフェイス部32の異常検出部44は、断線異常検知回路71−2、短絡異常検知回路72−2、出力端子73−2,74−2、インバータ75−2,76−2、およびOR回路77−2より構成されている。   The abnormality detection unit 44 of the interface unit 32 includes a disconnection abnormality detection circuit 71-2, a short-circuit abnormality detection circuit 72-2, output terminals 73-2 and 74-2, inverters 75-2 and 76-2, and an OR circuit 77-. It is comprised from 2.
断線異常検知回路71−2は、比較回路81−2、および信号処理回路82−2により構成されている。断線異常検知回路71−2は、磁気センサ2が開放状態時(開放状態のとき)の異常を検知する。   The disconnection abnormality detection circuit 71-2 includes a comparison circuit 81-2 and a signal processing circuit 82-2. The disconnection abnormality detection circuit 71-2 detects an abnormality when the magnetic sensor 2 is in the open state (when in the open state).
短絡異常検知回路72−2は、比較回路83−2、および信号処理回路84−2により構成されている。短絡異常検知回路72−2は、磁気センサ2が閉塞状態時(閉塞状態になろうとするとき)の異常を検知する。   The short circuit abnormality detection circuit 72-2 includes a comparison circuit 83-2 and a signal processing circuit 84-2. The short circuit abnormality detection circuit 72-2 detects an abnormality when the magnetic sensor 2 is in the closed state (when it is going to be in the closed state).
また、電源監視部33の出力端子65−2、断線異常検知回路71−2の出力端子73−2、および短絡異常検知回路72−2の出力端子74−2のそれぞれは、OR回路77−2に接続されている。OR回路77−2は、OR演算(合成)して得られる出力信号を、インターフェイス部32における断線、または短絡の異常を示す接続異常信号としてOR回路34に出力する。   Further, the output terminal 65-2 of the power supply monitoring unit 33, the output terminal 73-2 of the disconnection abnormality detection circuit 71-2, and the output terminal 74-2 of the short-circuit abnormality detection circuit 72-2 are respectively OR circuits 77-2. It is connected to the. The OR circuit 77-2 outputs an output signal obtained by OR operation (synthesis) to the OR circuit 34 as a connection abnormality signal indicating a disconnection or short circuit abnormality in the interface unit 32.
さらに、電源監視部33の出力端子65−2、断線異常検知回路71−2の出力端子73−2、および短絡異常検知回路72−2の出力端子74−2は、それぞれ、インバータ66−2,75−2,76−2を介して、AND回路67−2に接続されている。また、AND回路67−2には、電源監視部33の出力端子65−2、断線異常検知回路71−2の出力端子73−2、および短絡異常検知回路72−2の出力端子74−2の他に、リミッタ回路63−2を介して比較回路64−2の出力部も接続されている。そして、AND回路67−2は、AND演算処理により、これらの信号が全て揃った状態となったときHiの信号を、それ以外のときLowの信号を、それぞれ端子VY2より磁気センサ2の出力信号に対応するインターフェイス信号として制御部4に出力する。   Furthermore, the output terminal 65-2 of the power supply monitoring unit 33, the output terminal 73-2 of the disconnection abnormality detection circuit 71-2, and the output terminal 74-2 of the short circuit abnormality detection circuit 72-2 are respectively connected to the inverter 66-2, It is connected to the AND circuit 67-2 via 75-2 and 76-2. The AND circuit 67-2 includes an output terminal 65-2 of the power supply monitoring unit 33, an output terminal 73-2 of the disconnection abnormality detection circuit 71-2, and an output terminal 74-2 of the short-circuit abnormality detection circuit 72-2. In addition, the output section of the comparison circuit 64-2 is also connected via the limiter circuit 63-2. Then, the AND circuit 67-2 outputs a Hi signal when all these signals are brought together by AND operation processing, and a Low signal when the signals are all other, and an output signal of the magnetic sensor 2 from the terminal VY2. Is output to the control unit 4 as an interface signal corresponding to.
電源監視部33は、ツェナーダイオードZD11、NPN型のトランジスタTr11、および抵抗R21乃至R23により構成されている。   The power monitoring unit 33 includes a Zener diode ZD11, an NPN transistor Tr11, and resistors R21 to R23.
ツェナーダイオードZD11のカソードは、電源11に接続され、ツェナーダイオードZD11のアノードは、抵抗R21を介してトランジスタTr11のベース、および抵抗R22に接続されている。   The cathode of the Zener diode ZD11 is connected to the power supply 11, and the anode of the Zener diode ZD11 is connected to the base of the transistor Tr11 and the resistor R22 via the resistor R21.
トランジスタTr11のコレクタは、抵抗R23を介して電圧Vcc2を供給する電源12に接続されている。また、トランジスタTr11のコレクタと抵抗R23との間の接続点には、電源11の電圧値異常の有無をHiまたはLowの信号で出力する出力端子65−1,65−2、およびインバータ66−1,66−2を介してAND回路67−1,67−2が接続されている。トランジスタTr11のエミッタは、GNDに接続されている。インバータ66−1,66−2は、電源監視部33からのHi、またはLowの電圧値異常の有無を示す信号を反転させてAND回路67−1,67−2に供給する。   The collector of the transistor Tr11 is connected to the power supply 12 that supplies the voltage Vcc2 via the resistor R23. Further, at a connection point between the collector of the transistor Tr11 and the resistor R23, output terminals 65-1 and 65-2 that output the presence or absence of an abnormal voltage value of the power supply 11 using a Hi or Low signal, and an inverter 66-1 , 66-2 and AND circuits 67-1 and 67-2 are connected to each other. The emitter of the transistor Tr11 is connected to GND. The inverters 66-1 and 66-2 invert the signal indicating the presence / absence of Hi or Low voltage value abnormality from the power supply monitoring unit 33 and supply the inverted signal to the AND circuits 67-1 and 67-2.
さらに、抵抗R22の一方の端部は、抵抗R21およびトランジスタTr11のベースと接続され、抵抗R22の他方の端部、およびトランジスタTr11エミッタは、それぞれ、GNDに接続されている。   Furthermore, one end of the resistor R22 is connected to the resistor R21 and the base of the transistor Tr11, and the other end of the resistor R22 and the transistor Tr11 emitter are each connected to GND.
すなわち、電源監視部33では、ツェナーダイオードZD11のツェナー電位ZD11と、トランジスタTr11のベース−エミッタ間電圧VBEとの和(ZD11+VBE)が、電子スイッチ1の正常な動作を保証する範囲VM内の電圧値より低い電圧値となるように、ツェナーダイオードZD11のツェナー電位ZD11が設定される。これにより、電源11から供給される電圧Vcc1が正常(範囲VM内の電圧値)であれば、電源11から供給される電圧Vcc1は、ツェナーダイオードZD11のツェナー電位ZD11とトランジスタTr11のベース−エミッタ間電圧VBEとの和(ZD11+VBE)より高くなるので、ツェナーダイオードZD11、抵抗R21、および抵抗R22に電流が流れ、トランジスタTr11はオンする。そして、出力端子65−1,65−2における出力電圧値V1は、Lowの信号となり、出力端子65−1,65−2からは、Lowの信号が出力され、インバータ66−1,66−2からはHiの信号が出力されることになる。 That is, the power monitoring section 33, a Zener potential ZD11 Zener diode ZD11, the base of the transistor Tr11 - sum of the emitter voltage V BE (ZD11 + V BE) is in the range V M to ensure the normal operation of the electronic switch 1 The Zener potential ZD11 of the Zener diode ZD11 is set so as to be a voltage value lower than the voltage value. Thus, if the normal voltage Vcc1 supplied from the power source 11 (voltage value in the range V M), the voltage Vcc1 supplied from the power source 11, the base of the Zener voltage ZD11 and the transistor Tr11 of the Zener diode ZD11 - emitter Since it becomes higher than the sum (ZD11 + V BE ) with the inter-voltage V BE , a current flows through the Zener diode ZD11, the resistor R21, and the resistor R22, and the transistor Tr11 is turned on. The output voltage value V1 at the output terminals 65-1 and 65-2 is a Low signal, and a Low signal is output from the output terminals 65-1 and 65-2, and the inverters 66-1 and 66-2 are output. Will output a Hi signal.
また、電源11から供給される電圧Vcc1が、異常(正常な動作を保証する範囲VMを下回った場合)であれば、反対にトランジスタTr11はオフする。この場合、出力端子65−1,65−2における出力電圧値V1は、電源12の電源電位Vcc2となり、出力端子65−1,65−2からは、Hiの信号が出力され、インバータ66−1,66−2からはLowの信号が出力されることになる。 Further, the voltage Vcc1 supplied from the power source 11, if the abnormality (When the lower range V M to ensure the normal operation), the transistor Tr11 as opposed to off. In this case, the output voltage value V1 at the output terminals 65-1 and 65-2 is the power supply potential Vcc2 of the power supply 12, and a Hi signal is output from the output terminals 65-1 and 65-2, and the inverter 66-1 , 66-2 output a Low signal.
OR回路34の2個の入力端子は、それぞれOR回路77−1,77−2の出力端子に接続されており、出力端子は、端子VEに接続されている。   The two input terminals of the OR circuit 34 are connected to the output terminals of the OR circuits 77-1 and 77-2, respectively, and the output terminal is connected to the terminal VE.
OR回路77−1は、電源監視部33からの出力信号に基づいた出力端子65−1からの出力信号、断線異常検知回路71−1の出力信号、および短絡異常検知回路72−1の出力信号のいずれかが異常の発生を示すHiの信号となればOR回路34にHiの異常を示す信号を出力し、それ以外の場合、異常が発生していないことを示すLowの信号を出力する。OR回路77−2は、電源監視部33からの出力信号に基づいた出力端子65−2からの出力信号、断線異常検知回路71−2の出力信号、および短絡異常検知回路72−2の出力信号のいずれかが異常の発生を示すHiの信号となればOR回路34にHiの信号を出力し、それ以外の場合、異常が発生していないことを示すLowの信号を出力する。   The OR circuit 77-1 includes an output signal from the output terminal 65-1, an output signal from the disconnection abnormality detection circuit 71-1, and an output signal from the short circuit abnormality detection circuit 72-1 based on the output signal from the power supply monitoring unit 33. If any of these becomes a Hi signal indicating the occurrence of an abnormality, a signal indicating an abnormality in Hi is output to the OR circuit 34, and otherwise, a Low signal indicating that no abnormality has occurred is output. The OR circuit 77-2 includes an output signal from the output terminal 65-2 based on an output signal from the power supply monitoring unit 33, an output signal from the disconnection abnormality detection circuit 71-2, and an output signal from the short circuit abnormality detection circuit 72-2. If any of the above becomes a Hi signal indicating the occurrence of an abnormality, a Hi signal is output to the OR circuit 34, and otherwise, a Low signal indicating that no abnormality has occurred is output.
OR回路34は、OR回路77−1,77−2のいずれかにおいて、電源11の電圧異常、電子スイッチ1、または磁気センサ2の断線状態、若しくは、短絡状態などの接続異常が、全てにおいて発生していないことを示すLowの信号が供給されてきている限り、端子VEよりLowの警戒信号(異常が発生していないことを示す信号)を制御部4に出力し、電源11の電圧異常、電子スイッチ1、または磁気センサ2の断線状態、または、短絡状態などの接続異常が発生したことを示すHiの信号がいずれか一つでも供給されてくると異常が発生していることを示すHiの警戒信号を制御部4に出力する。   In either of the OR circuits 77-1 and 77-2, the OR circuit 34 has a connection abnormality such as a voltage abnormality of the power supply 11, a disconnection state of the electronic switch 1 or the magnetic sensor 2, or a short circuit state. As long as a low signal indicating that no abnormality has occurred, a low warning signal (a signal indicating that no abnormality has occurred) is output from the terminal VE to the control unit 4, and voltage abnormality of the power supply 11 is detected. When any one of the Hi signals indicating that a connection abnormality such as a disconnection state or a short circuit state of the electronic switch 1 or the magnetic sensor 2 has occurred is supplied, it indicates that an abnormality has occurred. Is output to the control unit 4.
次に、図3,図4を参照して、電子スイッチ1および磁気センサ2の一実施の形態の構成例について説明する。   Next, with reference to FIG. 3 and FIG. 4, the structural example of one Embodiment of the electronic switch 1 and the magnetic sensor 2 is demonstrated.
電子スイッチ1は、IC回路91、抵抗R91、ツェナーダイオードZD91、NPN型のトランジスタTr91、感度調整用の抵抗RE、共振容量C0、およびIC回路91に外付けされるコイル92より構成されている。トランジスタTr91のベースは、IC回路91の端子91bに接続され、エミッタがGNDに接続されており、コレクタがツェナーダイオードZD91のアノードに接続されている。IC回路91の端子91aは、ツェナーダイオードZD91のカソード、および抵抗R91の一方の端部に接続されており、端子91cは、GNDに接続されている。ツェナーダイオードZD91のカソードは、IC回路91の端子91a、および抵抗R91の一方の端部に接続されており、アノードは、トランジスタTr91のコレクタに接続されている。抵抗R91の一方の端部は、IC回路91の端子91a、およびツェナーダイオードZD91のカソードに接続され、他方の端部が抵抗R11の他方の端部およびI/F装置3の端子Vaに接続されている。抵抗R11の他方の端部は、抵抗R91の他方の端部、およびI/F装置3の端子Vaに接続されている。感度調整用の抵抗REの一方の端部は、IC回路91の端子91dに接続されており、他方の端部は、GNDに接続されている。共振容量C0の一方の端部は、IC回路91の端子91eおよびコイル92の一方の端部に接続されており、他方の端部は、コイル92の他方の端部およびGNDに接続されている。   The electronic switch 1 includes an IC circuit 91, a resistor R91, a Zener diode ZD91, an NPN transistor Tr91, a sensitivity adjusting resistor RE, a resonance capacitor C0, and a coil 92 externally attached to the IC circuit 91. The base of the transistor Tr91 is connected to the terminal 91b of the IC circuit 91, the emitter is connected to GND, and the collector is connected to the anode of the Zener diode ZD91. The terminal 91a of the IC circuit 91 is connected to the cathode of the Zener diode ZD91 and one end of the resistor R91, and the terminal 91c is connected to GND. The cathode of the Zener diode ZD91 is connected to the terminal 91a of the IC circuit 91 and one end of the resistor R91, and the anode is connected to the collector of the transistor Tr91. One end of the resistor R91 is connected to the terminal 91a of the IC circuit 91 and the cathode of the Zener diode ZD91, and the other end is connected to the other end of the resistor R11 and the terminal Va of the I / F device 3. ing. The other end of the resistor R11 is connected to the other end of the resistor R91 and the terminal Va of the I / F device 3. One end of the sensitivity adjustment resistor RE is connected to the terminal 91d of the IC circuit 91, and the other end is connected to GND. One end of the resonance capacitor C0 is connected to the terminal 91e of the IC circuit 91 and one end of the coil 92, and the other end is connected to the other end of the coil 92 and GND. .
より詳細には、図4で示されるように、電子スイッチ1のコイル92は、遊技球を通過させる貫通穴93を備えている。また、IC回路91は、トランジスタTr101乃至Tr106、抵抗R101,102、および比較器101より構成されている。   More specifically, as shown in FIG. 4, the coil 92 of the electronic switch 1 includes a through hole 93 through which a game ball passes. The IC circuit 91 includes transistors Tr101 to Tr106, resistors R101 and R102, and a comparator 101.
トランジスタTr101のベースは、トランジスタTr102のベース、およびコレクタ、トランジスタTr104のコレクタ、並びに抵抗R102の他方の端部に接続されており、エミッタは、端子91dに接続されており、コレクタは、トランジスタTr104乃至Tr106のベース、およびトランジスタTr105のコレクタに接続されている。   The base of the transistor Tr101 is connected to the base and collector of the transistor Tr102, the collector of the transistor Tr104, and the other end of the resistor R102, the emitter is connected to the terminal 91d, and the collectors are connected to the transistors Tr104 to Tr104. It is connected to the base of Tr106 and the collector of transistor Tr105.
トランジスタTr102のベースは、自らのコレクタ、トランジスタTr101のベース、トランジスタTr104のコレクタ、並びに抵抗R102の他方の端部に接続されており、エミッタは、トランジスタTr103のベースおよびコレクタに接続されており、コレクタは、自らのベース、トランジスタTr101のベース、トランジスタTr104のコレクタ、並びに抵抗R102の他方の端部に接続されている。   The base of the transistor Tr102 is connected to its own collector, the base of the transistor Tr101, the collector of the transistor Tr104, and the other end of the resistor R102, and the emitter is connected to the base and collector of the transistor Tr103. Is connected to its own base, the base of the transistor Tr101, the collector of the transistor Tr104, and the other end of the resistor R102.
トランジスタTr103のベースは、自らのコレクタ、およびトランジスタTr102のエミッタに接続されており、エミッタは、端子91eに接続されており、コレクタは、自らのベース、およびトランジスタTr102のエミッタに接続されている。   The base of the transistor Tr103 is connected to its own collector and the emitter of the transistor Tr102, the emitter is connected to the terminal 91e, and the collector is connected to its own base and the emitter of the transistor Tr102.
トランジスタTr104のベースは、トランジスタTr105,Tr106のベース、およびトランジスタTr101,Tr105のコレクタに接続されており、エミッタは、トランジスタTr105,Tr106のエミッタ、端子91aおよび抵抗R102の一方の端部に接続されており、コレクタは、トランジスタTr101,Tr102のベース、トランジスタTr102のコレクタ、および抵抗R102の他方の端部に接続されている。   The base of the transistor Tr104 is connected to the bases of the transistors Tr105 and Tr106 and the collectors of the transistors Tr101 and Tr105, and the emitter is connected to the emitters of the transistors Tr105 and Tr106, the terminal 91a, and one end of the resistor R102. The collector is connected to the bases of the transistors Tr101 and Tr102, the collector of the transistor Tr102, and the other end of the resistor R102.
トランジスタTr105のベースは、自らのコレクタ、トランジスタTr104,Tr106のベース、およびトランジスタTr101のコレクタに接続されており、エミッタは、トランジスタTr104,Tr106のエミッタ、端子91a、および抵抗R102の一方の端部に接続されており、コレクタは、自らのベース、トランジスタTr104,Tr106のベース、およびトランジスタTr101のコレクタに接続されている。   The base of the transistor Tr105 is connected to its own collector, the bases of the transistors Tr104 and Tr106, and the collector of the transistor Tr101. The emitter is connected to the emitters of the transistors Tr104 and Tr106, the terminal 91a, and one end of the resistor R102. The collector is connected to its own base, the bases of the transistors Tr104 and Tr106, and the collector of the transistor Tr101.
トランジスタTr106のベースは、トランジスタTr104,105のベース、トランジスタTr101,Tr105のコレクタに接続されており、エミッタは、トランジスタTr104,Tr105のエミッタ、端子91a、および抵抗R102の一方の端部に接続されており、コレクタは、比較器101の一方の入力端子、および抵抗R101の一方の端部に接続されている。   The base of the transistor Tr106 is connected to the bases of the transistors Tr104 and 105, the collectors of the transistors Tr101 and Tr105, and the emitter is connected to the emitters of the transistors Tr104 and Tr105, the terminal 91a, and one end of the resistor R102. The collector is connected to one input terminal of the comparator 101 and one end of the resistor R101.
抵抗R101の一方の端部は、トランジスタTr106のコレクタ、および比較器101の一方の端部に接続されており、他方の端部は、端子91cに接続されている。   One end of the resistor R101 is connected to the collector of the transistor Tr106 and one end of the comparator 101, and the other end is connected to the terminal 91c.
抵抗R102の一方の端部は、トランジスタTr104乃至Tr106のエミッタ、および端子91aに接続されており、他方の端部は、トランジスタTr101,Tr102のベース、およびトランジスタTr104のコレクタに接続されている。   One end of the resistor R102 is connected to the emitters of the transistors Tr104 to Tr106 and the terminal 91a, and the other end is connected to the bases of the transistors Tr101 and Tr102 and the collector of the transistor Tr104.
比較器101は、一方の入力端子が、トランジスタTr106のコレクタ、および抵抗R101に接続されており、他方の入力端子は、図示しないが基準電位が入力されており、出力端子が端子91bに接続されている。   The comparator 101 has one input terminal connected to the collector of the transistor Tr106 and the resistor R101, the other input terminal is supplied with a reference potential (not shown), and the output terminal is connected to the terminal 91b. ing.
このような構成により、コイル92と共振容量C0との並列回路により共振回路が形成され、貫通穴93に遊技球が存在しない状態においては、sin波が発振される。すなわち、トランジスタTr101乃至Tr105により発振回路が構成されており、トランジスタTr101は、バイアス回路を構成する抵抗R102、およびトランジスタTr102,Tr103により定常駆動し、トランジスタTr104,Tr105により構成される定電流ミラー回路を動作させる。これにより、トランジスタTr101のベースの電圧がsin波の如く変化し、コイル92に高周波を発生させる。   With such a configuration, a resonance circuit is formed by a parallel circuit of the coil 92 and the resonance capacitor C0, and a sin wave is oscillated in a state where no game ball is present in the through hole 93. That is, an oscillation circuit is configured by the transistors Tr101 to Tr105. The transistor Tr101 is a constant current mirror circuit configured by the transistors Tr104 and Tr105, which is driven in a steady manner by the resistor R102 and the transistors Tr102 and Tr103 that configure the bias circuit. Make it work. As a result, the voltage at the base of the transistor Tr101 changes like a sine wave, causing the coil 92 to generate a high frequency.
このように、コイル92に高周波が発生し、電子スイッチ1が遊技球を検出しない状態において、電子スイッチ1は、閉塞状態となる。   Thus, in a state where a high frequency is generated in the coil 92 and the electronic switch 1 does not detect a game ball, the electronic switch 1 is in a closed state.
このとき、貫通穴93を遊技球が通過すると、共振回路インピーダンスが変化し、トランジスタTr101のベースで発生する発振が停止する。   At this time, when the game ball passes through the through hole 93, the resonance circuit impedance changes, and the oscillation generated at the base of the transistor Tr101 stops.
発振が停止すると、共振回路両端の発生電位が0Vとなるため、トランジスタTr103のエミッタ電位も0Vとなる。したがって、IC回路91内のトランジスタTr101乃至Tr103の特性は同一であるので、トランジスタTr101のベースの電圧は、トランジスタTr103のベース−エミッタ間電位Vbe103と、トランジスタTr102のベース−エミッタ間電位Vbe102とが加算され、合計2×VbeIC(VbeICは、IC回路91内のトランジスタにおけるベース−エミッタ間電圧)の直流バイアスがかかることになる。このとき、構成上トランジスタTr101,Tr102のVbeICがキャンセルされることにより、トランジスタTr101のエミッタ電圧は、電圧VbeICとなり、結果として、抵抗REの両端電圧は、電圧VbeICとなる。   When the oscillation stops, the potential generated at both ends of the resonance circuit becomes 0V, so that the emitter potential of the transistor Tr103 also becomes 0V. Accordingly, since the characteristics of the transistors Tr101 to Tr103 in the IC circuit 91 are the same, the base voltage of the transistor Tr101 is the sum of the base-emitter potential Vbe103 of the transistor Tr103 and the base-emitter potential Vbe102 of the transistor Tr102. Thus, a DC bias of a total of 2 × VbeIC (VbeIC is a base-emitter voltage of a transistor in the IC circuit 91) is applied. At this time, the VbeIC of the transistors Tr101 and Tr102 is canceled due to the configuration, whereby the emitter voltage of the transistor Tr101 becomes the voltage VbeIC, and as a result, the voltage across the resistor RE becomes the voltage VbeIC.
このため、トランジスタTr101のエミッタ電流I101は、以下の式(1)で示される関係となる。   For this reason, the emitter current I101 of the transistor Tr101 has a relationship represented by the following formula (1).
I101=VbeIC/RE
・・・(1)
I101 = VbeIC / RE
... (1)
ここで、I101は、トランジスタTr101のエミッタ電流I101の電流値を表し、VbeICは、トランジスタTr101のベース−エミッタ電圧を表し、REは、感度調整抵抗REの抵抗値を表している。   Here, I101 represents the current value of the emitter current I101 of the transistor Tr101, VbeIC represents the base-emitter voltage of the transistor Tr101, and RE represents the resistance value of the sensitivity adjustment resistor RE.
そして、このトランジスタTr101のエミッタ電流I101により、トランジスタTr104,Tr105により構成されるミラー回路が駆動することになるが、トランジスタTr104乃至Tr106のエミッタ電流値が一致することになるので、IC回路91内における漏れ電流ILは、以下の式(2)で示される。   The emitter current I101 of the transistor Tr101 drives the mirror circuit composed of the transistors Tr104 and Tr105. Since the emitter current values of the transistors Tr104 to Tr106 coincide with each other, The leakage current IL is expressed by the following equation (2).
IL=I104+I105+I106=3×I101=3×VbeIC/RE
・・・(2)
IL = I104 + I105 + I106 = 3 × I101 = 3 × VbeIC / RE
... (2)
ここで、I104乃至I106は、トランジスタTr104乃至Tr106のエミッタ電流を表している。   Here, I104 to I106 represent the emitter currents of the transistors Tr104 to Tr106.
すなわち、電子スイッチ1における漏れ電流ILは、3×VbeIC/REと考えることができ、感度調整用抵抗REの抵抗値により設定される。尚、この漏れ電流ILにおいては、比較器101に消費される電流は誤差の範囲として無視した値となっている。   That is, the leakage current IL in the electronic switch 1 can be considered as 3 × VbeIC / RE, and is set by the resistance value of the sensitivity adjustment resistor RE. In this leakage current IL, the current consumed by the comparator 101 is a value neglected as the error range.
このように、遊技球を検出する開放状態の場合、電子スイッチ1には、IC回路91内において漏れ電流ILが発生する。そこで、このような電子スイッチ1のIC回路91の維持電流のみで駆動する動作モードを漏れ電流モードという。   As described above, in the open state in which the game ball is detected, the electronic switch 1 generates a leakage current IL in the IC circuit 91. Therefore, such an operation mode that is driven only by the sustain current of the IC circuit 91 of the electronic switch 1 is referred to as a leakage current mode.
この漏れ電流モードにおいて、電子スイッチ1より、I/F装置3の端子Vaに供給される出力信号の電圧値Vaは、以下の式(3)で示される。   In this leakage current mode, the voltage value Va of the output signal supplied from the electronic switch 1 to the terminal Va of the I / F device 3 is expressed by the following equation (3).
Va=Vcc1−(3×R11/RE)×VbeIC
・・・(3)
Va = Vcc1− (3 × R11 / RE) × VbeIC
... (3)
また、電子スイッチ1は、機械式のスイッチとは異なり、スイッチを機能(動作)させるために、電子スイッチ1が閉塞状態(オン)のときにも僅かに小さい電圧が残っている。このような、電子スイッチ1が閉塞状態のときに電子スイッチ1にかかる電圧を残留電圧という。   Further, unlike the mechanical switch, the electronic switch 1 functions (operates) so that a small voltage remains even when the electronic switch 1 is in the closed state (ON). Such a voltage applied to the electronic switch 1 when the electronic switch 1 is closed is referred to as a residual voltage.
すなわち、電子スイッチ1が、遊技球を検出しない場合、すなわち、閉塞状態の場合、トランジスタTr91はオンの状態となり、電子スイッチ1より、I/F装置3の端子Vaに供給される出力信号の電圧値Vaは、以下の式(4)で示される。   That is, when the electronic switch 1 does not detect a game ball, that is, when it is closed, the transistor Tr91 is turned on, and the voltage of the output signal supplied from the electronic switch 1 to the terminal Va of the I / F device 3 The value Va is represented by the following formula (4).
Va=ZD91+(Vcc1−ZD91)×R91/(R11+R91)
・・・(4)
Va = ZD91 + (Vcc1-ZD91) × R91 / (R11 + R91)
... (4)
一方、磁気センサ2は、磁石の接近に伴って開閉するリードスイッチからなる開閉スイッチ111、ツェナーダイオードZD111よりなる定電圧発生部112、抵抗R111,R113、およびNPN型のトランジスタTr111,Tr112よりなる定電流発生部113、並びに、抵抗R112より構成されている。   On the other hand, the magnetic sensor 2 includes an open / close switch 111 composed of a reed switch that opens and closes as the magnet approaches, a constant voltage generator 112 composed of a Zener diode ZD111, resistors R111, R113, and constant transistors composed of NPN transistors Tr111, Tr112. It is comprised from the electric current generation part 113 and resistance R112.
開閉スイッチ111の一方の端部は、定電圧発生部112のツェナーダイオードZD111のアノードに接続され、他方の端部はGNDに接続されている。ツェナーダイオードZD111のアノードは、開閉スイッチ111の一方の端部に接続されており、カソードは、定電流発生部113の抵抗R113の一方の端部、トランジスタTr112のコレクタ、および抵抗R112の一方の端部に接続されている。抵抗R113の一方の端部は、ツェナーダイオードZD111のカソード、トランジスタTr112のコレクタ、および抵抗R112の一方の端部に接続され、他方の端部は、トランジスタTr112のベース、およびトランジスタTr111のコレクタに接続されている。トランジスタTr111のコレクタは、抵抗R113の他方の端部、およびトランジスタTr112のベースに接続されており、ベースは、トランジスタTr112のエミッタ、および抵抗R111の一方の端部に接続されており、エミッタは、GNDに接続されている。トランジスタTr112のコレクタは、ツェナーダイオードZD111のカソード、抵抗R113の一方の端部、および抵抗R112の一方の端部に接続されており、ベースは、抵抗R113の他方の端部、およびトランジスタTr111のコレクタに接続されており、エミッタには、トランジスタTr111のベース、および抵抗R111の一方の端部が接続されている。抵抗R111の一方の端部には、トランジスタTr112のエミッタ、およびトランジスタTr111のベースが接続されており、他方の端部は、GNDに接続されている。   One end of the open / close switch 111 is connected to the anode of the Zener diode ZD111 of the constant voltage generator 112, and the other end is connected to GND. The anode of the Zener diode ZD111 is connected to one end of the open / close switch 111, and the cathode is one end of the resistor R113 of the constant current generator 113, the collector of the transistor Tr112, and one end of the resistor R112. Connected to the department. One end of the resistor R113 is connected to the cathode of the Zener diode ZD111, the collector of the transistor Tr112, and one end of the resistor R112, and the other end is connected to the base of the transistor Tr112 and the collector of the transistor Tr111. Has been. The collector of the transistor Tr111 is connected to the other end of the resistor R113 and the base of the transistor Tr112. The base is connected to the emitter of the transistor Tr112 and one end of the resistor R111. Connected to GND. The collector of the transistor Tr112 is connected to the cathode of the Zener diode ZD111, one end of the resistor R113, and one end of the resistor R112. The base is the other end of the resistor R113 and the collector of the transistor Tr111. The emitter is connected to the base of the transistor Tr111 and one end of the resistor R111. One end of the resistor R111 is connected to the emitter of the transistor Tr112 and the base of the transistor Tr111, and the other end is connected to GND.
磁気センサ2は、リードスイッチからなる開閉スイッチ111を利用した磁気センサであり、人為的不正行為に使用される磁石が接近することにより、開閉スイッチ111がオンの状態となり、ツェナーダイオードZD111からなる定電圧発生部112がツェナー電位により定電圧を発生する状態となる。すなわち、磁石の接近により磁気を検出すると閉塞状態となり、いわゆるノーマルオープンに動作する。この場合、磁気センサ2は、I/F装置3の端子Vbに対して以下の式(5)で示されるような電圧値Vbの出力信号を出力する。   The magnetic sensor 2 is a magnetic sensor using an open / close switch 111 formed of a reed switch. When a magnet used for artificial fraud approaches, the open / close switch 111 is turned on, and a constant switch formed of a Zener diode ZD111 is formed. The voltage generator 112 is in a state of generating a constant voltage by the zener potential. That is, when magnetism is detected by the approach of a magnet, it becomes a closed state and operates in a so-called normally open state. In this case, the magnetic sensor 2 outputs an output signal having a voltage value Vb as represented by the following expression (5) to the terminal Vb of the I / F device 3.
Vb=ZD111+(Vcc1−ZD111)×R112/(R12+R112)
・・・(5)
Vb = ZD111 + (Vcc1-ZD111) × R112 / (R12 + R112)
... (5)
ここで、Vbは、端子Vbに供給される磁気センサ2の出力信号の電圧値であり、ZD111は、ツェナーダイオードZD111のツェナー電位であり、Vcc1は、電源11の電源電圧であり、R12,R112は、抵抗R12,R112の抵抗値である。   Here, Vb is the voltage value of the output signal of the magnetic sensor 2 supplied to the terminal Vb, ZD111 is the Zener potential of the Zener diode ZD111, Vcc1 is the power supply voltage of the power supply 11, and R12, R112. Is the resistance value of the resistors R12 and R112.
すなわち、式(5)で示される磁気センサ2の出力信号の電圧値Vbは、上述した式(4)で示される電子スイッチ1の出力信号の電圧値Vaと酷似した形式の式となる。このため、ツェナーダイオードZD91,ZD111のツェナー電位を同一にし、抵抗R11とR12との抵抗値、および抵抗R91,R112との抵抗値をそれぞれ調整することにより、電子スイッチ1の閉塞状態における出力信号の電圧値Vaの特性と、磁気センサ2の閉塞状態における出力信号の電圧値Vbの特性とは、酷似するように調整可能な構成となっている。   That is, the voltage value Vb of the output signal of the magnetic sensor 2 represented by the expression (5) is an expression having a format very similar to the voltage value Va of the output signal of the electronic switch 1 represented by the above-described expression (4). For this reason, the Zener potentials of the Zener diodes ZD91 and ZD111 are made the same, and the resistance values of the resistors R11 and R12 and the resistance values of the resistors R91 and R112 are adjusted, respectively. The characteristics of the voltage value Va and the characteristics of the voltage value Vb of the output signal in the closed state of the magnetic sensor 2 can be adjusted to be very similar.
また、磁気センサ2において、人為的不正行為に使用される磁石の接近がなく、開閉スイッチ111が開放された場合、ツェナーダイオードZD111からなる定電圧発生部112は、ツェナー電位により定電圧を発生しない状態となるため、抵抗R111,R113、およびトランジスタTr111,Tr112からなる定電流発生部113が機能し、以下の式(6)で示される電流値の定電流を発生する。   Further, in the magnetic sensor 2, when there is no approach of a magnet used for artificial fraud and the open / close switch 111 is opened, the constant voltage generator 112 composed of the Zener diode ZD 111 does not generate a constant voltage due to the Zener potential. Therefore, the constant current generator 113 composed of the resistors R111 and R113 and the transistors Tr111 and Tr112 functions to generate a constant current having a current value represented by the following equation (6).
Iy=Vbe111/R111
・・・(6)
Iy = Vbe111 / R111
... (6)
ここで、Iyは、定電流発生部113により発生される定電流の電流値であり、Vbe111は、トランジスタTr111のベース−エミッタ間の電圧値であり、R111は、抵抗R111の抵抗値である。   Here, Iy is a current value of a constant current generated by the constant current generator 113, Vbe111 is a voltage value between the base and the emitter of the transistor Tr111, and R111 is a resistance value of the resistor R111.
すなわち、定電流電流値Iyは、印加電圧によらず不変となる。ただし、バイアス側となる抵抗R113、およびトランジスタTr111のエミッタ電流は電圧依存するため、抵抗R113の抵抗値を十分大きな値に設定し、定電流設定値より遥かに小さい値に操作することで、誤差として扱えるものとする。この時、開放状態における磁気センサ2の出力信号の電圧値Vbは、以下の式(7)で示される。   That is, the constant current value Iy does not change regardless of the applied voltage. However, the resistance R113 on the bias side and the emitter current of the transistor Tr111 depend on the voltage. Therefore, by setting the resistance value of the resistor R113 to a sufficiently large value and operating it to a value far smaller than the constant current setting value, an error can be obtained. Can be handled as At this time, the voltage value Vb of the output signal of the magnetic sensor 2 in the open state is expressed by the following equation (7).
Vb=Vcc1−Iy×R12=Vcc1−(R12/R111)×Vbe111
・・・(7)
Vb = Vcc1-Iy * R12 = Vcc1- (R12 / R111) * Vbe111
... (7)
以上のことから、式(3)で示される電子スイッチ1の開放状態における(漏れ電流モードにおける)出力信号の電圧値Vaと、式(7)で示される開放状態における磁気センサ2の出力信号の電圧値Vbとは、式の形式が同様である。また、トランジスタTr111のベース−エミッタ間電圧Vbe111と、IC回路91内のトランジスタTr101乃至Tr106のベース−エミッタ間電圧VbeICとは、略同特性であるので、抵抗R111の抵抗値を調整することにより磁気センサ2の出力電圧Vbを、電子スイッチ1の出力電圧Vaと酷似するように設定することが可能である。   From the above, the voltage value Va of the output signal in the open state (in the leakage current mode) of the electronic switch 1 represented by Expression (3) and the output signal of the magnetic sensor 2 in the open state represented by Expression (7). The voltage value Vb has the same formula format. Further, since the base-emitter voltage Vbe111 of the transistor Tr111 and the base-emitter voltage VbeIC of the transistors Tr101 to Tr106 in the IC circuit 91 have substantially the same characteristics, the magnetic value can be obtained by adjusting the resistance value of the resistor R111. It is possible to set the output voltage Vb of the sensor 2 so as to be very similar to the output voltage Va of the electronic switch 1.
このため、電子スイッチ1と磁気センサ2とは、開放状態および閉塞状態における出力信号の特性をほぼ一致するように調整することが可能である。   For this reason, the electronic switch 1 and the magnetic sensor 2 can be adjusted so that the characteristics of the output signals in the open state and the closed state substantially coincide.
結果として、電子スイッチ1および磁気センサ2の、開放状態および閉塞状態における出力信号の特性をほぼ一致するように調整することにより、I/F装置3は、電子スイッチ1および磁気センサ2について、インターフェイス部31,32を同一の特定の構成とすることが可能となり、電子スイッチ1および磁気センサ2については、信号特性を意識することなく接続することが可能となる。このため、電子スイッチ1の代わりに磁気センサ2を接続するといったことが可能となるため、電子スイッチ1の遊技球の検出のみならず、磁気センサ2による磁気の検出をするといった検出項目を増やしたい状況となっても、別途インターフェイスの構成を設ける必要がなくなるので、装置規模の増大やコストの上昇を抑制しつつ、検査項目を増やすことが可能となる。   As a result, by adjusting the characteristics of the output signals in the open state and the closed state of the electronic switch 1 and the magnetic sensor 2 so as to substantially coincide with each other, the I / F device 3 performs the interface for the electronic switch 1 and the magnetic sensor 2. The units 31 and 32 can have the same specific configuration, and the electronic switch 1 and the magnetic sensor 2 can be connected without being aware of the signal characteristics. For this reason, since it is possible to connect the magnetic sensor 2 instead of the electronic switch 1, not only the detection of the game ball of the electronic switch 1, but also the detection items such as the detection of magnetism by the magnetic sensor 2 are desired. Even in a situation, it is not necessary to provide a separate interface configuration, so that the number of inspection items can be increased while suppressing an increase in the scale of the apparatus and an increase in cost.
次に、I/F装置3におけるインターフェイス部31の動作について説明する。   Next, the operation of the interface unit 31 in the I / F device 3 will be described.
図5は、図2のI/F装置3におけるインターフェイス部31の動作特性を示している(以下、動作特性グラフという)。なお、図5の横軸は、電源11の電圧Vcc1を、縦軸は、インターフェイス部31内の所定の位置での電圧値(電圧レベル)を示している。   FIG. 5 shows the operating characteristics of the interface unit 31 in the I / F device 3 of FIG. 2 (hereinafter referred to as an operating characteristics graph). 5, the horizontal axis indicates the voltage Vcc1 of the power supply 11, and the vertical axis indicates the voltage value (voltage level) at a predetermined position in the interface unit 31.
電源11の電圧Vcc1には、図5に示す範囲VM内の変動がある。なお、電子スイッチ1は、電子スイッチ1にかかる電圧が範囲VM内の電圧値であれば、正常な動作が保証される。 The voltage Vcc1 of the power source 11, there are variations in the range V M shown in FIG. The electronic switch 1, the voltage across the electronic switch 1 when the voltage value in the range V M, the normal operation is guaranteed.
即ち、遊技球が貫通穴93(図4)を通過しているときの電子スイッチ1の出力電圧値は、図5の斜線部で示されている電圧値VP-OFF(以下、適宜、高位出力電圧VP-OFFという)となる。ここで、高位出力電圧VP-OFFの電圧値(電圧レベル)が、完全にVcc1とならないのは、上述した電子スイッチ1の漏れ電流のためである。また、このときの電子スイッチ1は開放状態である。従って、高位出力電圧VP-OFFが比較回路64−1に入力されているときには、遊技球が検出されている。なお、高位出力電圧VP-OFFは、図5に示すように、右上がりに傾いている。即ち、電源11の電圧Vcc1が、範囲VM内で高くなるに従い、高位出力電圧VP-OFFも平行関係を維持しつつ高くなっている。 That is, the output voltage value of the electronic switch 1 when the game ball is passing through the through hole 93 (FIG. 4) is the voltage value V P-OFF (hereinafter, appropriately higher level) indicated by the hatched portion in FIG. Output voltage V P-OFF ). Here, the reason why the voltage value (voltage level) of the high-level output voltage V P-OFF is not completely Vcc1 is due to the leakage current of the electronic switch 1 described above. At this time, the electronic switch 1 is open. Therefore, when the high level output voltage V P-OFF is input to the comparison circuit 64-1, a game ball is detected. Note that the high-level output voltage V P-OFF is inclined upward as shown in FIG. That is, the voltage Vcc1 of the power supply 11 in accordance with increases in the range V M, also high output voltage V P-OFF are higher while maintaining the parallel relationship.
一方、遊技球が貫通穴93を通過していないときの電子スイッチ1の出力電圧値は、図5の斜線部で示されている電圧値VP-ON(以下、適宜、低位出力電圧VP-ONという)となる。ここで、低位出力電圧VP-ONの電圧値(電圧レベル)が、完全に電源11の0Vとならないのは、上述した電子スイッチ1の残留電圧のためである。また、このときの電子スイッチ1は閉塞状態である。従って、低位出力電圧VP-ONが比較回路64−1に入力されているときには、遊技球が検出されていない。 On the other hand, the output voltage value of the electronic switch 1 when the game ball does not pass through the through hole 93 is the voltage value V P-ON (hereinafter, appropriately referred to as the lower output voltage V P ) indicated by the hatched portion in FIG. -ON ). Here, the reason why the voltage value (voltage level) of the lower output voltage V P-ON is not completely 0 V of the power supply 11 is due to the residual voltage of the electronic switch 1 described above. At this time, the electronic switch 1 is in a closed state. Accordingly, when the low output voltage V P-ON is input to the comparison circuit 64-1, no game ball is detected.
なお、高位出力電圧VP-OFFおよび低位出力電圧VP-ONの電圧値が、図5に示すように、ある程度の幅を有しているのは、電子スイッチ1の製造時のバラつきなどの個体差による。 The voltage values of the high-level output voltage V P-OFF and the low - level output voltage V P-ON have a certain range as shown in FIG. Due to individual differences.
ここで、閾値電圧VT1-1は、遊技球が検出された状態から、遊技球が検出されていない状態になったか否か、または、遊技球が検出されていない状態から、遊技球が検出された状態となったか否かを判定するための、即ち、電子スイッチ1の出力電圧値が、高位出力電圧VP-OFFから低位出力電圧VP-ONに変化したか否か、または、電子スイッチ1の出力電圧値が、低位出力電圧VP-ONから高位出力電圧VP-OFFに変化したかどうかを判定するための電圧値である。 Here, the threshold voltage V T1-1 is detected from the state where the game ball is detected, whether the game ball is not detected, or from the state where the game ball is not detected. Whether the output voltage value of the electronic switch 1 has changed from the high output voltage V P-OFF to the low output voltage V P-ON , or the electronic This is a voltage value for determining whether or not the output voltage value of the switch 1 has changed from the lower output voltage V P-ON to the higher output voltage V P-OFF .
但し、比較回路64−1は、ヒステリシスを有しているため、電子スイッチ1の出力電圧値が高位出力電圧VP-OFFから低位出力電圧VP-ONに変化したか否かを判定するときの閾値電圧VT1-1は、図5に示すように、電圧VT-ON(以下、適宜、低位反転電圧VT-ONという)となり、電子スイッチ1の出力電圧値が低位出力電圧VP-ONから高位出力電圧VP-OFFに変化したか否かを判定する閾値電圧VT1-1は、電圧VT-OFF(以下、適宜、高位反転電圧VT-OFFという)となる。 However, since the comparison circuit 64-1 has hysteresis, when determining whether or not the output voltage value of the electronic switch 1 has changed from the high output voltage V P-OFF to the low output voltage V P-ON. As shown in FIG. 5, the threshold voltage V T1-1 is a voltage V T-ON (hereinafter, referred to as a low-order inversion voltage V T-ON as appropriate), and the output voltage value of the electronic switch 1 is the low-level output voltage V P. The threshold voltage V T1-1 for determining whether or not the voltage has changed from −ON to the high-level output voltage V P-OFF is a voltage V T-OFF (hereinafter, referred to as a high-level inversion voltage V T-OFF as appropriate).
そして、インターフェイス部31の比較回路64−1は、電子スイッチ1の出力電圧値が、高位出力電圧VP-OFFから、低位反転電圧VT-ONを下回って低位出力電圧VP-ONになった場合、遊技球を検出していないことを表すLowの比較出力信号をリミッタ回路63−1を介してAND回路67−1に出力する。また、比較回路64−1は、電子スイッチ1の出力電圧値が、低位出力電圧VP-ONから、高位反転電圧VT-OFFを超えて高位出力電圧VP-OFFになった場合、遊技球を検出したことを表すHiの比較出力信号をAND回路67−1に出力する。 In the comparison circuit 64-1 of the interface unit 31, the output voltage value of the electronic switch 1 becomes lower than the lower inversion voltage V T-ON from the higher output voltage V P-OFF to the lower output voltage V P-ON . In this case, a Low comparison output signal indicating that a game ball is not detected is output to the AND circuit 67-1 via the limiter circuit 63-1. Further, the comparison circuit 64-1 is configured to play a game when the output voltage value of the electronic switch 1 exceeds the high level inversion voltage V T-OFF from the low level output voltage V P-ON to the high level output voltage V P-OFF. A Hi comparison output signal indicating that a sphere has been detected is output to the AND circuit 67-1.
より詳細には、分圧回路61−1は、閾値電圧VT1-1を、比較回路64−1の高位出力電圧VP-OFFまたは低位出力電圧VP-ONが入力されている入力部とは異なる他方の入力部に供給する。また、分圧回路61−1は、後述する切替回路62−1のトランジスタTr1−1がオンまたはオフすることにより、それぞれ、ダイオードD1−1,D2−1を有効もしくは無効にする。 More specifically, the voltage dividing circuit 61-1 uses the threshold voltage V T1-1 as an input unit to which the high level output voltage V P-OFF or the low level output voltage V P-ON of the comparison circuit 64-1 is input. Are fed to the other input. Further, the voltage dividing circuit 61-1 enables or disables the diodes D1-1 and D2-1, respectively, by turning on or off a transistor Tr1-1 of the switching circuit 62-1, which will be described later.
切替回路62−1は、比較回路64−1から供給される比較出力信号のHiまたはLowの比較出力信号によって、トランジスタTr1−1をオンまたはオフさせ、分圧回路61−1の状態を第1の状態、または第2の状態に切り替える。   The switching circuit 62-1 turns on or off the transistor Tr1-1 according to the Hi or Low comparison output signal of the comparison output signal supplied from the comparison circuit 64-1, and changes the state of the voltage dividing circuit 61-1 to the first state. The state is switched to the second state.
切替回路62−1のトランジスタTr1−1は、PNP形であるので、比較回路64−1から供給される比較出力信号がLowの信号である場合(遊技球を検出しない場合)、トランジスタTr1−1はオンし、切替回路62−1は、分圧回路61−1を第1の状態にする。また、比較回路64−1から供給される比較出力信号がHi信号である場合(遊技球を検出する場合)、トランジスタTr1−1はオフし、切替回路62−1は、分圧回路61−1を第2の状態にする。   Since the transistor Tr1-1 of the switching circuit 62-1 is a PNP type, when the comparison output signal supplied from the comparison circuit 64-1 is a Low signal (when no game ball is detected), the transistor Tr1-1 Is switched on, and the switching circuit 62-1 sets the voltage dividing circuit 61-1 to the first state. When the comparison output signal supplied from the comparison circuit 64-1 is a Hi signal (when a game ball is detected), the transistor Tr1-1 is turned off, and the switching circuit 62-1 is divided into the voltage dividing circuit 61-1. To the second state.
分圧回路61−1の第1の状態では、ダイオードD1−1,D2−1が有効となり、電源11の電圧Vcc1から、ダイオードD1−1,D2−1にかかる電圧を引いた値が、高位反転電圧VT-OFFとなって、比較回路64−1の閾値電圧VT1-1入力部に供給される。 In the first state of the voltage dividing circuit 61-1, the diodes D1-1 and D2-1 are enabled, and a value obtained by subtracting the voltage applied to the diodes D1-1 and D2-1 from the voltage Vcc1 of the power supply 11 is a high level. The inverted voltage V T-OFF is supplied to the threshold voltage V T1-1 input portion of the comparison circuit 64-1.
すなわち、高位反転電圧VT-OFFは、以下の式(8)で表される。 That is, the high-order inversion voltage V T-OFF is expressed by the following equation (8).
T-OFF=Vcc1−(Vd1+Vd2)=Vcc1−2×Vd
・・・(8)
V T-OFF = Vcc1- (Vd1 + Vd2) = Vcc1-2 × Vd
... (8)
ここで、VT-OFFは、高位反転電圧を、Vd1,Vd2は、それぞれダイオードD1−1,D2−1の順方向電圧を、Vdは、ダイオードD1−1,D2−1の特性が同一である場合におけるダイオードの順方向電圧を示している。 Here, VT -OFF is the high-order inversion voltage, Vd1 and Vd2 are the forward voltages of the diodes D1-1 and D2-1, and Vd is the same in the characteristics of the diodes D1-1 and D2-1. The forward voltage of the diode in a certain case is shown.
また、分圧回路61−1の第2の状態では、ダイオードD1−1,D2−1が無効となり、抵抗R2−1,R3−1、およびツェナーダイオードZD1−1にかかる電圧値が、低位反転電圧VT-ONとなって、比較回路64−1の閾値電圧VT1-1入力部に供給される。 Further, in the second state of the voltage dividing circuit 61-1, the diodes D1-1 and D2-1 are disabled, and the voltage values applied to the resistors R2-1 and R3-1 and the Zener diode ZD1-1 are low-order inverted. The voltage V T-ON is supplied to the threshold voltage V T1-1 input portion of the comparison circuit 64-1.
すなわち、低位反転電圧VT-ONは、以下の式(9)で表される。 That is, the lower inversion voltage V T-ON is expressed by the following equation (9).
T-ON=ZD1+(Vcc1−Vd3−ZD1)
×(R2+R3)/(R1+R2+R3)
・・・(9)
V T-ON = ZD1 + (Vcc1-Vd3-ZD1)
× (R2 + R3) / (R1 + R2 + R3)
... (9)
ここで、VT-ONは、低位反転電圧を、Vd3は、ダイオードD3−1の順方向電圧を、Vdは、ダイオードD1−1,D2−1,D3−1の特性が同一である場合におけるダイオードの順方向電圧を、R1,R2,R3は、抵抗R1−1,R2−1,R3−1の抵抗値をそれぞれ示している。 Here, V T-ON is the low-order inversion voltage, Vd3 is the forward voltage of the diode D3-1, and Vd is when the characteristics of the diodes D1-1, D2-1, and D3-1 are the same. The forward voltage of the diode, R1, R2, and R3 indicate the resistance values of the resistors R1-1, R2-1, and R3-1, respectively.
リミッタ回路63−1は、ツェナーダイオードZD21−1のツェナー電位ZD21−1以上の過大な電圧が、AND回路67−1に入力されることを防止する。   The limiter circuit 63-1 prevents an excessive voltage higher than the Zener potential ZD21-1 of the Zener diode ZD21-1 from being input to the AND circuit 67-1.
図5では、高位反転電圧VT-OFFは、電源11の電圧Vcc1に依存する特性を有している。即ち、電源11の電圧Vcc1が、範囲VM内で高くなるに従い、高位反転電圧VT-OFFも高くなっている。これは、電源11の電源電圧Vcc1を基準として、ダイオードD1−1,D2−1の電圧降下により高位反転電圧VT-OFFが決定されることによる。 In FIG. 5, the high level inversion voltage V T-OFF has a characteristic that depends on the voltage Vcc <b> 1 of the power supply 11. That is, the voltage Vcc1 of the power supply 11 in accordance with increases in the range V M, which is higher the higher inversion voltage V T-OFF. This is because the higher inversion voltage V T-OFF is determined by the voltage drop of the diodes D1-1 and D2-1 with reference to the power supply voltage Vcc1 of the power supply 11.
以上のことから、式(3)で示される電子スイッチ1の開放状態における(漏れ電流モードにおける)出力信号の電圧値Vaと、式(8)で示される高位反転電圧VT-OFFとは、Vcc1への依存性が同様であり、したがって、図5で示されるように、電源11の電圧Vcc1、高位反転電圧VT-OFF、および高位出力電圧VP-OFFは、相互に平行関係が維持される。また、後述する式(10)で示される、高域側閾値電圧VT2-1も同様に平行関係が維持される。尚、必然的に、式(7)の開放状態における磁気センサ2の出力信号Vbも、式(3)で示される電子スイッチ1の開放状態における(漏れ電流モードにおける)出力信号の電圧値Vaと、同様にVcc1への依存性が同様の式となり、相互に平行関係が維持される。 From the above, the voltage value Va of the output signal in the open state (in the leakage current mode) of the electronic switch 1 represented by the expression (3) and the high-order inversion voltage V T-OFF represented by the expression (8) are: The dependency on Vcc1 is the same, and therefore, as shown in FIG. 5, the voltage Vcc1, the high-level inversion voltage V T-OFF , and the high-level output voltage V P-OFF of the power supply 11 maintain a parallel relationship with each other. Is done. Similarly, the high-frequency side threshold voltage V T2-1 shown by the equation (10) described later maintains the parallel relationship. Inevitably, the output signal Vb of the magnetic sensor 2 in the opened state of the equation (7) is also the voltage value Va of the output signal in the opened state (in the leakage current mode) of the electronic switch 1 shown in the equation (3). Similarly, the dependency on Vcc1 becomes the same expression, and the parallel relation is maintained.
また、断線異常検知回路71−1は、電子スイッチ1が開放状態時の異常を検知する。より具体的には、断線異常検知回路71−1の比較回路81−1は、比較電圧VP-1(電子スイッチ1の出力電圧値)が、電源11の電圧Vcc1と高位出力電圧VP-OFFとの間(高位出力電圧VP-OFFより電圧値が高い側)に設定されている高域側閾値電圧VT2-1よりも高い(または以上)か否かにより、改造電子スイッチを取り付けるなどのために、電子スイッチ1の+端子(または−端子)が切断されて、電子スイッチ1が、断線状態となり、電子スイッチ1に、漏れ電流が生じず、比較回路64−1に入力される比較電圧VP-1(電子スイッチ1の出力電圧値)が、電圧Vcc1となったか否かを判定し、判定結果に対応する判定出力信号を信号処理回路82−1に供給する。 The disconnection abnormality detection circuit 71-1 detects an abnormality when the electronic switch 1 is in the open state. More specifically, the comparison circuit 81-1 of the disconnection abnormality detection circuit 71-1 has a comparison voltage V P-1 (an output voltage value of the electronic switch 1) of the voltage Vcc1 of the power supply 11 and the higher output voltage V P−. A modified electronic switch is attached depending on whether it is higher (or higher) than the high-frequency threshold voltage V T2-1 that is set between OFF (the higher output voltage V P-OFF side). For this reason, the + terminal (or − terminal) of the electronic switch 1 is disconnected, the electronic switch 1 is disconnected, and no leakage current is generated in the electronic switch 1 and is input to the comparison circuit 64-1. It is determined whether or not the comparison voltage V P-1 (the output voltage value of the electronic switch 1) has become the voltage Vcc1, and a determination output signal corresponding to the determination result is supplied to the signal processing circuit 82-1.
ここで、高域側閾値電圧VT2-1は、以下の式(10)で表される。 Here, the high-frequency side threshold voltage V T2-1 is represented by the following equation (10).
T2-1=Vcc1−Vd3=Vcc1−Vd
・・・(10)
V T2-1 = Vcc1-Vd3 = Vcc1-Vd
... (10)
ここで、VT2-1は高域側閾値電圧を、Vcc1は電源11の電源電圧Vcc1を、Vd3はそれぞれダイオードD3−1の順方向電圧を、VdはダイオードD1−1,D2−1,D3−1の特性が同一である場合におけるダイオードの順方向電圧を示している。 Here, V T2-1 is the high-frequency threshold voltage, Vcc1 is the power supply voltage Vcc1 of the power supply 11, Vd3 is the forward voltage of the diode D3-1, and Vd is the diodes D1-1, D2-1, and D3. It shows the forward voltage of the diode when the characteristics of −1 are the same.
また、信号処理回路82−1は、比較回路64−1の比較出力信号と、比較回路81−1の比較出力信号とが共にHiのとき、Hiの比較出力信号を出力端子73−1、およびインバータ75−1を介してAND回路67−1に出力するとともに、OR回路77−1に供給する。   The signal processing circuit 82-1 also outputs the Hi comparison output signal to the output terminal 73-1, when the comparison output signal of the comparison circuit 64-1 and the comparison output signal of the comparison circuit 81-1 are both Hi. The signal is output to the AND circuit 67-1 via the inverter 75-1 and supplied to the OR circuit 77-1.
短絡異常検知回路72−1の比較回路83−1は、比較電圧VP-1(電子スイッチ1の出力電圧値)が、GND電位と低位出力電圧VP-ONとの間(低位出力電圧VP-ONより電圧値が低い側)に設定された低域側閾値電圧VT3-1よりも低い(または以下)か否かにより判定し、判定結果に対応する判定出力信号を信号処理回路84−1に供給する。 The comparison circuit 83-1 of the short-circuit abnormality detection circuit 72-1 has a comparison voltage V P-1 (output voltage value of the electronic switch 1) between the GND potential and the lower output voltage V P-ON (lower output voltage V It is determined whether or not it is lower (or lower) than the low-frequency threshold voltage V T3-1 set to the voltage value lower than P-ON , and a determination output signal corresponding to the determination result is sent to the signal processing circuit 84. -1.
すなわち、低域側閾値電圧VT3-1は、以下の式(11)で表される。 That is, the low-frequency side threshold voltage V T3-1 is expressed by the following formula (11).
T3-1=ZD1+(Vcc1−Vd3−ZD1)
×(R3)/(R1+R2+R3)
・・・(11)
V T3-1 = ZD1 + (Vcc1-Vd3-ZD1)
× (R3) / (R1 + R2 + R3)
(11)
ここで、VT3-1は低域側閾値電圧を、Vcc1は電源11の電源電圧Vcc1を、ZD1はツェナーダイオードZD1−1の電圧を、R1乃至R3は、抵抗R1−1乃至R3−1の抵抗値を、Vd3はダイオードD3−1の順方向電圧を、それぞれ示している。 Here, V T3-1 is the low-frequency threshold voltage, Vcc1 is the power supply voltage Vcc1 of the power supply 11, ZD1 is the voltage of the Zener diode ZD1-1, and R1 to R3 are the resistances R1-1 to R3-1. The resistance value, Vd3, indicates the forward voltage of the diode D3-1.
信号処理回路84−1は、比較回路64−1の比較出力信号と、比較回路83−1の比較出力信号とが共にLowのとき、Hiの比較出力信号を出力端子74−1、およびインバータ76−1を介してAND回路67−1に出力するとともに、OR回路77−1に供給する。   The signal processing circuit 84-1, when the comparison output signal of the comparison circuit 64-1 and the comparison output signal of the comparison circuit 83-1, are both low, outputs the Hi comparison output signal to the output terminal 74-1, and the inverter 76. -1 to the AND circuit 67-1 and supply it to the OR circuit 77-1.
以上のことから、式(4)で示される電子スイッチ1の閉塞状態における出力信号の低位出力電圧VP-ON、式(9)で示される低位反転電圧VT-ON、および、式(11)で示される低域側閾値電圧VT3-1は、略平行が維持され、抵抗R11,R91,R12,R112の抵抗値を調整することにより、大小関係が維持される。尚、必然的に、式(5)の閉塞状態における磁気センサ2の出力信号Vbも、式(4)で示される電子スイッチ1の閉塞状態における出力信号の低位出力電圧VP-ONと、同様に相互に平行関係が維持される。 From the above, the lower output voltage V P-ON of the output signal in the closed state of the electronic switch 1 represented by the equation (4), the lower inversion voltage V T-ON represented by the equation (9), and the equation (11) The low-frequency side threshold voltage V T3-1 indicated by () is maintained substantially parallel, and the magnitude relationship is maintained by adjusting the resistance values of the resistors R11, R91, R12, and R112. Inevitably, the output signal Vb of the magnetic sensor 2 in the closed state of the equation (5) is also the same as the lower output voltage V P-ON of the output signal in the closed state of the electronic switch 1 shown in the equation (4). Are maintained in parallel with each other.
I/F処理部41のAND回路67−1は、電源監視部33からの出力信号に基づいたインバータ66−1からの出力信号、リミッタ回路63−1からの比較回路64−1の比較出力信号、断線異常検知回路71−1の出力信号に基づくインバータ75−1の出力信号、および短絡異常検知回路72−1の出力信号に基づくインバータ76−1の出力信号がすべてHiのときHiの信号を端子VY1より制御部4に出力する。   The AND circuit 67-1 of the I / F processing unit 41 outputs an output signal from the inverter 66-1 based on an output signal from the power supply monitoring unit 33, and a comparison output signal of the comparison circuit 64-1 from the limiter circuit 63-1. When the output signal of the inverter 75-1 based on the output signal of the disconnection abnormality detection circuit 71-1 and the output signal of the inverter 76-1 based on the output signal of the short-circuit abnormality detection circuit 72-1 are all Hi, a Hi signal is obtained. It outputs to the control part 4 from terminal VY1.
尚、電源監視部33からの出力信号は、通常Lowであるから、インバータ66−1よりHiの出力信号が供給される。比較回路64−1からは遊技球が検出されない状態であれば、電子スイッチ1がノーマルクローズであるので、Lowの出力信号が供給される。断線異常検知回路71−1の出力信号は、異常がない限り常にLowとなるため、インバータ75−1からは、Hiの出力信号が供給される。さらに、短絡異常検知回路72−1の出力信号は、異常がない限り、Lowが出力されているので、インバータ76−1からはHiが出力される。すなわち、AND回路67−1は、電源11の電源電圧の低下、断線、または短絡といった異常がない場合、比較回路64−1の出力信号に追従する事になる。   Since the output signal from the power supply monitoring unit 33 is normally low, a Hi output signal is supplied from the inverter 66-1. If no game ball is detected from the comparison circuit 64-1, the electronic switch 1 is normally closed, and therefore, a Low output signal is supplied. Since the output signal of the disconnection abnormality detection circuit 71-1 is always Low unless there is an abnormality, the Hi output signal is supplied from the inverter 75-1. Further, since the output signal of the short circuit abnormality detection circuit 72-1 is Low unless there is an abnormality, Hi is output from the inverter 76-1. That is, the AND circuit 67-1 follows the output signal of the comparison circuit 64-1 when there is no abnormality such as a drop in power supply voltage, disconnection, or short circuit.
また、異常検出部42のOR回路77−1は、電源監視部33からの出力信号に基づいた出力端子65−1からの出力信号、断線異常検知回路71−1の出力信号、および短絡異常検知回路72−1の出力信号のいずれかがHiとなればOR回路34にHiの信号を出力し、それ以外の場合、Lowを出力する。   In addition, the OR circuit 77-1 of the abnormality detection unit 42 outputs an output signal from the output terminal 65-1, an output signal from the disconnection abnormality detection circuit 71-1, and a short circuit abnormality detection based on the output signal from the power supply monitoring unit 33. If any of the output signals of the circuit 72-1 becomes Hi, a Hi signal is output to the OR circuit 34, and otherwise, Low is output.
すなわち、電源監視部33からの出力信号に基づいた出力端子65−1からの出力信号、断線異常検知回路71−1の出力信号、および短絡異常検知回路72−1の出力信号は、異常がない限りすべてLow信号であるので、通常、OR回路77−1は、Lowを出力する。   That is, the output signal from the output terminal 65-1 based on the output signal from the power supply monitoring unit 33, the output signal from the disconnection abnormality detection circuit 71-1, and the output signal from the short-circuit abnormality detection circuit 72-1 are not abnormal. Since all are low signals, the OR circuit 77-1 normally outputs low.
これらをまとめると、図5で示されるように、電圧Vcc1と高位出力電圧VP-OFFとの間(高位出力電圧VP-OFFより電圧値が高い側)に高域側閾値電圧VT2-1が設定され、GND電位(電圧0[V])と低位出力電圧VP-ONとの間(低位出力電圧VP-ONより電圧値が低い側)に低域側閾値電圧VT3-1が、それぞれ設定される。なお、高域側閾値電圧VT2-1と高位出力電圧VP-OFFとの電位差をFOFF-Uとし、低位出力電圧VP-ONと低域側閾値電圧VT3-1との電位差をFON-Dとする。尚、図5においては、「-1」の記載は省略されている。 In summary, as shown in FIG. 5, the high - frequency side threshold voltage V T2− is between the voltage Vcc1 and the high-level output voltage V P-OFF (the voltage value higher than the high-level output voltage V P-OFF ). 1 is set, and the low side threshold voltage V T3-1 is between the GND potential (voltage 0 [V]) and the lower output voltage V P-ON (the voltage value lower than the lower output voltage V P-ON ). Are set respectively. The potential difference between the high-frequency side threshold voltage V T2-1 and the high-level output voltage V P-OFF is F OFF-U , and the potential difference between the low - level output voltage V P-ON and the low-frequency side threshold voltage V T3-1 is F ON-D . In FIG. 5, the description of “−1” is omitted.
この場合、遊技球が検出されない場合、比較回路64−1に入力される比較電圧VP-1(電子スイッチ1の出力電圧値)が、低位反転電圧VT-ONと低域側閾値電圧VT3-1との間の電圧値であるとき、および、遊技球が検出される場合、比較回路64−1に入力される比較電圧VP1-1(電子スイッチ1の出力電圧値)が、高域側閾値電圧VT2-1と高位反転電圧VT-OFFとの間の電圧値であるときにのみ、比較回路64−1に入力される比較電圧VP1-1が、正規の電子スイッチ1による出力電圧値であると判定することができる。即ち、正規の電子スイッチ1の出力電圧値にほぼ等しい電圧値のみを受け付けるように電圧値をさらに限定し、電子スイッチ1に対する不正行為を防止することができる。 In this case, when the game ball is not detected, the comparison voltage V P-1 (the output voltage value of the electronic switch 1) input to the comparison circuit 64-1 is the low inversion voltage V T-ON and the low frequency side threshold voltage V. When the voltage value is between T3-1 and when a game ball is detected, the comparison voltage V P1-1 (output voltage value of the electronic switch 1) input to the comparison circuit 64-1 is high. Only when the voltage value is between the threshold voltage V T2-1 and the high-order inversion voltage V T-OFF , the comparison voltage V P1-1 input to the comparison circuit 64-1 is the normal electronic switch 1 The output voltage value can be determined. That is, it is possible to further limit the voltage value so as to accept only a voltage value substantially equal to the output voltage value of the regular electronic switch 1, thereby preventing an illegal act on the electronic switch 1.
例えば、上述した式(3)により設定される漏れ電流モードにおける電子スイッチ1の端子Vaへの出力電圧は、Va=Vcc1−(3×R11/RE)×VbeICと表現されているため、式(8)で示される高位反転電圧VT-OFFがVT-OFF=Vcc1−2×Vdであり、式(10)で示される高域側閾値電圧VT2-1がVT2-1=Vcc1−Vdであることから、ダイオードの電圧と、IC回路91におけるトランジスタのベース−エミッタ間電圧とが略一致するため、(3×R11/RE)を1.5程度に設定することで、電子スイッチ1の出力電圧を、高位反転電圧と高域側閾値電圧との中間電圧に設定することが可能となる。 For example, the output voltage to the terminal Va of the electronic switch 1 in the leakage current mode set by the above equation (3) is expressed as Va = Vcc1− (3 × R11 / RE) × VbeIC. 8), the high-level inversion voltage V T-OFF is V T-OFF = Vcc1-2 × Vd, and the high-side threshold voltage V T2-1 shown in the equation (10) is V T2-1 = Vcc1- Since Vd is approximately equal to the voltage between the diode and the base-emitter voltage of the transistor in the IC circuit 91, the electronic switch 1 is set by setting (3 × R11 / RE) to about 1.5. Can be set to an intermediate voltage between the high-order inversion voltage and the high-frequency threshold voltage.
なお、電子スイッチ1が断線または短絡した場合、電子スイッチ1の+端子(または−端子)が切断された場合、または電子スイッチ1の+端子と−端子とを故意に短絡させた場合とそれぞれ同様に、電圧Vcc1またはGND電位(電圧0[V])となるので、電子スイッチ1に対する不正行為の防止だけでなく、電子スイッチ1の断線または短絡の故障の検出にもなる。   It is to be noted that the electronic switch 1 is disconnected or short-circuited, the + terminal (or − terminal) of the electronic switch 1 is disconnected, or the + and − terminals of the electronic switch 1 are intentionally short-circuited. In addition, since the voltage Vcc1 or the GND potential (voltage 0 [V]) is obtained, not only the illegal act on the electronic switch 1 is prevented, but also the disconnection or short circuit failure of the electronic switch 1 is detected.
また、インターフェイス部32の動作については、インターフェイス部31の動作と同様であるので、その説明は省略する。   Further, the operation of the interface unit 32 is the same as the operation of the interface unit 31, and therefore the description thereof is omitted.
ただし、この場合、図5で示されるように、電圧Vcc1と高位出力電圧VP-OFFとの間(高位出力電圧VP-OFFより電圧値が高い側)に高域側閾値電圧VT2-2(=VT2-1)が設定され、GND電位(電圧0[V])と低位出力電圧VP-ONとの間(低位出力電圧VP-ONより電圧値が低い側)に低域側閾値電圧VT3-2(=VT3-1)が、それぞれ設定される。なお、高域側閾値電圧VT2-2と高位出力電圧VP-OFFとの電位差もFOFF-Uとなり、低位出力電圧VP-ONと低域側閾値電圧VT3-2との電位差もFON-Dとなる。 However, in this case, as shown in FIG. 5, the high - frequency side threshold voltage V T2− is between the voltage Vcc1 and the high-level output voltage V P-OFF (the voltage value higher than the high-level output voltage V P-OFF ). 2 (= V T2-1 ) is set, and the low frequency range between the GND potential (voltage 0 [V]) and the lower output voltage V P-ON (the voltage value lower than the lower output voltage V P-ON ) The side threshold voltage V T3-2 (= V T3-1 ) is set. The potential difference between the high side threshold voltage V T2-2 and the high level output voltage V P-OFF is also F OFF-U , and the potential difference between the low level output voltage V P-ON and the low range side threshold voltage V T3-2 is also F ON-D .
結果として、磁気センサ2により磁気が検出される場合であれば、比較回路64−2に入力される比較電圧VP-2(磁気センサ2の出力電圧値)が、低位反転電圧VT-ONと低域側閾値電圧VT3-1との間の電圧値であるときにのみ、磁気センサ2により磁気が検出されない場合であれば、比較回路64−2に入力される比較電圧VP-2(磁気センサ2の出力電圧値)が、高域側閾値電圧VT2-2と高位反転電圧VT-OFFとの間の電圧値であるときにのみ、比較回路64−2に入力される比較電圧VP-2が、正規の磁気センサ2による出力電圧値であると判定することができる。即ち、正規の磁気センサ2の出力電圧値にほぼ等しい電圧値のみを受け付けるように電圧値をさらに限定し、磁気センサ2に対する不正行為を防止することができる。 As a result, if magnetism is detected by the magnetic sensor 2, the comparison voltage V P-2 (the output voltage value of the magnetic sensor 2) input to the comparison circuit 64-2 is the lower inversion voltage V T-ON. If the magnetic sensor 2 does not detect magnetism only when the voltage value is between the low-frequency side threshold voltage V T3-1 and the comparison voltage V P-2 input to the comparison circuit 64-2. The comparison input to the comparison circuit 64-2 only when (the output voltage value of the magnetic sensor 2) is a voltage value between the high-frequency side threshold voltage V T2-2 and the high-order inversion voltage V T-OFF. It can be determined that the voltage V P-2 is an output voltage value from the regular magnetic sensor 2. That is, the voltage value is further limited so that only a voltage value substantially equal to the output voltage value of the regular magnetic sensor 2 is accepted, and an illegal act on the magnetic sensor 2 can be prevented.
例えば、上述した式(7)により設定される開放状態における磁気センサ2の端子Vbへの出力電圧は、Vb=Vcc1−(R12/R111)×Vbe111と表現されているため、式(8)で示される高位反転電圧VT-OFFがVT-OFF=Vcc1−2×Vdであり、式(10)で示される高域側閾値電圧VT2-1がVT2-1=Vcc1−Vdであることから、ダイオードの電圧と、トランジスタTr111のベース−エミッタ間電圧とが一致するため、(R12/R111)を1.5程度に設定することで、磁気センサ2の出力電圧を、高位反転電圧と高域側閾値電圧との中間電圧に設定することが可能となる。 For example, since the output voltage to the terminal Vb of the magnetic sensor 2 in the open state set by the above-described equation (7) is expressed as Vb = Vcc1− (R12 / R111) × Vbe111, the equation (8) The high-order inversion voltage V T-OFF shown is V T-OFF = Vcc1-2 × Vd, and the high-frequency side threshold voltage V T2-1 shown in Expression (10) is V T2-1 = Vcc1-Vd. Therefore, since the voltage of the diode matches the voltage between the base and the emitter of the transistor Tr111, by setting (R12 / R111) to about 1.5, the output voltage of the magnetic sensor 2 is changed to the high-order inversion voltage. It becomes possible to set an intermediate voltage with the high frequency side threshold voltage.
なお、磁気センサ2が断線または短絡した場合、磁気センサ2の+端子(または−端子)が切断された場合、または磁気センサ2の+端子と−端子とを故意に短絡させた場合とそれぞれ同様に、電圧Vcc1またはGND電位(電圧0[V])となるので、磁気センサ2に対する不正行為の防止だけでなく、磁気センサ2の断線または短絡の故障の検出にもなる。   The same applies as when the magnetic sensor 2 is disconnected or short-circuited, when the + terminal (or − terminal) of the magnetic sensor 2 is disconnected, or when the + terminal and − terminal of the magnetic sensor 2 are intentionally short-circuited. In addition, since the voltage Vcc1 or the GND potential (voltage 0 [V]), not only the illegal act on the magnetic sensor 2 is prevented, but also the disconnection or short circuit failure of the magnetic sensor 2 is detected.
さらに、ダイオードの電圧、トランジスタTr111のベース−エミッタ間電圧、およびIC回路91におけるトランジスタのベースエミッタ間電圧とは略一致するため、電子スイッチ1の漏れ電流モードにおける端子Vaへの出力電圧における係数(3×R11/RE)と、磁気センサ2の開放状態における端子Vbへの出力電圧における係数を同一の1.5程度に設定することで、電子スイッチ1および磁気センサ2の出力特性は、相互に酷似するように設定させることができるので、いずれにおいても、正規のものでなければインターフェイス処理することができない。このため、不正行為を防止しつつも、相互に互換性を備えているため、電子スイッチ1および磁気センサ2を意識することなく接続して、インターフェイス処理させることが可能となる。   Furthermore, since the voltage of the diode, the voltage between the base and emitter of the transistor Tr111, and the voltage between the base and emitter of the transistor in the IC circuit 91 are substantially the same, the coefficient in the output voltage to the terminal Va in the leakage current mode of the electronic switch 1 ( 3 × R11 / RE) and the coefficient of the output voltage to the terminal Vb in the open state of the magnetic sensor 2 are set to about the same 1.5, so that the output characteristics of the electronic switch 1 and the magnetic sensor 2 are mutually Since they can be set to be very similar, in any case, unless they are regular ones, interface processing cannot be performed. For this reason, since it is compatible with each other while preventing fraud, it is possible to connect the electronic switch 1 and the magnetic sensor 2 without being aware of them and to perform interface processing.
次に、図6のフローチャートを参照して、遊技球検出センサインターフェイス処理について説明する。尚、図6においては、I/F装置3の各回路が駆動することにより生じる動作を説明するものである。   Next, the game ball detection sensor interface process will be described with reference to the flowchart of FIG. FIG. 6 illustrates operations that occur when each circuit of the I / F device 3 is driven.
ステップS1において、すなわち、初期の処理において、比較回路64−1は、比較出力信号としてLowの信号を切替回路62−1、リミッタ回路63−1、異常検出部42の断線異常検知回路71−1、および短絡異常検知回路72−2に出力する。このため、切替回路62−1は、ダイオードD1−1,D2−1が有効となり、電源11の電圧Vcc1から、ダイオードD1−1,D2−1の合計2個分のダイオードの順方向電圧値を差し引いた電圧値が、高位反転電圧VT-OFFとなって、比較回路64−1の閾値電圧VT1-1入力部に供給される。 In step S1, that is, in the initial processing, the comparison circuit 64-1 uses a Low signal as a comparison output signal, the switching circuit 62-1, the limiter circuit 63-1, and the disconnection abnormality detection circuit 71-1 of the abnormality detection unit 42. , And short circuit abnormality detection circuit 72-2. For this reason, in the switching circuit 62-1, the diodes D1-1 and D2-1 are enabled, and the forward voltage values of the diodes for a total of two diodes D1-1 and D2-1 from the voltage Vcc1 of the power supply 11 are changed. The subtracted voltage value becomes the high level inversion voltage V T-OFF and is supplied to the threshold voltage V T1-1 input portion of the comparison circuit 64-1.
ステップS2において、比較回路64−1は、端子Vaを介して電子スイッチ1より供給されてくる出力信号の電圧値Vp-1が、遊技球の通過の有無を判断する遊技球閾値電圧VT1-1よりも小さい、すなわち、遊技球が通過しているとき開放状態となる電子スイッチ1が、遊技球の通過を検出せず、Lowの信号を出力してきているか否か、より詳細には、Lowの信号に切り替わったか否かを判定する。 In step S2, the comparison circuit 64-1 determines that the voltage value V p-1 of the output signal supplied from the electronic switch 1 via the terminal Va is a game ball threshold voltage V T1 that determines whether or not a game ball has passed. It is smaller than −1 , that is, whether or not the electronic switch 1 that is open when the game ball is passing is not detecting the passage of the game ball and is outputting a Low signal, more specifically, It is determined whether or not the signal has been switched to a Low signal.
ステップS2において、遊技球閾値電圧VT1-1よりも小さく、遊技球の通過が検出されない場合、電子スイッチ1からの出力信号はLowの信号となるため、比較回路64−1は、端子Vaを介して電子スイッチ1より供給されてくる出力信号の電圧値Vp-1が、遊技球の通過の有無を判断する遊技球閾値電圧VT1-1よりも小さいとみなし、処理は、ステップS3に進む。 In step S2, when the game ball threshold voltage V T1-1 is smaller and the passage of the game ball is not detected, the output signal from the electronic switch 1 becomes a Low signal, so the comparison circuit 64-1 sets the terminal Va to The voltage value V p-1 of the output signal supplied from the electronic switch 1 is considered to be smaller than the game ball threshold voltage V T1-1 for determining whether or not the game ball has passed, and the process proceeds to step S3. move on.
ステップS3において、比較回路64−1は、比較出力信号としてLowの信号を切替回路62−1、リミッタ回路63−1、異常検出部42の断線異常検知回路71−1、および短絡異常検知回路72−2に出力する。このため、切替回路62−1は、ダイオードD1−1,D2−1が有効となり、抵抗R2−1,R3−1、およびツェナーダイオードZD1−1にかかる電圧値が、高位反転電圧VT-OFFとなって、比較回路64−1の閾値電圧VT1-1入力部に供給される。 In step S3, the comparison circuit 64-1 outputs a Low signal as a comparison output signal to the switching circuit 62-1, the limiter circuit 63-1, the disconnection abnormality detection circuit 71-1 of the abnormality detection unit 42, and the short-circuit abnormality detection circuit 72. Output to -2. Therefore, in the switching circuit 62-1, the diodes D1-1 and D2-1 are effective, and the voltage values applied to the resistors R2-1 and R3-1 and the Zener diode ZD1-1 are the high-order inversion voltage V T-OFF. And supplied to the threshold voltage V T1-1 input portion of the comparison circuit 64-1.
ステップS4において、リミッタ回路63−1は、比較回路64−1より供給されてきたLowの比較出力信号をAND回路67−1に供給する。AND回路67−1は、電源11の異常、並びに、断線および短絡といった接続異常がない場合、電子スイッチ1の出力信号であるLowの信号をそのまま端子VY1より制御部4に供給する。   In step S4, the limiter circuit 63-1 supplies the Low comparison output signal supplied from the comparison circuit 64-1 to the AND circuit 67-1. The AND circuit 67-1 supplies a Low signal, which is an output signal of the electronic switch 1, to the control unit 4 as it is from the terminal VY1 when there is no abnormality in the power supply 11 and connection abnormality such as disconnection or short circuit.
より詳細には、電源監視部33において電源11からの供給電圧が正常であれば、Lowの信号が出力されるので、インバータ66−1からはHiの信号がAND回路67−1に供給される。   More specifically, if the supply voltage from the power supply 11 is normal in the power supply monitoring unit 33, a Low signal is output, and thus a Hi signal is supplied from the inverter 66-1 to the AND circuit 67-1. .
また、断線異常検知回路71−1の比較回路81−1は、断線異常がなければ、端子Vaを介して電子スイッチ1より供給されてくる出力信号の電圧値Vp-1が、電源11の電源電圧Vcc1よりダイオードD3−1の分だけ電圧が降下した閾値電圧値VT2-1よりも小さくなるので、信号処理回路82−1にLowの信号を供給する。このとき、比較回路64−1は、比較出力信号としてLowの信号を信号処理回路82−1に供給する。この結果、開放状態時における異常がなければ、信号処理回路82−1からはLowの信号が出力されるので、インバータ75−1は、Hiの信号をAND回路67−1に供給する。 In addition, the comparison circuit 81-1 of the disconnection abnormality detection circuit 71-1 determines that the voltage value V p-1 of the output signal supplied from the electronic switch 1 via the terminal Va is the power supply 11 if there is no disconnection abnormality. Since the voltage drops from the power supply voltage Vcc1 by the amount corresponding to the diode D3-1, the threshold voltage value V T2-1 becomes smaller, so a Low signal is supplied to the signal processing circuit 82-1. At this time, the comparison circuit 64-1 supplies a Low signal as a comparison output signal to the signal processing circuit 82-1. As a result, if there is no abnormality in the open state, a low signal is output from the signal processing circuit 82-1, so that the inverter 75-1 supplies a Hi signal to the AND circuit 67-1.
さらに、短絡異常検知回路72−1は、短絡異常がなければ、比較回路83−1が、端子Vaを介して電子スイッチ1より供給されてくる出力信号の電圧値Vp-1が、抵抗R2−1,R3−1による分圧電位となる閾値電圧値VT3-1よりも大きくなるので、信号処理回路84−1にHiの信号を供給する。このとき、比較回路64−1からは比較出力信号としてLowの信号が出力され、信号処理回路84−1はLowの信号を出力するので、インバータ76−1は、Hiの信号をAND回路67−1に供給する。 Further, if there is no short circuit abnormality, the short circuit abnormality detection circuit 72-1 determines that the voltage value V p−1 of the output signal supplied from the electronic switch 1 via the terminal Va is the resistance R 2. Since it becomes larger than the threshold voltage value V T3-1 that is a divided potential by −1 and R3-1, a Hi signal is supplied to the signal processing circuit 84-1. At this time, a low signal is output as a comparison output signal from the comparison circuit 64-1, and the signal processing circuit 84-1 outputs a low signal. Therefore, the inverter 76-1 outputs the Hi signal to the AND circuit 67-. 1 is supplied.
すなわち、電源11の異常がなく、断線および短絡などの接続異常が発生していなければ、AND回路67−1には、インバータ66−1,75−1,76−1よりそれぞれHiの信号が供給されることになるので、AND回路67は、電子スイッチ1の出力信号であるLowの信号をそのまま端子VY1に供給し、制御部4に出力する。   That is, if there is no abnormality in the power supply 11 and no connection abnormality such as disconnection or short-circuit has occurred, a Hi signal is supplied to each of the AND circuits 67-1 from the inverters 66-1, 75-1, and 76-1. Therefore, the AND circuit 67 supplies the Low signal, which is the output signal of the electronic switch 1, to the terminal VY1 as it is and outputs it to the control unit 4.
ステップS5において、比較回路64−1は、端子Vaを介して電子スイッチ1より供給されてくる出力信号の電圧値Vp-1が、遊技球の通過の有無を判断する遊技球閾値電圧VT1-1よりも大きい、すなわち、遊技球が検出していないとき閉塞状態となる電子スイッチ1が、遊技球の通過を検出して、開放状態となることによりHiの信号を出力してきているか否か、より詳細には、Hiの信号に切り替わったか否かを判定する。 In step S5, the comparison circuit 64-1, the voltage value V p-1 of the output signal supplied from the electronic switch 1 via a terminal Va is, game ball threshold voltage V T1 to determine whether the passage of the game ball greater than -1, i.e., the electronic switch 1 to be closed when the gaming ball is not detected, by detecting the passage of the game ball, by an open state whether been output Hi signal More specifically, it is determined whether or not the signal has been switched to the Hi signal.
ステップS5において、遊技球閾値電圧VT1-1よりも大きく、遊技球の通過が検出された場合、電子スイッチ1からの出力信号はHiの信号となるため、比較回路64−1は、端子Vaを介して電子スイッチ1より供給されてくる出力信号の電圧値Vp-1が、遊技球の通過の有無を判断する遊技球閾値電圧VT1-1よりも大きいとみなし、処理は、ステップS6に進む。 In step S5, when the game ball threshold voltage V T1-1 is greater and the passage of the game ball is detected, the output signal from the electronic switch 1 becomes a Hi signal, and therefore the comparison circuit 64-1 is connected to the terminal Va. The voltage value V p-1 of the output signal supplied from the electronic switch 1 via the switch is considered to be larger than the game ball threshold voltage V T1-1 for determining whether or not the game ball has passed, and the processing is step S6. Proceed to
ステップS6において、比較回路64−1は、比較出力信号としてHiの信号を切替回路62−1、リミッタ回路63−1、異常検出部42の断線異常検知回路71−1、および短絡異常検知回路72−2に出力する。このため、切替回路62−1は、トランジスタTr1−1がオフの状態となることにより、ダイオードD1−1,D2−1が無効となり、遊技球閾値電圧が、高位反転電圧VT-OFFとなって、比較回路64−1の閾値電圧VT1-1入力部に供給される。 In step S6, the comparison circuit 64-1 uses a Hi signal as a comparison output signal, the switching circuit 62-1, the limiter circuit 63-1, the disconnection abnormality detection circuit 71-1 of the abnormality detection unit 42, and the short-circuit abnormality detection circuit 72. Output to -2. For this reason, in the switching circuit 62-1, when the transistor Tr1-1 is turned off, the diodes D1-1 and D2-1 are invalidated, and the gaming ball threshold voltage becomes the high inversion voltage V T-OFF. And supplied to the threshold voltage V T1-1 input portion of the comparison circuit 64-1.
ステップS7において、リミッタ回路63−1は、比較回路64−1より供給されてきたHiの比較出力信号をAND回路67−1に供給する。AND回路67−1は、電源11の異常、並びに、断線および短絡といった接続異常がない場合、電子スイッチ1のHiの出力信号をそのまま端子VY1より制御部4に供給する。   In step S7, the limiter circuit 63-1 supplies the Hi comparison output signal supplied from the comparison circuit 64-1 to the AND circuit 67-1. The AND circuit 67-1 supplies the Hi output signal of the electronic switch 1 to the control unit 4 as it is from the terminal VY1 when there is no abnormality in the power supply 11 and no connection abnormality such as disconnection or short circuit.
より詳細には、電源監視部33において電源11からの供給電圧が正常であれば、Lowの信号が出力されるので、インバータ66−1からはHiの信号がAND回路67−1に供給される。   More specifically, if the supply voltage from the power supply 11 is normal in the power supply monitoring unit 33, a Low signal is output, and thus a Hi signal is supplied from the inverter 66-1 to the AND circuit 67-1. .
また、断線異常検知回路71−1は、開放状態における断線などの異常がなければ、比較回路81−1は、端子Vaを介して電子スイッチ1より供給されてくる出力信号の電圧値Vp-1が、閾値電圧値VT2-1よりも小さくなるので、信号処理回路82−1にLowの信号を供給する。このとき、比較回路64−1からは比較出力信号としてHiの信号が出力されているので、信号処理回路82−1は、開放状態時における異常がなければ、Lowの信号を出力するので、インバータ75−1は、Hiの信号をAND回路67−1に供給する。 If the disconnection abnormality detection circuit 71-1 has no abnormality such as disconnection in the open state, the comparison circuit 81-1 outputs the voltage value V p− of the output signal supplied from the electronic switch 1 via the terminal Va. Since 1 becomes smaller than the threshold voltage value V T2-1 , a Low signal is supplied to the signal processing circuit 82-1. At this time, since a Hi signal is output as a comparison output signal from the comparison circuit 64-1, the signal processing circuit 82-1 outputs a Low signal if there is no abnormality in the open state. 75-1 supplies the Hi signal to the AND circuit 67-1.
さらに、短絡異常検知回路72−1は、閉塞状態における短絡などの異常がなければ、比較回路83−1は、端子Vaを介して電子スイッチ1より供給されてくる出力信号の電圧値Vp-1が、抵抗R2−1,R3−1による分圧電位となる閾値電圧値VT3-1よりも大きくなるので、信号処理回路84−1にHiの信号を供給する。このとき、比較回路64−1からは比較出力信号としてHiの信号が出力され、信号処理回路84−1はLowの信号を出力するので、インバータ76−1は、Hiの信号をAND回路67−1に供給する。 Furthermore, if there is no abnormality such as a short circuit in the closed state, the short circuit abnormality detection circuit 72-1 will cause the comparison circuit 83-1 to output the voltage value V p− of the output signal supplied from the electronic switch 1 via the terminal Va. Since 1 becomes larger than the threshold voltage value V T3-1 that is a divided potential by the resistors R2-1 and R3-1, a Hi signal is supplied to the signal processing circuit 84-1. At this time, a Hi signal is output as a comparison output signal from the comparison circuit 64-1, and the signal processing circuit 84-1 outputs a Low signal. Therefore, the inverter 76-1 outputs the Hi signal to the AND circuit 67-. 1 is supplied.
すなわち、電源11の異常がなく、断線および短絡などの接続異常が発生していなければ、AND回路67−1には、インバータ66−1,75−1,76−1よりそれぞれHiの信号が供給されることになるので、AND回路67は、電子スイッチ1の出力信号の値であるHiの信号をそのまま端子VY1に供給し、制御部4に出力する。   That is, if there is no abnormality in the power supply 11 and no connection abnormality such as disconnection or short-circuit has occurred, a Hi signal is supplied to each of the AND circuits 67-1 from the inverters 66-1, 75-1, and 76-1. Therefore, the AND circuit 67 supplies the Hi signal, which is the value of the output signal of the electronic switch 1, to the terminal VY1 as it is and outputs it to the control unit 4.
以上のように、電源11の異常がなく、断線および短絡などの接続異常が発生していなければ、I/F装置3は、端子Vaに供給された電子スイッチ1の出力信号を、そのまま端子VY1より制御部4に出力する。   As described above, if there is no abnormality in the power supply 11 and connection abnormality such as disconnection or short-circuit has not occurred, the I / F device 3 directly outputs the output signal of the electronic switch 1 supplied to the terminal Va to the terminal VY1. To the control unit 4.
ステップS8において、OR回路77−1は、電源11の電圧値が適正でないか、または、断線および短絡などの接続異常があるか否かを判定する。   In step S8, the OR circuit 77-1 determines whether the voltage value of the power source 11 is not appropriate, or whether there is a connection abnormality such as disconnection or short circuit.
ステップS8において、例えば、電源11の電圧値が適正であり、かつ、断線および短絡などの接続異常がない場合、ステップS9において、電源監視部33の出力端子65−1からはLowの信号が出力されることになる。また、開放状態における断線などの異常がない場合、断線異常検知回路71−1の比較回路81−1は、端子Vaを介して電子スイッチ1より供給されてくる出力信号の電圧値Vp-1が、閾値電圧値VT2-1よりも小さいので、信号処理回路82−1にLowの信号を供給する。このため、信号処理回路82−1は、比較回路64−1の比較出力信号に関わらず、OR回路77−1にLowの信号を出力する。さらに、閉塞状態における短絡などの異常がない場合、短絡異常検知回路72−1の比較回路83−1は、端子Vaを介して電子スイッチ1より供給されてくる出力信号の電圧値Vp-1が、抵抗R2−1,R3−1による分圧電位となる閾値電圧値VT3-1よりも小さくなるので、信号処理回路84−1にLowの信号を供給する。このため、信号処理回路84−1はLowの信号をOR回路77−1に供給する。結果として、OR回路77−1は、Lowの信号をOR回路34に供給する。 In step S8, for example, when the voltage value of the power supply 11 is appropriate and there is no connection abnormality such as disconnection or short circuit, a low signal is output from the output terminal 65-1 of the power supply monitoring unit 33 in step S9. Will be. When there is no abnormality such as disconnection in the open state, the comparison circuit 81-1 of the disconnection abnormality detection circuit 71-1 outputs the voltage value V p-1 of the output signal supplied from the electronic switch 1 through the terminal Va. Is smaller than the threshold voltage value V T2-1 , so that a Low signal is supplied to the signal processing circuit 82-1. For this reason, the signal processing circuit 82-1 outputs a Low signal to the OR circuit 77-1, regardless of the comparison output signal of the comparison circuit 64-1. Further, when there is no abnormality such as a short circuit in the closed state, the comparison circuit 83-1 of the short circuit abnormality detection circuit 72-1 is the voltage value V p-1 of the output signal supplied from the electronic switch 1 through the terminal Va. Is smaller than the threshold voltage value V T3-1 that is a divided potential by the resistors R2-1 and R3-1, and therefore, a Low signal is supplied to the signal processing circuit 84-1. For this reason, the signal processing circuit 84-1 supplies a Low signal to the OR circuit 77-1. As a result, the OR circuit 77-1 supplies a Low signal to the OR circuit 34.
このとき、OR回路34は、インターフェイス部32において、磁気センサ2の開放状態における断線、または、閉塞状態における短絡などの接続異常がないと判定されている限り、端子VEよりLowの警戒信号(異常が発生していないことを示す信号)を制御部4に出力する。尚、ステップS9の処理は、インターフェイス部32により磁気センサ2の接続異常が検出されない場合の処理であって、磁気センサ2において接続異常が発生した場合、OR回路34は、Hiの警戒信号を出力する。   At this time, as long as it is determined in the interface unit 32 that there is no connection abnormality such as a disconnection in the open state of the magnetic sensor 2 or a short circuit in the closed state, the OR circuit 34 has a low warning signal (abnormality) from the terminal VE. Is output to the controller 4. Note that the process of step S9 is a process when the connection abnormality of the magnetic sensor 2 is not detected by the interface unit 32. When a connection abnormality occurs in the magnetic sensor 2, the OR circuit 34 outputs a warning signal of Hi. To do.
一方、ステップS8において、電源異常、または接続異常が発生した場合、ステップS10において、AND回路67−1には、インバータ66−1,75−1、または76−1のいずれかからLowの信号が供給される。結果として、AND回路67−1は、比較回路64−1の比較出力信号の結果に関わらず、Lowの信号を固定した状態で端子VY1より制御部4に出力する。   On the other hand, if a power supply abnormality or a connection abnormality occurs in step S8, a low signal is output from any of the inverters 66-1, 75-1, or 76-1 to the AND circuit 67-1 in step S10. Supplied. As a result, the AND circuit 67-1 outputs the Low signal to the control unit 4 from the terminal VY1 in a fixed state regardless of the result of the comparison output signal of the comparison circuit 64-1.
すなわち、電源11の電圧に異常が発生すると、電源監視部33の出力端子65−1からはHiの信号が出力されることになり、インバータ66−1が、AND回路67−1にLowの信号を出力する。また、開放状態における断線などの異常がある場合、断線異常検知回路71−1の比較回路81−1は、端子Vaを介して電子スイッチ1より供給されてくる出力信号の電圧値Vp-1が、閾値電圧値VT2-1よりも大きくなるので、信号処理回路82−1にHiの信号を供給する。このとき、開放状態であるので、比較回路64−1からはHiの信号が出力されることになるため、信号処理回路82−1は、Hiの信号を出力することになるので、インバータ75−1がAND回路67−1にLowの信号を出力する。さらに、閉塞状態における短絡などの異常がある場合、短絡異常検知回路72−1の比較回路83−1は、端子Vaを介して電子スイッチ1より供給されてくる出力信号の電圧値Vp-1が、抵抗R2−1,R3−1による分圧電位となる閾値電圧値VT3-1よりも小さくなるので、信号処理回路84−1にLowの信号を供給する。このとき、閉塞状態であるので、比較回路64−1からは比較出力信号としてLowの信号が出力されているので、信号処理回路84−1が、Hiの信号を出力し、結果、インバータ76−1は、AND回路67−1にLowの信号を出力する。 That is, when an abnormality occurs in the voltage of the power supply 11, a Hi signal is output from the output terminal 65-1 of the power supply monitoring unit 33, and the inverter 66-1 outputs a Low signal to the AND circuit 67-1. Is output. Further, when there is an abnormality such as disconnection in the open state, the comparison circuit 81-1 of the disconnection abnormality detection circuit 71-1 has a voltage value V p-1 of an output signal supplied from the electronic switch 1 through the terminal Va. Is larger than the threshold voltage value V T2-1 , and therefore, a Hi signal is supplied to the signal processing circuit 82-1. At this time, since it is in an open state, a Hi signal is output from the comparison circuit 64-1, so that the signal processing circuit 82-1 outputs a Hi signal, so that the inverter 75- 1 outputs a Low signal to the AND circuit 67-1. Further, when there is an abnormality such as a short circuit in the closed state, the comparison circuit 83-1 of the short circuit abnormality detection circuit 72-1 is the voltage value V p-1 of the output signal supplied from the electronic switch 1 via the terminal Va. Is smaller than the threshold voltage value V T3-1 that is a divided potential by the resistors R2-1 and R3-1, and therefore, a Low signal is supplied to the signal processing circuit 84-1. At this time, since it is in the closed state, a low signal is output as a comparison output signal from the comparison circuit 64-1, so the signal processing circuit 84-1 outputs a Hi signal, and as a result, the inverter 76- 1 outputs a Low signal to the AND circuit 67-1.
ステップS11において、OR回路77−1には、電源監視部33、断線異常検知回路71−1、または、短絡異常検知回路72−1のいずれかからHiの信号が供給される。そして、OR回路77−1は、比較回路64−1の比較出力信号の結果に関わらず、Hiの信号をOR回路34に供給する。結果として、OR回路34は、インターフェイス部32の異常を示す信号の有無に関わらず、Hiの警戒信号を端子VEより制御部4に出力し、処理は、ステップS8に戻る。   In step S11, the Hi signal is supplied to the OR circuit 77-1 from any of the power supply monitoring unit 33, the disconnection abnormality detection circuit 71-1 or the short-circuit abnormality detection circuit 72-1. The OR circuit 77-1 supplies the Hi signal to the OR circuit 34 regardless of the result of the comparison output signal of the comparison circuit 64-1. As a result, the OR circuit 34 outputs a high warning signal from the terminal VE to the control unit 4 regardless of the presence / absence of a signal indicating an abnormality in the interface unit 32, and the process returns to step S8.
すなわち、電源11の電圧に異常が発生すると、電源監視部33の出力端子65−1からはHiの信号が出力されることになる。また、開放状態における断線などの異常がある場合、出力端子73−1からはHiの信号が出力されることになる。さらに、閉塞状態における短絡などの異常がある場合、出力端子74−1からはHiの信号が出力されることになる。   That is, when an abnormality occurs in the voltage of the power supply 11, a Hi signal is output from the output terminal 65-1 of the power supply monitoring unit 33. When there is an abnormality such as disconnection in the open state, a Hi signal is output from the output terminal 73-1. Further, when there is an abnormality such as a short circuit in the closed state, a Hi signal is output from the output terminal 74-1.
結果として、OR回路77−1には、電源監視部33、断線異常検知回路71−1、または短絡異常検知回路72−1のいずれかからHiの信号が供給されるため、OR回路77−1は、Hiの信号をOR回路34に供給する。OR回路34は、インターフェイス部32の異常検出部44からの出力信号に関わらず、異常が発生したことを示すHiの警戒信号を端子VEより制御部4に出力する。   As a result, since the Hi signal is supplied to the OR circuit 77-1 from any one of the power supply monitoring unit 33, the disconnection abnormality detection circuit 71-1, or the short-circuit abnormality detection circuit 72-1, the OR circuit 77-1. Supplies the Hi signal to the OR circuit 34. The OR circuit 34 outputs a warning signal of Hi indicating that an abnormality has occurred to the control unit 4 from the terminal VE regardless of the output signal from the abnormality detection unit 44 of the interface unit 32.
尚、ステップS2において、遊技球の通過が検出された場合、電子スイッチ1からの出力信号がHiの信号となり、比較回路64−1が、端子Vaを介して電子スイッチ1より供給されてくる出力信号の電圧値Vp-1が、遊技球の通過の有無を判断する遊技球閾値電圧VT1-1よりも大きいとき、ステップS3,S4の処理はスキップされ、処理は、ステップS5に進む。また、ステップS5において、遊技球の通過が検出されない場合、電子スイッチ1からの出力信号がLowの信号となり、比較回路64−1が、端子Vaを介して電子スイッチ1より供給されてくる出力信号の電圧値Vp-1が、遊技球の通過の有無を判断する遊技球閾値電圧VT1-1よりも小さいとき、ステップS6,S7の処理はスキップされ、処理は、ステップS8に進む。 When the passing of the game ball is detected in step S2, the output signal from the electronic switch 1 becomes a Hi signal and the comparison circuit 64-1 is supplied from the electronic switch 1 via the terminal Va. When the voltage value V p-1 of the signal is larger than the game ball threshold voltage V T1-1 for determining whether or not the game ball has passed, the processes of steps S3 and S4 are skipped, and the process proceeds to step S5. In step S5, when the passing of the game ball is not detected, the output signal from the electronic switch 1 becomes a low signal, and the comparison circuit 64-1 outputs the output signal supplied from the electronic switch 1 through the terminal Va. voltage value V p-1 of, is smaller than the game balls threshold voltage V T1-1 to determine the presence or absence of passage of the game ball, the processing of steps S6, S7 is skipped and the processing proceeds to step S8.
以上のように、図6のフローチャートを参照して説明した遊技球検出センサインターフェイス処理により、例えば、図7,図8で示されるような状況において、以下のような処理が実現されることになる。尚、図7,図8においては、最上段が電子スイッチ1の出力信号が供給される端子Vaの電圧値を、2段目が磁気センサ2の出力信号が供給される端子Vbの電圧値を、3段目がI/F装置3の出力端子VY1より出力されるインターフェイス信号の電圧値を、4段目がI/F装置3の出力端子VY2より出力されるインターフェイス信号の電圧値を、最下段がI/F装置3の端子VEより出力される警戒信号の電圧値をそれぞれ示している。   As described above, the game ball detection sensor interface process described with reference to the flowchart of FIG. 6 realizes the following process, for example, in the situation shown in FIGS. . 7 and 8, the uppermost stage shows the voltage value of the terminal Va to which the output signal of the electronic switch 1 is supplied, and the second stage shows the voltage value of the terminal Vb to which the output signal of the magnetic sensor 2 is supplied. The third stage shows the voltage value of the interface signal output from the output terminal VY1 of the I / F device 3, and the fourth stage shows the voltage value of the interface signal output from the output terminal VY2 of the I / F device 3. The lower row shows the voltage value of the warning signal output from the terminal VE of the I / F device 3.
すなわち、図7,図8の最上段で示されるように、時刻t0乃至t1、および時刻t3乃至t5において、遊技球が検出されていない場合、電子スイッチ1の出力信号である端子Vaの入力信号である比較電圧VP-1は、低位出力電圧VP-ONとなり、低位反転電圧VT-ONよりも小さく、かつ、低域側閾値電圧VT3-1よりも大きくなるので、ステップS2乃至S4の処理により、図7,図8の3段目で示されるように、端子VY1からはLowの信号がインターフェイス信号として出力される。 That is, as shown in the uppermost stage of FIGS. 7 and 8, when a game ball is not detected at time t0 to t1 and time t3 to t5, the input signal of terminal Va which is an output signal of electronic switch 1 The comparison voltage V P-1 is a lower output voltage V P-ON , which is smaller than the lower inversion voltage V T-ON and larger than the lower threshold voltage V T3-1. By the process of S4, as shown in the third stage of FIGS. 7 and 8, a Low signal is output as an interface signal from the terminal VY1.
また、図7の時刻t1乃至t3において、例えば、電子スイッチ1に、断線異常が発生した場合、電子スイッチ1の出力信号である端子Vaの入力信号である比較電圧VP-1は、Vcc1となるため、高域側閾値電圧VT2-1よりも大きくなるので、ステップS8,S10の処理により、図7の3段目で示されるように、端子VY1からはLowの信号がロックされた状態でインターフェイス信号として出力される。また、ステップS10の処理により、図7の最下段で示されるように、端子VEからはHiの警戒信号が出力される。 Further, at time t1 to t3 in FIG. 7, for example, when a disconnection abnormality occurs in the electronic switch 1, the comparison voltage V P-1 that is an input signal of the terminal Va that is an output signal of the electronic switch 1 is Vcc1. Therefore, since it becomes larger than the high-frequency side threshold voltage V T2-1 , a low signal is locked from the terminal VY1 as shown in the third stage of FIG. 7 by the processing of steps S8 and S10. Is output as an interface signal. Further, as a result of the processing in step S10, a Hi warning signal is output from the terminal VE, as shown at the bottom of FIG.
さらに、図7,図8の最上段で示されるように、時刻t5乃至t6において、遊技球が検出された場合、電子スイッチ1の出力信号である端子Vaの入力信号である比較電圧VP-1は、高位出力電圧VP-OFFとなり、高位反転電圧VT-OFFよりも大きく、かつ、高域側閾値電圧VT2-1よりも小さくなるので、ステップS5乃至S7の処理により、図7,図8の3段目で示されるように、端子VY1からはHiの信号がインターフェイス信号として出力される。 Further, as shown in the uppermost stage of FIGS. 7 and 8, when a game ball is detected from time t5 to t6, a comparison voltage V P− that is an input signal of the terminal Va that is an output signal of the electronic switch 1 is detected. 1 becomes the high level output voltage V P-OFF , which is higher than the high level inversion voltage V T-OFF and lower than the high frequency side threshold voltage V T2-1 . As shown in the third stage of FIG. 8, a Hi signal is output as an interface signal from the terminal VY1.
また、図8の時刻t1乃至t3において、例えば、電子スイッチ1に、短絡異常が発生した場合、電子スイッチ1の出力信号である端子Vaの入力信号である比較電圧VP-1は、GND電位となるため、低域側閾値電圧VT3-1よりも小さくなるので、ステップS8,S10の処理により、図8の3段目で示されるように、端子VY1からはLowの信号がロックされた状態でインターフェイス信号として出力される。また、ステップS11の処理により、図8の最下段で示されるように、端子VEからはHiの警戒信号が出力される。 Further, at time t1 to t3 in FIG. 8, for example, when a short circuit abnormality occurs in the electronic switch 1, the comparison voltage V P-1 that is the input signal of the terminal Va that is the output signal of the electronic switch 1 is the GND potential. since the, becomes smaller than the low frequency side threshold voltage V T3-1, by the processing in step S8, S10, as shown in the third stage of FIG. 8, the signal of low is locked from the terminal VY1 It is output as an interface signal in the state. Further, as shown in the lowermost stage of FIG. 8, a high warning signal is output from the terminal VE by the process of step S <b> 11.
次に、図9のフローチャートを参照して、磁気センサ2の出力信号に基づいた、磁気検出センサインターフェイス処理について説明する。尚、図9のフローチャートにおける処理は、電子スイッチ1と極性の異なる磁気センサ2の出力信号に基づいて、インターフェイス部31と、同様に構成されるインターフェイス回路32による処理であるので、基本的に、図6のフローチャートを参照して説明した遊技球検出センサインターフェイス処理と同様である。すなわち、図9におけるステップS31乃至S41の処理は、図6のステップS1乃至S11と同様の処理であるので、その説明は省略するものとする。   Next, magnetic detection sensor interface processing based on the output signal of the magnetic sensor 2 will be described with reference to the flowchart of FIG. Note that the processing in the flowchart of FIG. 9 is processing by the interface unit 31 and the interface circuit 32 similarly configured based on the output signal of the magnetic sensor 2 having a polarity different from that of the electronic switch 1. This is the same as the game ball detection sensor interface process described with reference to the flowchart of FIG. That is, the processing in steps S31 to S41 in FIG. 9 is the same as the processing in steps S1 to S11 in FIG.
すなわち、図9のフローチャートの処理により、図7,図8の2段目で示されるように、時刻t0乃至t2、および時刻t3乃至t4において、磁気が検出されていない場合、磁気センサ2の出力信号である端子Vbの入力信号である比較電圧VP-2(=VP-1)は、高位出力電圧VP-OFFとなり、高位反転電圧VT-OFFよりも大きく、かつ、高域側閾値電圧VT2-1(=VT2-1)よりも小さくなるので、ステップS35乃至S37の処理により、図7,図8の4段目で示されるように、端子VY2からはHiの信号がインターフェイス信号として出力される。 That is, when the magnetism is not detected at time t0 to t2 and time t3 to t4 as shown in the second stage of FIGS. 7 and 8 by the processing of the flowchart of FIG. 9, the output of the magnetic sensor 2 is output. The comparison voltage V P-2 (= V P-1 ) that is the input signal of the terminal Vb, which is the signal, becomes the high output voltage V P-OFF , which is larger than the high inversion voltage V T-OFF and on the high frequency side Since it is smaller than the threshold voltage V T2-1 (= V T2-1 ), a signal of Hi is output from the terminal VY2 as shown in the fourth stage of FIGS. 7 and 8 by the processing of steps S35 to S37. Output as an interface signal.
また、図7,図8の2段目で示されるように、時刻t2乃至t3において、磁気が検出された場合、磁気センサ2の出力信号である端子Vbの入力信号である比較電圧VP-2(=VP-1)は、低位出力電圧VP-OFFとなり、低位反転電圧VT-OFFよりも小さく、かつ、低域側閾値電圧VT3-2(=VT3-1)よりも大きくなるので、ステップS32乃至S34の処理により、図7,図8の4段目で示されるように、端子VY2からはLowの信号がインターフェイス信号として出力される。 As shown in the second stage of FIGS. 7 and 8, when magnetism is detected from time t2 to time t3, the comparison voltage V P− that is the input signal of the terminal Vb that is the output signal of the magnetic sensor 2 is detected. 2 (= V P-1 ) is the lower output voltage V P-OFF , which is lower than the lower inversion voltage V T-OFF and lower than the lower threshold voltage V T3-2 (= V T3-1 ). Therefore, a low signal is output as an interface signal from the terminal VY2 as shown in the fourth stage of FIGS. 7 and 8 by the processing of steps S32 to S34.
さらに、図7の時刻t4乃至t6において、例えば、磁気センサ2に、断線異常が発生した場合、磁気センサ2の出力信号である端子Vbの入力信号である比較電圧VP-2は、Vcc1となるため、高域側閾値電圧VT2-2よりも大きくなるので、ステップS38,S40の処理により、図7の4段目で示されるように、端子VY2からはLowの信号がロックされた状態でインターフェイス信号として出力される。また、ステップS41の処理により、図7の最下段で示されるように、端子VEからはHiの警戒信号が出力される。 Furthermore, at time t4 to t6 in FIG. 7, for example, when a disconnection abnormality occurs in the magnetic sensor 2, the comparison voltage V P-2 that is an input signal of the terminal Vb that is an output signal of the magnetic sensor 2 is Vcc1. Therefore, since it becomes higher than the high-frequency side threshold voltage V T2-2 , a low signal is locked from the terminal VY2 as shown in the fourth stage of FIG. 7 by the processing of steps S38 and S40. Is output as an interface signal. Further, as a result of the processing in step S41, a Hi warning signal is output from the terminal VE, as shown in the lowermost stage of FIG.
また、図8の時刻t4乃至t6において、例えば、磁気センサ2に、短絡異常が発生した場合、磁気センサ2の出力信号である端子Vbの入力信号である比較電圧VP-2は、GND電位となるため、低域側閾値電圧VT3-2よりも小さくなるので、ステップS38,S40の処理により、図8の4段目で示されるように、端子VY2からはLowの信号がロックされた状態でインターフェイス信号として出力される。また、ステップS41の処理により、図8の最下段で示されるように、端子VEからはHiの警戒信号が出力される。 Further, at time t4 to t6 in FIG. 8, for example, when a short circuit abnormality occurs in the magnetic sensor 2, the comparison voltage V P-2 that is the input signal of the terminal Vb that is the output signal of the magnetic sensor 2 is the GND potential. since the so smaller than the low frequency side threshold voltage V T3-2, the process of step S38, S40, as shown in the fourth stage in FIG. 8, the signal of low is locked from the terminal VY2 It is output as an interface signal in the state. Further, as a result of the processing in step S41, a Hi warning signal is output from the terminal VE, as shown in the lowermost stage of FIG.
図7,図8を参照して説明した内容をまとめると以下のようになる。   The contents described with reference to FIGS. 7 and 8 are summarized as follows.
すなわち、電子スイッチ1と磁気センサ2とは、出力特性が逆になっている以外は同様に構成されるため、出力端子VY1、VY2は、電源異常、断線、または短絡といった異常が発生しない限り、電子スイッチ1および磁気センサ2の出力信号が、そのままインターフェイス信号として出力される。すなわち、電子スイッチ1が遊技球を検出しないとき、出力信号とインターフェイス信号はいずれもLowの信号を出力し、それ以外のとき、Hiの信号を出力する。また、磁気センサ2が磁気を検出しないとき、出力信号とインターフェイス信号はいずれもHiの信号を出力し、それ以外のとき、Lowの信号を出力する。   That is, since the electronic switch 1 and the magnetic sensor 2 are configured in the same manner except that the output characteristics are reversed, the output terminals VY1 and VY2 do not have any abnormality such as power supply abnormality, disconnection, or short circuit. The output signals of the electronic switch 1 and the magnetic sensor 2 are output as interface signals as they are. That is, when the electronic switch 1 does not detect a game ball, both the output signal and the interface signal output a Low signal, and otherwise output a Hi signal. Further, when the magnetic sensor 2 does not detect magnetism, the output signal and the interface signal both output a Hi signal, and otherwise output a Low signal.
また、電子スイッチ1と磁気センサ2とは、いずれにおいても電源異常、断線、または短絡といった異常が発生すると、出力信号の値とは無関係に、インターフェイス信号がLowにロックされ、端子VEより出力される警戒信号は、Hiの信号とされる。尚、端子VEより出力される信号は、電子スイッチ1と磁気センサ2とがいずれも異常がない状態においてのみ、Lowの信号を出力する。   In addition, when an abnormality such as power supply abnormality, disconnection, or short-circuit occurs in both the electronic switch 1 and the magnetic sensor 2, the interface signal is locked to Low and output from the terminal VE regardless of the value of the output signal. The warning signal is a Hi signal. The signal output from the terminal VE is a Low signal only when neither the electronic switch 1 nor the magnetic sensor 2 is in an abnormal state.
次に、図10のフローチャートを参照して、電子スイッチ1による遊技球検出処理について説明する。   Next, the game ball detection process by the electronic switch 1 will be described with reference to the flowchart of FIG.
ステップS51において、IC回路91は、コイル92のインピーダンスを検出することにより、遊技球が検出されたか否かを判定する。ステップS51において、例えば、貫通穴93を遊技球が通過しない場合、ステップS52において、IC回路91は、遊技球を検出しないものとみなし、トランジスタTr91をオンにして、電子スイッチ1を閉塞状態にする。   In step S51, the IC circuit 91 determines whether or not a game ball is detected by detecting the impedance of the coil 92. In step S51, for example, when the game ball does not pass through the through hole 93, in step S52, the IC circuit 91 considers that the game ball is not detected, turns on the transistor Tr91, and closes the electronic switch 1. .
すなわち、電子スイッチ1は、上述した式(4)の関係から明らかなように、抵抗R11,R91とツェナーダイオードZD91とが調整されることにより、上述した式(11)で示される短絡異常判定用の閾値電圧VT3-1よりも大きく、式(9)で示される低位反転電圧VT-ONよりも小さく、かつ、酷似したLow信号電圧Nを発生し、I/F装置3の端子Vaに供給する。 That is, as is apparent from the relationship of the above-described equation (4), the electronic switch 1 is used for determining a short circuit abnormality represented by the above-described equation (11) by adjusting the resistors R11 and R91 and the Zener diode ZD91. Is generated at the terminal Va of the I / F device 3 by generating a low signal voltage N which is larger than the threshold voltage V T3-1 and lower than the lower inversion voltage V T-ON represented by the equation (9) and which is very similar. Supply.
一方、ステップS51において、貫通穴93を遊技球が通過している場合、ステップS53において、IC回路91は、遊技球を検出しているものとみなし、トランジスタTr91をオフにして、電子スイッチ1を開放状態にする。   On the other hand, when the game ball passes through the through hole 93 in step S51, in step S53, it is considered that the IC circuit 91 has detected the game ball, the transistor Tr91 is turned off, and the electronic switch 1 is turned on. Leave it open.
すなわち、電子スイッチ1は、上述した式(3)に基づいて、調整済みの感度調整用抵抗RE、および抵抗R11により、上述した式(10)で示される断線異常判定用の閾値電圧VT2-1よりも小さく、式(8)で示される高位反転電圧VT-OFFよりも大きく、かつ、酷似したHi信号電圧を発生し、I/F装置3の端子Vaに供給する。 That is, the electronic switch 1 uses the adjusted sensitivity adjustment resistor RE and the resistor R11 based on the above-described equation (3) to determine the disconnection abnormality determination threshold voltage V T2− represented by the above-described equation (10). A Hi signal voltage which is smaller than 1, higher than the high-order inversion voltage V T-OFF represented by the equation (8) and very similar is generated and supplied to the terminal Va of the I / F device 3.
すなわち、以上のような処理により、I/F装置3におけるインターフェイス部31は、正規の電子スイッチ1に対応した出力特性に対応したHi信号電圧、または、Low信号電圧でなければ、正しいインターフェイス処理が実現できないことになるため、不正な電子スイッチ1による人為的な不正行為を抑制することが可能となる。   That is, by the above processing, the interface unit 31 in the I / F device 3 performs correct interface processing unless it is the Hi signal voltage corresponding to the output characteristics corresponding to the regular electronic switch 1 or the Low signal voltage. Since this cannot be realized, it is possible to suppress artificial fraud by the unauthorized electronic switch 1.
尚、以上においては、電子スイッチ1における構成回路の構成部品の抵抗値、ツェナー電位、ダイオード電位等を調整することにより、I/F装置3において正しくインターフェイス処理できる出力特性のHi信号電圧、またはLow信号電圧を発生させる例について説明してきたが、逆に、I/F装置3におけるインターフェイス部31の各構成回路の構成部品の抵抗値、ツェナー電位、ダイオード電位等を調整することにより、正規の電子スイッチ1からの出力信号のHi信号電圧、またはLow信号電圧の特性に対応できるようにして、正規の電子スイッチ1とI/F装置3とのみが相互にインターフェイス処理が実現できる関係となるようにしてもよい。したがって、電子スイッチ1の出力信号の電圧特性である、Hi信号電圧、またはLow信号電圧は、それぞれの対応関係を満たしつつ、可能な限り高位反転電圧VT-OFF、および低位反転電圧VT-ONに酷似するものとなるように構成されることが望ましく、そうすることで、人為的不正行為に対して高い抑制効果が期待できる。 In the above, by adjusting the resistance value, Zener potential, diode potential, etc. of the components of the constituent circuit in the electronic switch 1, the Hi signal voltage of the output characteristic that can be correctly interfaced in the I / F device 3, or Low The example of generating the signal voltage has been described, but conversely, by adjusting the resistance value, the zener potential, the diode potential, etc. of the components of each component circuit of the interface unit 31 in the I / F device 3, It is possible to cope with the characteristics of the Hi signal voltage or the Low signal voltage of the output signal from the switch 1 so that only the regular electronic switch 1 and the I / F device 3 can realize the interface processing with each other. May be. Therefore, the Hi signal voltage or the Low signal voltage, which is the voltage characteristic of the output signal of the electronic switch 1, satisfies the corresponding relationship, and as much as possible the high level inversion voltage V T-OFF and the low level inversion voltage V T-. It is desirable to be configured to be very similar to ON , and by doing so, a high suppression effect against artificial fraud can be expected.
次に、図11のフローチャートを参照して、磁気センサ2による磁気検出処理について説明する。   Next, the magnetic detection process by the magnetic sensor 2 will be described with reference to the flowchart of FIG.
ステップS61において、開閉スイッチ111は、磁石の接近によりオンされることにより、磁気が検出されたか否かを判定する。ステップS61において、例えば、磁気が検出されない場合、ステップS62において、開閉スイッチ111がオフにされることにより、定電流発生部113のみ有効にして、開放状態にする。これにより、磁気センサ2は、電子スイッチ1のHi信号電圧と酷似したHi信号電圧を発生し、I/F装置3の端子Vbに供給する。   In step S61, the open / close switch 111 is turned on by the approach of a magnet to determine whether magnetism has been detected. In step S61, for example, when magnetism is not detected, in step S62, the open / close switch 111 is turned off, thereby enabling only the constant current generator 113 and opening it. Accordingly, the magnetic sensor 2 generates a Hi signal voltage that is very similar to the Hi signal voltage of the electronic switch 1 and supplies the Hi signal voltage to the terminal Vb of the I / F device 3.
すなわち、磁気センサ2は、上述した式(7)の関係から説明したように、抵抗R12、並びに定電流発生部113の抵抗R111が調整されることにより、上述の式(10)で示される断線異常判定用の閾値電圧VT2-1よりも小さく、式(8)で示される高位反転電圧VT-OFFよりも大きく、かつ、酷似したHi信号電圧を発生することにより、電子スイッチ1に酷似したHi信号電圧を発生し、I/F装置3の端子Vbに供給する。 That is, the magnetic sensor 2 is disconnected as shown by the above equation (10) by adjusting the resistor R12 and the resistor R111 of the constant current generator 113 as described from the relationship of the above equation (7). It is very similar to the electronic switch 1 by generating a Hi signal voltage that is smaller than the threshold voltage V T2-1 for abnormality determination, larger than the high-order inversion voltage V T-OFF represented by the equation (8), and very similar. The Hi signal voltage is generated and supplied to the terminal Vb of the I / F device 3.
一方、ステップS61において、磁気を検出した場合、ステップS63において、開閉スイッチ111は、オンされることにより、定電圧発生部112より電子スイッチ1の残電圧に相当する定電圧を発生させ、磁気センサ2を閉塞状態にする。これにより、磁気センサ2は、電子スイッチ1のLow信号電圧と酷似したLow信号電圧を発生し、I/F装置3の端子Vbに供給する。   On the other hand, when magnetism is detected in step S61, the open / close switch 111 is turned on in step S63, thereby generating a constant voltage corresponding to the residual voltage of the electronic switch 1 from the constant voltage generator 112, thereby generating a magnetic sensor. 2 is closed. Thereby, the magnetic sensor 2 generates a Low signal voltage that is very similar to the Low signal voltage of the electronic switch 1 and supplies the Low signal voltage to the terminal Vb of the I / F device 3.
すなわち、電子スイッチ1は、上述した式(5)に基づいて、調整済みのツェナーダイオードZD111、および抵抗R12,R112により、上述した式(11)で示される短絡異常判定用の閾値電圧VT3-1よりも大きく、上述した式(9)で示される低位反転電圧VT-ONよりも小さく、かつ、酷似したLow信号電圧を発生することにより、電子スイッチ1に酷似したLow信号電圧を発生し、I/F装置3の端子Vbに供給する。 In other words, the electronic switch 1 uses the adjusted Zener diode ZD111 and the resistors R12 and R112 based on the above-described equation (5) to detect the short-circuit abnormality determination threshold voltage V T3− represented by the above-described equation (11). By generating a low signal voltage that is larger than 1 and smaller than the low-order inversion voltage V T-ON represented by the above-described equation (9) and is very similar, a low signal voltage that is very similar to the electronic switch 1 is generated. , And supplied to the terminal Vb of the I / F device 3.
すなわち、以上のような処理により、I/F装置3におけるインターフェイス部32は、正規の電子スイッチ1と酷似した出力特性の正規の磁気センサ2に対応した出力特性に対応した出力信号でなければ、正しいインターフェイス処理が実現できないことになるため、不正な磁気センサ2による人為的な不正行為を抑制することが可能となる。   That is, by the processing as described above, the interface unit 32 in the I / F device 3 is not an output signal corresponding to the output characteristic corresponding to the normal magnetic sensor 2 having an output characteristic very similar to that of the normal electronic switch 1. Since correct interface processing cannot be realized, it is possible to suppress artificial fraud by the unauthorized magnetic sensor 2.
尚、以上においては、磁気センサ2における構成回路の構成部品の抵抗値、ツェナー電位、トランジスタのベースエミッタ間電位等を調整することにより、I/F装置3において正しくインターフェイス処理できる出力特性の出力信号を発生させる例について説明してきたが、逆に、I/F装置3におけるインターフェイス部32の各構成回路の構成部品の抵抗値、ツェナー電位、トランジスタのベースエミッタ間電位等を調整することにより、正規の磁気センサ2からの出力信号の出力特性に対応できるようにして、磁気センサ2とI/F装置3とのみが相互にインターフェイス処理が実現できる関係となるようにしてもよい。   In the above, by adjusting the resistance values, Zener potentials, base-emitter potentials, etc. of the components of the constituent circuits of the magnetic sensor 2, output signals with output characteristics that can be correctly interfaced in the I / F device 3. In contrast, an example of generating the normal current has been described, but conversely, by adjusting the resistance value, the zener potential, the base-emitter potential of the transistor, and the like of each component circuit of the interface unit 32 in the I / F device 3 It may be possible to correspond to the output characteristics of the output signal from the magnetic sensor 2 so that only the magnetic sensor 2 and the I / F device 3 can realize interface processing with each other.
さらに、以上においては、インターフェイス部31,32が共通の構成とされているため、電子スイッチ1および磁気センサ2のそれぞれ出力信号特性を共通にしているため、I/F装置3は、いずれのインターフェイス部31,32においても、電子スイッチ1および磁気センサ2の出力信号をインターフェイス処理することができる上、人為的な不正に対しても強固な保安体制を構成することができる。   Further, in the above, since the interface units 31 and 32 have a common configuration, the output signal characteristics of the electronic switch 1 and the magnetic sensor 2 are made common, so that the I / F device 3 has any interface. In the units 31 and 32, the output signals of the electronic switch 1 and the magnetic sensor 2 can be interface-processed, and a strong security system can be constructed against artificial fraud.
次に、図12のフローチャートを参照して、I/F装置3における信号検出処理について説明する。   Next, signal detection processing in the I / F device 3 will be described with reference to the flowchart of FIG.
ステップS71において、接続異常処理部4aは、端子VEより供給されてくるインターフェイス信号である警戒信号が、Hiの信号であるか否か、すなわち、電源異常、断線、または短絡などの接続異常が発生しているか否かを判定する。ステップS71において、例えば、図13の最下段の時刻tx以降で示されるように、端子VEから出力される警戒信号がHiの信号である場合、ステップS72において、接続異常処理部4aは、警戒信号がHiの信号となったタイミングから、端子VY1乃至VY8のいずれかで出力がLowに固定されているか否かを判定する。   In step S71, the connection abnormality processing unit 4a determines whether or not a warning signal that is an interface signal supplied from the terminal VE is a Hi signal, that is, a connection abnormality such as a power supply abnormality, a disconnection, or a short circuit occurs. It is determined whether or not. In step S71, for example, when the warning signal output from the terminal VE is a Hi signal as shown after the time tx in the lowest stage of FIG. 13, in step S72, the connection abnormality processing unit 4a From the timing when becomes a Hi signal, it is determined whether or not the output is fixed to Low at any of the terminals VY1 to VY8.
尚、図13は、最上段から8段目までは、端子VY1乃VY8のインターフェイス信号の時間方向の変移を示しており、最下段は端子VEからの警戒信号の時間方向の変移を示している。   Note that FIG. 13 shows changes in the time direction of the interface signals of the terminals VY1 to VY8 from the uppermost stage to the eighth stage, and the lowermost stage shows changes in the time direction of the warning signal from the terminal VE. .
ステップS72において、例えば、いずれかの端子においてLowの信号に固定されていた場合、ステップS73において、接続異常処理部4aは、Lowの信号に固定されている端子に対応する電子スイッチ1、または磁気センサ2に短絡、または断線などの接続異常が発生していることを認識し、例えば、必要に応じて認識した異常を表示部などに表示させる。   In step S72, for example, if any of the terminals is fixed to the low signal, in step S73, the connection abnormality processing unit 4a selects the electronic switch 1 corresponding to the terminal fixed to the low signal or the magnetic switch. Recognizing that a connection abnormality such as a short circuit or disconnection has occurred in the sensor 2, for example, the recognized abnormality is displayed on a display unit or the like as necessary.
すなわち、ステップS72において、例えば、図13の8段目で示されるように、時刻tx以降において、Lowの信号に固定されているので、ステップS73において、接続異常処理部4aは、端子VY8に対応する磁気センサ2−3において、短絡、または断線などの接続異常が発生していることを認識することが可能となり、例えば、これを表示部などを用いて画像として表示したり、スピーカなどを用いて音声により出力することで、ユーザに提示することが可能となる。   That is, in step S72, for example, as shown in the eighth row in FIG. 13, since the signal is fixed to a low signal after time tx, the connection abnormality processing unit 4a corresponds to the terminal VY8 in step S73. In the magnetic sensor 2-3, it is possible to recognize that a connection abnormality such as a short circuit or disconnection has occurred. For example, this can be displayed as an image using a display unit or a speaker or the like. By outputting with voice, it can be presented to the user.
一方、ステップS71において、端子VEからの警戒信号がHiの信号ではない、すなわち、電子スイッチ1−1乃至1−5、または磁気センサ2−1乃至2−3のいずれにおいても断線、または短絡などの発生が検出されていないことを示すLowの信号が供給されてきた場合、処理は、ステップS74に進む。   On the other hand, in step S71, the warning signal from the terminal VE is not a Hi signal, that is, the electronic switches 1-1 to 1-5 or the magnetic sensors 2-1 to 2-3 are disconnected or short-circuited. In the case where a Low signal indicating that the occurrence of the occurrence of is not detected has been supplied, the process proceeds to step S74.
ステップS74において、遊技球計測部4bは、いずれかの端子において所定期間だけインターフェイス信号がHiの信号となるか否かを判定する。ステップS75において、例えば、図13における4段目で示されるように、端子VY4より供給されるインターフェイス信号が、時刻taから所定期間だけHiの信号となることにより、ステップS75において、遊技球計測部4bは、端子VY4に対応する電子スイッチ1−4において、時刻taのタイミングに遊技球が通過したことを認識することができ、必要に応じて個数を計測する。また、同様に、図13の最上段で示されるように、端子VY1における時刻tbからの所定期間については、対応する電子スイッチ1−1において、遊技球が検出されたことを認識することになる。   In step S74, the game ball measuring unit 4b determines whether or not the interface signal becomes a Hi signal for a predetermined period at any of the terminals. In step S75, for example, as shown in the fourth row in FIG. 13, the interface signal supplied from the terminal VY4 becomes a Hi signal for a predetermined period from time ta, so that in step S75, the game ball measuring unit 4b can recognize that the game ball has passed at the time ta at the electronic switch 1-4 corresponding to the terminal VY4, and count the number as necessary. Similarly, as shown in the uppermost part of FIG. 13, for a predetermined period from the time tb at the terminal VY1, it is recognized that the corresponding electronic switch 1-1 has detected a game ball. .
一方、ステップS74において、いずれの端子でも所定期間だけHiの信号が出力されない場合、処理は、ステップS76に進む。   On the other hand, if a Hi signal is not output for a predetermined period at any terminal in step S74, the process proceeds to step S76.
ステップS76において、磁気異常処理部4cは、いずれかの端子がHiの信号状態からLowの信号に切り替わったか否か、すなわち、磁気センサ2が磁気を検出したか否かを判定する。   In step S76, the magnetic abnormality processing unit 4c determines whether any of the terminals has been switched from the Hi signal state to the Low signal, that is, whether the magnetic sensor 2 has detected magnetism.
ステップS76において、例えば、図13の7段目で示されるように、時刻tfにおいて、端子VY7からのインターフェイス信号がLowの信号に切り替わった場合、ステップS77において、磁気異常処理部4cは、対応する磁気センサ2−2において磁気が検出されたものと認識する。   In step S76, for example, as shown in the seventh row of FIG. 13, when the interface signal from the terminal VY7 switches to a low signal at time tf, the magnetic abnormality processing unit 4c responds in step S77. It is recognized that magnetism is detected by the magnetic sensor 2-2.
一方、ステップS76において、いずれの端子においても、Hiの信号状態からLowの信号に切り替わらない場合、ステップS77の処理は、スキップされ、処理は、ステップS71に戻る。   On the other hand, if none of the terminals switches from the Hi signal state to the Low signal in step S76, the process of step S77 is skipped, and the process returns to step S71.
さらに、ステップS72において、いずれの端子においても、端子VEの警戒信号がHiの信号に切り替わったタイミングからLowの信号に固定的に切り替わらない場合、電圧異常処理部4dは、電源監視部33により監視されている電源11に出力電圧Vcc1が所定値よりも低下していることを認識する。   Furthermore, in step S72, if the warning signal at the terminal VE is not fixedly switched to the Low signal from the timing at which the warning signal at the terminal VE is switched to the Low signal at any terminal, the voltage abnormality processing unit 4d is monitored by the power supply monitoring unit 33. It is recognized that the output voltage Vcc1 is lower than a predetermined value in the power supply 11 that is being operated.
尚、3段目で示される、端子VY3における時刻tcからの所定期間、5段目で示される、端子VY5における時刻tdから所定の期間、および2段目で示される、端子VY2における時刻teから所定の期間についても、同様に所定期間Lowの信号となるが、図13においては、端子VEが時刻tx以降においてHiとなっているおり、断線、もしくは短絡、または電源異常からくる異常が検出されることになるため、ステップS71乃至S73,S78の処理が繰り返されることにより、遊技球は事実上検出されない状態となる。   A predetermined period from the time tc at the terminal VY3 indicated by the third stage, a predetermined period from the time td at the terminal VY5 indicated by the fifth stage, and a time te at the terminal VY2 indicated by the second stage. Similarly, the signal for the predetermined period is also Low during the predetermined period. However, in FIG. 13, the terminal VE is Hi after the time tx, and an abnormality resulting from disconnection, short circuit, or power supply abnormality is detected. Therefore, the processing of steps S71 to S73 and S78 is repeated, so that the game ball is practically not detected.
以上の処理により検出される状態をまとめると図14で示される関係となる。   The states detected by the above processing are summarized as shown in FIG.
すなわち、最左列で示されるように、電源11の電圧低下や、電子スイッチ1および磁気センサ2の断線、または短絡といった接続異常がない場合、I/F装置3は、入力端子Va1乃至Va5に入力される電子スイッチ1の出力信号を、端子VY1乃至VY5からそのまま出力すると共に、入力端子Vb1乃至Vb3に入力される磁気センサ2の出力信号を、端子VY6乃至VY8からそのまま出力する。このため、制御部4の遊技球計測部4bは、端子VY1乃至VY5からの信号が所定時間だけHiの信号に切り替わったとき、対応する電子スイッチ1−1乃至1−5において遊技球が検出されたことを認識し、計数する。また、磁気異常処理部4cは、端子VY6乃至VY8からの信号がLowの信号に切り替わったとき、対応する磁気センサ2−1乃至2−3において磁石が接近したことを認識する。さらに、このとき、I/F装置3は、端子VEより警戒信号をLowの信号として制御部4に出力するので、制御部4は、異常が発生していないことを認識することが可能となる。   That is, as shown in the leftmost column, when there is no connection abnormality such as a voltage drop of the power supply 11 or disconnection or short circuit of the electronic switch 1 and the magnetic sensor 2, the I / F device 3 is connected to the input terminals Va1 to Va5. The output signal of the electronic switch 1 that is input is output as it is from the terminals VY1 to VY5, and the output signal of the magnetic sensor 2 that is input to the input terminals Vb1 to Vb3 is output as it is from the terminals VY6 to VY8. Therefore, the game ball measuring unit 4b of the control unit 4 detects the game ball in the corresponding electronic switches 1-1 to 1-5 when the signals from the terminals VY1 to VY5 are switched to Hi signals for a predetermined time. Recognize and count. In addition, when the signals from the terminals VY6 to VY8 are switched to low signals, the magnetic abnormality processing unit 4c recognizes that the magnet has approached in the corresponding magnetic sensors 2-1 to 2-3. Further, at this time, the I / F device 3 outputs a warning signal as a Low signal from the terminal VE to the control unit 4, so that the control unit 4 can recognize that no abnormality has occurred. .
一方、最左列で示されるように、電源11の電圧低下や、電子スイッチ1および磁気センサ2の断線、または短絡といった接続異常がある場合、I/F装置3は、端子VEより警戒信号をHiの信号として制御部4に出力するので、制御部4は、異常が発生していることを認識する。そして、磁気センサ2−1乃至2−3のいずれかに断線、または短絡といった接続異常がある場合、I/F装置3は、入力端子Vb1乃至Vb3のうち断線、または短絡といった接続異常がある磁気センサ2に対応する、端子VY6乃至VY8からのインターフェイス信号をLowに固定して出力するので、制御部4の磁気異常処理部4cは、固定されたLowの信号により、対応する磁気センサ2−1乃至2−3において断線、または短絡といった接続異常が発生したことを認識することが可能となる。   On the other hand, as shown in the leftmost column, when there is a connection abnormality such as a voltage drop of the power supply 11 or disconnection or short circuit of the electronic switch 1 and the magnetic sensor 2, the I / F device 3 sends a warning signal from the terminal VE. Since it outputs to the control part 4 as a Hi signal, the control part 4 recognizes that abnormality has generate | occur | produced. If any one of the magnetic sensors 2-1 to 2-3 has a connection abnormality such as a disconnection or a short circuit, the I / F device 3 has a connection abnormality such as a disconnection or a short circuit among the input terminals Vb1 to Vb3. Since the interface signals from the terminals VY6 to VY8 corresponding to the sensor 2 are fixed to Low and output, the magnetic abnormality processing unit 4c of the control unit 4 receives the corresponding magnetic sensor 2-1 based on the fixed Low signal. Through 2-3, it is possible to recognize that a connection abnormality such as disconnection or short circuit has occurred.
さらに、電源監視部33により電源11の電圧値Vcc1が低下した場合、I/F装置3は、全ての端子VY1乃至VY8の全ての端子からインターフェイス信号としてLowの信号を出力するので、電源異常処理部4dは、電源11の電圧値が低下したことを認識することが可能となる。   Further, when the voltage value Vcc1 of the power supply 11 is lowered by the power supply monitoring unit 33, the I / F device 3 outputs a Low signal as an interface signal from all the terminals VY1 to VY8. The unit 4d can recognize that the voltage value of the power supply 11 has decreased.
尚、以上においては、磁気センサ2の定電圧発生部112の構成としてツェナーダイオードZD111を用いて、電子スイッチ1の残電圧に酷似した電圧値を出力させるようにした例について説明してきたが、同様の機能を備えたものであればよく、例えば、図15の磁気センサ2'で示されるようなものであってもよい。   In the above description, an example has been described in which a Zener diode ZD111 is used as the configuration of the constant voltage generator 112 of the magnetic sensor 2 to output a voltage value very similar to the residual voltage of the electronic switch 1. For example, the magnetic sensor 2 ′ shown in FIG. 15 may be used.
すなわち、図15の磁気センサ2'における定電圧発生部112は、トランジスタTr141、および抵抗R141,R142より構成されている。トランジスタTr141のコレクタは、抵抗141の一方の端部、抵抗R113の一方の端部、トランジスタTr112のコレクタ、および抵抗R112の一方の端部に接続されており、エミッタは、抵抗R142の他方の端部、および、開閉スイッチ111の一方の端部に接続されており、さらに、ベースは、抵抗R141の他方の端部、および抵抗R142の一方の端部に接続されている。抵抗R141は、トランジスタTr141のコレクタ、抵抗R113の一方の端部、トランジスタTr112のコレクタ、および抵抗R112の一方の端部に接続されており、他方の端部は、トランジスタTr141のベース、および抵抗R142の一方の端部に接続されている。抵抗R142の一方の端部は、トランジスタTr141のベース、および抵抗R141の他方の端部に接続されており、他方の端部は、開閉スイッチ111の一方の端部、およびトランジスタTr141のエミッタに接続されている。   That is, the constant voltage generator 112 in the magnetic sensor 2 ′ of FIG. 15 includes a transistor Tr141 and resistors R141 and R142. The collector of the transistor Tr141 is connected to one end of the resistor 141, one end of the resistor R113, the collector of the transistor Tr112, and one end of the resistor R112, and the emitter is the other end of the resistor R142. And the one end of the open / close switch 111, and the base is connected to the other end of the resistor R141 and one end of the resistor R142. The resistor R141 is connected to the collector of the transistor Tr141, one end of the resistor R113, the collector of the transistor Tr112, and one end of the resistor R112, and the other end is the base of the transistor Tr141 and the resistor R142. It is connected to one end of the. One end of the resistor R142 is connected to the base of the transistor Tr141 and the other end of the resistor R141, and the other end is connected to one end of the open / close switch 111 and the emitter of the transistor Tr141. Has been.
このとき、図15で示されるように、電子スイッチ1においてもツェナーダイオードZD91に代えて、トランジスタTr121、および抵抗R121,R122により、磁気センサ2の定電圧発生部112と同様の構成にすると共に、同一の特性を持ったものとするようにしてもよい。   At this time, as shown in FIG. 15, in the electronic switch 1, instead of the Zener diode ZD 91, the transistor Tr 121 and the resistors R 121 and R 122 have the same configuration as that of the constant voltage generator 112 of the magnetic sensor 2. You may make it have the same characteristic.
さらに、以上においては、電子スイッチ1と磁気センサ2とを用いた場合について説明してきたが、同様の構成により、他のセンサを組み合わせるようにしてもよく、例えば、図16の最上段で示されるような、電子スイッチ1と電波検出センサ2''としてもよい。電波検出センサ2''は、アンテナ161、および、アンテナ161を用いて電波を検出するIC回路171、ツェナーダイオードZD171、およびトランジスタTr171より構成される。すなわち、電波検出センサ2''は、電子スイッチ1における貫通穴93の周りの図示せぬコイルをアンテナ161に代えた構成であるので、IC回路171、ツェナーダイオードZD171、およびトランジスタTr171の特性を、図3におけるIC回路91、ツェナーダイオードZD91、およびトランジスタTr91と同様の特性として、定電圧発生部112および定電流発生部113を構成することで上述した処理と同様の処理を実現することができる。また、不要に端子数を増大させることなく、監視項目を増やすようにすることが可能となる。   Furthermore, in the above description, the case where the electronic switch 1 and the magnetic sensor 2 are used has been described. However, other sensors may be combined with the same configuration, for example, shown in the uppermost stage of FIG. Such an electronic switch 1 and a radio wave detection sensor 2 ″ may be used. The radio wave detection sensor 2 ″ includes an antenna 161, an IC circuit 171 that detects radio waves using the antenna 161, a Zener diode ZD171, and a transistor Tr171. That is, since the radio wave detection sensor 2 ″ has a configuration in which a coil (not shown) around the through hole 93 in the electronic switch 1 is replaced with the antenna 161, the characteristics of the IC circuit 171, the Zener diode ZD171, and the transistor Tr171 are By configuring the constant voltage generation unit 112 and the constant current generation unit 113 as characteristics similar to those of the IC circuit 91, the Zener diode ZD91, and the transistor Tr91 in FIG. 3, processing similar to the processing described above can be realized. Moreover, it becomes possible to increase the number of monitoring items without unnecessarily increasing the number of terminals.
また、磁気センサ2の構成についても、図3、および図15の構成のみならず、対応する特性を備えた構成となるようにしてもよく、例えば、図16の2段目で示されるように、磁気センサ2'''とするようにしてもよい。磁気センサ2'''においては、定電流発生部113の構成を、同容量の漏れ電流を発生するIC回路181に置き換えたものである。   Further, the configuration of the magnetic sensor 2 may be configured to have not only the configurations of FIGS. 3 and 15 but also the corresponding characteristics. For example, as shown in the second stage of FIG. The magnetic sensor 2 ′ ″ may be used. In the magnetic sensor 2 ″ ′, the configuration of the constant current generator 113 is replaced with an IC circuit 181 that generates a leakage current of the same capacity.
さらに、Vcc1の電圧の変化幅(図5におけるVM)が小さく、固定電圧であるものと仮定してもよい場合、固定抵抗を設定するだけで定電流を発生させることができる。そこで、図16の3段目で示されるように、定電流発生部113の構成を抵抗191に代えた磁気センサ2''''とするようにしてもよい。すなわち、固定抵抗を設定するだけで済ますことができるので、装置構成を簡単なものとし、低コスト化を実現することが可能となる。 Furthermore, when the change width of the voltage of Vcc1 (V M in FIG. 5) is small and may be assumed to be a fixed voltage, a constant current can be generated only by setting a fixed resistance. Therefore, as shown in the third stage of FIG. 16, the configuration of the constant current generator 113 may be a magnetic sensor 2 ″ ″ in place of the resistor 191. That is, since it is only necessary to set a fixed resistor, the apparatus configuration can be simplified and the cost can be reduced.
また、図16の最下段で示されるように、3線式の磁気センサ2'''''とし、定電流発生部113の構成を抵抗201、R202に代えるようにしてもよい。   Further, as shown in the lowermost stage of FIG. 16, a three-wire magnetic sensor 2 ′ ″ ″ may be used, and the configuration of the constant current generator 113 may be replaced with resistors 201 and R202.
尚、以上においては、電子スイッチ1の出力信号をノーマルクローズ、すなわち、遊技球を検出するとき、Hiの信号とし、遊技球を検出しないるとき、Lowの信号とし、磁気センサ2の出力信号をノーマルオープン、すなわち、磁気を検出するとき、Lowの信号とし、磁気を検出しないとき、Hiの信号とすることで、相互に極性を異なるものとする例について説明してきたが、極性が異なればよいので、Hi、またはLowの関係は逆の関係であっても良い。   In the above, the output signal of the electronic switch 1 is normally closed, that is, when a game ball is detected, it is a Hi signal, and when the game ball is not detected, it is a Low signal, and the output signal of the magnetic sensor 2 is Although an example has been described in which normally open, that is, when detecting magnetism, a Low signal is used, and when no magnetism is detected, a Hi signal is used, the polarities are different from each other. Therefore, the relationship between Hi and Low may be reversed.
また、電子スイッチ1、および磁気センサ2について、電源11の電圧低下異常、短絡、若しくは、断線などの接続異常が発生するとき、I/F装置3は、それぞれLowの信号を固定して出力する例について説明してきたが、Hi、またはLowの信号のいずれかに固定される構成であればよいので、例えば、異常が発生したときに、Hiの信号を固定的に出力する構成としてもよい。   Further, when a connection abnormality such as a voltage drop abnormality, a short circuit, or a disconnection of the power supply 11 occurs in the electronic switch 1 and the magnetic sensor 2, the I / F device 3 fixes and outputs a Low signal, respectively. Although an example has been described, any configuration may be used as long as it is fixed to either a Hi or Low signal. For example, when an abnormality occurs, a Hi signal may be fixedly output.
以上のごとく、本発明によれば、装置の大型化や端子数を不要に増大させることなく、監視項目を増やすようにすることができ、遊技機の人為的不正行為および断線または短絡等の接続異常を、低コストで、かつ、高い確度で監視することが可能となる。   As described above, according to the present invention, it is possible to increase the number of monitoring items without unnecessarily increasing the size of the device and the number of terminals, and connection of artificial fraud and disconnection or short circuit of a gaming machine. Abnormalities can be monitored at low cost and with high accuracy.
ところで、上述した一連の監視処理は、ハードウェアにより実行させることもできるが、ソフトウェアにより実行させることもできる。一連の処理をソフトウェアにより実行させる場合には、そのソフトウェアを構成するプログラムが、専用のハードウェアに組み込まれているコンピュータ、または、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータなどに、記録媒体からインストールされる。   Incidentally, the series of monitoring processes described above can be executed by hardware, but can also be executed by software. When a series of processing is executed by software, a program constituting the software may execute various functions by installing a computer incorporated in dedicated hardware or various programs. For example, it is installed from a recording medium in a general-purpose personal computer or the like.
図17は、汎用のパーソナルコンピュータの構成例を示している。このパーソナルコンピュータは、CPU(Central Processing Unit)1001を内蔵している。CPU1001にはバス1004を介して、入出力インターフェイス1005が接続されている。バス1004には、ROM(Read Only Memory)1002およびRAM(Random Access Memory)1003が接続されている。   FIG. 17 shows a configuration example of a general-purpose personal computer. This personal computer incorporates a CPU (Central Processing Unit) 1001. An input / output interface 1005 is connected to the CPU 1001 via a bus 1004. A ROM (Read Only Memory) 1002 and a RAM (Random Access Memory) 1003 are connected to the bus 1004.
入出力インターフェイス1005には、ユーザが操作コマンドを入力するキーボード、マウスなどの入力デバイスよりなる入力部1006、処理操作画面や処理結果の画像を表示デバイスに出力する出力部1007、プログラムや各種データを格納するハードディスクドライブなどよりなる記憶部1008、LAN(Local Area Network)アダプタなどよりなり、インターネットに代表されるネットワークを介した通信処理を実行する通信部1009が接続されている。また、磁気ディスク(フレキシブルディスクを含む)、光ディスク(CD-ROM(Compact Disc-Read Only Memory)、DVD(Digital Versatile Disc)を含む)、光磁気ディスク(MD(Mini Disc)を含む)、もしくは半導体メモリなどのリムーバブルメディア1011に対してデータを読み書きするドライブ1010が接続されている。   The input / output interface 1005 includes an input unit 1006 including an input device such as a keyboard and a mouse for a user to input an operation command, an output unit 1007 for outputting a processing operation screen and an image of a processing result to a display device, a program and various data. A storage unit 1008 including a hard disk drive for storing data, a LAN (Local Area Network) adapter, and the like, and a communication unit 1009 for performing communication processing via a network represented by the Internet are connected. Also, a magnetic disk (including a flexible disk), an optical disk (including a CD-ROM (Compact Disc-Read Only Memory), a DVD (Digital Versatile Disc)), a magneto-optical disk (including an MD (Mini Disc)), or a semiconductor A drive 1010 for reading / writing data from / to a removable medium 1011 such as a memory is connected.
CPU1001は、ROM1002に記憶されているプログラム、または磁気ディスク、光ディスク、光磁気ディスク、もしくは半導体メモリ等のリムーバブルメディア1011から読み出されて記憶部1008にインストールされ、記憶部1008からRAM1003にロードされたプログラムに従って各種の処理を実行する。RAM1003にはまた、CPU1001が各種の処理を実行する上において必要なデータなども適宜記憶される。   The CPU 1001 is read from a program stored in the ROM 1002 or a removable medium 1011 such as a magnetic disk, an optical disk, a magneto-optical disk, or a semiconductor memory, installed in the storage unit 1008, and loaded from the storage unit 1008 to the RAM 1003. Various processes are executed according to the program. The RAM 1003 also appropriately stores data necessary for the CPU 1001 to execute various processes.
尚、本明細書において、記録媒体に記録されるプログラムを記述するステップは、記載された順序に沿って時系列的に行われる処理は、もちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理を含むものである。   In this specification, the step of describing the program recorded on the recording medium is not limited to the processing performed in time series in the order described, but of course, it is not necessarily performed in time series. Or the process performed separately is included.
また、本明細書において、システムとは、複数の装置により構成される装置全体を表すものである。   Further, in this specification, the system represents the entire apparatus constituted by a plurality of apparatuses.
1,1−1乃至1−5 電子スイッチ
2,2−1乃至2−3 磁気センサ
3 I/F装置
4 制御部
11,12 電源部
31,31−1乃至31−5,32,32−1乃至32−3 インターフェイス部
33 電源監視部
34 OR回路
41,41−1乃至41−5 I/F処理部
42,42−1乃至42−5 異常検出部
43,43−1乃至43−3 I/F処理部
44,44−1乃至44−3 異常検出部
DESCRIPTION OF SYMBOLS 1,1-1 thru | or 1-5 Electronic switch 2,2-1 thru | or 2-3 Magnetic sensor 3 I / F apparatus 4 Control part 11,12 Power supply part 31,31-1 thru | or 31-5,32,32-1 Thru | or 32-3 interface part 33 power supply monitoring part 34 OR circuit 41, 41-1 thru | or 41-5 I / F processing part 42, 42-1 thru | or 42-5 abnormality detection part 43, 43-1 thru | or 43-3 I / F processing unit 44, 44-1 to 44-3 Abnormality detection unit

Claims (11)

  1. 遊技状況を検出する1個、または複数の直流2線式の遊技情報検出スイッチと並列にインターフェイス装置に接続され、遊技機の制御装置に検出信号を出力する直流2線式のセキュリティセンサにおいて、
    前記セキュリティセンサにおける異常の有無により開閉する開閉手段と、
    前記開閉手段と直列に接続され、前記遊技情報検出スイッチが閉塞状態において発生する残電圧の電圧値と、酷似した電圧値の電圧を発生する電圧発生手段と、
    前記遊技情報検出スイッチが開放状態において流入する漏れ電流値と、酷似した電流値の電流を発生する電流発生手段とを含み、
    自らと前記遊技情報検出スイッチとを同一特性の前記インターフェイス装置に接続して利用可能な程度に、
    前記電圧発生手段は、前記遊技情報検出スイッチが閉塞状態において発生する残電圧の電圧値と酷似した電圧値の電圧を発生し、
    前記電流発生手段は、前記遊技情報検出スイッチが開放状態において流入する漏れ電流値と、酷似した電流値の電流を発生する
    セキュリティセンサ。
    In a DC 2-wire security sensor that is connected to an interface device in parallel with one or a plurality of DC 2-wire game information detection switches for detecting a gaming situation and outputs a detection signal to a control device of a gaming machine,
    Opening and closing means that opens and closes depending on whether there is an abnormality in the security sensor;
    Voltage generating means connected in series with the opening / closing means and generating a voltage value of a residual voltage generated when the game information detection switch is closed, and a voltage value very similar to the voltage value;
    The game information detection switch includes a leakage current value that flows in an open state, and a current generation unit that generates a current having a very similar current value ,
    To the extent that it can be used by connecting itself and the game information detection switch to the interface device having the same characteristics,
    The voltage generating means generates a voltage having a voltage value very similar to a voltage value of a residual voltage generated when the gaming information detection switch is in a closed state,
    The current generation means is a security sensor that generates a current having a current value very similar to a leakage current value that flows in when the game information detection switch is open .
  2. 前記電圧発生手段は、ツェナーダイオードであり、
    前記遊技情報検出スイッチの閉塞状態において発生する前記残電圧の電圧値は、前記ツェナーダイオードと性能が酷似した他のツェナーダイオード、または定電圧回路により発生する
    請求項1に記載のセキュリティセンサ。
    The voltage generating means is a Zener diode,
    The security sensor according to claim 1, wherein the voltage value of the remaining voltage generated when the game information detection switch is closed is generated by another Zener diode whose performance is very similar to that of the Zener diode, or a constant voltage circuit.
  3. 前記電流発生手段は、定電流源であり、
    前記定電流源からの電流が、所定抵抗値の抵抗器に流れることで発生する両端電圧特性がダイオードの順方向特性、若しくはトランジスタのベース−エミッタ間特性に酷似している
    請求項1または2に記載のセキュリティセンサ。
    The current generating means is a constant current source,
    The voltage characteristic at both ends generated when a current from the constant current source flows through a resistor having a predetermined resistance value is very similar to a forward characteristic of a diode or a base-emitter characteristic of a transistor. The security sensor described.
  4. 前記開閉手段は、リードスイッチであり、
    前記電圧発生手段は、ツェナーダイオードであり、
    前記電流発生手段は、前記開閉手段、および前記電圧発生手段と並列に接続された定電流源、または抵抗器であり、強磁界中により前記リードスイッチが開閉することで、磁気検知機能を有する
    請求項1乃至3のいずれかに記載のセキュリティセンサ。
    The opening / closing means is a reed switch,
    The voltage generating means is a Zener diode,
    The current generating means is a constant current source or a resistor connected in parallel with the switching means and the voltage generating means, and has a magnetic detection function by opening and closing the reed switch in a strong magnetic field. Item 4. The security sensor according to any one of Items 1 to 3.
  5. 前記遊技情報検出スイッチと、
    前記遊技情報検出スイッチの出力信号、および、1個、または複数の、請求項1乃至4のいずれかに記載のセキュリティセンサの出力信号に基づいて、前記遊技情報検出スイッチのインターフェイス信号、および前記1個、または複数の、請求項1乃至4のいずれかに記載のセキュリティセンサのインターフェイス信号をそれぞれ出力する前記インターフェイス装置と、
    前記遊技情報検出スイッチの前記インターフェイス信号と、前記セキュリティセンサのインターフェイス信号に基づいて、前記遊技機の遊技状態、および異常を検出する前記制御装置とを含む遊技機において、
    前記遊技情報検出スイッチの検出極性と、1個、または複数の、請求項1乃至4のいずれかに記載のセキュリティセンサの検出極性とは、それぞれ異なる
    遊技機。
    The game information detection switch;
    Based on an output signal of the gaming information detection switch and one or a plurality of security sensor output signals according to any one of claims 1 to 4, the gaming information detection switch interface signal and the 1 One or a plurality of the interface devices that each output an interface signal of the security sensor according to claim 1;
    In the gaming machine including the interface signal of the gaming information detection switch and the control device that detects a gaming state of the gaming machine and an abnormality based on the interface signal of the security sensor,
    The detection polarity of the game information detection switch is different from the detection polarity of one or a plurality of security sensors according to any one of claims 1 to 4.
  6. 前記インターフェイス装置は、
    前記遊技情報検出スイッチとの接続箇所、および、前記請求項1乃至4のいずれかに記載のセキュリティセンサとの接続箇所に、断線、または短絡などの接続異常を検出する接続異常検出手段をさらに含み、
    前記接続異常検出手段により接続異常が検出された場合、前記インターフェイス装置は、前記遊技情報検出スイッチの出力信号に対応するインターフェイス信号、および、前記請求項1乃至4のいずれかに記載のセキュリティセンサの出力信号に対応するインターフェイス信号を、Hi、またはLowの状態に固定して、前記制御装置に出力する
    請求項5に記載の遊技機。
    The interface device includes:
    The connection location with the game information detection switch and the connection location with the security sensor according to any one of claims 1 to 4 further include connection abnormality detection means for detecting connection abnormality such as disconnection or short circuit. ,
    5. When a connection abnormality is detected by the connection abnormality detection means, the interface device includes an interface signal corresponding to an output signal of the game information detection switch, and the security sensor according to claim 1. The gaming machine according to claim 5, wherein an interface signal corresponding to the output signal is fixed to a state of Hi or Low and is output to the control device.
  7. 前記接続異常検出手段は、
    前記遊技情報検出スイッチとの接続箇所、または前記請求項1乃至4のいずれかに記載のセキュリティセンサとの接続箇所のいずれかで異常が発生した場合、警戒信号を出力する異常検出出力手段をさらに含み、
    前記異常検出出力手段は、前記警戒信号を前記制御装置に出力する
    請求項に記載の遊技機。
    The connection abnormality detecting means is
    An abnormality detection output means for outputting a warning signal when an abnormality occurs at any of the connection points with the game information detection switch or the connection points with the security sensor according to any one of claims 1 to 4. Including
    The gaming machine according to claim 6 , wherein the abnormality detection output unit outputs the warning signal to the control device.
  8. 遊技状況を検出する1個、または複数の遊技情報検出スイッチと、
    前記遊技情報検出スイッチの出力極性と異なる出力極性の出力信号により人為的な不正を検出する1個、または複数の前記請求項1乃至4のいずれかに記載のセキュリティセンサと、
    前記遊技情報検出スイッチの出力信号に対応するインターフェイス信号、前記請求項1乃至4のいずれかに記載のセキュリティセンサの出力信号に対応するインターフェイス信号、および前記請求項7に記載の前記異常検出出力手段による警戒信号を伝送する前記インターフェイス装置と、
    前記インターフェイス装置により伝送される、前記遊技情報検出スイッチの出力信号に対応するインターフェイス信号、前記請求項1乃至4のいずれかに記載のセキュリティセンサの出力信号に対応するインターフェイス信号、および前記請求項7に記載の前記異常検出出力手段による警戒信号に基づいて、前記遊技機の状態が、通常遊技状態であるか否か、前記遊技情報検出スイッチ、若しくは前記セキュリティセンサの断線状態、若しくは短絡状態か否か、または、人為的不正行為発生状態か否かを判定する制御装置と
    を含む遊技機のセキュリティ装置。
    One or a plurality of game information detection switches for detecting a game situation;
    One or a plurality of security sensors according to any one of claims 1 to 4 for detecting artificial fraud by an output signal having an output polarity different from the output polarity of the game information detection switch;
    The interface signal corresponding to the output signal of the game information detection switch, the interface signal corresponding to the output signal of the security sensor according to any one of claims 1 to 4, and the abnormality detection output means according to claim 7 Said interface device for transmitting a warning signal by;
    The interface signal corresponding to the output signal of the game information detection switch transmitted by the interface device, the interface signal corresponding to the output signal of the security sensor according to any one of claims 1 to 4, and the claim 7 Or whether the gaming machine is in a normal gaming state, whether the gaming information detection switch or the security sensor is disconnected, or in a short-circuited state, based on a warning signal from the abnormality detection output means described in 1. Or a control device that determines whether or not an artificial fraud has occurred.
  9. 前記インターフェイス装置は、前記異常検出出力手段が異常を検出した場合、異常が検出された前記請求項1乃至4に記載のいずれかのセキュリティセンサの出力信号に基づいた前記インターフェイス信号をLowまたはHiの状態に固定して出力し、
    前記制御装置は、前記LowまたはHiの状態に固定されて出力されている前記インターフェイス装置のインターフェイス信号に基づいて、断線状態、若しくは短絡状態となった前記セキュリティセンサを特定する
    請求項8に記載のセキュリティ装置。
    The interface device, when the abnormality detection output means detects an abnormality, the interface signal based on the output signal of the security sensor according to any one of claims 1 to 4 in which an abnormality is detected. Output in a fixed state,
    The said control apparatus specifies the said security sensor which became the disconnection state or the short circuit state based on the interface signal of the said interface apparatus fixed and output to the state of the said Low or Hi. Security device.
  10. 遊技状況を検出する1個、または複数の遊技情報検出スイッチと、
    前記遊技情報検出スイッチの出力極性と異なる出力極性の出力信号により人為的な不正を検出する1個、または複数の前記請求項1乃至4のいずれかに記載のセキュリティセンサと、
    前記遊技情報検出スイッチの出力信号に対応するインターフェイス信号、前記請求項1乃至4のいずれかに記載のセキュリティセンサの出力信号に対応するインターフェイス信号、および前記請求項7に記載の前記異常検出出力手段による警戒信号を伝送する前記インターフェイス装置と、
    前記インターフェイス装置により伝送される、前記遊技情報検出スイッチの出力信号に対応するインターフェイス信号、前記請求項1乃至4のいずれかに記載のセキュリティセンサの出力信号に対応するインターフェイス信号、および前記請求項7に記載の前記異常検出出力手段による警戒信号に基づいて、前記遊技機の状態が、通常遊技状態であるか否か、前記遊技情報検出スイッチ、若しくは前記セキュリティセンサの断線状態、若しくは短絡状態か否か、または、人為的不正行為発生状態か否かを判定する制御装置と
    を含む遊技機のセキュリティ装置のセキュリティ方法において、
    前記1個、または複数の遊技情報検出スイッチにより、
    遊技状況を検出し、
    前記1個、または複数の前記請求項1乃至4のいずれかに記載のセキュリティセンサにより、人為的な不正を検出し、
    前記インターフェイス装置により、
    前記遊技情報検出スイッチの出力信号に対応するインターフェイス信号、前記請求項1乃至4のいずれかに記載のセキュリティセンサの出力信号に対応するインターフェイス信号、および前記請求項7に記載の前記異常検出出力手段による警戒信号を伝送し、
    前記制御装置により、
    前記インターフェイス装置により伝送される、前記遊技情報検出スイッチの出力信号に対応するインターフェイス信号、前記請求項1乃至4のいずれかに記載のセキュリティセンサの出力信号に対応するインターフェイス信号、および前記請求項7に記載の前記異常検出出力手段による警戒信号に基づいて、前記遊技機の状態が、通常遊技状態であるか否か、前記遊技情報検出スイッチ、若しくは前記セキュリティセンサの断線状態、若しくは短絡状態か否か、または、人為的不正行為発生状態か否かを判定する
    遊技機のセキュリティ装置のセキュリティ方法。
    One or a plurality of game information detection switches for detecting a game situation;
    One or a plurality of security sensors according to any one of claims 1 to 4 for detecting artificial fraud by an output signal having an output polarity different from the output polarity of the game information detection switch;
    The interface signal corresponding to the output signal of the game information detection switch, the interface signal corresponding to the output signal of the security sensor according to any one of claims 1 to 4, and the abnormality detection output means according to claim 7 Said interface device for transmitting a warning signal by;
    The interface signal corresponding to the output signal of the game information detection switch transmitted by the interface device, the interface signal corresponding to the output signal of the security sensor according to any one of claims 1 to 4, and the claim 7 Or whether the gaming machine is in a normal gaming state, whether the gaming information detection switch or the security sensor is disconnected, or in a short-circuited state, based on a warning signal from the abnormality detection output means described in 1. Or a security device for a security device of a gaming machine including a control device that determines whether or not an artificial fraud has occurred,
    With the one or more game information detection switches,
    Detect gaming situation,
    The security sensor according to any one of claims 1 to 4, wherein the one or more security sensors according to any one of claims 1 to 4 are used to detect human fraud,
    By the interface device,
    The interface signal corresponding to the output signal of the game information detection switch, the interface signal corresponding to the output signal of the security sensor according to any one of claims 1 to 4, and the abnormality detection output means according to claim 7 Transmit a warning signal by
    By the control device,
    The interface signal corresponding to the output signal of the game information detection switch transmitted by the interface device, the interface signal corresponding to the output signal of the security sensor according to any one of claims 1 to 4, and the claim 7 Or whether the gaming machine is in a normal gaming state, whether the gaming information detection switch or the security sensor is disconnected, or in a short-circuited state, based on a warning signal from the abnormality detection output means described in 1. Or a security method for a security device of a gaming machine that determines whether or not an artificial fraud has occurred.
  11. 遊技状況を検出する1個、または複数の遊技情報検出スイッチと、
    前記遊技情報検出スイッチの出力極性と異なる出力極性の出力信号により人為的な不正を検出する1個、または複数の前記請求項1乃至4のいずれかに記載のセキュリティセンサと、
    前記遊技情報検出スイッチの出力信号に対応するインターフェイス信号、前記請求項1乃至4のいずれかに記載のセキュリティセンサの出力信号に対応するインターフェイス信号、および前記請求項7に記載の前記異常検出出力手段による警戒信号を伝送する前記インターフェイス装置と、
    前記インターフェイス装置により伝送される、前記遊技情報検出スイッチの出力信号に対応するインターフェイス信号、前記請求項1乃至4のいずれかに記載のセキュリティセンサの出力信号に対応するインターフェイス信号、および前記請求項7に記載の前記異常検出出力手段による警戒信号に基づいて、前記遊技機の状態が、通常遊技状態であるか否か、前記遊技情報検出スイッチ、若しくは前記セキュリティセンサの断線状態、若しくは短絡状態か否か、または、人為的不正行為発生状態か否かを判定する制御装置と
    を含む遊技機のセキュリティ装置を制御するコンピュータに、
    前記1個、または複数の遊技情報検出スイッチにより、
    遊技状況を検出し、
    前記1個、または複数の前記請求項1乃至4のいずれかに記載のセキュリティセンサにより、人為的な不正を検出し、
    前記インターフェイス装置により、
    前記遊技情報検出スイッチの出力信号に対応するインターフェイス信号、前記請求項1乃至4のいずれかに記載のセキュリティセンサの出力信号に対応するインターフェイス信号、および前記請求項7に記載の前記異常検出出力手段による警戒信号を伝送し、
    前記制御装置により、
    前記インターフェイス装置により伝送される、前記遊技情報検出スイッチの出力信号に対応するインターフェイス信号、前記請求項1乃至4のいずれかに記載のセキュリティセンサの出力信号に対応するインターフェイス信号、および前記請求項7に記載の前記異常検出出力手段による警戒信号に基づいて、前記遊技機の状態が、通常遊技状態であるか否か、前記遊技情報検出スイッチ、若しくは前記セキュリティセンサの断線状態、若しくは短絡状態か否か、または、人為的不正行為発生状態か否かを判定する
    処理を実行させるプログラム。
    One or a plurality of game information detection switches for detecting a game situation;
    One or a plurality of security sensors according to any one of claims 1 to 4 for detecting artificial fraud by an output signal having an output polarity different from the output polarity of the game information detection switch;
    The interface signal corresponding to the output signal of the game information detection switch, the interface signal corresponding to the output signal of the security sensor according to any one of claims 1 to 4, and the abnormality detection output means according to claim 7 Said interface device for transmitting a warning signal by;
    The interface signal corresponding to the output signal of the game information detection switch transmitted by the interface device, the interface signal corresponding to the output signal of the security sensor according to any one of claims 1 to 4, and the claim 7 Or whether the gaming machine is in a normal gaming state, whether the gaming information detection switch or the security sensor is disconnected, or in a short-circuited state, based on a warning signal from the abnormality detection output means described in 1. Or a computer that controls a security device of a gaming machine including a control device that determines whether or not an artificial fraud has occurred,
    With the one or more game information detection switches,
    Detect gaming situation,
    The security sensor according to any one of claims 1 to 4, wherein the one or more security sensors according to any one of claims 1 to 4 are used to detect human fraud,
    By the interface device,
    The interface signal corresponding to the output signal of the game information detection switch, the interface signal corresponding to the output signal of the security sensor according to any one of claims 1 to 4, and the abnormality detection output means according to claim 7 Transmit a warning signal by
    By the control device,
    The interface signal corresponding to the output signal of the game information detection switch transmitted by the interface device, the interface signal corresponding to the output signal of the security sensor according to any one of claims 1 to 4, and the claim 7 Or whether the gaming machine is in a normal gaming state, whether the gaming information detection switch or the security sensor is disconnected, or in a short-circuited state, based on a warning signal from the abnormality detection output means described in 1. Or a program that executes a process to determine whether or not human fraud has occurred.
JP2009024137A 2009-02-04 2009-02-04 Security sensor, gaming machine, security device, security method, and program Active JP5311119B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009024137A JP5311119B2 (en) 2009-02-04 2009-02-04 Security sensor, gaming machine, security device, security method, and program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009024137A JP5311119B2 (en) 2009-02-04 2009-02-04 Security sensor, gaming machine, security device, security method, and program

Publications (2)

Publication Number Publication Date
JP2010178853A JP2010178853A (en) 2010-08-19
JP5311119B2 true JP5311119B2 (en) 2013-10-09

Family

ID=42760879

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009024137A Active JP5311119B2 (en) 2009-02-04 2009-02-04 Security sensor, gaming machine, security device, security method, and program

Country Status (1)

Country Link
JP (1) JP5311119B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5250605B2 (en) * 2010-11-02 2013-07-31 株式会社藤商事 Game machine
JP2012152425A (en) * 2011-01-27 2012-08-16 Takao Co Ltd Pinball game machine
JP5633009B2 (en) * 2011-02-10 2014-12-03 株式会社ソフイア Game machine
JP4808291B1 (en) * 2011-02-18 2011-11-02 株式会社 エニイワイヤ Sensor head structure
JP5380657B2 (en) * 2011-11-21 2014-01-08 株式会社ソフイア Game machine
JP5597799B2 (en) * 2012-02-08 2014-10-01 株式会社高尾 Bullet ball machine
JP6564749B2 (en) * 2016-09-07 2019-08-21 株式会社ニューギン Game machine

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005312531A (en) * 2004-04-27 2005-11-10 Sankyo Kk Game machine
JP4288600B2 (en) * 2004-04-30 2009-07-01 オムロン株式会社 Interface circuit and interface method
JP5045990B2 (en) * 2006-10-20 2012-10-10 オムロン株式会社 Interface circuit and operation method of interface circuit

Also Published As

Publication number Publication date
JP2010178853A (en) 2010-08-19

Similar Documents

Publication Publication Date Title
US9967104B2 (en) Detecting ground isolation fault in ethernet PoDL system
US8330469B2 (en) Battery voltage monitoring apparatus
US5969529A (en) Electronic apparatus having battery power source
CN101312304B (en) Power transmission device and electronic instrument
EP1557682B1 (en) Test mode activation by phase comparison
KR100480916B1 (en) Input buffer circuit for reducing current of SSTL interface input device
US7188040B2 (en) Physical quantity sensor with trimming function
US8513836B2 (en) Drive control device for an electric load
JP4445510B2 (en) Wiring abnormality detection device
TWI625709B (en) Timing controller, display system including the same, and method of use thereof
US7668995B2 (en) IIC bus communication system capable of suppressing freeze of IIC bus communication and method for controlling IIC bus communication
KR101845911B1 (en) Monitoring circuit of battery voltage
US8045626B2 (en) Differential transmitter, differential receiver, signal transmitter, and signal transmitting system
JP4245904B2 (en) Voltage detection circuit
KR100863257B1 (en) Battery connection detection circuit
US7280333B2 (en) Method and device for short circuit or open load detection
US20060077742A1 (en) Memory devices configured to detect failure of temperature sensors thereof and methods of operating and testing same
JP4986395B2 (en) Battery pack and portable electronic device
KR20120081193A (en) Power saving for hot plug detect
WO2015083096A1 (en) A sensor probe and related systems and methods
US8598918B2 (en) Differential communication device
US7508242B2 (en) Driving circuit that eliminates effects of ambient temperature variations and increases driving capacity
KR20090009884A (en) Power ok distribution for multi-voltage chips
US20090019330A1 (en) Integrated circuit having built-in self-test features
KR20050062372A (en) Voltage generation circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130319

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130321

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130606

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130619

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5311119

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150