JP2008270690A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2008270690A JP2008270690A JP2007115356A JP2007115356A JP2008270690A JP 2008270690 A JP2008270690 A JP 2008270690A JP 2007115356 A JP2007115356 A JP 2007115356A JP 2007115356 A JP2007115356 A JP 2007115356A JP 2008270690 A JP2008270690 A JP 2008270690A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- external electrode
- mounting
- solder
- face
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
【課題】めっきを施さなくても外部電極の端面に半田フィレットを安定して形成できる半導体装置を提供する。
【解決手段】2点鎖線26に沿って、樹脂封止体25における金属板23の剥離面にV字の溝を形成する。V字型の溝の形成には、刃先がV字型であるブレード27を使用する。次に、切断用ブレード28を使用して、樹脂封止体25を2点鎖線26に沿って切断する。そして、一つの樹脂封止体25が分割され、半導体装置1が完成する。
【選択図】図5
【解決手段】2点鎖線26に沿って、樹脂封止体25における金属板23の剥離面にV字の溝を形成する。V字型の溝の形成には、刃先がV字型であるブレード27を使用する。次に、切断用ブレード28を使用して、樹脂封止体25を2点鎖線26に沿って切断する。そして、一つの樹脂封止体25が分割され、半導体装置1が完成する。
【選択図】図5
Description
本発明は、表面実装型の半導体装置に関する。
樹脂封止体の剥離面のNi層に半田接続用のSn−Pb層を成膜した後、樹脂封止体を分割する半導体装置が従来技術として知られている(特許文献1)。この半導体装置では、個片化した後にSn−Pb層を成膜する必要がないので、半導体装置の製造コストが安くなる。
特開2006−278914号公報
上記特許文献1に記載されている半導体装置では、外部電極の端面(樹脂封止体の切断面)には、Sn−Pb層は成膜されない。これにより、クリーム半田を利用して半導体装置を実装するとき、外部電極の端面にクリーム半田が密着せず、半田フィレットが形成されない場合がある。このため、半導体装置の接着強度が弱くなるという問題点がある。
(1)請求項1の発明は、半導体素子と、半導体素子と電気的に接続する外部電極とを備え、半導体素子と外部電極とが樹脂によって封止されている半導体装置であって、外部電極は、半導体装置の実装面に露出しており、外部電極の端面は、半導体装置の側面に露出しており、半導体装置の実装面と鈍角をなすことを特徴とする。
(2)請求項2の発明は、請求項1に記載の半導体装置において、外部電極は、電鋳により、またはリードフレームにより形成されることを特徴とする。
(3)請求項3の発明は、請求項1または2に記載の半導体装置において、面実装するために使用するクリーム半田ペーストに含まれる半田ボールの平均直径または最大直径をRとし、外部電極の端面の幅をLとし、外部電極の端面と半導体装置の実装面とのなす角度をθとした場合、L×sin(π−θ)≧Rの関係を有することを特徴とする。
(4)請求項4の発明は、請求項1または2に記載の半導体装置において、面実装するために使用するクリーム半田ペーストに含まれる半田ボールの平均直径または最大直径をRとし、外部電極の端面の幅をLとし、外部電極の端面と半導体装置の実装面とのなす角度をθとした場合、L×cos(π−θ)≧Rの関係を有することを特徴とする。
(5)請求項5の発明は、請求項1または2に記載の半導体装置において、半田を使用して半導体装置を基板に面実装したとき、半田の基板に対する接触角をθ1とした場合、外部電極の端面と半導体装置の実装面とのなす角度は、(π−θ1)以上であることを特徴とする。
(6)請求項6の発明は、請求項1乃至5のいずれか1項に記載の半導体装置において、外部電極の端面の表面は、外部電極の実装面側の表面より粗いことを特徴とする。
(2)請求項2の発明は、請求項1に記載の半導体装置において、外部電極は、電鋳により、またはリードフレームにより形成されることを特徴とする。
(3)請求項3の発明は、請求項1または2に記載の半導体装置において、面実装するために使用するクリーム半田ペーストに含まれる半田ボールの平均直径または最大直径をRとし、外部電極の端面の幅をLとし、外部電極の端面と半導体装置の実装面とのなす角度をθとした場合、L×sin(π−θ)≧Rの関係を有することを特徴とする。
(4)請求項4の発明は、請求項1または2に記載の半導体装置において、面実装するために使用するクリーム半田ペーストに含まれる半田ボールの平均直径または最大直径をRとし、外部電極の端面の幅をLとし、外部電極の端面と半導体装置の実装面とのなす角度をθとした場合、L×cos(π−θ)≧Rの関係を有することを特徴とする。
(5)請求項5の発明は、請求項1または2に記載の半導体装置において、半田を使用して半導体装置を基板に面実装したとき、半田の基板に対する接触角をθ1とした場合、外部電極の端面と半導体装置の実装面とのなす角度は、(π−θ1)以上であることを特徴とする。
(6)請求項6の発明は、請求項1乃至5のいずれか1項に記載の半導体装置において、外部電極の端面の表面は、外部電極の実装面側の表面より粗いことを特徴とする。
本発明によれば、めっきを施さなくても外部電極の端面に半田フィレットを安定して形成することができる。
本発明の実施形態の半導体装置1の構造について図1を参照して説明する。図1(a)は半導体装置1の底面図である。図1(b)は、図1(a)のA−A断面図である。2は半導体素子、3は外部電極、4はダイパッドである。ダイパッド4には不図示のボンディング剤が塗布され、半導体素子2はダイパッド4の略中央に搭載されて固着される。
外部電極3およびダイパッド4は電鋳によって形成される。外部電極3およびダイパッド4は、主にNiからなり、外部電極3の実装面3b側にはSn−Pb層が、実装面3bと反対側(ボンディング面3c)にはAg層が形成される。Ag層は、外部電極3とワイヤ5との接続強度を大きくするために形成される。Sn−Pb層は、半田と接続する際の濡れ性向上のために形成される。外部電極3およびダイパッド4におけるNi層の厚さは50〜80μm、Ag層の厚さは約2.5μm、Sn−Pb層の厚さは3〜20μmである。外部電極3の端面3aは、半導体装置1の実装面1aに対して鈍角をなすように形成される。半導体素子2と外部電極3とはAuのワイヤ5によって電気的に接続している。
半導体素子2、ワイヤ5、外部電極3およびダイパッド4は、エポキシ樹脂などからなる樹脂6によって封止される。半導体装置1の実装面1aには、図1(a)に示すように、外部電極3およびダイパッド4が露呈している。
次に本発明の実施形態の半導体装置1の製造方法について、図2〜図5を参照して説明する。本発明の実施形態の半導体装置1の製造方法は、金属層形成工程と、半導体素子実装工程と、樹脂封止工程と、金属板剥離工程と、分割工程とからなる。
(イ)金属層形成工程
金属層形成工程について、図2(a)〜(d)を参照して説明する。
図2(a)に示すように、可撓性を有する金属板21の両面にレジスト22を塗布またはラミネートする。金属板21は、厚さ約0.1mmの平板状のJIS規格のSUSステンレス鋼板またはCu板の金属薄板などからなる。次にアクリルフィルムベースのパターンマスクフィルムを密着させ、紫外線により露光する。そして、現像し、図2(b)に示すように、金属層を形成する部分のレジスト22を除去する。金属板21の一方の面には金属層を形成しないので、レジスト22によって全面が覆われる。
金属層形成工程について、図2(a)〜(d)を参照して説明する。
図2(a)に示すように、可撓性を有する金属板21の両面にレジスト22を塗布またはラミネートする。金属板21は、厚さ約0.1mmの平板状のJIS規格のSUSステンレス鋼板またはCu板の金属薄板などからなる。次にアクリルフィルムベースのパターンマスクフィルムを密着させ、紫外線により露光する。そして、現像し、図2(b)に示すように、金属層を形成する部分のレジスト22を除去する。金属板21の一方の面には金属層を形成しないので、レジスト22によって全面が覆われる。
レジスト22が塗布またはラミネートされた金属板21にスズ−鉛合金めっきを行い、金属板21の露出部分にSn−Pb層を形成する。次に金属板21にニッケルめっきを行い、Sn−Pb層の上にNi層を形成する。さらに金属板21に銀めっきを行い、Ni層の上にAg層を形成する。以上のようにして、図2(c)に示すように、金属板21のレジスト22に被覆されていない部分に金属層23を形成する。そして、図2(d)に示すように、レジスト22を金属板21から剥離する。
(ロ)半導体素子実装工程
半導体素子実装工程について図3(a),(b)を参照して説明する。
図3(a)に示すように、半導体素子2の搭載面に不図示のボンディング剤を塗布した後、半導体素子2をダイパッド4に搭載する。そして、ワイヤボンディングを行い、図3(b)に示すように、半導体素子2と外部電極3とをワイヤ5によって電気的に接続する。
半導体素子実装工程について図3(a),(b)を参照して説明する。
図3(a)に示すように、半導体素子2の搭載面に不図示のボンディング剤を塗布した後、半導体素子2をダイパッド4に搭載する。そして、ワイヤボンディングを行い、図3(b)に示すように、半導体素子2と外部電極3とをワイヤ5によって電気的に接続する。
(ハ)樹脂封止工程
樹脂封止工程について、図3(c)および図4を参照して説明する。
図3(c)に示すように、樹脂封止工程では、金属板上の半導体素子2、ワイヤ5および金属層23を樹脂24で封止する。樹脂封止は次のようにして行う。図4に示すように、金属板21の半導体素子2が実装などされている面に金型41を被せる。そして、樹脂24が金型41内に注入され、金属板21に搭載された複数の半導体素子2などが一括に封止される。この樹脂封止工程では、金型41は上型の役割を果たし、金属板21は下型の役割を果たす。そして、熱処理を行い、樹脂24を硬化させた後、金型41を外す。
樹脂封止工程について、図3(c)および図4を参照して説明する。
図3(c)に示すように、樹脂封止工程では、金属板上の半導体素子2、ワイヤ5および金属層23を樹脂24で封止する。樹脂封止は次のようにして行う。図4に示すように、金属板21の半導体素子2が実装などされている面に金型41を被せる。そして、樹脂24が金型41内に注入され、金属板21に搭載された複数の半導体素子2などが一括に封止される。この樹脂封止工程では、金型41は上型の役割を果たし、金属板21は下型の役割を果たす。そして、熱処理を行い、樹脂24を硬化させた後、金型41を外す。
(ニ)金属板剥離工程
金属板剥離工程について、図3(d)を参照して説明する。
樹脂封止が完了した後は、図3(d)に示すように、樹脂24から金属板21を剥離する。金属板21は可撓性を有するので、容易に剥離することができる。この金属板21を剥離したものを以下、樹脂封止体25と呼ぶ。
金属板剥離工程について、図3(d)を参照して説明する。
樹脂封止が完了した後は、図3(d)に示すように、樹脂24から金属板21を剥離する。金属板21は可撓性を有するので、容易に剥離することができる。この金属板21を剥離したものを以下、樹脂封止体25と呼ぶ。
(ホ)分割工程
分割工程について、図5(a)〜(c)を参照して説明する。分割工程はダイヤモンドブレード・ダイシング法で行い、2点鎖線26に沿って、樹脂封止体25を分割する。
分割工程について、図5(a)〜(c)を参照して説明する。分割工程はダイヤモンドブレード・ダイシング法で行い、2点鎖線26に沿って、樹脂封止体25を分割する。
図5(a)のに示すように、2点鎖線26に沿って、樹脂封止体50における金属板21の剥離面25aにV字の溝を形成する。V字型の溝の形成には、刃先がV字型であるブレード(面取り用V型ブレード)27を使用する。ブレードのV字の刃先角が外部電極3の端面3aの実装面1aに対する鈍角を形成する角度に応じて決定される。図5(b)に示すように、切断用ブレード28を使用して、樹脂封止体50を2点鎖線26に沿って切断する。そして、図5(c)に示すように、一つの樹脂封止体25が分割され、半導体装置1が完成する。
次に図6を参照して、本発明の実施形態における半導体装置1のクリーム半田63による回路基板61の面実装について説明する。
図6(a)に示すように、回路基板61にクリーム半田ペースト62を塗布した後、半導体装置1をクリーム半田ペースト上に搭載する。半導体装置1を搭載すると、外部電極3の端面3aと回路基板61とによってクリーム半田ペースト62は挟まれるので、図6(b)に示すように、クリーム半田ペースト62は外部電極3の端面3aに接触する。
半導体装置1を搭載した後、回路基板61をリフロー炉に通して熱処理すると、図6(c)に示すように、クリーム半田ペースト62は焼成され、クリーム半田63になる。図6(d)は、図6(c)における外部電極3付近の拡大図である。図6(d)に示すように、外部電極3は、外部電極3の実装面3bのみならず端面3aにおいてもクリーム半田63と接合する。したがって、半田フィレットが形成されることになり、半導体装置1の回路基板61に対する接着強度は大きくなる。
比較のため、図7を参照して、従来の外部電極3の端面3dが実装面1aと直角をなす半導体装置1Aのクリーム半田63による回路基板61の面実装について説明する。
図7(a)に示すように、回路基板61にクリーム半田ペースト62を塗布した後、半導体装置1Aをクリーム半田ペースト上に搭載する。半導体装置1Aを搭載すると、図7(b)に示すように、外部電極3の端面3dから離れてクリーム半田ペースト62は盛り上がる。
半導体装置1Aを搭載した回路基板61をリフロー炉に通して熱処理すると、図7(c)に示すように、クリーム半田ペースト62は焼成され、クリーム半田63になる。図7(d)は、図7(c)における外部電極3付近の拡大図である。図7(d)に示すように、外部電極3は、外部電極3の実装面3aのみでクリーム半田63と接合しており、端面3dでは接合しない。したがって、半田フィレットは形成されず、半導体装置1の回路基板61に対する接着強度はあまり大きくならない。
以上の実施形態による半導体装置1は次のような作用効果を奏する。
(1)外部電極3の端面3aを半導体装置1の実装面1aと鈍角をなすようにした。これにより、半田63を使用して半導体装置1を面実装する場合、外部電極3の実装面3bのみならず端面3aにおいても半田63と接合する。したがって、外部電極3に半田フィレットが形成され、半導体装置1の接着強度が大きくなる。
(1)外部電極3の端面3aを半導体装置1の実装面1aと鈍角をなすようにした。これにより、半田63を使用して半導体装置1を面実装する場合、外部電極3の実装面3bのみならず端面3aにおいても半田63と接合する。したがって、外部電極3に半田フィレットが形成され、半導体装置1の接着強度が大きくなる。
また、図7に示すような従来の半導体装置1Aにおいても、半田フィレットが形成される場合があるが、安定して形成されない。一方、本願発明の半導体装置1では、安定して半田フィレットが形成され、実装に対する信頼性が向上する。
外部電極3の端面3dに安定して半田フィレットを形成するために、半導体装置1Aをバレルめっきする方法がある。しかし、この方法だと、バレルめっきにおける通電で半導体素子2を破損するおそれがある。本発明の実施形態では、そのようなバレルめっきを行わないので、半導体素子2が破損するおそれはない。
(2)刃先がV形状のブレード27を使用して樹脂封止体25にV字型の溝入れ加工をした後、樹脂封止体25を完全に切断することによって、つまり、ベベルカットによって、外部電極3の端面3aを半導体装置1の実装面1aと鈍角をなすようにした。したがって、簡単に、外部電極3の端面3aを半導体装置1の実装面1aと鈍角をなすようにすることができる。
以上の実施形態の半導体装置1を次のように変形することができる。
(1)外部電極3の端面3aを外部電極の実装面3bに比べて粗くするようにしてもよい。外部電極3の端面3aは、Sn−Pb層によって被覆されていないので半田63に対する濡れ性があまり良くない。このため、熱処理中に半田63が端面3aと接触していても端面3aと半田63との間の接合強度が弱い場合がある。しかし、端面3aを粗くすることによって、くさび効果が発生するので、このような場合も端面3aと半田63との間の接合強度を大きくすることができる。
(1)外部電極3の端面3aを外部電極の実装面3bに比べて粗くするようにしてもよい。外部電極3の端面3aは、Sn−Pb層によって被覆されていないので半田63に対する濡れ性があまり良くない。このため、熱処理中に半田63が端面3aと接触していても端面3aと半田63との間の接合強度が弱い場合がある。しかし、端面3aを粗くすることによって、くさび効果が発生するので、このような場合も端面3aと半田63との間の接合強度を大きくすることができる。
(2)クリーム半田ペースト62には、図8(b)に示すような半田ボール62Aが複数含まれている。この半田ボール62Aが溶融して半田63となる。図8(a)に示すように、外部電極3の端面3aの幅をLとし、外部電極3の端面3aと半導体装置1の実装面1aとのなす角度をθとする。端面3aの外部電極3の端面3aに溶融した半田63が接触しやすくするため、外部電極3の厚さ方向における端面3aの高さ(L×sin(π−θ))の値は、クリーム半田ペースト62に含まれる半田ボールの直径の平均値以上または最大値以上であることが好ましい。外部電極3の端面3aの部分に半田ボール62Aが入り込めるようにするためである。たとえば、図8(b)に示すように、半田ボール62Aの直径が30μmの場合、L×sin(π−θ)は30μm以上であることが好ましい。
(3)外部電極の端面3aに半田63が接触しやすくするため、半導体装置1をクリーム半田ペースト62上に搭載するとき、外部電極3の端面3aと回路基板61との間で、半田ボール62Aが挟み込まれることが好ましい。したがって、L×cos(π−θ)の値は、クリーム半田ペースト62に含まれる半田ボールの直径の平均値以上または最大値以上であることが好ましい。たとえば、図8(b)に示すように、半田ボール62Aの直径が30μmの場合、L×cos(π−θ)は30μm以上であることが好ましい。
(4)図9(a)に示すように、外部電極3の端面3aと半導体装置1の実装面1aとのなす角度をθとする。図9(b)に示すように、回路基板61上の電極61aにクリーム半田ペースト62を塗布し、リフロー炉などで熱処理した後の半田63の回路基板61に対する接触角をθ1とする。ここで、πの値と外部電極3の端面3aと半導体装置1の実装面1aとのなす角度θとの間の差分(π−θ)の値が半田63の回路基板61に対する接触角(θ1)以下であれば、溶融した半田63は外部電極3の端面3aに接触することになる。したがって、図9(c)に示すように、(π−θ)の値がθ1以下の値であることが好ましい。つまり、外部電極3の端面3aと半導体装置1の実装面1aとのなす角度θの値が、πの値と回路基板61に対する接触角(θ1)との間の差分(π−θ1)以上であることが好ましい。
(5)刃先がV形状のブレード27を使用して樹脂封止体25にV字型の溝入れ加工をした後、樹脂封止体25を完全に切断することによって、外部電極3の端面3aを半導体装置1の実装面1aと鈍角をなすようにした。しかし、刃先がV形状のブレード27の刃先部分のみで樹脂封止体25を完全に切断することによって、外部電極3の端面3aを半導体装置1の実装面1aと鈍角をなすようにしてもよい。また、樹脂封止体25を完全に切断した後、研磨で外部電極3の面取りを行うことによって、外部電極3の端面3aを半導体装置1の実装面1aと鈍角をなすようにしてもよい。さらに、図10に示すように、金属板21AにV字型の凸部100を設けることによって、外部電極3の端面3aを半導体装置1の実装面1aと鈍角をなすようにしてもよい。
(6)本発明は、外部電極3が電鋳によって形成された半導体装置1に限定されず、リードフレームから外部電極を形成した半導体装置でもよい。リードフレームの表面にはめっきが施されているものの、リードフレームの切断面である外部電極(リード)の端面にはリードフレームの基体が表れるからである。このため、リードフレームの場合も外部電極の端面に半田が密着せず、半田フィレットが形成されない場合がある。リードフレームより形成された外部電極の端面と半導体装置の実装面とのなす角度を鈍角にすることによって、このような場合も半田フィレットを形成することができる。
以上の説明はあくまで一例であり、発明は、上記の実施形態に何ら限定されるものではない。
1 半導体装置
2 半導体素子
3 外部電極
3a,3d 外部電極の端面
6,24 樹脂
21,21A 金属板
22 レジスト
23 金属層
25 樹脂封止体
27 刃先がV字型であるブレード
28 切断用ブレード
2 半導体素子
3 外部電極
3a,3d 外部電極の端面
6,24 樹脂
21,21A 金属板
22 レジスト
23 金属層
25 樹脂封止体
27 刃先がV字型であるブレード
28 切断用ブレード
Claims (6)
- 半導体素子と、
前記半導体素子と電気的に接続する外部電極とを備え、
前記半導体素子と前記外部電極とが樹脂によって封止されている半導体装置であって、
前記外部電極は、前記半導体装置の実装面に露出しており、
前記外部電極の端面は、前記半導体装置の側面に露出しており、前記半導体装置の実装面と鈍角をなすことを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記外部電極は、電鋳により、またはリードフレームにより形成されることを特徴とする半導体装置。 - 請求項1または2に記載の半導体装置において、
面実装するために使用するクリーム半田ペーストに含まれる半田ボールの平均直径または最大直径をRとし、前記外部電極の端面の幅をLとし、前記外部電極の端面と前記半導体装置の実装面とのなす角度をθとした場合、L×sin(π−θ)≧Rの関係を有することを特徴とする半導体装置。 - 請求項1または2に記載の半導体装置において、
面実装するために使用するクリーム半田ペーストに含まれる半田ボールの平均直径または最大直径をRとし、前記外部電極の端面の幅をLとし、前記外部電極の端面と前記半導体装置の実装面とのなす角度をθとした場合、L×cos(π−θ)≧Rの関係を有することを特徴とする半導体装置。 - 請求項1または2に記載の半導体装置において、
半田を使用して前記半導体装置を基板に面実装したとき、前記半田の前記基板に対する接触角をθ1とした場合、前記外部電極の端面と前記半導体装置の実装面とのなす角度は、(π−θ1)以上であることを特徴とする半導体装置。 - 請求項1乃至5のいずれか1項に記載の半導体装置において、
前記外部電極の端面の表面は、前記外部電極の実装面側の表面より粗いことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007115356A JP2008270690A (ja) | 2007-04-25 | 2007-04-25 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007115356A JP2008270690A (ja) | 2007-04-25 | 2007-04-25 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008270690A true JP2008270690A (ja) | 2008-11-06 |
Family
ID=40049769
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007115356A Pending JP2008270690A (ja) | 2007-04-25 | 2007-04-25 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008270690A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000294715A (ja) * | 1999-04-09 | 2000-10-20 | Hitachi Ltd | 半導体装置及び半導体装置の製造方法 |
JP2005038927A (ja) * | 2003-07-16 | 2005-02-10 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
-
2007
- 2007-04-25 JP JP2007115356A patent/JP2008270690A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000294715A (ja) * | 1999-04-09 | 2000-10-20 | Hitachi Ltd | 半導体装置及び半導体装置の製造方法 |
JP2005038927A (ja) * | 2003-07-16 | 2005-02-10 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5141076B2 (ja) | 半導体装置 | |
US7264997B2 (en) | Semiconductor device including inclined cut surface and manufacturing method thereof | |
JP4495916B2 (ja) | 半導体チップの製造方法 | |
JP7426440B2 (ja) | 半導体装置用基板および半導体装置 | |
JP2006165411A (ja) | 半導体装置およびその製造方法 | |
JP2005244033A (ja) | 電極パッケージ及び半導体装置 | |
JP2007048978A (ja) | 半導体装置及びその製造方法 | |
JP2006278914A (ja) | 半導体装置の製造方法、半導体装置および樹脂封止体 | |
JP4288277B2 (ja) | 半導体装置 | |
JP2022168143A (ja) | 半導体装置用基板、および半導体装置 | |
JP2008270690A (ja) | 半導体装置 | |
JP4349409B2 (ja) | 半導体チップの実装方法 | |
JP2018085487A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2006303028A (ja) | 半導体装置および半導体装置の製造方法 | |
JP4549318B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2006310570A (ja) | 半導体装置 | |
JP6418398B2 (ja) | 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法 | |
JP6913993B2 (ja) | 半導体装置用基板、半導体装置の製造方法 | |
JP7339231B2 (ja) | 半導体装置用基板、半導体装置 | |
JP2006351846A (ja) | 半導体装置およびその製造方法 | |
JP5121544B2 (ja) | 半導体発光装置 | |
JP6889531B2 (ja) | 半導体装置用基板およびその製造方法、半導体装置の製造方法 | |
JP2005236176A (ja) | 電極パッケージ及び半導体装置 | |
JP2008251596A (ja) | プリント配線基板の配線パターン | |
JP6579667B2 (ja) | 半導体装置用基板の製造方法、及び半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090108 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110329 |