JP2008269346A - データ転送システム - Google Patents

データ転送システム Download PDF

Info

Publication number
JP2008269346A
JP2008269346A JP2007112203A JP2007112203A JP2008269346A JP 2008269346 A JP2008269346 A JP 2008269346A JP 2007112203 A JP2007112203 A JP 2007112203A JP 2007112203 A JP2007112203 A JP 2007112203A JP 2008269346 A JP2008269346 A JP 2008269346A
Authority
JP
Japan
Prior art keywords
data
data transfer
divided
transfer
divided data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007112203A
Other languages
English (en)
Other versions
JP5121291B2 (ja
Inventor
Hideo Inoue
英郎 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuflare Technology Inc
Original Assignee
Nuflare Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuflare Technology Inc filed Critical Nuflare Technology Inc
Priority to JP2007112203A priority Critical patent/JP5121291B2/ja
Priority to US12/103,732 priority patent/US7899953B2/en
Priority to KR1020080035966A priority patent/KR100962950B1/ko
Publication of JP2008269346A publication Critical patent/JP2008269346A/ja
Application granted granted Critical
Publication of JP5121291B2 publication Critical patent/JP5121291B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G06F13/378Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a parallel poll method
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/12Digital output to print unit, e.g. line printer, chain printer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Electron Beam Exposure (AREA)
  • Bus Control (AREA)

Abstract

【課題】データ転送装置と電子ビーム描画装置との間で制御データの処理順番を制御して、メモリサイズに依存しない高速の転送処理を実現させるデータ転送システムを提供することを課題とする。
【解決手段】データ生成端末1a〜1nで生成された分割データをホスト端末1によってランダムにデータ転送装置2a〜2cに送信し、パラメータリスト生成部22によって分割データを転送する順番を制御するパラメータリストを生成し、汎用の高速データ転送バス26を介して、DMA転送された分割データを転送処理部23が、上記パラメータリストに従って電子ビーム描画装置3に転送するデータ転送システムを提供する。
【選択図】図1

Description

本発明は、データ転送装置を介して制御データを所定の装置に転送するデータ転送システムに関し、特に、大容量の制御データを高速に転送するデータ転送システムに関する。
制御用ワークステーションで生成された大容量の制御データをデータ転送装置を介して被制御装置側に転送する場合、トータルスループットを向上させるために、高速データ転送が要求される。
この被制御装置として電子ビーム描画装置を例に説明すると、従来、制御用ワークステーションとデータ転送装置のインターフェースとのコネクション処理について、データ転送コマンド及び指定アドレスに書き込むデータをセットにしたサブコマンドと、サブコマンドの個数、語数、コントロールバイト、情報の転送時間等が含まれる複合コマンドヘッダを有する複合コマンドとを一つのフレームに作成し、このフレームを上記インターフェースに送信し、送信完了後に、インターフェース側から制御用ワークステーション側に応答コマンドを送信するデータ転送システム(データ転送方法、電子線装置)が提案されていた(例えば、特許文献1参照)。
このシステムによれば、コマンドデータの転送の都度、コネクション処理をする必要がなくなり、実効的な転送速度を速くすることができる。
ところで、上記従来のデータ転送システム(図5参照)は、制御用ワークステーション4とデータ転送装置5との間のコネクション処理に関するものであるが、近年は、データ転送装置側でショット展開まで行うようになっているため、システム全体のスループットを向上させるためには、データ転送装置5と電子ビーム描画装置7との間のデータ転送速度も向上させる必要がある。
データ転送装置5と電子ビーム描画装置7との間のデータ転送は、大容量の制御データを転送する帯域を確保するために、この制御データを分割し、各分割データをデータ転送装置5に設けた複数のインターフェースから、各インターフェースに対応する複数の専用バスを介して、電子ビーム描画装置7のメモリ71に直接転送していた。例えば、1の専用バスにおけるデータ転送速度が200MB/sだとすると、制御データ全体で500MB/sを超える場合は、3つのインターフェース51a、51b及び51cと3つの専用バス6a、6b及び6cが必要になる。
メモリ71は、3つのモジュール71a、71b及び71cに分割され、各々専用バス6a、6b及び6cに対応している。各モジュール71a、71b及び71cに格納された上記分割データに基づき、電子ビーム描画装置7を制御してフレームF1の矢印方向にステージを移動させてストライプの描画を行なう。1のストライプデータによる描画が終了すると、描画ステージが隣接するストライプ領域にステップ送りされ、新たなストライプ領域に割り当てられるストライプデータに基づき描画が行なわれる。以後、連続的に移動してこの描画動作を繰り返すことにより、所望のデバイスパターンをウェーハ上に描画する。
特開2005−94412号公報(請求項1、第4頁)
しかし、ストライプの描画方向のステージ移動速度は、ストライプ内で最も高いショット密度によって決まるため、上記従来の転送システムでは、一部の分割データの転送が遅れると、メモリの一部が開放されていても、分割データの処理の順番を維持するために同期をとる関係上、開放されたメモリを順次使用することができず、分割データの転送が停止し、全体の処理時間に無駄が生じるという不都合があった。
たとえば、図5のフレームF2では、領域I及び領域IIIのショット密度に比べて、領域IIのショット密度が非常に高いため、フレームF2のステージ移動速度は、領域IIによって決定される。
領域Iに対応する分割データはモジュール71aに、領域IIに対応する分割データはモジュール71bに、領域IIIに対応する分割データはモジュール71cに格納されている。
したがって、フレームF2では、領域I及び領域IIIの描画処理が終了しても、領域IIの描画処理が終了するまでは、モジュール71a及び71cに転送される次の分割データに基づいて描画処理を進めることができず、次のストライプ領域へのステップ送りを停止せざるをえなかった。
また、電子ビーム描画装置のメモリが、モジュール単位に上記複数の専用バスと1対1で直結しているため、転送される分割データは、メモリ(モジュール)容量の制限を受けるという不都合もあった。仮に、上記メモリ容量を超えるデータが転送されると、電子ビーム描画装置の処理が停止してしまうという不具合もあった。
上記のような問題点は、電子ビーム描画装置に限らず、大容量の制御データを分割して、分割データの処理順番を制御する必要があるデータ転送システムに等しく生じる問題である。
そこで、本発明は以上のような従来技術の欠点に鑑み、大容量の制御データを分割し、データ転送装置と電子ビーム描画装置等の被制御装置との間で上記分割データの処理順番を制御して、メモリサイズに依存しない高速の転送処理を実現させるデータ転送システムを提供することを課題とする。
本発明にかかるデータ転送システムは、装置制御データの分割データを生成する複数のデータ生成端末と、各データ生成端末と通信自在に接続され、各分割データの送信制御を行なうホスト端末と、上記の分割データをランダムに受信してメモリに格納し、汎用の高速データ転送バスに対応した拡張カードから上記の分割データを転送するデータ転送装置と、転送された分割データによって制御される所定の装置とを備え、上記のデータ転送装置は、メモリに格納された分割データから、所定の装置を制御するために、前記分割データを構成する情報のうち、転送する順番を特定する情報を読み出して、転送パラメータリストを生成するパラメータリスト生成手段と、拡張カードにこのパラメータリストを設定し、上記のメモリから高速データ転送バスを介してDMA転送された分割データを受信して、設定されたパラメータリストに記録された順番に従って分割データを所定の装置側のメモリに転送する転送処理手段とを有していることを特徴とする。
上述のホスト端末、データ生成端末、データ転送装置は、いずれも汎用のパーソナルコンピュータを使用すればよく、データ転送装置の高速データ転送バスは、汎用のパーソナルコンピュータで採用されているバス規格、すなわち、PCI−XバスまたはPCIexpressであればよい。
この構成によれば、分割データを処理する順番を自動的に制御しつつ、高速転送することができる。
また、上述の分割データを転送する順番の情報は、たとえば、アドレス情報とデータサイズ情報とを各分割データから抽出すればよい。
さらに、上述の大容量の制御データは、データ転送装置を複数使用することにより、さらに処理能力が向上するが、この場合、1のデータ転送装置で、転送先アドレスが連続していない複数の分割データを受信しても、上記パラメータリストを生成することができない。
そこで、各データ転送装置の最大メモリサイズを超えない範囲で、連続するアドレス情報を有する複数の分割データをランダムにグループ化したブロックデータを形成し、このブロックデータ単位に各データ転送装置に送信する送信制御手段を上記ホスト端末が備えるようにすればよい。
なお、ブロックデータ内の分割データは、転送時に、パラメータリストによって転送の順番が制御されるので、上記の通り、データ転送装置で受信するときには、ランダムにグループ化されていてよい。
また、上述の分割データの受信からパラメータリストの設定までの処理を実行している間は、データ転送装置は、被制御装置にデータを転送することができない。そこで、ブロックデータの転送とパラメータリストの生成及び設定とを異なるデータ転送装置で並行して処理し、順次連続して分割データが転送されるようにするために、ホスト端末の送信制御手段が、各データ生成端末から上記ブロックデータの送信のタイミングを制御すればよい。
さらに、上述のブロックデータが、被制御装置側のメモリサイズを超えていると、転送処理が停止する。そこで、被制御装置のメモリを一次元配列の複数のモジュールに分割して、各モジュールに多次元的にアドレスを付与するメモリバンクを形成し、ブロックデータが転送されると、ブロックデータを構成する各分割データを連続したアドレス空間に格納するために、アドレスを切換える切換手段を上記被制御装置に設ければよい。
以上の説明から明らかなように、本発明にかかるデータ転送システムは、大容量の制御データを分割し、データ転送装置と電子ビーム描画装置等の被制御装置との間で分割データの処理順番を制御して、高速の転送処理の実現が可能になるという効果を奏する。
また、被制御装置側にメモリバンクを形成することにより、物理的なメモリサイズに制限されずに、複数のデータ転送装置から順次連続して分割データを転送することができるという効果を奏する。
本実施の形態では、本発明にかかるデータ転送システムにつき、電子ビーム描画装置を制御するデータ転送システムによって説明するが、大容量の制御データを分割して、分割データの処理順番を制御するデータ転送システムであれば、電子ビーム描画装置以外のものでも適用可能である。
図1を参照して、1は、本発明にかかるデータ転送システムにおいて、制御データを分割した分割データの送信制御を行なうホスト端末である。この分割データは、ホスト端末1と通信自在にクラスター接続された複数データ生成端末1a、1b、1c…1nによって生成される。
各データ生成端末1a、1b、1c…1nによって生成された分割データは、ホスト端末1の指令によってランダムにデータ転送装置2a、2b、2cに送信される。
データ転送装置2b、2cは、2aと同じ構成であるため、以下、2aの構成について説明する。
21は、データ端末装置2aのメモリであり、ランダムに送信された上記複数の分割データがCPU24の命令により格納される場所である。
メモリ21に格納された分割データから、転送する順番の情報をパラメータリスト生成部22が読み出して、転送順番のメニューとなるパラメータリストを生成する。
パラメータリスト生成部22で生成されたパラメータリストは、転送処理部23に設定される。この転送処理部23は、たとえば、FPGA(Field Programmable Gate Array)プロセッサをベースにした拡張カード(汎用のパーソナルコンピュータに搭載可能なPCI−Xカード、PCIexpressカードなど)であればよい。この場合、転送処理部23の処理は、プログラムされたFPGAモジュールによって実行される。
メモリ21に格納された各分割データは、CPU24の制御に基づき、チップセット25を介して転送処理部23に伝送される。チップセット25は、メモリ21とCPU24との間の制御を行なうメモリ制御部25aと、CPU24からメモリ21に格納されている分割データの読み込み要求に従って、バスマスタとしてCPU24に代わりDMA転送を制御するDMA制御部25bと、上述の拡張カードの接続制御を行なうバス制御部25cとを有する。
上述の分割データは、チップセット25と転送処理部23との間を高速データ転送バス26を介してDMA転送される。高速データ転送バス26は、上述の拡張カードに対応するPCI−XバスまたはPCIexpressバスであればよい。
パラメータリストが設定された転送処理部23では、分割データを受信すると、パラメータリストに記録された順番に従って分割データを電子ビーム描画装置3に転送する。
なお、ホスト端末1、データ生成端末1a、1b、1c…1n、データ転送装置2a、2b、2cは、いずれも汎用のパーソナルコンピュータを使用することができる。従って、図5で説明した制御用ワークステーション4とインターフェース51a、51b及び51cと専用バス6a、6b及び6cを備えたデータ転送装置5とから構成される従来のデータ転送システムに比べて、システム構築にかかるコストを抑えることができる。
電子ビーム描画装置3のメモリ31は、一次元配列の複数のモジュールに分割し、各モジュールに多次元的にアドレスが付与される複数のメモリバンク31a、31b、31c…31nが形成されている。
電子ビーム描画装置3に転送された各分割データは、アドレス情報に従って所定のメモリバンクにアクセスするために、切換部32によって上記所定のメモリバンクが割り当てられる。メモリ31に格納された分割データは、適宜電子ビーム描画装置本体33の描画動作を制御し、所望のパターンの描画を得ることができる。
図2は、上記パラメータリストのイメージ図を示したものである。分割データは、転送順番に関係なく、メモリ21にランダムに格納される。図2では、メモリ21に分割データ2、分割データ1、分割データ3…分割データnという順番で格納されているが、電子ビーム描画装置3に転送するときには、分割データ1、分割データ2、分割データ3…分割データnに並び替える必要があるとする。
そこで、パラメータリスト生成手段22は、メモリ21に格納されている分割データ2、分割データ1、分割データ3…分割データnのアドレス情報及びサイズ情報を抽出し、転送する順番、すなわち、分割データ1、分割データ2、分割データ3…分割データnの順番に各分割データのアドレス情報及びサイズ情報を並び替えたパラメータリストを生成する。
以下、図1、図2を参照しつつ、図3(a)を使用して、データ転送処理のフローを説明する。
データ生成端末1a、1b、1c…1nにより、複数の分割データが生成されると(S1)、ホスト端末1の送信制御に基づいてアドレスが連続した分割データをランダムにデータ転送装置2に送信する(S2)。
データ転送装置2で分割データを受信して(S3)、メモリ21に格納する(S4)。ランダムに格納された分割データから、アドレス情報、サイズ情報を抽出してパラメータリストを生成する(S5)。生成されたパラメータリストは、転送処理部23に設定される(S6)。
転送処理部23からメモリ21に分割データの転送要求信号を送信すると(S7)、メモリ21から転送処理部23に分割データがDMA転送される(S8)。
データ転送装置2は、パラメータリストの順番に従って分割データを電子ビーム描画装置3に転送する(S9)。
電子ビーム描画装置3では、この分割データを受信し(S11)、装置を制御して(S12)、所定のパターンが描画される。
このデータ転送処理の終了の有無を判断し(S10)、終了しない限り、S9とS10の処理を繰り返す。データ転送の終了が判断されると、終了フラグを立てて電子ビーム描画装置3に終了フラグ信号を送信する(S13)。
電子ビーム描画装置3で、上記終了フラグ信号を受信すると(S14)、終了フラグの応答信号をデータ転送装置2に送信する(S15)。
データ転送装置では、上記応答信号を受信すると(S16)、メモリ21を開放し(S17)、次の分割データを受信する準備ができる。
図3(b)は、複数のデータ転送装置を設けた場合のデータ転送のタイミングチャートを示した図である。
図3(a)は、1台のデータ転送装置の転送処理フローを示したものであるが、S3〜S7の処理(以下「パラメータリスト設定処理」という)を実行している間は、CPUがこの処理に占有され、S8〜S17の処理(以下「データ転送処理」という)は実行できない。
そこで、複数のデータ転送装置を設けて、パラメータリスト設定処理とデータ転送処理とを異なるデータ転送処理装置で並行して処理し、順次連続して分割データが転送されるようにすればよい。
この連続した分割データ転送処理は、ホスト端末1(図1参照)の送信制御手段(図示せず)により、分割データの送信のタイミングを各データ転送装置に対してずらして行なえばよい。すなわち、上記送信制御手段は、第1データ転送装置1に分割データを送信した後、所定のタイミングで第2データ転送装置に別の分割データを送信する。
上述の所定のタイミングは、第1データ転送装置でパラメータリスト設定処理1が実行され、データ転送処理1の終了後、略連続して第2データ転送装置によるデータ転送処理2を開始することができるようなタイミングである。
第3データ転送装置でも、第2転送装置によるデータ転送処理2の終了後、略連続して第3データ転送装置によるデータ転送処理3を開始できるようなタイミングで、分割データを第3データ転送装置に送信すればよい。
上述した3つのデータ転送装置の動作周期を所定のタイミングでずらすことにより、データ転送処理1からデータ転送処理3までの連続したt時間でデータ転送を実行することができるため、従来のように間欠的にデータ転送処理する場合に比べて、高速のデータ転送を実現することができる。
図4は、分割データの転送動作を示したものである。本実施の形態では、分割データ1から分割データ5を複数のデータ転送装置で転送する形態を例として示した。なお、いずれの分割データも重複して記載されているが、2点鎖線で囲まれたものは動作履歴を示すものであり、実際に存在する場所には、実線で囲まれたもので示している。
分割データ1はデータ生成端末1a、分割データ2はデータ生成端末1b、分割データ3はデータ生成端末1c、分割データ4はデータ生成端末1d、分割データ5はデータ生成端末1eによってそれぞれ生成され、ホスト端末1によってデータ転送装置2a及び2bに送信される。
なお、分割データを電子ビーム描画装置3に転送する順番は、分割データ1→分割データ2→分割データ3→分割データ4→分割データ5の順番とする。
この場合、データ転送装置2aまたは2bで、アドレスが連続していない複数の分割データを受信しても、パラメータリストを生成することができない。
そこで、データ転送装置2aまたは2bの最大メモリサイズを超えない範囲で、アドレスが連続した複数の分割データをランダムにグループ化してブロックデータを形成し、このブロックデータ単位に各データ転送装置に送信すればよい。
データ転送装置2aの最大メモリサイズが、分割データ1から分割データ3までを格納することが可能な場合、分割データ1から分割データ3をブロックデータB1として格納する。同様に、データ転送装置2bでは、分割データ4、5をブロックデータB2として格納する。
上記ブロックデータ内の分割データは、転送時にパラメータリストによって順番が制御されるので、データ転送装置2a及び2bに格納するときは、ランダムになっていてもよい。本実施の形態では、データ転送装置2aの格納時には、分割データ1、分割データ3、分割データ1の順番で格納され、データ転送装置2bの格納時には、分割データ5、分割データ4の順番で格納されている。
ブロックデータB1及びブロックデータB2は、データ転送装置2aまたはデータ転送装置2bから電子ビーム描画装置3に転送されるときには、分割データの順番が制御されている。
電子ビーム描画装置3のメモリ31は、複数のメモリバンク31a、…31nが形成され、各分割データは、転送される順番に従って切換部32の切換処理により、連続するアドレス空間として割り当てられる各メモリバンクに順次格納される。すなわち、メモリバンク31aに分割データ1が収納され、次いでメモリバンク31bに分割データ2が収納される。
図4では、分割データ1、分割データ2は、既に電子ビーム描画装置3を制御するためにメモリ31から読み出され、分割データ1が格納されていたメモリバンク31aに分割データ3の一部が格納され、分割データ2が格納されていたメモリバンク31bに分割データ3の残部がこれから格納される状態を示している。このように、開放されたメモリバンクに順次分割データを格納するため、メモリサイズに依存することなく、膨大な制御データでも対応可能になる。
分割データ3は、本来、メモリバンク31cに格納されるべきであるが、メモリバンク31cが故障等により不具合がある場合は、切換部32は、メモリバンク31cを排除してアドレスを割り当てることができる。このように、故障等により、特定のメモリバンクをスキップしても、十分に機能させるようにするために、さらには、電子ビーム描画装置3内部の収納スペースやコストを考慮すると、少なくとも、メモリバンクは4つ以上備えるものが好ましい。
なお、各メモリバンクに格納する分割データのデータ量は、描画速度によって可変である。
本発明にかかるデータ転送システムの構成ブロック図 パラメータリストのイメージ図 (a)データ転送処理のフロー図、(b)複数のデータ転送装置を設けた場合のデータ転送のタイミングチャートを示した図 分割データの転送動作を示した図 従来のデータ転送システムの構成概略図
符号の説明
1 ホスト端末
1a〜1n データ生成端末
2a〜2c データ転送装置
3 電子ビーム描画装置

Claims (5)

  1. 装置制御データの分割データを生成する複数のデータ生成端末と、各データ生成端末と通信自在に接続され、各前記分割データの送信制御を行なうホスト端末と、前記分割データをランダムに受信してメモリに格納し、汎用の高速データ転送バスに対応した拡張カードから、前記分割データを転送するデータ転送装置と、転送された分割データによって制御される所定の装置とを備え、前記データ転送装置は、前記メモリに格納された分割データから、前記所定の装置を制御するために、前記分割データを構成する情報のうち、転送する順番を特定する情報を読み出して、転送パラメータリストを生成するパラメータリスト生成手段と、前記拡張カードにこのパラメータリストを設定し、前記メモリから前記高速データ転送バスを介して、DMA転送された分割データを受信し、設定されたパラメータリストに記録された順番に従って、前記分割データを前記所定の装置側のメモリに転送する転送処理手段とを有していることを特徴とするデータ転送システム。
  2. 前記パラメータリストは、各分割データからアドレス情報とデータサイズ情報とを抽出して構成されたものであることを特徴とする請求項1記載のデータ転送システム。
  3. 前記データ転送装置を複数備え、前記ホスト端末は、各データ転送装置の最大メモリサイズを超えない範囲で、連続するアドレス情報を有する複数の分割データをランダムにグループ化したブロックデータを形成し、前記ブロックデータ単位に任意のデータ転送装置に送信する送信制御手段を備えていることを特徴とする請求項1または請求項2記載のデータ転送システム。
  4. 前記ブロックデータの転送とパラメータリストの生成及び設定とが、異なるデータ転送装置によって並行して処理され、順次連続して分割データが転送されるようにするために、前記送信制御手段は、各データ生成端末から前記ブロックデータの送信のタイミングを制御するものであることを特徴とする請求項1から請求項3記載までのいずれかに記載のデータ転送システム。
  5. 前記所定の装置側のメモリを一次元配列の複数のモジュールに分割し、各モジュールに多次元的にアドレスを付与するメモリバンクが形成され、前記所定の装置は、前記ブロックデータが転送されると、前記ブロックデータを構成する各分割データを連続したアドレス空間に格納するために、アドレスを切換える切換手段を備えたことを特徴とする請求項1から請求項4までのいずれかに記載のデータ転送システム。
JP2007112203A 2007-04-20 2007-04-20 データ転送システム Active JP5121291B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007112203A JP5121291B2 (ja) 2007-04-20 2007-04-20 データ転送システム
US12/103,732 US7899953B2 (en) 2007-04-20 2008-04-16 Data transfer system
KR1020080035966A KR100962950B1 (ko) 2007-04-20 2008-04-18 데이터 전송 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007112203A JP5121291B2 (ja) 2007-04-20 2007-04-20 データ転送システム

Publications (2)

Publication Number Publication Date
JP2008269346A true JP2008269346A (ja) 2008-11-06
JP5121291B2 JP5121291B2 (ja) 2013-01-16

Family

ID=39873361

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007112203A Active JP5121291B2 (ja) 2007-04-20 2007-04-20 データ転送システム

Country Status (3)

Country Link
US (1) US7899953B2 (ja)
JP (1) JP5121291B2 (ja)
KR (1) KR100962950B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012150544A (ja) * 2011-01-17 2012-08-09 Nec Computertechno Ltd 情報処理装置、データ転送方法、及び情報処理システム

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9087036B1 (en) 2004-08-12 2015-07-21 Sonics, Inc. Methods and apparatuses for time annotated transaction level modeling
US8504992B2 (en) * 2003-10-31 2013-08-06 Sonics, Inc. Method and apparatus for establishing a quality of service model
US8868397B2 (en) * 2006-11-20 2014-10-21 Sonics, Inc. Transaction co-validation across abstraction layers
US8438320B2 (en) * 2007-06-25 2013-05-07 Sonics, Inc. Various methods and apparatus for address tiling and channel interleaving throughout the integrated system
US9292436B2 (en) 2007-06-25 2016-03-22 Sonics, Inc. Various methods and apparatus to support transactions whose data address sequence within that transaction crosses an interleaved channel address boundary
US8108648B2 (en) * 2007-06-25 2012-01-31 Sonics, Inc. Various methods and apparatus for address tiling
US8972995B2 (en) 2010-08-06 2015-03-03 Sonics, Inc. Apparatus and methods to concurrently perform per-thread as well as per-tag memory access scheduling within a thread and across two or more threads
JP5693981B2 (ja) 2011-01-20 2015-04-01 株式会社ニューフレアテクノロジー 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法
JP5662863B2 (ja) * 2011-03-31 2015-02-04 株式会社ニューフレアテクノロジー 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法
KR20150090621A (ko) * 2014-01-29 2015-08-06 삼성전자주식회사 스토리지 장치 및 데이터 처리 방법
KR101513833B1 (ko) * 2014-04-07 2015-04-22 (주)스마일게이트엔터테인먼트 해킹 탐지 모듈 보안 방법 및 시스템
KR101514183B1 (ko) * 2014-04-07 2015-04-21 (주)스마일게이트엔터테인먼트 해킹 탐지 모듈 보안 방법 및 시스템
KR102247563B1 (ko) 2014-06-12 2021-05-03 삼성전자 주식회사 전자빔을 이용한 노광 방법과 그 노광 방법을 이용한 마스크 및 반도체 소자 제조방법
KR102404639B1 (ko) 2015-02-02 2022-06-03 삼성전자주식회사 전자 빔 노광 방법 및 그를 포함하는 기판 제조 방법
CN110731066B (zh) * 2017-07-26 2020-12-01 Oppo广东移动通信有限公司 传输数据的方法、终端设备和网络设备

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61138330A (ja) * 1984-12-10 1986-06-25 Matsushita Electric Ind Co Ltd バツフア回路
JPH07162691A (ja) * 1993-12-03 1995-06-23 Kokusai Electric Co Ltd 静止画像伝送装置及びその伝送方法
JPH07282273A (ja) * 1994-04-07 1995-10-27 Sony Corp 画像生成方法及び装置
JP2000155774A (ja) * 1998-11-20 2000-06-06 Nec Corp データ処理方法および装置、パターン形成方法および装置、情報記憶媒体
JP2002073521A (ja) * 2000-08-28 2002-03-12 Oki Electric Ind Co Ltd データ転送回路
JP2003242098A (ja) * 2002-02-18 2003-08-29 Mitsubishi Electric Corp 半導体集積回路
JP2005094412A (ja) * 2003-09-18 2005-04-07 Hitachi High-Technologies Corp データ転送方法、および電子線装置
JP2006186480A (ja) * 2004-12-27 2006-07-13 Kyocera Mita Corp データ圧縮装置及びデータ圧縮プログラム
JP2006302246A (ja) * 2005-03-23 2006-11-02 Fujitsu Ltd ネットワークアダプタ、通信システムおよび通信方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6226680B1 (en) * 1997-10-14 2001-05-01 Alacritech, Inc. Intelligent network interface system method for protocol processing
US6728722B1 (en) * 2000-08-28 2004-04-27 Sun Microsystems, Inc. General data structure for describing logical data spaces
JP2006310392A (ja) * 2005-04-26 2006-11-09 Toshiba Corp 電子ビーム描画方法及び電子ビーム描画装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61138330A (ja) * 1984-12-10 1986-06-25 Matsushita Electric Ind Co Ltd バツフア回路
JPH07162691A (ja) * 1993-12-03 1995-06-23 Kokusai Electric Co Ltd 静止画像伝送装置及びその伝送方法
JPH07282273A (ja) * 1994-04-07 1995-10-27 Sony Corp 画像生成方法及び装置
JP2000155774A (ja) * 1998-11-20 2000-06-06 Nec Corp データ処理方法および装置、パターン形成方法および装置、情報記憶媒体
JP2002073521A (ja) * 2000-08-28 2002-03-12 Oki Electric Ind Co Ltd データ転送回路
JP2003242098A (ja) * 2002-02-18 2003-08-29 Mitsubishi Electric Corp 半導体集積回路
JP2005094412A (ja) * 2003-09-18 2005-04-07 Hitachi High-Technologies Corp データ転送方法、および電子線装置
JP2006186480A (ja) * 2004-12-27 2006-07-13 Kyocera Mita Corp データ圧縮装置及びデータ圧縮プログラム
JP2006302246A (ja) * 2005-03-23 2006-11-02 Fujitsu Ltd ネットワークアダプタ、通信システムおよび通信方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012150544A (ja) * 2011-01-17 2012-08-09 Nec Computertechno Ltd 情報処理装置、データ転送方法、及び情報処理システム

Also Published As

Publication number Publication date
KR100962950B1 (ko) 2010-06-10
US20080263236A1 (en) 2008-10-23
KR20080094599A (ko) 2008-10-23
JP5121291B2 (ja) 2013-01-16
US7899953B2 (en) 2011-03-01

Similar Documents

Publication Publication Date Title
JP5121291B2 (ja) データ転送システム
US20190042611A1 (en) Technologies for structured database query for finding unique element values
KR102499335B1 (ko) 신경망 데이터 처리 장치, 방법 및 전자 장비
US20060161694A1 (en) DMA apparatus
JP6880402B2 (ja) メモリアクセス制御装置及びその制御方法
US20110035559A1 (en) Memory controller, memory system, semiconductor integrated circuit, and memory control method
CN104183267A (zh) 数据处理设备和存储器设备
CN109739784A (zh) 一种数据处理方法、装置、系统及fpga加速卡
EP3036648B1 (en) Enhanced data transfer in multi-cpu systems
CN106227506A (zh) 一种内存压缩系统中的多通道并行压缩解压系统及方法
US20080126691A1 (en) Apparatus and method of partially accessing dynamic random access memory
JP6290761B2 (ja) データ転送制御システム、データ転送制御方法、及び、データ転送制御プログラム
US20070208887A1 (en) Method, apparatus, and medium for controlling direct memory access
US11367498B2 (en) Multi-level memory hierarchy
CN106919516B (zh) Ddr地址映射系统和方法
US20190311517A1 (en) Data processing system including an expanded memory card
KR101530441B1 (ko) 컬럼 기반 데이터 처리 방법 및 장치
JP2006139766A (ja) 情報処理装置
KR101540300B1 (ko) 캐시 메모리를 이용한 이미지 워핑 시스템 및 그 방법
CN102073604A (zh) 一种同步动态存储器读写控制方法、装置和系统
WO2022074858A1 (ja) メモリ制御装置および制御方法
JP5196293B2 (ja) 半導体試験装置
JP2009205573A (ja) バッファ制御装置およびバッファ制御方法
CN113887715A (zh) 深度学习加速方法及器件、芯片、计算设备、存储介质
JP2008225894A (ja) Sdramコントローラ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100402

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120518

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121002

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121023

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151102

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5121291

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250