JP2008257234A - プリント回路基板上のソルダーレジスト層にパターンを形成する方法及びシステム - Google Patents

プリント回路基板上のソルダーレジスト層にパターンを形成する方法及びシステム Download PDF

Info

Publication number
JP2008257234A
JP2008257234A JP2008083193A JP2008083193A JP2008257234A JP 2008257234 A JP2008257234 A JP 2008257234A JP 2008083193 A JP2008083193 A JP 2008083193A JP 2008083193 A JP2008083193 A JP 2008083193A JP 2008257234 A JP2008257234 A JP 2008257234A
Authority
JP
Japan
Prior art keywords
pattern
printed circuit
solder resist
circuit board
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008083193A
Other languages
English (en)
Other versions
JP5128337B2 (ja
Inventor
Scott J Limb
ジェイ.リム スコット
Eric J Shrader
ジェイ.シュレーダー エリック
Uma Srinivasan
スリニバサン ユマ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Palo Alto Research Center Inc
Original Assignee
Palo Alto Research Center Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Palo Alto Research Center Inc filed Critical Palo Alto Research Center Inc
Publication of JP2008257234A publication Critical patent/JP2008257234A/ja
Application granted granted Critical
Publication of JP5128337B2 publication Critical patent/JP5128337B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20Exposure; Apparatus therefor
    • G03F7/2002Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image
    • G03F7/2014Contact or film exposure of light sensitive plates such as lithographic plates or circuit boards, e.g. in a vacuum frame
    • G03F7/2016Contact mask being integral part of the photosensitive element and subject to destructive removal during post-exposure processing
    • G03F7/2018Masking pattern obtained by selective application of an ink or a toner, e.g. ink jet printing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0073Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H05K3/0082Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the exposure method of radiation-sensitive masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0548Masks
    • H05K2203/0551Exposure mask directly printed on the PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0023Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings

Abstract

【課題】既存のプリント回路基板製造プロセスを変更すること無しに、マスクを個々に、且つ、ディジタルに延伸する方法を提供する。
【解決手段】層に適用されるマスクのマスクパターンを決定し、マスクパターンに基づいて、層の上にマスクを形成し、層及びマスクに紫外光を露光し、プリント回路の選択された部分を露出させるために、層にパターンを現像し、現像は、現像の間にマスク及び対応するマスクの下に位置する材料を除去するようになされる、ことを含む、プリント回路の選択された部分を露出させるために、プリント回路上の紫外線硬化材料の層にパターンを形成する方法。
【選択図】図3

Description

本発明は、プリント回路基板の選択された部分を露出させる、プリント回路基板上のソルダーレジスト層にパターンを形成する、方法及びシステムに関する。
プリント回路製造における最終的なリソグラフィ工程は、マスクパターニングである。各種の紫外線硬化材料が、使用されるが、一般には、紫外(UV)光源及びハードマスクを用いて、ネガ型感光性ソルダーレジスト材料をパターン化する。図1(a)を参照すると、プリント回路基板(PCB)10などのプリント回路、その上に配設された銅パターン12及びソルダーレジスト(soldermask)層14が示されている。続いて、逃げ(runout)が測定される。さらに、適切なパターンマスク16が選択され、且つ、パターン化作業に適するよう、位置決めされる。
一般に、プリント回路基板10上には、ソルダーレジスト層がコーティング、又は形成され、次に、その組み合わせ合成体が、ソフトベーキングされる。次に、マスク16が、適用される。図1(b)に示すように、プリント回路基板10は、パターンマスク16を介して、例えば、紫外光に露光させる。ネガ型感光性ソルダーレジスト層を使用する場合は、ソルダーレジスト内の領域18などのマスクされていない領域は、露光中に架橋結合が形成される。次に、パターンマスク16が、除去され、図1(c)に示すように、配列体が、現像されて、架橋結合されなかったソルダーレジストの領域が、現像中に除去される。このプロセスでは、銅パターン12が、電気接触が確立できるように露出される。
しかしながら、図1(a)〜図1(c)に示した方法などを用いる際には、各種の問題が生ずる。例えば、この種の技法を用いる場合は、逃げが変動し、且つ、大きいので、いくつかの異なる「延伸」マスク16を用いて、層対層の配置(アラインメント)を整合させる。これは、層対層の精度を限定し、また、逃げが非常に大きい、或は、一様でない場合、一般に、プリント回路基板10に対して、スクレーピングが必要となる。また、複数のマスク16を用いると、製造時間及びプロセス誤差が増大する。
また、ワックス・パターニングを用いるシステムは、既知である。しかしながら、これらのシステムは、プロセス内でさらなる工程を用いて、ワックスを除去しなければならず、困難な場合がある。
米国特許出願公開第2005/0136358号明細書 米国特許出願公開第2006/0063369号明細書 米国特許第6,742,884号明細書 米国特許第6,872,320号明細書
本発明は、既存のプリント回路基板製造プロセスを変更すること無しに、マスクを個々に、且つ、ディジタルに延伸する方法及びシステムを提供することを目的としている。このようなシステムがあれば、歩留り、生産性が向上し、且つ、線幅誤差が減るであろう。
本実施形態の一態様では、方法は、例えばソルダーレジスト層に適用されるマスクのマスクパターンを決定し、ソルダーレジスト層の上にマスクを形成し、ソルダーレジスト層とマスクとに紫外光を露光し、プリント回路基板の選択された部分を露出させるために、マスクとマスクの下に位置するソルダーレジスト材料とが除去されるよう、ソルダーレジスト層のパターンを現像する、ことを含む。
本実施形態の別の態様では、方法は、プリント回路基板上のソルダーレジスト層をソフトベーキングし、プリント回路基板の配置及び向きを決定するためにプリント回路基板上の基準マークを分析し、決定された配置及び向きを用いてソルダーレジスト層に適用されるマスクパターンを生成し、ワックス材料を用いてソルダーレジスト層上にマスクパターンを形成し、ソルダーレジスト層とワックス材料とに紫外光を露光し、プリント回路基板の選択された部分を露出させるために、ワックス材料とワックス材料の下に位置するソルダーレジスト材料とが除去されるよう、ソルダーレジスト層にパターンを現像し、プリント回路基板上のパターン化されたソルダーレジスト材料をハードベーキングする、ことを含む。
本実施形態の別の態様では、マスクは、マスク内に位置決めされたドットを有する連続するアウトラインを含む。
本実施形態の別の態様では、マスクパターンの形成は、ソルダーレジスト層上にマスクを印刷することを更に含む。
本実施形態の別の態様では、マスクの印刷は、ソルダーレジスト層上にワックス材料の液滴をハーフトーン・パターンで放出することを更に含む。
本実施形態の別の態様では、ハーフトーン・パターンは、第一のアウトラインを含む。
本実施形態の別の態様では、ハーフトーン・パターンは、第二のパターンを含む。
本実施形態の別の態様では、マスクの印刷は、ソルダーレジスト層上に、入れ子状の円を形成するようワックス材料の液滴を放出することを更に含む。
本実施形態の別の態様では、マスクの印刷は、ソルダーレジスト層上に、線を形成するようワックス材料の液滴を放出することを更に含む。
本実施形態の別の態様では、線は、格子パターンを形成する。
本実施形態の別の態様では、線は、入れ子になった多角形を形成する。
本実施形態の別の態様では、パターンの現像は、下に位置するソルダーレジスト材料の直接隣接した部分を除去することを更に含む。
本実施形態の別の態様では、方法を実施する手段が設けられている。
本発明の第1の態様は、プリント回路の選択された部分を露出させるために、プリント回路上の紫外線硬化材料の層にパターンを形成する方法であって、(a)層に適用されるマスクのマスクパターンを決定し、(b)マスクパターンに基づいて、層の上にマスクを形成し、(c)層及びマスクに紫外光を露光し、(d)プリント回路の選択された部分を露出させるために、層にパターンを現像し、現像は、現像の間にマスク及び対応するマスクの下に位置する材料を除去するようになされる、ことを含む。
本発明の第2の態様は、第1の態様の方法であって、(b)は、層の上に、ハーフトーン・パターン状にワックス材料の液滴を放出することを含む。
本発明の第3の態様は、プリント回路基板の選択された部分を露出させるために、基準マークを有するプリント回路基板上にコーティングされたソルダーレジスト層にパターンを形成する方法であって、(a)プリント回路基板上のソルダーレジスト層をソフトベーキングし、(b)プリント回路基板の配置及び向きを決定するために、プリント回路基板上の基準マークを分析し、(c)決定された配置及び向きを用いて、ソルダーレジスト層に適用されるマスクパターンを生成し、(d)ワックス材料を用いて、ソルダーレジスト層の上にマスクパターンを形成し、(e)ソルダーレジスト層及びワックス材料に紫外光を露光し、(f)プリント回路基板の選択された部分を露出させるために、ソルダーレジスト層にパターンを現像し、現像は、現像の間にワックス材料及びワックス材料の下に位置する材料を除去するようになされ、(g)プリント回路基板上のパターン化されたソルダーレジスト材料をハードベーキングする、ことを含む。
本発明の第4の態様は、プリント回路基板の選択された部分を露出させるために、プリント回路基板上のソルダーレジスト層にパターンを形成するシステムであって、ソルダーレジスト層に適用されるマスクパターンを決定する決定手段と、ワックス材料を用いて、ソルダーレジスト層の上にマスクパターンを形成する形成手段と、ソルダーレジスト層及びワックス材料に紫外光を露光する露光手段と、プリント回路基板の選択された部分を露出させるために、ソルダーレジスト層にパターンを現像し、現像は、現像の間にワックス材料及び対応するワックス材料の下に位置する材料を除去するようになされる、現像手段と、を含む。
本実施形態は、例えば、プリント回路のマスク層(ソルダーレジスト層など)を、印刷プロセス(例えばワックス印刷技法)を用いてパターン化する。ソルダーレジストを現像する際、実質的に他の全ての従来のプロセス、及び露光プロセスが維持可能である。本実施形態によれば、各プリント回路、例えばプリント回路基板(PCB)は、一様な逃げと一様でない逃げとをマッチさせた独特のパターンを有することになろう。一形態では、このパターンを、指定された間隔を間に有する複数のワックスの液滴で構成することにより、このプロセスを既存のプリント回路基板製造工程に対して適用可能としている。更に、これらの複数の液滴は、現像に時間差を生むこと無しに、大きな領域と小さな領域との両方に使用することができる。少なくとも一つの形態では、ワックスパターン及びワックスパターンの間に存在するソルダーレジストは、現像中に除去される。
一つの利点は、大きな領域と小さな領域とは、ローディング効果無しにパターン化することができ、且つ、均一なワックス除去により、均一にパターン化することができることである。このプロセスは、よりよい位置合わせのための逃げ・マッチングを見込んでおり、既存の現像法に対して適用可能である。
ここでの例は、ソルダーレジスト層のパターン化に焦点を合わせたものであるが、他のタイプの紫外線硬化材料も、本実施形態を用いてパターン化できる。例えば、SU−8などの他のタイプの材料も、パターン化できることを理解されたい。
図2には、本実施形態を実現することができる印刷システム100の斜視図が示されている。本実施形態は、説明上、プリント回路基板などのプリント回路に関して記述されているが、このような実施形態は、印刷パターンにおいて、均質で滑らかな壁面の形状が必要とされる、いかなる状況にも適用することができることは、明白である。印刷システム100は、基板104を支持するための(及び、平行移動、或は、運搬のための)ステージ102、印刷支持構造体120に取り付けられる印刷アセンブリ116、及び、システム制御装置及びデータプロセッサの両方として働くコンピュータ/ワークステーション110を備えている。ステージ102は、基板104の向きを調整可能にする回転プラットフォーム112を備えている。回転プラットフォーム112上は、オプションの位置合わせ形状要素114が設けられており、基板104の位置決めと捕捉を行うことができる。印刷アセンブリ106は、動かないマウント120に取り付けられたプリントヘッド116(回転取付具上)及びカメラ118(高倍率機能を有する)を備えている。プリントヘッド116は、吐出装置ベース124に取り付けられた一つ又はそれ以上の吐出装置122を備えている。吐出装置122は、基板104上に、印刷液の液滴を供給するよう構成されている。形成しようとする印刷パターンのタイプ及び意図された用途により、印刷液は、(半導体プロセスマスクを形成するための)ワックス又はフォトレジストなどの相変化材料、及び、溶液処理可能な電子(即ち、導電性、半導電性、又は誘電)材料などのコロイド懸濁液、及び(例えば、ICを形成するための)有機又は無機材料を含む、各種の材料を含有してもよい。基板104は、その上でパターン化を行なうことができる任意の材料(ウェーハ、ガラス板、織物やプラスチックなどの柔軟な材料)であってもよい。後述するように、吐出装置122は、本発明の各種の実施形態に応じて、様々な配列及び向きとすることができる。
コンピュータ/ワークステーション110は、データソース124からPCBレイアウトデータを受信し、次に、印刷支持構造体に適切な制御信号を送るよう構成されている。データソース124は、ネットワーク化されたコンピュータ、ローカル・エリア・ネットワーク(LAN)又はワイド・エリア・ネットワーク(WAN)を介して接続されたレイアウトデータベース、或は、更にCD−ROM又は他の取り外し可能な記憶媒体を含む任意のレイアウトデータソースであってもよい。コンピュータ/ワークステーション110によって与えられる制御信号は、プリントヘッドが基板に対して平行移動する際、プリントヘッドの運動及び印刷動作を制御する。印刷動作は、印刷支持構造体によって、ステージによって、又は、両方の組合せによって与えることができる。更に、プリントヘッドを静止状態に保持しながら、ステージで基板を平行移動させることができるので、印刷動作は、プリントヘッドそれ自体の移動を伴わなくてもよい。コンピュータ/ワークステーション110は更に、カメラ118から撮像データを受信して処理するように結合されている。続いて説明するように、カメラ118は、印刷システム100に対する手動及び自動両方の校正機能を有することができる。
印刷システム100から所望のパターン結果を得るためには、レイアウトデータを適切に処理し、プリントヘッド116を配列し、プリントヘッド116とステージ102とを正確に配置し、校正する。
ここで図3を参照して、本実施形態による方法300を説明する。この方法300は、各種の異なるハードウェア構成及び(又は)ソフトウェア技法(図2に示すシステム100と関連して説明したものを含む)を用いて実施することができる。したがって、例えば、方法の各種の機能を実現するソフトウェアルーチンをコンピュータ110に常駐させ、コンピュータ110によって実行させることができる。印刷システム106は、以下でより詳細に説明する、想定されたマスクパターンを印刷するのに使用することができる。
方法300は、図1のシステムを用いては実施することができないコーティング及びベーキング(又は露光及び現像)などの各種の工程を含んでいる。このような工程も、ここで説明する以上には説明も必要としない従来の技法を用いて、実現できる。もちろん、以下でより詳細に説明するように、現像は、本実施形態に従って、ワックスパターン及びソルダーレジストの一部分の除去を含むことになろう。
ここで再び図3を参照すると、図1に示したプリント回路基板10などのプリント回路を、従来の技法を用いて、ソルダーレジスト層などのマスク層でコーティングする初期段階が達成される(302)。次に、ソルダーレジストは、従来の技法を用いて、プリント回路基板10上にソフトベーキングされる(304)。
次に、プリント回路基板は、分析及び印刷機能を行なうことができる領域又はゾーンに送られる(306)。このゾーンには、各種の形態を取り得るプリンタ・ステーション(図1に示したものを含む)が備えられていてもよい。例えば、プリンタ・ステーションは、回路基板製造プロセスライン内に組み込むことのできるモジュール式のユニットとすることができる。
しかしながら、いずれにせよ、プリント回路基板は、例えば、プリント回路基板上の基準マークを用いて、プリンタ・ステーション(システム100など)によって分析される。このやり方で、ソルダーレジスト上に適切なパターンを印刷するために成し遂げねばならない配置及び/又は方向が決定される(308)。プリント回路基板上の基準を分析するための技法は周知である。
次に、印刷すべき画像又はパターン(例えばマスクパターン)を生成する(310)。画像又はパターンは、以下で図7と関連して説明する方法を含む、各種の方法で生成することができる。
画像又はパターンを生成後、プリントシステムは、マスクパターンに基づくマスクをソルダーレジスト上に印刷する(312)。印刷工程は、必要でない場合がある。例えば、画像又はパターン(又はマスク)は、他のマスキング技法を用いて、ソルダーレジスト上に配設又は形成することがでる。しかしながら、一形態では、印刷プロセスの使用は、全体的な能率の向上及びよりよい性能をもたらす。
パターンの印刷後、回路基板を適切なステーション(これは、プリンタ・ステーションであってもなくてもよい)で位置決めし、例えば紫外光によって露光させる(314)。この露光は、上記のように、露光された領域のソルダーレジスト材料内に架橋結合を形成させる。画像又はパターンが配置されているため露光されなかったソルダーレジスト内の領域は、架橋結合されず、したがって、現像の際に除去することができる。この関連で、プリント回路基板のソルダーレジスト層におけるパターンが、現像される(316)。一般に、現像プロセスは、炭酸カリウム(K2CO3)又は炭酸ナトリウム(Na2CO3)などの各種化学製剤のうちのいずれかをプリント回路基板上に噴霧する工程を伴う。現像のプロセスでは、以下の例でより詳しく説明するように、ワックスパターン及びワックスパターンの下のソルダーレジストを適切に除去して、回路基板の所望の領域を露出させる。ワックスパターンの下のソルダーレジストに直接隣接しているソルダーレジストの部分も、現像中に除去される。一般に、露出された領域は、回路基板の電気的接続に有用な銅パッドに対応する領域である。
最後に、現像後、回路基板は、従来の技法を用いてハードベークされる(318)。これでプロセスは完了する。
更に説明するために、ここで図4(a)〜4(d)を参照して、例としてのプリント回路基板40を説明する。このプリント回路基板は、その上に配設された銅パターン42、並びに、プリント回路基板40及び銅パターン42上に適切に位置決めされたソルダーレジスト44を有している。マスクパターン46は、図4(a)にも示してある。マスクパターン46は、複数の液滴48を有している。液滴48は、一形態では、上記のように、印刷プロセスを介して、ソルダーレジスト上に配置される。マスクパターン46は、他の適切な技法を用いて、ソルダーレジスト上に配置することもできる。液滴48は、適切なワックス又は他の水溶性の材料から構成されている。しかしながら、印刷又はパターン化することも可能であり、本実施形態の目的に適うことができる他の材料なども適切である。少なくとも一つの形態では、この材料は、ワックスが露光プロセス中紫外線を阻止するのに役立つように、ワックスが阻止材料として働くのと同様に、ワックスと同様の品質を有することになる。
図4(b)を参照すると、合成体全体を、次に、紫外光に露光させる。図示されているように、露光は、ワックスの液滴に対応していないソルダーレジストの領域が、架橋結合状態になることを可能にする。これに関係して、架橋結合のダム50が液滴同士の間のギャップの下に形成される。
図4(c)は、現像プロセスの開始前の合成体を示す。図から分かるように、ワックスパターン及び架橋結合されなかったソルダーレジストの相当の部分が除去されている。一形態では、ワックスパターンは、一様に約30秒以内に除去される。架橋結合のダム50は、プロセスにおけるこの時点では、残存していることに注目されたい。
図4(d)は、現像が完了した後の合成体を示す。図から分かるように、架橋結合されなかったソルダーレジストが、プロセス中に形成されたダム50と共に除去されている。現像プロセスによって形成されるダム50と、下にある銅パターンに対するダム50との限定された付着領域は、ソルダーレジストのダム50を銅から除去し、所望の領域を完全に露出させることを可能にする。
後述する構成要素の相対寸法は、本実施形態を実現する際の係数である。例えば、ダム50の相対寸法は、プリンタ機能の能力に関係し、本実施形態を実現するための限度を左右する。例えば、液滴の間の間隔は、印刷装置の印字性能に左右される。同様に、液滴のサイズも、使用されている印刷装置の性能に左右される。実践の見地から言えば、ソルダーレジストの厚さとワックスの液滴同士の間の間隔との比は、ダム50は、現像中の除去に適した適切なサイズとなるよう、調整されるべきである。一形態では、ソルダーレジストの厚さと間隔との比は、約4:1である。2:1と3:1の範囲の比でもよい。
ここで図5(a)〜図5(e)を参照すると、各種の異なる例パターン(例えばワックスパターン)が示されている。例えば、図5(a)は、円内に円が有るパターン、例えば、入れ子になった円を示す。図5(b)は、箱内に箱が有るパターン(例えば、入れ子になった箱)を示す。もちろん、他の多角形でもよい。図5(c)は、水平(又は垂直)な線を有するパターンを示す。図5(d)は、ワッフル形のパターンを示す。最後に、図5(e)は、ハーフトーン・パターンを示す。これらのパターンのうちのいずれも、図4のプロセスで示したパターン46として使用できる。また、これらのタイプのパターンの合成体も使用できる。
図5(e)に示したハーフトーン・パターンは、印刷プロセスを用いて、ソルダーレジスト層上にマスクを配置するプリント回路基板などのプリント回路用途には特に有利である。印刷は、一般に、ドットを用いて成し遂げられることから、ハーフトーン・パターンが有利である。図5(a)〜図5(d)に示したパターンは、用途によっては適切ではあるが、印刷プロセスでドットが使用される場合、実施の際に問題が生ずる場合がある。パターン内の線の交点は、形成又は除去を困難にする恐れがある材料は、望ましくない盛り上がり、又は、他の結果をもたらす可能性がある。これらの問題は、より精密な印刷技法によれば、克服することができる可能性がある、又は、パターンの使用を回避するほどプロセスに影響を与えない可能性もある。これらのパターン、並びに、他のパターンは、材料の印刷が成し遂げられるかどうかは別として、想定されたプロセスで満足に使用することができる。
上記のように、本実施形態は、いくつかの異なる方法で実現され、いくつかの異なる結果をもたらすことができる。本実施形態の利点は、本システムの、各種の異なる状況への適応性である。本システムを使用すれば、サーキット・バイ・サーキット方式でプリント回路と適切に配置し、作成される回路の品質について、よりよいパターンが生成可能である。したがって、本実施形態の各種の異なるバリエーションが実現できるが、本実施形態の一例を、図6〜9を参照して説明する。
図6を参照すると、画像600の例が示されている。画像600は、単に、図4と関連して示したプリント回路基板などの回路に適用されるよう意図されたマスクパターンを表す長方形である。画像600は、プリント回路の選択された部分を露出させるために除去されるソルダーレジストの形状を表わす。
図7には、図6のパターンを得るための、対応するマスクパターンを生成する方法を示すフローチャートが示されている。また、図8は、デシメートされた画像、画像600の形状を得ために使用されるドットパターンを示す画像を示している。
ここで図7を参照すると、方法700が開始される(702)。方法700は、画像又はパターンを生成するための図3のステップ310に対応する。この方法は、例えば、図2のコンピュータ110によって実施することができる。
図示のように、プリント回路のデザイン層、もしくは画像が、ラスター化される(704)。ラスター化された画像から、パターンを生成すべき回路基板の、印刷すべき形状要素が、選択される(706)。
次に、図6の画像600などの印刷すべき形状要素が、「K」個の画素によってスケルトン化される(708)。「K」は、目的に適った(液滴半径/セルサイズ)で定義される。セルサイズは、印刷する画素のサイズ又は幅である。プロセスは、スケルトン化された領域の一つのアウトライン画素を黒として残し、内側領域を白として塗りつぶして、図8の802に示されるアウトラインAを得る(710)。次に、アウトラインAは、デシメートされる(712)。
次に、内側領域が、「L」個の画素によってスケルトン化される(714)。「L」は、これらの目的に適った((液滴の直径+所望のギャップ+システム誤差)/セルサイズ)と定義される。プロセスは、次に、スケルトン化された領域の一つのアウトライン画素を黒として残し、残りの内側領域を白として塗りつぶして、図8の804で示すようにアウトラインBを得る(716)。次に、アウトラインBは、デシメートされる(718)。次に、内側領域は、アウトラインから分離される(720)。次に、内側領域は、ハーフトーン・パターンで塗りつぶされて、図8の806で示すように、デシメートされた塗りつぶし箇所を得る(722)。次に、デシメートされたアウトラインA、アウトラインB及び塗りつぶし箇所は、図8におけるように共に加えられる(724)。間隔が密でありすぎるいかなる画素も除去される(726)。プロセスは、728で終了する。
図8に示すパターン800は、次に、印刷用のビットマップとして使用される。ここで図9を参照すると、対応する印刷パターン900が示されている。図示のように、意図的された間隔でドット又は液滴(又は材料の領域)を有する連続したアウトラインで、パターンが構成されている。パターン900は、図8のアウトラインAに対応するアウトライン902を含んでいる。内側アウトライン904は、図8のアウトラインB(804)に対応している。最後に、パターン900の塗りつぶし領域内に示されているワックスドット906などのドットは、図8に示した塗りつぶし箇所に対応している(806)。
パターン900は、次に、図3及び図4の技法を含む本実施形態に従って、図6の画像600に対応する領域を得るのに使用される。
以上に開示された特徴及び機能、及び、他の特徴及び機能、又はそれらの別法のうちの各種のものは、他の多くの異なるシステム又は用途に任意に組み合わせることができることが理解される。また、現在は予見又は予想されていない、別の方法、修正、バリエーション、又は改良が、当業者によって引き続いて行なわれる可能性があり、それらは、クレームによって、同様に包含されることが意図されている。
(a)〜(c)は、ソルダーレジスト層をパターン化するための従来の技法を示す図である。 本実施形態を組み込むことができる好適なシステムを示す図である。 本実施形態による図2のシステムで使用できる方法を示すフローチャートである。 (a)〜(d)は、本実施形態によってソルダーレジスト層をパターン化するためのプロセスを示す図である。 本実施形態で実現可能な各種のパターンを示す図である。 本実施形態を用いて実現可能な所望のパターンを示す図である。 本実施形態による、適切なパターンを生成するための方法を示す図である。 本実施形態により生成されるパターンの一例を示す図である。 本実施形態による図8のパターンによる印刷画像を示す図である。
符号の説明
10 プリント回路基板
12 銅パターン
14 ソルダーレジスト
16 パターンマスク
18 領域
40 プリント回路基板
42 銅パターン
44 ソルダーレジスト
46 マスクパターン
48 液滴
50 ダム
100 印刷システム
600 画像
800 パターン
900 パターン
902 アウトライン
904 内アウトライン
906 ワックスドット

Claims (4)

  1. プリント回路の選択された部分を露出させるために、前記プリント回路上の紫外線硬化材料の層にパターンを形成する方法であって、
    前記方法は、
    (a)前記層に適用されるマスクのマスクパターンを決定し、
    (b)前記マスクパターンに基づいて、前記層の上に前記マスクを形成し、
    (c)前記層及び前記マスクに紫外光を露光し、
    (d)前記プリント回路の前記選択された部分を露出させるために、前記層にパターンを現像し、
    前記現像は、前記現像の間に前記マスク及び対応する前記マスクの下に位置する材料を除去するようになされる、
    ことを含む、方法。
  2. 前記(b)は、前記層の上に、ハーフトーン・パターン状にワックス材料の液滴を放出することを含む請求項1に記載の方法。
  3. プリント回路基板の選択された部分を露出させるために、基準マークを有する前記プリント回路基板上にコーティングされたソルダーレジスト層にパターンを形成する方法であって、
    前記方法は、
    (a)前記プリント回路基板上の前記ソルダーレジスト層をソフトベーキングし、
    (b)前記プリント回路基板の配置及び向きを決定するために、前記プリント回路基板上の基準マークを分析し、
    (c)決定された配置及び向きを用いて、前記ソルダーレジスト層に適用されるマスクパターンを生成し、
    (d)ワックス材料を用いて、前記ソルダーレジスト層の上に前記マスクパターンを形成し、
    (e)前記ソルダーレジスト層及びワックス材料に紫外光を露光し、
    (f)前記プリント回路基板の前記選択された部分を露出させるために、前記ソルダーレジスト層にパターンを現像し、
    前記現像は、前記現像の間に前記ワックス材料及び前記ワックス材料の下に位置する材料を除去するようになされ、
    (g)前記プリント回路基板上のパターン化された前記ソルダーレジスト材料をハードベーキングする、
    ことを含む、方法。
  4. プリント回路基板の選択された部分を露出させるために、前記プリント回路基板上のソルダーレジスト層にパターンを形成するシステムであって、
    前記システムは、
    前記ソルダーレジスト層に適用されるマスクパターンを決定する決定手段と、
    ワックス材料を用いて、前記ソルダーレジスト層の上に前記マスクパターンを形成する形成手段と、
    前記ソルダーレジスト層及び前記ワックス材料に紫外光を露光する露光手段と、
    前記プリント回路基板の前記選択された部分を露出させるために、前記ソルダーレジスト層にパターンを現像し、前記現像は、前記現像の間に前記ワックス材料及び対応する前記ワックス材料の下に位置する材料を除去するようになされる、現像手段と、
    を含む、システム。
JP2008083193A 2007-03-30 2008-03-27 プリント回路基板上のソルダーレジスト層にパターンを形成する方法及びシステム Expired - Fee Related JP5128337B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/731,689 2007-03-30
US11/731,689 US8968985B2 (en) 2007-03-30 2007-03-30 Method and system for patterning a mask layer

Publications (2)

Publication Number Publication Date
JP2008257234A true JP2008257234A (ja) 2008-10-23
JP5128337B2 JP5128337B2 (ja) 2013-01-23

Family

ID=39615731

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008083193A Expired - Fee Related JP5128337B2 (ja) 2007-03-30 2008-03-27 プリント回路基板上のソルダーレジスト層にパターンを形成する方法及びシステム

Country Status (6)

Country Link
US (1) US8968985B2 (ja)
EP (1) EP1975699B1 (ja)
JP (1) JP5128337B2 (ja)
CN (1) CN101276143B (ja)
MY (1) MY152881A (ja)
SG (2) SG146594A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011039515A (ja) * 2009-08-17 2011-02-24 Palo Alto Research Center Inc 固形インク組成物、プリントマスク、及びパターン形成方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090250246A1 (en) * 2008-04-07 2009-10-08 Andrew Yaung Solder by numbers, a method and system for populating printed circuit boards
US8211617B2 (en) * 2009-08-17 2012-07-03 Palo Alto Research Center Incorporated Solid inks for printed masks
JP6525500B2 (ja) 2014-02-03 2019-06-05 キヤノン株式会社 パターン形成方法、リソグラフィ装置及び物品の製造方法
CN104355287B (zh) * 2014-11-18 2016-08-24 中国科学院半导体研究所 一种多功能组合型纳米图形制作方法
CN107960018A (zh) * 2017-12-22 2018-04-24 昆山四合电子有限公司 一种线路板固化加工工艺
CN108811358A (zh) * 2018-06-22 2018-11-13 赣州中盛隆电子有限公司 一种电路板的阻焊工艺

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04301086A (ja) * 1991-03-29 1992-10-23 Kenseidou Kagaku Kogyo Kk 細い金属棒表面に微細な溝を有する金属シャフトの製法
JP2002348684A (ja) * 2001-04-19 2002-12-04 Xerox Corp マスキング方法、薄膜にパターン形成する方法及びマスキングプロセスの実行方法
JP2003283111A (ja) * 2002-03-25 2003-10-03 Sumitomo Bakelite Co Ltd プリント配線板の洗浄方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4429027A (en) * 1981-05-21 1984-01-31 E. I. Du Pont De Nemours & Co. Photoimaging process
US5938826A (en) 1997-05-16 1999-08-17 Markem Corporation Hot melt ink
US5894036A (en) * 1997-06-10 1999-04-13 Tylko; Marek K. Three-dimensional plotter
US6742884B2 (en) * 2001-04-19 2004-06-01 Xerox Corporation Apparatus for printing etch masks using phase-change materials
US6861203B2 (en) * 2001-12-13 2005-03-01 Creo Inc. Non-permanent inkjetted flexographic mask
US6972261B2 (en) * 2002-06-27 2005-12-06 Xerox Corporation Method for fabricating fine features by jet-printing and surface treatment
US7559619B2 (en) * 2002-08-20 2009-07-14 Palo Alto Research Center Incorporated Digital lithography using real time quality control
US6890050B2 (en) * 2002-08-20 2005-05-10 Palo Alto Research Center Incorporated Method for the printing of homogeneous electronic material with a multi-ejector print head
TW591782B (en) * 2003-06-19 2004-06-11 Advanced Semiconductor Eng Formation method for conductive bump
US7309563B2 (en) * 2003-12-19 2007-12-18 Palo Alto Research Center Incorporated Patterning using wax printing and lift off
JP4875834B2 (ja) * 2003-12-24 2012-02-15 ローム・アンド・ハース・エレクトロニック・マテリアルズ,エル.エル.シー. マスク
US7129181B2 (en) * 2004-09-17 2006-10-31 Palo Alto Research Center Incorporated Sub-resolution gaps generated by controlled over-etching
US7384568B2 (en) * 2006-03-31 2008-06-10 Palo Alto Research Center Incorporated Method of forming a darkfield etch mask
US7696096B2 (en) * 2006-10-10 2010-04-13 Palo Alto Research Center Incorporated Self-aligned masks using multi-temperature phase-change materials
US7524015B2 (en) * 2006-12-20 2009-04-28 Palo Alto Research Center Incorporated Method of printing smooth micro-scale features
US7835583B2 (en) * 2006-12-22 2010-11-16 Palo Alto Research Center Incorporated Method of separating vertical and horizontal components of a rasterized image
US7926900B2 (en) * 2006-12-22 2011-04-19 Palo Alto Research Center Incorporated Method of printing with high spot placement accuracy
US8079656B2 (en) * 2006-12-22 2011-12-20 Palo Alto Research Center Incorporated Method for decimation of images

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04301086A (ja) * 1991-03-29 1992-10-23 Kenseidou Kagaku Kogyo Kk 細い金属棒表面に微細な溝を有する金属シャフトの製法
JP2002348684A (ja) * 2001-04-19 2002-12-04 Xerox Corp マスキング方法、薄膜にパターン形成する方法及びマスキングプロセスの実行方法
JP2003283111A (ja) * 2002-03-25 2003-10-03 Sumitomo Bakelite Co Ltd プリント配線板の洗浄方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011039515A (ja) * 2009-08-17 2011-02-24 Palo Alto Research Center Inc 固形インク組成物、プリントマスク、及びパターン形成方法

Also Published As

Publication number Publication date
MY152881A (en) 2014-11-28
SG146594A1 (en) 2008-10-30
JP5128337B2 (ja) 2013-01-23
EP1975699B1 (en) 2016-08-17
US20080241712A1 (en) 2008-10-02
EP1975699A2 (en) 2008-10-01
EP1975699A3 (en) 2009-01-21
CN101276143B (zh) 2013-05-22
US8968985B2 (en) 2015-03-03
CN101276143A (zh) 2008-10-01
SG10201508031QA (en) 2015-10-29

Similar Documents

Publication Publication Date Title
JP5128337B2 (ja) プリント回路基板上のソルダーレジスト層にパターンを形成する方法及びシステム
US20050205524A1 (en) Method of manufacturing tape wiring substrate
US7480892B2 (en) Overlay mark
US20050214695A1 (en) Pattern forming method and method for manufacturing semiconductor device
US7477354B2 (en) Projection exposure apparatus and method for producing a printed circuit board
TW201723669A (zh) 使用極紫外光微影技術之基板圖案化方法
US6589713B1 (en) Process for reducing the pitch of contact holes, vias, and trench structures in integrated circuits
CN112764324B (zh) 光刻系统的扫描方法和光刻系统
CN1307485C (zh) 光刻装置中改善线宽控制的系统和方法
JP2006319098A (ja) 描画装置
US20090135390A1 (en) Lithographic alignment marks
US20060192933A1 (en) Multiple exposure apparatus and multiple exposure method using the same
US5945238A (en) Method of making a reusable photolithography mask
CN109725503B (zh) 一种多波段分时段光学曝光装置及方法
KR100861169B1 (ko) 반도체 소자의 형성 방법
US6777172B2 (en) Method and apparatus for using an excimer laser to pattern electrodeposited photoresist
JP2007329181A (ja) パタン作製方法及びパタン作製装置
CN109407473B (zh) 一种多波段光学曝光系统、设备及方法
US8206895B2 (en) Method for forming pattern and method for manufacturing semiconductor device
JP2002373845A (ja) 電子線露光方法及び電子線露光装置
Thompson et al. 450mm wafer patterning with jet and flash imprint lithography
US7938907B2 (en) Device for fabricating a mask by plasma etching a semiconductor substrate
JPH11251209A (ja) 電子ビーム露光装置用ブロックマスクの製作方法
KR20100000706A (ko) 미세 패턴 형성 방법
JP2004153294A5 (ja)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110328

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121002

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121031

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5128337

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151109

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees