JP2008252954A - Audio power amplifier ic and audio system with the same - Google Patents
Audio power amplifier ic and audio system with the same Download PDFInfo
- Publication number
- JP2008252954A JP2008252954A JP2008185683A JP2008185683A JP2008252954A JP 2008252954 A JP2008252954 A JP 2008252954A JP 2008185683 A JP2008185683 A JP 2008185683A JP 2008185683 A JP2008185683 A JP 2008185683A JP 2008252954 A JP2008252954 A JP 2008252954A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- audio
- power amplifier
- circuit
- audio signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
Description
本発明は、入力されるオーディオ信号を、パルス幅変調(PWM)やパルス密度変調(PDM)などのパルス変調を行って出力するデジタルパワーアンプ回路を備えたオーディオパワーアンプIC及びそれを備えたオーディオシステムに関する。 The present invention relates to an audio power amplifier IC including a digital power amplifier circuit that outputs an input audio signal by performing pulse modulation such as pulse width modulation (PWM) or pulse density modulation (PDM), and audio including the same. About the system.
近年、2ウェイステレオシステムやホームシアタシステムなどのように、音響効果を増すために、左右のステレオ音声を出力するスピーカの他に、例えば低音のみを強調した音声を出力するスピーカなどを付加したものが普及している。それら複数のスピーカにオーディオ(音声)信号を出力するために、それぞれのパワーアンプ回路が必要である。このオーディオ用のパワーアンプ回路として、PWMやPDMなどのパルス変調を行って出力する、いわゆるデジタルパワーアンプ(D級アンプ)回路が、高効率であることから広く用いられている(例えば特許文献1)。 In recent years, in order to increase the acoustic effect, such as a 2-way stereo system and a home theater system, in addition to speakers that output left and right stereo sound, for example, speakers that output sound that emphasizes only low sounds are added. Is popular. In order to output audio (voice) signals to the plurality of speakers, respective power amplifier circuits are necessary. As this audio power amplifier circuit, a so-called digital power amplifier (class D amplifier) circuit that performs pulse modulation such as PWM or PDM and outputs it is widely used because of its high efficiency (for example, Patent Document 1). ).
図2は、デジタルパワーアンプ回路を用いた従来のオーディオシステムの一例を示すブロック図である。このオーディオシステムは、入力されるステレオオーディオ信号Lin及びRinを、オーディオパワーアンプIC101を介してステレオ音声を左右のスピーカ141及び142から出力し、低音のみを強調したステレオ音声を低音用のオーディオパワーアンプIC101a又は101bを介して左右の低音用のスピーカ141a及び141bから出力する、いわゆる2ウェイステレオシステムと呼ばれるものである。また、低音用のスピーカ141a及び141bは、その出力を高めるために、駆動入力の両端が互いに逆の位相で駆動される、いわゆるBTL(Balanced
Transformerless)の構成になっている。
FIG. 2 is a block diagram showing an example of a conventional audio system using a digital power amplifier circuit. In this audio system, stereo audio signals Lin and Rin that are input are output from the left and
(Transformerless).
ここで、オーディオパワーアンプIC101と低音用のオーディオパワーアンプIC101a、101bとは同じICであり、2個のデジタルパワーアンプ回路151、152や基準クロックBCLKを生成するクロック生成回路110などを備えている。デジタルパワーアンプ回路151、152は、それぞれに入力されるオーディオ信号に基準クロックBCLKに基づくパルス変調を行って基準クロックBCLKに同期したパルスを出力する。また、オーディオパワーアンプIC101は、制御端子CNTが接地電位に接続されることで、ステレオの(2個の)スピーカを駆動するものとなり、低音用のオーディオパワーアンプIC101a、101bのそれぞれは、制御端子CNTが電源電圧VCCに接続されることで、1個のBTL構成のスピーカを駆動するものとなる。
Here, the audio power amplifier IC 101 and the audio
ところで、デジタルパワーアンプ回路を有するオーディオパワーアンプICは、基準クロックに同期したパルス出力によるスイッチングが高調波の電源ノイズ及び輻射ノイズを発生させる。 By the way, in an audio power amplifier IC having a digital power amplifier circuit, switching by a pulse output synchronized with a reference clock generates harmonic power supply noise and radiation noise.
本願発明者らは、上述のようにオーディオパワーアンプICを複数用いたオーディオシステムでは、それぞれのオーディオパワーアンプICの基準クロックの周波数がIC間の特性バラツキなどの要因により多少異なり、それらから発生する電源ノイズ及び輻射ノイズの周波数の差が可聴帯域の音、すなわちビート音を生じさせることで、オーディオシステムにおける音質を低下させていることに着目した。 In the audio system using a plurality of audio power amplifier ICs as described above, the inventors of the present application differ slightly from the frequency of the reference clock of each audio power amplifier IC due to factors such as characteristic variations between the ICs, and are generated from them. We paid attention to the fact that the difference in frequency between the power supply noise and the radiation noise causes the sound in the audible band, that is, the beat sound, thereby lowering the sound quality in the audio system.
本発明は、上記事由に鑑みてなしたもので、その目的とするところは、オーディオパワーアンプICを複数用いたオーディオシステムにおいて基準クロックの周波数に起因する音質の低下を抑制することができるオーディオパワーアンプIC及びそれを備えたオーディオシステムを提供することにある。 The present invention has been made in view of the above reasons, and an object of the present invention is to provide an audio power capable of suppressing deterioration in sound quality caused by the frequency of a reference clock in an audio system using a plurality of audio power amplifier ICs. An amplifier IC and an audio system including the amplifier IC are provided.
上記の課題を解決するために、請求項1に係るオーディオパワーアンプICは、内部生成クロックを生成するクロック生成回路と、内部生成クロックの出力又は外部クロックの入力が行われるクロック端子と、内部生成クロックと外部クロックの一方を基準クロックとして選択するクロック選択回路と、オーディオ信号が入力される少なくとも1個のオーディオ信号入力端子と、入力されるオーディオ信号の電圧に応じ、基準クロックに基づいて生成されるパルスを出力するパルス変調回路と、パルス変調回路のパルスを低い出力インピーダンスで出力する出力回路と、を有する少なくとも1個のデジタルパワーアンプ回路と、を備えてなることを特徴とする。
In order to solve the above-described problem, an audio power amplifier IC according to
請求項2に係るオーディオパワーアンプICは、請求項1に記載のオーディオパワーアンプICにおいて、前記オーディオ信号入力端子は、第1及び第2のオーディオ信号が入力される第1及び第2のオーディオ信号入力端子よりなり、第1のオーディオ信号を反転して出力する反転回路と、この反転回路が出力するオーディオ信号と第2のオーディオ信号のどちらかを選択して出力するオーディオ信号選択回路とが付加され、前記デジタルパワーアンプ回路は、第1のオーディオ信号が入力される第1のデジタルパワーアンプ回路及びオーディオ信号選択回路が出力するオーディオ信号が入力される第2のデジタルパワーアンプ回路よりなり、オーディオ信号選択回路で反転回路が出力するオーディオ信号が選択されたとき、クロック選択回路で外部クロックが基準クロックとして選択されることを特徴とする。
The audio power amplifier IC according to claim 2 is the audio power amplifier IC according to
請求項3に係るオーディオシステムは、第1及び第2のオーディオパワーアンプICとして請求項1又は2に記載のオーディオパワーアンプICを備え、第1及び第2のオーディオパワーアンプICのクロック端子は互いに接続され、第1のオーディオパワーアンプICはクロック選択回路で内部生成クロックが基準クロックとして選択されてクロック端子から内部生成クロックを出力し、第2のオーディオパワーアンプICはクロック端子に外部クロックが入力されてクロック選択回路で外部クロックが基準クロックとして選択されることを特徴とする。 An audio system according to a third aspect includes the audio power amplifier IC according to the first or second aspect as first and second audio power amplifier ICs, and clock terminals of the first and second audio power amplifier ICs are mutually connected. The first audio power amplifier IC is connected to the first audio power amplifier IC, and the clock selection circuit selects the internally generated clock as the reference clock and outputs the internally generated clock from the clock terminal. The second audio power amplifier IC receives the external clock at the clock terminal. The external clock is selected as the reference clock by the clock selection circuit.
本発明に係るオーディオパワーアンプICは、クロック選択回路により内部生成クロックと外部クロックの一方を基準クロックとして選択するので、それを複数用いたオーディオシステムにおいて、全てのオーディオパワーアンプICの基準クロックの周波数を同一にすることができ、その結果、ビート音を生じさせず、音質の低下を抑制することができる。また、本発明に係るオーディオシステムはこのオーディオパワーアンプICを用いているので、高品質なシステムを実現することができる。 In the audio power amplifier IC according to the present invention, one of the internally generated clock and the external clock is selected as the reference clock by the clock selection circuit. Therefore, in the audio system using a plurality of them, the frequency of the reference clock of all the audio power amplifier ICs Can be made the same, and as a result, a beat sound is not generated and deterioration of sound quality can be suppressed. In addition, since the audio system according to the present invention uses this audio power amplifier IC, a high quality system can be realized.
以下、本発明の最良の実施形態を説明する。図1は本発明の実施形態である複数のオーディオパワーアンプICを備えたオーディオシステムの構成を示すブロック図である。先ず、オーディオパワーアンプIC1について説明し、その後にオーディオシステムの構成を説明する。このオーディオパワーアンプIC1は、第1及び第2のオーディオ信号が入力される第1及び第2のオーディオ信号入力端子IN1、IN2と、パルスを出力する第1及び第2のパルス出力端子OUT1、OUT2と、内部生成クロックの出力又は外部クロックの入力が行われるクロック端子CLKと、後述するクロック選択回路11及びオーディオ信号選択回路12の選択指令のレベルを入力する制御端子CNTと、を有する。
The best mode of the present invention will be described below. FIG. 1 is a block diagram showing a configuration of an audio system including a plurality of audio power amplifier ICs according to an embodiment of the present invention. First, the audio power amplifier IC1 will be described, and then the configuration of the audio system will be described. The audio power amplifier IC1 includes first and second audio signal input terminals IN1 and IN2 to which first and second audio signals are input, and first and second pulse output terminals OUT1 and OUT2 that output pulses. And a clock terminal CLK to which an internally generated clock is output or an external clock is input, and a control terminal CNT for inputting a selection command level of a clock selection circuit 11 and an audio
第1のオーディオ信号入力端子IN1には第1のデジタルパワーアンプ回路51と反転回路14が接続される。第1のデジタルパワーアンプ回路51は、第1のオーディオ信号の電圧に応じ、基準クロックBCLKに基づいて生成されるパルスを出力するパルス変調回路61と、パルス変調回路61が出力するパルスが入力されて低い出力インピーダンスで出力する出力回路71と、を有して成る。出力回路71の出力は第1のデジタルパワーアンプ回路51の出力となり、第1のパルス出力端子OUT1に接続される。
The first digital
パルス変調回路61は、PWMやPDMなどの変調方式によって出力するパルスが異なる。PWMの場合、基準クロックBCLKに基づいて生成される出力パルスは基準クロックBCLKと等しい周期であり、そのパルス幅が第1のオーディオ信号の電圧に応じて変化する。すなわち、第1のオーディオ信号の電圧が上がればパルス幅が広くなり、下がれば狭くなる。PDMの場合、基準クロックBCLKに基づいて生成される出力パルスは基準クロックBCLKと等しい周期かつ一定パルス幅であり、そのパルスの密度が第1のオーディオ信号の電圧に応じて変化する。すなわち、第1のオーディオ信号の電圧が上がればパルス密度は高くなり、下がれば低くなる。
The
反転回路14は、第1のオーディオ信号を反転して出力する。反転回路14と第2のオーディオ信号入力端子IN1にはオーディオ信号選択回路12が接続される。このオーディオ信号選択回路12は、後述する選択制御回路13により制御され、反転回路14が出力するオーディオ信号と第2のオーディオ信号のいずれかを選択して出力する。オーディオ信号選択回路12には第2のデジタルパワーアンプ回路52が接続される。この第2のデジタルパワーアンプ回路52の構成は第1のデジタルパワーアンプ回路51と実質的に同じである。すなわち、第2のデジタルパワーアンプ回路52は、オーディオ信号選択回路12が出力するオーディオ信号の電圧に応じ、基準クロックBCLKに基づいて生成されるパルスを出力するパルス変調回路62と、パルス変調回路62が出力するパルスが入力されて低い出力インピーダンスで出力する出力回路72と、を有して成る。そして、出力回路72の出力は第2のデジタルパワーアンプ回路52の出力となり、第2のパルス出力端子OUT2に接続される。
The inverting circuit 14 inverts and outputs the first audio signal. The audio
クロック端子CLKにはクロック選択回路11が接続され、このクロック選択回路11は内部生成クロックと外部クロックの一方を基準クロックBCLKとして選択する。ここで、内部生成クロックはクロック生成回路10により生成されるものであり、外部クロックは外部のICなどで生成され、クロック端子CLKを介して入力されるものである。このクロック選択回路11は、基準クロックBCLKとして内部生成クロックが選択されたときはクロック端子CLKから内部生成クロックが出力され、基準クロックBCLKとして外部クロックが選択されたときはクロック端子CLKから外部クロックが入力されるとともに、クロック生成回路10とクロック端子CLKを電気的に切断するように機能する。この機能は、後述する選択制御回路13により制御される。
A clock selection circuit 11 is connected to the clock terminal CLK, and the clock selection circuit 11 selects one of an internally generated clock and an external clock as a reference clock BCLK. Here, the internally generated clock is generated by the
制御端子CNTには選択制御回路13が接続され、この選択制御回路13がクロック選択回路11とオーディオ信号選択回路12を制御する。すなわち、選択制御回路13は、制御端子CNTが接地電位レベルならば、クロック選択回路11は内部生成クロックを基準クロックBCLKとして選択し、かつオーディオ信号選択回路12は第2のオーディオ信号を選択する。一方、制御端子CNTが電源電圧VCCレベルならば、クロック選択回路11は外部クロックを基準クロックBCLKとして選択し、かつオーディオ信号選択回路12は反転回路14が出力するオーディオ信号を選択する。
A
なお、基準クロックBCLKとして外部クロックが選択される場合は、クロック生成回路10が生成する内部生成クロックは使用しないので、クロック生成回路10の動作を止めることも可能である。
When an external clock is selected as the reference clock BCLK, the internal generation clock generated by the
次に、図1に示すオーディオシステムの構成を説明する。このオーディオシステムは、2ウェイステレオシステムであって、ステレオのオーディオ信号Lin及びRinを入力し、ステレオ音声を左右のスピーカ41及び42から出力し、低音のみを強調したステレオ音声を左右の低音用のスピーカ41a及び41bから出力する。また、低音用のスピーカ41a及び41bは、その出力を高めるために、駆動入力の両端が互いに逆の位相で駆動される、いわゆるBTLの構成になっている。
Next, the configuration of the audio system shown in FIG. 1 will be described. This audio system is a two-way stereo system, which inputs stereo audio signals Lin and Rin, outputs stereo sound from the left and
すなわち、このオーディオシステムは、オーディオ信号Lin、Rinが第1及び第2のオーディオ信号入力端子IN1、IN2に入力されるオーディオパワーアンプIC(第1のオーディオパワーアンプIC)1と、その2個のパルス出力端子OUT1、OUT2に接続されるローパスフィルタ31、32と、ローパスフィルタ31、32の出力に駆動入力の一端がそれぞれ接続され、他端が接地されたスピーカ41及び42と、オーディオ信号Linが入力されるローパスフィルタ2aと、ローパスフィルタ2aの出力が第1のオーディオ信号入力端子IN1に入力される左側低音用のオーディオパワーアンプIC(第2のオーディオパワーアンプIC)1aと、その2個のパルス出力端子OUT1、OUT2に接続されるローパスフィルタ31a、32aと、ローパスフィルタ31a、32aの出力に駆動入力の両端が接続される左側低音用のスピーカ41aと、オーディオ信号Rinが入力されるローパスフィルタ2bと、ローパスフィルタ2bの出力が第1のオーディオ信号入力端子IN1に入力される右側低音用のオーディオパワーアンプIC1bと、その2個のパルス出力端子OUT1及びOUT2に接続されるローパスフィルタ31b及び32bと、ローパスフィルタ31b及び32bの出力に駆動入力の両端が接続される右側低音用のスピーカ41bと、を有して成る。また、オーディオパワーアンプIC1と低音用のオーディオパワーアンプIC1a、1bのクロック端子CLKは互いに接続されている。
That is, the audio system includes an audio power amplifier IC (first audio power amplifier IC) 1 in which audio signals Lin and Rin are input to first and second audio signal input terminals IN1 and IN2, and the two of them. Low-
ここで、オーディオパワーアンプIC1と低音用のオーディオパワーアンプIC1a、1bとは同じICであり、2個のデジタルパワーアンプ回路51、52、クロック生成回路10、クロック選択回路11、オーディオ信号選択回路12、選択制御回路13、反転回路14などを備えている。オーディオパワーアンプIC1は、制御端子CNTが接地電位に接続されることで、ステレオの(2個の)スピーカを駆動するものとなる。具体的には、クロック選択回路11において基準クロックBCLKとして内部生成クロックが選択され、クロック端子CLKから内部生成クロックが出力される。また、オーディオ信号選択回路12において第2のオーディオ信号、すなわちオーディオ信号Rinが選択され、第2のデジタルパワーアンプ回路52に出力される。一方、低音用のオーディオパワーアンプIC1a及び1bは、制御端子CNTが電源電圧VCCに接続されることで、1個のBTL構成のスピーカを駆動するものとなる。具体的には、クロック選択回路11において基準クロックBCLKとして外部クロックが選択される。また、オーディオ信号選択回路12において反転回路14が出力するオーディオ信号が選択され、第2のデジタルパワーアンプ回路52に出力される。
Here, the audio power amplifier IC1 and the bass audio power amplifiers IC1a and 1b are the same IC, and are two digital
従って、このオーディオシステムにおいて3個のオーディオパワーアンプICの基準クロックBCLKの周波数が同一になっているので、ビート音が発生せず、音質の低下を抑制することができる。 Therefore, in this audio system, since the frequency of the reference clock BCLK of the three audio power amplifier ICs is the same, no beat sound is generated, and deterioration in sound quality can be suppressed.
また、このオーディオパワーアンプICでは、BTL構成のスピーカを駆動するものであると、自動的に基準クロックBCLKとして外部クロックが選択される。従って、制御端子CNTのみでこれらの選択を制御できるので、端子数を少なくすることができる。ただし、制御端子CNTを別々に設けることも可能である。 Further, in this audio power amplifier IC, when driving a speaker having a BTL configuration, an external clock is automatically selected as the reference clock BCLK. Therefore, since these selections can be controlled only by the control terminal CNT, the number of terminals can be reduced. However, it is also possible to provide the control terminal CNT separately.
なお、ローパスフィルタ31、32、31a、32a、31b、32bは、基準クロックBCLKによる高調波成分を除去して音声帯域の信号を取り出す。また、ローパスフィルタ2a、2bは、低音に相当する周波数のみを通過させる。
Note that the low-
以上、3個のオーディオパワーアンプIC1、1a、1bを用いた2ウェイステレオシステムについて説明したが、例えばホームシアタシステムなどの他のオーディオシステムにおいても、全てのオーディオパワーアンプICの基準クロックBCLKの周波数を同一にすることで、ビート音を生じさせず、音質の低下を抑制することができる。その結果、そのオーディオシステムは高品質なシステムとなることができる。 Although the two-way stereo system using the three audio power amplifiers IC1, 1a, 1b has been described above, the frequency of the reference clock BCLK of all audio power amplifier ICs also in other audio systems such as a home theater system, for example. By making the same, it is possible to suppress a decrease in sound quality without generating a beat sound. As a result, the audio system can be a high quality system.
なお、このオーディオパワーアンプICは、オーディオ信号入力端子を2個有し、かつデジタルパワーアンプ回路を2個有しているので、2ウェイステレオシステムを3個のオーディオパワーアンプICで実現することができるが、オーディオパワーアンプICのオーディオ信号入力端子を1個のみ有し、かつデジタルパワーアンプ回路を1個のみ有するようにすることも可能である。この場合、コストの上昇が考えられるが、様々なオーディオシステム(例えば、BTLの構成ではないスピーカを奇数個備えるシステム)に更に柔軟に対応することが可能になる。 Since this audio power amplifier IC has two audio signal input terminals and two digital power amplifier circuits, a two-way stereo system can be realized with three audio power amplifier ICs. However, it is also possible to have only one audio signal input terminal of the audio power amplifier IC and only one digital power amplifier circuit. In this case, although an increase in cost can be considered, it is possible to more flexibly cope with various audio systems (for example, a system including an odd number of speakers not having a BTL configuration).
また、本願発明は、上述した実施形態に限られることなく、特許請求の範囲に記載した事項の範囲内でのさまざまな設計変更が可能である。例えば、ローパスフィルタ2a又は2bをオーディオパワーアンプICに内蔵して選択制御回路13によってそのローパスフィルタを用いるか否かを選択させることも可能である。
The present invention is not limited to the above-described embodiments, and various design changes can be made within the scope of the matters described in the claims. For example, the
1、1a、1b オーディオパワーアンプIC
10 クロック生成回路
11 クロック選択回路
12 オーディオ信号選択回路
13 選択制御回路
14 反転回路
51 第1のデジタルパワーアンプ回路
52 第2のデジタルパワーアンプ回路
61、62 パルス変調回路
71、72 出力回路
CLK クロック端子
CNT 制御端子
IN1 第1のオーディオ信号入力端子
IN2 第2のオーディオ信号入力端子
OUT1、OUT2 パルス出力端子
1, 1a, 1b Audio power amplifier IC
10 Clock generation circuit
11 Clock selection circuit
12 Audio signal selection circuit
13 Selection control circuit
14 Inversion circuit
51 First digital power amplifier circuit
52 Second digital power amplifier circuit
61, 62 Pulse modulation circuit
71, 72 Output circuit
CLK clock terminal
CNT control terminal
IN1 First audio signal input terminal
IN2 Second audio signal input terminal OUT1, OUT2 Pulse output terminal
Claims (3)
内部生成クロックの出力又は外部クロックの入力が行われるクロック端子と、
内部生成クロックと外部クロックの一方を基準クロックとして選択するクロック選択回路と、
オーディオ信号が入力される少なくとも1個のオーディオ信号入力端子と、
入力されるオーディオ信号の電圧に応じ、基準クロックに基づいて生成されるパルスを出力するパルス変調回路と、パルス変調回路のパルスを低い出力インピーダンスで出力する出力回路と、を有する少なくとも1個のデジタルパワーアンプ回路と、
を備えてなることを特徴とするオーディオパワーアンプIC。 A clock generation circuit for generating an internally generated clock;
A clock terminal to which an internally generated clock is output or an external clock is input; and
A clock selection circuit for selecting one of the internally generated clock and the external clock as a reference clock;
At least one audio signal input terminal to which an audio signal is input;
At least one digital signal having a pulse modulation circuit that outputs a pulse generated based on a reference clock according to a voltage of an input audio signal, and an output circuit that outputs a pulse of the pulse modulation circuit with a low output impedance A power amplifier circuit;
An audio power amplifier IC comprising:
前記オーディオ信号入力端子は、第1及び第2のオーディオ信号が入力される第1及び第2のオーディオ信号入力端子よりなり、
第1のオーディオ信号を反転して出力する反転回路と、この反転回路が出力するオーディオ信号と第2のオーディオ信号のどちらかを選択して出力するオーディオ信号選択回路とが付加され、
前記デジタルパワーアンプ回路は、第1のオーディオ信号が入力される第1のデジタルパワーアンプ回路及びオーディオ信号選択回路が出力するオーディオ信号が入力される第2のデジタルパワーアンプ回路よりなり、
オーディオ信号選択回路で反転回路が出力するオーディオ信号が選択されたとき、クロック選択回路で外部クロックが基準クロックとして選択されることを特徴とするオーディオパワーアンプIC。 The audio power amplifier IC according to claim 1,
The audio signal input terminal includes first and second audio signal input terminals to which the first and second audio signals are input,
An inverting circuit that inverts and outputs the first audio signal, and an audio signal selection circuit that selects and outputs either the audio signal output from the inverting circuit or the second audio signal are added.
The digital power amplifier circuit includes a first digital power amplifier circuit to which a first audio signal is input and a second digital power amplifier circuit to which an audio signal output from an audio signal selection circuit is input.
An audio power amplifier IC, wherein when an audio signal output from an inverting circuit is selected by an audio signal selection circuit, an external clock is selected as a reference clock by a clock selection circuit.
第1及び第2のオーディオパワーアンプICのクロック端子は互いに接続され、
第1のオーディオパワーアンプICはクロック選択回路で内部生成クロックが基準クロックとして選択されてクロック端子から内部生成クロックを出力し、
第2のオーディオパワーアンプICはクロック端子に外部クロックが入力されてクロック選択回路で外部クロックが基準クロックとして選択されることを特徴とするオーディオシステム。 The audio power amplifier IC according to claim 1 or 2 is provided as the first and second audio power amplifier ICs,
The clock terminals of the first and second audio power amplifier ICs are connected to each other,
In the first audio power amplifier IC, the internally generated clock is selected as the reference clock by the clock selection circuit, and the internally generated clock is output from the clock terminal.
The second audio power amplifier IC is an audio system in which an external clock is input to a clock terminal and an external clock is selected as a reference clock by a clock selection circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008185683A JP4222492B2 (en) | 2008-07-17 | 2008-07-17 | Audio power amplifier IC and audio system including the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008185683A JP4222492B2 (en) | 2008-07-17 | 2008-07-17 | Audio power amplifier IC and audio system including the same |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004272645A Division JP4201752B2 (en) | 2004-09-21 | 2004-09-21 | Audio power amplifier IC |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008252954A true JP2008252954A (en) | 2008-10-16 |
JP4222492B2 JP4222492B2 (en) | 2009-02-12 |
Family
ID=39977266
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008185683A Active JP4222492B2 (en) | 2008-07-17 | 2008-07-17 | Audio power amplifier IC and audio system including the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4222492B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2016103696A1 (en) * | 2014-12-24 | 2017-10-05 | パナソニックIpマネジメント株式会社 | Audio signal amplification device, power supply device, and power supply control method |
-
2008
- 2008-07-17 JP JP2008185683A patent/JP4222492B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2016103696A1 (en) * | 2014-12-24 | 2017-10-05 | パナソニックIpマネジメント株式会社 | Audio signal amplification device, power supply device, and power supply control method |
Also Published As
Publication number | Publication date |
---|---|
JP4222492B2 (en) | 2009-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7459968B2 (en) | Audio power amplifier IC and audio system provided with the same | |
US7301417B2 (en) | Pulse width modulation method and apparatus | |
JP4568572B2 (en) | Audio signal output circuit and electronic device for generating audio output | |
JP5442636B2 (en) | Class D power amplifier | |
JP4882353B2 (en) | Pulse width modulation amplifier | |
JP2006222852A (en) | Digital amplifier | |
JPWO2007132842A1 (en) | Drive device | |
JP2009147552A (en) | Class d amplifier | |
JP2006211523A (en) | Digital switching circuit | |
JP4222492B2 (en) | Audio power amplifier IC and audio system including the same | |
JP4728943B2 (en) | Audio processing circuit, activation method thereof, and electronic device using the same | |
JP2004312606A (en) | Class d amplifier circuit | |
JP2005109590A (en) | Switching amplifier circuit and class d amplifier for audio apparatus | |
JP2009060557A (en) | Power amplifier | |
JP2016111430A (en) | Pwm modulation device and audio signal output device | |
JP2006211056A (en) | Class d amplifier for a plurality of channels | |
JP2007049437A (en) | Speaker system, speaker, and power superposer | |
JP2018163304A (en) | Signal processing apparatus and active noise cancellation system | |
WO2007148879A1 (en) | Headphone driver and method for driving the same | |
JP2004031998A (en) | Audio driver circuit | |
US8917875B2 (en) | Method for driving loudspeakers | |
WO2019111703A1 (en) | Signal processing device, signal processing method and program | |
JP2016063300A (en) | Audio amplifier, electronic apparatus, and audio signal reproduction method | |
JP2007180695A (en) | Pwm modulation type class d amplifier | |
JP2005142983A (en) | Power amplifier circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080724 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080724 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20081008 |
|
TRDD | Decision of grant or rejection written | ||
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20081110 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081112 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081112 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4222492 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121128 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131128 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |