JP2008251574A - Electrostatic chuck, manufacturing method thereof and manufacturing method of semiconductor device - Google Patents

Electrostatic chuck, manufacturing method thereof and manufacturing method of semiconductor device Download PDF

Info

Publication number
JP2008251574A
JP2008251574A JP2007087205A JP2007087205A JP2008251574A JP 2008251574 A JP2008251574 A JP 2008251574A JP 2007087205 A JP2007087205 A JP 2007087205A JP 2007087205 A JP2007087205 A JP 2007087205A JP 2008251574 A JP2008251574 A JP 2008251574A
Authority
JP
Japan
Prior art keywords
electrostatic chuck
semiconductor wafer
protrusions
manufacturing
insulating member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007087205A
Other languages
Japanese (ja)
Inventor
Chiaki Kudo
千秋 工藤
Osamu Kusumoto
修 楠本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2007087205A priority Critical patent/JP2008251574A/en
Publication of JP2008251574A publication Critical patent/JP2008251574A/en
Pending legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide an electrostatic chuck capable of forming minute unevenness on the rear surface of a semiconductor wafer, and to provide a manufacturing method thereof. <P>SOLUTION: The electrostatic chuck 6 for holding a semiconductor wafer 1 is provided with a plurality of protrusions 15 provided on the surface region contacting the semiconductor wafer 1. When the semiconductor wafer 1 is chucked with the heated electrostatic chuck 6, the semiconductor wafer 1 is rapidly heated and thermally expanded, and thus, the protrusions 15 of the electrostatic chuck 6 can form the minute unevenness on the rear surface of the semiconductor wafer 1. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、静電チャック及びその製造方法ならびに半導体装置の製造方法に関する。   The present invention relates to an electrostatic chuck, a method for manufacturing the same, and a method for manufacturing a semiconductor device.

パワーエレクトロニクス用のデバイスとして、シリコン(Si)半導体を用いたパワーデバイスが従来、用いられている。パワーエレクトロニクス用のデバイスは、より高周波かつ大電流で動作することが求められており、さまざまな研究開発により、シリコンパワーデバイスの性能向上が図られてきた。   A power device using a silicon (Si) semiconductor has been conventionally used as a device for power electronics. Devices for power electronics are required to operate at higher frequencies and higher currents, and various research and development efforts have been made to improve the performance of silicon power devices.

しかし、近年、シリコンパワーデバイスの性能は、理論限界に近づきつつある。また、パワーデバイスは、高温や放射線等の悪環境下における動作が求められる場合があるが、シリコン半導体は、このような悪環境下には適していない。このため、シリコンに替わる半導体材料を用いたデバイスの研究がなされている。   However, in recent years, the performance of silicon power devices is approaching the theoretical limit. In addition, power devices may be required to operate under adverse environments such as high temperatures and radiation, but silicon semiconductors are not suitable for such adverse environments. For this reason, research has been conducted on devices using semiconductor materials instead of silicon.

種々の半導体の中で、炭化珪素半導体は、ワイドバンドギャップ(4H型の場合、3.26eV)を持ち、高温での電気伝導制御や耐放射線性に優れる。また、シリコンより約1桁高い絶縁破壊電界を有し、高耐圧化に優れる。またシリコンの約2倍の電子の飽和ドリフト速度を有し、高周波大電力制御を可能とする。これらの半導体としての物性から、炭化珪素は、より高周波かつ大電流で動作するパワーデバイス用の半導体材料として期待されている。   Among various semiconductors, a silicon carbide semiconductor has a wide band gap (3.26 eV in the case of 4H type), and is excellent in electrical conduction control and radiation resistance at high temperatures. In addition, it has a dielectric breakdown electric field that is about one digit higher than that of silicon, and is excellent in increasing the breakdown voltage. In addition, it has a saturation drift velocity of electrons about twice that of silicon, enabling high-frequency and high-power control. Due to these physical properties of semiconductors, silicon carbide is expected as a semiconductor material for power devices that operate at higher frequencies and higher currents.

炭化珪素(SiC)を用いて、ショットキーダイオードやMISFET等の素子を形成する場合、そのアノード電極またはドレイン電極を形成する金属にはSiCとの低抵抗のオーミックコンタクト特性が要求される。しかし、SiCが広いバンドギャップを持つため、金属との間でオーミック特性を得ることは容易ではない。   When an element such as a Schottky diode or a MISFET is formed using silicon carbide (SiC), the metal forming the anode or drain electrode is required to have a low resistance ohmic contact characteristic with SiC. However, since SiC has a wide band gap, it is not easy to obtain ohmic characteristics with metal.

これを解決するため、特許文献1および特許文献2に記載されている技術では、SiCに不純物を注入し、高温のアニールを実施することによってオーミック特性を実現している。また、特許文献3では、SiCに不純物を注入し、高温で熱処理を行った後に所定の金属を堆積する方法が開示されている。
米国特許第5409859号明細書 米国特許第5323022号明細書 特表2005−508087号公報
In order to solve this problem, the techniques described in Patent Document 1 and Patent Document 2 realize ohmic characteristics by injecting impurities into SiC and performing high-temperature annealing. Patent Document 3 discloses a method of depositing a predetermined metal after implanting impurities into SiC and performing heat treatment at a high temperature.
US Pat. No. 5,409,859 US Pat. No. 5,323,022 JP 2005-508087 gazette

上記の従来技術では、SiCウェハの裏面に高濃度でイオン注入を行ったり、高温の熱処理を行ったりする必要があり、そのために工程数が増加するという問題がある。また、半導体ウェハの裏面に対してイオン注入を行うには、イオン注入装置の静電チャックに半導体ウェハをセットするとき、半導体ウェハの主面を静電チャックの表面に密着させる必要がある。半導体ウェハの主面には、トランジスタのチャネル領域の一部やゲート絶縁膜が形成される側の表面であり、清浄な状態に保持される必要があるため、そのような表面を静電チャックに押圧する工程は避けたい。   In the above-described conventional technology, it is necessary to perform ion implantation at a high concentration on the back surface of the SiC wafer or to perform a high-temperature heat treatment, which increases the number of processes. In order to perform ion implantation on the back surface of the semiconductor wafer, when the semiconductor wafer is set on the electrostatic chuck of the ion implantation apparatus, it is necessary to bring the main surface of the semiconductor wafer into close contact with the surface of the electrostatic chuck. The main surface of the semiconductor wafer is the surface on the side where a part of the channel region of the transistor and the gate insulating film are formed and needs to be kept in a clean state. I want to avoid pressing.

本発明は、上記課題を解決するためになされたものであり、特別な工程を付加することなく、半導体ウェハの裏面側にオーミックコンタクトを形成することを可能にする静電チャック、および製造方法を提供することを目的とする。   The present invention has been made to solve the above problems, and provides an electrostatic chuck and a manufacturing method capable of forming an ohmic contact on the back side of a semiconductor wafer without adding a special process. The purpose is to provide.

本発明の静電チャックは、半導体ウェハを保持する静電チャックであって、前記半導体ウェハに接触する吸着面と、前記吸着面を加熱する加熱機構とを備え、前記吸着面には複数の突起が形成されている。   The electrostatic chuck of the present invention is an electrostatic chuck that holds a semiconductor wafer, and includes an adsorption surface that contacts the semiconductor wafer and a heating mechanism that heats the adsorption surface, and a plurality of protrusions on the adsorption surface Is formed.

好ましい実施形態において、前記静電チャックは、脱着可能な絶縁部材を備えており、前記複数の突起は前記絶縁部材の表面に形成されている。   In a preferred embodiment, the electrostatic chuck includes a detachable insulating member, and the plurality of protrusions are formed on a surface of the insulating member.

好ましい実施形態において、前記静電チャックの前記絶縁部材は、比抵抗が1.0×108Ω・cm以上の半導体材料から形成されている。 In a preferred embodiment, the insulating member of the electrostatic chuck is made of a semiconductor material having a specific resistance of 1.0 × 10 8 Ω · cm or more.

好ましい実施形態において、前記半導体材料は、炭化珪素またはダイヤモンドである。   In a preferred embodiment, the semiconductor material is silicon carbide or diamond.

好ましい実施形態において、前記静電チャックの前記吸着面は、AlNから形成された誘電体層の表面である。   In a preferred embodiment, the attracting surface of the electrostatic chuck is a surface of a dielectric layer made of AlN.

好ましい実施形態において、前記静電チャックの前記吸着面における表面粗さRaは1μm以上である。   In a preferred embodiment, the surface roughness Ra of the attracting surface of the electrostatic chuck is 1 μm or more.

好ましい実施形態において、前記突起の面密度は、前記吸着面の中心からの距離の2乗に反比例するように形成されている。   In a preferred embodiment, the surface density of the protrusions is formed to be inversely proportional to the square of the distance from the center of the adsorption surface.

本発明による静電チャックの製造方法は、加熱機構付の静電チャックの製造方法であって、絶縁部材の表面を加工して前記表面に複数の突起を形成する工程と、前記絶縁部材を静電チャックに取り付け、前記複数の突起が形成された表面を吸着面として機能し得るようにする工程とを含む。   A method of manufacturing an electrostatic chuck according to the present invention is a method of manufacturing an electrostatic chuck with a heating mechanism, the step of processing a surface of an insulating member to form a plurality of protrusions on the surface, Attaching to the electric chuck, and allowing the surface on which the plurality of protrusions are formed to function as a suction surface.

本発明による他の静電チャックの製造方法は、加熱機構付の静電チャックの製造方法であって、転写部材の表面を加工して前記表面に複数の突起を形成する工程と、前記静電チャックを加熱する工程と、前記転写部材の前記複数の突起が形成された表面を、加熱された前記静電チャックの吸着面に対向させた後、前記静電チャックで転写部材を吸着することにより前記複数の突起で前記静電チャックの吸着面に複数の突起を形成する工程とを含む。   Another method for manufacturing an electrostatic chuck according to the present invention is a method for manufacturing an electrostatic chuck with a heating mechanism, the step of processing a surface of a transfer member to form a plurality of protrusions on the surface, and the electrostatic chuck. A step of heating the chuck, and a surface of the transfer member on which the plurality of protrusions are formed is made to face the suction surface of the heated electrostatic chuck, and then the transfer member is sucked by the electrostatic chuck. Forming a plurality of protrusions on the suction surface of the electrostatic chuck with the plurality of protrusions.

本発明による半導体装置の製造方法は、上記いずれかの静電チャックを用いて行う半導体装置の製造方法であって、前記静電チャックの複数の突起が形成された表面領域を加熱する工程と、半導体ウェハを前記静電チャックの前記表面領域に吸着させる工程と、前記半導体ウェハを熱膨張させることにより、前記半導体ウェハの被吸着面に複数の凹部を形成する工程とを含む。   A method of manufacturing a semiconductor device according to the present invention is a method of manufacturing a semiconductor device using any one of the electrostatic chucks described above, and the step of heating a surface region where a plurality of protrusions of the electrostatic chuck are formed; A step of attracting the semiconductor wafer to the surface region of the electrostatic chuck, and a step of thermally expanding the semiconductor wafer to form a plurality of recesses on the attracted surface of the semiconductor wafer.

本発明によれば、加熱機構付の静電チャックの表面の突起を利用することにより、半導体ウェハの熱膨張を利用して半導体ウェハの裏面に深さが急峻に変化する微細な凹凸を多数形成することができる。   According to the present invention, by using the protrusions on the surface of the electrostatic chuck with a heating mechanism, a large number of fine irregularities whose depth changes sharply on the back surface of the semiconductor wafer using the thermal expansion of the semiconductor wafer. can do.

本発明の静電チャックの製造方法によれば、静電チャックの表面に任意のパターンで複数の突起を形成することができる。   According to the method for manufacturing an electrostatic chuck of the present invention, a plurality of protrusions can be formed in an arbitrary pattern on the surface of the electrostatic chuck.

本発明の半導体装置の製造方法によれば、加熱された静電チャックで半導体ウェハを吸着することにより、半導体ウェハの吸着面に微細な凹凸を形成することができるため、半導体ウェハの裏面電極のコンタクト特性を改善することができる。   According to the method for manufacturing a semiconductor device of the present invention, fine irregularities can be formed on the attracting surface of the semiconductor wafer by attracting the semiconductor wafer with a heated electrostatic chuck. Contact characteristics can be improved.

このように、本発明によれば、半導体ウェハの裏面に深さが急峻に変化する微細な凹凸が形成されるため、電極の実効的な面積を増大させ、かつ電界集中によるバンドトンネリングを引き起すことにより、オーミックコンタクトを実現することが可能になる。   As described above, according to the present invention, since the fine irregularities whose depth changes sharply are formed on the back surface of the semiconductor wafer, the effective area of the electrode is increased and band tunneling due to electric field concentration is caused. Thus, ohmic contact can be realized.

(実施形態1)
まず、図1を参照しながら、本発明による静電チャックの実施形態を説明する。図1は、本実施形態における静電チャックの構成を模式的に示した断面図である。
(Embodiment 1)
First, an embodiment of an electrostatic chuck according to the present invention will be described with reference to FIG. FIG. 1 is a cross-sectional view schematically showing the configuration of the electrostatic chuck in the present embodiment.

図1に示される静電チャック6は、絶縁膜12で被覆されたグラファイト板11と、絶縁膜12の上に配置された電極13と、これらを覆う誘電体層14と、誘電体層14の上に配置された絶縁部材20とを備えている。絶縁膜12はpBN(熱分解窒化ホウ素)等の絶縁材料から形成されており、誘電体層14は、pBNまたはAlN(窒化アルミ)から形成されている。本実施形態の静電チャック6に特徴的な点は、図1に示すように、誘電体層14の上に配置された絶縁部材20の表面のうち、半導体ウェハ1と密着する側の面に複数の突起15が形成されている点にある。また、静電チャック6には不図示のヒータが内蔵されており、ヒータの発熱によって絶縁部材20を400℃以上の高温に加熱することができる。   An electrostatic chuck 6 shown in FIG. 1 includes a graphite plate 11 covered with an insulating film 12, an electrode 13 disposed on the insulating film 12, a dielectric layer 14 covering them, and a dielectric layer 14 And an insulating member 20 disposed above. The insulating film 12 is made of an insulating material such as pBN (pyrolytic boron nitride), and the dielectric layer 14 is made of pBN or AlN (aluminum nitride). A characteristic point of the electrostatic chuck 6 of the present embodiment is that, as shown in FIG. 1, among the surfaces of the insulating member 20 disposed on the dielectric layer 14, the surface close to the semiconductor wafer 1. A plurality of protrusions 15 are formed. The electrostatic chuck 6 has a built-in heater (not shown), and the insulating member 20 can be heated to a high temperature of 400 ° C. or more by the heat generated by the heater.

電極13は、端子を通じて電源(不図示)に接続されている。不図示の電源よって電極13に電圧が印加されると、絶縁部材20の表面に電荷が誘起される。図1に示すように、半導体ウェハ1が絶縁部材20に近接対峙させられると、半導体ウェハ1の対向面には、絶縁部材20の表面に誘起された電荷とは逆極性の電荷が誘起されるため、両者の間にクーロン力やジャンセンラーベック力が作用し、半導体ウェハ1を静電チャック6に吸着固定(チャック)することが可能になる。   The electrode 13 is connected to a power source (not shown) through a terminal. When a voltage is applied to the electrode 13 by a power source (not shown), an electric charge is induced on the surface of the insulating member 20. As shown in FIG. 1, when the semiconductor wafer 1 is brought close to the insulating member 20, a charge having a polarity opposite to the charge induced on the surface of the insulating member 20 is induced on the opposite surface of the semiconductor wafer 1. Therefore, a Coulomb force or a Jansenler Beck force acts between the two, and the semiconductor wafer 1 can be attracted and fixed (chucked) to the electrostatic chuck 6.

本明細書では、静電チャック6の表面のうち、半導体ウェハ1と接触する領域を「吸着面」と称することとする。この吸着面は、チャック面やコンタクト面と称される場合がある。一方、静電チャック6の「吸着面」と接触する半導体ウェハ1の面を「被吸着面」と称することとする。   In the present specification, a region of the surface of the electrostatic chuck 6 that is in contact with the semiconductor wafer 1 is referred to as an “adsorption surface”. This suction surface may be referred to as a chuck surface or a contact surface. On the other hand, the surface of the semiconductor wafer 1 that is in contact with the “attracting surface” of the electrostatic chuck 6 is referred to as the “attracted surface”.

絶縁部材20に用いられるAlNは、熱伝導性および電気絶縁性の両方に優れたセラミックス材料であり、AlNの粉末を焼結することによって作製される。AlNの焼結体を構成する粒子(グレイン)の平均粒径は数μmであるため、AlN焼結体を研磨しても、その表面を鏡面に加工することはできず、突起などの凹凸が残存しやすい。本実施形態における静電チャック6の吸着面における表面粗さRaは1μm以上の状態にある。突起の高さは、1μm〜5μmであることが好ましく、その面密度の平均値は、例えば103〜1010個/cm2の範囲にある。なお、本明細書における「表面粗さRa」は、JISB0601−1994で規格される算術平均粗さRaによって定義される。 AlN used for the insulating member 20 is a ceramic material excellent in both thermal conductivity and electrical insulation, and is produced by sintering AlN powder. Since the average particle diameter of the particles (grains) constituting the sintered body of AlN is several μm, the surface cannot be processed into a mirror surface even if the AlN sintered body is polished, and there are irregularities such as protrusions. It tends to remain. In this embodiment, the surface roughness Ra on the attracting surface of the electrostatic chuck 6 is in a state of 1 μm or more. The height of the protrusions is preferably 1 μm to 5 μm, and the average value of the surface density is, for example, in the range of 10 3 to 10 10 pieces / cm 2 . The “surface roughness Ra” in the present specification is defined by the arithmetic average roughness Ra standardized by JISB0601-1994.

本実施形態では、絶縁部材20の表面に存在する突起15を利用して、半導体ウェハ1の裏面に微細かつ急峻な凹凸を形成することができる。この突起15は、絶縁部材20の表面が本来的に有している凹凸の凸部によって機能させてもよいが、後述するように、絶縁部材20の表面にエッチングや転写を行うことによって積極的に突起15を形成することが好ましい。   In the present embodiment, it is possible to form fine and steep irregularities on the back surface of the semiconductor wafer 1 using the protrusions 15 existing on the surface of the insulating member 20. The protrusions 15 may function by the convex and concave portions that the surface of the insulating member 20 inherently has, but as will be described later, the protrusions 15 are positively formed by etching or transferring the surface of the insulating member 20. It is preferable to form the protrusion 15 on the surface.

本実施形態の静電チャック6によれば、半導体ウェハ1を吸着し、突起15で半導体ウェハ1の裏面を押圧した後、その状態で半導体ウェハ1を加熱して横方向に熱膨張させることができる。密着状態にある半導体ウェハ1を急激な熱膨張させることにより、半導体ウェハ1の裏面が突起15に対して横方向に移動する現象を利用すれば、半導体ウェハ1の裏面の一面に深さ/高さが急峻に変化する微小な凹凸を同時に多数形成することが可能になる。   According to the electrostatic chuck 6 of the present embodiment, after the semiconductor wafer 1 is attracted and the back surface of the semiconductor wafer 1 is pressed by the protrusions 15, the semiconductor wafer 1 is heated in this state and thermally expanded in the lateral direction. it can. If the phenomenon that the back surface of the semiconductor wafer 1 moves laterally with respect to the protrusions 15 by abrupt thermal expansion of the semiconductor wafer 1 in the close contact state, the depth / height It is possible to simultaneously form a large number of minute irregularities whose height changes sharply.

以下、高温に加熱された静電チャック6によって半導体ウェハ1の被吸着面に微小な凹凸が形成される現象を、図面を参照しながら詳しく説明する。   Hereinafter, the phenomenon in which minute irregularities are formed on the attracted surface of the semiconductor wafer 1 by the electrostatic chuck 6 heated to a high temperature will be described in detail with reference to the drawings.

図2は、静電チャック6によってSiCウェハを吸着したときに生じるウェハ表面温度の時間変化を示すグラフである。グラフの縦軸は、放射温度計によって計測したウェハ表面の温度であり、横軸は時間である。図2のデータは、吸着面温度を400℃に設定した静電チャック6によってSiCウェハを実際にチャックする実験で得たものである。   FIG. 2 is a graph showing the time change of the wafer surface temperature that occurs when the SiC wafer is attracted by the electrostatic chuck 6. The vertical axis of the graph is the wafer surface temperature measured by a radiation thermometer, and the horizontal axis is time. The data shown in FIG. 2 is obtained in an experiment in which the SiC wafer is actually chucked by the electrostatic chuck 6 whose suction surface temperature is set to 400 ° C.

図1に示す静電チャック6で半導体ウェハ1を吸着する場合、まず、半導体ウェハ1は静電チャック6のチャック面上にロードされる。ロード開始から期間T1(例えば50〜150秒)を経た後、静電チャック6の電極13に電圧が印加され、半導体ウェハ1は静電チャック6によって吸着される(チャック開始)。図2では、期間T2においてのみ、半導体ウェハ1は静電チャック6の吸着面に密着する。図2からわかるように、半導体ウェハ1がロードされてから実際に吸着されるまでの期間T1においては、ウェハ表面温度が約330℃まで上昇して飽和する。このときの半導体ウェハ1の加熱は、主として静電チャック6の表面(400℃)からの輻射によって行われる。その後、チャックが行われると、半導体ウェハ1は静電チャック6の吸着面に接触するため、期間T2の開始とともに、ウェハ表面温度は急激に上昇し、400℃で飽和する(期間T2)。期間T2においては、半導体ウェハ1の加熱は、高温の静電チャック6からの直接的な熱伝導によって生じることになる。期間T2の経過後、デチャックを行うと、半導体ウェハ1が静電チャック6の吸着面から離れるため、ウェハ表面温度は当初の約330℃まで序々に低下する(期間T3)。   When the semiconductor wafer 1 is attracted by the electrostatic chuck 6 shown in FIG. 1, first, the semiconductor wafer 1 is loaded on the chuck surface of the electrostatic chuck 6. After a period T1 (for example, 50 to 150 seconds) from the start of loading, a voltage is applied to the electrode 13 of the electrostatic chuck 6, and the semiconductor wafer 1 is attracted by the electrostatic chuck 6 (chuck start). In FIG. 2, the semiconductor wafer 1 is in close contact with the attracting surface of the electrostatic chuck 6 only in the period T2. As can be seen from FIG. 2, in the period T1 from when the semiconductor wafer 1 is loaded until it is actually attracted, the wafer surface temperature rises to about 330 ° C. and saturates. The heating of the semiconductor wafer 1 at this time is mainly performed by radiation from the surface (400 ° C.) of the electrostatic chuck 6. After that, when chucking is performed, the semiconductor wafer 1 comes into contact with the attracting surface of the electrostatic chuck 6, so that the wafer surface temperature rapidly increases and saturates at 400 ° C. (period T2) with the start of the period T2. In the period T2, the semiconductor wafer 1 is heated by direct heat conduction from the high-temperature electrostatic chuck 6. When dechucking is performed after the lapse of the period T2, the semiconductor wafer 1 is separated from the attracting surface of the electrostatic chuck 6, and thus the wafer surface temperature gradually decreases to about 330 ° C. (period T3).

ウェハ表面温度が静電チャック6からの輻射によって上昇するとき(期間T1)においても、半導体ウェハ1は熱膨張するが、静電チャック6と半導体ウェハ1とが密着していないため、半導体ウェハ1の表面に凹凸が形成されることはほとんどない。その後、静電チャック6の電極13にチャック電圧が印加されると、半導体ウェハ1は静電力によって静電チャック6の絶縁部材20に強固に押し付けられることになる。半導体ウェハ1が静電チャック6の絶縁部材20に押し付けられて両者が密着すると、図2に示すようにウェハ温度が急激に上昇するため、半導体ウェハ1の熱膨張も急激に進行することになる。すなわち、半導体ウェハ1は、その厚さ方向に働く静電力によって静電チャック6の絶縁部材20に押し付けられながら、面内方向に急激に熱膨張することになる。このとき、半導体ウェハ1の被吸着面と静電チャック6の吸着面(絶縁部材20の表面)とが強い力で擦れあうことになる。   Even when the wafer surface temperature rises due to radiation from the electrostatic chuck 6 (period T1), the semiconductor wafer 1 is thermally expanded. However, since the electrostatic chuck 6 and the semiconductor wafer 1 are not in close contact, the semiconductor wafer 1 There are almost no irregularities on the surface. Thereafter, when a chuck voltage is applied to the electrode 13 of the electrostatic chuck 6, the semiconductor wafer 1 is firmly pressed against the insulating member 20 of the electrostatic chuck 6 by electrostatic force. When the semiconductor wafer 1 is pressed against the insulating member 20 of the electrostatic chuck 6 and the two are brought into close contact with each other, the wafer temperature rapidly rises as shown in FIG. 2, so that the thermal expansion of the semiconductor wafer 1 also proceeds rapidly. . That is, the semiconductor wafer 1 rapidly expands in the in-plane direction while being pressed against the insulating member 20 of the electrostatic chuck 6 by the electrostatic force acting in the thickness direction. At this time, the attracted surface of the semiconductor wafer 1 and the attracted surface of the electrostatic chuck 6 (the surface of the insulating member 20) rub against each other with a strong force.

図3は、表面がAlNからなる静電チャックによって炭化珪素(SiC)半導体ウェハを吸着した後の、SiCウェハの吸着面を示す走査電子顕微鏡(SEM)写真である。ウェハ半径方向に長さの揃った多数の微小な凹部25が観察された。凹部25の深さは1μm程度と推定されるが、絶縁部材20に形成する突起15の高さによって更に深くすることも可能である。図3の写真において、ウェハ半径方向に欠陥の方向が揃っている理由は、SiCウェハがウェハ中心部から放射線状に熱膨張するためであると考えられる。凹部25の近傍には、ウェハから削り取られたSiCがバリのように付着し、微細な凸部を形成している。   FIG. 3 is a scanning electron microscope (SEM) photograph showing a suction surface of a SiC wafer after a silicon carbide (SiC) semiconductor wafer is sucked by an electrostatic chuck whose surface is made of AlN. A large number of minute recesses 25 having a uniform length in the wafer radial direction were observed. Although the depth of the recess 25 is estimated to be about 1 μm, it can be made deeper depending on the height of the projection 15 formed on the insulating member 20. In the photograph of FIG. 3, the reason why the defect directions are aligned in the wafer radial direction is considered to be that the SiC wafer thermally expands radially from the wafer center. In the vicinity of the recess 25, SiC scraped off from the wafer adheres like a burr and forms a fine protrusion.

半導体ウェハ1の熱膨張に伴って半導体ウェハ1の裏面が絶縁部材20の表面に対して相対的に移動する距離は、半導体ウェハ1の半径方向位置に依存して変化する。すなわち、半導体ウェハ1の中心からの距離が大きくなるほど、熱膨張による移動距離は比例的に増加する。このため、半導体ウェハ1の中心部に形成される凹部25の長さは、半導体ウェハ1の周辺部に形成される凹部25の長さに比べて、短くなる。このため、1枚の半導体ウェハ1から複数のチップを切り出す場合は、個々のチップが半導体ウェハ1のどの部分から切り出されたものかによって、チップ裏面に存在する微小な凹部25のサイズ(長さ)が変化することになる。このことは、チップ間で裏面電極のコンタクト特性にばらつきを生じさせる可能性がある。このため、半導体ウェハ1の中心に近い位置ほど、高い密度で微小な凹部25を形成することが好ましい。言い換えると、絶縁部材20の表面に設ける突起15は、吸着面の中心部において相対的に高い密度で形成することが好ましい。例えば、吸着面の中心からの距離の2乗に反比例して突起15の数密度を高くし、周辺に近づくほど、突起15の数密度を低くするように突起15の面内分布を調整することが望ましい。   The distance that the back surface of the semiconductor wafer 1 moves relative to the surface of the insulating member 20 in accordance with the thermal expansion of the semiconductor wafer 1 varies depending on the radial position of the semiconductor wafer 1. That is, as the distance from the center of the semiconductor wafer 1 increases, the moving distance due to thermal expansion increases proportionally. For this reason, the length of the recess 25 formed in the central portion of the semiconductor wafer 1 is shorter than the length of the recess 25 formed in the peripheral portion of the semiconductor wafer 1. For this reason, when a plurality of chips are cut out from a single semiconductor wafer 1, the size (length) of the minute recess 25 on the back surface of the chip depends on which part of the semiconductor wafer 1 each chip is cut out from. ) Will change. This may cause variations in the contact characteristics of the back electrode between chips. For this reason, it is preferable to form the minute recesses 25 with higher density closer to the center of the semiconductor wafer 1. In other words, the protrusions 15 provided on the surface of the insulating member 20 are preferably formed at a relatively high density at the center of the suction surface. For example, the in-plane distribution of the protrusions 15 is adjusted so that the number density of the protrusions 15 is increased in inverse proportion to the square of the distance from the center of the attracting surface, and the number density of the protrusions 15 is decreased as the distance from the periphery increases. Is desirable.

なお、本実施形態の静電チャック6における吸着面は、AlNからなる絶縁部材20の表面によって構成されているが、本発明は、このような場合に限定されない。静電チャック6の吸着面は、比抵抗が1.0×108Ω・cm以上であれば、SiC、ダイヤモンド等の半導体材料から形成されていても良い。AlN、SiC、ダイヤモンド等の高硬度の材料を用いて吸着面を形成すると、突起15の磨耗が抑制されるため、長期間にわたって半導体ウェハ1の裏面加工が可能となる。 In addition, although the adsorption surface in the electrostatic chuck 6 of this embodiment is comprised by the surface of the insulating member 20 which consists of AlN, this invention is not limited to such a case. The adsorption surface of the electrostatic chuck 6 may be made of a semiconductor material such as SiC or diamond as long as the specific resistance is 1.0 × 10 8 Ω · cm or more. When the adsorption surface is formed using a high hardness material such as AlN, SiC, diamond, etc., the wear of the protrusions 15 is suppressed, so that the back surface processing of the semiconductor wafer 1 can be performed over a long period of time.

(実施形態2)
次に、本発明による静電チャックの製造方法の実施形態を説明する。
(Embodiment 2)
Next, an embodiment of an electrostatic chuck manufacturing method according to the present invention will be described.

図4(a)から(d)は、本実施形態における静電チャックの製造方法を説明するための工程断面図である。   4A to 4D are process cross-sectional views for explaining the manufacturing method of the electrostatic chuck according to the present embodiment.

まず、図4(a)に示すように、AlNからなる絶縁部材20の表面にレジスト層9aを塗布した後、現像・露光を行うことにより、図4(b)に示すレジストマスク9bを形成する。レジストマスク9bは、突起15の形状、サイズ、および位置を規定するパターンを有している。次に、図4(c)に示すように、塩素を用いたドライエッチングを行うことにより、絶縁部材20の表面のうちレジストマスク9bで覆われていない部分をエッチングする。こうして、図4(c)に示すような突起15を絶縁部材20の表面に形成する。この後、図4(d)に示すように、レジストマスク9bを絶縁部材20から除去する。   First, as shown in FIG. 4A, a resist layer 9a is applied to the surface of an insulating member 20 made of AlN, and then developed and exposed to form a resist mask 9b shown in FIG. 4B. . The resist mask 9 b has a pattern that defines the shape, size, and position of the protrusion 15. Next, as shown in FIG. 4C, dry etching using chlorine is performed to etch the portion of the surface of the insulating member 20 that is not covered with the resist mask 9b. Thus, the protrusion 15 as shown in FIG. 4C is formed on the surface of the insulating member 20. Thereafter, the resist mask 9b is removed from the insulating member 20 as shown in FIG.

絶縁部材20がSiCからなる場合は、塩素および臭化水素の混合ガスを用いて上記のドライエッチングを行えば、突起15を容易に形成することができる。また、絶縁部材20がダイヤモンドからなる場合は、酸素を用いてドライエッチングを行えばよい。   When the insulating member 20 is made of SiC, the protrusion 15 can be easily formed by performing the above-described dry etching using a mixed gas of chlorine and hydrogen bromide. If the insulating member 20 is made of diamond, oxygen may be used for dry etching.

本実施形態によれば、レジストマスク9bのパターンを変更することにより、形成すべき突起15のサイズや配置を任意に設定することが可能である。   According to this embodiment, it is possible to arbitrarily set the size and arrangement of the protrusions 15 to be formed by changing the pattern of the resist mask 9b.

(実施形態3)
以下、図5を参照しながら、本発明による静電チャックの製造方法の他の実施形態を説明する。図5(a)から(c)は、本実施形態における静電チャックの製造方法を説明するための工程断面図である。
(Embodiment 3)
Hereinafter, another embodiment of the method for manufacturing an electrostatic chuck according to the present invention will be described with reference to FIG. FIGS. 5A to 5C are process cross-sectional views for explaining the manufacturing method of the electrostatic chuck in the present embodiment.

まず、図5(a)に示すように、例えばSiCからなる転写部材10を準備する。この転写部材10は、実施形態2における絶縁部材20の製造方法と同様の製造方法によって作製されたものである。転写部材10の表面には、転写用に多数の転写突起8が形成されている。   First, as shown in FIG. 5A, a transfer member 10 made of, for example, SiC is prepared. The transfer member 10 is manufactured by a manufacturing method similar to the manufacturing method of the insulating member 20 in the second embodiment. A large number of transfer protrusions 8 are formed on the surface of the transfer member 10 for transfer.

次に、図5(b)に示すように、上面にAlNからなる絶縁部材20を配置した静電チャック6を準備し、絶縁部材20の温度を400℃以上に加熱しておく。転写部材10の転写突起8が絶縁部材20の表面に接する方向に配置した後、静電チャック6を開始し、転写部材10で絶縁部材20を押圧する。このとき、転写部材10では、急激なチャックによる圧着と急激な温度上昇による熱膨張が同時に生じることになる。このため、図6に示すように、転写部材10の転写突起8によって絶縁部材20の表面が削られるとともに、削られた絶縁部材20の一部がその表面に残留かつ圧着されて突起15を形成することになる(図5(c))。こうして形成される突起15は、転写部材10の転写突起8によって削れられて形成された微小な凹部の近傍に位置するため、突起15は転写部材10の転写突起8にほぼ対向する位置に形成されることになる。したがって、転写部材10に形成する転写突起8の配置を調整することにより、絶縁部材20上の突起15の面内分布を制御することが可能になる。   Next, as shown in FIG. 5B, an electrostatic chuck 6 having an insulating member 20 made of AlN on its upper surface is prepared, and the temperature of the insulating member 20 is heated to 400 ° C. or higher. After the transfer protrusion 8 of the transfer member 10 is arranged in a direction in contact with the surface of the insulating member 20, the electrostatic chuck 6 is started and the insulating member 20 is pressed by the transfer member 10. At this time, in the transfer member 10, the thermal compression due to the rapid chucking and the thermal expansion due to the rapid temperature rise occur simultaneously. Therefore, as shown in FIG. 6, the surface of the insulating member 20 is scraped by the transfer protrusion 8 of the transfer member 10, and a part of the shaved insulating member 20 remains on the surface and is pressed to form the protrusion 15. (FIG. 5C). Since the protrusion 15 formed in this manner is located in the vicinity of a minute recess formed by being scraped by the transfer protrusion 8 of the transfer member 10, the protrusion 15 is formed at a position substantially opposite to the transfer protrusion 8 of the transfer member 10. Will be. Therefore, by adjusting the arrangement of the transfer protrusions 8 formed on the transfer member 10, the in-plane distribution of the protrusions 15 on the insulating member 20 can be controlled.

(実施形態4)
次に、図7を参照しながら、本発明による半導体装置の製造方法の実施形態を説明する。図7(a)および(b)は、本実施形態における半導体装置の製造方法を説明するための工程断面図である。
(Embodiment 4)
Next, an embodiment of a method for manufacturing a semiconductor device according to the present invention will be described with reference to FIG. 7A and 7B are process cross-sectional views for explaining the method for manufacturing a semiconductor device according to the present embodiment.

図7(a)に示すように、突起15を有する絶縁部材20を表面に設けた静電チャック6を準備し、例えばSiCからなる半導体ウェハ1を静電チャック6に対峙させる。このとき、半導体ウェハ1の裏面、すなわち、ショットキーダイオードのアノード電極や、縦型MOSFETのドレイン電極を形成する側の面が、絶縁部材20と対向するように配置する(ロード)。絶縁部材20は、400℃程度に加熱しておく。   As shown in FIG. 7A, an electrostatic chuck 6 provided with an insulating member 20 having protrusions 15 on its surface is prepared, and a semiconductor wafer 1 made of, for example, SiC is opposed to the electrostatic chuck 6. At this time, the back surface of the semiconductor wafer 1, that is, the surface on the side where the anode electrode of the Schottky diode and the drain electrode of the vertical MOSFET are formed is arranged so as to face the insulating member 20 (load). The insulating member 20 is heated to about 400 ° C.

次に、図7(b)に示すように、半導体ウェハ1のチャックを行う。このとき、半導体ウェハ1では、急激なチャックによる圧着と急激な温度上昇による膨張が同時に生じる(図2参照)。その結果、図8に示すように、絶縁部材20の突起15により、半導体ウェハ1の裏面に急峻かつ微細な凹部25が形成される。実際にSiCからなる半導体ウェハ1の裏面に形成された凹部25の表面SEM写真は、図3に示した通りである。   Next, as shown in FIG. 7B, the semiconductor wafer 1 is chucked. At this time, the semiconductor wafer 1 undergoes simultaneous crimping by a rapid chuck and expansion due to a rapid temperature rise (see FIG. 2). As a result, as shown in FIG. 8, steep and fine recesses 25 are formed on the back surface of the semiconductor wafer 1 by the protrusions 15 of the insulating member 20. A surface SEM photograph of the recess 25 actually formed on the back surface of the semiconductor wafer 1 made of SiC is as shown in FIG.

前述したように、熱膨張による半導体ウェハ1の伸び量は、半導体ウェハの中心部よりも周辺部で大きいため、1枚の半導体ウェハ1から多数の半導体装置を作製する場合は、個々の半導体装置でオーミックコンタクトを実現できるように、半導体ウェハ1の裏面の形成する凹部25の密度分布を調整することが好ましい。しかし、大電力用の半導体装置では、半導体ウェハの全体を1つの半導体素子として使用することもあり、そのような場合は、この限りではない。   As described above, the amount of elongation of the semiconductor wafer 1 due to thermal expansion is larger in the peripheral portion than in the central portion of the semiconductor wafer. Therefore, when a large number of semiconductor devices are manufactured from one semiconductor wafer 1, individual semiconductor devices are used. It is preferable to adjust the density distribution of the recesses 25 formed on the back surface of the semiconductor wafer 1 so that ohmic contact can be realized. However, in a semiconductor device for high power, the entire semiconductor wafer may be used as one semiconductor element. In such a case, this is not the case.

なお、本実施形態では、半導体基板32の裏面に凹部25を形成するために、高温に加熱した静電チャック6によるチャックを実行しているが、チャックした半導体ウェハ1の表面(露出面)に対して、イオン注入、エッチング、薄膜堆積などの処理を行っても良い。このような処理を高温で行う際に、併せて裏面に凹部25を形成すれば、製造工程数を増加させることなく、効果的にコンタクト特性を改善することが可能になる。   In the present embodiment, in order to form the recess 25 on the back surface of the semiconductor substrate 32, chucking is performed by the electrostatic chuck 6 heated to a high temperature, but the surface (exposed surface) of the chucked semiconductor wafer 1 is executed. On the other hand, processes such as ion implantation, etching, and thin film deposition may be performed. When such a treatment is performed at a high temperature, if the concave portion 25 is formed on the back surface, the contact characteristics can be effectively improved without increasing the number of manufacturing steps.

(実施形態5)
図9を参照しながら、本発明によって製造される半導体装置の実施形態を説明する。図9は、前述した半導体製造方法によって作製されたショットキーダイオードの断面図である。
(Embodiment 5)
An embodiment of a semiconductor device manufactured according to the present invention will be described with reference to FIG. FIG. 9 is a cross-sectional view of a Schottky diode manufactured by the semiconductor manufacturing method described above.

本実施形態のショットキーダイオードは、SiCからなる半導体基板32と、半導体基板32の主面に形成されたSiC層33と、SiC層33の上面に形成されたショットキー電極34と、半導体基板32の裏面に形成されたNiからなるアノード電極36とを備えている。   The Schottky diode of this embodiment includes a semiconductor substrate 32 made of SiC, a SiC layer 33 formed on the main surface of the semiconductor substrate 32, a Schottky electrode 34 formed on the upper surface of the SiC layer 33, and a semiconductor substrate 32. And an anode electrode 36 made of Ni formed on the back surface of the electrode.

本実施形態のショットキーダイオードに特徴的な点は、SiCからなる半導体基板32の裏面に多数の微細な凹部25が形成されている点にある。このような凹部25は、図7を参照しながら説明したように、本発明による静電チャック6を加熱した状態で半導体基板32の裏面をチャックすることにより容易に形成することができる。凹部25は、半導体ウェハ1の熱膨張によって形成されたため、図3に示すように溝形状となり、半導体ウェハ1の中心から放射状に形成される。   A characteristic point of the Schottky diode of this embodiment is that a large number of minute recesses 25 are formed on the back surface of the semiconductor substrate 32 made of SiC. Such a recess 25 can be easily formed by chucking the back surface of the semiconductor substrate 32 while the electrostatic chuck 6 according to the present invention is heated as described with reference to FIG. Since the recess 25 is formed by thermal expansion of the semiconductor wafer 1, it has a groove shape as shown in FIG. 3 and is formed radially from the center of the semiconductor wafer 1.

通常、SiCを代表とするワイドギャップ半導体では、Ni等の金属を堆積しただけではオーミック特性を示すコンタクトを実現することはできない。しかし、図3に示すように微細な凹部25が半導体基板32の裏面に存在すると、凹部25が急峻に深くなっているため、その部分で電界が集中しやすく、バンド間トンネリングが発生しやすくなる。その結果、オーミック特性が実現する。   In general, in a wide gap semiconductor represented by SiC, a contact exhibiting ohmic characteristics cannot be realized only by depositing a metal such as Ni. However, as shown in FIG. 3, when the minute recesses 25 are present on the back surface of the semiconductor substrate 32, the recesses 25 are steeply deepened, so that the electric field tends to concentrate on the portions and interband tunneling is likely to occur. . As a result, ohmic characteristics are realized.

なお、半導体基板32の裏面には不純物注入を行わない例を示したが、可能な限り高濃度のイオン注入を実施すると、より高い効果が得られる。さらに、不純物注入後に熱処置を行うことにより、さらに高い効果が得られる。また、アノード電極36の形成後に熱処理を行うことが好ましい。   Although an example in which impurity implantation is not performed on the back surface of the semiconductor substrate 32 has been shown, higher effects can be obtained by performing ion implantation at a concentration as high as possible. Further, a higher effect can be obtained by performing heat treatment after the impurity implantation. Further, it is preferable to perform heat treatment after the formation of the anode electrode 36.

本実施形態では、凹部25を形成したウェハ面側にショットキーダイオードのアノード電極36を形成しているが、本発明は、PN接合ダイオードのカソード電極またはアノード電極に適用しても良いし、縦型MOSFET、IGBT、JFETのドレイン電極に適用しても良い。また、半導体基板32は、SiCに限定されず、オーミックコンタクトを形成しにくい他のワイドギャップ半導体や、あるいはシリコン半導体に用いてもよい。   In this embodiment, the anode electrode 36 of the Schottky diode is formed on the wafer surface side where the concave portion 25 is formed. However, the present invention may be applied to the cathode electrode or the anode electrode of the PN junction diode, You may apply to the drain electrode of type MOSFET, IGBT, JFET. Further, the semiconductor substrate 32 is not limited to SiC, and may be used for another wide gap semiconductor or a silicon semiconductor in which an ohmic contact is difficult to form.

本発明の静電チャックおよびその製造方法、ならびに半導体装置の製造方法によると、炭化珪素半導体に代表されるワイドギャップ半導体のショットキーダイオードのアノード電極や、縦型MOSFETのドレイン電極を形成するウェハ裏面に急峻かつ微小な凹凸を形成するため、オーミック特性を実現することが可能になる。   According to the electrostatic chuck, the manufacturing method thereof, and the manufacturing method of the semiconductor device of the present invention, the back surface of the wafer on which the anode electrode of the wide-gap semiconductor Schottky diode represented by the silicon carbide semiconductor and the drain electrode of the vertical MOSFET are formed. Therefore, it is possible to realize ohmic characteristics.

本発明による静電チャックの実施形態を示す断面図である。It is sectional drawing which shows embodiment of the electrostatic chuck by this invention. 加熱された静電チャックでチャックされたSiCウェハの温度プロファイルを示すグラフである。It is a graph which shows the temperature profile of the SiC wafer chucked with the heated electrostatic chuck. SiCウェハの裏面に形成された微細な凹部のSEM写真である。It is a SEM photograph of the fine recessed part formed in the back surface of a SiC wafer. (a)から(d)は、図1の静電チャックにおける絶縁部材20の製造方法を示す工程断面図である。FIGS. 4A to 4D are process cross-sectional views illustrating a method for manufacturing the insulating member 20 in the electrostatic chuck of FIG. 1. (a)から(c)は、図1の静電チャックにおける絶縁部材20の他の製造方法を示す工程断面図である。FIGS. 4A to 4C are process cross-sectional views illustrating another method for manufacturing the insulating member 20 in the electrostatic chuck of FIG. 1. 突起の形成メカニズムを模式的に示す断面図である。It is sectional drawing which shows typically the formation mechanism of protrusion. (a)および(b)は、本発明による半導体装置の製造方法の実施形態を示す工程断面図である。(A) And (b) is process sectional drawing which shows embodiment of the manufacturing method of the semiconductor device by this invention. 半導体ウェハに形成される凹凸の形成メカニズムを模式的に示す断面図である。It is sectional drawing which shows typically the formation mechanism of the unevenness | corrugation formed in a semiconductor wafer. 本発明の半導体装置の製造方法によって作製されたショットキーダイオードの模式断面図である。It is a schematic cross section of the Schottky diode produced by the manufacturing method of the semiconductor device of this invention.

符号の説明Explanation of symbols

1 半導体ウェハ
6 静電チャック
8 転写突起
9a レジスト層
9b レジストマスク
10 転写部材
11 グラファイト板
12 絶縁膜
13 電極
14 誘電体層
20 絶縁部材
15 突起
25 凹部
32 半導体基板
33 SiC層
34 ショットキー電極
36 アノード電極
DESCRIPTION OF SYMBOLS 1 Semiconductor wafer 6 Electrostatic chuck 8 Transfer protrusion 9a Resist layer 9b Resist mask 10 Transfer member 11 Graphite plate 12 Insulating film 13 Electrode 14 Dielectric layer 20 Insulating member 15 Protrusion 25 Recess 32 Semiconductor substrate 33 SiC layer 34 Schottky electrode 36 Anode electrode

Claims (10)

半導体ウェハを保持する静電チャックであって、
前記半導体ウェハに接触する吸着面と、
前記吸着面を加熱する加熱機構と、
を備え、
前記吸着面には複数の突起を備えている、静電チャック。
An electrostatic chuck for holding a semiconductor wafer,
A suction surface in contact with the semiconductor wafer;
A heating mechanism for heating the adsorption surface;
With
An electrostatic chuck comprising a plurality of protrusions on the attracting surface.
前記静電チャックは、脱着可能な絶縁部材を備えており、前記複数の突起は前記絶縁部材の表面に形成されている請求項1に記載の静電チャック。   The electrostatic chuck according to claim 1, wherein the electrostatic chuck includes a removable insulating member, and the plurality of protrusions are formed on a surface of the insulating member. 前記静電チャックの前記絶縁部材は、比抵抗が1.0×108Ω・cm以上の半導体材料から形成されている請求項2に記載の静電チャック。 The electrostatic chuck according to claim 2, wherein the insulating member of the electrostatic chuck is made of a semiconductor material having a specific resistance of 1.0 × 10 8 Ω · cm or more. 前記半導体材料は、炭化珪素またはダイヤモンドである請求項1に記載の静電チャック。   The electrostatic chuck according to claim 1, wherein the semiconductor material is silicon carbide or diamond. 前記静電チャックの前記吸着面は、AlNから形成された誘電体層の表面である請求項1に記載の静電チャック。   The electrostatic chuck according to claim 1, wherein the attracting surface of the electrostatic chuck is a surface of a dielectric layer made of AlN. 前記静電チャックの前記吸着面における表面粗さRaは1μm以上である請求項1から5のいずれかに記載の静電チャック。   6. The electrostatic chuck according to claim 1, wherein a surface roughness Ra of the attracting surface of the electrostatic chuck is 1 μm or more. 前記突起の面密度は、前記吸着面の中心からの距離の2乗に反比例するように形成されている請求項1から6のいずれかに記載の静電チャック。   The electrostatic chuck according to claim 1, wherein the surface density of the protrusions is formed so as to be inversely proportional to the square of the distance from the center of the attracting surface. 加熱機構付の静電チャックの製造方法であって、
絶縁部材の表面を加工して前記表面に複数の突起を形成する工程と、
前記絶縁部材を静電チャックに取り付け、前記複数の突起が形成された表面を吸着面として機能し得るようにする工程と、
を含む静電チャックの製造方法。
A method of manufacturing an electrostatic chuck with a heating mechanism,
Processing the surface of the insulating member to form a plurality of protrusions on the surface;
Attaching the insulating member to an electrostatic chuck, and allowing the surface on which the plurality of protrusions are formed to function as an adsorption surface;
The manufacturing method of the electrostatic chuck containing this.
加熱機構付の静電チャックの製造方法であって、
転写部材の表面を加工して前記表面に複数の突起を形成する工程と、
前記静電チャックを加熱する工程と、
前記転写部材の前記複数の突起が形成された表面を、加熱された前記静電チャックの吸着面に対向させた後、前記静電チャックで転写部材を吸着することにより前記複数の突起で前記静電チャックの吸着面に複数の突起を形成する工程と、
を含む静電チャックの製造方法。
A method of manufacturing an electrostatic chuck with a heating mechanism,
Processing the surface of the transfer member to form a plurality of protrusions on the surface;
Heating the electrostatic chuck;
The surface of the transfer member on which the plurality of protrusions are formed is made to face the suction surface of the heated electrostatic chuck, and then the transfer member is sucked by the electrostatic chuck, whereby the plurality of protrusions are used to Forming a plurality of protrusions on the suction surface of the electric chuck;
The manufacturing method of the electrostatic chuck containing this.
請求項1から7のいずれかに記載の静電チャックを用いて行う半導体装置の製造方法であって、
前記静電チャックの複数の突起が形成された表面領域を加熱する工程と、
半導体ウェハを前記静電チャックの前記表面領域に吸着させる工程と、
前記半導体ウェハを熱膨張させることにより、前記半導体ウェハの被吸着面に複数の凹部を形成する工程と、
を含む半導体装置の製造方法。
A method for manufacturing a semiconductor device using the electrostatic chuck according to claim 1,
Heating the surface region where the plurality of protrusions of the electrostatic chuck are formed;
Adsorbing a semiconductor wafer to the surface region of the electrostatic chuck;
Forming a plurality of recesses on the suction surface of the semiconductor wafer by thermally expanding the semiconductor wafer; and
A method of manufacturing a semiconductor device including:
JP2007087205A 2007-03-29 2007-03-29 Electrostatic chuck, manufacturing method thereof and manufacturing method of semiconductor device Pending JP2008251574A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007087205A JP2008251574A (en) 2007-03-29 2007-03-29 Electrostatic chuck, manufacturing method thereof and manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007087205A JP2008251574A (en) 2007-03-29 2007-03-29 Electrostatic chuck, manufacturing method thereof and manufacturing method of semiconductor device

Publications (1)

Publication Number Publication Date
JP2008251574A true JP2008251574A (en) 2008-10-16

Family

ID=39976231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007087205A Pending JP2008251574A (en) 2007-03-29 2007-03-29 Electrostatic chuck, manufacturing method thereof and manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP2008251574A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012002499A1 (en) * 2010-06-30 2012-01-05 株式会社アルバック Substrate treating device and substrate cooling method
CN112967955A (en) * 2021-02-04 2021-06-15 长江存储科技有限责任公司 Method for detecting failure of electrostatic discharge pin of semiconductor equipment and semiconductor equipment
WO2022019062A1 (en) * 2020-07-22 2022-01-27 住友電気工業株式会社 Silicon carbide epitaxial substrate

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012002499A1 (en) * 2010-06-30 2012-01-05 株式会社アルバック Substrate treating device and substrate cooling method
JP5462946B2 (en) * 2010-06-30 2014-04-02 株式会社アルバック Substrate processing apparatus and substrate cooling method
WO2022019062A1 (en) * 2020-07-22 2022-01-27 住友電気工業株式会社 Silicon carbide epitaxial substrate
CN112967955A (en) * 2021-02-04 2021-06-15 长江存储科技有限责任公司 Method for detecting failure of electrostatic discharge pin of semiconductor equipment and semiconductor equipment
CN112967955B (en) * 2021-02-04 2023-09-19 长江存储科技有限责任公司 Method for detecting failure of electrostatic discharge pin of semiconductor device and semiconductor device

Similar Documents

Publication Publication Date Title
US7772098B2 (en) Method for manufacturing semiconductor device
US7285465B2 (en) Method of manufacturing a SiC vertical MOSFET
JP5613995B2 (en) Silicon carbide semiconductor device and manufacturing method thereof
US20140264374A1 (en) Method for manufacturing a silicon carbide substrate for an electrical silicon carbide device, a silicon carbide substrate and an electrical silicon carbide device
KR20010086294A (en) Electrostatic chucks
JP2007115875A (en) Silicon carbide semiconductor device and manufacturing method thereof
JP2008135611A (en) Semiconductor-device manufacturing method
TWI690081B (en) Reverse conducting igbt incorporating epitaxial layer field stop zone and fabrication method
JP4449814B2 (en) Method for manufacturing silicon carbide semiconductor device
EP2015348A2 (en) Method for manufacturing a SiC semiconductor device
JP2017092355A (en) Semiconductor device and semiconductor device manufacturing method
JP5646569B2 (en) Semiconductor device
US8866155B2 (en) Silicon carbide semiconductor device
JP4532853B2 (en) Semiconductor device
CN109427563B (en) Silicon carbide device and method for manufacturing silicon carbide device
JP2008251574A (en) Electrostatic chuck, manufacturing method thereof and manufacturing method of semiconductor device
JPH09321323A (en) Silicon carbide substrate, manufacture thereof and silicon carbide semiconductor device using the same substrate
US11576259B2 (en) Carrier, laminate and method of manufacturing semiconductor devices
CN106415815A (en) Semiconductor device manufacturing method
KR20180062924A (en) method for manufacturing semiconductor device
EP1908118B1 (en) Method for producing a semiconductor device
JP7297482B2 (en) Silicon carbide device and method for manufacturing silicon carbide device
JP2008251579A (en) Electrostatic chuck and manufacturing method of semiconductor device
TWI830182B (en) Method of processing high resistivity substrate and high resistivity substrate
TW201717309A (en) Aluminum nitride electrostatic chuck for high plasma density and high temperature semiconductor process capable of controlling a temperature of a substrate of to-be-sucked object through a cooling air channel design on the surface groove layer