JP2008244965A - Detection apparatus, driving method thereof, and electronic device - Google Patents
Detection apparatus, driving method thereof, and electronic device Download PDFInfo
- Publication number
- JP2008244965A JP2008244965A JP2007083679A JP2007083679A JP2008244965A JP 2008244965 A JP2008244965 A JP 2008244965A JP 2007083679 A JP2007083679 A JP 2007083679A JP 2007083679 A JP2007083679 A JP 2007083679A JP 2008244965 A JP2008244965 A JP 2008244965A
- Authority
- JP
- Japan
- Prior art keywords
- detection
- transistor
- potential
- period
- scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 232
- 238000000034 method Methods 0.000 title claims description 15
- 239000010409 thin film Substances 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 230000003321 amplification Effects 0.000 abstract description 40
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 40
- MJFJKKXQDNNUJF-UHFFFAOYSA-N metixene Chemical compound C1N(C)CCCC1CC1C2=CC=CC=C2SC2=CC=CC=C21 MJFJKKXQDNNUJF-UHFFFAOYSA-N 0.000 abstract description 16
- 238000010586 diagram Methods 0.000 description 13
- 238000012546 transfer Methods 0.000 description 10
- 238000012545 processing Methods 0.000 description 8
- 238000003384 imaging method Methods 0.000 description 5
- 238000005070 sampling Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
Description
本発明は、フォトダイオードなど各種の検出素子を備えた単位回路を駆動する技術に関する。 The present invention relates to a technique for driving a unit circuit including various detection elements such as photodiodes.
入射光の光量に応じた電流を出力するフォトダイオードを用いて、画像を撮像する固体撮像装置がある。固体撮像装置では、半導体基板上にフォトダイオードとMOSFETとが形成されるのが一般的である。
固体撮像装置に用いられる画素回路として、図21に示す回路が知られている(非特許文献1)。この画素回路では、入射光の光量を検出する期間において、転送トランジスタTr3をオン状態にして、フォトダイオードPDで発生する電流を増幅トランジスタTr1に供給する。増幅トランジスタTr1は検出線SENを介して検出電流を出力する。一方、入射光の光量を検出しない期間では、転送トランジスタTr3をオフ状態にする一方、リセットトランジスタTr2をオン状態にしてリセット線RSDの電位を増幅トランジスタTr1に供給する。ここで、リセット線RSDの電位は、増幅トランジスタTr1をオフ状態にできるように低電位VSSに設定される。この場合、検出の対象となる行について、増幅トランジスタTr1のゲート電位を初期化し、増幅トランジスタTr1から検出電流を検出線SENに流し、この後、増幅トランジスタTr1から検出電流が流れ出ないようにそのゲート電位をリセット電位に設定していた。すなわち、ある増幅トランジスタのゲートにリセット電位が供給されてから、次にリセット電位が供給されるのは1フレーム期間が経過した後であった。
A circuit shown in FIG. 21 is known as a pixel circuit used in a solid-state imaging device (Non-Patent Document 1). In this pixel circuit, during a period for detecting the amount of incident light, the transfer transistor Tr3 is turned on, and a current generated in the photodiode PD is supplied to the amplification transistor Tr1. The amplification transistor Tr1 outputs a detection current via the detection line SEN. On the other hand, in a period in which the amount of incident light is not detected, the transfer transistor Tr3 is turned off, while the reset transistor Tr2 is turned on to supply the potential of the reset line RSD to the amplification transistor Tr1. Here, the potential of the reset line RSD is set to the low potential VSS so that the amplification transistor Tr1 can be turned off. In this case, for the row to be detected, the gate potential of the amplification transistor Tr1 is initialized, the detection current is supplied from the amplification transistor Tr1 to the detection line SEN, and then the detection current is prevented from flowing from the amplification transistor Tr1. The potential was set to the reset potential. That is, after a reset potential is supplied to the gate of an amplification transistor, the reset potential is supplied next after one frame period has elapsed.
ところで、ガラス基板上に形成される薄膜トランジスタ(以下、TFT:Thin Film Transistor)と略す。)は、オフ電流が大きい。図22にnチャネル型のTFTの特性を示す。この図に示すように、ゲート・ソース間の電圧Vgsが負になると、ドレイン電流Idsが増加する傾向がある。オフ電流は、ソース電位に対してゲート電位が低いほど大きくなり、また、ドレイン・ソース間の電圧が大きくなるほど大きくなる。
上述した従来の画素回路では、露光の順番ではない画素回路の増幅トランジスタTr1のゲート電位は低電位VSSにしておく必要がある。しかし、検出の前にはリセット線RSDの電位を初期化のために初期化電位(例えば、VDD)にする必要がある。このため、リセット線RSDの電位がリセット電位になる度にリセットトランジスタTr2のリーク電流が増幅トランジスタTr1のゲートに流れ込んでしまう。この結果、読み出しの順番ではない画素の増幅トランジスタTr1のゲート電位が次第に上昇し、リーク電流が検出線SENに流れ込み、正常な信号が取り出せなくなる。
本発明は、このような事情に鑑みてなされたものであり、薄膜トランジスタを用いる場合であっても、オフ電流に起因するノイズを抑制するという課題の解決を目的としている。
By the way, it is abbreviated as a thin film transistor (hereinafter referred to as TFT) formed on a glass substrate. ) Has a large off-state current. FIG. 22 shows the characteristics of an n-channel TFT. As shown in this figure, when the gate-source voltage Vgs becomes negative, the drain current Ids tends to increase. The off-state current increases as the gate potential is lower than the source potential, and increases as the drain-source voltage increases.
In the conventional pixel circuit described above, the gate potential of the amplification transistor Tr1 of the pixel circuit that is not in the order of exposure needs to be set to the low potential VSS. However, before detection, the potential of the reset line RSD needs to be set to an initialization potential (for example, VDD) for initialization. For this reason, every time the potential of the reset line RSD becomes the reset potential, the leak current of the reset transistor Tr2 flows into the gate of the amplification transistor Tr1. As a result, the gate potential of the amplification transistor Tr1 of the pixel that is not in the reading order gradually rises, leak current flows into the detection line SEN, and a normal signal cannot be extracted.
The present invention has been made in view of such circumstances, and an object of the present invention is to solve the problem of suppressing noise caused by off-state current even when a thin film transistor is used.
この課題を解決するために、本発明に係る検出装置の駆動方法は、複数の走査線と、複数の検出線と、前記走査線と前記検出線との交差に対応して設けられた複数の単位回路(例えば、図2の40)を備え、前記複数の単位回路の各々は、ゲートの電位に応じた検出信号を前記検出線に供給する第1トランジスタ(例えば、図2の45)と、前記第1トランジスタのゲートと接続され、外的要因に応じて前記第1トランジスタのゲート電位を変化させる検出素子(例えば、図2の47)と、前記第1トランジスタのゲートと電源線との間に設けられ、ゲートが前記走査線に接続された第2トランジスタ(例えば、図2の41)とを備えた検出装置を駆動する方法であって、1フレームが複数の水平走査期間からなり、前記複数の水平走査期間の各々はリセット期間、初期化期間、および検出期間を含み、前記リセット期間では、前記第1トランジスタをオフ状態とする第2電位を前記電源線に供給し、前記第2トランジスタをオン状態とする選択電位を前記複数の走査線の全てに供給し、前記初期化期間では、前記第1トランジスタをオン状態とする第1電位を前記電源線に供給し、前記複数の水平走査期間の各々において前記選択電位を前記複数の走査線に順次供給し、前記検出期間では、前記複数の水平走査期間の各々において前記第2トランジスタをオフ状態とする非選択電位を前記複数の走査線に順次供給することを特徴とする。 In order to solve this problem, a detection apparatus driving method according to the present invention includes a plurality of scanning lines, a plurality of detection lines, and a plurality of scanning lines provided corresponding to intersections of the scanning lines and the detection lines. A unit circuit (for example, 40 in FIG. 2), and each of the plurality of unit circuits includes a first transistor (for example, 45 in FIG. 2) that supplies a detection signal corresponding to a gate potential to the detection line; A detection element (for example, 47 in FIG. 2) connected to the gate of the first transistor and changing the gate potential of the first transistor according to an external factor, and between the gate of the first transistor and the power supply line And a second transistor having a gate connected to the scanning line (for example, 41 in FIG. 2), and a frame comprising a plurality of horizontal scanning periods, Multiple horizontal scanning periods Each includes a reset period, an initialization period, and a detection period. In the reset period, a selection is made to supply a second potential to turn off the first transistor to the power supply line and turn on the second transistor. A potential is supplied to all of the plurality of scanning lines, and a first potential for turning on the first transistor is supplied to the power supply line in the initialization period, and the selection is performed in each of the plurality of horizontal scanning periods. A potential is sequentially supplied to the plurality of scanning lines, and in the detection period, a non-selection potential that turns off the second transistor in each of the plurality of horizontal scanning periods is sequentially supplied to the plurality of scanning lines. Features.
この発明によれば、リセット期間において、全ての走査線に選択電位が供給される。このとき、電源線には第2電位が供給されている。このため、水平走査期間ごとのリセット期間において、全ての単位回路で増幅トランジスタのゲート電位が第2電位に設定される。これにより、第2トランジスタにリーク電流が発生しても水平走査期間ごとに第1トランジスタのゲート電位をオフ状態になるようにリセットすることができるので、第2トランジスタのリーク電流を大幅に低減させることができる。この結果、検出信号のSN比を大幅に向上させることができる。 According to the present invention, the selection potential is supplied to all the scanning lines in the reset period. At this time, the second potential is supplied to the power supply line. For this reason, in the reset period for each horizontal scanning period, the gate potential of the amplification transistor is set to the second potential in all the unit circuits. As a result, even if a leakage current occurs in the second transistor, the gate potential of the first transistor can be reset to be turned off every horizontal scanning period, so that the leakage current of the second transistor is greatly reduced. be able to. As a result, the SN ratio of the detection signal can be greatly improved.
また、本発明に係る検出装置の駆動方法は、複数の走査線と、複数の検出線と、前記走査線と前記検出線との交差に対応して設けられた複数の単位回路を備え、前記複数の単位回路の各々は、ゲートの電位に応じた検出信号を前記検出線に供給する第1トランジスタと、前記第1トランジスタのゲートと接続され、外的要因に応じて前記第1トランジスタのゲート電位を変化させる検出素子と、前記第1トランジスタのゲートと電源線との間に設けられ、ゲートが前記走査線に接続された第2トランジスタとを備えた検出装置を駆動する方法であって、1フレームが複数の水平走査期間からなり、前記複数の水平走査期間が初期化期間、検出期間、およびリセット期間を含み、前記初期化期間では、前記第1トランジスタをオン状態とする第1電位を前記電源線に供給し、前記複数の水平走査期間の各々において前記第2トランジスタをオン状態とする選択電位を前記複数の走査線に順次供給し、前記検出期間では、前記複数の水平走査期間の各々において前記第2トランジスタをオフ状態とする非選択電位を前記複数の走査線に順次供給し、前記リセット期間では、前記第2電位を前記電源線に供給し、前記複数の水平走査期間の各々において前記初期化期間で前記選択電位を供給した前記走査線に前記選択電位を供給するとともに、前記複数の走査線を複数のブロックに分割した場合に、前記初期化期間で前記選択電位を供給した前記走査線が属するブロックの次のブロックに属するすべての走査線に前記選択電位を供給することを特徴とする。 Further, the detection apparatus driving method according to the present invention includes a plurality of scanning lines, a plurality of detection lines, and a plurality of unit circuits provided corresponding to intersections of the scanning lines and the detection lines, Each of the plurality of unit circuits is connected to a first transistor that supplies a detection signal corresponding to a gate potential to the detection line, and a gate of the first transistor, and the gate of the first transistor according to an external factor. A method of driving a detection device comprising: a detection element that changes a potential; and a second transistor that is provided between a gate of the first transistor and a power supply line, and the gate is connected to the scanning line, One frame includes a plurality of horizontal scanning periods, and the plurality of horizontal scanning periods includes an initialization period, a detection period, and a reset period. In the initialization period, the first transistor is turned on. A potential is supplied to the power supply line, and a selection potential for turning on the second transistor in each of the plurality of horizontal scanning periods is sequentially supplied to the plurality of scanning lines, and the plurality of horizontal scanning is performed in the detection period. In each of the periods, a non-selection potential that turns off the second transistor is sequentially supplied to the plurality of scanning lines, and in the reset period, the second potential is supplied to the power supply line, and the plurality of horizontal scanning periods When the selection potential is supplied to the scanning line to which the selection potential has been supplied in the initialization period and each of the plurality of scanning lines is divided into a plurality of blocks, the selection potential is changed in the initialization period. The selection potential is supplied to all the scanning lines belonging to the block next to the block to which the supplied scanning line belongs.
この発明によれば、走査線単位のリセットとブロック単位のリセットを同時に実行する。ここで、ブロック単位のリセットは、初期化期間で選択電位を供給した走査線が属するブロックの次のブロックに属するすべての走査線に選択電位を供給することによって実行される。したがって、リセットする単位回路の数を減らすことができるので、消費電力を低減することができる。特に、次のブロックは、走査線単位のリセットが実行されてから時間が経過しているので、第2トランジスタのリーク電流によって第1トランジスタのゲート電位がオン状態になり易い。そのようなブロックを対象としてリセットを実行するので、検出信号のSN比を向上させつつ、消費電力を削減することが可能となる。 According to the present invention, reset in units of scanning lines and reset in units of blocks are performed simultaneously. Here, the reset in units of blocks is executed by supplying the selection potential to all the scanning lines belonging to the block next to the block to which the scanning line to which the selection potential is supplied in the initialization period belongs. Therefore, since the number of unit circuits to be reset can be reduced, power consumption can be reduced. In particular, in the next block, since time has elapsed since the reset in units of scanning lines has been executed, the gate potential of the first transistor is likely to be turned on by the leakage current of the second transistor. Since the reset is executed for such a block, the power consumption can be reduced while improving the SN ratio of the detection signal.
また、本発明に係る検出装置の駆動方法は、複数の走査線と、複数の検出線と、前記走査線と前記検出線との交差に対応して設けられた複数の単位回路を備え、前記複数の単位回路の各々は、ゲートの電位に応じた検出信号を前記検出線に供給する第1トランジスタと、前記第1トランジスタのゲートと接続され、外的要因に応じて前記第1トランジスタのゲート電位を変化させる検出素子と、前記第1トランジスタのゲートと電源線との間に設けられ、ゲートが前記走査線に接続された第2トランジスタとを備えた検出装置を駆動する方法であって、1フレームが複数の水平走査期間からなり、前記複数の水平走査期間が初期化期間、検出期間、およびリセット期間を含み、前記初期化期間では、前記第1トランジスタをオン状態とする第1電位を前記電源線に供給し、前記複数の水平走査期間の各々において前記第2トランジスタをオン状態とする選択電位を前記複数の走査線に順次供給し、前記検出期間では、前記複数の水平走査期間の各々において前記第2トランジスタをオフ状態とする非選択電位を前記複数の走査線に順次供給し、前記リセット期間では、前記第2電位を前記電源線に供給し、当該リセット期間を含む水平走査期間の前記初期化期間において前記選択電位を供給した前記走査線と、少なくとも次の前記初期化期間で前記選択電位が供給される前記走査線を含む所定数の走査線とに前記選択電位を供給し、水平走査期間ごとに前記所定数の走査線をずらすことを特徴とする。 Further, the detection apparatus driving method according to the present invention includes a plurality of scanning lines, a plurality of detection lines, and a plurality of unit circuits provided corresponding to intersections of the scanning lines and the detection lines, Each of the plurality of unit circuits is connected to a first transistor that supplies a detection signal corresponding to a gate potential to the detection line, and a gate of the first transistor, and the gate of the first transistor according to an external factor. A method of driving a detection device comprising: a detection element that changes a potential; and a second transistor that is provided between a gate of the first transistor and a power supply line, and the gate is connected to the scanning line, One frame includes a plurality of horizontal scanning periods, and the plurality of horizontal scanning periods includes an initialization period, a detection period, and a reset period. In the initialization period, the first transistor is turned on. A potential is supplied to the power supply line, and a selection potential for turning on the second transistor in each of the plurality of horizontal scanning periods is sequentially supplied to the plurality of scanning lines, and the plurality of horizontal scanning is performed in the detection period. In each of the periods, a non-selection potential that turns off the second transistor is sequentially supplied to the plurality of scan lines, and in the reset period, the second potential is supplied to the power supply line, and a horizontal including the reset period is included. The selection potential is applied to the scanning line supplied with the selection potential in the initialization period of the scanning period and a predetermined number of scanning lines including the scanning line supplied with the selection potential in the next initialization period. The predetermined number of scanning lines are shifted every horizontal scanning period.
本発明によれば、検出の対象となる単位回路に対応する走査線の選択に応じて、リセットの対象となるブロックを順次ずらすことができる。検出信号のSN比の向上と消費電力の低減はトレードオフの関係にある。消費電力を削減するためには、リセットの対象となる単位回路を減らす必要がある。このため、ノイズを検出線に出力する可能性が高いリセットされてから時間が最も経過した単位回路を選択的にリセットするのが効率がよい。そのような単位回路は、検出の対象となっている行の次に選択される行の単位回路である。この発明によれば、次に選択される走査線を含む所定数の走査線の単位回路をリセットするようにしたので、消費電力を削減しつつ、検出信号のSN比をより一層向上させることができる。 According to the present invention, the block to be reset can be sequentially shifted in accordance with the selection of the scanning line corresponding to the unit circuit to be detected. Improvement in the S / N ratio of the detection signal and reduction in power consumption are in a trade-off relationship. In order to reduce power consumption, it is necessary to reduce the number of unit circuits to be reset. For this reason, it is efficient to selectively reset the unit circuit that has passed the longest time since resetting that is likely to output noise to the detection line. Such a unit circuit is a unit circuit of a row selected next to a row to be detected. According to the present invention, since the unit circuits of a predetermined number of scanning lines including the next selected scanning line are reset, it is possible to further improve the SN ratio of the detection signal while reducing power consumption. it can.
ここで、前記第1トランジスタは前記電源線と前記検出線との間に設けられており、前記検出期間において前記電源線に前記第1電位を供給することが好ましい。この場合には、第1トランジスタへの電源供給をリセット電位および初期化電位を供給する電源線と兼用することができるので、特別な電源線が不要となる。この結果、開口率を向上させることができる。 Here, it is preferable that the first transistor is provided between the power supply line and the detection line and supplies the first potential to the power supply line in the detection period. In this case, since the power supply to the first transistor can be used also as the power supply line for supplying the reset potential and the initialization potential, no special power supply line is required. As a result, the aperture ratio can be improved.
また、前記第1トランジスタは所定の電位を供給するノードと前記検出線との間に設けられており、前記検出期間において前記電源線に前記第2電位を供給することが好ましい。この場合には、検出期間において電源線の電位を第2電位にすることができるので、第2トランジスタのリーク電流を低減することができ、検出信号のSN比をより一層向上させることができる。 Preferably, the first transistor is provided between a node that supplies a predetermined potential and the detection line, and supplies the second potential to the power supply line during the detection period. In this case, since the potential of the power supply line can be set to the second potential in the detection period, the leakage current of the second transistor can be reduced, and the SN ratio of the detection signal can be further improved.
次に、本発明に係る検出装置は、複数の走査線と、複数の検出線と、前記走査線と前記検出線との交差に対応して設けられた複数の単位回路を備え、ゲートの電位に応じた検出信号を前記検出線に供給する第1トランジスタと、前記第1トランジスタのゲートと接続され、外的要因に応じて前記第1トランジスタのゲート電位を変化させる検出素子と、前記第1トランジスタのゲートと電源線との間に設けられ、ゲートが前記走査線に接続された第2トランジスタとを備え、1フレームが複数の水平走査期間からなり、前記複数の水平走査期間の各々がリセット期間、初期化期間、および検出期間を含み、前記リセット期間、前記初期化期間、および前記検出期間に分けて前記複数の単位回路を駆動するものであって、前記リセット期間において、前記第1トランジスタをオフ状態とする第2電位を前記電源線に供給し、前記初期化期間において、前記第1トランジスタをオン状態とする第1電位を前記電源線に供給する電源供給手段と、前記リセット期間では、前記第2トランジスタをオン状態とする選択電位を前記複数の走査線の全てに供給し、前記初期化期間では、前記複数の水平走査期間の各々において前記選択電位を前記複数の走査線に順次供給し、前記検出期間では、前記複数の水平走査期間の各々において前記第2トランジスタをオフ状態とする非選択電位を前記複数の走査線に順次供給する走査線駆動手段とを備えることを特徴とする。 Next, a detection device according to the present invention includes a plurality of scanning lines, a plurality of detection lines, and a plurality of unit circuits provided corresponding to intersections of the scanning lines and the detection lines, and the potential of the gate. A first transistor that supplies a detection signal corresponding to the detection line to the detection line; a detection element that is connected to a gate of the first transistor and changes a gate potential of the first transistor according to an external factor; A second transistor provided between the gate of the transistor and a power supply line, the gate of which is connected to the scanning line, and one frame includes a plurality of horizontal scanning periods, and each of the plurality of horizontal scanning periods is reset The plurality of unit circuits are divided into the reset period, the initialization period, and the detection period, and includes a period, an initialization period, and a detection period. And supplying a second potential for turning off the first transistor to the power supply line, and supplying a first potential for turning on the first transistor to the power supply line during the initialization period. In the reset period, a selection potential for turning on the second transistor is supplied to all of the plurality of scanning lines, and in the initialization period, the selection potential is set in each of the plurality of horizontal scanning periods. Scanning line driving means for sequentially supplying a plurality of scanning lines to each of the plurality of scanning lines and sequentially supplying a non-selection potential for turning off the second transistor in each of the plurality of horizontal scanning periods in the detection period; It is characterized by providing.
この発明によれば、リセット期間において、全ての走査線に選択電位が供給されので、水平走査期間ごとに全ての単位回路をリセットできる。これにより、第2トランジスタにリーク電流が発生しても水平走査期間ごとに第1トランジスタのゲート電位をオフ状態になるようにリセットすることができるので、第2トランジスタのリーク電流を大幅に低減させることができる。この結果、検出信号のSN比を大幅に向上させることができる。 According to the present invention, since the selection potential is supplied to all the scanning lines in the reset period, all the unit circuits can be reset every horizontal scanning period. As a result, even if a leakage current occurs in the second transistor, the gate potential of the first transistor can be reset to be turned off every horizontal scanning period, so that the leakage current of the second transistor is greatly reduced. be able to. As a result, the SN ratio of the detection signal can be greatly improved.
次に、本発明に係る検出装置は、複数の走査線と、複数の検出線と、前記走査線と前記検出線との交差に対応して設けられた複数の単位回路を備え、ゲートの電位に応じた検出信号を前記検出線に供給する第1トランジスタと、前記第1トランジスタのゲートと接続され、外的要因に応じて前記第1トランジスタのゲート電位を変化させる検出素子と、前記第1トランジスタのゲートと電源線との間に設けられ、ゲートが前記走査線に接続された第2トランジスタとを備え、1フレームが複数の水平走査期間からなり、前記複数の水平走査期間の各々が初期化期間、検出期間、およびリセット期間を含み、前記初期化期間、前記検出期間、およびリセット期間に分けて前記複数の単位回路を駆動するものであって、前記リセット期間において、前記第1トランジスタをオフ状態とする第2電位を前記電源線に供給し、前記初期化期間において、前記第1トランジスタをオン状態とする第1電位を前記電源線に供給する電源供給手段と、前記初期化期間では、前記複数の水平走査期間の各々において前記第2トランジスタをオン状態とする選択電位を前記複数の走査線に順次供給し、前記検出期間では、前記複数の水平走査期間の各々において前記第2トランジスタをオフ状態とする非選択電位を前記複数の走査線に順次供給し、前記リセット期間では、前記複数の水平走査期間の各々において前記初期化期間で前記選択電位を供給した前記走査線に前記選択電位を供給するとともに、前記複数の走査線を複数のブロックに分割した場合に、前記初期化期間で前記選択電位を供給した前記走査線が属するブロックの次のブロックに属するすべての走査線に前記選択電位を供給する走査線駆動手段とを備えたことを特徴とする。 Next, a detection device according to the present invention includes a plurality of scanning lines, a plurality of detection lines, and a plurality of unit circuits provided corresponding to intersections of the scanning lines and the detection lines, and the potential of the gate. A first transistor that supplies a detection signal corresponding to the detection line to the detection line; a detection element that is connected to a gate of the first transistor and changes a gate potential of the first transistor according to an external factor; A second transistor provided between a gate of the transistor and a power supply line, the gate of which is connected to the scanning line, and one frame includes a plurality of horizontal scanning periods, and each of the plurality of horizontal scanning periods is an initial period The plurality of unit circuits are divided into the initialization period, the detection period, and the reset period, and includes a reset period, a detection period, and a reset period. Power supply means for supplying a second potential for turning off the first transistor to the power supply line, and supplying a first potential for turning on the first transistor to the power supply line during the initialization period; In the initialization period, a selection potential for turning on the second transistor in each of the plurality of horizontal scanning periods is sequentially supplied to the plurality of scanning lines. In the detection period, each of the plurality of horizontal scanning periods is supplied. The non-selection potential for turning off the second transistor is sequentially supplied to the plurality of scanning lines, and the selection potential is supplied in the initialization period in each of the plurality of horizontal scanning periods in the reset period. The selection potential is supplied to the scanning line, and the selection potential is supplied in the initialization period when the plurality of scanning lines are divided into a plurality of blocks. Wherein the serial scan line and a scan line drive means for supplying the selection electric potential to all the scanning lines belonging to the next block of the block belongs.
この発明によれば、走査線単位のリセットとブロック単位のリセットを同時に実行するので、リセットする単位回路の数を減らして消費電力を低減することができる。特に、次のブロックは、走査線単位のリセットが実行されてから時間が経過しているので、第2トランジスタのリーク電流によって第1トランジスタのゲート電位がオン状態になり易い。そのようなブロックを対象としてリセットを実行するので、検出信号のSN比を向上させつつ、消費電力を削減することが可能となる。 According to the present invention, reset in units of scanning lines and reset in units of blocks are performed simultaneously, so that the number of unit circuits to be reset can be reduced and power consumption can be reduced. In particular, in the next block, since time has elapsed since the reset in units of scanning lines has been executed, the gate potential of the first transistor is likely to be turned on by the leakage current of the second transistor. Since the reset is executed for such a block, the power consumption can be reduced while improving the SN ratio of the detection signal.
次に、本発明に係る検出装置は、複数の走査線と、複数の検出線と、前記走査線と前記検出線との交差に対応して設けられた複数の単位回路を備え、ゲートの電位に応じた検出信号を前記検出線に供給する第1トランジスタと、前記第1トランジスタのゲートと接続され、外的要因に応じて前記第1トランジスタのゲート電位を変化させる検出素子と、前記第1トランジスタのゲートと電源線との間に設けられ、ゲートが前記走査線に接続された第2トランジスタとを備え、1フレームが複数の水平走査期間からなり、前記複数の水平走査期間の各々が初期化期間、検出期間、およびリセット期間を含み、前記初期化期間、前記検出期間、およびリセット期間に分けて前記複数の単位回路を駆動するものであって、前記リセット期間において、前記第1トランジスタをオフ状態とする第2電位を前記電源線に供給し、前記初期化期間において、前記第1トランジスタをオン状態とする第1電位を前記電源線に供給する電源供給手段と、前記初期化期間では、前記複数の水平走査期間の各々において前記第2トランジスタをオン状態とする選択電位を前記複数の走査線に順次供給し、前記検出期間では、前記複数の水平走査期間の各々において前記第2トランジスタをオフ状態とする非選択電位を前記複数の走査線に順次供給し、前記リセット期間では、当該リセット期間を含む水平走査期間の前記初期化期間において前記選択電位を供給した前記走査線と、少なくとも次の前記初期化期間で前記選択電位が供給される前記走査線を含む所定数の走査線とに前記選択電位を供給し、水平走査期間ごとに前記所定数の走査線をずらす走査線駆動手段とを備えたことを特徴とする。 Next, a detection device according to the present invention includes a plurality of scanning lines, a plurality of detection lines, and a plurality of unit circuits provided corresponding to intersections of the scanning lines and the detection lines, and the potential of the gate. A first transistor that supplies a detection signal corresponding to the detection line to the detection line; a detection element that is connected to a gate of the first transistor and changes a gate potential of the first transistor according to an external factor; A second transistor provided between a gate of the transistor and a power supply line, the gate of which is connected to the scanning line, and one frame includes a plurality of horizontal scanning periods, and each of the plurality of horizontal scanning periods is an initial period The plurality of unit circuits are divided into the initialization period, the detection period, and the reset period, and includes a reset period, a detection period, and a reset period. Power supply means for supplying a second potential for turning off the first transistor to the power supply line, and supplying a first potential for turning on the first transistor to the power supply line during the initialization period; In the initialization period, a selection potential for turning on the second transistor in each of the plurality of horizontal scanning periods is sequentially supplied to the plurality of scanning lines. In the detection period, each of the plurality of horizontal scanning periods is supplied. The non-selection potential for turning off the second transistor is sequentially supplied to the plurality of scanning lines, and in the reset period, the selection potential is supplied in the initialization period of a horizontal scanning period including the reset period. Supplying the selection potential to a scanning line and a predetermined number of scanning lines including the scanning line to which the selection potential is supplied at least in the next initialization period; Characterized by comprising a scanning line drive means for shifting said predetermined number of scan lines per scan period.
本発明によれば、検出の対象となる単位回路に対応する走査線の選択に応じて、リセットの対象となるブロックを順次ずらすことができるので、ノイズを検出線に出力する可能性が高いリセットされてから時間が最も経過した単位回路を選択的にリセットする。この結果、消費電力を削減しつつ、検出信号のSN比をより一層向上させることができる。 According to the present invention, since the block to be reset can be sequentially shifted in accordance with the selection of the scanning line corresponding to the unit circuit to be detected, the reset is highly likely to output noise to the detection line. Then, the unit circuit whose time has elapsed most has been selectively reset. As a result, the SN ratio of the detection signal can be further improved while reducing the power consumption.
上述した検出装置において、前記第1トランジスタは前記電源線と前記検出線との間に設けられており前記電源供給手段は、前記検出期間において前記電源線に前記第1電位を供給することが好ましい。あるいは、前記第1トランジスタは所定の電位を供給するノードと前記検出線との間に設けられており、前記電源供給手段は、前記検出期間において前記電源線に前記第2電位を供給することが好ましい。 In the above-described detection device, it is preferable that the first transistor is provided between the power supply line and the detection line, and the power supply means supplies the first potential to the power supply line during the detection period. . Alternatively, the first transistor is provided between a node for supplying a predetermined potential and the detection line, and the power supply means supplies the second potential to the power supply line in the detection period. preferable.
また、上述した検出装置において、前記第1トランジスタおよび前記第2トランジスタは薄膜トランジスタであることが好ましい。薄膜トランジスタはリーク電流が大きいという特性があるが、この検出装置によればリーク電流を低減して検出信号のSN比を向上させることができる。さらに、前記検出素子は、光エネルギーを電気エネルギーに変換する光電変換素子であることが好ましい。この場合には、画像を読み取ることができる。光電変換素子の典型例はフォトダイオードである。
次ぎに、本発明に係る電子機器は、上述した検出装置を備えたことを特徴とする。このような電子機器としては、スキャナー、ビデオカメラや電子スチルカメラ等の撮像装置、タッチパネル、温度測定装置などが該当する。
In the detection device described above, it is preferable that the first transistor and the second transistor are thin film transistors. Although the thin film transistor has a characteristic of a large leakage current, this detection device can reduce the leakage current and improve the SN ratio of the detection signal. Furthermore, the detection element is preferably a photoelectric conversion element that converts light energy into electrical energy. In this case, an image can be read. A typical example of the photoelectric conversion element is a photodiode.
Next, an electronic apparatus according to the present invention includes the above-described detection device. Examples of such an electronic device include an imaging device such as a scanner, a video camera, and an electronic still camera, a touch panel, a temperature measuring device, and the like.
<1.第1実施形態>
図1に本発明の第1実施形態に係る検出装置の構成を示す。検出装置1は、スキャナーや撮像装置などの画像読取装置に適用される。同図に示されるように、検出装置1は、画素領域A、Yドライバ100、第1Xドライバ200A、第2Xドライバ200B、制御回路300を備える。このうち画素領域Aには、X方向に延在するm本の走査線10と、各走査線10に対をなしてX方向に延在するm本の第1電源線11と、X方向に直交するY方向に延在するn本の電源線12と、各第2電源線14に対をなしてY方向に延在するn本の検出線14とが形成される。走査線10と電源線12との各交差に対応する位置には画素回路40(単位回路)が配置される。したがって、これらの画素回路40は、縦m行×横n列のマトリクス状に配列する。
<1. First Embodiment>
FIG. 1 shows the configuration of the detection apparatus according to the first embodiment of the present invention. The
Yドライバ100は、画素領域Aに配列する各画素回路40を水平走査期間ごとに行単位で選択して、走査信号Y1〜Ymを各走査線10に出力する。第1Xドライバ200Aは、n本の検出線14から供給される検出信号X1〜Xnをサンプルホールドし、サンプルホールドの結果に基づいて画像信号VIDを生成する。また、第2Xドライバ200Bは、電源線12に電源電圧RSLを供給する。電源電圧RSLは第1電源電位VDDまたは第2電源電位VSSの一方となる。さらに、第1Xドライバ200Aは、各検出線14を所定のタイミングで第2電源電位VSSにプリチャージする。後述するように第1電源線11の電位が第1電源電位VDDのとき、各画素回路40から入射光の光量に応じた大きさの検出信号X1〜Xnが出力される。なお、検出信号X1〜Xnの各々には、列方向に並ぶm個の画素回路40から出力される信号が時分割多重される。制御回路300は、クロック信号など各種の制御信号をYドライバ100、第1Xドライバ200Aおよび第2Xドライバ200Bに供給する。
The
図2に画素回路40の構成を示す。なお、この画素回路40はi(iは1≦i≦mの整数)行j(jは1≦j≦nの整数)列目に配置されるが、他の画素回路40も同様に構成されている。画素回路40は、フォトダイオード47を備える。フォトダイオード47は入射光の光量に応じた大きさの電流を出力するものであって、光エネルギーを電気エネルギーに変換する光電変換素子として機能する。フォトダイオード47の陽極(第1の端子)は固定電位に接続されており、その陰極は増幅トランジスタ45のゲートに接続されている。また、増幅トランジスタ45のゲートと第1電源線11との間には容量素子43が設けられている。この容量素子43にフォトダイオード47から出力される電荷が蓄積される。増幅トランジスタ45のゲートと電源線12との間にはリセットトランジスタ41が設けられている。このリセットトランジスタ41はスイッチング素子として機能し、走査信号Yiが選択電位になるとオン状態となり、非選択電位になるとオフ状態となる。リセットトランジスタ41がオン状態のとき、電源線12の電位が増幅トランジスタ45のゲートに供給される。さらに、増幅トランジスタ45のドレインは電源線12と電気的に接続される一方、そのソースは検出線14と電気的に接続される。なお、増幅トランジスタ45におけるドレインとソースの関係は、電位が高い方をドレイン、電位が低い方をソースと定義するので、バイアスによってはドレインとソースとが逆転することがある。
FIG. 2 shows the configuration of the
図3に、Yドライバ100のブロック図を示す。シフトレジスタ110は、スタートパルスSPをYクロック信号YCKに従って順次シフトして各シフト信号を生成する。各シフト信号は、1水平走査期間の初期化期間Tini(図6参照)において順次アクティブとなる。NOR回路120の一方の入力端子にシフト信号が供給され、他方の入力端子にはリセット信号RSが供給される。リセット信号RSは水平走査期間のリセット期間Trest(図6参照)において順次アクティブとなる。NOR回路120の出力信号はバッファ回路130を介して走査信号Y1〜Ymとして、各走査線10に供給される。
FIG. 3 shows a block diagram of the
図4に、第1Xドライバ200Aのブロック図を示す。第1Xドライバ200Aはn本の検出線14に各々対応する処理ユニットUa1〜Uanを備える。ここでは、処理ユニットUa1について説明するが、他の処理ユニットも同様に構成されている。トランスファーゲート20、容量素子21および容量素子22は、サンプルホールド回路として機能する。トランスファーゲート20はサンプリング信号SHGがハイレベルの場合、オン状態となり、ローレベルの場合、オフ状態となる。これにより、検出信号X1が取り込まれ保持される。また、インバータ23は増幅回路として機能する。トランスファーゲート24は、インバータ23の入力を中間電位にバイアスするために用いられる。すなわち、制御信号AMGがハイレベルになるとインバータ23の入力と出力とが短絡され、入力電位が中間電位がバイアスされる。インバータ23の出力端子はスイッチングトランジスタ25を介して配線Lに接続されている。スイッチングトランジスタ25のゲートにはシフトレジスタ26の出力信号が供給される。シフトレジスタ26は、転送開始パルスDXをXクロック信号XCKに従って順次転送して出力信号を生成する。この出力信号によって各処理ユニットUa1〜Uanは排他的に検出信号を配線Lに供給し、配線Lで検出信号が合成され、バッファBを介して画像信号VIDとして出力される。なお、サンプリング信号SHG、制御信号AMG、転送開始パルスDX、およびXクロック信号XCKは、制御回路300から供給される。
FIG. 4 shows a block diagram of the
図5は、第2Xドライバ200Bの構成を示すブロック図である。第2Xドライバ200Bはn列に各々対応する処理ユニットUb1〜Ubnを備える。ここでは、処理ユニットUb1について説明するが、他の処理ユニットも同様に構成されている。トランジスタ27とトランジスタ28とは制御信号SG1およびSG2によってオン・オフが制御される。ここで制御信号SG2は制御信号SG1を反転したものである。したがって、トランジスタ27とトランジスタ28とは排他的にオン状態となり、電源線12に第1電源電位VDDまたは第2電源電位VSSを供給する。また、トランジスタ29は制御信号RGがハイレベルになるとオン状態となり、検出線14に第2電源電位VSSを供給する。これにより、検出線14をプリチャージすることが可能となる。
FIG. 5 is a block diagram showing a configuration of the
次に、検出装置1の動作を説明する。図6は、検出装置1の各部の信号波形を示すタイミングチャートである。走査信号Y1〜Ymは各水平走査期間の一部の期間で順次ハイレベルとなる。この図に示すようにi番目の水平走査期間は、リセット期間Trest、初期化期間Tini、検出期間Tdet、および読出期間Treadから構成される。
Next, the operation of the
まず、リセット期間Trestにおいては、増幅トランジスタ45のゲート電位を第2電源電位VSSに設定する。図6に示すように当該期間では、走査信号Yiがハイレベルとなるので、リセットトランジスタ41がオン状態となる。このとき、制御信号SG1がローレベルとなる一方、制御信号SG2がハイレベルとなるので、トランジスタ28がオン状態となって、第2電源電位VSSが電源電圧RSLとして電源線12を介して増幅トランジスタ45のゲートに供給される。さらに、制御信号RGがハイレベルとなるので、トランジスタ29がオン状態となり検出線14に第2電源電位VSSがプリチャージされる。m=n=3の場合、図7に示すようにすべての画素回路40において増幅トランジスタ45のゲート電位が第2電源電位VSSに設定される。
First, in the reset period Trest, the gate potential of the
次に、初期化期間Tiniでは、制御信号SG1がハイレベルとなりトランジスタ27がオン状態となり、第1電源電位VDDが電源電圧RSLとして電源線12およびリセットトランジスタ41を介して増幅トランジスタ45のゲートに供給される。図8に示されるように、初期化期間Tiniにおいて、第1電源電位VDDが供給されるのは、走査信号Y1〜Ymがハイレベルとなる行に限られる。図8に示す例では第2行である。その他の行の画素回路40においては、リセット期間Trestで書き込まれた第2電源電位VSSが容量素子43によって保持される。また、初期化期間Tiniでは、サンプリング信号SHGおよび制御信号AMGがハイレベルとなるので、トランスファーゲート20および24がオン状態となる。このとき、検出線14には第2電源電位VSSが供給されるので、容量素子21の一方の端子の電位は第2電源電位VSSとなり、他方の端子の電位は中間電位に設定される。これにより、容量素子21の電位が初期化される。
Next, in the initialization period Tini, the control signal SG1 becomes high level, the
次に、検出期間Tdetにおいては、図6に示すように制御信号SG1がハイレベルとなりトランジスタ27がオン状態となり、第1電源電位VDDが電源電圧RSLとして電源線12に供給される。また、制御信号RGがローレベルとなるので、トランジスタ29はオフ状態となり、検出線14には第2電源電位VSSが供給されない。図10に示されるように、検出期間Tdetでは、選択された行(この例では、第2行)の画素回路40から検出信号X1〜X3が出力される。さらに、検出期間Tdetにおいては、初期化期間Tiniと同様に制御信号SG1がハイレベルであるから、トランジスタ27がオン状態となり、第1電源電位VDDが電源線12に供給される。ただし、検出期間Tdetでは、走査信号Yiがローレベルとなるので、リセットトランジスタ41がオフ状態となる。
図9に選択された第2行第2列の画素回路40のバイアスを示す。この図に示すように増幅トランジスタ45のゲート電位Vgは、フォトダイオード47の電圧をVpdとすれば、Vg=VDD−Vpdとなる。電圧Vpdは、フォトダイオード47への入射光の光量に応じて変化する。そして、ゲート電位に応じて定まる電流が検出信号X2として検出線14に出力される。
Next, in the detection period Tdet, as shown in FIG. 6, the control signal SG1 becomes high level, the
FIG. 9 shows the bias of the
検出線14の電位をVsenseとすると、電位Vsenseは図11に示すように変化する。ここで、特性Q1は入射光の光量が小さく暗い場合を示し、特性Q2は入射光の光量が大きく明るい場合を示す。すなわち、暗い場合には、フォトダイオード47の電圧Vpdが小さいので、ゲート電位Vgが高い。このため、大きな電流が増幅トランジスタ45のソースから流れ出し、検出線14の電位Vsenseが急速に上昇する。一方、明るい場合にはフォトダイオード47の電圧Vpdが大きいのでゲート電位Vgが高い。このため、増幅トランジスタ45のソースから流れ出す電流が小さいので、検出線14の電位Vsenseは緩やかに上昇する。そして、Vsense=Vg−Vthとなると、増幅トランジスタ45がオフ状態となる。このように入射光の光量に応じて検出線14に流れ出る電荷量が相違するので、これを上述した処理ユニットUa2において電圧として検出する。
If the potential of the
上述したように本実施形態では、全ての水平走査期間のリセット期間Trestにおいて走査信号Y1〜Yiを選択電位としたので、水平走査期間ごとに増幅トランジスタ45のゲート電位を第1電源電位VDDに設定することができる。すなわち、電源電圧RSLが初期化期間Tiniにおいて第2電源電位VSSに遷移して、リーク電流が増幅トランジスタ45のゲートに流れ込んだとしても、ゲート電位は水平走査期間の周期でリセットされる。したがって、ゲート電位が上昇して選択されない増幅トランジスタ45がオン状態に近づくことがないので、検出信号を出力しない画素回路40からのリーク電流を確実に低減することが可能となり、検出信号のSN比を向上させることができる。
As described above, in this embodiment, since the scanning signals Y1 to Yi are set to the selection potential in the reset period Trest of all the horizontal scanning periods, the gate potential of the
次に、読出期間Treadについて説明する。図6に示すように読出期間Treadにおいては、サンプリング信号SHGおよび制御信号AMGがローレベルとなるので、図12に示すようにトランスファーゲート20および24がオフ状態となる。検出期間Tdetにおいて容量素子21および22には入射光に応じた電荷が流れ込むので、インバータ23の入力電位は、流れ込む電荷量に応じて上昇する。読出期間Treadにおいて、インバータ23は電荷の変化を増幅して電圧として取り出すことができる。
また、読出期間Treadにおいては、リセット期間Trestと同様に制御信号SG2がハイレベルであるから、トランジスタ28がオン状態となり、第2電源電位VSSが電源線12に供給される。ただし、検出期間Tdetでは、走査信号Yiがローレベルとなるので、リセットトランジスタ41がオフ状態となる。このため、電源線12の電位は不問であり、第1電源電位VDDであってもよいし、あるいは第2電源電位VSSであってもよい。
Next, the reading period Tread will be described. As shown in FIG. 6, in the readout period Tread, the sampling signal SHG and the control signal AMG are at a low level, so that the
In the read period Tread, the control signal SG2 is at the high level as in the reset period Trest, so that the
なお、上述した実施形態においては、検出線14に流れ出す電荷を容量素子21および22で積分し、その結果によって光量を読み取ったが、増幅トランジスタ45のオン抵抗の相違によって光量を読み取るようにしてもよい。
また、図13に示すように増幅トランジスタ45の電源を供給する配線と電源線12とを分離してもよい。この場合、図14に示すように検出期間Tdetにおいて電源電圧RSLを第2電源電位VSSとすることができるので、リセットトランジスタ41のリーク電流を低減することができる。この結果、増幅トランジスタ45のゲート電位の上昇を小さくなるから、選択されていない画素回路40からリーク電流が検出線14に流れ出ることを防止できる。
In the above-described embodiment, the charge flowing out to the
Further, as shown in FIG. 13, the
<2.第2実施形態>
上述した第1実施形態では、水平走査期間ごとに全ての走査線10に選択電位を供給し、電源線12を介して供給される第1電源電位VDDを増幅トランジスタ45のゲートに供給して、リーク電流によるゲート電位の上昇を抑圧していた。これに対して第2実施形態の検出装置1は、走査線10を順次選択し、選択された画素回路40では検出信号を出力した後、増幅トランジスタ45のゲートに第1電源電位VDDを供給してリセットすると共に、検出領域を走査線10に沿って複数のブロックに分割し、分割されたブロック単位でリセットを実行する。この例では、検出領域を4つに分割したブロックB1〜B4を想定する(図17参照)。
<2. Second Embodiment>
In the first embodiment described above, the selection potential is supplied to all the
本実施形態の検出装置1は、Yドライバ100の替わりにYドライバ100Aを用いる点を除いて、図1に示す第1実施形態の検出装置1と同様に構成されている。図15にYドライバ100Aの構成を示す。この図に示すようにYドライバ100Aは、スタートパルスSPをYクロック信号YCKに従って順次シフトして各シフト信号を生成するシフトレジスタ110と、駆動ユニットUa〜Udを備える。各駆動ユニットUa〜Udは、ブロックB1〜B4に対応している。第1実施形態ではリセット期間Trestを規定するリセット信号RSを全てのNOR回路120に供給することによって、全ての画素回路40を水平走査期間ごとにリセットした。
The
これに対して、第2実施形態では、4つのリセット信号RSa〜RSdを用いる。これらのリセット信号RSa〜RSdは、図16に示すように1フレームを4つに分割した第1乃至第4期間T1〜T4で各々アクティブとなる。図17を参照してブロック単位のリセットについて説明する。ブロック単位のリセットは、検出する行が踏まれるブロックの次のブロックである。即ち、検出する行がブロックB1に含まれる場合、リセットするブロックはブロックB2であり、検出する行がブロックB2に含まれる場合、リセットするブロックはブロックB3であり、検出する行がブロックB3に含まれる場合、リセットするブロックはブロックB4であり、検出する行がブロックB4に含まれる場合、リセットするブロックはブロックB1である。 On the other hand, in the second embodiment, four reset signals RSa to RSd are used. These reset signals RSa to RSd become active in the first to fourth periods T1 to T4 obtained by dividing one frame into four as shown in FIG. The reset in units of blocks will be described with reference to FIG. A block-by-block reset is the block following the block on which the row to be detected is stepped. That is, when the row to be detected is included in the block B1, the block to be reset is the block B2, and when the row to be detected is included in the block B2, the block to be reset is the block B3, and the row to be detected is included in the block B3. If the block to be reset is included in block B4, the block to be reset is block B1.
例えば、図17(A)に示すように検出の対象となる行がブロックB2に含まれる場合、ブロックB3がリセットされるブロックとなる。そして、図17(B)に示すように検出の対象となる行をシフトしても当該行が従前のブロックB2に属する場合には、リセットされるブロックは変化しない。この後、検出の対象となる行がブロックB3に含まれるようになると、リセットされるブロックがブロックB3からブロックB4へ移行する。 For example, as shown in FIG. 17A, when a row to be detected is included in the block B2, the block B3 is a reset block. Then, as shown in FIG. 17B, even if the row to be detected is shifted, if the row belongs to the previous block B2, the reset block does not change. Thereafter, when the row to be detected is included in the block B3, the block to be reset shifts from the block B3 to the block B4.
図18に電源電圧RSLと走査信号YiおよびYi+1の関係を示す。この図に示すように、リセット期間Trestでは、初期化期間Tiniで選択電位を供給した走査線10に選択電位を供給する。このとき、初期化期間Tiniで選択電位を供給した走査線10が属するブロック(例えば、B2)の次のブロック(例えば、B3)に属するすべての走査線10に選択電位を供給する。従って、検出の対象となる行の次のブロックに属する走査信号をYjとしたとき、走査信号Yjは図18に示すものとなる。
FIG. 18 shows the relationship between the power supply voltage RSL and the scanning signals Yi and Yi + 1. As shown in this figure, in the reset period Trest, the selection potential is supplied to the
このようにブロック単位のリセットを実行すると、水平走査期間ごとに全ての画素回路40に対してリセットを実行する第1実施形態と比較して、消費電力を削減することができる。また、増幅トランジスタ45のゲート電位の上昇によって検出線14に流れ込むリーク電流が大きくなるので、リセットされてからの経過時間が長い画素回路40ほど、リーク電流が大きくなる。本実施形態において、検出の対象となるブロックの次のブロックに対してリセットを実行したのは、次のブロックがリセットされてからの時間が最も経過しているからである。検出信号のSN比の向上と消費電力の低減はトレードオフの関係にあるが、本実施形態のように次のブロックをリセットの対象とすることにより、消費電力を削減しつつ、SN比を向上させることができる。
なお、図19(A)に示すように2つのブロックを同時にリセットしてもよく、あるいは、図19(B)に示すように検出の対象となる行が属するブロック以外のブロック全てをリセットの対象としてもよい。
When resetting in units of blocks is executed in this way, power consumption can be reduced compared to the first embodiment in which resetting is performed on all the
Note that two blocks may be reset at the same time as shown in FIG. 19A, or all blocks other than the block to which the row to be detected belongs as shown in FIG. It is good.
<3.第3実施形態>
上述した第2実施形態では、Yドライバ100Aを用いて、走査線単位のリセットとブロック単位でリセットを同時に実行した。この場合、リセットの対象となるブロックは固定であった。これに対して第3実施形態の検出装置1は、選択される走査線10に応じてリセットの対象となるブロックを順次ずらしていく点で相違する。
<3. Third Embodiment>
In the second embodiment described above, the
図20に第3実施形態で用いるYドライバ100Bのブロック図を示し、図21にそのタイミングチャートを示す。この例のスタートパルスSPは、ブロックの範囲に相当する幅を有しており、この例では5水平走査期間となっている。すなわち、ブロックの大きさは5本の走査線10の範囲となる。シフトレジスタ110はスタートパルスSPをXクロック信号XCKに従って順次シフトし、シフト信号S2、S3を生成する。スタートパルスSPに対してシフト信号S2はハイレベルの期間が1水平走査期間1Hだけずれたものであり、シフト信号S3はシフト信号S2に対してハイレベルの期間が1水平走査期間だけずれたものである。
FIG. 20 shows a block diagram of a Y driver 100B used in the third embodiment, and FIG. 21 shows a timing chart thereof. The start pulse SP in this example has a width corresponding to the block range, and in this example, it is 5 horizontal scanning periods. That is, the block size is in the range of five
NOR回路112には、スタートパルスSP(前段のシフト信号)と当該段のシフト信号S2をインバータ111で反転した信号が供給される。このため、NOR回路112の出力信号S6は、シフト信号S2がハイレベルとなる最後の1水平走査期間でハイレベルとなる。NAND回路113は、各水平走査期間の初期化期間Tiniでハイレベルとなる初期化信号INITと信号S6との反転論理積を演算し、出力信号S7を生成する。出力信号S7は、選択期間Tsの最後の水平走査期間における初期化期間Tiniを特定する信号である。
The NOR
次に、NOR回路114は、スタートパルスSPおよびシフト信号S2の反転論理和を演算し出力信号S4を生成する。NOR回路115は出力信号S4と反転リセット信号/RSとの反転論理和を演算し出力信号S5を生成する。反転リセット信号/RSは各水平走査期間のリセット期間Trestでローレベルとなる。出力信号S5は、期間Taに含まれるリセット期間Trestを指定する信号である。NAND回路117は、出力信号S5をインバータ116で反転した信号と出力信号S7との反転論理積を演算して走査信号Y1を生成する。走査信号Y1は6水平走査期間に亘ってリセット期間Trestでアクティブとなり、最後の水平走査期間の初期化期間Tiniでアクティブとなる。これに対して、走査信号Y2は、走査信号Y1を1水平走査期間だけずらしたものとなる。
Next, the NOR circuit 114 calculates the inverted OR of the start pulse SP and the shift signal S2, and generates an output signal S4. The NOR
ここで、走査信号Y1が供給される第1番目の走査線10に着目すると、初期化期間Tiniに選択電位が供給される水平走査期間Txにおいて、そのリセット期間Trestで当該走査線10に選択電位が供給され、第1行の画素回路40がリセットされる。さらに、水平走査期間Txのリセット期間Trestでは、走査信号Y2〜Y6が選択電位となるので、第2行乃至第6行の画素回路40も同時にリセットされる。すなわち、少なくとも次の初期化期間Tiniで選択電位が供給される走査線10(第2行)を含む所定数の走査線10に選択電位が供給される。これにより、検出の対象となる画素回路40に対応する走査線10の選択に応じて、リセットの対象となるブロックを順次ずらすことができる。
Here, paying attention to the
上述したように検出信号のSN比の向上と消費電力の低減はトレードオフの関係にある。消費電力を削減するためには、リセットの対象となる画素回路40を減らす必要がある。このため、ノイズを検出線14に出力する可能性が高いリセットされてから時間が最も経過した画素回路40を選択的にリセットするのが効率がよい。そのような画素回路40は、検出の対象となっている行の次に選択される行の画素回路40である。本実施形態では、次に選択される行を含む所定数の行の画素回路40をリセットするようにしたので、消費電力を削減しつつ、検出信号のSN比をより一層向上させることができる。
As described above, improvement in the S / N ratio of the detection signal and reduction in power consumption are in a trade-off relationship. In order to reduce power consumption, it is necessary to reduce the number of
<4.変形例>
上述した各実施形態においては、検出素子としてフォトダイオード47を用いて検出装置1を構成したが、本発明はこれに限定されるものではなく、外的要因(光、温度、圧力変化)に応じて増幅トランジスタ45のゲート電位を変化させることができるのであれば、どのような検出素子を用いてもよい。例えば、PINダイオードを熱センサとして使えば温度を検出する検出装置を構成できる。また、フォトダイオードの代わりに圧電素子を使えば圧力を検出する検出装置を構成できる。
さらに、検出素子としてのフォトダイオード45は、ライン状に配置してもよい。また、検出装置1をタッチパネル(液晶、OLED、無機LED、EPD)として用いてもよい。
くわえて、上述した第2実施形態および第3実施形態でも図13に示す画素回路を採用してもよい。この場合には、図18および図21に示す検出期間Tdetにおいて、第2Xドライバ200Bは、第2電源電位VSSを電源電圧RSLとして電源線12に供給すればよい。
<4. Modification>
In each of the above-described embodiments, the
Furthermore, the
In addition, the pixel circuit shown in FIG. 13 may be employed in the second and third embodiments described above. In this case, in the detection period Tdet shown in FIGS. 18 and 21, the
1……検出装置、12……電源線、14……検出線、40……画素回路、41……リセットトランジスタ(第2トランジスタ)、43……容量素子、45……増幅トランジスタ(第1トランジスタ)、100,100A,100B……Yドライバ、200A……第1Xドライバ、200B……第2Xドライバ、Trest……リセット期間、Tini……初期化期間、Tdet……検出期間、Tread……読出期間。
DESCRIPTION OF
Claims (13)
1フレームが複数の水平走査期間からなり、前記複数の水平走査期間の各々はリセット期間、初期化期間、および検出期間を含み、
前記リセット期間では、
前記第1トランジスタをオフ状態とする第2電位を前記電源線に供給し、
前記第2トランジスタをオン状態とする選択電位を前記複数の走査線の全てに供給し、
前記初期化期間では、
前記第1トランジスタをオン状態とする第1電位を前記電源線に供給し、
前記複数の水平走査期間の各々において前記選択電位を前記複数の走査線に順次供給し、
前記検出期間では、
前記複数の水平走査期間の各々において前記第2トランジスタをオフ状態とする非選択電位を前記複数の走査線に順次供給する、
ことを特徴とする検出装置の駆動方法。 A plurality of scanning lines, a plurality of detection lines, and a plurality of unit circuits provided corresponding to the intersections of the scanning lines and the detection lines, each of the plurality of unit circuits corresponding to a gate potential A first transistor that supplies the detected signal to the detection line; a detection element that is connected to a gate of the first transistor and changes a gate potential of the first transistor according to an external factor; A driving method of a detection device comprising a second transistor provided between a gate and a power supply line, the gate of which is connected to the scanning line,
One frame includes a plurality of horizontal scanning periods, and each of the plurality of horizontal scanning periods includes a reset period, an initialization period, and a detection period,
In the reset period,
Supplying a second potential to turn off the first transistor to the power line;
Supplying a selection potential for turning on the second transistor to all of the plurality of scanning lines;
In the initialization period,
Supplying a first potential to turn on the first transistor to the power line;
Sequentially supplying the selection potential to the plurality of scanning lines in each of the plurality of horizontal scanning periods;
In the detection period,
A non-selection potential for sequentially turning off the second transistor in each of the plurality of horizontal scanning periods is sequentially supplied to the plurality of scanning lines;
A method for driving a detection apparatus.
1フレームが複数の水平走査期間からなり、前記複数の水平走査期間が初期化期間、検出期間、およびリセット期間を含み、
前記初期化期間では、
前記第1トランジスタをオン状態とする第1電位を前記電源線に供給し、
前記複数の水平走査期間の各々において前記第2トランジスタをオン状態とする選択電位を前記複数の走査線に順次供給し、
前記検出期間では、
前記複数の水平走査期間の各々において前記第2トランジスタをオフ状態とする非選択電位を前記複数の走査線に順次供給し、
前記リセット期間では、
前記第2電位を前記電源線に供給し、
前記複数の水平走査期間の各々において前記初期化期間で前記選択電位を供給した前記走査線に前記選択電位を供給するとともに、前記複数の走査線を複数のブロックに分割した場合に、前記初期化期間で前記選択電位を供給した前記走査線が属するブロックの次のブロックに属するすべての走査線に前記選択電位を供給する、
ことを特徴とする検出装置の駆動方法。 A plurality of scanning lines, a plurality of detection lines, and a plurality of unit circuits provided corresponding to the intersections of the scanning lines and the detection lines, each of the plurality of unit circuits corresponding to a gate potential A first transistor that supplies the detected signal to the detection line; a detection element that is connected to a gate of the first transistor and changes a gate potential of the first transistor according to an external factor; A driving method of a detection device comprising a second transistor provided between a gate and a power supply line, the gate of which is connected to the scanning line,
One frame is composed of a plurality of horizontal scanning periods, and the plurality of horizontal scanning periods includes an initialization period, a detection period, and a reset period,
In the initialization period,
Supplying a first potential to turn on the first transistor to the power line;
A selection potential for turning on the second transistor in each of the plurality of horizontal scanning periods is sequentially supplied to the plurality of scanning lines;
In the detection period,
A non-selection potential for turning off the second transistor in each of the plurality of horizontal scanning periods is sequentially supplied to the plurality of scanning lines;
In the reset period,
Supplying the second potential to the power line;
In each of the plurality of horizontal scanning periods, the initialization is performed when the selection potential is supplied to the scanning line to which the selection potential has been supplied in the initialization period and the plurality of scanning lines are divided into a plurality of blocks. Supplying the selection potential to all the scanning lines belonging to the block next to the block to which the scanning line to which the selection potential has been supplied in a period is;
A method for driving a detection apparatus.
1フレームが複数の水平走査期間からなり、前記複数の水平走査期間が初期化期間、検出期間、およびリセット期間を含み、
前記初期化期間では、
前記第1トランジスタをオン状態とする第1電位を前記電源線に供給し、
前記複数の水平走査期間の各々において前記第2トランジスタをオン状態とする選択電位を前記複数の走査線に順次供給し、
前記検出期間では、
前記複数の水平走査期間の各々において前記第2トランジスタをオフ状態とする非選択電位を前記複数の走査線に順次供給し、
前記リセット期間では、
前記第2電位を前記電源線に供給し、
当該リセット期間を含む水平走査期間の前記初期化期間において前記選択電位を供給した前記走査線と、少なくとも次の前記初期化期間で前記選択電位が供給される前記走査線を含む所定数の走査線とに前記選択電位を供給し、水平走査期間ごとに前記所定数の走査線をずらす、
ことを特徴とする検出装置の駆動方法。 A plurality of scanning lines, a plurality of detection lines, and a plurality of unit circuits provided corresponding to the intersections of the scanning lines and the detection lines, each of the plurality of unit circuits corresponding to a gate potential A first transistor that supplies the detected signal to the detection line; a detection element that is connected to a gate of the first transistor and changes a gate potential of the first transistor according to an external factor; A driving method of a detection device comprising a second transistor provided between a gate and a power supply line, the gate of which is connected to the scanning line,
One frame is composed of a plurality of horizontal scanning periods, and the plurality of horizontal scanning periods includes an initialization period, a detection period, and a reset period,
In the initialization period,
Supplying a first potential to turn on the first transistor to the power line;
A selection potential for turning on the second transistor in each of the plurality of horizontal scanning periods is sequentially supplied to the plurality of scanning lines;
In the detection period,
A non-selection potential for turning off the second transistor in each of the plurality of horizontal scanning periods is sequentially supplied to the plurality of scanning lines;
In the reset period,
Supplying the second potential to the power line;
A predetermined number of scanning lines including the scanning line to which the selection potential is supplied in the initialization period of the horizontal scanning period including the reset period and the scanning line to which the selection potential is supplied at least in the next initialization period. Supplying the selection potential to each other and shifting the predetermined number of scanning lines every horizontal scanning period;
A method for driving a detection apparatus.
前記検出期間において前記電源線に前記第1電位を供給する、
ことを特徴とする請求項1乃至3のうちいずれか1項に記載の検出装置の駆動方法。 The first transistor is provided between the power supply line and the detection line,
Supplying the first potential to the power line in the detection period;
The method of driving a detection device according to claim 1, wherein
前記検出期間において前記電源線に前記第2電位を供給する、
ことを特徴とする請求項1乃至3のうちいずれか1項に記載の検出装置の駆動方法。 The first transistor is provided between a node supplying a predetermined potential and the detection line,
Supplying the second potential to the power line in the detection period;
The method of driving a detection device according to claim 1, wherein
前記リセット期間において、前記第1トランジスタをオフ状態とする第2電位を前記電源線に供給し、前記初期化期間において、前記第1トランジスタをオン状態とする第1電位を前記電源線に供給する電源供給手段と、
前記リセット期間では、前記第2トランジスタをオン状態とする選択電位を前記複数の走査線の全てに供給し、前記初期化期間では、前記複数の水平走査期間の各々において前記選択電位を前記複数の走査線に順次供給し、前記検出期間では、前記複数の水平走査期間の各々において前記第2トランジスタをオフ状態とする非選択電位を前記複数の走査線に順次供給する走査線駆動手段とを、
備えることを特徴とする検出装置。 A plurality of scanning lines, a plurality of detection lines, and a plurality of unit circuits provided corresponding to the intersections of the scanning lines and the detection lines are provided, and a detection signal corresponding to a gate potential is supplied to the detection lines. And a detection element connected to the gate of the first transistor and changing the gate potential of the first transistor according to an external factor, and provided between the gate of the first transistor and a power supply line And a second transistor having a gate connected to the scan line, wherein one frame includes a plurality of horizontal scan periods, and each of the plurality of horizontal scan periods includes a reset period, an initialization period, and a detection period. A detection device that drives the plurality of unit circuits divided into the reset period, the initialization period, and the detection period,
In the reset period, a second potential for turning off the first transistor is supplied to the power supply line, and in the initialization period, a first potential for turning on the first transistor is supplied to the power supply line. Power supply means;
In the reset period, a selection potential for turning on the second transistor is supplied to all of the plurality of scanning lines, and in the initialization period, the selection potential is applied to each of the plurality of horizontal scanning periods. Scanning line driving means for sequentially supplying a plurality of scanning lines with a non-selection potential for sequentially turning off the second transistor in each of the plurality of horizontal scanning periods;
A detection apparatus comprising:
前記リセット期間において、前記第1トランジスタをオフ状態とする第2電位を前記電源線に供給し、前記初期化期間において、前記第1トランジスタをオン状態とする第1電位を前記電源線に供給する電源供給手段と、
前記初期化期間では、前記複数の水平走査期間の各々において前記第2トランジスタをオン状態とする選択電位を前記複数の走査線に順次供給し、前記検出期間では、前記複数の水平走査期間の各々において前記第2トランジスタをオフ状態とする非選択電位を前記複数の走査線に順次供給し、前記リセット期間では、前記複数の水平走査期間の各々において前記初期化期間で前記選択電位を供給した前記走査線に前記選択電位を供給するとともに、前記複数の走査線を複数のブロックに分割した場合に、前記初期化期間で前記選択電位を供給した前記走査線が属するブロックの次のブロックに属するすべての走査線に前記選択電位を供給する走査線駆動手段とを、
備えたことを特徴とする検出装置。 A plurality of scanning lines, a plurality of detection lines, and a plurality of unit circuits provided corresponding to the intersections of the scanning lines and the detection lines are provided, and a detection signal corresponding to a gate potential is supplied to the detection lines. And a detection element connected to the gate of the first transistor and changing the gate potential of the first transistor according to an external factor, and provided between the gate of the first transistor and a power supply line And a second transistor having a gate connected to the scan line, wherein one frame includes a plurality of horizontal scan periods, and each of the plurality of horizontal scan periods includes an initialization period, a detection period, and a reset period. A detection device that drives the plurality of unit circuits divided into the initialization period, the detection period, and the reset period,
In the reset period, a second potential for turning off the first transistor is supplied to the power supply line, and in the initialization period, a first potential for turning on the first transistor is supplied to the power supply line. Power supply means;
In the initialization period, a selection potential for turning on the second transistor in each of the plurality of horizontal scanning periods is sequentially supplied to the plurality of scanning lines. In the detection period, each of the plurality of horizontal scanning periods is supplied. The non-selection potential for turning off the second transistor is sequentially supplied to the plurality of scanning lines, and the selection potential is supplied in the initialization period in each of the plurality of horizontal scanning periods in the reset period. When the selection potential is supplied to a scanning line and the plurality of scanning lines are divided into a plurality of blocks, all of the blocks belonging to a block next to the block to which the scanning line to which the selection potential is supplied in the initialization period belongs Scanning line driving means for supplying the selected potential to the scanning line,
A detection device characterized by comprising.
前記リセット期間において、前記第1トランジスタをオフ状態とする第2電位を前記電源線に供給し、前記初期化期間において、前記第1トランジスタをオン状態とする第1電位を前記電源線に供給する電源供給手段と、
前記初期化期間では、前記複数の水平走査期間の各々において前記第2トランジスタをオン状態とする選択電位を前記複数の走査線に順次供給し、前記検出期間では、前記複数の水平走査期間の各々において前記第2トランジスタをオフ状態とする非選択電位を前記複数の走査線に順次供給し、前記リセット期間では、当該リセット期間を含む水平走査期間の前記初期化期間において前記選択電位を供給した前記走査線と、少なくとも次の前記初期化期間で前記選択電位が供給される前記走査線を含む所定数の走査線とに前記選択電位を供給し、水平走査期間ごとに前記所定数の走査線をずらす走査線駆動手段とを、
備えたことを特徴とする検出装置。 A plurality of scanning lines, a plurality of detection lines, and a plurality of unit circuits provided corresponding to the intersections of the scanning lines and the detection lines are provided, and a detection signal corresponding to a gate potential is supplied to the detection lines. And a detection element connected to the gate of the first transistor and changing the gate potential of the first transistor according to an external factor, and provided between the gate of the first transistor and a power supply line And a second transistor having a gate connected to the scan line, wherein one frame includes a plurality of horizontal scan periods, and each of the plurality of horizontal scan periods includes an initialization period, a detection period, and a reset period. A detection device that drives the plurality of unit circuits divided into the initialization period, the detection period, and the reset period,
In the reset period, a second potential for turning off the first transistor is supplied to the power supply line, and in the initialization period, a first potential for turning on the first transistor is supplied to the power supply line. Power supply means;
In the initialization period, a selection potential for turning on the second transistor in each of the plurality of horizontal scanning periods is sequentially supplied to the plurality of scanning lines. In the detection period, each of the plurality of horizontal scanning periods is supplied. The non-selection potential for turning off the second transistor is sequentially supplied to the plurality of scanning lines, and in the reset period, the selection potential is supplied in the initialization period of a horizontal scanning period including the reset period. The selection potential is supplied to a scanning line and a predetermined number of scanning lines including the scanning line to which the selection potential is supplied at least in the next initialization period, and the predetermined number of scanning lines is set for each horizontal scanning period. Scanning line driving means for shifting,
A detection device characterized by comprising.
前記電源供給手段は、前記検出期間において前記電源線に前記第1電位を供給する、
ことを特徴とする請求項6乃至8のうちいずれか1項に記載の検出装置。 The first transistor is provided between the power supply line and the detection line,
The power supply means supplies the first potential to the power line in the detection period;
The detection apparatus according to claim 6, wherein the detection apparatus is any one of claims 6 to 8.
前記電源供給手段は、前記検出期間において前記電源線に前記第2電位を供給する、
ことを特徴とする請求項6乃至8のうちいずれか1項に記載の検出装置。 The first transistor is provided between a node supplying a predetermined potential and the detection line,
The power supply means supplies the second potential to the power line in the detection period;
The detection apparatus according to claim 6, wherein the detection apparatus is any one of claims 6 to 8.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007083679A JP4882825B2 (en) | 2007-03-28 | 2007-03-28 | DETECTING DEVICE, ITS DRIVE METHOD, AND ELECTRONIC DEVICE |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007083679A JP4882825B2 (en) | 2007-03-28 | 2007-03-28 | DETECTING DEVICE, ITS DRIVE METHOD, AND ELECTRONIC DEVICE |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008244965A true JP2008244965A (en) | 2008-10-09 |
JP4882825B2 JP4882825B2 (en) | 2012-02-22 |
Family
ID=39915732
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007083679A Expired - Fee Related JP4882825B2 (en) | 2007-03-28 | 2007-03-28 | DETECTING DEVICE, ITS DRIVE METHOD, AND ELECTRONIC DEVICE |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4882825B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014063220A (en) * | 2012-09-19 | 2014-04-10 | Sharp Corp | Information processing device, control method for information processing device, control program, and recording medium |
CN114361191A (en) * | 2020-10-12 | 2022-04-15 | 株式会社日本显示器 | Detection device |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0951480A (en) * | 1995-08-07 | 1997-02-18 | Nikon Corp | Solid-state image pickup device |
JPH1093864A (en) * | 1996-09-19 | 1998-04-10 | Toshiba Corp | Driving method for mos-type solid-state image pickup device |
JPH1098175A (en) * | 1996-09-19 | 1998-04-14 | Toshiba Corp | Mos-type solid-state image pickup device and driving method thereof |
JPH10257392A (en) * | 1997-03-14 | 1998-09-25 | Matsushita Electron Corp | Physical quantity distribution detection semiconductor unit, drive method and manufacture therefor |
JPH11261895A (en) * | 1997-12-03 | 1999-09-24 | Hewlett Packard Co <Hp> | Active pixel sensor applying conspicuous integration mode |
JP2001339640A (en) * | 2000-05-26 | 2001-12-07 | Semiconductor Energy Lab Co Ltd | Mos type sensor and driving method |
JP2003023144A (en) * | 2001-07-06 | 2003-01-24 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
JP2003110940A (en) * | 2001-10-01 | 2003-04-11 | Minolta Co Ltd | Solid-state image pickup device |
-
2007
- 2007-03-28 JP JP2007083679A patent/JP4882825B2/en not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0951480A (en) * | 1995-08-07 | 1997-02-18 | Nikon Corp | Solid-state image pickup device |
JPH1093864A (en) * | 1996-09-19 | 1998-04-10 | Toshiba Corp | Driving method for mos-type solid-state image pickup device |
JPH1098175A (en) * | 1996-09-19 | 1998-04-14 | Toshiba Corp | Mos-type solid-state image pickup device and driving method thereof |
JPH10257392A (en) * | 1997-03-14 | 1998-09-25 | Matsushita Electron Corp | Physical quantity distribution detection semiconductor unit, drive method and manufacture therefor |
JPH11261895A (en) * | 1997-12-03 | 1999-09-24 | Hewlett Packard Co <Hp> | Active pixel sensor applying conspicuous integration mode |
JP2001339640A (en) * | 2000-05-26 | 2001-12-07 | Semiconductor Energy Lab Co Ltd | Mos type sensor and driving method |
JP2003023144A (en) * | 2001-07-06 | 2003-01-24 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
JP2003110940A (en) * | 2001-10-01 | 2003-04-11 | Minolta Co Ltd | Solid-state image pickup device |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014063220A (en) * | 2012-09-19 | 2014-04-10 | Sharp Corp | Information processing device, control method for information processing device, control program, and recording medium |
CN114361191A (en) * | 2020-10-12 | 2022-04-15 | 株式会社日本显示器 | Detection device |
Also Published As
Publication number | Publication date |
---|---|
JP4882825B2 (en) | 2012-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2012008198A1 (en) | Display device provided with photosensor | |
US20120313913A1 (en) | Display device | |
JP2003016794A (en) | Shift register and electronic equipment | |
US20070052874A1 (en) | Display apparatus including sensor in pixel | |
JP2002197885A (en) | Shift register circuit, its drive control method, display driving device, and readout driving device | |
TW200845736A (en) | Imaging device and display device | |
WO2014205939A1 (en) | Amoled pixel circuit, drive method of same, and display device | |
JP4127243B2 (en) | Optical sensor, optical sensor reading method, matrix optical sensor circuit, and electronic apparatus | |
US8704812B2 (en) | Light sensing circuit having a controlled light sensing period or a controlled current output period according to ambient temperature, method of controlling the same, and touch panel comprising the light sensing circuit | |
JP2001160299A (en) | Shift register and electronic device | |
RU2473110C2 (en) | Display | |
JP2006058352A (en) | Display device and its driving control method | |
US20180359441A1 (en) | Readout circuit and sensing device | |
WO2021037081A1 (en) | Pixel circuit and drive method therefor, array substrate, display panel, and electronic device | |
CN103959363A (en) | Method for operating optical sensor circuit, and method for operating display apparatus provided with optical sensor circuit | |
US20120268439A1 (en) | Display Device | |
JP4670236B2 (en) | Display device and driving method thereof | |
JP5413870B2 (en) | Shift register circuit, display device, and electronic device | |
JP2009205706A (en) | Shift register circuit, display unit, and electronic device | |
JP4946486B2 (en) | Detection device driving method, detection device, electro-optical device, and electronic apparatus | |
JP4882825B2 (en) | DETECTING DEVICE, ITS DRIVE METHOD, AND ELECTRONIC DEVICE | |
CN113574859B (en) | Matrix detector with reduced parity effect | |
TWI684973B (en) | Display device | |
JP5196187B2 (en) | Sensing device and electronic device | |
JP5256277B2 (en) | Active photosensor pixel, active photosensor array, and photosensing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091015 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110817 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111013 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111108 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111121 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141216 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4882825 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |