JP2008244393A - Manufacturing method for semiconductor device - Google Patents
Manufacturing method for semiconductor device Download PDFInfo
- Publication number
- JP2008244393A JP2008244393A JP2007086617A JP2007086617A JP2008244393A JP 2008244393 A JP2008244393 A JP 2008244393A JP 2007086617 A JP2007086617 A JP 2007086617A JP 2007086617 A JP2007086617 A JP 2007086617A JP 2008244393 A JP2008244393 A JP 2008244393A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- insulating substrate
- adhesive resin
- resin layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
Description
本発明は、半導体装置の製造方法に係り、詳しくは、ドライプロセス処理において光学系半導体デバイスをウエハレベルパッケージで作製する際の基板の加工性を向上させるものである。 The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to improve the workability of a substrate when an optical semiconductor device is manufactured in a wafer level package in a dry process process.
従来からのドライプロセスではプラズマ処理を用いるため、プラズマ照射による加熱で基板温度が上昇する。このため、基板には基板ステージを冷却し、かつ基板とステージとの間の熱媒体としてヘリウム(He)ガスを入れ、基板冷却を行っている。このとき、基板を固定するとともに基板ステージの間のHeを封止する必要がある。この方法として静電チャック(ESC:Electro Static Chuck)が用いられている。このESCは、基板に電圧をかけ稼動イオンを移動させることで、静電気的に基板を引き付け(静電吸引し)、基板冷却用のHeガスを封止し、基板を冷却する手段である。 Since the conventional dry process uses plasma processing, the substrate temperature rises due to heating by plasma irradiation. Therefore, the substrate is cooled by cooling the substrate stage and putting helium (He) gas as a heat medium between the substrate and the stage. At this time, it is necessary to fix the substrate and seal He between the substrate stages. As this method, an electrostatic chuck (ESC: Electro Static Chuck) is used. The ESC is means for electrostatically attracting (electrostatically attracting) the substrate by applying a voltage to the substrate and moving operating ions, sealing the substrate cooling He gas, and cooling the substrate.
一方、光学系半導体デバイスをウエハレベルパッケージする際には貫通配線等を形成する必要があり、ドライプロセスによる微細孔形成のためのエッチング等の工程が存在する。また、光学系半導体デバイスのウエハレベルパッケージは半導体デバイス側にガラス基板を貼り合わせたものを用い、貫通配線等を形成する際には貼り合わせ基板でウエハ加工を行う。このときシリコン(Si)等の半導体基板とガラス基板等の絶縁性基板を貼り合わせた基板を使用するため、Si(半導体基板)側のプラズマ加工を行う際には、ガラス基板が基板ステージ側となり、静電吸着が困難になる。したがって、静電チャックは、Si/ガラス貼り合わせ基板に適用しにくいことが問題となる。 On the other hand, when an optical semiconductor device is packaged at a wafer level, it is necessary to form a through wiring and the like, and there are processes such as etching for forming micro holes by a dry process. Further, the wafer level package of the optical semiconductor device uses a glass substrate bonded to the semiconductor device side, and the wafer processing is performed on the bonded substrate when forming a through wiring or the like. At this time, since a substrate obtained by bonding a semiconductor substrate such as silicon (Si) and an insulating substrate such as a glass substrate is used, when performing plasma processing on the Si (semiconductor substrate) side, the glass substrate becomes the substrate stage side. , Electrostatic adsorption becomes difficult. Therefore, there is a problem that the electrostatic chuck is difficult to apply to the Si / glass bonded substrate.
本発明は、上記事情に鑑みてなされたものであり、半導体基板と絶縁性基板を貼り合わせた基板について半導体基板側の加工を容易に行うことが可能な半導体装置の製造方法を提供することを課題とする。 The present invention has been made in view of the above circumstances, and provides a method for manufacturing a semiconductor device capable of easily processing a semiconductor substrate side for a substrate obtained by bonding a semiconductor substrate and an insulating substrate. Let it be an issue.
前記課題を解決するため、本発明は、一方の面に半導体デバイスが形成された半導体基板と、前記半導体基板の半導体デバイスが形成された面上に設けられた接着層と、前記接着層に貼り合わされた絶縁性基板とを備えた半導体装置の製造方法であって、
前記絶縁性基板の前記接着層が設けられる側とは反対の側に、前記絶縁性基板を覆う導体層および該導体層を覆う接着樹脂層を形成する工程と、
前記絶縁性基板の前記反対の側にて静電チャックを用いながら、前記一方の面に前記接着層を介して前記絶縁性基板が貼り合わされた半導体基板の前記他方の面にドライプロセス処理を行う工程と、
前記絶縁性基板の前記反対の側に設けた前記導体層および接着樹脂層を除去する工程と、を有することを特徴とする半導体装置の製造方法を提供する。
In order to solve the above problems, the present invention provides a semiconductor substrate having a semiconductor device formed on one surface thereof, an adhesive layer provided on the surface of the semiconductor substrate on which the semiconductor device is formed, and an adhesive layer attached to the adhesive layer. A method of manufacturing a semiconductor device comprising a combined insulating substrate,
Forming a conductive layer covering the insulating substrate and an adhesive resin layer covering the conductive layer on a side opposite to the side on which the adhesive layer is provided of the insulating substrate;
While using an electrostatic chuck on the opposite side of the insulating substrate, dry processing is performed on the other surface of the semiconductor substrate on which the insulating substrate is bonded to the one surface via the adhesive layer. Process,
And a step of removing the conductor layer and the adhesive resin layer provided on the opposite side of the insulating substrate.
また、本発明は、一方の面に半導体デバイスが形成された半導体基板と、前記半導体基板の半導体デバイスが形成された面上に設けられた接着層と、前記接着層に貼り合わされた絶縁性基板とを備えた半導体装置の製造方法であって、
前記絶縁性基板の前記接着層が設けられる側とは反対の側に、前記絶縁性基板を覆う第1の接着樹脂層と、該第1の接着樹脂層上にスリットを有する導体層と、該導体層上に前記スリットを介して前記第1の接着樹脂層と接着された第2の接着樹脂層を形成する工程と、
前記絶縁性基板の前記反対の側にて静電チャックを用いながら、前記一方の面に前記接着層を介して前記絶縁性基板が貼り合わされた半導体基板の前記他方の面にドライプロセス処理を行う工程と、
前記絶縁性基板の前記反対の側に設けた前記第1の接着樹脂層、導体層および第2の接着樹脂層を除去する工程と、を有することを特徴とする半導体装置の製造方法を提供する。
The present invention also provides a semiconductor substrate having a semiconductor device formed on one surface thereof, an adhesive layer provided on the surface of the semiconductor substrate on which the semiconductor device is formed, and an insulating substrate bonded to the adhesive layer. A method of manufacturing a semiconductor device comprising:
A first adhesive resin layer covering the insulating substrate on a side opposite to the side on which the adhesive layer is provided of the insulating substrate; a conductor layer having a slit on the first adhesive resin layer; and Forming a second adhesive resin layer bonded to the first adhesive resin layer via the slit on the conductor layer;
While using an electrostatic chuck on the opposite side of the insulating substrate, dry processing is performed on the other surface of the semiconductor substrate on which the insulating substrate is bonded to the one surface via the adhesive layer. Process,
And a step of removing the first adhesive resin layer, the conductor layer, and the second adhesive resin layer provided on the opposite side of the insulating substrate. .
本発明によれば、半導体基板と絶縁性基板を貼り合わせた基板において、半導体基板に貫通電極等を形成するためのドライプロセスによる加工の際に、絶縁性基板側に導体層を設けることで、貼り合わせ基板の静電チャックを容易に行うことができる。また、絶縁性基板側に導体層を設けることで、ドライプロセス加工中に絶縁性基板を保護することができる。さらに、導体層の上に樹脂層を設けることで、導体層を保護し、ウエットプロセスに対する耐性を確保することができる。
導体層を2層の樹脂層で挟み込んだ場合には、樹脂層の剥離のみで導体層を除去することができる。
According to the present invention, in a substrate in which a semiconductor substrate and an insulating substrate are bonded together, a conductor layer is provided on the insulating substrate side during processing by a dry process for forming a through electrode or the like in the semiconductor substrate. The electrostatic chuck of the bonded substrate can be easily performed. Further, by providing the conductor layer on the insulating substrate side, the insulating substrate can be protected during the dry process. Furthermore, by providing a resin layer on the conductor layer, the conductor layer can be protected and resistance to the wet process can be ensured.
When the conductor layer is sandwiched between two resin layers, the conductor layer can be removed only by peeling off the resin layer.
以下、最良の形態に基づき、図面を参照して本発明を説明する。 The present invention will be described below with reference to the drawings based on the best mode.
<第1形態例>
まず、本発明の半導体装置の製造方法の第1形態例について説明する。図1は、半導体装置(貼り合わせ基板)の一例を模式的に示す断面図である。図2は、本発明の半導体装置の製造方法の第1形態例を説明する図面であり、図2(a)は貼り合わせ基板に導体層および接着樹脂層を設けた状態を模式的に示す断面図、図2(b)は図2(a)の基板を基板ステージに吸着させてドライプロセス処理を行う様子を模式的に示す断面図、図2(c)は図2(a)の基板から導体層および接着樹脂層を除去した状態を模式的に示す断面図である。
<First embodiment>
First, a first embodiment of the method for manufacturing a semiconductor device of the present invention will be described. FIG. 1 is a cross-sectional view schematically showing an example of a semiconductor device (bonded substrate). FIG. 2 is a drawing for explaining a first embodiment of the method for manufacturing a semiconductor device of the present invention, and FIG. 2 (a) is a cross section schematically showing a state in which a conductor layer and an adhesive resin layer are provided on a bonded substrate. FIG. 2B is a cross-sectional view schematically showing a state in which the substrate of FIG. 2A is adsorbed to the substrate stage and dry processing is performed, and FIG. 2C is from the substrate of FIG. It is sectional drawing which shows typically the state which removed the conductor layer and the adhesive resin layer.
本形態例において、半導体装置10は、図1に示すように、半導体基板1と絶縁性基板3とが接着層2を介して貼り合わされてなる貼り合わせ基板を備え、半導体基板1の接着層2が設けられた側の面(一方の面)1aに半導体デバイス(不図示)が形成されたものである。
In this embodiment, as shown in FIG. 1, the
ここで、半導体基板1としては、シリコン(Si)等の各種半導体からなる基板を使用できる。半導体基板1の一方の面1aには、CCD、CMOS、圧力センサ、加速度センサ、ジャイロセンサなどの半導体デバイスが形成される。
Here, as the
接着層2を構成する接着材は、アクリル系樹脂、エポキシ系樹脂、シリコーン系樹脂などが挙げられる。接着層2には、所定の領域に空間2aを設けるように配しても良い。この空間2aは、例えばキャビティや溝のような3次元空間であり、接着層2を形成するときに余分な接着材をその内部に止め、基板1,3の外側へのはみ出しを防止することができる。また、空間2aは、貼り合わせ基板10における応力をこの空間2aにて吸収させて緩和することもできる。半導体デバイスは、空間2aが形成された領域に設けることもでき、また、接着層2が形成された領域に設けることもできる。
Examples of the adhesive constituting the
絶縁性基板3としては、ガラス、セラミック、炭化ケイ素(SiC)等の絶縁性材料からなる基板を使用できる。半導体デバイスが設けられた側1aに絶縁性基板3が貼り合わされることにより、半導体デバイスなどを保護したり、半導体基板1を補強したりすることができる。半導体装置10にCCDやCMOSのような光学系半導体デバイスが形成されている場合は、絶縁性基板3として、半導体デバイスの使用波長帯で透明な材料が用いられる。
As the
そして本形態例の半導体装置10の製造方法は、以下の(1)、(2)、(3)の工程を行うことを特徴とするものである。
The method for manufacturing the
(1) 図2(a)に示すように、半導体基板1の他方の面1bへの加工プロセスを行う前に、絶縁性基板3の接着層2が設けられる側3aと反対の側3bに、絶縁性基板3を覆う導体層4と、該導体層4を覆う接着樹脂層5を形成する。
(1) As shown in FIG. 2 (a), before performing the processing process on the
ここで、導体層4は、(2)でドライプロセス処理を行うときに、基板ステージ11による静電チャックを容易にする役割と、絶縁性基板3への物理的ダメージに対して保護層としての役割を有するものであり、例えば、導電性ペーストの塗布や印刷、導電性シートの貼り付け、アルミニウム(Al)等の金属のスパッタや蒸着などによって形成することができる。
Here, the
また、ドライプロセス処理の前後の工程で、ウエットプロセス(酸洗浄、アルカリ洗浄等)があり、導体層4がウエットプロセスで用いる薬液の影響を受けない工夫として、さらに導体層4を覆う接着樹脂層5を形成する。ここで、接着樹脂層5は、導体層4から剥離可能な接着樹脂層である。剥離可能な接着材としては、紫外線剥離型の接着材とすることもできる。ダイシングシート等で実績がある紫外線剥離型の接着材を用いることで、絶縁性基板3を汚染することなく、剥離処理を行うことができる。
In addition, there is a wet process (acid cleaning, alkali cleaning, etc.) before and after the dry process treatment, and the adhesive resin layer that further covers the
導体層4および接着樹脂層5の形成は、接着層2を介して絶縁性基板3と半導体基板1との貼り合わせをした後に行ってもよい。また、絶縁性基板3に対して単独で導体層4および接着樹脂層5の形成を行い、その後、接着層2を介した絶縁性基板3と半導体基板1との貼り合わせを行ってもよい。
The
(2) 図2(b)に示すように、前記(1)により絶縁性基板3の前記導体層4および接着樹脂層5が形成された側3bにて静電チャック11を用いながら、一方の面1aに接着層2を介して絶縁性基板3が貼り合わされた半導体基板1の他方の面1bにドライプロセス処理を行う。
(2) As shown in FIG. 2 (b), while using the
本形態例においては、絶縁性基板3に導体層4が形成されているので、静電チャック(ESC)を用いて貼り合わせ基板10を静電的に吸着し、保持することができる。このとき半導体基板1の他方の面1bにデットスペースを生じることがなく、該他方の面1bには全面的に加工を行うことも可能である。
また、プロセス工程中に絶縁性基板3の面3bは、導体層4および接着樹脂層5によって保護される。また、導体層4を覆うように接着樹脂層5が設けられ、該導体層4を保護できるので、ドライプロセス処理の前後の工程でウエットプロセスを行うとき、導体層4がウエットプロセスで用いる薬液の影響を受けることがない。本形態例によれば、ドライプロセスとウエットプロセスとを併用して、半導体基板1に貫通配線(不図示)の作製等、半導体(Si)面の加工を行うことが可能になる。
ドライプロセス処理としては、例えばプラズマ処理、ドライエッチング、導体や絶縁層の成膜、アッシング、表面処理などが挙げられる。ウエットプロセス処理としては、例えば酸洗浄、アルカリ洗浄、水洗浄、ウエットエッチング処理などが挙げられる
In the present embodiment, since the
Further, the
Examples of the dry process treatment include plasma treatment, dry etching, conductor and insulating layer deposition, ashing, surface treatment, and the like. Examples of the wet process treatment include acid washing, alkali washing, water washing, and wet etching treatment.
(3) 図2(c)に示すように、前記(2)のドライプロセス処理の後に、絶縁性基板3の導体層4および接着樹脂層5を除去する。
本形態例においては、接着樹脂層5に剥離可能な接着樹脂を用いることにより、接着樹脂層5を容易に剥離することが可能である。また、導体層4の除去は、その材料に応じた方法を用いることができ、例えばウエットエッチングなどが挙げられる。
(3) As shown in FIG. 2C, the
In this embodiment, the
<第2形態例>
また、本発明においては、導体層4をより容易に除去することが可能な方法として、次に説明する第2形態例の方法を利用することができる。図3は、本発明の半導体装置の製造方法の第2形態例を説明する図面であり、図3(a)は貼り合わせ基板に第1の接着樹脂層、導体層および第2の接着樹脂層を設けた状態を模式的に示す断面図、図3(b)は図3(a)の基板を基板ステージに吸着させてドライプロセス処理を行う様子を模式的に示す断面図、図3(c)は図3(a)の基板から第1の接着樹脂層、導体層および第2の接着樹脂層を除去した状態を模式的に示す断面図である。
<Second embodiment>
In the present invention, the method of the second embodiment described below can be used as a method capable of more easily removing the
本形態例において、貼り合わせ基板からなる半導体装置10の構成は、上述の第1形態例の場合と同様とすることができる。
In the present embodiment, the configuration of the
第2形態例の半導体装置10の製造方法は、以下の(1)、(2)、(3)の工程を行うことを特徴とするものである。
The manufacturing method of the
(1) 図3(a)に示すように、半導体基板1の他方の面1bの加工プロセスを行う前に、絶縁性基板3の接着層2が設けられる側3aとは反対の側3bに、絶縁性基板3を覆う第1の接着樹脂層6と、該第1の接着樹脂層6上にスリット7aを有する導体層7と、該導体層7上にスリット7aを介して第1の接着樹脂層6と接着された第2の接着樹脂層8を形成する。
(1) As shown in FIG. 3A, before performing the processing process of the
ここで、導体層7は、(2)でドライプロセス処理を行うときに、基板ステージ11による静電チャックを容易にする役割と、絶縁性基板3への物理的ダメージに対して保護層としての役割を有するものであり、例えば、導電性ペーストの塗布や印刷、スリットを有する導電性シートの貼り付け、アルミニウム(Al)等の金属のマスクを用いたスパッタや蒸着などによって形成することができる。また、スリット7aは、スリットのない導体層7を形成した後で一部の導体を除去することで形成してもよい。
導体層7にスリット7aを設けないようにすることも可能であるが、スリット7aを設けて第1の接着樹脂層6と第2の接着樹脂層8とが相互に接着できるようにすることにより、これらの層の剥離除去を、容易かつ確実に行うことができる。
Here, the
It is possible not to provide the
第1の接着樹脂層6は、導体層7の剥離を容易にする役割を有するものであり、絶縁性基板3から剥離可能な接着樹脂層である。
また、ドライプロセス処理の前後の工程で、ウエットプロセス(酸洗浄、アルカリ洗浄等)があり、導体層7がウエットプロセスで用いる薬液の影響を受けない工夫として、さらに導体層7を覆う第2の接着樹脂層8を形成する。第2の接着樹脂層8は、第1の接着樹脂層6の剥離により、導体層7と一緒に剥離できるので、剥離可能な接着樹脂でなくてもよい。
The first
In addition, there is a wet process (acid cleaning, alkali cleaning, etc.) in the steps before and after the dry process treatment, and as a device in which the
第1の接着樹脂層6、導体層7、第2の接着樹脂層8の形成は、接着層2を介して絶縁性基板3と半導体基板1との貼り合わせをした後に行ってもよい。また、絶縁性基板3に対して単独で第1の接着樹脂層6、導体層7、第2の接着樹脂層8の形成を行い、その後、接着層2を介した絶縁性基板3と半導体基板1との貼り合わせを行ってもよい。
The formation of the first
(2) 図3(b)に示すように、前記(1)により絶縁性基板3の第1の接着樹脂層6、導体層7および第2の接着樹脂層8が形成された側3bにて静電チャック11を用いながら、一方の面1aに接着層2を介して絶縁性基板3が貼り合わされた半導体基板1の他方の面1bに、ドライプロセス処理を行う。
(2) As shown in FIG. 3B, on the
本形態例においては、絶縁性基板3に導体層7が形成されているので、静電チャック(ESC)を用いて貼り合わせ基板10を静電的に吸着し、保持することができる。このとき半導体基板1の他方の面1bにデットスペースを生じることがなく、該他方の面1bには全面的に加工を行うことも可能である。
また、プロセス工程中に絶縁性基板3の面3bは、導体層7および接着樹脂層6,8によって保護される。また、導体層7を覆うように第2の接着樹脂層8が設けられ、該導体層7を保護できるので、ドライプロセス処理の前後の工程でウエットプロセスを行うとき、導体層7がウエットプロセスで用いる薬液の影響を受けることがない。本形態例によれば、ドライプロセスとウエットプロセスとを併用して、半導体基板1に貫通配線(不図示)の作製等、半導体(Si)面の加工を行うことが可能になる。
ドライプロセス処理としては、例えばプラズマ処理、ドライエッチング、導体や絶縁層の成膜、アッシング、表面処理などが挙げられる。ウエットプロセス処理としては、例えば酸洗浄、アルカリ洗浄、水洗浄、ウエットエッチング処理などが挙げられる
In this embodiment, since the
Further, the
Examples of the dry process treatment include plasma treatment, dry etching, conductor and insulating layer deposition, ashing, surface treatment, and the like. Examples of the wet process treatment include acid washing, alkali washing, water washing, and wet etching treatment.
(3) 図3(c)に示すように、前記(2)のドライプロセス処理の後に、絶縁性基板3から、第1の接着樹脂層6、導体層7および第2の接着樹脂層8を除去する。
本形態例においては、第1の接着樹脂層6に剥離可能な接着樹脂を用いることにより、第1の接着樹脂層6、導体層7および第2の接着樹脂層8を一括して容易に剥離することが可能である。このため導体層7の除去にウエットエッチングなどの工程が不要であり、工数を削減することが可能になる。
(3) As shown in FIG. 3C, the first
In this embodiment, the first
以上、説明したように、本発明の半導体装置の製造方法によれば、半導体基板1と絶縁性基板3を貼り合わせた基板において、半導体基板1に貫通電極等を形成するためのドライプロセスによる加工の際に、絶縁性基板1側に導体層4,7を設けることで、貼り合わせ基板10の静電チャック11を容易に行うことができる。また、絶縁性基板1側に導体層4,7を設けることで、ドライプロセス加工中に絶縁性基板3を保護することができる。さらに、導体層4,7の上(図2、図3では図面の下側)に樹脂層5,8を設けることで、導体層4,7を保護し、ウエットプロセスに対する耐性を確保することができる。
また、図3に示すように、導体層7を2層の樹脂層6,8で挟み込んだ場合には、樹脂層の剥離のみで導体層7を除去することができる。
As described above, according to the method for manufacturing a semiconductor device of the present invention, in a substrate in which the
As shown in FIG. 3, when the
本発明は、半導体基板と絶縁性基板との貼り合わせ構造を有する半導体装置の製造に利用することができる。また、ガラス基板が貼り合わされた光学系半導体デバイスをウエハレベルパッケージで製造する場合に好適に利用することができる。 The present invention can be used for manufacturing a semiconductor device having a bonded structure of a semiconductor substrate and an insulating substrate. Moreover, it can utilize suitably when manufacturing the optical system semiconductor device with which the glass substrate was bonded together with a wafer level package.
1…半導体基板、2…接着層、3…絶縁性基板、4…導体層、5…接着樹脂層、6…第1の接着樹脂層、7…導体層、7a…スリット、8…第2の接着樹脂層、10…半導体装置(貼り合わせ基板)、11…静電チャック(基板ステージ)。
DESCRIPTION OF
Claims (2)
前記絶縁性基板の前記接着層が設けられる側とは反対の側に、前記絶縁性基板を覆う導体層および該導体層を覆う接着樹脂層を形成する工程と、
前記絶縁性基板の前記反対の側にて静電チャックを用いながら、前記一方の面に前記接着層を介して前記絶縁性基板が貼り合わされた半導体基板の前記他方の面にドライプロセス処理を行う工程と、
前記絶縁性基板の前記反対の側に設けた前記導体層および接着樹脂層を除去する工程と、
を有することを特徴とする半導体装置の製造方法。 A semiconductor device comprising: a semiconductor substrate having a semiconductor device formed on one surface; an adhesive layer provided on the surface of the semiconductor substrate on which the semiconductor device is formed; and an insulating substrate bonded to the adhesive layer. A manufacturing method of
Forming a conductive layer covering the insulating substrate and an adhesive resin layer covering the conductive layer on a side opposite to the side on which the adhesive layer is provided of the insulating substrate;
While using an electrostatic chuck on the opposite side of the insulating substrate, dry processing is performed on the other surface of the semiconductor substrate on which the insulating substrate is bonded to the one surface via the adhesive layer. Process,
Removing the conductor layer and the adhesive resin layer provided on the opposite side of the insulating substrate;
A method for manufacturing a semiconductor device, comprising:
前記絶縁性基板の前記接着層が設けられる側とは反対の側に、前記絶縁性基板を覆う第1の接着樹脂層と、該第1の接着樹脂層上にスリットを有する導体層と、該導体層上に前記スリットを介して前記第1の接着樹脂層と接着された第2の接着樹脂層を形成する工程と、
前記絶縁性基板の前記反対の側にて静電チャックを用いながら、前記一方の面に前記接着層を介して前記絶縁性基板が貼り合わされた半導体基板の前記他方の面にドライプロセス処理を行う工程と、
前記絶縁性基板の前記反対の側に設けた前記第1の接着樹脂層、導体層および第2の接着樹脂層を除去する工程と、
を有することを特徴とする半導体装置の製造方法。 A semiconductor device comprising: a semiconductor substrate having a semiconductor device formed on one surface; an adhesive layer provided on the surface of the semiconductor substrate on which the semiconductor device is formed; and an insulating substrate bonded to the adhesive layer. A manufacturing method of
A first adhesive resin layer covering the insulating substrate on a side opposite to the side on which the adhesive layer is provided of the insulating substrate; a conductor layer having a slit on the first adhesive resin layer; and Forming a second adhesive resin layer bonded to the first adhesive resin layer via the slit on the conductor layer;
While using an electrostatic chuck on the opposite side of the insulating substrate, dry processing is performed on the other surface of the semiconductor substrate on which the insulating substrate is bonded to the one surface via the adhesive layer. Process,
Removing the first adhesive resin layer, the conductor layer and the second adhesive resin layer provided on the opposite side of the insulating substrate;
A method for manufacturing a semiconductor device, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007086617A JP5160119B2 (en) | 2007-03-29 | 2007-03-29 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007086617A JP5160119B2 (en) | 2007-03-29 | 2007-03-29 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008244393A true JP2008244393A (en) | 2008-10-09 |
JP5160119B2 JP5160119B2 (en) | 2013-03-13 |
Family
ID=39915312
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007086617A Expired - Fee Related JP5160119B2 (en) | 2007-03-29 | 2007-03-29 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5160119B2 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07226528A (en) * | 1993-06-11 | 1995-08-22 | Mitsubishi Electric Corp | Manufacture of thin film solar cell and thin film solar cell |
JP2005183689A (en) * | 2003-12-19 | 2005-07-07 | Seiko Epson Corp | Support substrate, conveying body, semiconductor device, method for manufacturing the same, circuit board and electronic apparatus |
JP2006135305A (en) * | 2004-10-05 | 2006-05-25 | Semiconductor Energy Lab Co Ltd | Semiconductor device, manufacturing method therefor, and inspection method therefor |
JP2006186334A (en) * | 2004-11-30 | 2006-07-13 | Sanyo Electric Co Ltd | Processing method of object to be attracted and electrostatic attraction method |
-
2007
- 2007-03-29 JP JP2007086617A patent/JP5160119B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07226528A (en) * | 1993-06-11 | 1995-08-22 | Mitsubishi Electric Corp | Manufacture of thin film solar cell and thin film solar cell |
JP2005183689A (en) * | 2003-12-19 | 2005-07-07 | Seiko Epson Corp | Support substrate, conveying body, semiconductor device, method for manufacturing the same, circuit board and electronic apparatus |
JP2006135305A (en) * | 2004-10-05 | 2006-05-25 | Semiconductor Energy Lab Co Ltd | Semiconductor device, manufacturing method therefor, and inspection method therefor |
JP2006186334A (en) * | 2004-11-30 | 2006-07-13 | Sanyo Electric Co Ltd | Processing method of object to be attracted and electrostatic attraction method |
Also Published As
Publication number | Publication date |
---|---|
JP5160119B2 (en) | 2013-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4591378B2 (en) | Manufacturing method of semiconductor device | |
JP5091066B2 (en) | Method for manufacturing solid-state imaging device | |
JP5091696B2 (en) | Manufacturing method of semiconductor package | |
JP6730891B2 (en) | Wafer processing method | |
JP4416108B2 (en) | Manufacturing method of semiconductor wafer | |
CN107180788A (en) | The manufacture method of element chip | |
JP2006080509A (en) | Thin substrate support | |
JP2007139576A (en) | Manufacturing method of semiconductor dynamic quantity sensor | |
US20170263461A1 (en) | Plasma processing method | |
US9064950B2 (en) | Fabrication method for a chip package | |
US8754532B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4898199B2 (en) | Manufacturing method of semiconductor device | |
JP5160119B2 (en) | Manufacturing method of semiconductor device | |
US10276423B2 (en) | Method of manufacturing element chip | |
JP5279782B2 (en) | Manufacturing method of semiconductor device | |
JP2006049859A5 (en) | ||
JP4615475B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
CN104934365B (en) | A kind of production method of semiconductor devices | |
WO2010038717A1 (en) | Method for manufacturing functional device, and method for manufacturing semiconductor device provided with functional device | |
JP2007245588A (en) | Manufacturing method of substrate for device | |
JP2007294820A (en) | Semiconductor device and manufacturing method thereof | |
JP2007294819A (en) | Substrate holder | |
JP4832486B2 (en) | Circuit equipment | |
JP2017201668A (en) | Method for manufacturing semiconductor light-emitting device | |
JP2020053443A (en) | Manufacturing method of semiconductor wafer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120925 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120927 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121212 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151221 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |