JP2008243843A - Crystallization method, method for manufacturing thin-film transistor, substrate for laser crystalization, thin-film transistor, and display device - Google Patents

Crystallization method, method for manufacturing thin-film transistor, substrate for laser crystalization, thin-film transistor, and display device Download PDF

Info

Publication number
JP2008243843A
JP2008243843A JP2007077736A JP2007077736A JP2008243843A JP 2008243843 A JP2008243843 A JP 2008243843A JP 2007077736 A JP2007077736 A JP 2007077736A JP 2007077736 A JP2007077736 A JP 2007077736A JP 2008243843 A JP2008243843 A JP 2008243843A
Authority
JP
Japan
Prior art keywords
film
cap
crystallization
light
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007077736A
Other languages
Japanese (ja)
Inventor
Tomoya Kato
智也 加藤
Shigeyuki Yotsumoto
茂之 四元
Masakiyo Matsumura
正清 松村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced LCD Technologies Development Center Co Ltd
Original Assignee
Advanced LCD Technologies Development Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced LCD Technologies Development Center Co Ltd filed Critical Advanced LCD Technologies Development Center Co Ltd
Priority to JP2007077736A priority Critical patent/JP2008243843A/en
Publication of JP2008243843A publication Critical patent/JP2008243843A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a crystallization method for manufacturing a large crystal particle array semiconductor thin-film with proper yield, a method for manufacturing a thin-film transistor, a substrate for laser crystallization, a thin-film transistor, and a display device. <P>SOLUTION: The crystallizing method includes the steps of forming a non-single crystal semiconductor film on the substrate, forming a light absorbing film to absorb a part of laser beam for crystallization on the non-single crystal semiconductor film, and irradiating the front surface of the light absorbing film with the laser beam for crystallization to form a continuous and periodical light intensity distribution. In this crystallization method, a light absorption ratio r is selected for the light absorbing film, as a value for obtaining the desired crystal particle length, when an absorption rate of the laser beam for crystallization of the light absorbing film is defined as Acap; an absorption rate of the laser beam for crystallization of the non-single crystal semiconductor film is defined as Asi; and light absorption rate r, defined by the absorption rate Acap and the absorption rate Asi, is given by r=Acap/(Acap+Asi). <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、液晶、有機EL等の表示装置に用いて好適な結晶化方法、薄膜トランジスタの製造方法、レーザ結晶化用基板、薄膜トランジスタおよび表示装置に関する。   The present invention relates to a crystallization method, a thin film transistor manufacturing method, a laser crystallization substrate, a thin film transistor, and a display device that are suitable for use in display devices such as liquid crystal and organic EL.

薄膜トランジスタを用いた液晶表示装置などの表示装置の駆動回路は、基板上に外付けで取り付けられている。IT市場の拡大により取り扱う情報は、デジタル化され、高速化されるため表示装置も高画質化が要求されている。この要求を満足する手段としては、例えば各画素を切換えるスイッチングトランジスタを基板上の半導体層に形成することによりスイッチング速度が高速化され、高画質化が可能となる手段がある。   A driving circuit of a display device such as a liquid crystal display device using a thin film transistor is externally attached on a substrate. Since information handled by the expansion of the IT market is digitized and speeded up, display devices are also required to have high image quality. As means for satisfying this requirement, for example, there is means for forming a switching transistor for switching each pixel in a semiconductor layer on a substrate to increase the switching speed and to improve the image quality.

例えば、ガラス基板上に形成された非晶質シリコン層を結晶化する手段としては、エキシマレーザアニール(Excimer Laser Annealing;ELA)法が知られている。しかしながら、このELA法により得られた結晶の粒径は、0.1μm程度であり、この結晶化された領域に薄膜トランジスタ(TFT)を形成した場合、1個の薄膜トランジスタのチャネル領域に多数の結晶粒界が含まれる。この結果として薄膜トランジスタの電界効果移動度は100cm/Vs程度であり、単結晶Siに形成されたMOSトランジスタの電界効果移動度と比較すると大幅に劣る。 For example, as a means for crystallizing an amorphous silicon layer formed on a glass substrate, an excimer laser annealing (ELA) method is known. However, the grain size of crystals obtained by this ELA method is about 0.1 μm, and when a thin film transistor (TFT) is formed in this crystallized region, a large number of crystal grains are formed in the channel region of one thin film transistor. The world is included. As a result, the field effect mobility of the thin film transistor is about 100 cm 2 / Vs, which is significantly inferior to the field effect mobility of the MOS transistor formed in single crystal Si.

本発明者等は、非晶質シリコン層にレーザ光を照射することにより少なくとも1個の薄膜トランジスタのチャネル部分を形成できる程度大きな結晶粒を形成する工業化技術を開発している。単一の結晶粒内にTFTを形成することは、チャネル領域内に結晶粒界が形成された従来のトランジスタと異なり、結晶粒界の悪影響がなく、TFT特性が大幅に改善され、プロセッサ、メモリ、センサなどの機能素子を形成することができる。このような結晶化方法として本発明者等は、例えば非特許文献1や特許文献1などに記載された結晶化方法を提案している。   The present inventors have developed an industrialization technique for forming crystal grains large enough to form a channel portion of at least one thin film transistor by irradiating the amorphous silicon layer with laser light. Unlike a conventional transistor in which a crystal grain boundary is formed in a channel region, forming a TFT in a single crystal grain has no adverse effect of the crystal grain boundary, and TFT characteristics are greatly improved. A functional element such as a sensor can be formed. As such a crystallization method, the present inventors have proposed a crystallization method described in Non-Patent Document 1, Patent Document 1, and the like.

前者の非特許文献1には、SiON/SiOキャップ膜やSiO(二酸化シリコン)キャップ膜を介して非晶質シリコン膜にフルエンス0.8J/cm2の位相変調したレーザ光を照射することにより、膜に平行な方向に結晶粒をラテラル成長させ、非晶質シリコン膜を結晶化する方法が記載されている。 In the former Non-Patent Document 1, an amorphous silicon film is irradiated with a phase-modulated laser beam having a fluence of 0.8 J / cm 2 through a SiON / SiO 2 cap film or a SiO 2 (silicon dioxide) cap film. Describes a method of crystallizing an amorphous silicon film by laterally growing crystal grains in a direction parallel to the film.

また、特許文献1には、光吸収特性を有する非化学量論的な酸化シリコン、SiOx膜(xは2未満)をキャップ膜に用いて、位相変調したレーザ光を照射することにより、非晶質シリコン膜をラテラル方向に結晶成長させる方法が記載されている。
W.Yeh and M.Matsumura Jpn.Appl.Phys.Vol.41(2002)1909. 特開2005−076190号公報
Further, Patent Document 1 discloses that non-stoichiometric silicon oxide having a light absorption characteristic, a SiOx film (x is less than 2) is used as a cap film, and is irradiated with a phase-modulated laser beam. A method for crystal growth of a porous silicon film in the lateral direction is described.
W. Yeh and M. Matsumura Jpn. Appl. Phys. Vol. 41 (2002) 1909. JP 2005-076190 A

しかしながら、非特許文献1の方法において光透過性のSiOキャップ膜を用いる場合、キャップ膜自体の発熱はなく、シリコン層の冷却を抑制する効果はあるものの不十分である。結果として、結晶成長に適した温度を維持せずに結晶成長時間を長くすることができない。得られる結晶組織の粒径も大きくならない。 However, when a light-transmitting SiO 2 cap film is used in the method of Non-Patent Document 1, the cap film itself does not generate heat and is insufficient, although it has an effect of suppressing cooling of the silicon layer. As a result, the crystal growth time cannot be extended without maintaining a temperature suitable for crystal growth. The grain size of the obtained crystal structure does not increase.

また、非特許文献1の方法および特許文献1における、光吸収性のSiONあるいはSiOxキャップ膜は、膜中の酸素原子と窒素原子の比率や、シリコン原子と酸素原子の比率を変化させることにより、光の吸収スペクトルが変化する。すなわち成膜条件のわずかな違いにより吸収特性が大きく変わってしまう。これらの膜をキャップ膜に用いてレーザ結晶化する際、吸収特性が適している場合には、パルスレーザ照射直後のキャップ膜および半導体層の温度の経時変化が半導体層の結晶成長に適したものとなり、得られる結晶組織の粒径は大きくなる。一方、最適条件からはずれていると結晶成長は不十分で、粒径は大きくならない。   Further, the light-absorbing SiON or SiOx cap film in the method of Non-Patent Document 1 and Patent Document 1 can be obtained by changing the ratio of oxygen atoms and nitrogen atoms or the ratio of silicon atoms and oxygen atoms in the film. The absorption spectrum of light changes. That is, the absorption characteristics change greatly due to slight differences in film forming conditions. When these films are used as a cap film for laser crystallization, if the absorption characteristics are suitable, the change over time in the temperature of the cap film and semiconductor layer immediately after pulse laser irradiation is suitable for crystal growth of the semiconductor layer. Thus, the grain size of the obtained crystal structure becomes large. On the other hand, if it deviates from the optimum condition, crystal growth is insufficient and the grain size does not increase.

すなわち半導体層の条件に対応したキャップ膜の膜質管理ができないと、半導体層に形成する結晶組織がばらつく原因となってしまう。量産工程においては歩留まりが悪くなる。さらに、表示装置においては、表示ムラや色ムラが発生し、表示不良となる。   That is, if the film quality of the cap film corresponding to the conditions of the semiconductor layer cannot be controlled, the crystal structure formed in the semiconductor layer may be a cause. In the mass production process, the yield deteriorates. Further, in the display device, display unevenness and color unevenness occur, resulting in display failure.

本発明は歩留まり良く安定して大結晶粒アレイ半導体薄膜を製造することができる結晶化方法、薄膜トランジスタの製造方法、レーザ結晶化用基板、薄膜トランジスタおよび表示装置を提供することを目的とする。   An object of the present invention is to provide a crystallization method, a thin film transistor manufacturing method, a laser crystallization substrate, a thin film transistor, and a display device capable of manufacturing a large crystal grain array semiconductor thin film stably with a high yield.

本発明の結晶化方法は、基板に非単結晶半導体膜を形成する工程と、前記非単結晶半導体膜上に結晶化用レーザ光の一部を吸収する光吸収性膜を形成する工程と、前記光吸収性膜の表面において、連続する周期的な光強度分布を形成する前記結晶化用レーザ光を照射する工程と、を有する結晶化方法であって、前記光吸収性膜の前記結晶化用レーザ光の吸収率をAcapとし、前記非単結晶半導体膜の前記結晶化用レーザ光の吸収率をAsiとし、前記吸収率Acapと前記吸収率Asiとで定義される光吸収比率rをr=Acap/(Acap+Asi)としたときに、前記光吸収比率rを所望する結晶粒長を得る値に選択した前記光吸収性膜にすることを特徴とする。   The crystallization method of the present invention includes a step of forming a non-single-crystal semiconductor film on a substrate, a step of forming a light-absorbing film on the non-single-crystal semiconductor film to absorb part of the crystallization laser beam, Irradiating the crystallization laser light to form a continuous periodic light intensity distribution on the surface of the light-absorbing film, the crystallization method comprising: The absorption rate r of the laser light for the laser is defined as Acap, the absorption rate of the laser light for crystallization of the non-single crystal semiconductor film is Asi, and the light absorption ratio r defined by the absorption rate Acap and the absorption rate Asi is r. In the case of = Acap / (Acap + Asi), the light absorption film is characterized in that the light absorption ratio r is selected to obtain a desired crystal grain length.

また、本発明のレーザ結晶化用基板は、非単結晶半導体膜と、前記非単結晶半導体膜を覆う光吸収性膜とを有するレーザ結晶化用基板であって、前記光吸収性膜の前記結晶化用レーザ光の吸収率をAcapとし、前記非単結晶半導体膜の前記結晶化用レーザ光の吸収率をAsiとし、前記吸収率Acapと前記吸収率Asiとで定義される光吸収比率rをr=Acap/(Acap+Asi)としたときに、前記光吸収比率rを所望する結晶粒長を得る値に選択した前記光吸収性膜にすることを特徴とする。   The laser crystallization substrate of the present invention is a laser crystallization substrate having a non-single-crystal semiconductor film and a light-absorbing film covering the non-single-crystal semiconductor film, wherein the light-absorbing film includes the light-absorbing film. The absorption rate r defined by the absorption rate Acap and the absorption rate Asi is defined as the absorption rate of the laser light for crystallization as Acap, the absorption rate of the laser beam for crystallization of the non-single crystal semiconductor film as Asi. The light absorption film is characterized in that the light absorption ratio r is selected to obtain a desired crystal grain length when r = Acap / (Acap + Asi).

上記の場合に、本発明の結晶化方法は、前記光吸収比率rの値を0.10≦r≦0.65の範囲とすることを特徴とする。また、本発明のレーザ結晶化用基板は、前記吸収比率rの値が0.10≦r≦0.65の範囲にあることを特徴とする。   In the above case, the crystallization method of the present invention is characterized in that the value of the light absorption ratio r is in the range of 0.10 ≦ r ≦ 0.65. The laser crystallization substrate of the present invention is characterized in that the value of the absorption ratio r is in the range of 0.10 ≦ r ≦ 0.65.

上記の場合に、本発明の結晶化方法は、前記膜厚dSと前記光吸収比率rがdS-r面において直線r=0.3−0.002dSと直線r=0.6−0.002dSとの間に挟まれた領域にあることを特徴とする。また、本発明のレーザ結晶化用基板は、膜厚dSと吸収比率rが、dS-r面において直線r=0.3−0.002dSと直線r=0.6−0.002dSとの間に挟まれた領域にあることを特徴とする。 In the above case, in the crystallization method of the present invention, the film thickness d S and the light absorption ratio r are linear r = 0.3−0.002d S and linear r = 0.6− in the d S -r plane. characterized in that in the region sandwiched between the 0.002d S. In the laser crystallization substrate of the present invention, the film thickness d S and the absorption ratio r are linear r = 0.3−0.002d S and linear r = 0.6−0.002d in the d S -r plane. It is in a region sandwiched between S.

本発明の結晶化方法は、基板に非単結晶半導体膜を形成する工程と、前記非単結晶半導体膜上に結晶化用レーザ光の一部を吸収する光吸収性膜を形成する工程と、前記光吸収性膜の表面において、連続する周期的な光強度分布を形成する前記結晶化用レーザ光を照射する工程と、を有する結晶化方法であって、前記光吸収性膜の前記結晶化用レーザ光の波長における複素屈折率NcapをNcap=ncap−ikcap(但し、ncapは屈折率、iは虚数単位、kcapは消衰係数)としたときに、前記消衰係数kcap が0.003≦kcap≦0.025の範囲にあることを特徴とする。また、本発明のレーザ結晶化用基板は、非単結晶半導体膜と、前記非単結晶半導体膜を覆う光吸収性膜とを有するレーザ結晶化用基板であって、光吸収性膜の結晶化用レーザ光の波長における消衰係数をkcapとしたときに、消衰係数kcapが0.003≦kcap≦0.025の範囲にあることを特徴とする。 The crystallization method of the present invention includes a step of forming a non-single-crystal semiconductor film on a substrate, a step of forming a light-absorbing film on the non-single-crystal semiconductor film to absorb part of the crystallization laser beam, Irradiating the crystallization laser light to form a continuous periodic light intensity distribution on the surface of the light-absorbing film, the crystallization method comprising: Extinction coefficient when the complex refractive index N cap at the wavelength of the laser beam is N cap = n cap −ik cap (where n cap is the refractive index, i is the imaginary unit, and k cap is the extinction coefficient) The k cap is in the range of 0.003 ≦ k cap ≦ 0.025. The laser crystallization substrate of the present invention is a laser crystallization substrate having a non-single crystal semiconductor film and a light-absorbing film covering the non-single-crystal semiconductor film, wherein the light-absorbing film is crystallized. the extinction coefficient at the wavelength of use the laser beam is taken as k cap, the extinction coefficient k cap is characterized in that in the range of 0.003 ≦ k cap ≦ 0.025.

本発明の結晶化方法は、基板に非単結晶半導体膜を形成する工程と、前記非単結晶半導体膜上に結晶化用レーザ光の一部を吸収する光吸収性膜を形成する工程と、前記光吸収性膜の表面において、連続する周期的な光強度分布を形成する前記結晶化用レーザ光を照射する工程と、を有する結晶化方法であって、前記非単結晶半導体膜の膜厚をdS(nm)とし、前記光吸収性膜の前記結晶化用レーザ光の波長における複素屈折率をNcap=ncap−ikcap(但し、ncapは屈折率、iは虚数単位、kcapは消衰係数)としたときに、前記膜厚dSおよび前記消衰係数kcapがdS-kcap面において直線kcap=0.010−0.0001dSと直線kcap=0.025−0.0001dSとの間に挟まれた領域にあることを特徴とする。また、本発明のレーザ結晶化用基板は、非単結晶半導体膜と、前記非単結晶半導体膜を覆う光吸収性膜とを有するレーザ結晶化用基板であって、非単結晶半導体膜の膜厚dSと結晶化用レーザ光の波長における消衰係数をkcapとしたときに、前記消衰係数kcapがdS-kcap面において直線kcap=0.010−0.0001dSと直線kcap=0.025−0.0001dSとの間に挟まれた領域にあることを特徴とする。 The crystallization method of the present invention includes a step of forming a non-single-crystal semiconductor film on a substrate, a step of forming a light-absorbing film on the non-single-crystal semiconductor film to absorb part of the crystallization laser beam, Irradiating the surface of the light-absorbing film with the crystallization laser light that forms a continuous periodic light intensity distribution, wherein the film thickness of the non-single-crystal semiconductor film Is d S (nm), and the complex refractive index of the light-absorbing film at the wavelength of the laser light for crystallization is N cap = n cap −ik cap (where n cap is the refractive index, i is the imaginary unit, k cap is when the extinction coefficient), the thickness d line S and the extinction coefficient k cap is in d S -k cap surface k cap = 0.010-0.0001d S and the straight line k cap = 0. It is in a region sandwiched between 025-0.0001 d S. The laser crystallization substrate of the present invention is a laser crystallization substrate having a non-single crystal semiconductor film and a light-absorbing film covering the non-single crystal semiconductor film, the film being a non-single crystal semiconductor film the extinction coefficient at the wavelength of the thickness d S crystallization laser beam is taken as k cap, the extinction coefficient k cap and a straight line k cap = 0.010-0.0001d S in d S -k cap surface characterized in that in the region sandwiched between the straight line k cap = 0.025-0.0001d S.

上記の場合に、本発明の結晶化方法は、前記結晶化用レーザ光の波長をλとし、前記光吸収性膜の膜厚をdcap(nm)とし、前記光吸収性膜の波長λにおける複素屈折率をNcap=ncap−ikcap(但し、ncapは屈折率、iは虚数単位、kcapは消衰係数)とし、前記非単結晶半導体膜の膜厚をds (nm)とし、前記非単結晶半導体膜の波長λにおける複素屈折率をNs=ns−iks(但し、nsは屈折率、iは虚数単位、ksは消衰係数)とし、結晶化用レーザ光の光吸収性膜表面における反射率をRとしたときに、前記反射率Rが極大値または極小値となる膜厚dcapになるように前記光吸収性膜を形成することを特徴とする。また、本発明のレーザ結晶化用基板は、前記結晶化用レーザ光の波長をλとし、前記光吸収性膜の膜厚をdcap(nm)とし、前記光吸収性膜の波長λにおける複素屈折率をNcap=ncap−ikcap(但し、ncapは屈折率、iは虚数単位、kcapは消衰係数)とし、前記非単結晶半導体膜の膜厚をds(nm)とし、前記非単結晶半導体膜の波長λにおける複素屈折率をNs=ns−iks (但し、nsは屈折率、iは虚数単位、ksは消衰係数)とし、前記結晶化用レーザ光の光吸収性膜表面における反射率をRとしたときに、前記光吸収性膜は前記反射率Rが極大値または極小値となる膜厚dcapを有することを特徴とする。 In the above case, in the crystallization method of the present invention, the wavelength of the crystallization laser light is λ, the film thickness of the light absorbing film is d cap (nm), and the wavelength of the light absorbing film is λ. The complex refractive index is N cap = n cap −ik cap (where n cap is the refractive index, i is the imaginary unit, and k cap is the extinction coefficient), and the film thickness of the non-single crystal semiconductor film is d s (nm) The complex refractive index at the wavelength λ of the non-single-crystal semiconductor film is N s = n s −ik s (where n s is the refractive index, i is the imaginary unit, and k s is the extinction coefficient) for crystallization. The light-absorbing film is formed so that the film thickness d cap is such that the reflectance R is a maximum value or a minimum value, where R is the reflectance of the laser light-absorbing film surface. To do. In the laser crystallization substrate of the present invention, the wavelength of the crystallization laser light is λ, the film thickness of the light absorbing film is d cap (nm), and the wavelength of the light absorbing film is complex at the wavelength λ. The refractive index is N cap = n cap −ik cap (where n cap is the refractive index, i is the imaginary unit, k cap is the extinction coefficient), and the film thickness of the non-single crystal semiconductor film is d s (nm). The complex refractive index at wavelength λ of the non-single-crystal semiconductor film is N s = n s −ik s (where n s is the refractive index, i is the imaginary unit, and k s is the extinction coefficient) When the reflectance of the light absorbing film surface of the laser beam is R, the light absorbing film has a film thickness d cap at which the reflectance R becomes a maximum value or a minimum value.

本発明の薄膜トランジスタの製造方法は、上記の結晶化方法のいずれか1を用いて前記非単結晶半導体膜に結晶化領域を形成する工程と、前記結晶化領域に位置合わせして薄膜トランジスタを形成する工程とを有することを特徴とする。   The thin film transistor manufacturing method of the present invention includes a step of forming a crystallized region in the non-single-crystal semiconductor film using any one of the above crystallization methods, and a thin film transistor aligned with the crystallized region. And a process.

上記の場合に、本発明の薄膜トランジスタの製造方法は、前記結晶化領域における結晶組織が膜面内方向に2μm以上成長した結晶粒を含む結晶粒アレイであることを特徴とする。   In the above case, the thin film transistor manufacturing method of the present invention is characterized in that the crystal structure in the crystallization region is a crystal grain array including crystal grains grown in the in-plane direction by 2 μm or more.

本発明の薄膜トランジスタは、基板と、この基板に形成された非単結晶半導体薄膜と、上記の結晶化方法のいずれか1を用いて前記非単結晶半導体膜の一部の領域あるいは全領域に形成された結晶化領域と、前記結晶化領域にそれぞれ形成されたチャネル領域、ソース領域の一部または全部、およびドレイン領域の一部または全部と、前記チャネル領域上の一部に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とを有することを特徴とする。   The thin film transistor of the present invention is formed in a partial region or the entire region of the non-single-crystal semiconductor film by using any one of the substrate, the non-single-crystal semiconductor thin film formed on the substrate, and the crystallization method described above. Crystallization region, a channel region formed in the crystallization region, a part or all of the source region, a part or all of the drain region, and a gate insulation formed in a part on the channel region And a gate electrode formed on the gate insulating film.

上記の場合に、本発明の薄膜トランジスタは、前記結晶化領域における結晶組織が膜面内方向に2μm以上成長した結晶粒を含む結晶粒アレイを有することを特徴とする。   In the above case, the thin film transistor of the present invention is characterized in that it has a crystal grain array including crystal grains in which the crystal structure in the crystallization region has grown in the in-plane direction by 2 μm or more.

本発明の表示装置は、基板と、この基板に形成された非単結晶半導体薄膜と、上記の結晶化方法のいずれか1を用いて前記非単結晶半導体膜の一部の領域あるいは全領域に形成された結晶化領域と、前記結晶化領域にそれぞれ形成されたチャネル領域、ソース領域の一部または全部、およびドレイン領域の一部または全部と、前記チャネル領域上の一部に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とを有する薄膜トランジスタと、この薄膜トランジスタを有する画素スイッチング回路とを具備することを特徴とする。   The display device of the present invention includes a substrate, a non-single-crystal semiconductor thin film formed on the substrate, and a partial region or the entire region of the non-single-crystal semiconductor film using any one of the above crystallization methods. The formed crystallization region, the channel region formed in the crystallization region, part or all of the source region, and part or all of the drain region, and the gate formed in part on the channel region It comprises a thin film transistor having an insulating film and a gate electrode formed on the gate insulating film, and a pixel switching circuit having the thin film transistor.

本明細書中の用語を次のように定義する。   Terms in this specification are defined as follows.

「非単結晶半導体膜」とは、非晶質半導体(例えば非晶質シリコン膜)、多結晶半導体(例えばポリシリコン膜)およびこれらの混合組織など結晶化の対象となる薄膜をいう。   The “non-single-crystal semiconductor film” refers to a thin film to be crystallized such as an amorphous semiconductor (for example, an amorphous silicon film), a polycrystalline semiconductor (for example, a polysilicon film), and a mixed structure thereof.

本発明において「結晶化」とは、非晶質半導体膜が昇温し、冷却する過程において結晶質半導体膜となることをいう。固相から液相を経て結晶化する場合と、固相から液相を経ることなく固相のままの状態で直接結晶化する場合とがある。   In the present invention, “crystallization” means that the amorphous semiconductor film becomes a crystalline semiconductor film in the process of heating and cooling. There are cases where crystallization is performed from the solid phase through the liquid phase, and cases where crystallization is performed directly from the solid phase without passing through the liquid phase.

「横方向成長(ラテラル成長)」とは、溶融状態を経て結晶核を起点として固液界面から結晶粒が膜面に沿って横方向に1μm以上成長することをいう。   “Lateral growth (lateral growth)” means that crystal grains grow 1 μm or more in the horizontal direction along the film surface from the solid-liquid interface, starting from the crystal nucleus through a molten state.

「フルエンス」とは、結晶化のためのレーザ光のエネルギー密度を表わす尺度であり、単位面積当たりの1回のパルスのエネルギー量をいい、具体的には照射領域(照射野)において計測されるレーザ光の平均光強度のことをいう。   “Fluence” is a scale representing the energy density of laser light for crystallization, and refers to the amount of energy of one pulse per unit area. Specifically, it is measured in an irradiation region (irradiation field). The average light intensity of laser light.

「光強度分布」とは、結晶化するために非単結晶半導体膜に入射される光の二次元の強度分布のことをいう。換言すれば、照射光(照明光)の検出面における光の強度(明るさ)分布のことをいう。   “Light intensity distribution” refers to a two-dimensional intensity distribution of light incident on a non-single-crystal semiconductor film for crystallization. In other words, it means the light intensity (brightness) distribution on the detection surface of the irradiation light (illumination light).

「アッテネータ」とは、レーザ光の強度を減衰させる光学素子をいう。アッテネータは、被処理基板が焼き付きを生じないようにレーザ光の光強度レベルを調整する機能を有するものである。   “Attenuator” refers to an optical element that attenuates the intensity of laser light. The attenuator has a function of adjusting the light intensity level of the laser light so that the substrate to be processed is not seized.

「位相シフタ」とは、光学系における一素子であり、レーザ光の位相を変調するための空間強度変調光学素子のことをいい、フォトリソグラフィプロセスの露光工程で使用される位相シフトマスクとは区別されるものである。位相シフタは、例えば用いるレーザ光の波長に対して吸収しない石英基材の所望の場所に、所望の段差が形成されたものである。位相シフタの段差は、エッチング等のプロセスにより形成される。   A “phase shifter” is an element in an optical system, which is a spatial intensity modulation optical element for modulating the phase of laser light, and is distinguished from a phase shift mask used in the exposure process of a photolithography process. It is what is done. In the phase shifter, for example, a desired step is formed at a desired location on a quartz base material that does not absorb the wavelength of the laser light to be used. The step of the phase shifter is formed by a process such as etching.

「プロジェクションレンズ」とは、位相シフタにより作られた像を基板表面に投影するための光学系の一部品であり、照射サイズが小さい場合には、おおむねテレセントリックレンズが用いられる。テレセントリックレンズを用いることで、基板とレンズとの距離が多少変化しても投影した像のサイズが変化しないようにすることが可能である。そのため、基板側のみが平行となるような片テレセントリックレンズ系または基板側および光源側の両方が平行となるような両テレセントリックレンズ系が用いられる。量産装置においては照射ビームとして細長い、いわゆる「長尺」ビームが用いられることが多く、例えば、短辺側のみがテレセントリック構造で、「半円柱(かまぼこ)」型のプロジェクションレンズ(シリンドリカルレンズ)が用いられる。   A “projection lens” is a component of an optical system for projecting an image created by a phase shifter onto a substrate surface. When the irradiation size is small, a telecentric lens is generally used. By using a telecentric lens, it is possible to prevent the size of the projected image from changing even if the distance between the substrate and the lens changes somewhat. For this reason, a single telecentric lens system in which only the substrate side is parallel or a bi-telecentric lens system in which both the substrate side and the light source side are parallel is used. In mass-production equipment, so-called “long” beams are often used as irradiation beams. For example, only a short side has a telecentric structure, and a “semi-cylinder” type projection lens (cylindrical lens) is used. It is done.

「ホモジナイザ」とは、入射光を複数に分割し、これらの分割光を収束させて、特定の面で光強度を均一化する光学素子のことをいう。   “Homogenizer” refers to an optical element that divides incident light into a plurality of light beams, converges the divided light beams, and equalizes the light intensity on a specific surface.

「光吸収比率r」とは、光吸収性膜(キャップ膜)の光の吸収率をAcap、非単結晶半導体膜(結晶化対象膜)の光の吸収率をAsiとしたときに、光吸収性キャップ層18の光吸収比率をrとしたとき、r=Acap/(Acap+Asi)で定義される。   “Light absorption ratio r” means light absorption when the light absorption rate of the light absorption film (cap film) is Acap and the light absorption rate of the non-single-crystal semiconductor film (crystallization target film) is Asi. R = Acap / (Acap + Asi) where r is the light absorption ratio of the cap layer 18.

本発明によれば、歩留まり良く安定的に、大結晶粒アレイ半導体薄膜を作製することができる。本発明の結晶化方法を用いることにより、高性能の薄膜トランジスタおよび表示装置を製造することができる。   According to the present invention, a large crystal grain array semiconductor thin film can be manufactured stably with high yield. By using the crystallization method of the present invention, a high-performance thin film transistor and a display device can be manufactured.

以下、添付の図面を参照して本発明のレーザ結晶化用基板の種々の好ましい実施の形態について説明する。   Hereinafter, various preferred embodiments of the substrate for laser crystallization of the present invention will be described with reference to the accompanying drawings.

図1は、本発明のレーザ結晶化用基板において定義する光吸収性キャップ層膜18の吸収比率rおよび実効光強度Ieffを説明するための、試料構造(被処理基板)を示す略断面図である。試料は、プラスチック基板、半導体ウエハ基板又はガラス基板などの基板15上に直接または間接的に半導体層17例えば非晶質とシリコン層と光吸収性キャップ層18例えばSiOx層が順次積層されていて、SiOx層の表面にレーザ光が垂直に入射する例を示している。光吸収性キャップ層18の側からレーザ光12をフルエンスI(J/cm2)で照射すると、そのうちの一部の光は光吸収性キャップ層18の表面で反射し、他の一部の光は光吸収性キャップ層が吸収し、他の一部の光は半導体層が吸収する。ここで光吸収性キャップ層18の表面での反射率をR、光吸収性キャップ層膜18の光吸収率をAcapとし、半導体層の光吸収率をAsiとすると、半導体層が十分厚く(例えば50nm)、半導体層が吸収しやすい波長のレーザ光を使う場合(例えば波長λ=308nmの場合)、R+Acap+Asi=1である。上記吸収率Acapと上記吸収率Asiとで定義される光吸収比率をrとしたとき、r=Acap/(Acap+Asi)は、実効的に光吸収性キャップ層18と半導体層17が吸収する分(Acap+Asi)に対する、光吸収性キャップ層18が吸収する分(Acap)の比率を表すものである。   FIG. 1 is a schematic cross-sectional view showing a sample structure (substrate to be processed) for explaining the absorption ratio r and effective light intensity Ieff of the light absorbing cap layer film 18 defined in the laser crystallization substrate of the present invention. is there. The sample has a semiconductor layer 17 such as an amorphous layer, a silicon layer, and a light-absorbing cap layer 18 such as a SiOx layer, which are laminated directly or indirectly on a substrate 15 such as a plastic substrate, a semiconductor wafer substrate or a glass substrate. An example is shown in which laser light is perpendicularly incident on the surface of the SiOx layer. When the laser beam 12 is irradiated with the fluence I (J / cm 2) from the light absorbing cap layer 18 side, a part of the light is reflected on the surface of the light absorbing cap layer 18 and the other part of the light is The light-absorbing cap layer absorbs and the other part of the light is absorbed by the semiconductor layer. Here, when the reflectance at the surface of the light absorbing cap layer 18 is R, the light absorption rate of the light absorbing cap layer film 18 is Acap, and the light absorption rate of the semiconductor layer is Asi, the semiconductor layer is sufficiently thick (for example, 50 nm), when using laser light having a wavelength that is easily absorbed by the semiconductor layer (for example, when wavelength λ = 308 nm), R + Acap + Asi = 1. Assuming that the light absorption ratio defined by the absorption rate Acap and the absorption rate Asi is r, r = Acap / (Acap + Asi) is an amount that the light absorption cap layer 18 and the semiconductor layer 17 effectively absorb ( It represents the ratio of the amount (Acap) absorbed by the light-absorbing cap layer 18 to Acap + Asi).

また、実効的に光吸収性キャップ層18と半導体層17が入射するレーザ光を吸収して、熱となる分のフルエンスIeffは、Ieff×(1−R)と表せる。   Further, the fluence Ieff corresponding to the amount of heat that is absorbed by the laser light that is effectively incident on the light-absorbing cap layer 18 and the semiconductor layer 17 can be expressed as Ieff × (1−R).

これらの値は、大気中でレーザ結晶化する場合にはレーザ光の波長λ、光吸収性キャップ層18の膜厚および波長λに対する屈折率と消衰係数、波長λに対する半導体層17の屈折率と消衰係数により定まる。   These values are the laser light wavelength λ, the thickness of the light-absorbing cap layer 18, the refractive index and extinction coefficient for the wavelength λ, and the refractive index of the semiconductor layer 17 for the wavelength λ when laser crystallization is performed in the atmosphere. And is determined by the extinction coefficient.

図2の(a)は、光吸収性キャップ層18の光吸収比率rが異なる図1に示す試料構造の被処理基板8に、実効的に同じ光強度分布のレーザ光を照射したときに、各層に光強度が分配される様子を対比して示す温度分布図である。図2の(b)はそのときの被処理基板8に入射する照射レーザ光は、実効的に同じ光強度分布であることをそれぞれ示す図である。図2の(a)には、光吸収性キャップ層18での光吸収比率rが小さい場合(図2(a)の(i))と大きい場合(図2(a)の(ii))とについて比較して示されている。光吸収性キャップ層18と半導体層17とが吸収する光強度に従い、レーザ照射直後に各層に温度分布が形成される。図2(a)の(i)のようにrが小さい場合は、図2(a)の(ii)のようにrが大きい場合と比較して、光吸収性キャップ層18の温度が上がらず、光吸収性キャップ層18中に形成される温度勾配は緩やかである。またその分、半導体層17中の温度は上がり、半導体層17中に形成される温度勾配は急になる。溶融領域は半導体層17中に形成される温度勾配に従い決まる。図2(a)に示すように、この溶融領域は光吸収比率rが小さいほうが広くなる。半導体層中における高温領域が広くなるためである。比較的熱伝導率の高い半導体層中の温度勾配は、基板15への縦方向の熱拡散や半導体層17内の横方向への熱拡散により時間に従い崩れてしまいやすい。一方、絶縁性の上記キャップ層18は半導体層17と比較して熱伝導率が小さいので、キャップ層18中の温度勾配は上記キャップ層18に長時間維持される。また、半導体層17への熱拡散により、半導体層17中の温度勾配の崩れを抑制する。光吸収比率rが大きい方がこの効果が顕著である。   FIG. 2A shows a case where the substrate 8 having the sample structure shown in FIG. 1 having a different light absorption ratio r of the light absorbing cap layer 18 is effectively irradiated with laser light having the same light intensity distribution. It is a temperature distribution figure which shows a mode that light intensity is distributed to each layer by contrast. FIG. 2B is a diagram showing that the irradiation laser light incident on the target substrate 8 at that time has the same effective light intensity distribution. FIG. 2A shows a case where the light absorption ratio r in the light-absorbing cap layer 18 is small ((i) in FIG. 2 (a)) and a case where the light absorption ratio r is large ((ii) in FIG. 2 (a)). Is shown in comparison. According to the light intensity absorbed by the light-absorbing cap layer 18 and the semiconductor layer 17, a temperature distribution is formed in each layer immediately after laser irradiation. When r is small as shown in (i) of FIG. 2A, the temperature of the light-absorbing cap layer 18 does not rise as compared with the case where r is large as shown in (ii) of FIG. The temperature gradient formed in the light absorbing cap layer 18 is gentle. In addition, the temperature in the semiconductor layer 17 increases accordingly, and the temperature gradient formed in the semiconductor layer 17 becomes steep. The melting region is determined according to a temperature gradient formed in the semiconductor layer 17. As shown in FIG. 2A, the melting region becomes wider as the light absorption ratio r is smaller. This is because the high temperature region in the semiconductor layer becomes wide. The temperature gradient in the semiconductor layer having a relatively high thermal conductivity tends to collapse with time due to longitudinal thermal diffusion to the substrate 15 and lateral thermal diffusion in the semiconductor layer 17. On the other hand, since the insulating cap layer 18 has a lower thermal conductivity than the semiconductor layer 17, the temperature gradient in the cap layer 18 is maintained in the cap layer 18 for a long time. Further, the thermal diffusion to the semiconductor layer 17 suppresses the collapse of the temperature gradient in the semiconductor layer 17. This effect is more remarkable when the light absorption ratio r is larger.

次に図3を参照して、本発明におけるレーザ結晶化過工程において、半導体層17への入射光の光強度分布および半導体層17が溶融するために必要な光強度をそれぞれ求める方法について説明する。図3の(a)は半導体層17に入射する入射光の逆V字型光強度分布特性を説明するための模式図である。図3の(b)は逆V字型光強度分布の各光強度位置に対応する半導体層の結晶組織を示すSEM写真である。半導体層に形成される結晶粒を大きく、長くするためには、横方向成長させることが必要であるが、そのためには溶融させる領域を広げることが不可欠である。図3において光強度の小さい領域aでは、半導体層17の温度が結晶化に必要な温度まで上がらないためにアモルファスのままである(図18のアモルファス領域105)。上記領域aよりも光強度の大きい領域bでは、半導体層17の温度が結晶化に必要な温度以上となり微細結晶となるが、溶融する温度には達しないので横方向成長するには至らない状態を示している(図18の微結晶領域104)。さらに光強度の大きい領域cでは、半導体層17の温度が溶融するのに必要な温度以上となり、溶融状態を経てパルスレーザ光の遮断期間になり降温期間になると図3(a)の光強度分布に対応して順次固液界面が移動し、結晶粒が横方向に成長する(図18の結晶粒103)。この領域bと領域cとの境界である、第1段階の横方向成長を開始するラインがレーザ光照射直後の固液界面であり、このラインに対応する光強度が、半導体層17を溶融させるのに必要な最小の光強度である。   Next, with reference to FIG. 3, a method for obtaining the light intensity distribution of the incident light to the semiconductor layer 17 and the light intensity necessary for the semiconductor layer 17 to melt in the laser crystallization process in the present invention will be described. . FIG. 3A is a schematic diagram for explaining an inverted V-shaped light intensity distribution characteristic of incident light incident on the semiconductor layer 17. FIG. 3B is an SEM photograph showing the crystal structure of the semiconductor layer corresponding to each light intensity position of the inverted V-shaped light intensity distribution. In order to enlarge and lengthen the crystal grains formed in the semiconductor layer, it is necessary to grow in the lateral direction. For this purpose, it is indispensable to widen the melting region. In the region a where the light intensity is low in FIG. 3, the temperature of the semiconductor layer 17 does not rise to the temperature necessary for crystallization, and thus remains amorphous (amorphous region 105 in FIG. 18). In the region b where the light intensity is higher than that in the region a, the temperature of the semiconductor layer 17 is higher than the temperature necessary for crystallization and becomes a fine crystal, but it does not reach the melting temperature and therefore does not grow laterally. (Microcrystalline region 104 in FIG. 18). Further, in the region c where the light intensity is high, the temperature of the semiconductor layer 17 is equal to or higher than the temperature necessary for melting, and the light intensity distribution shown in FIG. In response to this, the solid-liquid interface sequentially moves, and crystal grains grow laterally (crystal grains 103 in FIG. 18). The line that starts the first-stage lateral growth, which is the boundary between the region b and the region c, is a solid-liquid interface immediately after laser light irradiation, and the light intensity corresponding to this line melts the semiconductor layer 17. This is the minimum light intensity necessary for this.

図4(a)は、図4(b)に示すキャップ膜18/半導体層(a-Si、100nm)17/基板15という膜構造の試料に、レーザアニール装置(図16参照)を用いて半導体層17を結晶化したときの、光吸収比率r=Acap/(Acap+Asi)と半導体層17に形成される結晶組織(図18参照)における粒長lとの関係を示す特性図である。レーザアニール装置では、試料表面上でボトムの相対強度が0.2、トップの相対強度が1、周期Tが32μmのV字型パターンの光強度分布を形成する位相シフタ6(図17(a)(b)参照)を用いた。   4A shows a sample having a film structure of cap film 18 / semiconductor layer (a-Si, 100 nm) 17 / substrate 15 shown in FIG. 4B using a laser annealing apparatus (see FIG. 16). FIG. 19 is a characteristic diagram showing the relationship between the light absorption ratio r = Acap / (Acap + Asi) and the grain length l in the crystal structure (see FIG. 18) formed in the semiconductor layer 17 when the layer 17 is crystallized. In the laser annealing apparatus, a phase shifter 6 that forms a light intensity distribution of a V-shaped pattern having a bottom relative intensity of 0.2, a top relative intensity of 1, and a period T of 32 μm on the sample surface (FIG. 17A). (See (b)) was used.

図4(a)から明らかなように、半導体層17例えばアモルファスシリコン層(a−Si)の膜厚が100nmの場合は光吸収比率rは、r=0.22〜0.26の範囲で粒長8μm以上となり最も長くなった。また、光吸収比率rは、r=0.1〜0.5の範囲で粒長5μm以上となった。   As apparent from FIG. 4A, when the thickness of the semiconductor layer 17 such as an amorphous silicon layer (a-Si) is 100 nm, the light absorption ratio r is in the range of r = 0.22 to 0.26. The length became 8 μm or more and became the longest. Further, the light absorption ratio r was 5 μm or more in the range of r = 0.1 to 0.5.

図5の(a)(b)(c)は、上記の光吸収比率r=Acap/(Acap+Asi)と粒長lとの関係(図4、図5(d))における、各点の結晶組織を示すSEM写真である。粒長lが最大となる光吸収比率rは、r=0.22における結晶組織(図5(a))にはSEM写真の両端から順に、アモルファス領域、微細結晶領域、横方向成長領域が存在する。溶融領域と横方向成長領域は一致しており、中央のラインで両側から成長してきた横方向成長粒が正面衝突する。横方向成長粒の長さは8μmであり、溶融領域の幅はその2倍で16μmである。   (A), (b), and (c) in FIG. 5 show the crystal structure of each point in the relationship between the light absorption ratio r = Acap / (Acap + Asi) and the grain length l (FIGS. 4 and 5 (d)). It is a SEM photograph which shows. The light absorption ratio r at which the grain length l becomes the maximum is that the crystal structure at r = 0.22 (FIG. 5A) has an amorphous region, a fine crystal region, and a lateral growth region in order from both ends of the SEM photograph. To do. The molten region and the lateral growth region coincide with each other, and the laterally grown grains that have grown from both sides in the central line collide head-on. The length of the laterally grown grains is 8 μm, and the width of the molten region is twice that of 16 μm.

図5(b)に示すように、光吸収比率r=0.06と小さい場合には、r=0.22における結晶組織と比較してアモルフアァス領域および微細結晶領域の幅が狭くなり、溶融領域の幅が広くなる。しかし、溶融領域と横方向成長領域が一致しない。すなわち、微細結晶領域と溶融領域の界面から始まった第1段階目の横方向成長は途中で止まってしまう。最も長い結晶粒は3段階目に横方向成長したもので、3.5μmにしか至らない。これは図2(a)で説明したように、光吸収比率rが小さくなると半導体層17の溶融領域は広がるが、基板15側だけでなく、キャップ層18の側にも熱が逃げてしまい、半導体層17が冷えやすいため、また、時間が経過した後の光吸収性キャップ層18からの熱の戻りが小さくなってしまうため、横方向成長の駆動力となる半導体層17中の温度勾配がすぐに崩れてしまうことによる。   As shown in FIG. 5 (b), when the light absorption ratio r = 0.06 is small, the width of the amorphous region and the fine crystal region is narrower than that of the crystal structure at r = 0.22, and the melted region The width of becomes wide. However, the melting region and the lateral growth region do not match. That is, the lateral growth at the first stage started from the interface between the fine crystal region and the melted region stops halfway. The longest crystal grains are laterally grown in the third stage and reach only 3.5 μm. As described with reference to FIG. 2A, when the light absorption ratio r decreases, the melting region of the semiconductor layer 17 expands, but heat escapes not only to the substrate 15 side but also to the cap layer 18 side. Since the semiconductor layer 17 is easily cooled and the return of heat from the light-absorbing cap layer 18 after a lapse of time is reduced, the temperature gradient in the semiconductor layer 17 serving as a driving force for lateral growth is reduced. Because it collapses quickly.

一方、図5(c)に示すように、光吸収比率r=0.48と大きい場合には、r=0.22における結晶組織と比較して、アモルファス領域およぴ微細結晶領域の幅が広くなり、横方向成長領域が狭くなる。溶融領域と横方向成長領域はr=0.22における結晶組織と同様に一致している。横方向成長粒の長さは5.5μmであり、溶融領域の幅はその2倍で11μmである。溶融領域の幅が狭くなった分だけ粒長も短くなる。   On the other hand, as shown in FIG. 5C, when the light absorption ratio r = 0.48 is large, the widths of the amorphous region and the fine crystal region are larger than the crystal structure at r = 0.22. It becomes wider and the lateral growth region becomes narrower. The melting region and the lateral growth region coincide with the crystal structure at r = 0.22. The length of the laterally grown grains is 5.5 μm, and the width of the molten region is twice that of 11 μm. The grain length is shortened as the width of the melting region is narrowed.

図6(a)は、半導体層17であるa−Si層の膜厚50nmの場合における光吸収比率r=Acap/(Acap+Asi)と粒長lとの関係を示す特性図である。結晶化の条件は、a−Si層の膜厚を除いて、図4と図5(a−Si層の膜厚100nm)の場合と同じである。図6(a)から明らかなように、a−Si層の膜厚が50nmの場合は光吸収比率r=0.28〜0.36の範囲で粒長8μm以上となり最も長くなった。また、吸収比率r=0.10〜0.65の範囲で粒長5μm以上となった。   FIG. 6A is a characteristic diagram showing the relationship between the light absorption ratio r = Acap / (Acap + Asi) and the grain length l when the thickness of the a-Si layer as the semiconductor layer 17 is 50 nm. The crystallization conditions are the same as those in FIGS. 4 and 5 (a-Si layer thickness 100 nm) except for the thickness of the a-Si layer. As apparent from FIG. 6A, when the film thickness of the a-Si layer is 50 nm, the grain length is 8 μm or more in the range of the light absorption ratio r = 0.28 to 0.36, which is the longest. In addition, the grain length was 5 μm or more in the range of the absorption ratio r = 0.10 to 0.65.

図7の(a)(b)(c)は、上記の光吸収比率r=Acap/(Acap+Asi)と粒長lとの関係(図6、図7(d))における、各点の結晶組織を示すSEM写真である。図7(a)(b)(c)の結果から、a−Si層の膜厚が50nmの場合は、光吸収比率r=0.32〜0.35の範囲で粒長8μm以上となり最も長くなった。また、光吸収比率r=0.10〜0.65の範囲で粒長5μm以上となった。粒長が最大となる光吸収比率r=0.35における結晶組織(図7(a))にはSEM写真の両端から順に、アモルファス領域、微細結晶領域、横方向成長領域が存在する。溶融領域と横方向成長領域は一致しており、中央のラインで両側から成長してきた横方向成長粒が正面衝突する。横方向成長粒の長さは8.0μmであり、溶融領域の幅はその2倍で16μmである。   (A), (b), and (c) in FIG. 7 show the crystal structure of each point in the relationship between the light absorption ratio r = Acap / (Acap + Asi) and the grain length l (FIGS. 6 and 7 (d)). It is a SEM photograph which shows. From the results of FIGS. 7A, 7B and 7C, when the film thickness of the a-Si layer is 50 nm, the grain length is 8 μm or more in the range of the light absorption ratio r = 0.32 to 0.35, which is the longest. became. Further, the grain length was 5 μm or more in the range of the light absorption ratio r = 0.10 to 0.65. In the crystal structure (FIG. 7A) at the light absorption ratio r = 0.35 that maximizes the grain length, there are an amorphous region, a fine crystal region, and a lateral growth region in order from both ends of the SEM photograph. The molten region and the lateral growth region coincide with each other, and the laterally grown grains that have grown from both sides in the central line collide head-on. The length of the laterally grown grains is 8.0 μm, and the width of the molten region is twice that of 16 μm.

図7(b)に示すように、光吸収比率r=0.18と小さい場合には、r=0.35における結晶組織と比較してアモルファス領域の幅が狭くなり、溶融領域の幅が広くなる。しかし溶融領域と横方向成長領域が一致しない。すなわち、微細結晶領域と溶融領域の界面から始まった第1段階目の横方向成長は途中で止まってしまう。最も長い結晶粒は3段階目に成長したもので、粒長が6.0μmである。これは図2で説明したように、光吸収比率rが小さくなると半導体層17の溶融領域は広がるが、基板15側だけでなく、キャップ層18の側にも熱が逃げてしまい、半導体層17が冷えやすいため、また、時間が経過した後の光吸収性キャップ層18からの熱の戻りが小さくなってしまうため、横方向成長の駆動力となる半導体層17中の温度勾配がすぐに崩れてしまうことになる。しかし、a−Si層の膜厚100nmの場合よりもa−Si層の膜厚が薄い分、膜面方向の熱拡散が制限されるので横方向成長しやすく、3段階目の横方向成長粒は中央のラインで正面衝突する。   As shown in FIG. 7B, when the light absorption ratio r is as small as 0.18, the width of the amorphous region is narrower and the width of the molten region is wider than the crystal structure at r = 0.35. Become. However, the melting region and the lateral growth region do not match. That is, the lateral growth at the first stage started from the interface between the fine crystal region and the melted region stops halfway. The longest crystal grains are grown in the third stage and have a grain length of 6.0 μm. As described with reference to FIG. 2, when the light absorption ratio r decreases, the melting region of the semiconductor layer 17 expands, but heat escapes not only to the substrate 15 side but also to the cap layer 18 side. The temperature gradient in the semiconductor layer 17 that becomes a driving force for lateral growth quickly collapses because the heat is easily cooled and the return of heat from the light-absorbing cap layer 18 after a lapse of time becomes small. It will end up. However, since the a-Si layer is thinner than the 100-nm thickness of the a-Si layer, the thermal diffusion in the film surface direction is limited, so that the lateral growth is easy. Collides head-on at the center line.

一方、図7(c)に示すように、光吸収比率r=0.46と大きい場合には、r=0.35における結晶組織と比較してアモルファス領域の幅が広くなり、横方向成長領域が狭くなる。溶融領域と横方向成長領域は光吸収比率r=0.35における結晶組織と同様に一致している。横方向成長粒の長さは7.0μmであり、溶融領域の幅はその2倍で14μmである。溶融領域の幅が狭くなった分だけ、粒長も短くなる。   On the other hand, as shown in FIG. 7C, when the light absorption ratio r = 0.46 is large, the width of the amorphous region becomes wider than the crystal structure at r = 0.35, and the laterally grown region Becomes narrower. The melting region and the lateral growth region coincide with each other in the same manner as the crystal structure at the light absorption ratio r = 0.35. The length of the laterally grown grains is 7.0 μm, and the width of the molten region is 14 μm, which is twice as long. As the width of the melting region becomes narrower, the grain length also becomes shorter.

上記の結果から明らかなように、結晶粒を長く成長させるためには、被処理基板8の膜構造を最適化する必要があり、特にキャップ層18と半導体層17とのレーザ光の吸収比率rを制御することが必要不可欠となる。これは1次元的に一方向に結晶成長させる場合のみならず、2次元的に結晶成長させて大面積の結晶粒アレイを狙う場合も同様である。また、位相シフタを用いて基板15表面上に光強度分布を形成してレーザ照射する結晶化方法に限らず、結晶化過工程において半導体層17中に温度分布を形成して横方向成長させる結晶化方法のすべてにおいて同様である。   As is clear from the above results, in order to grow the crystal grains long, it is necessary to optimize the film structure of the substrate 8 to be processed, and in particular, the absorption ratio r of the laser light between the cap layer 18 and the semiconductor layer 17. It is indispensable to control. This applies not only to the case where the crystal is grown one-dimensionally in one direction but also to the case where a two-dimensional crystal growth is aimed at a large-area crystal grain array. Further, the crystal is not limited to a crystallization method in which a light intensity distribution is formed on the surface of the substrate 15 using a phase shifter and laser irradiation is performed, and a crystal that is laterally grown by forming a temperature distribution in the semiconductor layer 17 in the crystallization process. It is the same in all the conversion methods.

上記したように図4〜図7から、半導体層17の膜厚が変わると、粒長を長くする上で最適となる光吸収比率rの値が変わることが判明した。図8(a)に、粒長が7μm以上となる、a-Si層の膜厚dsと光吸収比率rの範囲を示している。図8(a)中の直線r=0.3−0.002dSと直線r=0.6−0.002dSとの間に挟まれた領域Eにあるときに、粒長が7μm以上となる。望ましくは直線r=0.4−0.002dSと直線r=0.5−0.002dSとの間に挟まれた領域に、半導体層17の膜厚dsと光吸収比率rを設定するのが良い。 As described above, it has been found from FIGS. 4 to 7 that when the film thickness of the semiconductor layer 17 is changed, the value of the light absorption ratio r that is optimal for increasing the grain length is changed. FIG. 8A shows the range of the film thickness d s of the a-Si layer and the light absorption ratio r in which the grain length is 7 μm or more. In the region E sandwiched between the straight line r = 0.3−0.002d S and the straight line r = 0.6−0.002d S in FIG. 8A, the grain length is 7 μm or more. Become. Desirably, the film thickness d s and the light absorption ratio r of the semiconductor layer 17 are set in a region sandwiched between the straight line r = 0.4−0.002 d S and the straight line r = 0.5−0.002 d S. Good to do.

光吸収比率r=Acap/(Acap+Asi)は、主に使用するレーザ光の波長に対するキャップ層18の消衰係数kcapと膜厚dcapにより決まる。すなわち半導体層(基板)17上にキャップ層(単層)18があると仮定して、キャップ層18の表面からレーザ光が入射する場合の多重反射の理論により決まる。キャップ層18の消衰係数kcapが大きくなると、キャップ層18の吸収率Acapの値が大きくなり、光吸収比率rの値は大きくなる。 The light absorption ratio r = Acap / (Acap + Asi) is mainly determined by the extinction coefficient k cap and the film thickness d cap of the cap layer 18 with respect to the wavelength of the laser beam to be used. In other words, assuming that the cap layer (single layer) 18 is on the semiconductor layer (substrate) 17, it is determined by the theory of multiple reflection when laser light is incident from the surface of the cap layer 18. As the extinction coefficient k cap of the cap layer 18 increases, the value of the absorption rate Acap of the cap layer 18 increases and the value of the light absorption ratio r increases.

次に図9を参照して、光吸収比率r=Acap/(Acap+Asi)が適切な値のときに最大粒長を達成するメカニズムについて説明する。図9は、光吸収比率rと、アブレーションしない入射可能な実効光強度Ieff、および半導体層17であるa−Si層が溶融する実効光強度Ieffとの関係について示す特性図である。また、図9は、a−Si層の膜厚100nmと50nmの場合について示している。各実効光強度Ieffは、図3に示した方法で求めた。図9には、各a−Si層の膜厚において最大粒長を達成する吸収比率rを一点鎖線で示している。入射可能な実効光強度Ieffが高いと、その分だけ光吸収性キャップ層18と半導体層17の温度を上げることができるので、大粒径化に有効であると考えられる。また、a−Si層が溶融する実効光強度Ieffが低いと、横方向成長させるのに必要な溶融領域の幅を広げることができるので、大粒径化に有効であると考えられる。   Next, a mechanism for achieving the maximum grain length when the light absorption ratio r = Acap / (Acap + Asi) is an appropriate value will be described with reference to FIG. FIG. 9 is a characteristic diagram showing the relationship between the light absorption ratio r, the effective light intensity Ieff that can be incident without ablation, and the effective light intensity Ieff that the a-Si layer that is the semiconductor layer 17 melts. FIG. 9 shows the case where the film thickness of the a-Si layer is 100 nm and 50 nm. Each effective light intensity Ieff was obtained by the method shown in FIG. In FIG. 9, the absorption ratio r which achieves the maximum grain length in the film thickness of each a-Si layer is indicated by a one-dot chain line. If the effective light intensity Ieff that can be incident is high, the temperature of the light-absorbing cap layer 18 and the semiconductor layer 17 can be raised by that amount, which is considered effective for increasing the particle size. Further, if the effective light intensity Ieff at which the a-Si layer is melted is low, the width of the melted region necessary for lateral growth can be widened, which is considered effective for increasing the particle size.

a−Si層の膜厚にかかわらず、光吸収比率rと入射可能な実効光強度Ieffとの関係において傾向が変化する点で最大粒長となる。つまり入射可能な実効光強度Ieffは、吸収比率rの増加に対して最大粒長条件となる光吸収比率r値まではほぼ一定の値だが、この光吸収比率r値よりも大きくなると減少する。   Regardless of the film thickness of the a-Si layer, the maximum grain length is obtained in that the tendency changes in the relationship between the light absorption ratio r and the incident effective light intensity Ieff. That is, the effective light intensity Ieff that can be incident is a substantially constant value up to the light absorption ratio r value that is the maximum grain length condition with respect to the increase in the absorption ratio r, but decreases when the light absorption ratio r value becomes larger.

一方、a−Si層が溶融する実効光強度Ieffは、光吸収比率rの増加に対して、ある光吸収比率r値まではほぼ一定の値だが、この光吸収比率r値よりも大きくなると増加する。a−Si層が溶融する実効光強度Ieffが増加し始める点よりわずかに大きい光吸収比率r値で最大粒長となる。   On the other hand, the effective light intensity Ieff at which the a-Si layer melts is a substantially constant value up to a certain light absorption ratio r value with respect to the increase in the light absorption ratio r, but increases when the light absorption ratio r value becomes larger. To do. The maximum grain length is reached at a light absorption ratio r slightly larger than the point at which the effective light intensity Ieff at which the a-Si layer melts begins to increase.

図5と図7において、光吸収比率rが最大粒長条件より大きくなると溶融領域すなわち横方向成長領域が狭くなるのは、図9に示すように入射可能な実効光強度Ieffが低くなってしまい、またa−Si層が溶融する実効光強度Ieffが高くなってしまうことによる。   5 and 7, when the light absorption ratio r is larger than the maximum grain length condition, the melting region, that is, the lateral growth region is narrowed, because the effective light intensity Ieff that can be incident is lowered as shown in FIG. In addition, the effective light intensity Ieff at which the a-Si layer melts increases.

図10は、キャップ層18(光学定数1.50−0.01i)/半導体層17(光学定数1.69−2.76i)/基板15という膜構造の試料に、波長λ=308nmのレーザ光を入射する場合における、キャップ層18の膜厚dcapとキャップ層18表面でのレーザ光の反射率Rとの関係を示したものである。反射率Rは、キャップ層18の膜厚dcapに対して極大値と極小値をとりながら周期的に変動し、消衰係数kcapの値に応じて減衰していく。入射レーザ光のフルエンスを一定とすると、反射率Rの値によりキャップ層18および半導体層17が実効的に吸収するフルエンスが変化する。すなわち反射率Rが大きければ実効吸収フルエンスは小さくなり、反射率Rが小さければ実効吸収フルエンスは大きくなる。 10 shows a sample of a film structure of cap layer 18 (optical constant 1.50-0.01i) / semiconductor layer 17 (optical constant 1.69-2.76i) / substrate 15 with a laser beam having a wavelength λ = 308 nm. 2 shows the relationship between the film thickness d cap of the cap layer 18 and the reflectance R of the laser beam on the surface of the cap layer 18 in the case of incident light. The reflectance R periodically varies while taking a maximum value and a minimum value with respect to the film thickness d cap of the cap layer 18 and attenuates according to the value of the extinction coefficient k cap . If the fluence of the incident laser beam is constant, the fluence that is effectively absorbed by the cap layer 18 and the semiconductor layer 17 changes depending on the value of the reflectance R. That is, if the reflectance R is large, the effective absorption fluence is small, and if the reflectance R is small, the effective absorption fluence is large.

キャップ膜の膜厚dcapは、反射率Rの値が極大値あるいは極小値となるように設定するのが望ましい。レーザ結晶化用の基板15を成膜により作製する際には、半導体層17やキャップ層18、特にキャップ層18の膜厚の面内むらが生じることが不可避である。半導体層17とキャップ層18の光学定数により定まるキャップ層18の膜厚dcapと反射率Rとの関係において、目標とするキャップ層18の膜厚dcapを、反射率Rの値が極大値あるいは極小値になるように設定して成膜すれば、膜厚むらに対応する反射率のむらを抑えることができ、すなわち実効吸収フルエンスの面内むらを抑えることができるので、基板15全面に均一に安定して大結晶粒アレイを形成することができる。 The film thickness d cap of the cap film is preferably set so that the value of the reflectance R becomes a maximum value or a minimum value. When the substrate 15 for laser crystallization is formed by film formation, in-plane unevenness of the film thickness of the semiconductor layer 17 and the cap layer 18, particularly the cap layer 18 is unavoidable. In the relationship between the film thickness d cap of the cap layer 18 determined by the optical constants of the semiconductor layer 17 and the cap layer 18 and the reflectance R, the target film thickness d cap of the cap layer 18 is the maximum value of the reflectance R. Alternatively, if the film is formed so as to have a minimum value, the unevenness of the reflectance corresponding to the unevenness of the film thickness can be suppressed, that is, the in-plane unevenness of the effective absorption fluence can be suppressed. And a large crystal grain array can be formed stably.

目標とするキャップ層18の膜厚dcapを、反射率Rが極小値になるように設定して成膜すれば、レーザ結晶化の際の入射フルエンスを小さくすることができ、省エネルギーの観点から有効である。 If the film thickness d cap of the target cap layer 18 is set so that the reflectance R becomes a minimum value, the incident fluence at the time of laser crystallization can be reduced, and from the viewpoint of energy saving. It is valid.

また、目標とするキャップ層18の膜厚dcapを、反射率Rが極大値になるように設定して成膜すれば、レーザ結晶化の際の入射フルエンスは大きくなるが、その分入射フルエンスのマージンを広くすることができる。つまり、入射フルエンスの揺らぎ(照射領域の面内揺らぎやショット毎の揺らぎ)に対する実効吸収フルエンスの揺らぎは小さくなるので、均一に大面積を結晶化するという歩留まりの観点から有効である。 Further, if the film thickness d cap of the target cap layer 18 is set so that the reflectance R becomes a maximum value, the incident fluence at the time of laser crystallization increases. The margin can be widened. That is, since the fluctuation of the effective absorption fluence with respect to the fluctuation of the incident fluence (in-plane fluctuation of the irradiation region and fluctuation for each shot) becomes small, it is effective from the viewpoint of yield of uniformly crystallizing a large area.

図11は、キャップ層18の膜厚dcapと光吸収比率r(=Acap/(Acap+Asi))との関係を示している。図10(b)と同様の試料構造の場合について計算している。キャップ層18の膜厚dcapが大きくなると光吸収比率rの値は単調増加する。 FIG. 11 shows the relationship between the film thickness d cap of the cap layer 18 and the light absorption ratio r (= Acap / (Acap + Asi)). Calculation is performed for the same sample structure as in FIG. As the film thickness d cap of the cap layer 18 increases, the value of the light absorption ratio r increases monotonously.

すなわち光吸収比率rの値を制御するためには、キャップ層18の消衰係数kcapと膜厚dcapとを制御することになるが、図10のようにキャップ層18の膜厚dcapのわずかな変化がキャップ層18表面でのレーザ光の反射率Rの大きな変化の原因となる(図19参照)ので、消衰係数kcapを制御して吸収比率rを制御するのが望ましい。 That is, in order to control the value of the light absorption ratio r, the extinction coefficient k cap and the film thickness d cap of the cap layer 18 are controlled, but the film thickness d cap of the cap layer 18 as shown in FIG. Is a cause of a large change in the reflectance R of the laser beam on the surface of the cap layer 18 (see FIG. 19), it is desirable to control the absorption ratio r by controlling the extinction coefficient k cap .

図12は、キャップ層18/半導体層17(a-Si、100nm)/基板15という膜構造の試料に、試料表面上で、ボトムの相対強度が0.2、トップの相対強度が1、周期が32μmのV字型の光強度分布を形成する位相シフタ(図17(a)(b)参照)を使って、後述する結晶化装置(図16参照)で半導体層を結晶化したときの、キャップ層18の消衰係数kcapと粒長lとの関係を示している。kcap=0.005〜0.008のときに粒長は8μm以上となり、最も長くなる。また、kcap=0.003〜0.020のときに粒長は5μm以上となる。 FIG. 12 shows a sample having a film structure of cap layer 18 / semiconductor layer 17 (a-Si, 100 nm) / substrate 15 on the sample surface with a bottom relative strength of 0.2, a top relative strength of 1, and a period. When a semiconductor layer is crystallized using a phase shifter (see FIGS. 17A and 17B) that forms a V-shaped light intensity distribution of 32 μm (see FIGS. 17A and 17B), The relationship between the extinction coefficient k cap of the cap layer 18 and the grain length l is shown. When k cap = 0.005 to 0.008, the grain length is 8 μm or more, which is the longest. Further, when k cap = 0.003 to 0.020, the grain length becomes 5 μm or more.

図13は、a−Si層の膜厚50nmの場合におけるキャップ層18の消衰係数kcapと粒長lとの関係を示している。結晶化の条件はa−Si層の膜厚を除いて図12のa−Si層の膜厚100nmの場合と同様である。kcap=0.010〜0.011のときに、粒長は8μm以上となり、最も長くなる。また、kcap=0.003〜0.025のときに粒長は5μm以上となる。 FIG. 13 shows the relationship between the extinction coefficient k cap of the cap layer 18 and the grain length l when the film thickness of the a-Si layer is 50 nm. The crystallization conditions are the same as in the case of the film thickness of the a-Si layer of 100 nm in FIG. 12 except for the film thickness of the a-Si layer. When k cap = 0.010 to 0.011, the grain length is 8 μm or more, which is the longest. Further, when k cap = 0.003 to 0.025, the grain length becomes 5 μm or more.

半導体層17の膜厚dsが変わると結晶粒を長くするために最適な吸収比率rの値が変化するように図12〜図13から、同様に最適なキャップ層18の消衰係数kcapの値も変化することがわかる。 Similarly, the optimum extinction coefficient k cap of the cap layer 18 is changed from FIG. 12 to FIG. 13 so that the value of the optimum absorption ratio r changes in order to lengthen the crystal grains when the film thickness d s of the semiconductor layer 17 changes. It can be seen that the value of also changes.

図14は粒長が7μm以上となる、a-Si層の膜厚dsとキャップ層18の消衰係数kcapの範囲を示している。図14に示すように、直線kcap=0.010−0.0001dSと直線kcap=0.025−0.0001dSとの間に挟まれた領域Fにあるときに、粒長が7μm以上となる。望ましくは直線kcap=0.015−0.0001dSと直線kcap=0.020−0.0001dSとの間に挟まれた領域に、半導体層17の膜厚dsとキャップ層18の消衰係数kcapとを設定するのが良い。 FIG. 14 shows a range of the film thickness d s of the a-Si layer and the extinction coefficient k cap of the cap layer 18 in which the grain length is 7 μm or more. As shown in FIG. 14, when in the region F sandwiched between the straight line k cap = 0.010-0.0001d S and the straight line k cap = 0.025-0.0001d S, particle length 7μm That's it. Desirably the region sandwiched between the straight line k cap = 0.015-0.0001d S and the straight line k cap = 0.020-0.0001d S, the film thickness d s and the cap layer 18 of the semiconductor layer 17 It is preferable to set an extinction coefficient k cap .

図15は、図9における横軸の光吸収比率rをキャップ層18の消衰係数kcapに入れ替えた図である。光吸収性キャップ層18の膜厚をほぼ同じ値に統一すれば、横軸が消衰係数kcapに変わっても同様の特性図となる。   FIG. 15 is a diagram in which the light absorption ratio r on the horizontal axis in FIG. 9 is replaced with the extinction coefficient kcap of the cap layer 18. If the film thickness of the light-absorbing cap layer 18 is unified to substantially the same value, the same characteristic diagram is obtained even if the horizontal axis changes to the extinction coefficient kcap.

次に、各パラメータの数値限定理由について述べる。光吸収性膜(キャップ層)18の結晶化用レーザ光の吸収率をAcapとし、非単結晶半導体膜(半導体層)17の結晶化用レーザ光の吸収率をAsiとし、吸収率Acapと吸収率Asiとで定義される光吸収比率rをr=Acap/(Acap+Asi)としたときに、光吸収比率rの値は0.10以上0.65以下の範囲に制御するのが望ましい。光吸収比率rが0.10より小さいとキャップ層18の温度が上がらず、照射するレーザ光の光強度分布に従って形成されるキャップ層18中の温度勾配も緩やかになってしまう。従って結晶化過工程において、半導体層17の温度範囲を結晶成長に適した範囲に長時間維持することができず、また同じく半導体層17中に形成される温度勾配を長時間維持することができず、結晶粒が伸びない。   Next, the reason for limiting the numerical values of each parameter will be described. The absorption rate of the crystallization laser light of the light absorbing film (cap layer) 18 is Acap, the absorption rate of the crystallization laser light of the non-single crystal semiconductor film (semiconductor layer) 17 is Asi, and the absorption rate Acap and absorption. When the light absorption ratio r defined by the rate Asi is r = Acap / (Acap + Asi), the value of the light absorption ratio r is desirably controlled in the range of 0.10 to 0.65. When the light absorption ratio r is smaller than 0.10, the temperature of the cap layer 18 does not rise, and the temperature gradient in the cap layer 18 formed according to the light intensity distribution of the irradiated laser light also becomes gentle. Therefore, in the crystallization process, the temperature range of the semiconductor layer 17 cannot be maintained for a long time in a range suitable for crystal growth, and the temperature gradient formed in the semiconductor layer 17 can also be maintained for a long time. The crystal grains do not stretch.

光吸収比率rが0.65より大きいと、キャップ層18の温度が上がりすぎてしまう。これに伴い半導体層17からキャップ層膜18への熱拡散が起こりにくく、レーザ照射の際に半導体層17がアブレーション(膜の蒸発)しやすくなってしまう。このため、入射可能なレーザフルエンスが下がってしまい、結果として結晶粒が伸びない。   If the light absorption ratio r is greater than 0.65, the temperature of the cap layer 18 will increase too much. Accordingly, thermal diffusion from the semiconductor layer 17 to the cap layer film 18 hardly occurs, and the semiconductor layer 17 is likely to be ablated (film evaporation) during laser irradiation. For this reason, the laser fluence that can be incident is lowered, and as a result, the crystal grains are not elongated.

上述したように吸収比率r=Acap/(Acap+Asi)の最適値は半導体層17の膜厚dsにより変化する。 As described above, the optimum value of the absorption ratio r = Acap / (Acap + Asi) varies depending on the film thickness d s of the semiconductor layer 17.

半導体層17の膜厚dsと吸収比率rとの関係は、図8に示すように、dS-r面において直線r=0.3−0.002dSと直線r=0.6−0.002dSとの間に挟まれた領域Eに存在することが望ましい。この領域Eから下側に外れると、キャップ層18の温度が上がらず、照射するレーザ光の光強度分布に従って形成されるキャップ層18中の温度勾配も緩やかになってしまう。従って結晶化過工程において、半導体層17の温度範囲を結晶成長に適した範囲に長時間維持することができず、また同じく半導体層17中に形成される温度勾配を長時間維持することができず、結晶粒が伸びない。 As shown in FIG. 8, the relationship between the film thickness d s of the semiconductor layer 17 and the absorption ratio r is such that the straight line r = 0.3−0.002 d S and the straight line r = 0.6−0 in the d S -r plane. It is desirable to exist in a region E sandwiched between .002d S. If the region E deviates from the lower side, the temperature of the cap layer 18 does not rise, and the temperature gradient in the cap layer 18 formed according to the light intensity distribution of the irradiated laser light also becomes gentle. Therefore, in the crystallization process, the temperature range of the semiconductor layer 17 cannot be maintained for a long time in a range suitable for crystal growth, and the temperature gradient formed in the semiconductor layer 17 can also be maintained for a long time. The crystal grains do not stretch.

この領域Eから上側に外れると、キャップ層18の温度が上がりすぎてしまう。これに伴い半導体層17からキャップ層膜18への熱拡散が起こりにくく、レーザ照射の際に半導体層17がアブレーション(膜の蒸発)しやすくなってしまう。従って、入射可能なレーザフルエンスが下がってしまい、結果として結晶粒が伸びない。   If it deviates from this area E, the temperature of the cap layer 18 will rise too much. Accordingly, thermal diffusion from the semiconductor layer 17 to the cap layer film 18 hardly occurs, and the semiconductor layer 17 is likely to be ablated (film evaporation) during laser irradiation. Accordingly, the laser fluence that can be incident is lowered, and as a result, the crystal grains are not elongated.

半導体層17の膜厚dsと吸収比率rとの関係は、さらに望ましくは、dS-r平面において直線r=0.4−0.002dSと直線r=0.5−0.002dSとの間に挟まれた領域に存在するとよい。 Relationship between the film thickness d s and the absorption ratio r of the semiconductor layer 17, more preferably, d S -r straight line in the plane r = 0.4-0.002d S and the straight line r = 0.5-0.002d S It is good to exist in the area | region pinched | interposed between.

キャップ層18の消衰係数kcapは、光吸収比率rを決めるファクターの1つであり、0.003以上0.025以下の範囲にあることが望ましい。消衰係数kcapが0.003未満であるとキャップ層18の温度が上がらず、照射するレーザ光の光強度分布に従って形成されるキャップ層18中の温度勾配も緩やかになってしまう。従って、結晶化過工程において、半導体層17の温度範囲を結晶成長に適した範囲に長時間維持することができず、また、同じく半導体層17中に形成される温度勾配を長時間維持することができず、結晶粒が伸びない。 The extinction coefficient k cap of the cap layer 18 is one of the factors that determine the light absorption ratio r, and is preferably in the range of 0.003 to 0.025. When the extinction coefficient k cap is less than 0.003, the temperature of the cap layer 18 does not rise, and the temperature gradient in the cap layer 18 formed according to the light intensity distribution of the laser beam to be irradiated becomes gentle. Therefore, in the crystallization process, the temperature range of the semiconductor layer 17 cannot be maintained in a range suitable for crystal growth for a long time, and the temperature gradient formed in the semiconductor layer 17 is also maintained for a long time. The crystal grains do not stretch.

一方、消衰係数kcapが0.025を超えると、キャップ層18の温度が上がりすぎてしまう。これに伴い半導体層17からキャップ層膜18への熱拡散が起こりにくく、レーザ照射の際に半導体層17がアブレーション(膜飛び)しやすくなってしまう。従って、入射可能なレーザフルエンスが下がってしまい、結果として結晶粒が伸びない。 On the other hand, when the extinction coefficient k cap exceeds 0.025, the temperature of the cap layer 18 is excessively increased. As a result, thermal diffusion from the semiconductor layer 17 to the cap layer film 18 hardly occurs, and the semiconductor layer 17 is likely to be ablated (film jump) during laser irradiation. Accordingly, the laser fluence that can be incident is lowered, and as a result, the crystal grains are not elongated.

上述したようにキャップ層18の消衰係数kcapの最適値は、半導体層17の膜厚dsにより変化する。また、光吸収比率rを決めるのは主にキャップ層18の消衰係数kcapとキャップ層18の膜厚dcapであるため、キャップ層18の膜厚dcapによっても光吸収比率rは変化する。 As described above, the optimum value of the extinction coefficient k cap of the cap layer 18 varies depending on the film thickness d s of the semiconductor layer 17. Further, since the light absorption ratio r is mainly determined by the extinction coefficient k cap of the cap layer 18 and the film thickness d cap of the cap layer 18, the light absorption ratio r also varies depending on the film thickness d cap of the cap layer 18. To do.

半導体層17の膜厚dsとキャップ層18の消衰係数kcapとの関係は、図14に示すように、dS-kcap平面において直線kcap=0.010−0.0001dSと直線kcap=0.025−0.0001dSとの間に挟まれた領域Fに存在することが望ましい。この領域Fから下側に外れると、キャップ層18の温度が上がらず、照射するレーザ光の光強度分布に従って形成されるキャップ層18中の温度勾配も緩やかになってしまう。従って結晶化過工程において、半導体層17の温度範囲を結晶成長に適した範囲に長時間維持することができず、また同じく半導体層17中に形成される温度勾配を長時間維持することができず、結晶粒が伸びない。 Relationship between the extinction coefficient k cap of thickness d s and the cap layer 18 of the semiconductor layer 17, as shown in FIG. 14, the straight line k cap = 0.010-0.0001d S in d S -k cap plane It is desirable to exist in a region F sandwiched between the straight line k cap = 0.025−0.0001 d S. If the region F deviates from the region F, the temperature of the cap layer 18 does not rise, and the temperature gradient in the cap layer 18 formed according to the light intensity distribution of the irradiated laser light also becomes gentle. Therefore, in the crystallization process, the temperature range of the semiconductor layer 17 cannot be maintained for a long time in a range suitable for crystal growth, and the temperature gradient formed in the semiconductor layer 17 can also be maintained for a long time. The crystal grains do not stretch.

この領域Fから上側に外れると、キャップ層18の温度が上がりすぎてしまう。これに伴い半導体層17からキャップ層膜18への熱拡散が起こりにくく、レーザ照射の際に半導体層17はアブレーション(膜の蒸発)しやすくなってしまう。従って入射可能なレーザフルエンスが下がってしまい、結果として結晶粒が伸びない。   If the region F deviates from the upper side, the temperature of the cap layer 18 will increase too much. Accordingly, thermal diffusion from the semiconductor layer 17 to the cap layer film 18 hardly occurs, and the semiconductor layer 17 is likely to be ablated (evaporation of the film) during laser irradiation. Accordingly, the laser fluence that can be incident is lowered, and as a result, the crystal grains are not elongated.

半導体層17の膜厚dsとキャップ層18の消衰係数kcapとの関係は、さらに望ましくは、dS-r平面において直線kcap=0.015−0.0001dSと直線kcap=0.020−0.0001dSとに囲まれた領域の範囲に存在するとよい。 Relationship between the extinction coefficient k cap of thickness d s and the cap layer 18 of the semiconductor layer 17, more preferably, d S -r straight line in the plane k cap = 0.015-0.0001d S and the straight line k cap = 0.020-0.0001D S may be present in the range of the region surrounded by the.

キャップ層18の膜厚dcapの範囲については、本発明範囲として特に言及していないが、100nm以上500nm以下の範囲とすることが望ましい。 The range of the film thickness d cap of the cap layer 18 is not particularly mentioned as the scope of the present invention, but is preferably in the range of 100 nm to 500 nm.

上述のように、キャップ層18の膜厚dcapは、レーザ光の波長をλ、キャップ層18の波長λにおける複素屈折率(光学定数)をNcap=ncap−ikcap(ncapは屈折率、iは虚数単位、kcapは消衰係数)、半導体層17の膜厚をds(nm)、半導体層17の波長λにおける複素屈折率(光学定数)をNs=ns−iks(nsは屈折率、iは虚数単位、ksは消衰係数)としたときに定まる、キャップ層18の膜厚dcapとキャップ膜17の表面におけるレーザ光の反射率Rとの図10に示すような関係において、反射率Rが極大値あるいは極小値となるように設定するのが望ましい。この条件を満たした上でキャップ層18の膜厚dcapは100nm以上500nm以下の範囲にすると、上述したキャップ層18の消衰係数kcapの適切な範囲である0.003以上0.025以下の範囲の条件で、光吸収比率rの値を0.10以上0.65以下に制御することができる。 As described above, the film thickness d cap of the cap layer 18 is such that the wavelength of the laser light is λ, and the complex refractive index (optical constant) at the wavelength λ of the cap layer 18 is N cap = n cap −ik cap (where n cap is refracted). Ratio, i is an imaginary unit, k cap is an extinction coefficient), the film thickness of the semiconductor layer 17 is d s (nm), and the complex refractive index (optical constant) at the wavelength λ of the semiconductor layer 17 is N s = n s −ik s (n s is a refractive index, i is an imaginary unit, k s is an extinction coefficient), and is a diagram of the film thickness d cap of the cap layer 18 and the reflectance R of the laser beam on the surface of the cap film 17 In the relationship as shown in FIG. 10, it is desirable to set the reflectance R to a maximum value or a minimum value. When the film thickness d cap of the cap layer 18 is in the range of 100 nm or more and 500 nm or less after satisfying this condition, 0.003 or more and 0.025 or less which is an appropriate range of the extinction coefficient k cap of the cap layer 18 described above. The value of the light absorption ratio r can be controlled to 0.10 or more and 0.65 or less under the condition of the range.

キャップ層18の物性としては、熱伝導性が小さい材料であるのが望ましい。半導体層17を結晶成長に適した温度に維持しやすくなるからである。またレーザ照射時の光強度分布に基づいて形成される、キャップ層18中の温度勾配が崩れにくいので、半導体層17の膜厚が厚い場合また溶融する際に崩れやすくなる半導体層17中の温度勾配も維持しやすくなるからである。   As a physical property of the cap layer 18, it is desirable that the material has a low thermal conductivity. This is because it becomes easy to maintain the semiconductor layer 17 at a temperature suitable for crystal growth. In addition, since the temperature gradient in the cap layer 18 formed based on the light intensity distribution at the time of laser irradiation is difficult to collapse, the temperature in the semiconductor layer 17 that tends to collapse when the semiconductor layer 17 is thick or melts. This is because it is easy to maintain the gradient.

半導体層17の結晶組織における結晶粒長もしくは結晶粒径は長いほうがいいが、2μm以上とした。2μmよりも短いと高性能な薄膜トランジスタあるいは半導体装置を製造しにくくなる。   The crystal grain length or crystal grain size in the crystal structure of the semiconductor layer 17 is preferably long, but is 2 μm or more. If it is shorter than 2 μm, it becomes difficult to produce a high-performance thin film transistor or semiconductor device.

次に、非単結晶半導体層17を結晶化するプロセス、また薄膜トランジスタや液晶表示装置を製造するプロセスについて、下記の実施例により具体的に説明する。   Next, a process for crystallizing the non-single crystal semiconductor layer 17 and a process for manufacturing a thin film transistor and a liquid crystal display device will be specifically described with reference to the following examples.

次に上記被処理基板8の半導体層17を結晶化するための結晶化装置の実施例を図16を参照して説明する。図1乃至図15と同一部分については、同一符号を付与し、その詳細な説明は、重複するので省略する。   Next, an embodiment of a crystallization apparatus for crystallizing the semiconductor layer 17 of the substrate 8 to be processed will be described with reference to FIG. The same parts as those in FIGS. 1 to 15 are denoted by the same reference numerals, and detailed description thereof will be omitted because it is duplicated.

図16は、本実施例で用いたプロジェクション型結晶化装置(レーザアニール装置)の構成図である。結晶化装置1は、エキシマレーザ発振器2と、この装置2の光軸上に順次設けられた凹レンズ3と、凸レンズ4と、ホモジナイザ5とからなる照明光学系と、位相シフタ6と、プロジェクションレンズ7からなる結像光学系と、被処理基板8を載置する載置台9と、XYZθステージ10と、コントローラ11とからなる。即ち、結晶化装置1は、凹レンズ3と、凸レンズ4と、ホモジナイザ5とからなる照明光学系と、位相シフタ6と、プロジェクションレンズ7を有する結像光学系により、パルスレーザ光12を載置台9上の被処理基板8に照射するものである。
エキシマレーザ発振器2として例えば308nm波長のエキシマレーザ光を出射するXeClエキシマレーザ発振器を用いることができる。なお、KrFエキシマパルスレーザ発振器やYAGレーザ発振器のような他のレーザ発振器を用いることもできる。
FIG. 16 is a configuration diagram of a projection type crystallization apparatus (laser annealing apparatus) used in this example. The crystallization apparatus 1 includes an excimer laser oscillator 2, an illumination optical system including a concave lens 3 sequentially provided on the optical axis of the apparatus 2, a convex lens 4, and a homogenizer 5, a phase shifter 6, and a projection lens 7. An imaging optical system, a mounting table 9 on which the substrate 8 to be processed is mounted, an XYZθ stage 10, and a controller 11. That is, the crystallization apparatus 1 uses the imaging optical system including the illumination optical system including the concave lens 3, the convex lens 4, and the homogenizer 5, the phase shifter 6, and the projection lens 7 to place the pulse laser beam 12 on the mounting table 9. The substrate 8 to be processed is irradiated.
For example, an XeCl excimer laser oscillator that emits excimer laser light having a wavelength of 308 nm can be used as the excimer laser oscillator 2. Other laser oscillators such as a KrF excimer pulse laser oscillator and a YAG laser oscillator can also be used.

ホモジナイザ5は、入射したパルスレーザ光の面内において光強度が均一化されたレーザ光にする。均一化されたレーザ光は、位相シフタ6に入射する。位相シフタ6は、入射光を位相変調して図17の(c)に示すようなV字状光強度分布を持ったパルスレーザ光12を出射する。V字状光強度分布を持ったパルスレーザ光12は、結像光学系に入射する。結像光学系は、V字状光強度分布を持ったパルスレーザ光12を被処理基板8に結像させる。被処理基板8に入射したレーザ光の一部は反射し、他の一部は光吸収性キャップ層18に吸収されて図2(a)に示すように入射光の光強度分布に相当する温度分布でキャップ層18が発熱し、他の一部は半導体層17に吸収されて半導体層17が発熱する。半導体層17において照射領域の一部は溶融し、パルスレーザ光が遮断した後の冷却過程において結晶化領域を形成する。   The homogenizer 5 converts the incident pulse laser beam into a laser beam having a uniform light intensity within the plane. The uniformized laser light is incident on the phase shifter 6. The phase shifter 6 modulates the phase of incident light and emits pulsed laser light 12 having a V-shaped light intensity distribution as shown in FIG. The pulsed laser beam 12 having a V-shaped light intensity distribution enters the imaging optical system. The imaging optical system forms an image of the pulse laser beam 12 having a V-shaped light intensity distribution on the substrate 8 to be processed. A part of the laser light incident on the substrate 8 to be processed is reflected, and the other part is absorbed by the light-absorbing cap layer 18 so as to correspond to the light intensity distribution of the incident light as shown in FIG. Due to the distribution, the cap layer 18 generates heat, and the other part is absorbed by the semiconductor layer 17 and the semiconductor layer 17 generates heat. A part of the irradiation region in the semiconductor layer 17 is melted, and a crystallization region is formed in the cooling process after the pulse laser beam is blocked.

このエキシマレーザ発振器2の出射光路には、図示しないレーザ光量を所望の光量に調整するためのアッテネータが設けられる。このアッテネータの出射光路には、凹レンズ3および凸レンズ4を介してホモジナイザ5が設けられている。ホモジナイザ5は、照射領域におけるパルスレーザ光12の面内光強度分布を均一化する機能を備えている。すなわち、ホモジナイザ5は、通過するパルスレーザ光12の位相シフタ6への入射角度と光強度をホモジナイズ(均一化)するための光学系である。   The exit optical path of the excimer laser oscillator 2 is provided with an attenuator for adjusting a laser light amount (not shown) to a desired light amount. A homogenizer 5 is provided on the outgoing optical path of the attenuator via a concave lens 3 and a convex lens 4. The homogenizer 5 has a function of making the in-plane light intensity distribution of the pulse laser beam 12 uniform in the irradiation region. That is, the homogenizer 5 is an optical system for homogenizing (homogenizing) the incident angle and light intensity of the passing pulse laser beam 12 to the phase shifter 6.

さらに、ホモジナイズされたパルスレーザ光12は、図17(a)(b)に示す位相シフタ6により光強度変調される。位相シフタ6は、用いるレーザ光の波長に対して透明な材料例えば石英ガラスに凹凸面を形成することにより光強度が均一化された入射レーザ光を位相変調して横方向に結晶化するための光強度分布光を出射する光学系である。その結果、例えば単調増加と単調減少を繰り返す繰り返しパターンの光強度分布が、被処理基板8表面に形成される。本実施例においては、位相シフタ6として、図17(a)に示すような位相シフタ6により図17(c)に示すように、ボトムの相対強度0.2、トップの相対強度1、周期32μmのV字型の光強度分布を被処理基板8の表面上に形成するものを用いた。   Further, the homogenized pulse laser beam 12 is subjected to light intensity modulation by the phase shifter 6 shown in FIGS. The phase shifter 6 is used to phase-modulate incident laser light having a uniform light intensity by forming an uneven surface on a material transparent to the wavelength of the laser light to be used, such as quartz glass, and to crystallize it laterally. This is an optical system for emitting light intensity distribution light. As a result, for example, a light intensity distribution having a repeating pattern that repeats monotonous increase and monotonous decrease is formed on the surface of the substrate 8 to be processed. In this embodiment, as the phase shifter 6, as shown in FIG. 17C, the phase shifter 6 as shown in FIG. 17A has a bottom relative strength of 0.2, a top relative strength of 1, and a period of 32 μm. The V-shaped light intensity distribution is formed on the surface of the substrate 8 to be processed.

位相シフタ6で位相変調(光強度変調)されたパルスレーザ光12は、プロジェクションレンズ7に入射する。プロジェクションレンズ7は、位相シフタ6の像を被処理基板8の上面に結像させるように設けられている。プロジェクションレンズ7は、等倍、縮小例えば縮小された像の縮小率が1/5の光学系である。例えば、位相シフタ6の照射面の面積を100mmとすると、対応する投射像は、4mmとなる。 The pulsed laser light 12 that has undergone phase modulation (light intensity modulation) by the phase shifter 6 enters the projection lens 7. The projection lens 7 is provided so as to form an image of the phase shifter 6 on the upper surface of the substrate 8 to be processed. The projection lens 7 is an optical system in which the reduction ratio of a reduced image, for example, a reduced image is 1/5. For example, if the area of the irradiation surface of the phase shifter 6 is 100 mm 2 , the corresponding projection image is 4 mm 2 .

載置台9は、XYZθステージ10の上に搭載され、水平面内でX軸,Y軸方向にそれぞれ可動で、かつ水平面に直交するZ軸方向に可動であるとともに、Z軸まわりにθ回転可能である。XYZθステージ10の電源回路はコントローラ11の出力部に接続され、X軸駆動機構、Y軸駆動機構、Z軸駆動機構、θ回転駆動機構がそれぞれ制御されるようになっている。これらを各方向に移動させて結晶化用光学系に対して被処理基板8を高精度に位置合わせすることができる。エキシマレーザ発振器2の電源回路は、コントローラ11の出力部に接続され、パルスレーザ光12の発振タイミング、パルス間隔、出力の大きさなどが制御されるようになっている。   The mounting table 9 is mounted on an XYZθ stage 10, is movable in the X-axis and Y-axis directions in the horizontal plane, is movable in the Z-axis direction orthogonal to the horizontal plane, and is rotatable about the Z-axis. is there. The power supply circuit of the XYZθ stage 10 is connected to the output unit of the controller 11 so that the X-axis drive mechanism, the Y-axis drive mechanism, the Z-axis drive mechanism, and the θ-rotation drive mechanism are controlled. By moving these in each direction, the substrate 8 to be processed can be aligned with high accuracy with respect to the crystallization optical system. The power supply circuit of the excimer laser oscillator 2 is connected to the output section of the controller 11 so that the oscillation timing, pulse interval, output magnitude, etc. of the pulse laser beam 12 are controlled.

コントローラ11は、予め記憶されたプログラムにより被処理基板8を載置台9の予め定められた位置に搬送制御し、被処理基板8を仮固定例えば静電チャック又はバキュームチャックの制御をする。コントローラ11は、仮固定された被処理基板8を予め定められた手順で位置合わせする。コントローラ11は、予め記憶された被処理基板8の結晶化位置情報により被処理基板8を移動制御する。   The controller 11 controls the conveyance of the substrate to be processed 8 to a predetermined position on the mounting table 9 by a program stored in advance, and controls the substrate 8 to be temporarily fixed, for example, an electrostatic chuck or a vacuum chuck. The controller 11 aligns the temporarily fixed substrate 8 to be processed according to a predetermined procedure. The controller 11 controls the movement of the substrate to be processed 8 based on the crystallization position information of the substrate to be processed 8 stored in advance.

また、コントローラ11は、エキシマレーザ発振器2を発振させるための制御をする。出射するパルスレーザ12は、例えばパルス幅例えば30nsecである。   Further, the controller 11 performs control for causing the excimer laser oscillator 2 to oscillate. The emitted pulse laser 12 has a pulse width of, for example, 30 nsec.

以下、本発明の種々の実施例を説明する。   Various embodiments of the present invention will be described below.

(実施例1)
本実施例の被処理基板8は、図17(d)に示すように、基板15例えばガラス基板上に、下地保護膜16、非単結晶半導体層膜17例えばアモルファスシリコン膜およびキャップ層18例えば光吸収性のSiOx膜がこの順に積層されている。キャップ層膜18は、結晶化用レーザ光に対して光吸収性を有し、低いフルエンスで長い横方向成長距離を得ることを可能にする。 このような被処理基板8は、次のようにして作製される。
Example 1
As shown in FIG. 17 (d), the substrate 8 to be processed of the present embodiment has a base protective film 16, a non-single crystal semiconductor layer film 17 such as an amorphous silicon film, and a cap layer 18 such as light on a substrate 15 such as a glass substrate. Absorbable SiOx films are stacked in this order. The cap layer film 18 has a light absorptivity with respect to the crystallization laser beam, and makes it possible to obtain a long lateral growth distance with a low fluence. Such a substrate 8 to be processed is manufactured as follows.

先ず、基板15の上に下地保護膜16となる絶縁層を形成する。基板15には、ガラス基板、石英基板、プラスチック基板などの絶縁基板の他に、表面に絶縁被膜が形成された金属基板、シリコン基板またはセラミック基板などを適用することが可能である。下地保護膜16は、膜厚50〜2000nm、例えば100nmの二酸化シリコン膜をプラズマ化学気相成長法で成膜する。   First, an insulating layer to be the base protective film 16 is formed on the substrate 15. As the substrate 15, in addition to an insulating substrate such as a glass substrate, a quartz substrate, or a plastic substrate, a metal substrate, a silicon substrate, a ceramic substrate, or the like having an insulating film formed on the surface can be applied. As the base protective film 16, a silicon dioxide film having a film thickness of 50 to 2000 nm, for example, 100 nm is formed by plasma chemical vapor deposition.

次いで、下地保護膜16の上に非単結晶半導体層17として非晶質シリコン膜を成膜する。非晶質シリコン膜の成膜法は、例えばSiHガスとHガスを用いたプラズマ化学気相成長法によって膜厚100nmの非晶質Si膜を成膜する。 Next, an amorphous silicon film is formed as the non-single-crystal semiconductor layer 17 on the base protective film 16. As a method for forming an amorphous silicon film, an amorphous Si film having a thickness of 100 nm is formed by plasma chemical vapor deposition using, for example, SiH 4 gas and H 2 gas.

次に、光吸収性キャップ層としてキャップ層18、例えば光吸収性SiOx膜(xは2未満)を形成する。このSiOx膜は、例えば、SiHガスとNOガスを用いたプラズマ化学気相成長法によって成膜する。SiOx膜の光学定数Ncap(複素屈折率Ncap)は、成膜の際に例えばSiHガスとNOガスの流量比を変化させることにより選択制御することができる。また、膜厚dcapは成膜時間により制御する。後述の脱水素工程後にエリプソメトリーにより測定、解析した結果、本実施例ではNcap=1.481−0.0054i(屈折率n=1.481、iは虚数単位、消衰係数kcap=0.0054)となった。また、膜厚dcapは面内むらを含めて454±10nmの範囲となった。このときに基板15の表面でのレーザ光の反射率Rは、この条件でのキャップ膜厚dcap−反射率曲線においてほぼ極小値であり、また吸収比率rの値は0.21である。これらの値は図4、図8、図12、図14における適正な範囲にある。 Next, a cap layer 18, for example, a light-absorbing SiOx film (x is less than 2) is formed as a light-absorbing cap layer. This SiOx film is formed by, for example, a plasma chemical vapor deposition method using SiH 4 gas and N 2 O gas. The optical constant N cap (complex refractive index N cap ) of the SiOx film can be selectively controlled by changing the flow rate ratio of, for example, SiH 4 gas and N 2 O gas during film formation. The film thickness d cap is controlled by the film formation time. As a result of measurement and analysis by ellipsometry after the dehydrogenation step described later, in this example, N cap = 1.481−0.0054i (refractive index n = 1.481, i is an imaginary unit, extinction coefficient k cap = 0 .0054). Further, the film thickness d cap was in a range of 454 ± 10 nm including in-plane unevenness. At this time, the reflectance R of the laser beam on the surface of the substrate 15 is almost a minimum value in the cap film thickness d cap -reflectance curve under this condition, and the value of the absorption ratio r is 0.21. These values are in an appropriate range in FIGS. 4, 8, 12, and 14.

下地保護膜16は、基板15から非単結晶半導体層17への不純物の滲透を防止し、非晶質半導体膜17の結晶化過程で発生する熱から基板15を保護する材料である。下地保護膜16は、1層に限らず2層以上であってもよい。特に、基板15からの不純物の浸透を防止するには、例えば基板15上にSiNx層を成膜し、さらにSiO層を成膜する構成が有効である。非単結晶半導体層膜17は結晶化の対象となる膜であり、例えば膜厚30nm〜200nmの非晶質シリコンからなる。 The base protective film 16 is a material that prevents the penetration of impurities from the substrate 15 to the non-single-crystal semiconductor layer 17 and protects the substrate 15 from heat generated during the crystallization process of the amorphous semiconductor film 17. The base protective film 16 is not limited to one layer but may be two or more layers. In particular, in order to prevent the permeation of impurities from the substrate 15, for example, a configuration in which a SiNx layer is formed on the substrate 15 and a SiO 2 layer is further formed is effective. The non-single-crystal semiconductor layer film 17 is a film to be crystallized, and is made of, for example, amorphous silicon having a film thickness of 30 nm to 200 nm.

次いで、基板15上に形成した薄膜16〜18の脱水素処理を行なう。この脱水素処理は、例えば窒素雰囲気で570℃×2時間の加熱処理である。このようにして被処理基板8が形成される。   Next, a dehydrogenation process is performed on the thin films 16 to 18 formed on the substrate 15. This dehydrogenation treatment is, for example, a heat treatment at 570 ° C. × 2 hours in a nitrogen atmosphere. In this way, the substrate 8 to be processed is formed.

本実施例では図16に示す結晶化装置を用いた。また、位相シフタは、図17(c)に示す光強度分布を基板表面上において形成する、図17(a)(b)に示す面積比(デューティ)変調型位相シフタ6を用いた。   In this example, the crystallization apparatus shown in FIG. 16 was used. As the phase shifter, the area ratio (duty) modulation type phase shifter 6 shown in FIGS. 17A and 17B, which forms the light intensity distribution shown in FIG. 17C on the substrate surface, was used.

本実施例では、コントローラ11により基板15表面上における入射レーザフルエンスを0.51J/cm2に制御してパルスレーザ光12を出射した。 In this example, the controller 11 controlled the incident laser fluence on the surface of the substrate 15 to 0.51 J / cm 2 and emitted the pulsed laser light 12.

パルスレーザ光を1ショット照射後に、コントローラ11は、被処理基板8の載った載置台9を予め記憶されたプログラムにより自動的に所定ピッチ距離だけ平行移動させ、エキシマレーザ発振器2を制御して、次のショットのパルスレーザ光12を被処理基板8に照射した。このように連続的にステップ&リピートさせて、非晶質シリコン膜の予め定められた素子形成領域に次々に結晶化した。   After irradiating one shot of pulsed laser light, the controller 11 automatically translates the mounting table 9 on which the substrate 8 to be processed 8 is moved in parallel by a predetermined pitch distance according to a program stored in advance, and controls the excimer laser oscillator 2. The substrate 8 to be processed was irradiated with a pulse laser beam 12 of the next shot. In this manner, the step and repeat were continuously performed, and the amorphous silicon film was crystallized one after another in a predetermined element formation region.

被処理基板8上のエンドポイントが検出されると、レーザ照射を停止し、載置台9とともに被処理基板8をホーム位置に戻し、結晶化処理を終了する。次回からは結晶化装置の主スイッチをONすると、自動的にコントローラ11が装置パラメータのデータ読み出しを行い、種々の装置パラメータが一覧表となって表示装置の画面上に表示される。ここで読み出される装置パラメータは、ビームプロファイル、半導体層の膜厚、半導体層の光学定数、キャップ膜の膜厚、キャップ膜の光学定数を少なくとも含むものである。また、読み出される装置パラメータは、前回の結晶化に使用した条件を一部又は全部含むものであってもよい。   When the end point on the substrate 8 to be processed is detected, the laser irradiation is stopped, the substrate 8 together with the mounting table 9 is returned to the home position, and the crystallization process is completed. From the next time, when the main switch of the crystallization apparatus is turned on, the controller 11 automatically reads out apparatus parameter data, and various apparatus parameters are displayed as a list on the screen of the display apparatus. The apparatus parameters read here include at least the beam profile, the thickness of the semiconductor layer, the optical constant of the semiconductor layer, the thickness of the cap film, and the optical constant of the cap film. Further, the read apparatus parameters may include a part or all of the conditions used for the previous crystallization.

このような結晶化工程は、エキシマレーザ発振器2と被処理基板8とを相対的に移動例えば、コントローラ11がXYZθステージ10を移動させることにより非晶質半導体層17の予め定められた領域を連続的又は間欠的に全面にわたって行われる。   In such a crystallization process, the excimer laser oscillator 2 and the substrate to be processed 8 are moved relative to each other. For example, the controller 11 moves the XYZθ stage 10 to continuously move a predetermined region of the amorphous semiconductor layer 17. Or intermittently over the entire surface.

結晶化領域は図18に示すような組織となった。横方向成長領域の結晶粒103は粒長8.7μmと十分長くなり、目的とする大結晶粒アレイが照射領域全面に均一に形成された。   The crystallized region has a structure as shown in FIG. The crystal grains 103 in the laterally grown region were sufficiently long with a grain length of 8.7 μm, and the intended large crystal grain array was uniformly formed on the entire irradiated region.

(実施例2)
本実施例2においても、実施例1と同様に図16に示す結晶化装置1を用いた。また、位相シフタも実施例1と同様に図17(a)(b)に示す面積比(デューティ)変調型位相シフタ6を用いた。
(Example 2)
In Example 2 as well, the crystallization apparatus 1 shown in FIG. Further, the area ratio (duty) modulation type phase shifter 6 shown in FIGS. 17A and 17B was used as the phase shifter as in the first embodiment.

被処理基板8は次のように作製した。ガラス基板15上に下地保護膜16として、SiNx層を200nm、さらにSiO層を200nm、プラズマ化学気相成長法で成膜した。 The substrate 8 to be processed was produced as follows. A SiNx layer having a thickness of 200 nm and a SiO 2 layer having a thickness of 200 nm were formed as a base protective film 16 on the glass substrate 15 by a plasma chemical vapor deposition method.

下地保護膜16の上に非単結晶半導体層17として、SiHガスとHガスを用いたプラズマ化学気相成長法によって非晶質シリコン膜を50nm成膜した。 An amorphous silicon film having a thickness of 50 nm was formed as a non-single crystal semiconductor layer 17 on the base protective film 16 by a plasma chemical vapor deposition method using SiH 4 gas and H 2 gas.

次に光吸収性キャップ層18として、SiHガスとNOガスを用いた上記プロセスでプラズマ化学気相成長法によってSiOx膜を成膜した。SiOx膜の光学定数Ncap(複素屈折率Ncap)は、成膜の際にSiHガスとNOガスの流量比を変化させることにより制御した。また、膜厚dcapは成膜時間により制御した。脱水素工程後にエリプソメトリーにより測定、解析した結果、本実施例ではNcap=1.527−0.0106i(屈折率n=1.527、iは虚数単位、消衰係数kcap=0.0106)となった。また、膜厚dcapは面内むらを含めて442±10nmの範囲となった。このときに基板表面でのレーザ光の反射率Rは、この条件でのキャップ膜厚dcap−反射率R曲線においてほぼ極小値であり、また、光吸収比率rの値は0.34である。これらの値は図6、図8、図13、図14における適切な範囲にある。 Then as the light-absorbing cap layer 18 was formed SiOx film by plasma-enhanced chemical vapor deposition in the above process using SiH 4 gas and N 2 O gas. The optical constant N cap (complex refractive index N cap ) of the SiOx film was controlled by changing the flow rate ratio of SiH 4 gas and N 2 O gas during film formation. The film thickness d cap was controlled by the film formation time. As a result of measurement and analysis by ellipsometry after the dehydrogenation step, N cap = 1.527-0.0106i (refractive index n = 1.527, i is an imaginary unit, extinction coefficient k cap = 0.0106 in this example. ) The film thickness d cap was in the range of 442 ± 10 nm including in-plane unevenness. At this time, the reflectance R of the laser light on the substrate surface is almost a minimum value in the cap film thickness d cap -reflectance R curve under this condition, and the value of the light absorption ratio r is 0.34. . These values are in an appropriate range in FIGS. 6, 8, 13, and 14.

次いで、窒素雰囲気で570℃×2時間の加熱処理をすることにより、基板15上に形成した薄膜16〜18の脱水素処理をした。このようにして被処理基板8が形成された。   Subsequently, the thin film 16-18 formed on the board | substrate 15 was dehydrogenated by heat-processing for 570 degreeC * 2 hours in nitrogen atmosphere. In this way, the substrate 8 to be processed was formed.

結晶化に際して、コントローラ11により被処理基板8表面上における入射レーザフルエンスを0.44J/cm2に制御してパルスレーザ光12を出射した。 During crystallization, the controller 11 controlled the incident laser fluence on the surface of the substrate 8 to be processed to 0.44 J / cm 2 and emitted the pulse laser beam 12.

パルスレーザ光を1ショット照射後に、コントローラ11により、被処理基板8の載った載置台9を予め記憶されたプログラムにより自動的に所定ピッチ距離だけ平行移動させ、エキシマレーザ発振器2を制御して、次のショットのパルスレーザ光12を被処理基板8に照射した。このように連続的にステップ&リピートさせて、半導体層17例えば非晶質シリコン膜の予め定められた素子形成領域に次々に結晶化した。   After irradiation with one shot of pulsed laser light, the controller 11 automatically translates the mounting table 9 on which the substrate 8 to be processed is placed by a predetermined pitch distance according to a program stored in advance, and controls the excimer laser oscillator 2. The substrate 8 to be processed was irradiated with a pulse laser beam 12 of the next shot. In this way, the semiconductor layer 17, for example, an amorphous silicon film was crystallized one after another in a step-and-repeat manner.

結晶化領域は図18に示すような組織となった。横方向成長領域の結晶粒103は粒長8.1μmと十分長くなり、目的とする大結晶粒アレイが照射領域全面に均一に形成された。   The crystallized region has a structure as shown in FIG. The crystal grains 103 in the laterally grown region were sufficiently long with a grain length of 8.1 μm, and the intended large crystal grain array was uniformly formed on the entire irradiated region.

(実施例3)
本実施例3においても、実施例1と同様に図16に示す結晶化装置1を用いた。また、位相シフタも実施例1と同様に図17(a)(b)に示す面積比(デューティ)変調型位相シフタ6を用いた。
(Example 3)
In Example 3 as well, the crystallization apparatus 1 shown in FIG. Further, the area ratio (duty) modulation type phase shifter 6 shown in FIGS. 17A and 17B was used as the phase shifter as in the first embodiment.

被処理基板8は次のように作製した。ガラス製の基板15上に下地保護膜16として、SiNx層を200nm、さらにSiO層を200nm、プラズマ化学気相成長法で成膜した。 The substrate 8 to be processed was produced as follows. A SiNx layer having a thickness of 200 nm and a SiO 2 layer having a thickness of 200 nm were formed as a base protective film 16 on a glass substrate 15 by a plasma chemical vapor deposition method.

下地保護膜16の上に非単結晶半導体層17として、SiHガスとHガスを用いたプラズマ化学気相成長法によって非晶質シリコン膜を40nm成膜した。 An amorphous silicon film having a thickness of 40 nm was formed as a non-single crystal semiconductor layer 17 on the base protective film 16 by a plasma chemical vapor deposition method using SiH 4 gas and H 2 gas.

次に光吸収性キャップ層18として、SiHガスとNOガスを用いたプラズマ化学気相成長法によってSiOx膜を成膜した。SiOx膜の光学定数Ncap(複素屈折率Ncap)は、成膜の際にSiHガスとNOガスの流量比を変化させることにより制御した。また膜厚dcapは成膜時間により制御した。脱水素工程後にエリプソメトリーにより測定、解析した結果、本実施例ではNcap=1.540−0.0110i(屈折率n=1.540、iは虚数単位、消衰係数kcap=0.0110)となった。また、膜厚dcapは面内むらを含めて438±10nmの範囲となった。このときに基板表面でのレーザ光の反射率は、この条件でのキャップ膜厚dcap−反射率R曲線においてほぼ極小値であり、また光吸収比率rの値は0.34である。これらの値は図8と図14における適切な範囲にある。 Then as the light-absorbing cap layer 18 was formed SiOx film by plasma-enhanced chemical vapor deposition using SiH 4 gas and N 2 O gas. The optical constant N cap (complex refractive index N cap ) of the SiOx film was controlled by changing the flow rate ratio of SiH 4 gas and N 2 O gas during film formation. The film thickness d cap was controlled by the film formation time. As a result of measurement and analysis by ellipsometry after the dehydrogenation step, N cap = 1.540−0.0110i (refractive index n = 1.540, i is an imaginary unit, extinction coefficient k cap = 0.110 in this example. ) Further, the film thickness d cap was in a range of 438 ± 10 nm including in-plane unevenness. At this time, the reflectance of the laser beam on the substrate surface is almost a minimum value in the cap film thickness d cap -reflectance R curve under this condition, and the value of the light absorption ratio r is 0.34. These values are in the appropriate ranges in FIGS.

次いで、窒素雰囲気で570℃×2時間の加熱処理をすることにより、基板15上に形成した薄膜16〜18の脱水素処理をした。このようにして被処理基板8が形成された。   Subsequently, the thin film 16-18 formed on the board | substrate 15 was dehydrogenated by heat-processing for 570 degreeC * 2 hours in nitrogen atmosphere. In this way, the substrate 8 to be processed was formed.

結晶化に際して、コントローラ11により被処理基板8の表面上における入射レーザフルエンスを0.43J/cm2に制御してパルスレーザ光12を出射した。 During crystallization, the controller 11 controlled the incident laser fluence on the surface of the substrate 8 to be processed to 0.43 J / cm 2 and emitted the pulsed laser beam 12.

パルスレーザ光を1ショット照射後に、コントローラ11により、被処理基板8の載った載置台9を予め記憶されたプログラムにより自動的に所定ピッチ距離だけ平行移動させ、エキシマレーザ発振器2を制御して、次のショットのパルスレーザ光12を被処理基板8に照射した。このように連続的にステップ&リピートさせて、非晶質シリコン膜の予め定められた素子形成領域に次々に結晶化した。   After irradiation with one shot of pulsed laser light, the controller 11 automatically translates the mounting table 9 on which the substrate 8 to be processed is placed by a predetermined pitch distance according to a program stored in advance, and controls the excimer laser oscillator 2. The substrate 8 to be processed was irradiated with a pulse laser beam 12 of the next shot. In this manner, the step and repeat were continuously performed, and the amorphous silicon film was crystallized one after another in a predetermined element formation region.

結晶化領域は図18に示すような組織となった。横方向成長領域の結晶粒103は粒長8.5μmと十分長くなり、目的とする大結晶粒アレイが照射領域全面に均一に形成された。   The crystallized region has a structure as shown in FIG. The crystal grains 103 in the lateral growth region were sufficiently long with a grain length of 8.5 μm, and the intended large crystal grain array was uniformly formed on the entire irradiated region.

(実施例4)
本実施例4においても、実施例1と同様に図16に示す結晶化装置1を用いた。また、位相シフタも実施例1と同様に図17(a)(b)に示す面積比(デューティ)変調型位相シフタ6を用いた。
Example 4
In Example 4 as well, the crystallization apparatus 1 shown in FIG. Further, the area ratio (duty) modulation type phase shifter 6 shown in FIGS. 17A and 17B was used as the phase shifter as in the first embodiment.

被処理基板8は次のように作製した。ガラス基板15上に下地保護膜16として、SiNx層を200nm、さらにSiO層を200nm、プラズマ化学気相成長法で成膜した。 The substrate 8 to be processed was produced as follows. A SiNx layer having a thickness of 200 nm and a SiO 2 layer having a thickness of 200 nm were formed as a base protective film 16 on the glass substrate 15 by a plasma chemical vapor deposition method.

下地保護膜16の上に非単結晶半導体層17として、SiHガスとHガスを用いたプラズマ化学気相成長法によって非晶質シリコン膜を30nm成膜した。 An amorphous silicon film having a thickness of 30 nm was formed as a non-single-crystal semiconductor layer 17 on the base protective film 16 by a plasma chemical vapor deposition method using SiH 4 gas and H 2 gas.

次に光吸収層(キャップ層)18として、SiHガスとNOガスを用いたプラズマ化学気相成長法によってSiOx膜を成膜した。SiOx膜の光学定数Ncap(複素屈折率Ncap)は、成膜の際にSiHガスとNOガスの流量比を変化させることにより制御した。また膜厚dcapは成膜時間により制御した。脱水素工程後にエリプソメトリーにより測定、解析した結果、本実施例ではNcap=1.530−0.0110i(屈折率n=1.530、iは虚数単位、消衰係数kcap=0.0110)となった。また、膜厚dcapは面内むらを含めて395±15nmの範囲となった。このときに被処理基板8の表面でのレーザ光の反射率は、この条件でのキャップ膜厚dcap−反射率R曲線においてほぼ極大値であり、また吸収比率rの値は0.32である。これらの値は図8と図14における適切な範囲にある。 Then as a light absorbing layer (cap layer) 18 was formed SiOx film by plasma-enhanced chemical vapor deposition using SiH 4 gas and N 2 O gas. The optical constant N cap (complex refractive index N cap ) of the SiOx film was controlled by changing the flow ratio of SiH 4 gas and N 2 O gas during film formation. The film thickness d cap was controlled by the film formation time. As a result of measurement and analysis by ellipsometry after the dehydrogenation step, N cap = 1.530−0.0110i (refractive index n = 1.530, i is an imaginary unit, extinction coefficient k cap = 0.0110 in this example. ) The film thickness d cap was in the range of 395 ± 15 nm including in-plane unevenness. At this time, the reflectance of the laser beam on the surface of the substrate 8 to be processed is almost a maximum value in the cap film thickness d cap -reflectance R curve under this condition, and the value of the absorption ratio r is 0.32. is there. These values are in the appropriate ranges in FIGS.

次いで、窒素雰囲気で570℃×2時間の加熱処理をすることにより、基板15上に形成した薄膜16〜18の脱水素処理をした。このようにして被処理基板8が形成された。   Subsequently, the thin film 16-18 formed on the board | substrate 15 was dehydrogenated by heat-processing for 570 degreeC * 2 hours in nitrogen atmosphere. In this way, the substrate 8 to be processed was formed.

結晶化に際して、コントローラ11により基板表面上における入射レーザフルエンスを0.54J/cm2に制御してパルスレーザ光12を出射した。 During crystallization, the controller 11 controlled the incident laser fluence on the substrate surface to 0.54 J / cm 2 to emit pulsed laser light 12.

パルスレーザ光を1ショット照射後に、コントローラ11により、被処理基板8の載った載置台9を予め記憶されたプログラムにより自動的に所定ピッチ距離だけ平行移動させ、エキシマレーザ発振器2を制御して、次のショットのパルスレーザ光12を被処理基板8に照射した。このように連続的にステップ&リピートさせて、非晶質シリコン膜の予め定められた素子形成領域に次々に結晶化した。   After irradiation with one shot of pulsed laser light, the controller 11 automatically translates the mounting table 9 on which the substrate 8 to be processed is placed by a predetermined pitch distance according to a program stored in advance, and controls the excimer laser oscillator 2. The substrate 8 to be processed was irradiated with a pulse laser beam 12 of the next shot. In this manner, the step and repeat were continuously performed, and the amorphous silicon film was crystallized one after another in a predetermined element formation region.

結晶化領域は図18に示すような組織となった。横方向成長領域の結晶粒は粒長8.0μmと十分長くなり、目的とする大結晶粒アレイが照射領域全面に均一に形成された。   The crystallized region has a structure as shown in FIG. The crystal grains in the lateral growth region were sufficiently long with a grain length of 8.0 μm, and the intended large crystal grain array was uniformly formed on the entire irradiated region.

(実施例5)
本実施例5においては光吸収性キャップ層18にSiNx膜を採用した。図19は、基板15上に直接または下地保護膜16を介して半導体層17としてアモルファスSi膜が設けられ、この半導体層17上に光吸収性キャップ層18としてSiNx膜が設けられた試料構造の被処理基板8に、大気中で波長λ=308nmのレーザ光を光吸収性キャップ層18の側から照射した場合における、キャップ層18であるSiNx膜の膜厚とSiNx膜表面での反射率との関係を示している。また、図20は、同じ条件におけるキャップ層18のSiNx膜の膜厚とキャップ膜の光吸収比率rとの関係を示している。本実施例では、キャップ層18のSiNx膜の光学定数はNcap=2.000−0.0200i(屈折率n=2.000、iは虚数単位、消衰係数kcap=0.0200)、アモルファスSi膜の光学定数はNcap=3.600−3.5400i(屈折率n=3.600、iは虚数単位、消衰係数kcap=3.5400)であり、図19および図20ともに、これらの値から計算した。
(Example 5)
In Example 5, a SiNx film was used for the light absorbing cap layer 18. FIG. 19 shows a sample structure in which an amorphous Si film is provided as a semiconductor layer 17 on a substrate 15 directly or via a base protective film 16, and a SiNx film is provided as a light absorbing cap layer 18 on the semiconductor layer 17. The film thickness of the SiNx film that is the cap layer 18 and the reflectance on the surface of the SiNx film when the substrate 8 is irradiated with laser light having a wavelength λ = 308 nm from the light-absorbing cap layer 18 side in the atmosphere. Shows the relationship. FIG. 20 shows the relationship between the thickness of the SiNx film of the cap layer 18 and the light absorption ratio r of the cap film under the same conditions. In this embodiment, the optical constant of the SiNx film of the cap layer 18 is Ncap = 2.000-0.0200i (refractive index n = 2.000, i is an imaginary unit, extinction coefficient kcap = 0.0200), amorphous Si The optical constant of the film is Ncap = 3.600-3.5400i (refractive index n = 3.600, i is an imaginary unit, extinction coefficient kcap = 3.5400). Both of these values are shown in FIGS. Calculated from

図10のSiOx膜を光吸収性キャップ層18に採用した場合と異なり、図19のSiNx膜の場合は屈折率が2.000と高いことにより反射率Rの周期は短くなり、極大値と極小値との差が大きくなる。すなわちSiNx膜を採用する場合には、膜厚むらのマージンが狭くなる。本実施例ではSiNx膜厚150nmを狙いとした。図19から、この膜厚で反射率Rは極大値となり、図20から吸収比率rは0.21となる。図4と図5に示すように、r=0.21はa−Si層の膜厚が100nmの場合における最大粒長条件に近い。   Unlike the case where the SiOx film of FIG. 10 is used for the light-absorbing cap layer 18, the SiNx film of FIG. 19 has a high refractive index of 2.000, so that the period of the reflectance R is shortened, and the maximum value and the minimum value are reduced. The difference from the value becomes larger. That is, when the SiNx film is employed, the margin of the film thickness unevenness is narrowed. In this embodiment, the SiNx film thickness is 150 nm. From FIG. 19, the reflectance R becomes a maximum value at this film thickness, and from FIG. 20, the absorption ratio r is 0.21. As shown in FIGS. 4 and 5, r = 0.21 is close to the maximum grain length condition when the film thickness of the a-Si layer is 100 nm.

本実施例においても、実施例1と同様に図16に示す結晶化装置を用いた。また、位相シフタも同様に、ボトムの相対強度0.2、トップの相対強度1、周期32μmのV字型の光強度分布を被処理基板8の表面上において形成する、図17(a)(b)に示すものを用いた。   Also in this example, the crystallization apparatus shown in FIG. Similarly, in the phase shifter, a V-shaped light intensity distribution having a bottom relative intensity of 0.2, a top relative intensity of 1, and a period of 32 μm is formed on the surface of the substrate 8 to be processed. The one shown in b) was used.

被処理基板8は次のように作製した。ガラス製の基板15上に下地保護膜16として、SiNx層を厚さ例えば200nm、さらにSiO2層を厚さ例えば200nm、プラズマ化学気相成長怯で成膜した。下地保護膜16の上に非単結晶質半導体層膜17として、SiH4ガスとH2ガスを用いたプラズマ化学気相成長法によって非晶質シリコン膜(a−Si膜)を厚さ例えば100nm成膜した。 The substrate 8 to be processed was produced as follows. A SiNx layer having a thickness of 200 nm, for example, and a SiO 2 layer having a thickness of 200 nm, for example, were formed as a base protective film 16 on a glass substrate 15 by plasma enhanced chemical vapor deposition. An amorphous silicon film (a-Si film) having a thickness of, for example, 100 nm is formed as a non-single crystalline semiconductor layer film 17 on the base protective film 16 by plasma chemical vapor deposition using SiH 4 gas and H 2 gas. A film was formed.

次に、光吸収キャップ層18として、SiH4ガスとNH3ガスとN2ガスを用いたプラズマ化学気相成長法によってSiNx膜を成膜した。SiNx膜の光学定数Ncap(複素屈折率Ncap)は、成膜の際にSiH4ガスとNH3ガスとN2ガスの流量比を変化させることにより制御した。また、膜厚dcapは成膜時間により制御した。 Then, as the light-absorbing cap layer 18 was formed SiNx film by plasma chemical vapor deposition using SiH 4 gas and NH 3 gas and N 2 gas. The optical constant N cap (complex refractive index N cap ) of the SiNx film was controlled by changing the flow ratio of SiH 4 gas, NH 3 gas, and N 2 gas during film formation. The film thickness d cap was controlled by the film formation time.

次いで、窒素雰囲気で570℃×2時間の加熱処理をすることにより、基板15上に形成した簿薄膜16〜18の脱水素処理をした。このようにして被処理基板8が形成された。   Next, the book thin films 16 to 18 formed on the substrate 15 were dehydrogenated by heat treatment at 570 ° C. for 2 hours in a nitrogen atmosphere. In this way, the substrate 8 to be processed was formed.

脱水素工程後にエリプソメトリーにより測定し、解析した結果、本実施例ではNcap=2.000−0.0200i(屈折率n=2.000、iは虚数単位、消衰係数kcap=0.0200)となった。また、膜厚dcapは面内むらを含めて150±10nmの範囲となった。このときに被処理基板8表面でのレーザ光の反射率Rは、この条件でのキャップ膜厚dcap−反射率R曲線においてほぼ極大値であり、また光吸収比率rの値は0.21である。これらの値は図4における適切な範囲にある。結晶化に際しては、コントローラ11により被処理基板8の表面上における入射レーザフルエンスを0.65J/cm2に制御してパルスレーザ光12を出射した。 As a result of measurement and analysis by ellipsometry after the dehydrogenation step, Ncap = 2.000-0.0200i (refractive index n = 2.000, i is an imaginary unit, extinction coefficient kcap = 0.0200) in this example. It became. The film thickness dcap was in the range of 150 ± 10 nm including in-plane unevenness. At this time, the reflectance R of the laser beam on the surface of the substrate to be processed 8 is almost a maximum value in the cap film thickness dcap-reflectance R curve under this condition, and the value of the light absorption ratio r is 0.21. is there. These values are in the appropriate range in FIG. During crystallization, the controller 11 controlled the incident laser fluence on the surface of the substrate to be processed 8 to 0.65 J / cm 2 to emit pulsed laser light 12.

パルスレーザ光を1ショット照射後に、コントローラ11により、被処理基板8の載った載置台9を予め記憶されたプログラムにより自動的に所定ピッチ距離だけ平行移動させ、エキシマレーザ装置2を制御して、次のショットのパルスレーザ光12を被処理基板8に照射した。このように連続的にステップ&リピートさせて、非晶質シリコン膜の予め定められた素子形成領域に次々にパルスレーザ光を1ショット照射して結晶化した。   After irradiating one shot of pulsed laser light, the controller 11 automatically moves the mounting table 9 on which the substrate 8 to be processed is placed in parallel by a predetermined pitch distance according to a previously stored program, and controls the excimer laser device 2. The substrate 8 to be processed was irradiated with a pulse laser beam 12 of the next shot. In this way, by stepping and repeating continuously, a predetermined element formation region of the amorphous silicon film was successively irradiated with one shot of pulsed laser light to be crystallized.

結晶化領域は図18に示すような組織となった。横方向結晶成長領域の結晶核101から横方向に結晶成長した結晶粒103は粒長8.0μmと十分長くなり、目的とする大結晶粒アレイが照射領域全面に均一に形成された。   The crystallized region has a structure as shown in FIG. The crystal grains 103 laterally grown from the crystal nuclei 101 in the lateral crystal growth region were sufficiently long with a grain length of 8.0 μm, and the intended large crystal grain array was uniformly formed on the entire irradiated region.

(実施例6)
本実施例6では、本発明に基づいた光強度分布の設計方法について述べる。図21(a)(b)はa−Si膜(膜厚100nm)の場合における光強度分布の設計を示している。例えば光吸収性キャップ層18の光吸収比率r値を0.22付近に設定すると、図4から最も大粒径化しやすい条件となる。この条件で入射可能な実効光強度Ieffは0.45J/cm2、a−Si層が溶融する実効光強度すなわち横方向成長を開始する実効光強度Ieffは0.27J/cm2である。図21(a)(b)に示すように、光強度分布のトップ位置Tを0.45J/cm2、ボトム位置Bを0.27J/cm2よりもわずかに低い、例えば0.22J/cm2程度に設定すると、充填率の高い細長い1次元成長結晶粒アレイや2次元的に成長した大粒径結晶粒アレイを作製できる。
(Example 6)
In the sixth embodiment, a light intensity distribution designing method based on the present invention will be described. FIGS. 21A and 21B show the design of the light intensity distribution in the case of an a-Si film (film thickness 100 nm). For example, when the light absorption ratio r value of the light-absorbing cap layer 18 is set to around 0.22, the condition that facilitates the largest particle diameter is obtained from FIG. The effective light intensity Ieff that can be incident under this condition is 0.45 J / cm 2 , and the effective light intensity Ieff at which the a-Si layer melts, that is, the lateral light growth starts, is 0.27 J / cm 2 . As shown in FIGS. 21A and 21B, the top position T of the light intensity distribution is 0.45 J / cm 2 and the bottom position B is slightly lower than 0.27 J / cm 2 , for example, 0.22 J / cm 2. When it is set to about 2 , it is possible to produce a long and narrow one-dimensionally grown crystal grain array with a high filling rate or a two-dimensionally grown large grain crystal grain array.

(実施例7)
次に、結晶化された領域に薄膜トランジスタ(TFT)を構成する製造方法について図22を参照して説明する。上述の結晶化方法により大結晶粒化した半導体膜をもつ被処理基板8を利用して薄膜トランジスタを作製した。
(Example 7)
Next, a manufacturing method for forming a thin film transistor (TFT) in the crystallized region will be described with reference to FIG. A thin film transistor was manufactured by using the substrate 8 to be processed having a semiconductor film which was crystallized by the above crystallization method.

絶縁体または半導体からなる基板15、例えば低アルカリガラス基板上に下地保護膜16を形成する。下地保護膜16は、二酸化シリコン(SiO2)または窒化シリコンを主成分として含む絶縁膜、例えば膜厚300nmの二酸化シリコン膜である。下地保護膜16は、ガラス基板に密接して形成されていることが好ましい。上記下地保護膜16は、基板15例えばガラス基板から非晶質半導体膜に不純物が拡散しないように阻止する作用をする膜である。 A base protective film 16 is formed on a substrate 15 made of an insulator or a semiconductor, for example, a low alkali glass substrate. The base protective film 16 is an insulating film containing silicon dioxide (SiO 2 ) or silicon nitride as a main component, for example, a silicon dioxide film having a thickness of 300 nm. The base protective film 16 is preferably formed in close contact with the glass substrate. The base protective film 16 is a film that functions to prevent impurities from diffusing from the substrate 15, for example, a glass substrate, into the amorphous semiconductor film.

下地保護膜16の上に非晶質半導体膜又は非単結晶半導体の上記非晶質半導体膜として、例えば非晶質シリコン膜を成膜する。非晶質シリコン膜は、例えばプラズマ化学気相成長法によって成膜した膜厚例えば100nmの非晶質Si膜である。   For example, an amorphous silicon film is formed on the base protective film 16 as the amorphous semiconductor film or the non-single-crystal semiconductor amorphous semiconductor film. The amorphous silicon film is an amorphous Si film having a thickness of 100 nm, for example, formed by plasma chemical vapor deposition.

非晶質シリコン膜上に光吸収特性を有するキャップ(絶縁)層膜18を形成して、被処理基板8を形成する。この被処理基板8に、例えば図3(b)と図17(c)に示す複数の断面逆三角形状ピークパターンを有する光強度分布のパルスレーザ光を照射して結晶化工程を終了する。   A substrate (processed substrate 8) is formed by forming a cap (insulating) layer film 18 having light absorption characteristics on the amorphous silicon film. The substrate 8 is irradiated with a pulse laser beam having a light intensity distribution having a plurality of cross-sectional inverted triangular peak patterns shown in FIGS. 3B and 17C, for example, and the crystallization process is completed.

次に、結晶化した非晶質半導体膜上のキャップ(絶縁)層18をエッチングにより除去する。次に、露出した非晶質半導体膜の結晶化された領域に位置合わせして半導体回路例えば図22に示す薄膜トランジスタ35を次のようにして製造する。まず活性領域の形状を規定するためにフォトリソグラフィを用いてパターニングし、平面視野内でチャネル領域36およびソース領域37およびドレイン領域38のそれぞれに略対応する予め定められた所定パターンのSiアイランド39を形成した。このとき、チャネル領域36は、上記結晶化された領域に形成される。   Next, the cap (insulating) layer 18 on the crystallized amorphous semiconductor film is removed by etching. Next, a semiconductor circuit, for example, a thin film transistor 35 shown in FIG. 22 is manufactured as follows in alignment with the crystallized region of the exposed amorphous semiconductor film. First, in order to define the shape of the active region, patterning is performed using photolithography, and a predetermined predetermined pattern of Si islands 39 substantially corresponding to the channel region 36, the source region 37, and the drain region 38 are formed in a planar field of view. Formed. At this time, the channel region 36 is formed in the crystallized region.

次に、チャネル領域36、ソース領域37およびドレイン領域38上にゲート絶縁膜40を形成する。このゲート絶縁膜40は、二酸化シリコンあるいは酸窒化シリコン(SiON)を主成分とする材料で、厚さ10〜200nmの二酸化シリコン膜、あるいは30〜500nmの酸窒化シリコン膜である。本実施例では、シリコンに接する側として3nmの二酸化シリコン膜41を、その上側にプラズマCVD法で、シランガスとアンモニアガス、笑気ガスを原料とした酸窒化シリコン膜42(SiON膜)を50nmの厚さで形成してゲート絶縁膜40とした。2層とした理由は、シリコンの界面側では界面準位密度の低い二酸化シリコン膜41を、上側はリーク電流を小さくするために誘電率の高いSiON膜42を用いたものであるが、これに限定されるものではなく、1層のみでも本発明の趣旨は逸脱しない。また、本実施例では示していないが、ゲート絶縁膜40の下側の二酸化シリコン膜41として酸素プラズマなどで島状のSiアイランド39の表面を酸化した膜を用いることも可能である。   Next, a gate insulating film 40 is formed on the channel region 36, the source region 37 and the drain region 38. The gate insulating film 40 is a material mainly composed of silicon dioxide or silicon oxynitride (SiON), and is a silicon dioxide film having a thickness of 10 to 200 nm or a silicon oxynitride film having a thickness of 30 to 500 nm. In this embodiment, a silicon dioxide film 41 having a thickness of 3 nm is formed on the side in contact with silicon, and a silicon oxynitride film 42 (SiON film) using silane gas, ammonia gas, and laughing gas as raw materials is formed on the upper side by plasma CVD. The gate insulating film 40 was formed with a thickness. The reason for the two layers is that the silicon dioxide film 41 having a low interface state density is used on the silicon interface side, and the SiON film 42 having a high dielectric constant is used on the upper side in order to reduce the leakage current. The present invention is not limited, and only one layer does not depart from the spirit of the present invention. Although not shown in this embodiment, a film obtained by oxidizing the surface of the island-shaped Si island 39 with oxygen plasma or the like can be used as the silicon dioxide film 41 below the gate insulating film 40.

次に、ゲート絶縁膜40上にゲート電極43を形成するために導電層を形成した。導電層は、Ta、Ti、W、Mo、Al等の元素を主成分とする材料を用い、スパッタ法や真空蒸着法などの公知の成膜法を用いて形成した。例えばMo−W合金とした。フォトリソグラフィを用いてゲート電極用金属層をパターニングし、所定パターンのゲート電極43を形成した。   Next, a conductive layer was formed on the gate insulating film 40 in order to form the gate electrode 43. The conductive layer was formed using a material mainly composed of elements such as Ta, Ti, W, Mo, and Al by a known film formation method such as a sputtering method or a vacuum evaporation method. For example, a Mo-W alloy was used. The gate electrode metal layer was patterned using photolithography to form a gate electrode 43 having a predetermined pattern.

次に、ゲート電極43をマスクとして不純物を注入することによりソース領域37およびドレイン領域38を形成した。例えば、pチャネル型TFTを形成する場合、イオン注入法を用いて例えばボロンイオン等のp型不純物の注入を行う。この領域のボロン濃度は、例えば1.5×1020〜3×1021cm−3となるようにした。このようにしてpチャネル型TFTのソース領域37およびドレイン領域38を構成する高濃度p型不純物領域を形成する。このとき、n型不純物の注入を行えばnチャネル型TFTが形成されることはいうまでもない。 Next, the source region 37 and the drain region 38 were formed by implanting impurities using the gate electrode 43 as a mask. For example, when forming a p-channel TFT, a p-type impurity such as boron ion is implanted using an ion implantation method. The boron concentration in this region was, for example, 1.5 × 10 20 to 3 × 10 21 cm −3 . In this way, high-concentration p-type impurity regions constituting the source region 37 and the drain region 38 of the p-channel TFT are formed. At this time, it goes without saying that an n-channel TFT is formed if n-type impurities are implanted.

次いで、イオン注入法により注入した不純物元素を活性化するために熱処理工程を行う。この工程は、ファーネスアニール法、レーザアニール法、ラピッドサーマルアニール法などの方法で行うことができる。本実施の形態では、ファーネスアニール法で活性化工程を行った。加熱処理は、窒素雰囲気中において300〜650℃の温度域で行うことが望ましく、本実施例では500℃で4時間の熱処理を行った。   Next, a heat treatment step is performed to activate the impurity element implanted by the ion implantation method. This step can be performed by methods such as furnace annealing, laser annealing, and rapid thermal annealing. In the present embodiment, the activation process is performed by furnace annealing. The heat treatment is desirably performed in a temperature range of 300 to 650 ° C. in a nitrogen atmosphere. In this example, heat treatment was performed at 500 ° C. for 4 hours.

次に、ゲート電極43およびゲート絶縁膜40の上に層間絶縁膜44を形成した。層間絶縁膜44は窒化シリコン膜、二酸化シリコン膜、窒化酸化シリコン膜またはそれらを組み合わせた積層膜で形成すれば良い。また、層間絶縁膜44の膜厚は200〜600nmとすれば良く、本実施例では400nmとした。   Next, an interlayer insulating film 44 was formed on the gate electrode 43 and the gate insulating film 40. The interlayer insulating film 44 may be formed of a silicon nitride film, a silicon dioxide film, a silicon nitride oxide film, or a laminated film combining them. Further, the film thickness of the interlayer insulating film 44 may be 200 to 600 nm, and is 400 nm in this embodiment.

次に、層間絶縁膜44における予め定められた所定の位置にコンタクトホールを開口する。そして、コンタクトホールの内部にTi,Al等の導電材料を充填してソース・ドレイン電極45,46をそれぞれ形成する。また、層間絶縁層44の表面上に導電層を形成し、この導電層を所定の形状にパターニングする。本実施例ではこのソース・ドレイン領域37,38を100nmとし、ソース・ドレイン電極45,46を、Ti膜を100nm、Tiを含むアルミニウム膜300nm、Ti膜150nmをスパッタ法で連続して形成した3層構造の積層膜とした。このようにして図22に示す薄膜トランジスタ35を形成した。   Next, a contact hole is opened at a predetermined position in the interlayer insulating film 44. Then, the contact holes are filled with a conductive material such as Ti or Al to form source / drain electrodes 45 and 46, respectively. Further, a conductive layer is formed on the surface of the interlayer insulating layer 44, and this conductive layer is patterned into a predetermined shape. In this embodiment, the source / drain regions 37 and 38 are set to 100 nm, and the source / drain electrodes 45 and 46 are successively formed by sputtering using a Ti film of 100 nm, a Ti-containing aluminum film of 300 nm, and a Ti film of 150 nm. A laminated film having a layer structure was obtained. Thus, the thin film transistor 35 shown in FIG. 22 was formed.

(実施例8)
次に、実施例1〜5により製造された結晶化半導体膜に薄膜トランジスタを形成する実施例8について図23(a)〜(d)を参照して説明する。なお、本実施例では、薄膜トランジスタ例えばNチャネル型のTFTに適用した実施例を説明する。本発明は、Nチャネル型のTFTに限定されることなく、Pチャネル型でも不純物種(ドーパント種)を変えるだけで他は実質的に同様に形成することができる。本実施例では、ボトムゲート構造のTFTの製造方法について説明する。
(Example 8)
Next, an eighth embodiment in which a thin film transistor is formed on the crystallized semiconductor film manufactured according to the first to fifth embodiments will be described with reference to FIGS. In this embodiment, an embodiment applied to a thin film transistor such as an N-channel TFT will be described. The present invention is not limited to the N channel type TFT, and the P channel type can be formed in substantially the same manner by changing the impurity species (dopant species). In this embodiment, a method for manufacturing a TFT having a bottom gate structure will be described.

図23の(a)に示すように、ガラス板のような絶縁基板60上にゲート電極用材料例えばAl,Ta,Mo,W,Cr,Cuの少なくとも1種又はこれらの合金膜を膜厚100〜300nmに形成し、この金属膜をパターニングしてボトム型のゲート電極61に加工する。   As shown in FIG. 23A, a gate electrode material such as Al, Ta, Mo, W, Cr, Cu or an alloy film thereof is formed on an insulating substrate 60 such as a glass plate with a film thickness of 100. The metal film is patterned to be processed into a bottom-type gate electrode 61.

次いで、図23の(b)に示すように、ゲート電極61および露出した絶縁基板60上にゲート絶縁膜62,63を成膜する。このゲート絶縁膜62,63は、例えば窒化膜(SiNx )と酸化膜(SiO2 )の二層構造である。ゲート絶縁膜62のゲート窒化膜は、例えばSiH4 ガスとNH3 ガスの混合物を原料気体として用い、プラズマCVD法(PE-CVD法)で成膜することができる。なお、この窒化膜の成膜は、プラズマCVDに代えて常圧CVDあるいは減圧CVDを用いても成膜することができる。 Next, as shown in FIG. 23B, gate insulating films 62 and 63 are formed on the gate electrode 61 and the exposed insulating substrate 60. The gate insulating films 62 and 63 have, for example, a two-layer structure of a nitride film (SiN x ) and an oxide film (SiO 2 ). The gate nitride film of the gate insulating film 62 can be formed by a plasma CVD method (PE-CVD method) using, for example, a mixture of SiH 4 gas and NH 3 gas as a source gas. The nitride film can also be formed by using atmospheric pressure CVD or low pressure CVD instead of plasma CVD.

窒化膜の膜厚は、例えば50nmである。窒化膜上には、ゲート絶縁膜63として酸化膜を膜厚例えば200nm成膜する。この酸化膜上に連続的に非単結晶半導体膜例えば非晶質シリコン膜53を30nm乃至200nm、例えば100nmに成膜する。また、さらに非晶質シリコン膜53上に例えばSiO2/SiOxあるいはSiOxからなるキャップ膜57を、積層膜の場合はこの順にそれぞれ、膜厚例えば30nm、420nm、SiOxの場合は例えば450nm成膜する。SiOxキャップ膜は、光吸収比率rを0.22、消衰係数kcapを0.0054とする光学定数を有するものとした。二層構造のゲート絶縁膜62,63と非晶質シリコン膜53とキャップ膜57は成膜チャンバの真空系を破らず(大気に晒すことなく)連続成膜する。 The film thickness of the nitride film is, for example, 50 nm. On the nitride film, an oxide film is formed as a gate insulating film 63 to a thickness of, for example, 200 nm. On this oxide film, a non-single crystal semiconductor film such as an amorphous silicon film 53 is formed in a thickness of 30 nm to 200 nm, for example, 100 nm. Further, a cap film 57 made of, for example, SiO 2 / SiO x or SiOx is formed on the amorphous silicon film 53 in this order in the case of a laminated film, for example, in a thickness of 30 nm, 420 nm, and in the case of SiOx, for example, 450 nm. To do. The SiOx cap film had an optical constant with a light absorption ratio r of 0.22 and an extinction coefficient k cap of 0.0054. The two-layered gate insulating films 62 and 63, the amorphous silicon film 53, and the cap film 57 are continuously formed without breaking the vacuum system of the film forming chamber (without being exposed to the atmosphere).

以上の成膜プロセスにおいてプラズマCVD法を用いた場合には、550℃の温度で窒素雰囲気中2時間程度の加熱処理により脱水素アニールし、非晶質シリコン膜53に含まれる水素を非晶質シリコン膜53から放出させることができる。このようにして結晶化用被処理基板52を製造する。   When the plasma CVD method is used in the above film formation process, dehydrogenation annealing is performed by a heat treatment in a nitrogen atmosphere at a temperature of 550 ° C. for about 2 hours, and the hydrogen contained in the amorphous silicon film 53 is converted into an amorphous state. It can be released from the silicon film 53. Thus, the to-be-processed substrate 52 for crystallization is manufactured.

次に、結晶化用被処理基板52の非晶質シリコン膜53の結晶化プロセスを行う。結晶化プロセスは、例えば図16のレーザアニール装置1を用いて実施することができる。例えば上記実施例1〜5に示した方式の方法に従って、レーザ光12を被処理基板に照射し、非晶質シリコン膜53の照射領域を結晶化する。   Next, a crystallization process of the amorphous silicon film 53 of the substrate 52 for crystallization is performed. The crystallization process can be performed using, for example, the laser annealing apparatus 1 shown in FIG. For example, the substrate to be processed is irradiated with the laser beam 12 according to the method of the method shown in the first to fifth embodiments, and the irradiated region of the amorphous silicon film 53 is crystallized.

レーザ光12としてはエキシマレーザビームを用いることができる。レーザ光12の照射領域を調整した後、照射領域に位相シフタ6の周期的なパターンを転写可能なようにレーザ光12の焦点を合わせて照射し、さらに重複しないように照射領域をずらして繰り返し1ショットずつ照射して、照射領域内の所定の面積を結晶化する。このようにして非晶質シリコン膜53の予め定められた領域が結晶化された多結晶シリコン膜65を形成する。   An excimer laser beam can be used as the laser light 12. After adjusting the irradiation area of the laser beam 12, the laser beam 12 is focused and irradiated so that the periodic pattern of the phase shifter 6 can be transferred to the irradiation area, and the irradiation area is shifted and repeated so as not to overlap. Irradiation is performed one shot at a time to crystallize a predetermined area within the irradiation region. In this way, a polycrystalline silicon film 65 in which a predetermined region of the amorphous silicon film 53 is crystallized is formed.

次いで、表面のキャップ絶縁膜57をエッチング等の方法により剥離して結晶化領域が形成された多結晶シリコン膜65の表面が露出する。多結晶シリコン膜65の結晶化された領域の表面は、上記したように例えば図18に示すような長い形状の結晶粒103からなる結晶化粒列100が形成される。この結晶化粒列100には、複数個例えば図18に示すように4個の結晶粒103に跨ってTFTのチャネル領域Cが設けられる。図18TFTでは、高い移動度特性を得るために結晶成長方向と平行な方向に電子又は正孔が移動するようにソース領域Sとドレイン領域Dが設けられている。   Next, the cap insulating film 57 on the surface is peeled off by a method such as etching to expose the surface of the polycrystalline silicon film 65 in which the crystallized region is formed. On the surface of the crystallized region of the polycrystalline silicon film 65, as described above, for example, a crystallized grain array 100 composed of long crystal grains 103 as shown in FIG. 18 is formed. In this crystallized grain array 100, a plurality of TFT channel regions C are provided across a plurality of crystal grains 103, for example, as shown in FIG. In the TFT of FIG. 18, a source region S and a drain region D are provided so that electrons or holes move in a direction parallel to the crystal growth direction in order to obtain high mobility characteristics.

図23の(c)に示すように、TFTの閾値電圧Vthを制御する目的で、所望する閾値電圧Vthを得るためのイオンインプランテーションを必要に応じて行なう。本実施例では、ボロンB+をドーズ量が5×1011〜4×1012/cm2 程度となるようにイオン注入した。この閾値電圧Vthイオンインプランテーションでは10KeVで加速されたイオンビームを用いた。 As shown in FIG. 23C, ion implantation for obtaining a desired threshold voltage Vth is performed as necessary for the purpose of controlling the threshold voltage Vth of the TFT. In this example, boron B + was ion-implanted so that the dose amount was about 5 × 10 11 to 4 × 10 12 / cm 2 . In this threshold voltage Vth ion implantation, an ion beam accelerated at 10 KeV was used.

続いて、前工程で結晶化された多結晶シリコン膜65の上に例えばプラズマCVD法でSiO2 を膜厚例えば約100nm〜300nm成膜する。本実施例では、シランガスSH4 と酸素ガスをプラズマ分解してSiO2 を堆積した。このようにして成膜されたSiO2 を所定の形状にパターニングしてストッパ膜66に加工する。 Subsequently, on the polycrystalline silicon film 65 crystallized in the previous step, SiO 2 is formed to a film thickness of, for example, about 100 nm to 300 nm, for example, by plasma CVD. In this example, silane gas SH 4 and oxygen gas were plasma decomposed to deposit SiO 2 . The SiO 2 thus formed is patterned into a predetermined shape and processed into a stopper film 66.

この場合、裏面露光技術を用いてゲート電極61と整合するようにストッパ膜66をパターニングする。ストッパ膜66の直下に位置する多結晶シリコン膜65の部分は、チャネル領域Chとして保護される。前述した様に、チャネル領域Chには、予め高い閾値電圧Vthを得るためのイオンインプランテーションによりB+イオンが比較的低ドーズ量で注入されている。   In this case, the stopper film 66 is patterned so as to be aligned with the gate electrode 61 using a backside exposure technique. The portion of the polycrystalline silicon film 65 located immediately below the stopper film 66 is protected as a channel region Ch. As described above, B + ions are implanted into the channel region Ch at a relatively low dose by ion implantation for obtaining a high threshold voltage Vth in advance.

続いて、ストッパ膜66をマスクとしてイオンドーピングにより不純物(例えばP+イオン)をシリコン膜65に注入し、LDD領域を形成する。この時のドーズ量は、例えば5×1012 〜1×1013/cm2 であり、加速電圧は例えば10KeVである。 Subsequently, an impurity (for example, P + ions) is implanted into the silicon film 65 by ion doping using the stopper film 66 as a mask to form an LDD region. The dose at this time is, for example, 5 × 10 12 to 1 × 10 13 / cm 2 , and the acceleration voltage is, for example, 10 KeV.

さらにストッパ膜66及びその両側のLDD領域を被覆するようにフォトレジストをパターニング形成した後、これをマスクとして不純物(例えばP+イオン)を高濃度で注入し、ソース領域S及びドレイン領域Dを形成する。不純物注入には、例えばイオンドーピング(イオンシャワー)を用いることができる。これは質量分離を掛けることなく電界加速で不純物を注入するものであり、本実施例では1×1015/cm2 程度のドーズ量で不純物を注入し、ソース領域S及びドレイン領域Dを形成した。イオン注入の加速電圧は例えば10KeVである。 Further, after patterning a photoresist so as to cover the stopper film 66 and the LDD regions on both sides thereof, impurities (for example, P + ions) are implanted at a high concentration using the photoresist as a mask to form the source region S and the drain region D. . For example, ion doping (ion shower) can be used for the impurity implantation. In this example, impurities are implanted by electric field acceleration without applying mass separation. In this embodiment, impurities are implanted at a dose of about 1 × 10 15 / cm 2 to form a source region S and a drain region D. . The acceleration voltage for ion implantation is, for example, 10 KeV.

なお、図示しないが、PチャネルのTFTを形成する場合には、Nチャネル型TFTの領域をフォトレジストで被覆した後、不純物をP+イオンからB+イオンに切り換えドーズ量1×1015/cm2 程度でイオンドーピングすればよい。なお、ここでは質量分離型のイオンインプランテーション装置を用いて不純物を注入してもよい。 Although not shown, in the case of forming a P-channel TFT, after covering the region of the N-channel TFT with a photoresist, the impurity is switched from P + ions to B + ions, and the dose amount is about 1 × 10 15 / cm 2. Ion doping may be used. Here, impurities may be implanted using a mass separation type ion implantation apparatus.

この後、RTA(急速熱アニール)49により、多結晶シリコン膜65に注入された不純物を活性化する。場合によっては、エキシマレーザを用いたレーザ活性化アニール(ELA)を行なっても良い。この後、上記シリコン膜65とストッパ膜66の不要な部分を同時にパターニングし、素子領域毎にTFTを分離する。   Thereafter, the impurities implanted into the polycrystalline silicon film 65 are activated by RTA (rapid thermal annealing) 49. In some cases, laser activation annealing (ELA) using an excimer laser may be performed. Thereafter, unnecessary portions of the silicon film 65 and the stopper film 66 are simultaneously patterned to separate the TFTs for each element region.

最後に図23の(d)に示すように、SiO2を約100〜200nmの厚みで成膜し、これを層間絶縁膜67とする。層間絶縁膜67の形成後、SiNxをプラズマCVD法で約200〜400nm成膜し、パシベーション膜68とする。この段階で窒素ガス又はフォーミングガス中又は真空中雰囲気下において350〜400℃程度で1時間加熱処理し、層間絶縁膜67に含まれる水素原子をシリコン膜65中に拡散させる。 Finally, as shown in FIG. 23D, SiO 2 is formed to a thickness of about 100 to 200 nm, and this is used as an interlayer insulating film 67. After the formation of the interlayer insulating film 67, SiNx is formed to a thickness of about 200 to 400 nm by the plasma CVD method to form a passivation film 68. At this stage, heat treatment is performed at about 350 to 400 ° C. for 1 hour in an atmosphere of nitrogen gas, forming gas, or vacuum to diffuse hydrogen atoms contained in the interlayer insulating film 67 into the silicon film 65.

この後、ソースS電極を形成するためのコンタクトホールを開口し、Mo,Alなどの電極材料層を100〜200nmの厚みでスパッタする。次に、電極材料層を所定の形状にパターニングして配線電極69に加工する。さらに、アクリル樹脂などからなる平坦化層70を1μm程度の厚みで塗布した後、ドレイン電極D用コンタクトホールを開口する。平坦化層70の上にITOなどからなる透明導電膜をスパッタした後、所定の形状にパターニングして画素電極71に加工する。このようにしてTFT112が製造される。   Thereafter, a contact hole for forming the source S electrode is opened, and an electrode material layer such as Mo or Al is sputtered to a thickness of 100 to 200 nm. Next, the electrode material layer is patterned into a predetermined shape and processed into the wiring electrode 69. Further, after applying a planarizing layer 70 made of acrylic resin or the like with a thickness of about 1 μm, a contact hole for the drain electrode D is opened. After a transparent conductive film made of ITO or the like is sputtered on the planarizing layer 70, it is patterned into a predetermined shape and processed into a pixel electrode 71. In this way, the TFT 112 is manufactured.

(実施例9)
次に、図24(a)〜(c)を参照して上記実施例により製造された結晶化シリコン膜にトップゲート構造のTFTの製造に適用した実施例9を説明する。先ず図24の(a)に示すように、絶縁性の基板80上にバッファ層となる二層の下地膜81,82をプラズマCVD法により連続成膜する。
Example 9
Next, with reference to FIGS. 24A to 24C, a ninth embodiment in which the crystallized silicon film manufactured according to the above-described embodiment is applied to manufacture a TFT having a top gate structure will be described. First, as shown in FIG. 24A, two layers of base films 81 and 82 to be buffer layers are continuously formed on an insulating substrate 80 by a plasma CVD method.

一層目の下地膜81はSiN膜からなり、その膜厚は100〜1000nmである。また、二層目の下地膜82はSiO2膜からなり、その膜厚は同じく100nm〜1000nmである。このSiO2膜からなる下地膜82の上に膜厚30乃至200nm、例えば50nmの非晶質シリコンからなる非単結晶シリコン膜膜53をプラズマCVD法もしくはLPCVD法により成膜する。 The first base film 81 is made of a SiN film and has a thickness of 100 to 1000 nm. In addition, the second base film 82 is made of a SiO 2 film, and the film thickness is also 100 nm to 1000 nm. A non-single crystal silicon film 53 made of amorphous silicon having a film thickness of 30 to 200 nm, for example, 50 nm is formed on the base film 82 made of this SiO 2 film by plasma CVD or LPCVD.

さらに、非単結晶シリコン膜53上にSiO2/SiOxあるいはSiOxから成るキャップ膜57を、積層膜の場合はこの順にそれぞれ、膜厚例えば30nm、420nm、SiOxの場合は例えば450nm成膜する。SiOxキャップ膜57は、光吸収比率rを0.35、消衰係数kcapを0.0100とする光学定数を有するものとした。非晶質シリコンからなる非単結晶シリコン膜53の成膜にプラズマCVD法を用いた場合には、膜中の水素を脱離させるために、窒素雰囲気中で例えば400〜450℃の条件で2時間程度アニールする。 Further, a cap film 57 made of SiO 2 / SiOx or SiOx is formed on the non-single crystal silicon film 53 in this order in the case of a laminated film, for example, in the order of 30 nm and 420 nm, and in the case of SiOx, for example, 450 nm. The SiOx cap film 57 has an optical constant with a light absorption ratio r of 0.35 and an extinction coefficient k cap of 0.0100. When the plasma CVD method is used to form the non-single-crystal silicon film 53 made of amorphous silicon, in order to desorb hydrogen in the film, it is 2 in a nitrogen atmosphere at 400 to 450 ° C., for example. Annealing for about an hour.

次に、例えば上記実施例1〜5の結晶化方法により、非晶質シリコン膜53を結晶化する。レーザ光12の照射領域を調整した後、照射領域に位相シフタ6の周期的なパターンの配列を転写可能なようにレーザ光12の焦点を合わせて照射し、さらに重複しないようにレーザ光12の照射領域をずらして繰り返し照射して、非晶質半導体薄膜53の所定の面積を結晶化する。   Next, the amorphous silicon film 53 is crystallized by, for example, the crystallization method of the first to fifth embodiments. After adjusting the irradiation area of the laser light 12, the laser light 12 is focused and irradiated so that the periodic pattern arrangement of the phase shifter 6 can be transferred to the irradiation area. The irradiation area is shifted and repeatedly irradiated to crystallize a predetermined area of the amorphous semiconductor thin film 53.

続いて、キャップ膜57をエッチング等の方法で剥離する。ここで必要ならば、上記実施例と同様に予め高い閾値電圧Vthを得るためのイオンインプランテーションを行ない、B+イオンを例えばドーズ量5×1011〜4×1012/cm2 程度で半導体薄膜4に注入する。この場合の加速電圧は10KeV程度である。 Subsequently, the cap film 57 is peeled off by a method such as etching. If necessary, ion implantation is performed in advance to obtain a high threshold voltage Vth in the same manner as in the above embodiment, and the semiconductor thin film 4 is doped with B + ions at a dose of about 5 × 10 11 to 4 × 10 12 / cm 2, for example. Inject. The acceleration voltage in this case is about 10 KeV.

続いて図24の(b)に示すように、結晶化したシリコン膜85をアイランド状にパターニングする。この上に、プラズマCVD法、常圧CVD法、減圧CVD法、ECR−CVD法、スパッタ法などでSiO2を30〜400nm成長させ、ゲート絶縁膜83とする。本実施例ではゲート絶縁膜83の厚みを100nmにした。 Subsequently, as shown in FIG. 24B, the crystallized silicon film 85 is patterned into an island shape. On this, SiO 2 is grown to 30 to 400 nm by the plasma CVD method, the atmospheric pressure CVD method, the low pressure CVD method, the ECR-CVD method, the sputtering method or the like to form the gate insulating film 83. In this embodiment, the thickness of the gate insulating film 83 is set to 100 nm.

次いで、ゲート絶縁膜83の上にAl,Ti,Mo,W,Ta,ドープト多結晶シリコンなど、あるいはこれらの合金を200〜800nmの厚みで成膜し、所定の形状にパターニングしてゲート電極88に加工する。   Next, Al, Ti, Mo, W, Ta, doped polycrystalline silicon, or the like, or an alloy thereof is formed on the gate insulating film 83 to a thickness of 200 to 800 nm, and patterned into a predetermined shape to form the gate electrode 88. To process.

次いで、図24の(b)に示すように、P+イオンを質量分離を用いたイオン注入法で結晶化シリコン膜85に注入し、LDD領域を設ける。このイオン注入はゲート電極88をマスクとして絶縁膜83の全面に対して行なう。ドーズ量は6×1012〜5×1013/cm2 である。加速電圧は例えば90KeVである。なお、ゲート電極88の直下に位置するチャネル領域Chは保護されており、Vthイオンインプランテーションで予め注入されたB+イオンがそのまま保持されている。 Next, as shown in FIG. 24B, P + ions are implanted into the crystallized silicon film 85 by ion implantation using mass separation to provide an LDD region. This ion implantation is performed on the entire surface of the insulating film 83 using the gate electrode 88 as a mask. The dose is 6 × 10 12 to 5 × 10 13 / cm 2 . The acceleration voltage is 90 KeV, for example. Note that the channel region Ch located immediately below the gate electrode 88 is protected, and B + ions previously implanted by Vth ion implantation are held as they are.

LDD領域に対するイオン注入後、ゲート電極88とその周囲を被覆するようにレジストパターンを形成し、P+イオンを質量非分離型のイオンシャワードーピング法で高濃度に注入し、ソース領域S及びドレイン領域Dを形成する。この場合のドーズ量は例えば1×1015/cm2 程度である。加速電圧は例えば90KeVである。ドーピングガスには水素希釈の20%PH3ガスを用いた。 After ion implantation into the LDD region, a resist pattern is formed so as to cover the gate electrode 88 and its periphery, and P + ions are implanted at a high concentration by a mass non-separation type ion shower doping method. Form. The dose amount in this case is, for example, about 1 × 10 15 / cm 2 . The acceleration voltage is 90 KeV, for example. As the doping gas, hydrogen diluted 20% PH 3 gas was used.

CMOS回路を形成する場合には、PチャネルTFT用のレジストパターンを形成後、ドーピングガスを5〜20%のB2 6 /H2 ガス系に切り換え、ドーズ量を1×1015〜3×1015/cm2 程度、加速電圧は例えば90KeVでイオン注入すればよい。なお、 ソース領域S及びドレイン領域Dの形成は質量分離型のイオン注入装置を用いてもよい。 In the case of forming a CMOS circuit, after forming a resist pattern for a P-channel TFT, the doping gas is switched to a 5 to 20% B 2 H 6 / H 2 gas system, and the dose is set to 1 × 10 15 to 3 ×. Ion implantation may be performed at about 10 15 / cm 2 and an acceleration voltage of 90 KeV, for example. Note that the source region S and the drain region D may be formed using a mass separation type ion implantation apparatus.

この後、結晶化シリコン膜85に注入されたドーパントの活性化処理となる。この活性化処理は実施例8と同様に、紫外線ランプを使ったRTA49を用いることができる。   Thereafter, the activation treatment of the dopant implanted into the crystallized silicon film 85 is performed. In this activation process, RTA 49 using an ultraviolet lamp can be used as in the eighth embodiment.

最後に、図24の(c)に示すように、ゲート電極88を被覆するようにPSGなどからなる層間絶縁膜90を成膜する。この層間絶縁膜90の成膜後、SiNをプラズマCVD法で約200〜400nm堆積しパシベーション膜91とする。   Finally, as shown in FIG. 24C, an interlayer insulating film 90 made of PSG or the like is formed so as to cover the gate electrode 88. After the formation of the interlayer insulating film 90, SiN is deposited by a plasma CVD method to a thickness of about 200 to 400 nm to form a passivation film 91.

この段階で窒素ガス中350℃の温度で1時間程度アニールし、層間絶縁膜91に含有された水素をシリコン膜85中に拡散させる。この後コンタクトホールを開口する。さらにパシベーション膜91の上にAl−Siなどをスパッタリングで成膜した後所定の形状にパターニングして配線電極92に加工する。   At this stage, annealing is performed in a nitrogen gas at a temperature of 350 ° C. for about 1 hour, and hydrogen contained in the interlayer insulating film 91 is diffused into the silicon film 85. Thereafter, a contact hole is opened. Further, Al—Si or the like is formed on the passivation film 91 by sputtering, and then patterned into a predetermined shape to be processed into the wiring electrode 92.

さらにアクリル樹脂などからなる平坦化層93を約1μmの厚みで塗工後、これにコンタクトホールを開口する。平坦化層93の上にITOなどからなる透明導電膜をスパッタリングし、所定の形状にパターニングして画素電極94に加工する。   Further, a flattening layer 93 made of acrylic resin or the like is applied with a thickness of about 1 μm, and then a contact hole is opened therein. A transparent conductive film made of ITO or the like is sputtered on the planarizing layer 93 and patterned into a predetermined shape to be processed into the pixel electrode 94.

図24(c)に示した薄膜トランジスタ113では、図24(d)に示した薄膜トランジスタ112で説明した方法と同様にして非単結晶シリコン膜を結晶化させる。但し、トップゲート構造である本実施例の薄膜トランジスタまたは半導体装置はボトムゲート構造である実施例の薄膜トランジスタまたは半導体装置と異なり、ゲート電極88のパターンが形成される前の段階で結晶化を行なうため、ガラスなどからなる絶縁基板の収縮についてはボトムゲート構造の半導体装置よりも許容度が大きい。そのため、より大出力のレーザ照射装置を用いて結晶化処理を行なえる。このようにしてTFT113が製造される。   In the thin film transistor 113 illustrated in FIG. 24C, the non-single-crystal silicon film is crystallized in the same manner as the method described for the thin film transistor 112 illustrated in FIG. However, since the thin film transistor or semiconductor device of this embodiment having a top gate structure is different from the thin film transistor or semiconductor device of the embodiment having a bottom gate structure, crystallization is performed at a stage before the pattern of the gate electrode 88 is formed. The shrinkage of the insulating substrate made of glass or the like has a higher tolerance than the semiconductor device having the bottom gate structure. Therefore, the crystallization process can be performed using a laser irradiation apparatus with a higher output. In this way, the TFT 113 is manufactured.

(実施例10)
以下、上述の実施形態で得られるような薄膜トランジスタを実際にアクティブマトリクス型液晶表示装置に適用した例について説明する。図25は薄膜トランジスタを用いたアクティブマトリクス型表示装置の一例を示す図である。表示装置170は一対の絶縁基板171、172と両者の間に保持された電気光学物質173とを備えたパネル構造を有する。電気光学物質173としては液晶材料が広く用いられている。下側の絶縁基板171には画素アレイ部174と駆動回路部とが集積形成されている。駆動回路部は垂直駆動回路175と水平駆動回路176とに分かれている。
(Example 10)
Hereinafter, an example in which the thin film transistor obtained in the above-described embodiment is actually applied to an active matrix liquid crystal display device will be described. FIG. 25 shows an example of an active matrix display device using thin film transistors. The display device 170 has a panel structure including a pair of insulating substrates 171 and 172 and an electro-optical material 173 held between the substrates. As the electro-optic material 173, a liquid crystal material is widely used. A pixel array portion 174 and a drive circuit portion are integrated on the lower insulating substrate 171. The drive circuit section is divided into a vertical drive circuit 175 and a horizontal drive circuit 176.

また、絶縁基板171の周辺部上端には外部接続用の端子部177が形成されている。端子部177は配線178を介して垂直駆動回路175及び水平駆動回路176に接続している。画素アレイ部174には行状のゲート配線179と列状の信号配線180が形成されている。両配線の交差部には画素電極181とこれを駆動する薄膜トランジスタ112(または113)が形成されている。薄膜トランジスタ112(または113)のゲート電極は対応するゲート配線179に接続され、ドレイン領域は対応する画素電極181に接続され、ソース領域は対応する信号配線180に接続されている。ゲート配線179は垂直駆動回路175に接続する一方、信号配線180は水平駆動回路176に接続している。   A terminal portion 177 for external connection is formed at the upper end of the peripheral portion of the insulating substrate 171. The terminal portion 177 is connected to the vertical drive circuit 175 and the horizontal drive circuit 176 via the wiring 178. In the pixel array portion 174, row-shaped gate wirings 179 and column-shaped signal wirings 180 are formed. A pixel electrode 181 and a thin film transistor 112 (or 113) for driving the pixel electrode 181 are formed at the intersection of both wirings. The gate electrode of the thin film transistor 112 (or 113) is connected to the corresponding gate wiring 179, the drain region is connected to the corresponding pixel electrode 181 and the source region is connected to the corresponding signal wiring 180. The gate wiring 179 is connected to the vertical driving circuit 175, while the signal wiring 180 is connected to the horizontal driving circuit 176.

画素電極181をスイッチング駆動する薄膜トランジスタ112(または113)及び垂直駆動回路175と水平駆動回路176に含まれる薄膜トランジスタは、本発明に従って作製されたものであり、従来に比較して移動度が高くなっている。従って、駆動回路ばかりでなく更に高性能な処理回路を集積形成することも可能である。   The thin film transistor 112 (or 113) for switching and driving the pixel electrode 181 and the thin film transistor included in the vertical driving circuit 175 and the horizontal driving circuit 176 are manufactured according to the present invention and have higher mobility than the conventional one. Yes. Therefore, not only the drive circuit but also a higher-performance processing circuit can be integrated.

本発明に係るレーザ結晶化基板の実施形態で、光吸収性キャップ膜の光吸収比率rおよび実効光強度Ieffを説明するための被処理基板の断面模式図。The cross-sectional schematic diagram of the to-be-processed substrate for demonstrating the light absorption ratio r and effective light intensity Ieff of a light absorptive cap film | membrane in embodiment of the laser crystallization board | substrate which concerns on this invention. 図1の被処理基板に入射するレーザ光の光強度分布とその結果被処理基板内の主たる層に発生する温度分布を説明するための図で、(a)は光吸収性キャップ膜の光吸収比率rが異なる試料構造の被処理基板に、実効的に同じ光強度分布のレーザ光を照射するときに、各層に光が分配される様子を対比して示す温度分布図、(b)は照射レーザ光の光強度分布図。FIG. 2 is a diagram for explaining the light intensity distribution of laser light incident on the substrate to be processed in FIG. 1 and the temperature distribution generated in the main layer in the substrate to be processed as a result, in which (a) shows the light absorption of the light absorbing cap film. A temperature distribution diagram showing, in contrast, how light is distributed to each layer when a laser beam having the same light intensity distribution is effectively irradiated to a substrate to be processed having sample structures with different ratios r. The light intensity distribution figure of a laser beam. 図2の光強度分布と半導体膜での溶融領域との関係を説明するための図で、(a)は照射レーザ光の光強度分布図、(b)は結晶化組織の一例を示すSEM写真。FIGS. 3A and 3B are diagrams for explaining the relationship between the light intensity distribution of FIG. 2 and a melting region in a semiconductor film, where FIG. 2A is a light intensity distribution diagram of irradiated laser light, and FIG. . 図1の被処理基板に入射したレーザ光のキャップ膜と半導体膜での吸収比率と結晶粒長との関係を示す図で、(a)は結晶化対象膜であるSiの膜厚が100nmの場合におけるキャップ膜の光吸収比率rと粒長lとの関係を示す特性線図、(b)は被処理基板の断面模式図。FIG. 2 is a diagram showing the relationship between the absorption ratio of a laser beam incident on the substrate to be processed of FIG. 1 and a semiconductor film, and the crystal grain length, in which (a) shows that the film thickness of Si as a crystallization target film is 100 nm. The characteristic line figure which shows the relationship between the light absorption ratio r of the cap film | membrane in this case, and the grain length l, (b) is a cross-sectional schematic diagram of a to-be-processed substrate. 図1の被処理基板に入射したレーザ光のキャップ膜と半導体膜での吸収比率と結晶粒長との関係を示す図で、(a)は吸収比率rが適正なときの結晶化組織を示すSEM写真、(b)は光吸収比率rが小さすぎるときの結晶化組織を示すSEM写真、(c)は吸収比率rが大きすぎるときの結晶化組織を示すSEM写真、(d)は結晶化対象膜の膜厚が100nmの場合における吸収比率rと粒長lとの関係を示す特性線図。It is a figure which shows the relationship between the absorption ratio in the cap film | membrane and semiconductor film of the laser beam which injected into the to-be-processed substrate of FIG. 1, and a crystal grain length, (a) shows the crystallization structure | tissue when the absorption ratio r is appropriate. SEM photograph, (b) SEM photograph showing the crystallized structure when the light absorption ratio r is too small, (c) SEM photograph showing the crystallized structure when the absorption ratio r is too large, (d) is the crystallization The characteristic diagram which shows the relationship between the absorption ratio r and the grain length l in case the film thickness of an object film | membrane is 100 nm. 図1の被処理基板に入射したレーザ光のキャップ膜と半導体膜での吸収比率と結晶粒長との関係を示す図で、(a)は結晶化対象膜であるSiの膜厚が50nmの場合におけるキャップ膜の光吸収比率rと粒長lとの関係を示す特性線図、(b)は被処理基板の断面模式図。FIG. 2 is a diagram showing a relationship between an absorption ratio of a laser beam incident on a substrate to be processed of FIG. 1 and a semiconductor film and a crystal grain length, where (a) shows a film thickness of Si as a crystallization target film of 50 nm. The characteristic line figure which shows the relationship between the light absorption ratio r of the cap film | membrane in this case, and the grain length l, (b) is a cross-sectional schematic diagram of a to-be-processed substrate. 図1の被処理基板に入射したレーザ光のキャップ膜と半導体膜での吸収比率と結晶粒長との関係を示す図で、(a)は光吸収比率rが適正なときの結晶化組織を示すSEM写真、(b)は光吸収比率rが小さすぎるときの結晶化組織を示すSEM写真、(c)は光吸収比率rが大きすぎるときの結晶化組織を示すSEM写真、(d)は結晶化対象膜の膜厚が50nmの場合における光吸収比率rと粒長lとの関係を示す特性線図。It is a figure which shows the relationship between the absorption ratio and crystal grain length in the cap film and semiconductor film of the laser beam which injected into the to-be-processed substrate of FIG. The SEM photograph shown, (b) is the SEM photograph showing the crystallized structure when the light absorption ratio r is too small, (c) is the SEM photograph showing the crystallized structure when the light absorption ratio r is too large, (d) is The characteristic diagram which shows the relationship between the light absorption ratio r and the grain length l in case the film thickness of the crystallization target film | membrane is 50 nm. 図1の被処理基板に入射したレーザ光のキャップ膜と半導体膜での吸収比率と半導体膜の膜厚との関係を示す図で(a)は結晶化対象膜であるSiの膜厚dSと粒長7μm以上となるキャップ膜の光吸収比率rとの関係を示す特性線図、(b)は被処理基板の断面模式図。A diagram showing a relationship between the thickness of the absorption ratio and the semiconductor film on the cap layer and the semiconductor film of the laser beam incident on the target substrate in FIG. 1 (a) the thickness d S of Si is crystallized target film And (b) is a cross-sectional schematic view of a substrate to be processed. 図1の被処理基板に入射したレーザ光のキャップ膜と半導体膜での光吸収比率rと入射可能な実効光強度およびSi層が溶融する実効光強度Ieffとの関係をSi膜厚(100nm,50nm)ごとに示す特性線図。The relationship between the light absorption ratio r in the cap film and the semiconductor film of the laser light incident on the substrate to be processed in FIG. 1 and the effective light intensity that can be incident and the effective light intensity Ieff that the Si layer melts is shown in FIG. The characteristic diagram shown for every 50 nm). 図1の被処理基板に入射したレーザ光のキャップ膜での反射特性図で、(a)は光吸収性キャップ膜(SiOx膜)の膜厚とレーザ光のキャップ膜表面における反射率との関係を示す特性線図、(b)は(a)の特性線図の計算に用いたキャップ膜と結晶化対象膜の光学定数をそれぞれ示す被処理基板の断面図。FIG. 2A is a reflection characteristic diagram of a laser beam incident on a substrate to be processed in FIG. 1, and (a) shows a relationship between a film thickness of a light-absorbing cap film (SiOx film) and a reflectance of the laser beam on the surface of the cap film. (B) is a cross-sectional view of the substrate to be processed showing the optical constants of the cap film and the crystallization target film used in the calculation of the characteristic diagram of (a). 図1の被処理基板に入射したレーザ光のキャップ膜での吸収特性図で、光吸収性キャップ膜(SiOx膜)の膜厚とキャップ膜の光吸収比率rとの関係を示す特性線図。FIG. 2 is an absorption characteristic diagram of a laser beam incident on a substrate to be processed of FIG. 1 and shows a relationship between a film thickness of a light absorbing cap film (SiOx film) and a light absorption ratio r of the cap film. 図1の被処理基板に入射したレーザ光のキャップ膜での消衰係数に関する特性図で、(a)は結晶化対象膜であるSiの膜厚dSが100nmの場合における光吸収性キャップ膜の消衰係数kcapと粒長lとの関係を示す特性線図、(b)は被処理基板の断面模式図。FIG. 3 is a characteristic diagram regarding an extinction coefficient of a cap film of laser light incident on the substrate to be processed of FIG. 1, wherein (a) is a light-absorbing cap film when the film thickness d S of Si that is a crystallization target film is 100 nm. characteristic diagram showing the relationship between the extinction coefficient k cap and Tsubucho l of, (b) is schematic cross-sectional view of the substrate. 図1の被処理基板に入射したレーザ光のキャップ膜での消衰係数に関する特性図で、(a)は結晶化対象膜であるSiの膜厚dSが50nmの場合における光吸収性キャップ膜の消衰係数kcapと粒長lとの関係を示す特性線図、(b)は被処理基板の断面模式図。FIG. 3 is a characteristic diagram regarding an extinction coefficient of a cap film of laser light incident on a substrate to be processed in FIG. 1, wherein (a) is a light-absorbing cap film when the film thickness d S of Si as a crystallization target film is 50 nm. characteristic diagram showing the relationship between the extinction coefficient k cap and Tsubucho l of, (b) is schematic cross-sectional view of the substrate. 図1の被処理基板に入射したレーザ光のキャップ膜での消衰係数と半導体膜の膜厚との関係を示す図で(a)は結晶化対象膜であるSiの膜厚dSと粒長7μm以上となる光吸収性キャップ膜の消衰係数kcapとの関係を示す特性線図、(b)は被処理基板の断面模式図。A diagram showing a relationship between the thickness of the extinction coefficient and the semiconductor film with a cap layer of the laser beam incident on the target substrate in FIG. 1 (a) the thickness d S and grain Si is crystallized target film characteristic diagram showing the relationship between the extinction coefficient k cap of the light-absorbing cap layer equal to or greater than a length 7 [mu] m, (b) is schematic cross-sectional view of the substrate. 図1の被処理基板に入射したレーザ光のキャップ膜での消衰係数kと半導体膜での実効光強度Ieffとの関係をSi膜厚(100nm,50nm)ごとに示す特性線図。FIG. 2 is a characteristic diagram showing the relationship between the extinction coefficient k of the laser beam incident on the substrate to be processed of FIG. 1 in the cap film and the effective light intensity Ieff in the semiconductor film for each Si film thickness (100 nm, 50 nm). 本発明の結晶化方法に用いるレーザ結晶化装置の一例を説明するための構成図。The block diagram for demonstrating an example of the laser crystallization apparatus used for the crystallization method of this invention. 図16装置の位相シフタの構成と被処理基板に形成される光強度分布との関係を説明するための図で(a)は位相シフタの平面図、(b)は位相シフタの側面図、(c)は位相シフタにより位相変調されたレーザ光の光強度分布図、(d)は被処理基板の断面模式図。16 is a diagram for explaining the relationship between the configuration of the phase shifter of the apparatus and the light intensity distribution formed on the substrate to be processed, where (a) is a plan view of the phase shifter, (b) is a side view of the phase shifter, (c) is a light intensity distribution diagram of laser light phase-modulated by a phase shifter, and (d) is a schematic sectional view of a substrate to be processed. 図16の結晶化装置を用いて本発明の結晶化方法により形成された結晶化粒列および薄膜トランジスタのソース/チャネル/ドレイン領域を示す平面模式図。FIG. 17 is a schematic plan view showing a crystallized grain array and a source / channel / drain region of a thin film transistor formed by the crystallization method of the present invention using the crystallization apparatus of FIG. 図16の結晶化装置を用いた結晶化プロセスにおいて有効なキャップ膜厚を選択するための図で(a)は光吸収性キャップ膜(SiNx膜)の膜厚とレーザ光のキャップ膜表面における反射率との関係を示す特性線図、(b)は(a)の特性線図の計算に用いたキャップ膜と結晶化対象膜の光学定数をそれぞれ示す被処理基板の断面図。FIG. 17A is a diagram for selecting an effective cap film thickness in the crystallization process using the crystallization apparatus of FIG. 16, and FIG. The characteristic diagram which shows the relationship with a rate, (b) is sectional drawing of the to-be-processed substrate which respectively shows the optical constant of the cap film | membrane used for calculation of the characteristic diagram of (a), and a crystallization object film | membrane. 図1被処理基板の光吸収性キャップ膜(SiNx膜)の膜厚と光吸収比率rとの関係を示す特性線図。1 is a characteristic diagram showing the relationship between the film thickness of the light-absorbing cap film (SiNx film) of the substrate to be processed and the light absorption ratio r. 図16の結晶化装置を用いた結晶化プロセスにおいて光強度分布と結晶成長粒との関係を示す図で(a)は一次元成長結晶粒アレイを作製する場合の光強度分布の設計例を示す模式図、(b)は二次元成長結晶粒アレイを作製する場合の光強度分布の設計例を示す模式図。FIG. 17A is a diagram showing a relationship between light intensity distribution and crystal growth grains in a crystallization process using the crystallization apparatus of FIG. 16, and FIG. 17A shows a design example of light intensity distribution when a one-dimensional growth crystal grain array is manufactured. Schematic diagram, (b) is a schematic diagram showing a design example of a light intensity distribution when a two-dimensionally grown crystal grain array is produced. 本発明の結晶化方法により形成された結晶化粒列に形成されたTFTを模式的に示す断面図。Sectional drawing which shows typically TFT formed in the crystallization grain row | line | column formed by the crystallization method of this invention. (a)〜(d)は本発明方法を用いて製造されるボトムゲート型TFTの工程断面図。(A)-(d) is process sectional drawing of the bottom gate type TFT manufactured using the method of this invention. (a)〜(c)は本発明方法を用いて製造されるトップゲート型TFTの工程断面図。(A)-(c) is process sectional drawing of the top gate type TFT manufactured using the method of this invention. 本発明の液晶表示装置の概要を示す斜視図。The perspective view which shows the outline | summary of the liquid crystal display device of this invention.

符号の説明Explanation of symbols

1:結晶化装置、 2:エキシマレーザ発振器(レーザ光源)、 3,4:照明光学系、 5:ホモジナイザ、 6:位相シフタ、 7:プロジェクションレンズ、
8:被処理基板、 9:載置台、 10:XYZθステージ、
11:コントローラ、 12:パルスレーザ光、
15:基板、 16:下地保護膜、
17:非晶質半導体膜(結晶化対象膜、半導体層、Si膜)、
18:キャップ層(光吸収性膜、光吸収性層、SiOx膜、SiNx膜)、
35:薄膜トランジスタ(TFT)、 36:チャネル領域、 37:ソース領域、
38:ドレイン領域、 39:Siアイランド、 40:ゲート絶縁膜、
41:二酸化シリコン膜、 42:SiON膜(キャップ膜)、
43:ゲート電極、 44:層間絶縁膜、 45,46:配線電極、
49:RTA(急速熱アニール)、
53:非晶質シリコン膜(非単結晶半導体膜)、 57:キャップ膜、
60:絶縁基板、 61:ゲート電極、 62,63:ゲート絶縁膜、
65:多結晶シリコン膜(多結晶半導体薄膜)、 66:ストッパ膜、 67:層間絶縁膜、
68:パシベーション膜、 69:配線電極、 70:平坦化層、 71:画素電極、
80:絶縁基板、 81,82:下地膜、 83:ゲート絶縁膜、
85:結晶化半導体薄膜、 88:ゲート電極、 90,91:層間絶縁膜、
91:パシベーション膜、 92:配線電極、 93:平坦化層、 94:画素電極、
100:結晶化粒列、 101:結晶核、 102:結晶粒界、 103:結晶粒、
104:微結晶領域、 105:アモルファス領域、
112,113:薄膜トランジスタ(TFT)、
170:表示装置、 171、172:絶縁基板、 173:電気光学物質、
174:画素アレイ部、 175:垂直駆動回路、 176、水平駆動回路、
177:端子部、 178:配線、 179:ゲート配線、 180:信号配線、
181:画素電極。
1: Crystallizer, 2: Excimer laser oscillator (laser light source), 3, 4: Illumination optical system, 5: Homogenizer, 6: Phase shifter, 7: Projection lens,
8: Substrate to be processed, 9: Mounting table, 10: XYZθ stage,
11: Controller, 12: Pulsed laser beam,
15: Substrate, 16: Base protective film,
17: Amorphous semiconductor film (crystallization target film, semiconductor layer, Si film),
18: Cap layer (light absorbing film, light absorbing layer, SiOx film, SiNx film),
35: thin film transistor (TFT), 36: channel region, 37: source region,
38: drain region, 39: Si island, 40: gate insulating film,
41: silicon dioxide film, 42: SiON film (cap film),
43: Gate electrode 44: Interlayer insulating film 45, 46: Wiring electrode
49: RTA (rapid thermal annealing),
53: Amorphous silicon film (non-single crystal semiconductor film), 57: Cap film,
60: Insulating substrate, 61: Gate electrode, 62, 63: Gate insulating film,
65: polycrystalline silicon film (polycrystalline semiconductor thin film), 66: stopper film, 67: interlayer insulating film,
68: Passivation film, 69: Wiring electrode, 70: Planarization layer, 71: Pixel electrode,
80: Insulating substrate, 81, 82: Base film, 83: Gate insulating film,
85: Crystallized semiconductor thin film, 88: Gate electrode, 90, 91: Interlayer insulating film,
91: Passivation film, 92: Wiring electrode, 93: Planarization layer, 94: Pixel electrode,
100: Crystallized grain array, 101: Crystal nucleus, 102: Crystal grain boundary, 103: Crystal grain,
104: Microcrystalline region, 105: Amorphous region,
112, 113: Thin film transistor (TFT),
170: display device, 171, 172: insulating substrate, 173: electro-optic material,
174: Pixel array unit, 175: Vertical drive circuit, 176, Horizontal drive circuit,
177: terminal portion, 178: wiring, 179: gate wiring, 180: signal wiring,
181: Pixel electrode.

Claims (17)

基板に非単結晶半導体膜を形成する工程と、
前記非単結晶半導体膜上に結晶化用レーザ光の一部を吸収する光吸収性膜を形成する工程と、
前記光吸収性膜の表面において、連続する周期的な光強度分布を形成する前記結晶化用レーザ光を照射する工程と、を有する結晶化方法であって、
前記光吸収性膜の前記結晶化用レーザ光の吸収率をAcapとし、前記非単結晶半導体膜の前記結晶化用レーザ光の吸収率をAsiとし、前記吸収率Acapと前記吸収率Asiとで定義される光吸収比率rをr=Acap/(Acap+Asi)としたときに、前記光吸収比率rを所望する結晶粒長を得る値に選択した前記光吸収性膜にすることを特徴とする結晶化方法。
Forming a non-single-crystal semiconductor film on a substrate;
Forming a light-absorbing film that absorbs part of the crystallization laser light on the non-single-crystal semiconductor film;
Irradiating the surface of the light-absorbing film with the laser light for crystallization that forms a continuous periodic light intensity distribution,
The absorption rate of the laser beam for crystallization of the light absorbing film is Acap, the absorption rate of the laser beam for crystallization of the non-single crystal semiconductor film is Asi, and the absorption rate Acap and the absorption rate Asi are A crystal characterized in that when the defined light absorption ratio r is r = Acap / (Acap + Asi), the light absorption film is selected so as to obtain a desired crystal grain length. Method.
前記光吸収比率rの値を0.10≦r≦0.65の範囲とすることを特徴とする請求項1記載の結晶化方法。 2. The crystallization method according to claim 1, wherein the value of the light absorption ratio r is in the range of 0.10 ≦ r ≦ 0.65. 前記非単結晶半導体膜の膜厚をdS(nm)としたときに、前記膜厚dSおよび前記光吸収比率rがdS-r面において直線r=0.3−0.002dSと直線r=0.6−0.002dSとの間に挟まれた領域にあることを特徴とする請求項1記載の結晶化方法。 When the film thickness of the non-single crystal semiconductor film is d S (nm), the film thickness d S and the light absorption ratio r are linear r = 0.3−0.002d S on the d S -r plane. The crystallization method according to claim 1, wherein the crystallization method is in a region sandwiched between the straight line r = 0.6−0.002 d S. 基板に非単結晶半導体膜を形成する工程と、
前記非単結晶半導体膜上に結晶化用レーザ光の一部を吸収する光吸収性膜を形成する工程と、
前記光吸収性膜の表面において、連続する周期的な光強度分布を形成する前記結晶化用レーザ光を照射する工程と、を有する結晶化方法であって、
前記光吸収性膜の前記結晶化用レーザ光の波長における複素屈折率NcapをNcap=ncap-ikcap(但し、ncapは屈折率、iは虚数単位、kcapは消衰係数)としたときに、前記消衰係数kcapが0.003≦kcap≦0.025の範囲にあることを特徴とする結晶化方法。
Forming a non-single-crystal semiconductor film on a substrate;
Forming a light-absorbing film that absorbs part of the crystallization laser light on the non-single-crystal semiconductor film;
Irradiating the surface of the light-absorbing film with the laser light for crystallization that forms a continuous periodic light intensity distribution,
The complex refractive index N cap of the light absorbing film at the wavelength of the laser beam for crystallization is N cap = n cap −ik cap (where n cap is the refractive index, i is the imaginary unit, and k cap is the extinction coefficient). The extinction coefficient k cap is in the range of 0.003 ≦ k cap ≦ 0.025.
基板に非単結晶半導体膜を形成する工程と、
前記非単結晶半導体膜上に結晶化用レーザ光の一部を吸収する光吸収性膜を形成する工程と、
前記光吸収性膜の表面において、連続する周期的な光強度分布を形成する前記結晶化用レーザ光を照射する工程と、を有する結晶化方法であって、
前記非単結晶半導体膜の膜厚をdS (nm)、前記光吸収性膜の前記結晶化用レーザ光の波長における複素屈折率をNcap=ncap−ikcap(但し、ncapは屈折率、iは虚数単位、kcapは消衰係数)としたときに、前記膜厚dSと前記消衰係数kcapとがdS-kcap面において直線kcap=0.010−0.0001dSと直線kcap=0.025−0.0001dSとの間に挟まれた領域にあることを特徴とする結晶化方法。
Forming a non-single-crystal semiconductor film on a substrate;
Forming a light-absorbing film that absorbs part of the crystallization laser light on the non-single-crystal semiconductor film;
Irradiating the surface of the light-absorbing film with the laser light for crystallization that forms a continuous periodic light intensity distribution,
The film thickness of the non-single crystal semiconductor film is d S (nm), and the complex refractive index of the light-absorbing film at the wavelength of the crystallization laser light is N cap = n cap −ik cap (where n cap is a refractive index) rate, i is an imaginary unit, k cap is when the extinction coefficient), the thickness d S and the straight line k cap and the extinction coefficient k cap is in d S -k cap surface = 0.010-0. 0001D S and the straight line k cap = crystallization method characterized by the region sandwiched between the 0.025-0.0001d S.
前記結晶化用レーザ光の波長をλ、前記光吸収性膜の膜厚をdcap(nm)、
前記光吸収性膜の波長λにおける複素屈折率をNcap=ncap−ikcap(但し、ncapは屈折率、iは虚数単位、kcapは消衰係数)、前記非単結晶半導体膜の膜厚をds(nm)、前記非単結晶半導体膜の波長λにおける複素屈折率をNs=ns−iks (但し、nsは屈折率、iは虚数単位、ksは消衰係数)とし、結晶化用レーザ光の光吸収性膜表面における反射率をRとしたときに、前記反射率Rが極大値または極小値となる膜厚dcapになるように前記光吸収性膜を形成することを特徴とする請求項1乃至5のいずれか1項記載の結晶化方法。
The wavelength of the laser beam for crystallization is λ, the film thickness of the light absorbing film is d cap (nm),
The complex refractive index at the wavelength λ of the light absorbing film is N cap = n cap −ik cap (where n cap is the refractive index, i is the imaginary unit, and k cap is the extinction coefficient), and the non-single crystal semiconductor film The film thickness is d s (nm), and the complex refractive index at the wavelength λ of the non-single crystal semiconductor film is N s = n s −ik s (where n s is the refractive index, i is the imaginary unit, and k s is the extinction unit) Coefficient), and R is the reflectance of the light-absorbing film surface of the laser light for crystallization, the light-absorbing film so that the reflectance R becomes a maximum or minimum film thickness dcap. The crystallization method according to claim 1, wherein the crystallization method is formed.
非単結晶半導体膜と、前記非単結晶半導体膜を覆う光吸収性膜とを有するレーザ結晶化用基板であって、
前記光吸収性膜の前記結晶化用レーザ光の吸収率をAcapとし、前記非単結晶半導体膜の前記結晶化用レーザ光の吸収率をAsiとし、前記吸収率Acapと前記吸収率Asiとで定義される光吸収比率rをr=Acap/(Acap+Asi)としたときに、前記光吸収比率rを所望する結晶粒長を得る値に選択した前記光吸収性膜にすることを特徴とするレーザ結晶化用基板。
A laser crystallization substrate having a non-single crystal semiconductor film and a light absorbing film covering the non-single crystal semiconductor film,
The absorption rate of the laser beam for crystallization of the light absorbing film is Acap, the absorption rate of the laser beam for crystallization of the non-single crystal semiconductor film is Asi, and the absorption rate Acap and the absorption rate Asi are When the defined light absorption ratio r is r = Acap / (Acap + Asi), the laser is characterized in that the light absorption film is selected so as to obtain the desired crystal grain length. Crystallization substrate.
前記光吸収比率rの値が0.10≦r≦0.65の範囲にあることを特徴とする請求項7記載のレーザ結晶化用基板。 8. The laser crystallization substrate according to claim 7, wherein a value of the light absorption ratio r is in a range of 0.10 ≦ r ≦ 0.65. 前記非単結晶半導体膜の膜厚をdSとしたときに、前記膜厚dSおよび前記光吸収比率rが、dS-r面において直線r=0.3−0.002dSと直線r=0.6−0.002dSとの間に挟まれた領域にあることを特徴とする請求項7記載のレーザ結晶化用基板。 When the film thickness of the non-single-crystal semiconductor film is d S , the film thickness d S and the light absorption ratio r are a straight line r = 0.3−0.002 d S and a straight line r in the d S -r plane. The laser crystallization substrate according to claim 7, wherein the substrate is in a region sandwiched between 0.6 and 0.002 d S. 非単結晶半導体膜と、前記非単結晶半導体膜を覆う光吸収性膜とを有するレーザ結晶化用基板であって、
前記光吸収性膜の結晶化用レーザ光の波長における消衰係数をkcapとしたときに、前記消衰係数kcapが0.003≦kcap≦0.025の範囲にあることを特徴とするレーザ結晶化用基板。
A laser crystallization substrate having a non-single crystal semiconductor film and a light absorbing film covering the non-single crystal semiconductor film,
And characterized in that the extinction coefficient at the wavelength of the crystallizing laser light of the light absorbing layer when the k cap, the extinction coefficient k cap is in the range of 0.003 ≦ k cap ≦ 0.025 Laser crystallization substrate.
非単結晶半導体膜と、前記非単結晶半導体膜を覆う光吸収性膜とを有するレーザ結晶化用基板であって、
前記非単結晶半導体膜の膜厚をdSとし、前記光吸収性膜の結晶化用レーザ光の波長における消衰係数をkcapとしたときに、前記消衰係数kcapが、dS-kcap面において直線kcap=0.010−0.0001dSと直線kcap=0.025−0.0001dSとの間に挟まれた領域にあることを特徴とするレーザ結晶化用基板。
A laser crystallization substrate having a non-single crystal semiconductor film and a light absorbing film covering the non-single crystal semiconductor film,
When the film thickness of the non-single crystal semiconductor film is d S and the extinction coefficient at the wavelength of the laser beam for crystallization of the light absorbing film is k cap , the extinction coefficient k cap is d S − laser crystallization substrate, characterized in that in the region sandwiched between the straight line k cap = 0.010-0.0001d S and the straight line k cap = 0.025-0.0001d S in k cap surface.
前記結晶化用レーザ光の波長をλとし、前記光吸収性膜の膜厚をdcap(nm) とし、前記光吸収性膜の波長λにおける複素屈折率をNcap=ncap−ikcap(但し、ncapは屈折率、iは虚数単位、kcapは消衰係数) とし、前記非単結晶半導体膜の膜厚をds(nm)、前記非単結晶半導体膜の波長λにおける複素屈折率をNs=ns−iks (但し、nsは屈折率、iは虚数単位、ksは消衰係数) とし、前記結晶化用レーザ光の光吸収性膜表面における反射率をRとしたときに、前記光吸収性膜は前記反射率Rが極大値または極小値となる膜厚dcapを有することを特徴とする請求項7乃至11のいずれか1項記載のレーザ結晶化用基板。 The wavelength of the laser beam for crystallization is λ, the film thickness of the light absorbing film is d cap (nm), and the complex refractive index at the wavelength λ of the light absorbing film is N cap = n cap −ik cap ( Where n cap is the refractive index, i is the imaginary unit, and k cap is the extinction coefficient), the film thickness of the non-single crystal semiconductor film is d s (nm), and the complex refraction at the wavelength λ of the non-single crystal semiconductor film. The rate is N s = n s −ik s (where n s is the refractive index, i is the imaginary unit, and k s is the extinction coefficient), and the reflectance of the crystallizing laser light on the light absorbing film surface is R 12. The laser crystallization method according to claim 7, wherein the light absorbing film has a film thickness d cap at which the reflectance R becomes a maximum value or a minimum value. substrate. 請求項1乃至6のいずれか1項に記載の結晶化方法を用いて前記非単結晶半導体膜に結晶化領域を形成する工程と、
前記結晶化領域に位置合わせして薄膜トランジスタを形成する工程と、
を有することを特徴とする薄膜トランジスタの製造方法。
Forming a crystallized region in the non-single-crystal semiconductor film using the crystallization method according to any one of claims 1 to 6;
Forming a thin film transistor in alignment with the crystallized region;
A method for producing a thin film transistor, comprising:
前記結晶化領域における結晶組織が、膜面内方向に2μm以上成長した結晶粒を含む結晶粒アレイであることを特徴とする請求項13記載の薄膜トランジスタの製造方法。 14. The method of manufacturing a thin film transistor according to claim 13, wherein the crystal structure in the crystallization region is a crystal grain array including crystal grains grown in the in-plane direction by 2 [mu] m or more. 基板と、この基板に形成された非単結晶半導体薄膜と、請求項1乃至6のいずれか1項に記載の結晶化方法を用いて前記非単結晶半導体膜の一部の領域あるいは全領域に形成された結晶化領域と、前記結晶化領域にそれぞれ形成されたチャネル領域、ソース領域の一部または全部、およびドレイン領域の一部または全部と、前記チャネル領域上の一部に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とを有することを特徴とする薄膜トランジスタ。 A substrate, a non-single-crystal semiconductor thin film formed on the substrate, and a crystallization method according to any one of claims 1 to 6, wherein the non-single-crystal semiconductor film is partially or entirely formed in the region. The formed crystallization region, the channel region formed in the crystallization region, part or all of the source region, and part or all of the drain region, and the gate formed in part on the channel region A thin film transistor comprising an insulating film and a gate electrode formed on the gate insulating film. 前記結晶化領域における結晶組織が膜面内方向に2μm以上成長した結晶粒を含む結晶粒アレイを有することを特徴とする請求項15記載の薄膜トランジスタ。 16. The thin film transistor according to claim 15, wherein the thin film transistor has a crystal grain array including crystal grains in which the crystal structure in the crystallization region has grown by 2 μm or more in the in-plane direction. 基板と、この基板に形成された非単結晶半導体薄膜と、
請求項1乃至6のいずれか1項記載の結晶化方法を用いて前記非単結晶半導体膜の一部の領域あるいは全領域に形成された結晶化領域と、前記結晶化領域にそれぞれ形成されたチャネル領域、ソース領域の一部または全部、およびドレイン領域の一部または全部と、前記チャネル領域上の一部に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とを有する薄膜トランジスタと、
この薄膜トランジスタを有する画素スイッチング回路と、
を具備してなることを特徴とする表示装置。
A substrate and a non-single-crystal semiconductor thin film formed on the substrate;
A crystallization region formed in a partial region or the entire region of the non-single-crystal semiconductor film by using the crystallization method according to claim 1, and formed in the crystallization region, respectively. A channel region, a part or all of a source region, a part or all of a drain region, a gate insulating film formed on a part of the channel region, and a gate electrode formed on the gate insulating film; A thin film transistor having
A pixel switching circuit having the thin film transistor;
A display device comprising:
JP2007077736A 2007-03-23 2007-03-23 Crystallization method, method for manufacturing thin-film transistor, substrate for laser crystalization, thin-film transistor, and display device Pending JP2008243843A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007077736A JP2008243843A (en) 2007-03-23 2007-03-23 Crystallization method, method for manufacturing thin-film transistor, substrate for laser crystalization, thin-film transistor, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007077736A JP2008243843A (en) 2007-03-23 2007-03-23 Crystallization method, method for manufacturing thin-film transistor, substrate for laser crystalization, thin-film transistor, and display device

Publications (1)

Publication Number Publication Date
JP2008243843A true JP2008243843A (en) 2008-10-09

Family

ID=39914874

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007077736A Pending JP2008243843A (en) 2007-03-23 2007-03-23 Crystallization method, method for manufacturing thin-film transistor, substrate for laser crystalization, thin-film transistor, and display device

Country Status (1)

Country Link
JP (1) JP2008243843A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013128107A (en) * 2011-12-19 2013-06-27 Palo Alto Research Center Inc Single crystal silicon thin film transistors (tft) made by lateral crystallization from nanowire seed
JP7510123B2 (en) 2020-01-27 2024-07-03 株式会社Flosfia Semiconductor Device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013128107A (en) * 2011-12-19 2013-06-27 Palo Alto Research Center Inc Single crystal silicon thin film transistors (tft) made by lateral crystallization from nanowire seed
JP7510123B2 (en) 2020-01-27 2024-07-03 株式会社Flosfia Semiconductor Device

Similar Documents

Publication Publication Date Title
US8168979B2 (en) Crystallization method, thin film transistor manufacturing method, thin film transistor, display, and semiconductor device
US6700096B2 (en) Laser apparatus, laser irradiation method, manufacturing method for semiconductor device, semiconductor device, production system for semiconductor device using the laser apparatus, and electronic equipment
US7943936B2 (en) Crystallizing method, thin-film transistor manufacturing method, thin-film transistor, and display device
JP2006237270A (en) Thin-film semiconductor device and its manufacturing method, and indicating device
JP2004335839A (en) Semiconductor thin film, thin-film transistor, method for manufacturing them, and apparatus for manufacturing semiconductor thin film
TWI389316B (en) Thin film transistor, semiconductor device, display, crystallization method, and method of manufacturing thin film transistor
JP4169073B2 (en) Thin film semiconductor device and method for manufacturing thin film semiconductor device
JP2007281421A (en) Method of crystallizing semiconductor thin film
US7723167B2 (en) Process and system for laser annealing and laser-annealed semiconductor film
JP2007281420A (en) Method for crystallizing semiconductor thin film
EP1860699A1 (en) Display having thin fim transistors with channel region of varying crystal state
JP4769491B2 (en) Crystallization method, thin film transistor manufacturing method, thin film transistor, and display device
JP4169072B2 (en) Thin film semiconductor device and method for manufacturing thin film semiconductor device
US7026201B2 (en) Method for forming polycrystalline silicon thin film transistor
JP2008243843A (en) Crystallization method, method for manufacturing thin-film transistor, substrate for laser crystalization, thin-film transistor, and display device
JP2007208174A (en) Laser annealing technique, semiconductor film, semiconductor device, and electro-optical device
JP2005285827A (en) Method and device for crystallizing semiconductor thin film, thin film transistor and display device using the thin film transistor
JP5117000B2 (en) Thin film transistor and semiconductor device
JP2011216665A (en) Method of forming crystalline semiconductor film, and method of manufacturing semiconductor device
JP2007281444A (en) Crystallization method, thin-film transistor, method of manufacturing the same, display device, and semiconductor device
JPH11121756A (en) Manufacture of semiconductor device
JP2005150438A (en) Manufacturing method of semiconductor device
JP2005285826A (en) Method and device for crystallizing semiconductor thin film, thin film transistor and display device using the thin film transistor
JP2008098310A (en) Crystallization method, crystallized substrate, manufacturing method of thin film transistor, thin film transistor, and display unit
JP2005340373A (en) Annealing method, crystalizing method, and semiconductor device