JP7510123B2 - Semiconductor Device - Google Patents
Semiconductor Device Download PDFInfo
- Publication number
- JP7510123B2 JP7510123B2 JP2020010928A JP2020010928A JP7510123B2 JP 7510123 B2 JP7510123 B2 JP 7510123B2 JP 2020010928 A JP2020010928 A JP 2020010928A JP 2020010928 A JP2020010928 A JP 2020010928A JP 7510123 B2 JP7510123 B2 JP 7510123B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor layer
- substrate
- semiconductor device
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 214
- 239000000758 substrate Substances 0.000 claims description 118
- 239000013078 crystal Substances 0.000 claims description 91
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 28
- 229910052733 gallium Inorganic materials 0.000 claims description 28
- 229910052593 corundum Inorganic materials 0.000 claims description 19
- 239000010431 corundum Substances 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 description 94
- 239000002184 metal Substances 0.000 description 94
- 239000010408 film Substances 0.000 description 92
- 239000007789 gas Substances 0.000 description 81
- 238000000034 method Methods 0.000 description 30
- 239000002019 doping agent Substances 0.000 description 27
- 150000002739 metals Chemical class 0.000 description 24
- 229910052594 sapphire Inorganic materials 0.000 description 19
- 239000010980 sapphire Substances 0.000 description 19
- 230000000737 periodic effect Effects 0.000 description 18
- 238000012546 transfer Methods 0.000 description 17
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 16
- 239000003595 mist Substances 0.000 description 16
- 239000001301 oxygen Substances 0.000 description 16
- 229910052760 oxygen Inorganic materials 0.000 description 16
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 14
- 238000010586 diagram Methods 0.000 description 14
- 239000000463 material Substances 0.000 description 14
- 229910044991 metal oxide Inorganic materials 0.000 description 14
- 150000004706 metal oxides Chemical class 0.000 description 14
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 14
- 229910052782 aluminium Inorganic materials 0.000 description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 13
- 229910052738 indium Inorganic materials 0.000 description 13
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 13
- 229910001868 water Inorganic materials 0.000 description 13
- 239000000243 solution Substances 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 11
- 239000012159 carrier gas Substances 0.000 description 11
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 11
- 229910001195 gallium oxide Inorganic materials 0.000 description 11
- 230000017525 heat dissipation Effects 0.000 description 11
- 239000010936 titanium Substances 0.000 description 11
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 10
- 238000000889 atomisation Methods 0.000 description 10
- 229910052741 iridium Inorganic materials 0.000 description 10
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 10
- 239000002994 raw material Substances 0.000 description 10
- 239000010948 rhodium Substances 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 9
- 125000006850 spacer group Chemical group 0.000 description 9
- 229910052719 titanium Inorganic materials 0.000 description 9
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 8
- 239000012298 atmosphere Substances 0.000 description 8
- 239000011651 chromium Substances 0.000 description 8
- 239000007772 electrode material Substances 0.000 description 8
- 229910052732 germanium Inorganic materials 0.000 description 8
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 8
- 229910052703 rhodium Inorganic materials 0.000 description 8
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 8
- 229910000679 solder Inorganic materials 0.000 description 8
- 229910017052 cobalt Inorganic materials 0.000 description 7
- 239000010941 cobalt Substances 0.000 description 7
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 7
- 150000004820 halides Chemical class 0.000 description 7
- 229910000039 hydrogen halide Inorganic materials 0.000 description 7
- 239000012433 hydrogen halide Substances 0.000 description 7
- 239000003507 refrigerant Substances 0.000 description 7
- 229910052718 tin Inorganic materials 0.000 description 7
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- 229910052804 chromium Inorganic materials 0.000 description 6
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 6
- 229910052736 halogen Inorganic materials 0.000 description 6
- 230000002140 halogenating effect Effects 0.000 description 6
- 150000002367 halogens Chemical class 0.000 description 6
- 229910052759 nickel Inorganic materials 0.000 description 6
- 239000010955 niobium Substances 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 229910052720 vanadium Inorganic materials 0.000 description 6
- GPPXJZIENCGNKB-UHFFFAOYSA-N vanadium Chemical compound [V]#[V] GPPXJZIENCGNKB-UHFFFAOYSA-N 0.000 description 6
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000003795 chemical substances by application Substances 0.000 description 5
- 238000010790 dilution Methods 0.000 description 5
- 239000012895 dilution Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 238000007789 sealing Methods 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 239000000470 constituent Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229910000041 hydrogen chloride Inorganic materials 0.000 description 4
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 4
- XMBWDFGMSWQBCA-UHFFFAOYSA-N hydrogen iodide Chemical compound I XMBWDFGMSWQBCA-UHFFFAOYSA-N 0.000 description 4
- 239000011261 inert gas Substances 0.000 description 4
- 229910052742 iron Inorganic materials 0.000 description 4
- 239000011572 manganese Substances 0.000 description 4
- 229910052758 niobium Inorganic materials 0.000 description 4
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 3
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000002309 gasification Methods 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052735 hafnium Inorganic materials 0.000 description 3
- 238000005658 halogenation reaction Methods 0.000 description 3
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 238000005192 partition Methods 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 229910052707 ruthenium Inorganic materials 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 238000000927 vapour-phase epitaxy Methods 0.000 description 3
- 229910052726 zirconium Inorganic materials 0.000 description 3
- ZCYVEMRRCGMTRW-UHFFFAOYSA-N 7553-56-2 Chemical compound [I] ZCYVEMRRCGMTRW-UHFFFAOYSA-N 0.000 description 2
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- -1 Si 3 N 4 Inorganic materials 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 description 2
- 229910052794 bromium Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000004519 grease Substances 0.000 description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 2
- 230000026030 halogenation Effects 0.000 description 2
- 229910000042 hydrogen bromide Inorganic materials 0.000 description 2
- 229910000043 hydrogen iodide Inorganic materials 0.000 description 2
- 229910001867 inorganic solvent Inorganic materials 0.000 description 2
- 239000003049 inorganic solvent Substances 0.000 description 2
- 239000011630 iodine Substances 0.000 description 2
- 229910052740 iodine Inorganic materials 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 229910001507 metal halide Inorganic materials 0.000 description 2
- 150000005309 metal halides Chemical class 0.000 description 2
- 239000012046 mixed solvent Substances 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 229910052762 osmium Inorganic materials 0.000 description 2
- SYQBFIAQOQZEGI-UHFFFAOYSA-N osmium atom Chemical compound [Os] SYQBFIAQOQZEGI-UHFFFAOYSA-N 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 229910052702 rhenium Inorganic materials 0.000 description 2
- WUAPFZMCVAUBPE-UHFFFAOYSA-N rhenium atom Chemical compound [Re] WUAPFZMCVAUBPE-UHFFFAOYSA-N 0.000 description 2
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000007921 spray Substances 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910052713 technetium Inorganic materials 0.000 description 2
- GKLVYJBZJHMRIY-UHFFFAOYSA-N technetium atom Chemical compound [Tc] GKLVYJBZJHMRIY-UHFFFAOYSA-N 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910021642 ultra pure water Inorganic materials 0.000 description 2
- 239000012498 ultrapure water Substances 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 description 2
- POILWHVDKZOXJZ-ARJAWSKDSA-M (z)-4-oxopent-2-en-2-olate Chemical compound C\C([O-])=C\C(C)=O POILWHVDKZOXJZ-ARJAWSKDSA-M 0.000 description 1
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- CPELXLSAUQHCOX-UHFFFAOYSA-M Bromide Chemical compound [Br-] CPELXLSAUQHCOX-UHFFFAOYSA-M 0.000 description 1
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 1
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004541 SiN Inorganic materials 0.000 description 1
- 229910020177 SiOF Inorganic materials 0.000 description 1
- 238000003917 TEM image Methods 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 150000001649 bromium compounds Chemical class 0.000 description 1
- 239000011575 calcium Substances 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 150000001805 chlorine compounds Chemical class 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 150000004696 coordination complex Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000007607 die coating method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001125 extrusion Methods 0.000 description 1
- 150000002222 fluorine compounds Chemical class 0.000 description 1
- 239000013505 freshwater Substances 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000012770 industrial material Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 150000004694 iodide salts Chemical class 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000007733 ion plating Methods 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 150000001247 metal acetylides Chemical class 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- DYIZHKNUQPHNJY-UHFFFAOYSA-N oxorhenium Chemical compound [Re]=O DYIZHKNUQPHNJY-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910001392 phosphorus oxide Inorganic materials 0.000 description 1
- 238000000053 physical method Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229920000767 polyaniline Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000128 polypyrrole Polymers 0.000 description 1
- 229920000123 polythiophene Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 229910003449 rhenium oxide Inorganic materials 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000013535 sea water Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000008399 tap water Substances 0.000 description 1
- 235000020679 tap water Nutrition 0.000 description 1
- VSAISIQCTGDGPU-UHFFFAOYSA-N tetraphosphorus hexaoxide Chemical compound O1P(O2)OP3OP1OP2O3 VSAISIQCTGDGPU-UHFFFAOYSA-N 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- JKNHZOAONLKYQL-UHFFFAOYSA-K tribromoindigane Chemical compound Br[In](Br)Br JKNHZOAONLKYQL-UHFFFAOYSA-K 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000009834 vaporization Methods 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 239000002349 well water Substances 0.000 description 1
- 235000020681 well water Nutrition 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
Description
本発明は、パワーデバイス等に有用な半導体装置に関する。 The present invention relates to a semiconductor device that is useful for power devices, etc.
高耐圧、低損失および高耐熱を実現できる次世代のスイッチング素子として、バンドギャップの大きな酸化ガリウム(Ga2O3)を用いた半導体装置が注目されており、インバータなどの電力用半導体装置への適用が期待されている。また、広いバンドギャップからLEDやセンサー等の受発光装置としての幅広い応用も期待されている。特に、酸化ガリウムの中でもコランダム構造を有するα―Ga2O3等は、非特許文献1によると、インジウムやアルミニウムをそれぞれ、あるいは組み合わせて混晶とすることによりバンドギャップ制御することが可能であり、InAlGaO系半導体として極めて魅力的な材料系統を構成している。ここでInAlGaO系半導体とはInXAlYGaZO3(0≦X≦2、0≦Y≦2、0≦Z≦2、X+Y+Z=1.5~2.5)を示し(特許文献9等)、酸化ガリウムを内包する同一材料系統として俯瞰することができる。 As a next-generation switching element capable of realizing high voltage resistance, low loss, and high heat resistance, semiconductor devices using gallium oxide (Ga 2 O 3 ) with a large band gap have been attracting attention, and are expected to be applied to power semiconductor devices such as inverters. In addition, due to the wide band gap, a wide range of applications as light receiving and emitting devices such as LEDs and sensors are also expected. In particular, according to Non-Patent Document 1, α-Ga 2 O 3 and the like having a corundum structure among gallium oxides can control the band gap by forming a mixed crystal with indium and aluminum, respectively or in combination, and constitutes an extremely attractive material system as an InAlGaO-based semiconductor. Here, InAlGaO-based semiconductors refer to In x Al y Ga zo 3 (0≦X≦2, 0≦Y≦2, 0≦Z≦2, X+Y+Z=1.5-2.5) (Patent Document 9, etc.), and can be viewed as the same material system containing gallium oxide.
しかしながら、酸化ガリウムは、最安定相がβガリア構造であるので、特殊な成膜法を用いなければ、準安定相であるコランダム構造の結晶膜を成膜することが困難であり、例えば、ヘテロエピタキシャル成長等に結晶成長条件が制約されることも多く、そのため、転位密度が高くなる傾向がある。また、コランダム構造の結晶膜に限らず、成膜レートや結晶品質の向上、クラックや異常成長の抑制、ツイン抑制、反りによる基板の割れ等においてもまだまだ課題が数多く存在している。このような状況下、現在、コランダム構造を有する結晶性半導体の成膜について、いくつか検討がなされている。 However, since the most stable phase of gallium oxide is the β-gallium structure, it is difficult to form a crystalline film with the corundum structure, which is a metastable phase, unless a special film formation method is used. For example, the crystal growth conditions are often restricted in heteroepitaxial growth, etc., which tends to result in a high dislocation density. Furthermore, many challenges remain, not only in the formation of crystalline films with a corundum structure, but also in improving the film formation rate and crystal quality, suppressing cracks and abnormal growth, suppressing twins, and preventing substrate cracking due to warping. Under these circumstances, several studies are currently being conducted on the formation of crystalline semiconductors with a corundum structure.
特許文献1には、ガリウム又はインジウムの臭化物又はヨウ化物を用いて、ミストCVD法により、酸化物結晶薄膜を製造する方法が記載されている。特許文献2~4には、コランダム型結晶構造を有する下地基板上に、コランダム型結晶構造を有する半導体層と、コランダム型結晶構造を有する絶縁膜とが積層された多層構造体が記載されている。また、特許文献5~7のように、ELO基板やボイド形成を用いて、ミストCVDによる成膜も検討されている。
特許文献8には、少なくとも、ガリウム原料と酸素原料とを用いて、ハライド気相成長法(HVPE法)により、コランダム構造を有する酸化ガリウムを成膜することが記載されている。また、特許文献10および11には、PSS基板を用いて、ELO結晶成長を行い、表面積は9μm2以上であり、転移密度が5×106cm-2の結晶膜を得ることが記載されている。しかしながら、酸化ガリウムは放熱性に課題があり、放熱性の課題を解消するには、例えば酸化ガリウムの膜厚を30μm以下に薄くする必要があるが、研磨工程が煩雑となり、コストが高くなるという問題があり、また、そもそも、電極と半導体層との密着性が良好ではないという問題を抱えていた。また、縦型デバイスとした場合の直列抵抗においても、十分に満足できるものではなかった。そのため、パワーデバイスとして酸化ガリウムの性能を存分に発揮するには、さらに良質な結晶品質を有する酸化ガリウム膜を得ることが望ましく、新規な半導体装置が待ち望まれていた。
なお、特許文献1~11はいずれも本出願人らによる特許または特許出願に関する公報であり、現在も検討が進められている。
Patent Document 1 describes a method for producing an oxide crystal thin film by mist CVD using gallium or indium bromide or iodide. Patent Documents 2 to 4 describe a multilayer structure in which a semiconductor layer having a corundum crystal structure and an insulating film having a corundum crystal structure are laminated on a base substrate having a corundum crystal structure. In addition, as in Patent Documents 5 to 7, film formation by mist CVD using an ELO substrate or void formation is also considered.
Patent Document 8 describes that a gallium oxide film having a corundum structure is formed by halide vapor phase epitaxy (HVPE) using at least a gallium raw material and an oxygen raw material. Patent Documents 10 and 11 describe that a PSS substrate is used to perform ELO crystal growth, and a crystal film having a surface area of 9 μm 2 or more and a transition density of 5×10 6 cm −2 is obtained. However, gallium oxide has a problem with heat dissipation, and in order to solve the problem of heat dissipation, for example, it is necessary to thin the film thickness of gallium oxide to 30 μm or less, but there is a problem that the polishing process becomes complicated and the cost increases, and there is also a problem that the adhesion between the electrode and the semiconductor layer is not good in the first place. In addition, the series resistance in the case of a vertical device was not fully satisfactory. Therefore, in order to fully utilize the performance of gallium oxide as a power device, it is desirable to obtain a gallium oxide film having even better crystal quality, and a new semiconductor device has been awaited.
It should be noted that Patent Documents 1 to 11 are all publications related to patents or patent applications filed by the present applicants, and are currently under investigation.
本発明は、耐圧等の半導体特性に優れた半導体装置を提供することを目的とする。 The object of the present invention is to provide a semiconductor device with excellent semiconductor characteristics such as voltage resistance.
本発明者らは、上記目的を達成すべく鋭意検討した結果、特定の条件下でELOを実施することにより、耐圧等に優れた半導体装置を容易に得られることを知見し、このような半導体装置が上記した従来の問題を一挙に解決し得ることを見出した。 As a result of intensive research into achieving the above object, the inventors discovered that by performing ELO under specific conditions, a semiconductor device with excellent breakdown voltage and other properties can be easily obtained, and that such a semiconductor device can solve all of the above-mentioned conventional problems at once.
また、本発明者らは、上記知見を得た後、さらに検討を重ねて本発明を完成させるに至った。 After obtaining the above findings, the inventors conducted further research and completed the present invention.
すなわち、本発明は、以下の発明に関する。
絶縁体基板と、誘電体膜と、半導体層とを含む縦型半導体装置であって、前記絶縁体基板上に、前記誘電体膜及び前記半導体層が積層されており、前記絶縁体基板が、前記半導体層と同じ結晶構造を有する結晶基板であることを特徴とする半導体装置。
前記半導体層が、横方向成長層である前記の半導体装置。
前記半導体層が、第1の半導体領域と第2の半導体領域とを含み、前記第1の半導体領域が、前記誘電体と接合しており、前記第2の半導体領域が前記第1の半導体領域よりも転位を多く含む前記の半導体装置。
前記半導体層の厚さが1μm以上である、前記の半導体装置。
前記半導体層がコランダム構造を有する、前記の半導体装置。
前記誘電体膜がc軸方向に延びている前記の半導体装置。
前記半導体層が少なくともガリウムを含む、前記の半導体装置。
前記誘電体膜がゲート絶縁膜である前記の半導体装置。
絶縁体基板と、誘電体膜と、第1の半導体層と、第2の半導体層とを含む縦型半導体装置であって、前記絶縁体基板上に、前記誘電体膜と、前記第1の半導体層と、前記第2の半導体層とが積層されており、前記絶縁体基板が、前記第1の半導体層と同じ結晶構造を有する結晶基板であることを特徴とする半導体装置。
前記第1の半導体層はc軸を含む結晶構造を有しており、前記誘電体膜が前記c軸方向に延びていることを特徴とする前記の半導体装置。
前記第1の半導体層が第1の半導体領域と第2の半導体領域とを含み、前記第2の半導体層が第1の半導体領域と第2の半導体領域とを含み、前記第1の半導体層の第1の半導体領域が前記誘電体膜と接合されており、前記第1の半導体層において前記第1の半導体領域が前記第2の半導体領域よりも転位が少ないことを特徴とする前記の半導体装置。
前記誘電体膜がゲート絶縁膜である前記の半導体装置。
MOSFETである前記の半導体装置。
パワーデバイスである前記の半導体装置。
前記半導体装置を備える半導体システム。
That is, the present invention relates to the following inventions.
A vertical semiconductor device including an insulating substrate, a dielectric film, and a semiconductor layer, wherein the dielectric film and the semiconductor layer are stacked on the insulating substrate, and the insulating substrate is a crystalline substrate having the same crystal structure as the semiconductor layer.
The semiconductor device as described above, wherein the semiconductor layer is a laterally grown layer.
The semiconductor device, wherein the semiconductor layer includes a first semiconductor region and a second semiconductor region, the first semiconductor region is in contact with the dielectric, and the second semiconductor region includes more dislocations than the first semiconductor region.
The semiconductor device as described above, wherein the semiconductor layer has a thickness of 1 μm or more.
The semiconductor device as described above, wherein the semiconductor layer has a corundum structure.
The semiconductor device, wherein the dielectric film extends in the c-axis direction.
The semiconductor device as described above, wherein the semiconductor layer contains at least gallium.
The semiconductor device as described above, wherein the dielectric film is a gate insulating film.
A vertical semiconductor device including an insulating substrate, a dielectric film, a first semiconductor layer, and a second semiconductor layer, wherein the dielectric film, the first semiconductor layer, and the second semiconductor layer are stacked on the insulating substrate, and the insulating substrate is a crystalline substrate having the same crystal structure as the first semiconductor layer.
The semiconductor device as described above, wherein the first semiconductor layer has a crystal structure including a c-axis, and the dielectric film extends in the c-axis direction.
The semiconductor device, characterized in that the first semiconductor layer includes a first semiconductor region and a second semiconductor region, the second semiconductor layer includes a first semiconductor region and a second semiconductor region, the first semiconductor region of the first semiconductor layer is joined to the dielectric film, and the first semiconductor region in the first semiconductor layer has fewer dislocations than the second semiconductor region.
The semiconductor device as described above, wherein the dielectric film is a gate insulating film.
The semiconductor device is a MOSFET.
The semiconductor device is a power device.
A semiconductor system including the semiconductor device.
本発明の半導体装置は、耐圧等の半導体特性に優れている。 The semiconductor device of the present invention has excellent semiconductor properties such as voltage resistance.
本発明の半導体装置は、絶縁体基板(以下、「結晶基板」または「結晶成長用基板」ともいう)と、誘電体膜と、半導体層とを含む縦型半導体装置であって、前記絶縁体基板上に、前記誘電体膜及び前記半導体層が積層されており、前記絶縁体基板が、前記半導体層と同じ結晶構造を有する結晶基板であることを特長とする。このような半導体装置を得るには、好適には例えば、コランダム構造を有する絶縁体基板上に、前記絶縁体基板のc軸方向に延びているELOマスクを形成させて、横方向成長させて結晶膜からなる半導体層を形成する方法などが挙げられる。なお、「縦型半導体装置」とは、縦型デバイスともいい、電流の流れる方向が縦方向の半導体装置をいう。また、「c軸方向に延びている」とは、前記ELOマスクの全体が前記c軸方向に延びていてもよいし、前記ELOマスクの一部が前記c軸方向に延びていてもよい。また、「c軸方向」は、本実施態様において、c面に垂直な方向であれば、特に限定されない。前記c軸を含む結晶構造としては、例えば、コランダム構造等が挙げられる。このような構造とすることで、本発明においては、半導体層との界面の接合状態が良好であって、チャネル層の結晶性も良好であり、半導体特性に優れている半導体装置を得ることができる。本発明の実施態様の一つとして、前記ELOマスクとして前記電極を用い、前記電極がショットキー電極であるのが好ましい。また、前記ELOマスクとして前記ゲート絶縁膜を用い、前記ゲート絶縁膜が前記結晶基板上にゲート電極を覆うように形成されているのも好ましい。また、前記半導体層の厚さが1μm以上であるのも好ましい。また、前記半導体層が1μm2以上の断面積を有する無転位半導体領域を含むのも好ましい。また、前記半導体層が混合転位を含んでいてもよい。また、前記半導体層がコランダム構造を有するのも好ましく、前記半導体層が少なくともガリウムを含むのも好ましい。上記した好ましい半導体装置の例としては、図11または図12に示す半導体装置が挙げられる。このような半導体装置によれば、より良質な界面を形成することができ、より優れたチャネル層またはドリフト層といった半導体特性を発揮することができる。なお、より具体的には、図11はMOSFETの要部を示す図であり、図11のMOSFETは、基板11、電極(ゲート電極)14、誘電体膜(ゲート絶縁膜)15、半導体層(チャネル層)18、n-型半導体層18aおよびn+型半導体層18bを少なくとも備えている。本発明においては、ELOマスクにゲート絶縁膜を用いることにより、好適にはチャネル層を無転位層とすることができ、より優れた半導体特性を発揮することができる。また、図12はSBDの要部を示す図であり、図12のSBDは、基板11、電極(ショットキー電極)14、半絶縁体層16およびn-型半導体層18aを少なくとも備えている。基板11は絶縁体基板であり、ショットキー電極まで続くスルーホール電極(図示せず)が設けられている。本発明においては、ショットキー電極としてELOマスクに前記ショットキー電極材料を用いることにより、ショットキー接合を良好なものとするのみならず、好適には、ショットキー界面付近の例えばドリフト層を無転位層とすることができ、より優れた半導体特性を発揮することができる。 The semiconductor device of the present invention is a vertical semiconductor device including an insulating substrate (hereinafter also referred to as a "crystal substrate" or "crystal growth substrate"), a dielectric film, and a semiconductor layer, and is characterized in that the dielectric film and the semiconductor layer are laminated on the insulating substrate, and the insulating substrate is a crystal substrate having the same crystal structure as the semiconductor layer. To obtain such a semiconductor device, for example, a method is preferably used in which an ELO mask extending in the c-axis direction of an insulating substrate having a corundum structure is formed on the insulating substrate, and the ELO mask is grown laterally to form a semiconductor layer made of a crystal film. Note that the "vertical semiconductor device" is also called a vertical device, and refers to a semiconductor device in which the direction of current flow is vertical. In addition, "extending in the c-axis direction" may mean that the entire ELO mask extends in the c-axis direction, or that a part of the ELO mask extends in the c-axis direction. In addition, the "c-axis direction" is not particularly limited as long as it is a direction perpendicular to the c-plane in this embodiment. Examples of the crystal structure including the c-axis include a corundum structure. By adopting such a structure, in the present invention, a semiconductor device having a good bonding state at the interface with the semiconductor layer, good crystallinity of the channel layer, and excellent semiconductor characteristics can be obtained. As one embodiment of the present invention, it is preferable that the electrode is used as the ELO mask, and the electrode is a Schottky electrode. It is also preferable that the gate insulating film is used as the ELO mask, and the gate insulating film is formed on the crystal substrate so as to cover the gate electrode. It is also preferable that the thickness of the semiconductor layer is 1 μm or more. It is also preferable that the semiconductor layer includes a dislocation-free semiconductor region having a cross-sectional area of 1 μm2 or more. The semiconductor layer may include mixed dislocations. It is also preferable that the semiconductor layer has a corundum structure, and it is also preferable that the semiconductor layer includes at least gallium. Examples of the above-mentioned preferable semiconductor devices include the semiconductor device shown in FIG. 11 or FIG. 12. According to such a semiconductor device, a better interface can be formed, and semiconductor characteristics such as a better channel layer or drift layer can be exhibited. More specifically, FIG. 11 is a diagram showing a main part of a MOSFET, and the MOSFET in FIG. 11 includes at least a substrate 11, an electrode (gate electrode) 14, a dielectric film (gate insulating film) 15, a semiconductor layer (channel layer) 18, an n-type semiconductor layer 18a, and an n+ type semiconductor layer 18b. In the present invention, by using a gate insulating film as an ELO mask, the channel layer can be preferably made a dislocation-free layer, and more excellent semiconductor characteristics can be exhibited. FIG. 12 is a diagram showing a main part of an SBD, and the SBD in FIG. 12 includes at least a substrate 11, an electrode (Schottky electrode) 14, a semi-insulating layer 16, and an n-type semiconductor layer 18a. The substrate 11 is an insulating substrate, and a through-hole electrode (not shown) continuing to the Schottky electrode is provided. In the present invention, by using the Schottky electrode material in the ELO mask as a Schottky electrode, not only can the Schottky junction be improved, but also, preferably, the drift layer near the Schottky interface can be made into a dislocation-free layer, thereby enabling more excellent semiconductor characteristics to be exhibited.
本発明の半導体装置は、縦型デバイスであるが、絶縁体基板を備えているので、例えばレーザドリル、ドリリング、パンチまたはレーザー等の常法に基づき、貫通孔を設けて、ついで、例えば湿式めっきやミストCVD等の常法に基づき、スルーホール電極を形成するのが望ましい。このような絶縁体基板にスルーホール電極が設けられているものも本発明に包含される。 The semiconductor device of the present invention is a vertical device, but since it has an insulating substrate, it is preferable to provide a through hole using a conventional method such as laser drilling, drilling, punching, or laser, and then form a through-hole electrode using a conventional method such as wet plating or mist CVD. Such an insulating substrate with a through-hole electrode is also included in the present invention.
前記誘電体膜は、特に限定されず、公知の誘電体膜であってよい。前記誘電体膜の比誘電率等も特に限定されないが、比誘電率が5以下であるのが好ましい。「比誘電率」とは、膜の誘電率と、真空の誘電率との比である。誘電体膜の例として、酸化膜やリン酸化物膜や窒化膜等が挙げられるが、本発明においては、前記誘電体膜がSiを含む膜であるのが好ましい。前記のSiを含む膜としては、酸化シリコン系の膜が好適な例として挙げられる。前記酸化シリコン系膜としては、例えば、SiO2膜、リン添加SiO2(PSG)膜、ボロン添加SiO2膜、リンーボロン添加SiO2膜(BPSG膜)、SiOC膜、SiOF膜等が挙げられる。前記誘電体膜の形成手段としては、特に限定されないが、例えば、CVD法、大気圧CVD法、プラズマCVD法、ミストCVD法、熱酸化法等が挙げられる。本発明においては、前記誘電体膜の形成手段が、ミストCVD法または大気圧CVD法であるのが好ましい。また、前記誘電体膜の膜厚も、特に限定されないが、前記絶縁体膜の少なくとも一部の膜厚が1μm以上であるのが好ましい。本発明によれば、このような厚い誘電体膜を前記半導体層上に積層した場合であっても、半導体層内の応力集中による結晶欠陥がないものをより好適に得ることができる。 The dielectric film is not particularly limited and may be a known dielectric film. The dielectric constant of the dielectric film is not particularly limited, but it is preferable that the dielectric constant is 5 or less. The "dielectric constant" is the ratio of the dielectric constant of the film to the dielectric constant of a vacuum. Examples of the dielectric film include oxide films, phosphorus oxide films, and nitride films, but in the present invention, it is preferable that the dielectric film is a film containing Si. A suitable example of the film containing Si is a silicon oxide film. Examples of the silicon oxide film include SiO 2 film, phosphorus-added SiO 2 (PSG) film, boron-added SiO 2 film, phosphorus-boron-added SiO 2 film (BPSG film), SiOC film, and SiOF film. The means for forming the dielectric film is not particularly limited, but examples include CVD, atmospheric CVD, plasma CVD, mist CVD, and thermal oxidation. In the present invention, it is preferable that the means for forming the dielectric film is mist CVD or atmospheric CVD. In addition, the thickness of the dielectric film is not particularly limited, but it is preferable that at least a part of the insulator film has a thickness of 1 μm or more. According to the present invention, even when such a thick dielectric film is laminated on the semiconductor layer, it is possible to more suitably obtain a film free from crystal defects due to stress concentration in the semiconductor layer.
前記半導体層(以下、単に「酸化物半導体膜」または「半導体膜」ともいう)は、コランダム構造を有する酸化物であるのが好ましい。また、本発明においては、前記酸化物が、周期律表第9族(例えば、コバルト、ロジウムまたはイリジウム等)および第13族(例えば、アルミニウム、ガリウムまたはインジウム等)から選ばれる1種または2種以上の金属を含有するのが好ましく、アルミニウム、インジウム、ガリウムおよびイリジウムから選ばれる少なくとも1種の金属を含有するのがより好ましく、少なくともガリウムまたはイリジウムを含有するのがさらにより好ましく、少なくともガリウムを含有するのが最も好ましい。本発明においては、前記酸化物半導体膜の主面がm面であるのが、より酸素等の拡散を抑制し、さらに電気特性をより優れたものとすることができるのでより好ましい。また、前記酸化物半導体膜はオフ角を有していてもよい。また、本発明においては、前記酸化物がα-Ga2O3またはその混晶であるのが好ましい。なお、「主成分」とは、前記酸化物が、原子比で、半導体層の全成分に対し、好ましくは50%以上、より好ましくは70%以上、さらにより好ましくは90%以上含まれることを意味し、100%であってもよいことを意味する。また、前記半導体層の厚さは、特に限定されず、1μm以下であってもよいし、1μm以上であってもよいが、本発明においては、1μm以上であるのが好ましく、10μm以上であるのがより好ましい。前記半導体膜の表面積は特に限定されないが、1mm2以上であってもよいし、1mm2以下であってもよいが、10mm2~300cm2であるのが好ましく、100mm2~100cm2であるのがより好ましい。また、前記半導体膜は、単結晶膜が好ましいが、多結晶膜または多結晶を含む結晶膜であってもよい。 The semiconductor layer (hereinafter, simply referred to as "oxide semiconductor film" or "semiconductor film") is preferably an oxide having a corundum structure. In the present invention, the oxide preferably contains one or more metals selected from Group 9 (e.g., cobalt, rhodium, or iridium) and Group 13 (e.g., aluminum, gallium, or indium) of the periodic table, more preferably contains at least one metal selected from aluminum, indium, gallium, and iridium, even more preferably contains at least gallium or iridium, and most preferably contains at least gallium. In the present invention, it is more preferable that the main surface of the oxide semiconductor film is an m-plane, since this can further suppress the diffusion of oxygen and the like and further improve the electrical characteristics. In addition, the oxide semiconductor film may have an off-axis angle. In the present invention, the oxide is preferably α-Ga 2 O 3 or a mixed crystal thereof. The term "main component" means that the oxide is preferably contained in an atomic ratio of 50% or more, more preferably 70% or more, and even more preferably 90% or more of the total components of the semiconductor layer, and may be 100%. The thickness of the semiconductor layer is not particularly limited and may be 1 μm or less or 1 μm or more, but in the present invention, it is preferably 1 μm or more, and more preferably 10 μm or more. The surface area of the semiconductor film is not particularly limited, but may be 1 mm 2 or more or 1 mm 2 or less, but is preferably 10 mm 2 to 300 cm 2 , and more preferably 100 mm 2 to 100 cm 2. The semiconductor film is preferably a single crystal film, but may be a polycrystalline film or a crystalline film containing polycrystals.
前記半導体層は、ドーパントが含まれているのが好ましい。前記ドーパントは、特に限定されず、公知のものであってよい。前記ドーパントとしては、例えば、スズ、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブ等のn型ドーパント、またはマグネシウム、カルシウム、亜鉛等のp型ドーパントなどが挙げられる。本発明においては、前記半導体層がn型ドーパントを含むのが好ましく、n型酸化物半導体層であるのがより好ましい。また、本発明においては、前記n型ドーパントが、Sn、GeまたはSiであるのが好ましい。ドーパントの含有量は、前記半導体層の組成中、0.00001原子%以上であるのが好ましく、0.00001原子%~20原子%であるのがより好ましく、0.00001原子%~10原子%であるのが最も好ましい。より具体的には、ドーパントの濃度は、通常、約1×1016/cm3~1×1022/cm3であってもよいし、また、ドーパントの濃度を例えば約1×1017/cm3以下の低濃度にしてもよい。また、本発明の一態様によれば、ドーパントを約1×1020/cm3以上の高濃度で含有させてもよい。また、前記半導体層の固定電荷の濃度も、特に限定されないが、本発明においては、1×1017/cm3以下であるのが、前記半導体層により良好に空乏層を形成することができるので、好ましい。 The semiconductor layer preferably contains a dopant. The dopant is not particularly limited and may be a known one. Examples of the dopant include n-type dopants such as tin, germanium, silicon, titanium, zirconium, vanadium, or niobium, or p-type dopants such as magnesium, calcium, or zinc. In the present invention, the semiconductor layer preferably contains an n-type dopant, and is more preferably an n-type oxide semiconductor layer. In the present invention, the n-type dopant is preferably Sn, Ge, or Si. The content of the dopant in the composition of the semiconductor layer is preferably 0.00001 atomic % or more, more preferably 0.00001 atomic % to 20 atomic %, and most preferably 0.00001 atomic % to 10 atomic %. More specifically, the dopant concentration may be generally about 1×10 16 /cm 3 to 1×10 22 /cm 3 , or may be a low concentration of, for example, about 1×10 17 /cm 3 or less. According to one aspect of the present invention, the dopant may be contained at a high concentration of about 1×10 20 /cm 3 or more. The concentration of fixed charges in the semiconductor layer is not particularly limited, but in the present invention, it is preferable that the concentration is 1×10 17 /cm 3 or less, because this allows a depletion layer to be formed well in the semiconductor layer.
前記半導体層は、公知の手段を用いて形成されてよい。前記半導体層の形成手段としては、例えば、CVD法、MOCVD法、MOVPE法、ミストCVD法、ミスト・エピタキシー法、MBE法、HVPE法、パルス成長法またはALD法などが挙げられる。 The semiconductor layer may be formed using known techniques. Examples of techniques for forming the semiconductor layer include CVD, MOCVD, MOVPE, mist CVD, mist epitaxy, MBE, HVPE, pulse growth, and ALD.
以下、HVPE法を用いて、前記半導体層(以下、「結晶成長層」または「結晶膜」ともいう。)を形成して、前記半導体装置の製造方法の一例を説明する。 Hereinafter, an example of a method for manufacturing the semiconductor device will be described, in which the semiconductor layer (hereinafter also referred to as the "crystal growth layer" or "crystal film") is formed using the HVPE method.
前記HVPE法の実施形態の一つとして、例えば、図2に示すHVPE装置を用いて、金属を含む金属源をガス化して金属含有原料ガスとし、ついで、前記金属含有原料ガスと、酸素含有原料ガスとを反応室内の基板上に供給して成膜する際に、表面に例えば前記電極からなるELOマスクを含む結晶基板を用いて、反応性ガスを前記基板上に供給し、前記成膜を、前記反応性ガスの流通下で行うことが挙げられる。 As one embodiment of the HVPE method, for example, a metal source containing a metal is gasified to form a metal-containing source gas using the HVPE apparatus shown in FIG. 2, and then the metal-containing source gas and the oxygen-containing source gas are supplied to a substrate in a reaction chamber to form a film. A crystal substrate having an ELO mask made of, for example, the electrode on its surface is used, and a reactive gas is supplied to the substrate, and the film is formed under the flow of the reactive gas.
(金属源)
前記金属源は、金属を含んでおり、ガス化が可能なものであれば、特に限定されず、金属単体であってもよいし、金属化合物であってもよい。前記金属としては、例えば、ガリウム、アルミニウム、インジウム、鉄、クロム、バナジウム、チタン、ロジウム、ニッケル、コバルトおよびイリジウム等から選ばれる1種または2種以上の金属等が挙げられる。本発明においては、前記金属が、ガリウム、アルミニウムおよびインジウムから選ばれる1種または2種以上の金属であるのが好ましく、ガリウムであるのがより好ましく、前記金属源が、ガリウム単体であるのが最も好ましい。また、前記金属源は、気体であってもよいし、液体であってもよいし、固体であってもよいが、本発明においては、例えば、前記金属としてガリウムを用いる場合には、前記金属源が液体であるのが好ましい。
(Metal Source)
The metal source is not particularly limited as long as it contains a metal and can be gasified, and may be a metal element or a metal compound. Examples of the metal include one or more metals selected from gallium, aluminum, indium, iron, chromium, vanadium, titanium, rhodium, nickel, cobalt, and iridium. In the present invention, the metal is preferably one or more metals selected from gallium, aluminum, and indium, more preferably gallium, and the metal source is most preferably gallium element. The metal source may be gas, liquid, or solid, but in the present invention, for example, when gallium is used as the metal, the metal source is preferably liquid.
前記ガス化の手段は、本発明の目的を阻害しない限り、特に限定されず、公知の手段であってよい。本発明においては、前記ガス化の手段が、前記金属源をハロゲン化することにより行われるのが好ましい。前記ハロゲン化に用いるハロゲン化剤は、前記金属源をハロゲン化できさえすれば、特に限定されず、公知のハロゲン化剤であってよい。前記ハロゲン化剤としては、例えば、ハロゲンまたはハロゲン化水素等が挙げられる。前記ハロゲンとしては、例えば、フッ素、塩素、臭素、またはヨウ素等が挙げられる。また、前記ハロゲン化水素としては、例えば、フッ化水素、塩化水素、臭化水素、ヨウ化水素等が挙げられる。本発明においては、前記ハロゲン化に、ハロゲン化水素を用いるのが好ましく、塩化水素を用いるのがより好ましい。本発明においては、前記ガス化を、前記金属源に、ハロゲン化剤として、ハロゲンまたはハロゲン化水素を供給して、前記金属源とハロゲンまたはハロゲン化水素とをハロゲン化金属の気化温度以上で反応させてハロゲン化金属とすることにより行うのが好ましい。前記ハロゲン化反応温度は、特に限定されないが、本発明においては、例えば、前記金属源の金属がガリウムであり、前記ハロゲン化剤が、HClである場合には、900℃以下が好ましく、700℃以下がより好ましく、400℃~700℃であるのが最も好ましい。前記金属含有原料ガスは、前記金属源の金属を含むガスであれば、特に限定されない。前記金属含有原料ガスとしては、例えば、前記金属のハロゲン化物(フッ化物、塩化物、臭化物、ヨウ化物など)等が挙げられる。 The gasification means is not particularly limited and may be a known means as long as it does not impede the object of the present invention. In the present invention, the gasification means is preferably carried out by halogenating the metal source. The halogenating agent used for the halogenation is not particularly limited and may be a known halogenating agent as long as it can halogenate the metal source. Examples of the halogenating agent include halogen and hydrogen halide. Examples of the halogen include fluorine, chlorine, bromine, and iodine. Examples of the hydrogen halide include hydrogen fluoride, hydrogen chloride, hydrogen bromide, and hydrogen iodide. In the present invention, it is preferable to use hydrogen halide for the halogenation, and more preferably hydrogen chloride. In the present invention, it is preferable to carry out the gasification by supplying a halogen or hydrogen halide as a halogenating agent to the metal source and reacting the metal source with the halogen or hydrogen halide at a temperature higher than the vaporization temperature of the metal halide to form a metal halide. The halogenation reaction temperature is not particularly limited, but in the present invention, for example, when the metal source metal is gallium and the halogenating agent is HCl, the temperature is preferably 900°C or less, more preferably 700°C or less, and most preferably 400°C to 700°C. The metal-containing source gas is not particularly limited as long as it is a gas containing the metal source metal. Examples of the metal-containing source gas include halides of the metal (fluorides, chlorides, bromides, iodides, etc.).
本発明の実施形態においては、金属を含む金属源をガス化して金属含有原料ガスとした後、前記金属含有原料ガスと、前記酸素含有原料ガスとを、前記反応室内の基板上に供給する。また、本発明の実施態様においては、反応性ガスを前記基板上に供給する。前記酸素含有原料ガスとしては、例えば、O2ガス、CO2ガス、NOガス、NO2ガス、N2Oガス、H2OガスまたはO3ガス等が挙げられる。本発明においては、前記酸素含有原料ガスが、O2、H2OおよびN2Oからなる群から選ばれる1種または2種以上のガスであるのが好ましく、O2を含むのがより好ましい。なお、実施形態の一つとして、前記酸素含有原料ガスはCO2を含んでいてもよい。前記反応性ガスは、通常、金属含有原料ガスおよび酸素含有原料ガスとは異なる反応性のガスであり、不活性ガスは含まれない。前記反応性ガスとしては、特に限定されないが、例えば、エッチングガス等が挙げられる。前記エッチングガスは、本発明の目的を阻害しない限り、特に限定されず、公知のエッチングガスであってよい。本発明においては、前記反応性ガスが、ハロゲンガス(例えば、フッ素ガス、塩素ガス、臭素ガスまたはヨウ素ガス等)、ハロゲン化水素ガス(例えば、フッ酸ガス、塩酸ガス、臭化水素ガス、ヨウ化水素ガス等)、水素ガスまたはこれら2種以上の混合ガス等であるのが好ましく、ハロゲン化水素ガスを含むのが好ましく、塩化水素を含むのが最も好ましい。なお、前記金属含有原料ガス、前記酸素含有原料ガス、前記反応性ガスは、キャリアガスを含んでいてもよい。前記キャリアガスとしては、例えば、窒素やアルゴン等の不活性ガス等が挙げられる。また、前記金属含有原料ガスの分圧は特に限定されないが、本発明においては、0.5Pa~1kPaであるのが好ましく、5Pa~0.5kPaであるのがより好ましい。前記酸素含有原料ガスの分圧は、特に限定されないが、本発明においては、前記金属含有原料ガスの分圧の0.5倍~100倍であるのが好ましく、1倍~20倍であるのがより好ましい。前記反応性ガスの分圧も、特に限定されないが、本発明の実施形態においては、前記金属含有原料ガスの分圧の0.1倍~5倍であるのが好ましく、0.2倍~3倍であるのがより好ましい。 In an embodiment of the present invention, a metal source containing a metal is gasified to obtain a metal-containing source gas, and then the metal-containing source gas and the oxygen-containing source gas are supplied onto the substrate in the reaction chamber. In another embodiment of the present invention, a reactive gas is supplied onto the substrate. Examples of the oxygen-containing source gas include O2 gas, CO2 gas, NO gas, NO2 gas, N2O gas, H2O gas, and O3 gas. In the present invention, the oxygen-containing source gas is preferably one or more gases selected from the group consisting of O2 , H2O , and N2O , and more preferably contains O2 . In one embodiment, the oxygen-containing source gas may contain CO2 . The reactive gas is usually a gas with a different reactivity from the metal-containing source gas and the oxygen-containing source gas, and does not include an inert gas. The reactive gas is not particularly limited, but may be, for example, an etching gas. The etching gas is not particularly limited as long as it does not hinder the object of the present invention, and may be a known etching gas. In the present invention, the reactive gas is preferably a halogen gas (e.g., fluorine gas, chlorine gas, bromine gas, or iodine gas), a hydrogen halide gas (e.g., hydrofluoric acid gas, hydrochloric acid gas, hydrogen bromide gas, hydrogen iodide gas), hydrogen gas, or a mixed gas of two or more of these, and preferably contains a hydrogen halide gas, and most preferably contains hydrogen chloride. The metal-containing source gas, the oxygen-containing source gas, and the reactive gas may contain a carrier gas. Examples of the carrier gas include inert gases such as nitrogen and argon. The partial pressure of the metal-containing source gas is not particularly limited, but in the present invention, it is preferably 0.5 Pa to 1 kPa, and more preferably 5 Pa to 0.5 kPa. The partial pressure of the oxygen-containing source gas is not particularly limited, but in the present invention, it is preferably 0.5 times to 100 times the partial pressure of the metal-containing source gas, and more preferably 1 time to 20 times. The partial pressure of the reactive gas is not particularly limited, but in an embodiment of the present invention, it is preferably 0.1 to 5 times, and more preferably 0.2 to 3 times, the partial pressure of the metal-containing source gas.
本発明の実施形態においては、さらに、ドーパント含有原料ガスを前記基板に供給するのも好ましい。前記ドーパント含有原料ガスは、ドーパントを含んでいれば、特に限定されない。前記ドーパントも、特に限定されないが、本発明においては、前記ドーパントが、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウム、ニオブおよびスズから選ばれる1種または2種以上の元素を含むのが好ましく、ゲルマニウム、ケイ素、またはスズを含むのがより好ましく、ゲルマニウムを含むのが最も好ましい。このようにドーパント含有原料ガスを用いることにより、得られる膜の導電率を容易に制御することができる。前記ドーパント含有原料ガスは、前記ドーパントを化合物(例えば、ハロゲン化物、酸化物等)の形態で有するのが好ましく、ハロゲン化物の形態で有するのがより好ましい。前記ドーパント含有原料ガスの分圧は、特に限定されないが、本発明においては、前記金属含有原料ガスの分圧の1×10-7倍~0.1倍であるのが好ましく、2.5×10-6倍~7.5×10-2倍であるのがより好ましい。なお、本発明においては、前記ドーパント含有原料ガスを、前記反応性ガスとともに前記基板上に供給するのが好ましい。 In the embodiment of the present invention, it is also preferable to supply a dopant-containing source gas to the substrate. The dopant-containing source gas is not particularly limited as long as it contains a dopant. The dopant is also not particularly limited, but in the present invention, the dopant preferably contains one or more elements selected from germanium, silicon, titanium, zirconium, vanadium, niobium and tin, more preferably contains germanium, silicon or tin, and most preferably contains germanium. By using the dopant-containing source gas in this way, the conductivity of the obtained film can be easily controlled. The dopant-containing source gas preferably contains the dopant in the form of a compound (e.g., a halide, an oxide, etc.), more preferably in the form of a halide. The partial pressure of the dopant-containing source gas is not particularly limited, but in the present invention, it is preferably 1×10 −7 to 0.1 times, and more preferably 2.5×10 −6 to 7.5×10 −2 times, the partial pressure of the metal-containing source gas. Note that in the present invention, it is preferable to supply the dopant-containing source gas onto the substrate together with the reactive gas.
(結晶基板)
本発明においては、前記基板が結晶基板であるのが好ましい。前記結晶基板は、絶縁体基板であり、結晶物を主成分として含む基板であれば特に限定されず、公知の基板であってよい。単結晶基板であってもよいし、多結晶基板であってもよい。前記結晶基板としては、例えば、コランダム構造を有する結晶物を主成分として含む基板などが挙げられる。なお、前記「主成分」とは、基板中の組成比で、前記結晶物を50%以上含むものをいい、好ましくは70%以上含むものであり、より好ましくは90%以上含むものである。
(Crystal Substrate)
In the present invention, the substrate is preferably a crystalline substrate. The crystalline substrate is an insulating substrate, and is not particularly limited as long as it is a substrate containing a crystalline substance as a main component, and may be a known substrate. It may be a single crystal substrate or a polycrystalline substrate. The crystalline substrate may be, for example, a substrate containing a crystalline substance having a corundum structure as a main component. The "main component" refers to a substrate containing the crystalline substance in a composition ratio of 50% or more, preferably 70% or more, and more preferably 90% or more.
前記コランダム構造を有する結晶物を主成分として含む基板としては、例えば、サファイア基板、アンドープのα型酸化ガリウム基板などが挙げられる。 Examples of substrates containing crystals having the corundum structure as a main component include sapphire substrates and undoped α-type gallium oxide substrates.
本発明の実施形態においては、前記結晶基板が、サファイア基板であるのが好ましい。前記サファイア基板としては、例えば、m面サファイア基板、a面サファイア基板などが挙げられる。本発明においては、前記サファイア基板が、m面サファイア基板であるのが好ましい。また、前記サファイア基板はオフ角を有していてもよい。前記オフ角は、特に限定されないが、好ましくは0°~15°である。なお、前記結晶基板の厚さは、特に限定されないが、好ましくは、50~2000μmであり、より好ましくは200~800μmである。また、前記結晶基板の面積は、特に限定されないが、15cm2以上であるのが好ましく、100cm2以上であるのがより好ましい。 In an embodiment of the present invention, the crystal substrate is preferably a sapphire substrate. Examples of the sapphire substrate include an m-plane sapphire substrate and an a-plane sapphire substrate. In the present invention, the sapphire substrate is preferably an m-plane sapphire substrate. The sapphire substrate may have an off-angle. The off-angle is not particularly limited, but is preferably 0° to 15°. The thickness of the crystal substrate is not particularly limited, but is preferably 50 to 2000 μm, and more preferably 200 to 800 μm. The area of the crystal substrate is not particularly limited, but is preferably 15 cm 2 or more, and more preferably 100 cm 2 or more.
また、本発明の実施形態の一つにおいては、前記結晶基板が、例えば前記誘電体膜からなるELOマスクを含むのが好ましい。このような誘電体膜を用いることにより、本発明においては、ゲート絶縁膜として用いることができる。なお、この場合、前記ELOマスクは通常、ゲート電極を含む。前記ゲート電極の電極材料としては、下記電極材料などが挙げられる。前記ゲート電極を前記ELOマスクで覆うことにより、より結晶品質の高いチャネル層を有する半導体装置、特にMOSFETを容易に得ることができる。前記ELOマスクの構成材料は、特に限定されず、公知のマスク材料であってよい。絶縁体材料であってもよいし、導電体材料であってもよいし、半導体材料であってもよい。また、前記構成材料は、非晶であってもよいし、単結晶であってもよいし、多結晶であってもよい。前記凸部の構成材料としては、例えば、Si、Ge、Ti、Zr、Hf、Ta、Sn等の酸化物、窒化物または炭化物、カーボン、ダイヤモンド、金属、これらの混合物などが挙げられる。より具体的には、SiO2、SiNまたは多結晶シリコンを主成分として含むSi含有化合物、前記結晶性酸化物半導体の結晶成長温度よりも高い融点を有する金属(例えば、白金、金、銀、パラジウム、ロジウム、イリジウム、ルテニウムなどの貴金属等)などが挙げられる。なお、前記構成材料の含有量は、凸部中、組成比で、50%以上が好ましく、70%以上がより好ましく、90%以上が最も好ましい。なお、前記ゲート絶縁膜は本発明の目的を阻害しない限り特に限定されず、公知のゲート絶縁膜であってよい。前記ゲート絶縁膜としては、例えば、SiO2、Si3N4、Al2O3、GaO、AlGaO、InAlGaO、AlInZnGaO4、AlN、Hf2O3、SiN、SiON、MgO、GdO、リンを少なくとも含む酸化膜等の酸化膜が好適な例として挙げられる。 In one embodiment of the present invention, the crystal substrate preferably includes an ELO mask made of the dielectric film. By using such a dielectric film, the present invention can use it as a gate insulating film. In this case, the ELO mask usually includes a gate electrode. Examples of the electrode material of the gate electrode include the following electrode materials. By covering the gate electrode with the ELO mask, a semiconductor device having a channel layer with higher crystal quality, particularly a MOSFET, can be easily obtained. The constituent material of the ELO mask is not particularly limited and may be a known mask material. It may be an insulating material, a conductive material, or a semiconductor material. The constituent material may be amorphous, single crystal, or polycrystal. Examples of the constituent material of the convex portion include oxides, nitrides, or carbides of Si, Ge, Ti, Zr, Hf, Ta, Sn, etc., carbon, diamond, metal, and mixtures thereof. More specifically, examples of the material include a Si-containing compound containing SiO 2 , SiN, or polycrystalline silicon as a main component, and a metal having a melting point higher than the crystal growth temperature of the crystalline oxide semiconductor (e.g., a noble metal such as platinum, gold, silver, palladium, rhodium, iridium, or ruthenium). The content of the constituent material is preferably 50% or more, more preferably 70% or more, and most preferably 90% or more in terms of composition ratio in the convex portion. The gate insulating film is not particularly limited as long as it does not impede the object of the present invention, and may be a known gate insulating film. Suitable examples of the gate insulating film include oxide films such as SiO 2 , Si 3 N 4 , Al 2 O 3 , GaO, AlGaO, InAlGaO, AlInZnGaO 4 , AlN, Hf 2 O 3 , SiN, SiON, MgO, GdO, and oxide films containing at least phosphorus.
前記ELOマスクの形成手段としては、公知の手段であってよく、例えば、フォトリソグラフィー、電子ビームリソグラフィー、レーザーパターニング、その後のエッチング(例えばドライエッチングまたはウェットエッチング等)などの公知のパターニング加工手段などが挙げられる。また、前記パターン形状のピッチ間隔も、特に限定されないが、本発明の実施態様においては、100μm以下であるのが好ましく、0.5μm~50μmであるのがより好ましく、0.5μm~10μmであるのが最も好ましい。 The means for forming the ELO mask may be known means, such as known patterning processing means such as photolithography, electron beam lithography, laser patterning, and subsequent etching (e.g., dry etching or wet etching). The pitch interval of the pattern shape is not particularly limited, but in an embodiment of the present invention, it is preferably 100 μm or less, more preferably 0.5 μm to 50 μm, and most preferably 0.5 μm to 10 μm.
また、本発明の実施形態の一つにおいては、前記結晶基板が、例えば前記電極からなるELOマスクを含むのも好ましい。このようなELOマスクの構成材料は、特に限定されないが通常電極材料である。また、前記電極材料としては、導電性を有していれば、電極の種類等は特に限定されないが、本発明においては、オーミック電極およびショットキー電極としてそれぞれ用いるのが好ましい。前記電極材料は、公知の金属であってよい。前記金属としては、好適には、例えば、周期律表第4族~第11族から選ばれる少なくとも1種の金属等が挙げられる。周期律表第4族の金属としては、例えば、チタン(Ti)、ジルコニウム(Zr)、ハフニウム(Hf)などが挙げられる。周期律表第5族の金属としては、例えば、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)などが挙げられる。周期律表第6族の金属としては、例えば、クロム(Cr)、モリブデン(Mo)およびタングステン(W)などが挙げられる。周期律表第7族の金属としては、例えば、マンガン(Mn)、テクネチウム(Tc)、レニウム(Re)などが挙げられる。周期律表第8族の金属としては、例えば、鉄(Fe)、ルテニウム(Ru)、オスミウム(Os)などが挙げられる。周期律表第9族の金属としては、例えば、コバルト(Co)、ロジウム(Rh)、イリジウム(Ir)などが挙げられる。周期律表第10族の金属としては、例えば、ニッケル(Ni)、パラジウム(Pd)、白金(Pt)などが挙げられる。周期律表第11族の金属としては、例えば、銅(Cu)、銀(Ag)、金(Au)などが挙げられる。前記の各金属層の層厚は、特に限定されないが、0.1nm~10μmが好ましく、5nm~500nmがより好ましく、10nm~200nmが最も好ましい。 In one embodiment of the present invention, the crystal substrate preferably includes an ELO mask made of the electrode. The material of the ELO mask is not particularly limited, but is usually an electrode material. The electrode material is not particularly limited to the type of electrode as long as it has conductivity, but in the present invention, it is preferable to use the electrode material as an ohmic electrode and a Schottky electrode. The electrode material may be a known metal. The metal is preferably at least one metal selected from Groups 4 to 11 of the periodic table. Examples of metals in Group 4 of the periodic table include titanium (Ti), zirconium (Zr), and hafnium (Hf). Examples of metals in Group 5 of the periodic table include vanadium (V), niobium (Nb), and tantalum (Ta). Examples of metals in Group 6 of the periodic table include chromium (Cr), molybdenum (Mo), and tungsten (W). Examples of metals in Group 7 of the periodic table include manganese (Mn), technetium (Tc), and rhenium (Re). Examples of metals in Group 8 of the periodic table include iron (Fe), ruthenium (Ru), and osmium (Os). Examples of metals in Group 9 of the periodic table include cobalt (Co), rhodium (Rh), and iridium (Ir). Examples of metals in Group 10 of the periodic table include nickel (Ni), palladium (Pd), and platinum (Pt). Examples of metals in Group 11 of the periodic table include copper (Cu), silver (Ag), and gold (Au). The thickness of each of the metal layers is not particularly limited, but is preferably 0.1 nm to 10 μm, more preferably 5 nm to 500 nm, and most preferably 10 nm to 200 nm.
前記電極形成手段は特に限定されず、公知の手段であってよい。前記形成手段としては、具体的には例えば、ドライ法やウェット法などが挙げられる。ドライ法としては、例えば、スパッタ、真空蒸着、CVD等が挙げられる。ウェット法としては、例えば、スクリーン印刷やダイコート等が挙げられる。 The electrode forming means is not particularly limited and may be a known means. Specific examples of the forming means include a dry method and a wet method. Examples of dry methods include sputtering, vacuum deposition, and CVD. Examples of wet methods include screen printing and die coating.
以下、本発明において好適に用いられる結晶成長用基板(結晶基板)の実施態様の一例を、図面を用いて説明する。 Below, an example of an embodiment of a crystal growth substrate (crystal substrate) suitable for use in the present invention is described with reference to the drawings.
図3は、本発明において好適に用いられる結晶基板の結晶成長面上に設けられた前記ELOマスクからなる凸部の一態様を示す。図3の前記ELOマスクを含む結晶基板は、結晶基板1と、結晶成長面1a上の凸部2aとから形成されている。凸部2aは結晶成長面1aに対してストライプ状であり、c軸方向に延びている。結晶基板1の結晶成長面1a上には、ストライプ状の凸部2aが周期的に配列されている。なお、凸部2aは、例えば、SiO2等のシリコン含有化合物からなり、ゲート電極形成後、フォトリソグラフィー等の公知の手段を用いてゲート電極を被覆し、形成することができる。 3 shows an embodiment of the convex portion made of the ELO mask provided on the crystal growth surface of the crystal substrate preferably used in the present invention. The crystal substrate including the ELO mask in FIG. 3 is formed of a crystal substrate 1 and a convex portion 2a on the crystal growth surface 1a. The convex portion 2a is striped with respect to the crystal growth surface 1a and extends in the c-axis direction. The striped convex portions 2a are periodically arranged on the crystal growth surface 1a of the crystal substrate 1. The convex portions 2a are made of a silicon-containing compound such as SiO2 , and can be formed by covering the gate electrode using a known means such as photolithography after the gate electrode is formed.
前記凸部の幅および高さ、間隔などが特に限定されないが、本発明においては、それぞれが例えば約10nm~約1mmの範囲内であり、好ましくは約10nm~約300μmであり、より好ましくは約10nm~約10μmである。 The width, height, and spacing of the protrusions are not particularly limited, but in the present invention, each is, for example, within the range of about 10 nm to about 1 mm, preferably about 10 nm to about 300 μm, and more preferably about 10 nm to about 10 μm.
本発明の実施形態においては、前記結晶基板上に応力緩和層等を含むバッファ層を設けてもよい。また、本発明の実施形態においては、前記基板が、表面の一部または全部に、前記バッファ層を介して前記ELOマスクを有していてもよいし、前記ELOマスクを介して前記バッファ層を有していてもよい。前記バッファ層の形成手段は、特に限定されず、公知の手段であってよい。前記形成手段としては、例えば、スプレー法、ミストCVD法、HVPE法、MBE法、MOCVD法、スパッタリング法等が挙げられる。以下、前記バッファ層をミストCVD法により形成する好適な態様を、より詳細に説明する。 In an embodiment of the present invention, a buffer layer including a stress relaxation layer or the like may be provided on the crystal substrate. In addition, in an embodiment of the present invention, the substrate may have the ELO mask on a part or all of the surface via the buffer layer, or may have the buffer layer via the ELO mask. The means for forming the buffer layer is not particularly limited and may be a known means. Examples of the forming means include a spray method, a mist CVD method, a HVPE method, an MBE method, a MOCVD method, and a sputtering method. A preferred embodiment for forming the buffer layer by a mist CVD method will be described in more detail below.
前記バッファ層は、好適には、例えば、図4に示すミストCVD装置を用いて、原料溶液を霧化または液滴化し(霧化工程)、得られた霧化液滴をキャリアガスを用いて前記基板まで搬送し(搬送工程)、ついで、前記基板の表面の一部または全部で、前記霧化液滴を熱反応させる(バッファ層形成工程)ことにより形成することができる。なお、本発明においては、同様にして前記結晶成長層を形成することもできる。 The buffer layer can be preferably formed, for example, by using a mist CVD apparatus as shown in FIG. 4 to atomize or turn the raw material solution into droplets (atomization process), transporting the resulting atomized droplets to the substrate using a carrier gas (transport process), and then thermally reacting the atomized droplets on a part or the entire surface of the substrate (buffer layer formation process). Note that in the present invention, the crystal growth layer can also be formed in a similar manner.
(霧化工程)
霧化工程は、前記原料溶液を霧化して前記霧化液滴を得る。前記原料溶液の霧化手段は、前記原料溶液を霧化できさえすれば特に限定されず、公知の手段であってよいが、本発明の前記実施形態においては、超音波を用いる霧化手段が好ましい。超音波を用いて得られた霧化液滴は、初速度がゼロであり、空中に浮遊するので好ましく、例えば、スプレーのように吹き付けるのではなく、空間に浮遊してガスとして搬送することが可能なミストであるので衝突エネルギーによる損傷がないため、非常に好適である。前記霧化液滴の液滴サイズは、特に限定されず、数mm程度の液滴であってもよいが、好ましくは50μm以下であり、より好ましくは0.1~10μmである。
(Atomization process)
In the atomization step, the raw solution is atomized to obtain the atomized droplets. The atomization means for the raw solution is not particularly limited as long as it can atomize the raw solution, and may be a known means, but in the embodiment of the present invention, an atomization means using ultrasonic waves is preferable. The atomized droplets obtained using ultrasonic waves are preferable because they have an initial velocity of zero and float in the air, and are not sprayed like a spray, but are mist that floats in space and can be transported as a gas, so there is no damage due to collision energy, which is very suitable. The droplet size of the atomized droplets is not particularly limited, and may be droplets of about several mm, but is preferably 50 μm or less, and more preferably 0.1 to 10 μm.
(原料溶液)
前記原料溶液は、霧化が可能なものであって、ミストCVDにより、前記バッファ層が得られる溶液であれば特に限定されない。前記原料溶液としては、例えば、霧化用金属の有機金属錯体(例えばアセチルアセトナート錯体等)やハロゲン化物(例えばフッ化物、塩化物、臭化物またはヨウ化物等)の水溶液などが挙げられる。前記霧化用金属は、特に限定されず、このような霧化用金属としては、例えば、アルミニウム、ガリウム、インジウム、鉄、クロム、バナジウム、チタン、ロジウム、ニッケル、コバルトおよびイリジウム等から選ばれる1種または2種以上の金属等が挙げられる。本発明においては、前記霧化用金属が、ガリウム、インジウムまたはアルミニウムを少なくとも含むのが好ましく、ガリウムを少なくとも含むのがより好ましい。原料溶液中の霧化用金属の含有量は、本発明の目的を阻害しない限り特に限定されないが、好ましくは、0.001モル%~50モル%であり、より好ましくは0.01モル%~50モル%である。
(raw material solution)
The raw material solution is not particularly limited as long as it can be atomized and the buffer layer can be obtained by mist CVD. Examples of the raw material solution include an organic metal complex (e.g., acetylacetonate complex, etc.) of the atomization metal and an aqueous solution of a halide (e.g., fluoride, chloride, bromide, or iodide, etc.). The atomization metal is not particularly limited, and examples of such atomization metal include one or more metals selected from aluminum, gallium, indium, iron, chromium, vanadium, titanium, rhodium, nickel, cobalt, and iridium. In the present invention, the atomization metal preferably contains at least gallium, indium, or aluminum, and more preferably contains at least gallium. The content of the atomization metal in the raw material solution is not particularly limited as long as it does not hinder the object of the present invention, but is preferably 0.001 mol% to 50 mol%, and more preferably 0.01 mol% to 50 mol%.
また、原料溶液には、ドーパントが含まれているのも好ましい。原料溶液にドーパントを含ませることにより、イオン注入等を行わずに、結晶構造を壊すことなく、バッファ層の導電性を容易に制御することができる。本発明においては、前記ドーパントがスズ、ゲルマニウム、またはケイ素であるのが好ましく、スズ、またはゲルマニウムであるのがより好ましく、スズであるのが最も好ましい。前記ドーパントの濃度は、通常、約1×1016/cm3~1×1022/cm3であってもよいし、また、ドーパントの濃度を例えば約1×1017/cm3以下の低濃度にしてもよいし、ドーパントを約1×1020/cm3以上の高濃度で含有させてもよい。 It is also preferable that the raw material solution contains a dopant. By including a dopant in the raw material solution, the conductivity of the buffer layer can be easily controlled without ion implantation or the like and without destroying the crystal structure. In the present invention, the dopant is preferably tin, germanium, or silicon, more preferably tin or germanium, and most preferably tin. The concentration of the dopant may usually be about 1×10 16 /cm 3 to 1×10 22 /cm 3 , or the dopant concentration may be a low concentration of, for example, about 1×10 17 /cm 3 or less, or the dopant may be contained at a high concentration of about 1×10 20 /cm 3 or more.
原料溶液の溶媒は、特に限定されず、水等の無機溶媒であってもよいし、アルコール等の有機溶媒であってもよいし、無機溶媒と有機溶媒との混合溶媒であってもよい。本発明においては、前記溶媒が水を含むのが好ましく、水または水とアルコールとの混合溶媒であるのがより好ましく、水であるのが最も好ましい。前記水としては、より具体的には、例えば、純水、超純水、水道水、井戸水、鉱泉水、鉱水、温泉水、湧水、淡水、海水などが挙げられるが、本発明においては、超純水が好ましい。 The solvent of the raw material solution is not particularly limited, and may be an inorganic solvent such as water, an organic solvent such as alcohol, or a mixed solvent of an inorganic solvent and an organic solvent. In the present invention, the solvent preferably contains water, more preferably water or a mixed solvent of water and alcohol, and most preferably water. More specifically, examples of the water include pure water, ultrapure water, tap water, well water, mineral water, hot spring water, spring water, fresh water, and seawater, but in the present invention, ultrapure water is preferred.
(搬送工程)
搬送工程では、キャリアガスでもって前記霧化液滴を成膜室内に搬送する。前記キャリアガスは、本発明の目的を阻害しない限り特に限定されず、例えば、酸素、オゾン、窒素やアルゴン等の不活性ガス、または水素ガスやフォーミングガス等の還元ガスが好適な例として挙げられる。また、キャリアガスの種類は1種類であってよいが、2種類以上であってもよく、流量を下げた希釈ガス(例えば10倍希釈ガス等)などを、第2のキャリアガスとしてさらに用いてもよい。また、キャリアガスの供給箇所も1箇所だけでなく、2箇所以上あってもよい。キャリアガスの流量は、特に限定されないが、0.01~20L/分であるのが好ましく、1~10L/分であるのがより好ましい。希釈ガスの場合には、希釈ガスの流量が、0.001~2L/分であるのが好ましく、0.1~1L/分であるのがより好ましい。
(Transportation process)
In the transport step, the atomized droplets are transported into the film-forming chamber by a carrier gas. The carrier gas is not particularly limited as long as it does not impede the object of the present invention, and suitable examples include oxygen, ozone, inert gas such as nitrogen or argon, or reducing gas such as hydrogen gas or forming gas. The type of carrier gas may be one type, but may be two or more types, and a dilution gas with a reduced flow rate (for example, a 10-fold dilution gas, etc.) may be further used as a second carrier gas. The supply point of the carrier gas may be not only one but also two or more. The flow rate of the carrier gas is not particularly limited, but is preferably 0.01 to 20 L/min, and more preferably 1 to 10 L/min. In the case of a dilution gas, the flow rate of the dilution gas is preferably 0.001 to 2 L/min, and more preferably 0.1 to 1 L/min.
(バッファ層形成工程)
バッファ層形成工程では、成膜室内で前記霧化液滴を熱反応させることによって、基板上に、前記バッファ層を形成する。熱反応は、熱でもって前記霧化液滴が反応すればそれでよく、反応条件等も本発明の目的を阻害しない限り特に限定されない。本工程においては、前記熱反応を、通常、溶媒の蒸発温度以上の温度で行うが、高すぎない温度(例えば1000℃)以下が好ましく、650℃以下がより好ましく、400℃~650℃が最も好ましい。また、熱反応は、本発明の目的を阻害しない限り、真空下、非酸素雰囲気下、還元ガス雰囲気下および酸素雰囲気下のいずれの雰囲気下で行われてもよく、また、大気圧下、加圧下および減圧下のいずれの条件下で行われてもよいが、本発明においては、大気圧下で行われるのが好ましい。なお、バッファ層の厚みは、形成時間を調整することにより、設定することができる。
(Buffer layer forming process)
In the buffer layer forming process, the atomized droplets are thermally reacted in a film forming chamber to form the buffer layer on the substrate. The thermal reaction may be performed as long as the atomized droplets react with heat, and the reaction conditions are not particularly limited as long as the object of the present invention is not hindered. In this process, the thermal reaction is usually performed at a temperature equal to or higher than the evaporation temperature of the solvent, but is preferably not too high (for example, 1000°C) or lower, more preferably 650°C or lower, and most preferably 400°C to 650°C. In addition, the thermal reaction may be performed under any atmosphere, such as a vacuum, a non-oxygen atmosphere, a reducing gas atmosphere, or an oxygen atmosphere, as long as the object of the present invention is not hindered. In addition, the thermal reaction may be performed under any condition, such as atmospheric pressure, pressurized pressure, or reduced pressure, but in the present invention, it is preferable to perform the thermal reaction under atmospheric pressure. The thickness of the buffer layer can be set by adjusting the formation time.
上記のようにして、バッファ層を形成した後、該バッファ層上に、上記した方法により、前記結晶成長層を形成することにより、前記結晶成長層におけるチルト等の欠陥をより低減することができ、膜質をより優れたものとすることができる。 After forming the buffer layer as described above, the crystal growth layer is formed on the buffer layer by the method described above, which can further reduce defects such as tilt in the crystal growth layer and improve the film quality.
また、前記バッファ層は、特に限定されないが、本発明においては、金属酸化物を主成分として含んでいるのが好ましい。前記金属酸化物としては、例えば、アルミニウム、ガリウム、インジウム、鉄、クロム、バナジウム、チタン、ロジウム、ニッケル、コバルトおよびイリジウム等から選ばれる1種または2種以上の金属を含む金属酸化物などが挙げられる。発明においては、前記金属酸化物が、インジウム、アルミニウムおよびガリウムから選ばれる1種または2種以上の元素を含有するのが好ましく、少なくともインジウムまたは/およびガリウムを含んでいるのがより好ましく、少なくともガリウムを含んでいるのが最も好ましい。本発明の実施形態の一つとして、バッファ層が金属酸化物を主成分として含み、バッファ層が含む金属酸化物がガリウムと、ガリウムよりも少ない量のアルミニウムを含んでいてもよい。ガリウムよりも少ない量のアルミニウムを含むバッファ層を用いることで、結晶成長を良好なものにするだけでなく、さらに、良好な高温成長も実現することができる。また、本発明の実施形態の一つとして、バッファ層が超格子構造を含んでいてもよい。超格子構造を含むバッファ層を用いることで、良好な結晶成長を実現するだけでなく、結晶成長時の反り等を抑制することもより容易になる。なお、ここで、「主成分」とは、前記金属酸化物が、原子比で、前記バッファ層の全成分に対し、好ましくは50%以上、より好ましくは70%以上、更に好ましくは90%以上含まれることを意味し、100%であってもよいことを意味する。前記結晶性酸化物半導体の結晶構造は、特に限定されないが、本発明においては、コランダム構造であるのが好ましい。また、前記第1の横方向結晶成長層と前記バッファ層とは、本発明の目的を阻害しない限り、それぞれ互いに主成分が同一であってもよいし、異なっていてもよいが、本発明においては、同一であるのが好ましい。 In addition, the buffer layer is not particularly limited, but in the present invention, it is preferable that it contains a metal oxide as a main component. Examples of the metal oxide include metal oxides containing one or more metals selected from aluminum, gallium, indium, iron, chromium, vanadium, titanium, rhodium, nickel, cobalt, and iridium. In the present invention, it is preferable that the metal oxide contains one or more elements selected from indium, aluminum, and gallium, more preferably contains at least indium and/or gallium, and most preferably contains at least gallium. As one embodiment of the present invention, the buffer layer may contain a metal oxide as a main component, and the metal oxide contained in the buffer layer may contain gallium and a smaller amount of aluminum than gallium. By using a buffer layer containing a smaller amount of aluminum than gallium, not only can crystal growth be improved, but also good high-temperature growth can be achieved. As one embodiment of the present invention, the buffer layer may contain a superlattice structure. By using a buffer layer containing a superlattice structure, not only can good crystal growth be achieved, but it is also easier to suppress warping during crystal growth. Here, the term "main component" means that the metal oxide is preferably contained in an atomic ratio of 50% or more, more preferably 70% or more, and even more preferably 90% or more of the total components of the buffer layer, and may be 100%. The crystal structure of the crystalline oxide semiconductor is not particularly limited, but in the present invention, it is preferably a corundum structure. In addition, the first lateral crystal growth layer and the buffer layer may each have the same or different main components as long as the object of the present invention is not hindered, but in the present invention, it is preferable that they are the same.
本発明の前記実施形態においては、前記バッファ層が設けられていてもよい前記基板上に金属含有原料ガス、酸素含有原料ガス、反応性ガスおよび所望によりドーパント含有原料ガスを供給し、反応性ガスの流通下で成膜する。本発明においては、前記成膜が、加熱されている基板上で行われるのが好ましい。前記成膜温度は、本発明の目的を阻害しない限り、特に限定されないが、900℃以下が好ましく、700℃以下がより好ましく、400℃~700℃であるのが最も好ましい。また、前記成膜は、本発明の目的を阻害しない限り、真空下、非真空下、還元ガス雰囲気下、不活性ガス雰囲気下および酸化ガス雰囲気下のいずれの雰囲気下で行われてもよく、また、常圧下、大気圧下、加圧下および減圧下のいずれの条件下で行われてもよいが、本発明の前記実施形態においては、常圧下または大気圧下で行われるのが好ましい。なお、膜厚は成膜時間を調整することにより、設定することができる。 In the embodiment of the present invention, a metal-containing source gas, an oxygen-containing source gas, a reactive gas, and optionally a dopant-containing source gas are supplied onto the substrate on which the buffer layer may be provided, and a film is formed under the flow of the reactive gas. In the present invention, it is preferable that the film is formed on a heated substrate. The film formation temperature is not particularly limited as long as it does not impede the object of the present invention, but is preferably 900°C or less, more preferably 700°C or less, and most preferably 400°C to 700°C. In addition, the film formation may be performed under any atmosphere, such as a vacuum, a non-vacuum, a reducing gas atmosphere, an inert gas atmosphere, or an oxidizing gas atmosphere, as long as it does not impede the object of the present invention, and may be performed under any condition, such as normal pressure, atmospheric pressure, pressurized pressure, or reduced pressure, but in the embodiment of the present invention, it is preferable that the film is formed under normal pressure or atmospheric pressure. The film thickness can be set by adjusting the film formation time.
前記結晶成長層は、通常、結晶性金属酸化物を主成分として含む。前記結晶性金属酸化物としては、例えば、アルミニウム、ガリウム、インジウム、鉄、クロム、バナジウム、チタン、ロジウム、ニッケル、コバルトおよびイリジウム等から選ばれる1種または2種以上の金属を含む金属酸化物などが挙げられる。本発明においては、前記結晶性金属酸化物が、インジウム、アルミニウムおよびガリウムから選ばれる1種または2種以上の元素を含有するのが好ましく、少なくともインジウムまたは/およびガリウムを含んでいるのがより好ましく、結晶性酸化ガリウムまたはその混晶であるのが最も好ましい。なお、本発明の実施形態における結晶成長層において、「主成分」とは、前記結晶性金属酸化物が、原子比で、前記第1の横方向結晶成長層の全成分に対し、好ましくは50%以上、より好ましくは70%以上、更に好ましくは90%以上含まれることを意味し、100%であってもよいことを意味する。本発明の実施形態においては、前記基板として、コランダム構造を含む基板を用いて、前記成膜を行うことにより、コランダム構造を有する結晶成長膜を得ることができる。前記結晶性金属酸化物は、単結晶であってもよいし、多結晶であってもよいが、本発明の実施形態においては、単結晶であるのが好ましい。また、前記第1の横方向結晶成長層の厚さの上限は特に限定されないが、例えば100μmであり、前記結晶成長層の厚さの下限も特に限定されないが、1μmであるのが好ましく、10μmであるのがより好ましく、20μmであるのが最も好ましい。本発明においては、前記第1の横方向結晶成長層の厚さが3μm~100μmであるのが好ましく、10μm~100μmであるのがより好ましく、20μm~100μmであるのが最も好ましい。 The crystal growth layer usually contains a crystalline metal oxide as a main component. Examples of the crystalline metal oxide include metal oxides containing one or more metals selected from aluminum, gallium, indium, iron, chromium, vanadium, titanium, rhodium, nickel, cobalt, and iridium. In the present invention, the crystalline metal oxide preferably contains one or more elements selected from indium, aluminum, and gallium, more preferably contains at least indium and/or gallium, and is most preferably crystalline gallium oxide or a mixed crystal thereof. In the crystal growth layer in the embodiment of the present invention, the term "main component" means that the crystalline metal oxide is preferably contained in an atomic ratio of 50% or more, more preferably 70% or more, and even more preferably 90% or more of the total components of the first lateral crystal growth layer, and may be 100%. In the embodiment of the present invention, a crystal growth film having a corundum structure can be obtained by forming the film using a substrate having a corundum structure as the substrate. The crystalline metal oxide may be single crystal or polycrystalline, but in the embodiment of the present invention, it is preferably single crystal. The upper limit of the thickness of the first lateral crystal growth layer is not particularly limited, but is, for example, 100 μm, and the lower limit of the thickness of the crystal growth layer is not particularly limited, but is preferably 1 μm, more preferably 10 μm, and most preferably 20 μm. In the present invention, the thickness of the first lateral crystal growth layer is preferably 3 μm to 100 μm, more preferably 10 μm to 100 μm, and most preferably 20 μm to 100 μm.
以下、図面を用いて、本発明の好適な製造方法をより詳細に説明する。 The preferred manufacturing method of the present invention will be described in more detail below with reference to the drawings.
結晶成長用基板として、表面にc軸方向に延びているELOマスクを形成する。なお、結晶成長用基板には、サファイア基板を用いるのが好ましい。本発明においては、前記サファイア基板として、m面またはa面を主面とするサファイア基板を用いるのが好ましい。図1(a)は、サファイア基板1を示す。図1(b)に示すとおり、サファイア基板1の結晶成長面上にELOマスク5を形成する。ELOマスク5は、c軸方向に延びていれば特に限定されないが、結晶成長面に対してストライプ状を有する。図1(b)の結晶成長用基板を用いて、結晶成長層を形成し、図1(c)の積層構造体を得る。積層構造体(c)は、ELOマスク5を表面に有しているサファイア基板1上に結晶成長層8が形成されており、チャネル層またはドリフト層に対応する領域が例えば無転位領域となっており、優れた半導体特性を発現できる。 An ELO mask extending in the c-axis direction is formed on the surface of the crystal growth substrate. It is preferable to use a sapphire substrate for the crystal growth substrate. In the present invention, it is preferable to use a sapphire substrate having an m-plane or an a-plane as the main surface as the sapphire substrate. FIG. 1(a) shows a sapphire substrate 1. As shown in FIG. 1(b), an ELO mask 5 is formed on the crystal growth surface of the sapphire substrate 1. The ELO mask 5 is not particularly limited as long as it extends in the c-axis direction, but has a stripe shape with respect to the crystal growth surface. A crystal growth layer is formed using the crystal growth substrate of FIG. 1(b), and a laminated structure of FIG. 1(c) is obtained. In the laminated structure (c), a crystal growth layer 8 is formed on a sapphire substrate 1 having an ELO mask 5 on its surface, and the region corresponding to the channel layer or drift layer is, for example, a dislocation-free region, and excellent semiconductor characteristics can be expressed.
また、本発明においては、前記ELOマスクが、ショットキー電極を含むのも好ましい。前記ショットキー電極を前記ELOマスクとして用いることにより、より良質なドリフト層やショットキー界面等を有する半導体装置、特にSBDを容易に得ることができる。なお、ショットキー電極を含む前記電極における電極材料としては、例えば、金属または2種以上の前記金属の合金、酸化錫、酸化亜鉛、酸化レニウム、酸化インジウム、酸化インジウム錫(ITO)、酸化亜鉛インジウム(IZO)等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロ-ルなどの有機導電性化合物、またはこれらの混合物などが挙げられるが、本発明においては、金属が好ましい。前記金属としては、好適には、例えば、周期律表第4族~第10族から選ばれる少なくとも1種の金属等が挙げられる。周期律表第4族の金属としては、例えば、チタン(Ti)、ジルコニウム(Zr)、ハフニウム(Hf)などが挙げられる。周期律表第5族の金属としては、例えば、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)などが挙げられる。周期律表第6族の金属としては、例えば、クロム(Cr)、モリブデン(Mo)およびタングステン(W)などが挙げられる。周期律表第7族の金属としては、例えば、マンガン(Mn)、テクネチウム(Tc)、レニウム(Re)などが挙げられる。周期律表第8族の金属としては、例えば、鉄(Fe)、ルテニウム(Ru)、オスミウム(Os)などが挙げられる。周期律表第9族の金属としては、例えば、コバルト(Co)、ロジウム(Rh)、イリジウム(Ir)などが挙げられる。周期律表第10族の金属としては、例えば、ニッケル(Ni)、パラジウム(Pd)、白金(Pt)などが挙げられる。電極の形成方法は特に限定されることはなく、印刷方式、スプレー法、コ-ティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレ-ティング法等の物理的方式、CVD、プラズマCVD法等の化学的方式、などの中から前記材料との適性を考慮して適宜選択した方法に従って前記基板上に形成することができる。 In the present invention, it is also preferable that the ELO mask includes a Schottky electrode. By using the Schottky electrode as the ELO mask, a semiconductor device, particularly an SBD, having a better quality drift layer and Schottky interface can be easily obtained. In addition, examples of the electrode material in the electrode including the Schottky electrode include metals or alloys of two or more of the above metals, metal oxide conductive films such as tin oxide, zinc oxide, rhenium oxide, indium oxide, indium tin oxide (ITO), and indium zinc oxide (IZO), organic conductive compounds such as polyaniline, polythiophene, and polypyrrole, and mixtures thereof, but in the present invention, metals are preferred. As the metal, preferably, at least one metal selected from Groups 4 to 10 of the periodic table can be used. Examples of metals in Group 4 of the periodic table include titanium (Ti), zirconium (Zr), and hafnium (Hf). Examples of metals in Group 5 of the periodic table include vanadium (V), niobium (Nb), and tantalum (Ta). Examples of metals in Group 6 of the periodic table include chromium (Cr), molybdenum (Mo), and tungsten (W). Examples of metals in Group 7 of the periodic table include manganese (Mn), technetium (Tc), and rhenium (Re). Examples of metals in Group 8 of the periodic table include iron (Fe), ruthenium (Ru), and osmium (Os). Examples of metals in Group 9 of the periodic table include cobalt (Co), rhodium (Rh), and iridium (Ir). Examples of metals in Group 10 of the periodic table include nickel (Ni), palladium (Pd), and platinum (Pt). The method of forming the electrodes is not particularly limited, and they can be formed on the substrate according to a method appropriately selected from among wet methods such as printing, spraying, and coating, physical methods such as vacuum deposition, sputtering, and ion plating, and chemical methods such as CVD and plasma CVD, taking into consideration their suitability with the material.
前記積層構造体は、特に、電極と半導体層とを少なくとも含む半導体装置に好適に用いることができ、とりわけ、パワーデバイスに有用である。前記半導体装置としては、MOSFET、MISやHEMT等のトランジスタやTFT、半導体‐金属接合を利用したショットキーバリアダイオード、他のP層と組み合わせたPN又はPINダイオード、受発光素子が挙げられる。 The laminated structure can be particularly suitably used in semiconductor devices that include at least an electrode and a semiconductor layer, and is particularly useful in power devices. Examples of the semiconductor device include MOSFETs, transistors such as MIS and HEMTs, TFTs, Schottky barrier diodes that use semiconductor-metal junctions, PN or PIN diodes combined with other P layers, and light-emitting and receiving elements.
本発明の半導体装置は、上記した事項に加え、さらに常法に基づき、リードフレーム、回路基板または放熱基板等に接合部材によって接合して半導体装置として好適に用いられ、とりわけ、パワーモジュール、インバータまたはコンバータとして好適に用いられ、さらには、例えば電源装置を用いた半導体システム等に好適に用いられる。リードフレーム、回路基板または放熱基板と接合された前記半導体装置の好適な一例を図8に示す。図8の半導体装置は、半導体素子500の両面が、それぞれ半田501によってリードフレーム、回路基板または放熱基板502と接合されている。このように構成することにより、放熱性に優れた半導体装置とすることができる。なお、本発明においては、半田等の接合部材の周囲が樹脂で封止されているのが好ましい。 In addition to the above, the semiconductor device of the present invention is preferably used as a semiconductor device by bonding to a lead frame, a circuit board, or a heat dissipation substrate using a bonding member based on a conventional method, and is particularly preferably used as a power module, an inverter, or a converter, and further preferably used in a semiconductor system using a power supply device, etc. FIG. 8 shows a preferred example of the semiconductor device bonded to a lead frame, a circuit board, or a heat dissipation substrate. In the semiconductor device of FIG. 8, both sides of a semiconductor element 500 are bonded to a lead frame, a circuit board, or a heat dissipation substrate 502 by solder 501, respectively. By configuring in this way, a semiconductor device with excellent heat dissipation properties can be obtained. In the present invention, it is preferable that the periphery of the bonding member such as solder is sealed with resin.
また、前記電源装置は、公知の方法を用いて、配線パターン等に接続するなどすることにより、前記半導体装置からまたは前記半導体装置を含む電源装置として作製することができる。図5は、複数の前記電源装置171、172と制御回路173を用いて電源システム170を構成している。前記電源システムは、図6に示すように、電子回路181と電源システム182とを組み合わせてシステム装置180に用いることができる。なお、電源装置の電源回路図の一例を図7に示す。図7は、パワー回路と制御回路からなる電源装置の電源回路を示しており、インバータ192(MOSFETA~Dで構成)によりDC電圧を高周波でスイッチングしACへ変換後、トランス193で絶縁及び変圧を実施し、整流MOSFET194で整流後、DCL195(平滑用コイルL1,L2)とコンデンサにて平滑し、直流電圧を出力する。この時に電圧比較器197で出力電圧を基準電圧と比較し、所望の出力電圧となるようPWM制御回路196でインバータ192及び整流MOSFET194を制御する。 The power supply device can be fabricated from the semiconductor device or as a power supply device including the semiconductor device by connecting to a wiring pattern or the like using a known method. FIG. 5 shows a power supply system 170 using a plurality of the power supplies 171 and 172 and a control circuit 173. As shown in FIG. 6, the power supply system can be used in a system device 180 by combining an electronic circuit 181 and a power supply system 182. An example of a power supply circuit diagram of a power supply device is shown in FIG. 7. FIG. 7 shows a power supply circuit of a power supply device consisting of a power circuit and a control circuit, in which a DC voltage is switched at high frequency by an inverter 192 (composed of MOSFETs A to D) to convert it to AC, then insulated and transformed by a transformer 193, rectified by a rectifier MOSFET 194, smoothed by a DCL 195 (smoothing coils L1, L2) and a capacitor, and a DC voltage is output. At this time, a voltage comparator 197 compares the output voltage with a reference voltage, and a PWM control circuit 196 controls the inverter 192 and the rectifier MOSFET 194 so as to obtain the desired output voltage.
本発明においては、前記半導体装置が、パワーカードであるのが好ましく、冷却器および絶縁部材を含んでおり、前記半導体層の両側に前記冷却器がそれぞれ少なくとも前記絶縁部材を介して設けられているのがより好ましく、前記半導体層の両側にそれぞれ放熱層が設けられており、放熱層の外側に少なくとも前記絶縁部材を介して前記冷却器がそれぞれ設けられているのが最も好ましい。図9は、本発明の好適な実施態様の一つであるパワーカードを示す。図9のパワーカードは、両面冷却型パワーカード201となっており、冷媒チューブ202、スペーサ203、絶縁板(絶縁スペーサ)208、封止樹脂部209、半導体チップ301a、金属伝熱板(突出端子部)302b、ヒートシンク及び電極303、金属伝熱板(突出端子部)303b、はんだ層304、制御電極端子305、ボンディングワイヤ308を備える。冷媒チューブ202の厚さ方向断面は、互いに所定間隔を隔てて流路方向に延在する多数の隔壁221で区画された流路222を多数有している。このような好適なパワーカードによればより高い放熱性を実現することができ、より高い信頼性を満たすことができる。 In the present invention, the semiconductor device is preferably a power card, and includes a cooler and an insulating member. More preferably, the cooler is provided on both sides of the semiconductor layer via at least the insulating member, and most preferably, a heat dissipation layer is provided on both sides of the semiconductor layer, and the cooler is provided on the outside of the heat dissipation layer via at least the insulating member. Figure 9 shows a power card that is one of the preferred embodiments of the present invention. The power card in Figure 9 is a double-sided cooling type power card 201, and includes a refrigerant tube 202, a spacer 203, an insulating plate (insulating spacer) 208, a sealing resin part 209, a semiconductor chip 301a, a metal heat transfer plate (protruding terminal part) 302b, a heat sink and electrode 303, a metal heat transfer plate (protruding terminal part) 303b, a solder layer 304, a control electrode terminal 305, and a bonding wire 308. The thickness direction cross section of the refrigerant tube 202 has many flow paths 222 partitioned by many partition walls 221 extending in the flow path direction at a predetermined interval from each other. Such a suitable power card can achieve better heat dissipation and achieve higher reliability.
半導体チップ301aは、金属伝熱板302bの内側の主面上にはんだ層304で接合され、半導体チップ301aの残余の主面には、金属伝熱板(突出端子部)302bがはんだ層304で接合され、これによりIGBTのコレクタ電極面及びエミッタ電極面にフライホイルダイオードのアノード電極面及びカソード電極面がいわゆる逆並列に接続されている。金属伝熱板(突出端子部)302bおよび303bの材料としては、例えば、MoまたはW等が挙げられる。金属伝熱板(突出端子部)302bおよび303bは、半導体チップ301aの厚さの差を吸収する厚さの差をもち、これにより金属伝熱板302bおよび303bの外表面は平面となっている。 The semiconductor chip 301a is joined to the inner main surface of the metal heat transfer plate 302b with a solder layer 304, and the metal heat transfer plate (protruding terminal portion) 302b is joined to the remaining main surface of the semiconductor chip 301a with a solder layer 304, so that the collector electrode surface and emitter electrode surface of the IGBT are connected to the anode electrode surface and cathode electrode surface of the flywheel diode in a so-called inverse parallel manner. Examples of materials for the metal heat transfer plates (protruding terminal portions) 302b and 303b include Mo and W. The metal heat transfer plates (protruding terminal portions) 302b and 303b have a thickness difference that absorbs the thickness difference of the semiconductor chip 301a, and as a result, the outer surfaces of the metal heat transfer plates 302b and 303b are flat.
樹脂封止部209は例えばエポキシ樹脂からなり、これら金属伝熱板302bおよび303bの側面を覆ってモールドされており、半導体チップ301aは樹脂封止部209でモールドされている。但し、金属伝熱板302bおよび303bの外主面すなわち接触受熱面は完全に露出している。金属伝熱板(突出端子部)302bおよび303bは樹脂封止部209から図9中、右方に突出し、いわゆるリードフレーム端子である制御電極端子305は、例えばIGBTが形成された半導体チップ301aのゲート(制御)電極面と制御電極端子305とを接続している。 The resin sealing portion 209 is made of, for example, epoxy resin, and is molded to cover the side surfaces of the metal heat transfer plates 302b and 303b, and the semiconductor chip 301a is molded with the resin sealing portion 209. However, the outer main surfaces, i.e., the contact heat receiving surfaces, of the metal heat transfer plates 302b and 303b are completely exposed. The metal heat transfer plates (protruding terminal portions) 302b and 303b protrude from the resin sealing portion 209 to the right in FIG. 9, and the control electrode terminal 305, which is a so-called lead frame terminal, connects the gate (control) electrode surface of the semiconductor chip 301a on which an IGBT is formed, for example, to the control electrode terminal 305.
絶縁スペーサである絶縁板208は、例えば、窒化アルミニウムフィルムで構成されているが、他の絶縁フィルムであってもよい。絶縁板208は金属伝熱板302bおよび303bを完全に覆って密着しているが、絶縁板208と金属伝熱板302bおよび303bとは、単に接触するだけでもよいし、シリコングリスなどの良熱伝熱材を塗布してもよいし、それらを種々の方法で接合させてもよい。また、セラミック溶射などで絶縁層を形成してもよく、絶縁板208を金属伝熱板上に接合してもよく、冷媒チューブ上に接合または形成してもよい。 The insulating plate 208, which is an insulating spacer, is made of, for example, an aluminum nitride film, but may be other insulating films. The insulating plate 208 completely covers and adheres to the metal heat transfer plates 302b and 303b, but the insulating plate 208 and the metal heat transfer plates 302b and 303b may simply be in contact with each other, or may be coated with a good heat transfer material such as silicon grease, or may be joined by various methods. An insulating layer may also be formed by ceramic spraying, or the insulating plate 208 may be joined to the metal heat transfer plate, or may be joined or formed on the refrigerant tube.
冷媒チューブ202は、アルミニウム合金を引き抜き成形法あるいは押し出し成形法で成形された板材を必要な長さに切断して作製されている。冷媒チューブ202の厚さ方向断面は、互いに所定間隔を隔てて流路方向に延在する多数の隔壁221で区画された流路222を多数有している。スペーサ203は、例えば、はんだ合金などの軟質の金属板であってよいが、金属伝熱板302bおよび303bの接触面に塗布等によって形成したフィルム(膜)としてもよい。この軟質のスペーサ203の表面は、容易に変形して、絶縁板208の微小凹凸や反り、冷媒チューブ202の微小凹凸や反りになじんで熱抵抗を低減する。なお、スペーサ203の表面等に公知の良熱伝導性グリスなどを塗布してもよく、スペーサ203を省略してもよい。 The refrigerant tubes 202 are made by cutting a plate material formed by drawing or extrusion of an aluminum alloy to the required length. The thickness direction cross section of the refrigerant tubes 202 has many flow paths 222 partitioned by many partition walls 221 extending in the flow path direction at a predetermined interval from each other. The spacer 203 may be, for example, a soft metal plate such as a solder alloy, or may be a film formed by coating or the like on the contact surface of the metal heat transfer plates 302b and 303b. The surface of this soft spacer 203 easily deforms and adapts to the minute unevenness and warping of the insulating plate 208 and the minute unevenness and warping of the refrigerant tubes 202, reducing the thermal resistance. In addition, a known good thermal conductive grease may be applied to the surface of the spacer 203, or the spacer 203 may be omitted.
(実施例)
1.半導体装置の作製
結晶成長用基板としてm面サファイア基板を用い、表面にc軸方向に延びたELOマスクをストライプ状に形成する。図1(a)は、サファイア基板1を示す。図1(b)に示すとおり、サファイア基板1の結晶成長面上にストライプ状のパターンを有するELOマスク5を形成する。図1(b)の結晶成長用基板を用いて、ミストCVD法でもって、α―Ga2O3からなる結晶成長層を形成し、図1(c)の積層構造体を得る。積層構造体(c)は、ELOマスク5を表面に有しているサファイア基板1上に結晶成長層8が形成されている。積層構造体(c)を得た後、電極等を公知の手段を用いて形成し、半導体装置を得る。このようにして得られた半導体装置は、ELOマスクと結晶成長層(半導体層)との密着性に優れており、チャネル層において良質な結晶領域が形成されるので、半導体特性に優れたものとなる。
(Example)
1. Fabrication of a semiconductor device An m-plane sapphire substrate is used as a crystal growth substrate, and an ELO mask extending in the c-axis direction is formed in a stripe shape on the surface. FIG. 1(a) shows a sapphire substrate 1. As shown in FIG. 1(b), an ELO mask 5 having a stripe pattern is formed on the crystal growth surface of the sapphire substrate 1. Using the crystal growth substrate of FIG. 1(b), a crystal growth layer made of α-Ga 2 O 3 is formed by mist CVD to obtain a laminated structure of FIG. 1(c). In the laminated structure (c), a crystal growth layer 8 is formed on a sapphire substrate 1 having an ELO mask 5 on its surface. After obtaining the laminated structure (c), electrodes and the like are formed by known means to obtain a semiconductor device. The semiconductor device thus obtained has excellent adhesion between the ELO mask and the crystal growth layer (semiconductor layer), and a good quality crystal region is formed in the channel layer, so that the semiconductor device has excellent semiconductor properties.
2.評価
上記1.で得られた半導体装置につき、TEM観察を行った。結果を図10に示す。図10から、ELOマスクと結晶成長層(半導体層)との間に空隙等もなく、密着性に優れていることがわかる。また、図10から、ELOマスク上に良質な結晶領域が形成されていることもわかる。
2. Evaluation The semiconductor device obtained in 1 above was observed using a TEM. The results are shown in Fig. 10. Fig. 10 shows that there are no gaps between the ELO mask and the crystal growth layer (semiconductor layer), and that the adhesion is excellent. Fig. 10 also shows that a good quality crystal region is formed on the ELO mask.
本発明の半導体装置は、半導体(例えば化合物半導体電子デバイス等)、電子部品・電気機器部品、光学・電子写真関連装置、工業部材などあらゆる分野に用いることができるが、特に、パワーデバイス等に有用である。 The semiconductor device of the present invention can be used in a wide range of fields, including semiconductors (e.g., compound semiconductor electronic devices), electronic and electrical equipment components, optical and electrophotographic devices, and industrial materials, but is particularly useful in power devices.
1 基板(サファイア基板)
1a 基板の表面(結晶成長面)
2a 凸部
5 マスク(基板上)
8 結晶成長層(半導体層)
11 基板
14 電極
15 誘電体膜
16 半絶縁体層
18 半導体層
18a n-型半導体層
18b n+型半導体層
19 ミストCVD装置
20 被成膜試料
21 試料台
22a キャリアガス源
22b キャリアガス(希釈)源
23a 流量調節弁
23b 流量調節弁
24 ミスト発生源
24a 原料溶液
24b ミスト
25 容器
25a 水
26 超音波振動子
27 成膜室
28 ヒータ
50 ハライド気相成長(HVPE)装置
51 反応室
52a ヒータ
52b ヒータ
53a ハロゲン含有原料ガス供給源
53b 金属含有原料ガス供給管
54a 反応性ガス供給源
54b 反応性ガス供給管
55a 酸素含有原料ガス供給源
55b 酸素含有原料ガス供給管
56 基板ホルダ
57 金属源
58 保護シート
59 ガス排出部
170 電源システム
171 電源装置
172 電源装置
173 制御回路
180 システム装置
181 電子回路
182 電源システム
192 インバータ
193 トランス
194 整流MOSFET
195 DCL
196 PWM制御回路
197 電圧比較器
201 両面冷却型パワーカード
202 冷媒チューブ
203 スペーサ
208 絶縁板(絶縁スペーサ)
209 封止樹脂部
221 隔壁
222 流路
301a 半導体チップ
302b 金属伝熱板(突出端子部)
303 ヒートシンク及び電極
303b 金属伝熱板(突出端子部)
304 はんだ層
305 制御電極端子
308 ボンディングワイヤ
500 半導体素子
501 半田
502 リードフレーム、回路基板または放熱基板
1. Substrate (sapphire substrate)
1a Substrate surface (crystal growth surface)
2a Convex portion 5 Mask (on substrate)
8 Crystal growth layer (semiconductor layer)
REFERENCE SIGNS LIST 11 Substrate 14 Electrode 15 Dielectric film 16 Semi-insulating layer 18 Semiconductor layer 18a n-type semiconductor layer 18b n+ type semiconductor layer 19 Mist CVD apparatus 20 Sample to be deposited 21 Sample stage 22a Carrier gas source 22b Carrier gas (dilution) source 23a Flow rate control valve 23b Flow rate control valve 24 Mist source 24a Source solution 24b Mist 25 Container 25a Water 26 Ultrasonic transducer 27 Deposition chamber 28 Heater 50 Halide vapor phase epitaxy (HVPE) apparatus 51 Reaction chamber 52a Heater 52b Heater 53a Halogen-containing source gas supply source 53b Metal-containing source gas supply pipe 54a Reactive gas supply source 54b Reactive gas supply pipe 55a Oxygen-containing source gas supply source 55b Oxygen-containing source gas supply pipe 56 Substrate holder 57 Metal source 58 Protective sheet 59 Gas exhaust section 170 Power supply system 171 Power supply device 172 Power supply device 173 Control circuit 180 System device 181 Electronic circuit 182 Power supply system 192 Inverter 193 Transformer 194 Rectification MOSFET
195 DCL
196 PWM control circuit 197 Voltage comparator 201 Double-sided cooled power card 202 Refrigerant tube 203 Spacer 208 Insulating plate (insulating spacer)
209 Sealing resin portion 221 Partition wall 222 Flow path 301a Semiconductor chip 302b Metal heat transfer plate (protruding terminal portion)
303 Heat sink and electrode 303b Metal heat transfer plate (protruding terminal portion)
304 solder layer 305 control electrode terminal 308 bonding wire 500 semiconductor element 501 solder 502 lead frame, circuit board or heat dissipation board
Claims (13)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020010928A JP7510123B2 (en) | 2020-01-27 | 2020-01-27 | Semiconductor Device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020010928A JP7510123B2 (en) | 2020-01-27 | 2020-01-27 | Semiconductor Device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021118266A JP2021118266A (en) | 2021-08-10 |
JP7510123B2 true JP7510123B2 (en) | 2024-07-03 |
Family
ID=77175717
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020010928A Active JP7510123B2 (en) | 2020-01-27 | 2020-01-27 | Semiconductor Device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7510123B2 (en) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000164891A (en) | 1998-11-26 | 2000-06-16 | Toyota Central Res & Dev Lab Inc | High-frequency diode |
JP2001230410A (en) | 2000-02-18 | 2001-08-24 | Furukawa Electric Co Ltd:The | GaN-BASED FIELD EFFECT TRANSISTOR AND ITS MANUFACTURING METHOD |
JP2004349509A (en) | 2003-05-22 | 2004-12-09 | Toyota Central Res & Dev Lab Inc | Semiconductor device utilizing iii-v group compound crystals, and method for manufacturing the same |
JP2008243843A (en) | 2007-03-23 | 2008-10-09 | Advanced Lcd Technologies Development Center Co Ltd | Crystallization method, method for manufacturing thin-film transistor, substrate for laser crystalization, thin-film transistor, and display device |
JP2008288461A (en) | 2007-05-18 | 2008-11-27 | Sony Corp | Method for growing semiconductor layer, method for producing semiconductor light-emitting element, semiconductor light-emitting element, and electronic device |
JP2016100592A (en) | 2014-11-26 | 2016-05-30 | 株式会社Flosfia | Crystalline laminate structure and method for manufacturing the same |
JP2018002544A5 (en) | 2016-06-30 | 2019-08-08 | ||
WO2020004250A1 (en) | 2018-06-26 | 2020-01-02 | 株式会社Flosfia | Crystalline oxide film |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6904517B2 (en) | 2016-06-30 | 2021-07-14 | 株式会社Flosfia | Crystalline oxide semiconductor film and its manufacturing method |
-
2020
- 2020-01-27 JP JP2020010928A patent/JP7510123B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000164891A (en) | 1998-11-26 | 2000-06-16 | Toyota Central Res & Dev Lab Inc | High-frequency diode |
JP2001230410A (en) | 2000-02-18 | 2001-08-24 | Furukawa Electric Co Ltd:The | GaN-BASED FIELD EFFECT TRANSISTOR AND ITS MANUFACTURING METHOD |
JP2004349509A (en) | 2003-05-22 | 2004-12-09 | Toyota Central Res & Dev Lab Inc | Semiconductor device utilizing iii-v group compound crystals, and method for manufacturing the same |
JP2008243843A (en) | 2007-03-23 | 2008-10-09 | Advanced Lcd Technologies Development Center Co Ltd | Crystallization method, method for manufacturing thin-film transistor, substrate for laser crystalization, thin-film transistor, and display device |
JP2008288461A (en) | 2007-05-18 | 2008-11-27 | Sony Corp | Method for growing semiconductor layer, method for producing semiconductor light-emitting element, semiconductor light-emitting element, and electronic device |
JP2016100592A (en) | 2014-11-26 | 2016-05-30 | 株式会社Flosfia | Crystalline laminate structure and method for manufacturing the same |
JP2018002544A5 (en) | 2016-06-30 | 2019-08-08 | ||
WO2020004250A1 (en) | 2018-06-26 | 2020-01-02 | 株式会社Flosfia | Crystalline oxide film |
Also Published As
Publication number | Publication date |
---|---|
JP2021118266A (en) | 2021-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7315137B2 (en) | crystalline oxide film | |
JP7315136B2 (en) | crystalline oxide semiconductor | |
JP7313609B2 (en) | semiconductor equipment | |
US20220367674A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
WO2021157720A1 (en) | Semiconductor element and semiconductor device | |
JPWO2020013262A1 (en) | Semiconductor devices and semiconductor systems including semiconductor devices | |
US20220223680A1 (en) | Multilayer structure and semiconductor device | |
JP7462143B2 (en) | Stacked structure, semiconductor device including stacked structure, and semiconductor system | |
WO2021157719A1 (en) | Semiconductor element and semiconductor device | |
US20220406943A1 (en) | Semiconductor device and crystal growth method | |
JP7510123B2 (en) | Semiconductor Device | |
WO2022080336A1 (en) | Semiconductor device | |
WO2021141125A1 (en) | Semiconductor device | |
WO2021141126A1 (en) | Semiconductor device | |
JP7478334B2 (en) | Semiconductor element and semiconductor device | |
WO2021141130A1 (en) | Conductive metal oxide film, semiconductor element, and semiconductor device | |
WO2021010427A1 (en) | Multilayer structure and semiconductor device | |
WO2021010428A1 (en) | Semiconductor device and semiconductor system | |
WO2022080335A1 (en) | Semiconductor device | |
JP2021111712A (en) | Semiconductor device | |
JP2021111694A (en) | Crystal, semiconductor element, and semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230124 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20231116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231226 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20240226 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240306 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240521 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240606 |