JP6904517B2 - Crystalline oxide semiconductor film and its manufacturing method - Google Patents

Crystalline oxide semiconductor film and its manufacturing method Download PDF

Info

Publication number
JP6904517B2
JP6904517B2 JP2016131157A JP2016131157A JP6904517B2 JP 6904517 B2 JP6904517 B2 JP 6904517B2 JP 2016131157 A JP2016131157 A JP 2016131157A JP 2016131157 A JP2016131157 A JP 2016131157A JP 6904517 B2 JP6904517 B2 JP 6904517B2
Authority
JP
Japan
Prior art keywords
layer
crystalline oxide
oxide semiconductor
semiconductor film
main component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016131157A
Other languages
Japanese (ja)
Other versions
JP2018002544A5 (en
JP2018002544A (en
Inventor
真也 織田
真也 織田
梨絵 徳田
梨絵 徳田
俊実 人羅
俊実 人羅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Flosfia Inc
Original Assignee
Flosfia Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Flosfia Inc filed Critical Flosfia Inc
Priority to JP2016131157A priority Critical patent/JP6904517B2/en
Publication of JP2018002544A publication Critical patent/JP2018002544A/en
Publication of JP2018002544A5 publication Critical patent/JP2018002544A5/ja
Application granted granted Critical
Publication of JP6904517B2 publication Critical patent/JP6904517B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体装置に有用な結晶性酸化物半導体膜、およびその製造方法に関する。 The present invention relates to a crystalline oxide semiconductor film useful for a semiconductor device and a method for producing the same.

従来、異種基板上に結晶成長させる際に、クラックや結晶欠陥が生じる問題がある。この問題に対し、基板と膜の格子定数や熱膨張係数を整合させること等が検討されている。また、不整合が生じる場合には、ELOのような製膜手法等も検討されている。 Conventionally, there is a problem that cracks and crystal defects occur when crystals are grown on dissimilar substrates. To solve this problem, matching the lattice constants and the coefficient of thermal expansion of the substrate and the film has been studied. Further, when inconsistency occurs, a film forming method such as ELO is also being studied.

特許文献1には、異種基板上にバッファ層を形成し、前記バッファ層上に酸化亜鉛系半導体層を結晶成長させる方法が記載されている。特許文献2には、ナノドットのマスクを異種基板上に形成して、ついで、単結晶半導体材料層を形成することが記載されている。非特許文献1には、サファイア上に、GaNのナノカラムを介して、GaNを結晶成長させる手法が記載されている。非特許文献2には、周期的なSiN中間層を用いて、Si(111)上にGaNを結晶成長させて、ピット等の欠陥を減少させる手法が記載されている。 Patent Document 1 describes a method in which a buffer layer is formed on a dissimilar substrate and a zinc oxide-based semiconductor layer is crystal-grown on the buffer layer. Patent Document 2 describes that a nanodot mask is formed on a dissimilar substrate, and then a single crystal semiconductor material layer is formed. Non-Patent Document 1 describes a method of crystal growing GaN on sapphire via a nanocolumn of GaN. Non-Patent Document 2 describes a method of crystal growing GaN on Si (111) using a periodic SiN intermediate layer to reduce defects such as pits.

しかしながら、いずれの技術も、製膜速度が悪かったり、基板にクラック、転位、反り等が生じたり、また、エピタキシャル膜に転位やクラック等が生じたりして、高品質なエピタキシャル膜を得ることが困難であり、基板の大口径化やエピタキシャル膜の厚膜化においても、支障が生じていた。 However, with any of these techniques, it is possible to obtain a high-quality epitaxial film due to poor film formation speed, cracks, dislocations, warpage, etc. on the substrate, and dislocations, cracks, etc. on the epitaxial film. It was difficult, and there were problems in increasing the diameter of the substrate and increasing the thickness of the epitaxial film.

また、高耐圧、低損失および高耐熱を実現できる次世代のスイッチング素子として、バンドギャップの大きな酸化ガリウム(Ga)を用いた半導体装置が注目されており、インバータなどの電力用半導体装置への適用が期待されている。しかも、広いバンドギャップからLEDやセンサー等の受発光装置としての応用も期待されている。当該酸化ガリウムは非特許文献2によると、インジウムやアルミニウムをそれぞれ、あるいは組み合わせて混晶することによりバンドギャップ制御することが可能であり、InAlGaO系半導体として極めて魅力的な材料系統を構成している。ここでInAlGaO系半導体とはInAlGa(0≦X≦2、0≦Y≦2、0≦Z≦2、X+Y+Z=1.5〜2.5)を示し、酸化ガリウムを内包する同一材料系統として俯瞰することができる。 Further, as a next-generation switching element capable of achieving high withstand voltage, low loss, and high heat resistance, a semiconductor device using gallium oxide (Ga 2 O 3 ) having a large bandgap is attracting attention, and a semiconductor device for power such as an inverter is attracting attention. It is expected to be applied to. Moreover, it is expected to be applied as a light receiving / receiving device for LEDs, sensors, etc. due to its wide band gap. According to Non-Patent Document 2, the gallium oxide can control the bandgap by mixing indium and aluminum individually or in combination, and constitutes an extremely attractive material system as an InAlGaO-based semiconductor. .. Here, the InAlGaO based semiconductor In X Al Y Ga Z O 3 indicates (0 ≦ X ≦ 2,0 ≦ Y ≦ 2,0 ≦ Z ≦ 2, X + Y + Z = 1.5~2.5), gallium oxide It can be overlooked as the same material system included.

コランダム構造を有するInAlGaO系の半導体膜を製膜する際も、通常、異種基板上に結晶成長を行うため、エピタキシャル膜にクラックが入る等の問題が生じていた。これまで、InAlGaO系の半導体膜のクラックや結晶欠陥を抑制するための手法が検討されてきており、特許文献3では、ELO技術を利用した製膜手法によってクラックの少ないα-Ga膜を製膜している。また、特許文献4では、エピタキシャル膜の製膜時にボイドを設けることにより、クラックが低減されたα-Ga膜を製膜している。しかしながら、これらの手法によっては、膜表面の大面積(300μm四方以上)にわたってクラックを実質的に含まない結晶性酸化物半導体膜を得ることは難しく、特に、3μm以上の厚膜を製膜した場合には、クラックが十分に低減された結晶性酸化物半導体膜を得ることができていなかった。そのため、300μm四方以上の面積にわたってクラックを実質的に含まない結晶性酸化物半導体膜およびその製造方法が待ち望まれていた。
なお、特許文献3および4はいずれも本出願人による特許出願に関する公報である。
When forming an InAlGaO-based semiconductor film having a corundum structure, crystals usually grow on dissimilar substrates, which causes problems such as cracks in the epitaxial film. So far, a method for suppressing cracks and crystal defects of an InAlGaO-based semiconductor film has been studied, and in Patent Document 3, an α-Ga 2 O 3 film having few cracks is obtained by a film forming method using ELO technology. Is forming a film. Further, in Patent Document 4, a void is provided at the time of forming an epitaxial film to form an α-Ga 2 O 3 film having reduced cracks. However, with these methods, it is difficult to obtain a crystalline oxide semiconductor film that substantially does not contain cracks over a large area (300 μm square or more) of the film surface, and particularly when a thick film of 3 μm or more is formed. It was not possible to obtain a crystalline oxide semiconductor film in which cracks were sufficiently reduced. Therefore, a crystalline oxide semiconductor film that does not substantially contain cracks over an area of 300 μm square or more and a method for producing the same have been long-awaited.
Both Patent Documents 3 and 4 are publications relating to patent applications by the present applicant.

特開2010−232623号公報Japanese Unexamined Patent Publication No. 2010-2326223 特表2010−516599号公報Special Table 2010-516599 特開2016−100592号公報Japanese Unexamined Patent Publication No. 2016-100592 特開2016−100593号公報Japanese Unexamined Patent Publication No. 2016-100593

K. Y. Zang., et al.,”Defect reduction by periodic SiNx interlayers in gallium nitride grown on Si (111)”, Journal of Applied Physics 101, 093502 (2007)K. Y. Zang., Et al., "Defect reduction by periodic SiNx propagates in gallium nitride grown on Si (111)", Journal of Applied Physics 101, 093502 (2007) 金子健太郎、「コランダム構造酸化ガリウム系混晶薄膜の成長と物性」、京都大学博士論文、平成25年3月Kentaro Kaneko, "Growth and Physical Properties of Corundum Structure Gallium Oxide Mixed Crystal Thin Film", Doctoral Dissertation, Kyoto University, March 2013

本発明は、膜表面の300μm四方以上の面積にわたって、クラックを実質的に含まない結晶性酸化物半導体膜とその製造方法を提供することを目的とする。 An object of the present invention is to provide a crystalline oxide semiconductor film substantially free of cracks and a method for producing the same over an area of 300 μm square or more on the film surface.

本発明者らは、上記目的を達成すべく鋭意検討した結果、少なくとも第1の層と第2の層とを含む2層以上の酸化物層が直接又は他の層を介して300μm四方以上の面積にわたって表面に形成されている下地基板を用いて、前記酸化物層上に、結晶性酸化物半導体膜を形成すると、驚くべきことに、膜表面の300μm四方以上の面積にわたってクラックを実質的に含まない結晶性酸化物半導体膜が得られることを見出し、この結晶性酸化物半導体膜が、上記した従来の問題を一挙に解決できるものであることを知見した。
また、本発明者らは、上記知見を得た後、さらに検討を重ねて本発明を完成させるに至った。
As a result of diligent studies to achieve the above object, the present inventors have made that two or more oxide layers including at least the first layer and the second layer are 300 μm square or more directly or via another layer. When a crystalline oxide semiconductor film is formed on the oxide layer using a base substrate formed on the surface over an area, surprisingly, cracks are substantially formed over an area of 300 μm square or more on the film surface. We have found that a crystalline oxide semiconductor film that does not contain the film can be obtained, and found that this crystalline oxide semiconductor film can solve the above-mentioned conventional problems at once.
In addition, after obtaining the above findings, the present inventors have further studied and completed the present invention.

すなわち、本発明は、以下の発明に関する。
[1] コランダム構造を有する結晶性酸化物半導体を主成分として含む結晶性酸化物半導体膜であって、膜表面の300μm四方以上の面積にわたって、クラックを実質的に含まないことを特徴とする結晶性酸化物半導体膜。
[2] 膜厚が3μm以上である、前記[1]に記載の結晶性酸化物半導体膜。
[3] 結晶性酸化物半導体が、インジウム、ガリウムまたはアルミニウムを含む前記[1]または[2]に記載の結晶性酸化物半導体膜。
[4] 結晶性酸化物半導体が、ガリウムを含む前記[1]〜[3]のいずれかに記載の結晶性酸化物半導体膜。
[5] さらに、ドーパントを含む、前記[1]〜[4]のいずれかに記載の結晶性酸化物半導体膜。
[6] 膜厚が5μm以上である、前記[1]〜[5]のいずれかに記載の結晶性酸化物半導体膜。
[7] 膜表面の400μm四方以上の面積にわたって、クラックを実質的に含まないことを特徴とする、前記[1]〜[6]のいずれかに記載の結晶性酸化物半導体膜。
[8] コランダム構造を有する下地基板と、その上に直接又は他の層を介して少なくとも第1の層と第2の層とを含む2層以上の酸化物層と、前記酸化物層上に前記[1]〜[7]のいずれかに記載の結晶性酸化物半導体膜とを備え、第1の層の主成分が、コランダム構造を有する結晶性酸化物であり、第2の層の主成分が、第1の層の主成分と組成比が異なるものであることを特徴とする積層構造体。
[9] 前記[1]〜[7]のいずれかに記載の結晶性酸化物半導体膜または前記[8]に記載の積層構造体と、電極とを少なくとも含む半導体装置。
[10] 前記[9]に記載の半導体装置を含むシステム。
[11] 少なくとも第1の層と第2の層とを含む2層以上の酸化物層が直接又は他の層を介して300μm四方以上の面積にわたって表面に形成されている下地基板を用いて、前記酸化物層上に、結晶性酸化物半導体膜を形成する結晶性酸化物半導体膜の製造方法であって、前記下地基板が、コランダム構造を有しており、第1の層の主成分が、コランダム構造を有する結晶性酸化物であり、第2の層の主成分が、第1の層の主成分と組成比が異なるものであることを特徴とする、結晶性酸化物半導体膜の製造方法。
[12] 前記結晶性酸化物半導体膜の形成を、ミストCVD法にて行う前記[11]に記載の製造方法。
[13] 下地基板の主成分が、第1の層の主成分と異なる結晶性酸化物である前記[11]または[12]に記載の製造方法。
[14] 結晶性酸化物半導体膜の主成分が、第1の層の主成分と異なる結晶性酸化物半導体である前記[11]〜[13]のいずれかに記載の製造方法。
That is, the present invention relates to the following invention.
[1] A crystalline oxide semiconductor film containing a crystalline oxide semiconductor having a corundum structure as a main component, characterized in that cracks are substantially not contained over an area of 300 μm square or more on the film surface. Sex oxide semiconductor film.
[2] The crystalline oxide semiconductor film according to the above [1], which has a film thickness of 3 μm or more.
[3] The crystalline oxide semiconductor film according to the above [1] or [2], wherein the crystalline oxide semiconductor contains indium, gallium or aluminum.
[4] The crystalline oxide semiconductor film according to any one of the above [1] to [3], wherein the crystalline oxide semiconductor contains gallium.
[5] The crystalline oxide semiconductor film according to any one of [1] to [4] above, further containing a dopant.
[6] The crystalline oxide semiconductor film according to any one of [1] to [5] above, wherein the film thickness is 5 μm or more.
[7] The crystalline oxide semiconductor film according to any one of [1] to [6] above, wherein cracks are substantially not contained over an area of 400 μm square or more on the film surface.
[8] On a base substrate having a corundum structure, two or more oxide layers including at least a first layer and a second layer directly on the base substrate or via another layer, and on the oxide layer. The crystalline oxide semiconductor film according to any one of [1] to [7] is provided, and the main component of the first layer is a crystalline oxide having a corundum structure, which is the main component of the second layer. A laminated structure characterized in that the components are different in composition ratio from the main components of the first layer.
[9] A semiconductor device including at least the crystalline oxide semiconductor film according to any one of [1] to [7] or the laminated structure according to [8] and an electrode.
[10] A system including the semiconductor device according to the above [9].
[11] Using a base substrate in which two or more oxide layers including at least the first layer and the second layer are formed on the surface over an area of 300 μm square or more directly or via other layers. A method for producing a crystalline oxide semiconductor film for forming a crystalline oxide semiconductor film on the oxide layer, wherein the base substrate has a corundum structure and the main component of the first layer is. , A crystalline oxide having a corundum structure, wherein the main component of the second layer has a composition ratio different from that of the main component of the first layer. Method.
[12] The production method according to the above [11], wherein the crystalline oxide semiconductor film is formed by a mist CVD method.
[13] The production method according to the above [11] or [12], wherein the main component of the base substrate is a crystalline oxide different from the main component of the first layer.
[14] The production method according to any one of [11] to [13] above, wherein the main component of the crystalline oxide semiconductor film is a crystalline oxide semiconductor different from the main component of the first layer.

本発明の結晶性酸化物半導体膜は、膜表面の300μm四方以上の面積にわたって、クラックを実質的に含んでいない。また、本発明の製造方法は、このような結晶性酸化物半導体膜を工業的有利に製造することができるものである。 The crystalline oxide semiconductor film of the present invention is substantially free of cracks over an area of 300 μm square or more on the film surface. Further, the production method of the present invention can produce such a crystalline oxide semiconductor film in an industrially advantageous manner.

実施例において用いられる製膜装置(ミストCVD装置)の概略構成図である。It is a schematic block diagram of the film forming apparatus (mist CVD apparatus) used in an Example. 実施例1において、光学顕微鏡により観察した膜表面を表す図である。It is a figure which shows the film surface observed by the optical microscope in Example 1. FIG. 比較例1において、光学顕微鏡により観察した膜表面を表す図である。It is a figure which shows the film surface observed by the optical microscope in the comparative example 1. FIG. 比較例2において、光学顕微鏡により観察した膜表面を表す図である。It is a figure which shows the film surface observed by the optical microscope in the comparative example 2. ショットキーバリアダイオード(SBD)の好適な一例を模式的に示す図である。It is a figure which shows typically a preferable example of a Schottky barrier diode (SBD). 高電子移動度トランジスタ(HEMT)の好適な一例を模式的に示す図である。It is a figure which shows typically a preferable example of a high electron mobility transistor (HEMT). 金属酸化膜半導体電界効果トランジスタ(MOSFET)の好適な一例を模式的に示す図である。It is a figure which shows typically a preferable example of a metal oxide film semiconductor field effect transistor (MOSFET). 接合電界効果トランジスタ(JFET)の好適な一例を模式的に示す図である。It is a figure which shows typically a preferable example of a junction field effect transistor (JFET). 絶縁ゲート型バイポーラトランジスタ(IGBT)の好適な一例を模式的に示す図である。It is a figure which shows typically a preferable example of an insulated gate type bipolar transistor (IGBT). 発光素子(LED)の好適な一例を模式的に示す図である。It is a figure which shows typically a preferable example of a light emitting element (LED). 発光素子(LED)の好適な一例を模式的に示す図である。It is a figure which shows typically a preferable example of a light emitting element (LED). 電源システムの好適な一例を模式的に示す図である。It is a figure which shows typically a preferable example of a power-source system. システム装置の好適な一例を模式的に示す図である。It is a figure which shows typically a preferable example of a system apparatus. 電源装置の電源回路図の好適な一例を模式的に示す図である。It is a figure which shows typically a preferable example of the power supply circuit diagram of a power supply device. 実施例1で用いた、表面に酸化物層が形成されている下地基板を模式的に示す図である。It is a figure which shows typically the base substrate which used in Example 1 and has the oxide layer formed on the surface. 比較例1で用いた、表面に酸化物層が形成されている下地基板を模式的に示す図である。It is a figure which shows typically the base substrate which used in the comparative example 1 and has the oxide layer formed on the surface.

以下、本発明の好適な実施形態について説明する。 Hereinafter, preferred embodiments of the present invention will be described.

本発明の結晶性酸化物半導体膜は、コランダム構造を有する結晶性酸化物を主成分として含む結晶性酸化物半導体膜であって、膜表面の300μm四方以上の面積にわたって、クラックを実質的に含まないことを特徴とする。本発明においては、前記結晶性酸化物半導体膜が、膜表面の400μm四方以上の面積にわたって、クラックを実質的に含まないのがより好ましい。本明細書において、「クラック」とは、通常、前記結晶性酸化物半導体膜表面または膜中に生じる線状または略円状の欠陥部位をいい、亀裂、開口および割れを含む。また、前記「クラック」は、特に、好適には、幅0.2μm以上かつ長さ50μm以上の線状の結晶の欠陥部位を意味し、転位による結晶欠陥も含む。なお、より好適には、前記欠陥部位は、幅1.0μm以上かつ長さ50μm以上の線状の結晶の欠陥部位である。「クラックを実質的に含まない」とは、膜表面の光学顕微鏡による観察において、前記クラックの存在が確認できないことをいい、特に、膜表面の光学顕微鏡による観察において確認できるクラックがないことをいう。本発明においては、前記結晶性酸化物半導体が、インジウム、ガリウムまたはアルミニウムを含むのが好ましく、InAlGaO系半導体を含むのがより好ましく、ガリウムを少なくとも含むのが最も好ましい。なお、「主成分」とは、例えば結晶性酸化物半導体がα−Gaである場合、膜中の金属元素中のガリウムの原子比が0.5以上の割合でα−Gaが含まれていればそれでよい。本発明においては、前記膜中の金属元素中のガリウムの原子比が0.7以上であることが好ましく、0.8以上であるのがより好ましい。また、結晶性酸化物半導体膜の厚さは、特に限定されず、1μm以下であってもよいし、1μm以上であってもよいが、本発明においては、3μm以上であるのが好ましく、5μm以上であるのがより好ましい。また、前記結晶性酸化物半導体膜の形状等は特に限定されず、四角形状(正方形状、長方形状を含む)であっても、円形状(半円形状を含む)であっても、多角形状であってもよい。前記結晶性酸化物半導体膜の表面積は、300μm四方以上であれば、特に限定されないが、本発明においては、400μm四方以上であるのが好ましく、5mm角以上であるのがより好ましく、直径50mm以上であるのが最も好ましい。なお、前記結晶性酸化物半導体膜は、単結晶膜であってもよいし、多結晶膜であってもよいが、単結晶膜であるのが好ましい。 The crystalline oxide semiconductor film of the present invention is a crystalline oxide semiconductor film containing a crystalline oxide having a corundum structure as a main component, and substantially contains cracks over an area of 300 μm square or more on the film surface. It is characterized by the absence. In the present invention, it is more preferable that the crystalline oxide semiconductor film substantially does not contain cracks over an area of 400 μm square or more on the film surface. As used herein, the term "crack" usually refers to a linear or substantially circular defect site that occurs on the surface or in the crystalline oxide semiconductor film, and includes cracks, openings, and cracks. Further, the "crack" particularly preferably means a defect site of a linear crystal having a width of 0.2 μm or more and a length of 50 μm or more, and also includes a crystal defect due to dislocation. More preferably, the defect site is a defect site of a linear crystal having a width of 1.0 μm or more and a length of 50 μm or more. "Substantially free of cracks" means that the presence of the cracks cannot be confirmed by observing the film surface with an optical microscope, and in particular, it means that there are no cracks that can be confirmed by observing the film surface with an optical microscope. .. In the present invention, the crystalline oxide semiconductor preferably contains indium, gallium or aluminum, more preferably contains an InAlGaO-based semiconductor, and most preferably contains at least gallium. Incidentally, the "main component" such as crystalline If oxide semiconductor is α-Ga 2 O 3, the atomic ratio of gallium in a proportion of more than 0.5 α-Ga 2 O of metal elements in the film If 3 is included, that is fine. In the present invention, the atomic ratio of gallium in the metal element in the film is preferably 0.7 or more, more preferably 0.8 or more. The thickness of the crystalline oxide semiconductor film is not particularly limited and may be 1 μm or less or 1 μm or more, but in the present invention, it is preferably 3 μm or more, and 5 μm or more. The above is more preferable. The shape of the crystalline oxide semiconductor film is not particularly limited, and whether it is a square shape (including a square shape or a rectangular shape) or a circular shape (including a semicircular shape), it has a polygonal shape. It may be. The surface area of the crystalline oxide semiconductor film is not particularly limited as long as it is 300 μm square or more, but in the present invention, it is preferably 400 μm square or more, more preferably 5 mm square or more, and having a diameter of 50 mm or more. Is most preferable. The crystalline oxide semiconductor film may be a single crystal film or a polycrystalline film, but is preferably a single crystal film.

前記結晶性酸化物半導体膜は、ドーパントが含まれているのが好ましい。前記ドーパントは、特に限定されず、公知のものであってよい。前記ドーパントとしては、例えば、スズ、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブ等のn型ドーパント、またはp型ドーパントなどが挙げられる。本発明においては、前記ドーパントが、Snであるのが好ましい。ドーパントの含有量は、前記結晶性酸化物半導体膜の組成中、0.00001原子%以上であるのが好ましく、0.00001原子%〜20原子%であるのがより好ましく、0.00001原子%〜10原子%であるのが最も好ましい。 The crystalline oxide semiconductor film preferably contains a dopant. The dopant is not particularly limited and may be a known one. Examples of the dopant include n-type dopants such as tin, germanium, silicon, titanium, zirconium, vanadium and niobium, and p-type dopants. In the present invention, the dopant is preferably Sn. The content of the dopant is preferably 0.00001 atomic% or more, more preferably 0.00001 atomic% to 20 atomic%, and 0.00001 atomic% in the composition of the crystalline oxide semiconductor film. Most preferably, it is 10 atomic%.

本発明の結晶性酸化物半導体膜は、例えば、少なくとも第1の層と第2の層とを含む2層以上の酸化物層が、直接又は他の層を介して300μm四方以上の面積にわたって表面に形成されている下地基板を用いて、前記下地基板上に、前記結晶性酸化物半導体膜を形成することにより得ることができる。ここで、第1の層の主成分は、コランダム構造を有する結晶性酸化物であり、第2の層の主成分は、第1の層の主成分と組成比が異なる結晶性酸化物である。なお、「第1の層の主成分」とは、前記結晶性酸化物が、原子比で、第1の層の全成分に対し、好ましくは50%以上、より好ましくは70%以上、更に好ましくは90%以上含まれることを意味し、100%であってもよいことを意味する。また、「第2の層の主成分」とは、前記結晶性酸化物が、原子比で、第2の層の全成分に対し、好ましくは50%以上、より好ましくは70%以上、更に好ましくは90%以上含まれることを意味し、100%であってもよいことを意味する。なお、前記結晶性酸化物半導体膜だけでなく、このようにして得られた積層構造体も本発明に含まれ、好適な態様の一つとして、下地基板と、その上に直接又は他の層を介して少なくとも第1の層と第2の層とを含む2層以上の酸化物層と、前記酸化物層上に前記結晶性酸化物半導体膜とを備え、第1の層の主成分が、コランダム構造を有する結晶性酸化物であり、第2の層の主成分が、第1の層の主成分と組成比が異なるものであることを特徴とする積層構造体が挙げられる。 In the crystalline oxide semiconductor film of the present invention, for example, two or more oxide layers including at least a first layer and a second layer are surfaced over an area of 300 μm square or more directly or via another layer. It can be obtained by forming the crystalline oxide semiconductor film on the base substrate using the base substrate formed in. Here, the main component of the first layer is a crystalline oxide having a corundum structure, and the main component of the second layer is a crystalline oxide having a composition ratio different from that of the main component of the first layer. .. The "main component of the first layer" is preferably 50% or more, more preferably 70% or more, more preferably 70% or more of the crystalline oxide in terms of atomic ratio with respect to all the components of the first layer. Means that it is contained in an amount of 90% or more, and may be 100%. Further, the "main component of the second layer" means that the crystalline oxide is preferably 50% or more, more preferably 70% or more, more preferably 70% or more, based on the atomic ratio of all the components of the second layer. Means that it is contained in an amount of 90% or more, and may be 100%. In addition to the crystalline oxide semiconductor film, the laminated structure thus obtained is also included in the present invention, and as one of the preferred embodiments, a base substrate and a base substrate and a layer directly or another layer on the substrate substrate. It is provided with two or more oxide layers including at least a first layer and a second layer, and the crystalline oxide semiconductor film on the oxide layer, and the main component of the first layer is , A laminated structure which is a crystalline oxide having a corundum structure and in which the main component of the second layer has a composition ratio different from that of the main component of the first layer.

前記下地基板は、少なくとも第1の層と第2の層とを含む2層以上の酸化物層が、直接又は他の層を介して300μm四方以上の面積にわたって表面に形成されており、板状であって、前記結晶性酸化物半導体膜の支持体となるものであれば特に限定されない。前記下地基板は、絶縁体基板であってもよいし、半導体基板であってもよいし、導電性基板であってもよいが、前記下地基板が、絶縁体基板であるのが好ましい。前記下地基板としては、例えば、コランダム構造を有する基板材料を主成分として含む基板などが挙げられる。ここで、「主成分」とは、前記特定の結晶構造を有する基板材料が、原子比で、基板材料の全成分に対し、好ましくは50%以上、より好ましくは70%以上、更に好ましくは90%以上含まれることを意味し、100%であってもよいことを意味する。 The base substrate has a plate-like shape in which two or more oxide layers including at least a first layer and a second layer are formed on the surface over an area of 300 μm square or more directly or via another layer. The present invention is not particularly limited as long as it serves as a support for the crystalline oxide semiconductor film. The base substrate may be an insulator substrate, a semiconductor substrate, or a conductive substrate, but it is preferable that the base substrate is an insulator substrate. Examples of the base substrate include a substrate containing a substrate material having a corundum structure as a main component. Here, the "main component" means that the substrate material having the specific crystal structure is preferably 50% or more, more preferably 70% or more, still more preferably 90% or more, in terms of atomic ratio, with respect to all the components of the substrate material. It means that it is contained in% or more, and it means that it may be 100%.

基板材料は、本発明の目的を阻害しない限り、特に限定されず、公知のものであってよい。前記のコランダム構造を有する基板材料を主成分とする下地基板としては、サファイア基板(好ましくはc面サファイア基板)やα型酸化ガリウム基板などが好適な例として挙げられるが、本発明においては、前記下地基板が、サファイア基板であるのが好ましく、c面サファイア基板であるのがより好ましい。 The substrate material is not particularly limited and may be a known one as long as the object of the present invention is not impaired. As a base substrate containing the substrate material having a corundum structure as a main component, a sapphire substrate (preferably a c-plane sapphire substrate), an α-type gallium oxide substrate, and the like can be mentioned as suitable examples. The base substrate is preferably a sapphire substrate, and more preferably a c-plane sapphire substrate.

前記下地基板上には、少なくとも第1の層と第2の層とを含む2層以上の酸化物層が直接又は他の層を介して300μm四方以上の面積にわたって表面に形成されているが、400μm四方以上の面積にわたって表面に形成されているのも好ましい。このような好ましい下地基板を、図15に示す。図15の下地基板は、表面に第1の層と第2の層とが形成されている。第1の層と第2の層は、いずれも酸化物層であり、第1の層と第2の層の形成には、ミストCVD法やミスト・エピタキシー法等の製膜手段を用いることが可能である。また、前記酸化物層を構成する第1の層の主成分は、コランダム構造を有する結晶性酸化物であり、第2の層の主成分は、第1の層の主成分と組成比が異なる結晶性酸化物である。本発明においては、第1の層の主成分が、ガリウムまたはアルミニウムを含むのが好ましく、ガリウムおよびアルミニウムを含むのがより好ましい。第1の層の主成分がガリウムおよびアルミニウムを含む場合には、第1の層の酸素を除く主成分中、ガリウムに対するアルミニウムの原子比が、1〜20%であるのが好ましく、第2の層の酸素を除く主成分中におけるガリウムに対するアルミニウムの原子比よりも大きいのも好ましい。 On the base substrate, two or more oxide layers including at least a first layer and a second layer are formed on the surface over an area of 300 μm square or more directly or via another layer. It is also preferable that the surface is formed over an area of 400 μm square or more. Such a preferred substrate is shown in FIG. The base substrate of FIG. 15 has a first layer and a second layer formed on the surface thereof. Both the first layer and the second layer are oxide layers, and a film-forming means such as a mist CVD method or a mist epitaxy method may be used to form the first layer and the second layer. It is possible. Further, the main component of the first layer constituting the oxide layer is a crystalline oxide having a corundum structure, and the main component of the second layer has a composition ratio different from that of the main component of the first layer. It is a crystalline oxide. In the present invention, the main component of the first layer preferably contains gallium or aluminum, and more preferably gallium and aluminum. When the main components of the first layer contain gallium and aluminum, the atomic ratio of aluminum to gallium in the main components excluding oxygen of the first layer is preferably 1 to 20%, and the second layer. It is also preferable that it is larger than the atomic ratio of aluminum to gallium in the main component excluding oxygen of the layer.

また、本発明においては、前記下地基板の主成分が、第1の層の主成分と異なる結晶性酸化物であるのが好ましく、前記結晶性酸化物半導体膜の主成分が、第1の層の主成分と異なる結晶性酸化物半導体であるのも好ましい。 Further, in the present invention, the main component of the base substrate is preferably a crystalline oxide different from the main component of the first layer, and the main component of the crystalline oxide semiconductor film is the first layer. It is also preferable that the crystalline oxide semiconductor is different from the main component of.

前記酸化物層の形成手段は、本発明の目的を阻害しない限り、特に限定されず、公知の手段であってもよい。前記酸化物層の形成手段としては、例えば、CVD法、MOCVD法、MOVPE法、ミストCVD法、ミスト・エピタキシー法、MBE法、HVPE法またはパルス成長法などが挙げられる。本発明においては、前記酸化物層の形成手段が、MOCVD法、MBE法、HVPE法、ミストCVD法またはミスト・エピタキシー法であるのが好ましく、ミストCVD法またはミスト・エピタキシー法であるのがより好ましい。 The means for forming the oxide layer is not particularly limited and may be a known means as long as the object of the present invention is not impaired. Examples of the means for forming the oxide layer include a CVD method, a MOCVD method, a MOVPE method, a mist CVD method, a mist epitaxy method, an MBE method, an HVPE method, and a pulse growth method. In the present invention, the means for forming the oxide layer is preferably a MOCVD method, an MBE method, an HVPE method, a mist CVD method or a mist epitaxy method, and more preferably a mist CVD method or a mist epitaxy method. preferable.

以下、前記酸化物層の形成手段の好適な例として、ミストCVD法またはミスト・エピタキシー法を用いて、少なくとも第1の層と第2の層とを含む2層以上の酸化物層を前記下地基板上に形成した例を挙げて、本発明をさらに詳細に説明する。 Hereinafter, as a preferable example of the means for forming the oxide layer, two or more oxide layers including at least the first layer and the second layer are used as a base by using a mist CVD method or a mist epitaxy method. The present invention will be described in more detail with reference to an example formed on the substrate.

前記ミストCVD法またはミスト・エピタキシー法では、第1及び第2の原料溶液をそれぞれ霧化し(霧化工程I)、生成される第1及び第2のミストを第1及び第2のキャリアガスをそれぞれ用いて前記下地基板までそれぞれ搬送し(搬送工程I)、ついで、第1及び第2のミストをそれぞれ熱反応させることにより、前記下地基板上に第1及び第2の層をそれぞれ製膜する(製膜工程I)。 In the mist CVD method or mist epitaxy method, the first and second raw material solutions are atomized (atomization step I), respectively, and the first and second mists produced are used as the first and second carrier gases. Each of them is used to transfer to the base substrate (transport step I), and then the first and second mists are thermally reacted to form the first and second layers on the base substrate, respectively. (Film formation step I).

(霧化工程I)
霧化工程Iは、第1及び第2の原料溶液をそれぞれ霧化する。第1及び第2の霧化は同時に行われてもよいし、別々に行われてもよいが、本発明においては、別々に行われるのが好ましい。霧化手段は、第1及び第2の原料溶液を霧化できさえすれば特に限定されず、公知の手段であってよいが、本発明においては、超音波を用いる霧化手段が好ましい。超音波を用いて得られたミストは、初速度がゼロであり、空中に浮遊するので好ましく、例えば、スプレーのように吹き付けるのではなく、空間に浮遊してガスとして搬送することが可能なミストであるので衝突エネルギーによる損傷がないため、非常に好適である。ミストの液滴のサイズは、特に限定されず、数mm程度であってもよいが、好ましくは50μm以下であり、より好ましくは100nm〜10μmである。
(Atomization step I)
In the atomization step I, the first and second raw material solutions are atomized, respectively. The first and second atomizations may be performed simultaneously or separately, but in the present invention, they are preferably performed separately. The atomizing means is not particularly limited as long as the first and second raw material solutions can be atomized, and may be known means, but in the present invention, the atomizing means using ultrasonic waves is preferable. The mist obtained by using ultrasonic waves is preferable because it has a zero initial velocity and floats in the air. For example, a mist that can float in a space and be transported as a gas instead of being sprayed like a spray. Therefore, it is very suitable because it is not damaged by collision energy. The size of the mist droplets is not particularly limited and may be about several mm, but is preferably 50 μm or less, and more preferably 100 nm to 10 μm.

(第1及び第2の原料溶液)
第1及び第2の原料溶液は、ミストCVD法またはミスト・エピタキシー法により、前記酸化物層が得られる溶液であれば特に限定されない。第1及び第2の原料溶液としては、例えば、金属の有機金属錯体(例えばアセチルアセトナート錯体等)やハロゲン化物(例えばフッ化物、塩化物、臭化物またはヨウ化物等)の水溶液などが挙げられる。前記金属は、酸化物を構成可能な金属であればそれでよく、このような金属としては、例えば、ガリウム、インジウム、アルミニウム、鉄等が挙げられる。本発明においては、前記金属が、ガリウムまたはアルミニウムを少なくとも含むのが好ましく、ガリウムおよびアルミニウムを少なくとも含むのがより好ましい。第1及び第2の原料溶液中の金属の含有量は、本発明の目的を阻害しない限り特に限定されないが、好ましくは、0.001モル%〜50モル%であり、より好ましくは0.01モル%〜50モル%である。また、第1及び第2の原料溶液がガリウムおよびアルミニウムを含む場合には、第2の原料溶液が、第1の原料溶液よりもガリウムを多く含むのが好ましい。
(First and second raw material solutions)
The first and second raw material solutions are not particularly limited as long as they are solutions in which the oxide layer can be obtained by a mist CVD method or a mist epitaxy method. Examples of the first and second raw material solutions include aqueous solutions of metal organic metal complexes (for example, acetylacetonate complex, etc.) and halides (for example, fluoride, chloride, bromide, iodide, etc.). The metal may be any metal that can form an oxide, and examples of such a metal include gallium, indium, aluminum, and iron. In the present invention, the metal preferably contains at least gallium or aluminum, more preferably at least gallium and aluminum. The content of the metal in the first and second raw material solutions is not particularly limited as long as the object of the present invention is not impaired, but is preferably 0.001 mol% to 50 mol%, more preferably 0.01. It is mol% to 50 mol%. When the first and second raw material solutions contain gallium and aluminum, it is preferable that the second raw material solution contains more gallium than the first raw material solution.

また、第1及び第2の原料溶液には、さらに、酸や塩基等のその他添加剤が含まれていてもよい。本発明においては、前記原料溶液に酸が含まれているのが好ましく、このような好ましい酸としては、例えば、塩酸、臭化水素酸、ヨウ化水素酸などが挙げられる。 In addition, the first and second raw material solutions may further contain other additives such as acids and bases. In the present invention, it is preferable that the raw material solution contains an acid, and examples of such a preferable acid include hydrochloric acid, hydrobromic acid, hydroiodic acid and the like.

第1及び第2の原料溶液の溶媒は、特に限定されず、水等の無機溶媒であってもよいし、アルコール等の有機溶媒であってもよいし、無機溶媒と有機溶媒の混合溶液であってもよい。本発明においては、前記溶媒が水を含むのが好ましく、水と酸の混合溶媒であるのも好ましい。前記水としては、より具体的には、例えば、純水、超純水、水道水、井戸水、鉱泉水、鉱水、温泉水、湧水、淡水、海水などが挙げられるが、本発明においては、超純水が好ましい。また、前記酸としては、より具体的には、例えば、酢酸、プロピオン酸、ブタン酸等の有機酸;三フッ化ホウ素、三フッ化ホウ素エーテラート、三塩化ホウ素、三臭化ホウ素、トリフルオロ酢酸、トリフルオロメタンスルホン酸、p−トルエンスルホン酸などが挙げられるが、本発明においては、酢酸が好ましい。 The solvent of the first and second raw material solutions is not particularly limited, and may be an inorganic solvent such as water, an organic solvent such as alcohol, or a mixed solution of an inorganic solvent and an organic solvent. There may be. In the present invention, the solvent preferably contains water, and it is also preferable that the solvent is a mixed solvent of water and acid. More specific examples of the water include pure water, ultrapure water, tap water, well water, mineral spring water, mineral water, hot spring water, spring water, fresh water, seawater, and the like. Ultrapure water is preferred. More specifically, the acid includes organic acids such as acetic acid, propionic acid, and butanoic acid; boron trifluoride, boron trifluoride etherate, boron trichloride, boron tribromide, and trifluoroacetic acid. , Trifluoromethanesulfonic acid, p-toluenesulfonic acid and the like, but in the present invention, acetic acid is preferable.

(搬送工程I)
搬送工程Iでは、第1及び第2のキャリアガスをそれぞれ用いて前記第1及び第2のミストを前記下地基板へそれぞれ搬送する。第1及び第2のキャリアガスの種類としては、本発明の目的を阻害しない限り特に限定されず、例えば、酸素、オゾン、窒素やアルゴン等の不活性ガス、または水素ガスやフォーミングガス等の還元ガスなどが挙げられるが、本発明においては、第1及び第2のキャリアガスとして酸素を用いるのが好ましい。また、第1及び第2のキャリアガスの種類はそれぞれ、1種類であってよいが、2種類以上であってもよく、キャリアガス濃度を変化させた希釈ガス(例えば10倍希釈ガス等)などを、さらに用いてもよい。また、第1及び第2のキャリアガスの供給箇所もそれぞれ、1箇所だけでなく、2箇所以上あってもよい。第1及び第2のキャリアガスの流量は、特に限定されないが、0.01〜20L/分であるのが好ましく、1〜10L/分であるのがより好ましい。希釈ガスの場合には、希釈ガスの流量が、0.001〜2L/分であるのが好ましく、0.1〜1L/分であるのがより好ましい。
(Transport step I)
In the transfer step I, the first and second carrier gases are used to transfer the first and second mists to the base substrate, respectively. The types of the first and second carrier gases are not particularly limited as long as the object of the present invention is not impaired, and for example, reduction of an inert gas such as oxygen, ozone, nitrogen or argon, or reduction of hydrogen gas or forming gas. Examples thereof include gas, but in the present invention, it is preferable to use oxygen as the first and second carrier gas. Further, the types of the first and second carrier gases may be one type, but may be two or more types, such as a diluted gas having a changed carrier gas concentration (for example, a 10-fold diluted gas, etc.). May be further used. Further, the first and second carrier gas supply points may be not only one place but also two or more places, respectively. The flow rates of the first and second carrier gases are not particularly limited, but are preferably 0.01 to 20 L / min, and more preferably 1 to 10 L / min. In the case of a diluting gas, the flow rate of the diluting gas is preferably 0.001 to 2 L / min, more preferably 0.1 to 1 L / min.

(製膜工程I)
製膜工程Iでは、前記第1及び第2のミストを前記下地基板の表面近傍で反応させて、前記下地基板表面の一部または全部に製膜する。前記熱反応は、前記ミストから膜が形成される熱反応であれば特に限定されず、熱でもって前記ミストが反応すればそれでよく、反応条件等も本発明の目的を阻害しない限り特に限定されない。本工程においては、前記熱反応を、通常、溶媒の蒸発温度以上の温度で行うが、高すぎない温度(例えば1000℃)以下が好ましく、650℃以下がより好ましく、400℃〜650℃が最も好ましい。また、前記熱反応は、本発明の目的を阻害しない限り、真空下、非酸素雰囲気下、還元ガス雰囲気下および酸素雰囲気下のいずれの雰囲気下で行われてもよく、また、大気圧下、加圧下および減圧下のいずれの条件下で行われてもよいが、本発明においては、酸素雰囲気下で行われるのが好ましく、大気圧下で行われるのも好ましく、酸素雰囲気下でかつ大気圧下で行われるのがより好ましい。なお、膜厚は、製膜時間を調整することにより、設定することができる。
(Film formation process I)
In the film-forming step I, the first and second mists are reacted in the vicinity of the surface of the base substrate to form a film on a part or all of the surface of the base substrate. The thermal reaction is not particularly limited as long as it is a thermal reaction in which a film is formed from the mist, and it may be sufficient if the mist reacts with heat, and the reaction conditions and the like are not particularly limited as long as the object of the present invention is not impaired. .. In this step, the thermal reaction is usually carried out at a temperature equal to or higher than the evaporation temperature of the solvent, but is preferably not too high (for example, 1000 ° C.) or lower, more preferably 650 ° C. or lower, and most preferably 400 ° C. to 650 ° C. preferable. Further, the thermal reaction may be carried out under any atmosphere of vacuum, non-oxygen atmosphere, reducing gas atmosphere and oxygen atmosphere as long as the object of the present invention is not impaired, and the thermal reaction may be carried out under atmospheric pressure. It may be carried out under either pressure or reduced pressure, but in the present invention, it is preferably carried out in an oxygen atmosphere, preferably in an atmospheric pressure, and in an oxygen atmosphere and at atmospheric pressure. More preferably done below. The film thickness can be set by adjusting the film forming time.

本発明の結晶性酸化物半導体膜の形成手段は、本発明の目的を阻害しない限り、特に限定されず、公知の手段であってもよい。前記結晶性酸化物半導体膜の形成手段としては、例えば、CVD法、MOCVD法、MOVPE法、ミストCVD法、ミスト・エピタキシー法、MBE法、HVPE法またはパルス成長法などが挙げられる。本発明においては、前記酸化物層の形成手段が、MOCVD法、MBE法、HVPE法、ミストCVD法またはミスト・エピタキシー法であるのが好ましく、ミストCVD法またはミスト・エピタキシー法であるのがより好ましい。 The means for forming the crystalline oxide semiconductor film of the present invention is not particularly limited and may be a known means as long as the object of the present invention is not impaired. Examples of the means for forming the crystalline oxide semiconductor film include a CVD method, a MOCVD method, a MOVPE method, a mist CVD method, a mist epitaxy method, an MBE method, an HVPE method, and a pulse growth method. In the present invention, the means for forming the oxide layer is preferably a MOCVD method, an MBE method, an HVPE method, a mist CVD method or a mist epitaxy method, and more preferably a mist CVD method or a mist epitaxy method. preferable.

以下、前記結晶性酸化物半導体膜の形成手段の好適な例として、ミストCVD法またはミスト・エピタキシー法を用いて、前記結晶性酸化物半導体膜を、前記酸化物層が表面に形成された下地基板上に形成した例を挙げて、本発明をさらに詳細に説明する。 Hereinafter, as a preferred example of the means for forming the crystalline oxide semiconductor film, the crystalline oxide semiconductor film is formed on the surface of the crystalline oxide semiconductor film by using a mist CVD method or a mist epitaxy method. The present invention will be described in more detail with reference to an example formed on the substrate.

前記ミストCVD法またはミスト・エピタキシー法では、前記結晶性酸化物半導体の原料溶液を霧化し(霧化工程II)、生成されるミストをキャリアガスによって前記酸化物層が表面に形成された下地基板まで搬送し(搬送工程II)、熱反応によって、前記下地基板上に結晶性酸化物半導体膜を製膜する(製膜工程II)。 In the mist CVD method or mist epitaxy method, the raw material solution of the crystalline oxide semiconductor is atomized (atomization step II), and the generated mist is used as a carrier gas to form a base substrate on the surface of which the oxide layer is formed. (Transport step II), and a crystalline oxide semiconductor film is formed on the base substrate by a thermal reaction (film forming step II).

(霧化工程II)
霧化工程IIは、前記結晶性酸化物半導体の原料溶液(以下、「原料溶液II」ともいう。)を霧化する。霧化手段は、原料溶液IIを霧化できさえすれば特に限定されず、公知の手段であってよいが、本発明においては、超音波を用いる霧化手段が好ましい。超音波を用いて得られたミストは、初速度がゼロであり、空中に浮遊するので好ましく、例えば、スプレーのように吹き付けるのではなく、空間に浮遊してガスとして搬送することが可能なミストであるので衝突エネルギーによる損傷がないため、非常に好適である。ミストの液滴のサイズは、特に限定されず、数mm程度であってもよいが、好ましくは50μm以下であり、より好ましくは100nm〜10μmである。
(Atomization step II)
The atomization step II atomizes the raw material solution of the crystalline oxide semiconductor (hereinafter, also referred to as “raw material solution II”). The atomizing means is not particularly limited as long as the raw material solution II can be atomized, and may be a known means, but in the present invention, the atomizing means using ultrasonic waves is preferable. The mist obtained by using ultrasonic waves is preferable because it has a zero initial velocity and floats in the air. For example, a mist that can float in a space and be transported as a gas instead of being sprayed like a spray. Therefore, it is very suitable because it is not damaged by collision energy. The size of the mist droplets is not particularly limited and may be about several mm, but is preferably 50 μm or less, and more preferably 100 nm to 10 μm.

(結晶性酸化物半導体の原料溶液)
原料溶液IIは、ミストCVD法またはミスト・エピタキシー法により、前記結晶性酸化物半導体が得られる溶液であれば特に限定されない。原料溶液IIとしては、例えば、金属の有機金属錯体(例えばアセチルアセトナート錯体等)やハロゲン化物(例えばフッ化物、塩化物、臭化物またはヨウ化物等)の水溶液などが挙げられる。前記金属は、半導体を構成可能な金属であればそれでよく、このような金属としては、例えば、ガリウム、インジウム、アルミニウム、鉄等が挙げられる。本発明においては、前記金属が、インジウム、ガリウムまたはアルミニウムを少なくとも含むのが好ましく、ガリウムを少なくとも含むのがより好ましい。原料溶液II中の金属の含有量は、本発明の目的を阻害しない限り特に限定されないが、好ましくは、0.001モル%〜50モル%であり、より好ましくは0.01モル%〜50モル%である。
(Raw material solution of crystalline oxide semiconductor)
The raw material solution II is not particularly limited as long as it is a solution from which the crystalline oxide semiconductor can be obtained by a mist CVD method or a mist epitaxy method. Examples of the raw material solution II include an aqueous solution of a metal organic metal complex (for example, an acetylacetonate complex) and a halide (for example, fluoride, chloride, bromide, iodide, etc.). The metal may be any metal that can form a semiconductor, and examples of such a metal include gallium, indium, aluminum, and iron. In the present invention, the metal preferably contains at least indium, gallium or aluminum, more preferably at least gallium. The content of the metal in the raw material solution II is not particularly limited as long as the object of the present invention is not impaired, but is preferably 0.001 mol% to 50 mol%, and more preferably 0.01 mol% to 50 mol. %.

また、原料溶液IIは、ドーパントが含まれているのが好ましい。ドーパントを含ませることにより、イオン注入等を行わずに、前記結晶性酸化物半導体膜を形成することができる。前記ドーパントとしては、例えば前記金属が少なくともガリウムを含む場合には、ケイ素、ゲルマニウム、スズ、鉛などのn型ドーパント等が挙げられる。本発明においては、前記ドーパントがスズであるのが電気特性をより向上させることができるので好ましい。なお、前記ドーパントを原料溶液IIに含ませる場合には、ハロゲン化物や錯体の形態にして含有させるのが好ましい。また、ドーピング量は、本発明の目的を阻害しない限り特に限定されないが、原料溶液II中、体積比で、0.001〜20%であるのが好ましく、0.01〜10%であるのがより好ましい。また、本発明においては、ノンドープも好ましい。 Further, the raw material solution II preferably contains a dopant. By including the dopant, the crystalline oxide semiconductor film can be formed without performing ion implantation or the like. Examples of the dopant include n-type dopants such as silicon, germanium, tin, and lead when the metal contains at least gallium. In the present invention, it is preferable that the dopant is tin because the electrical characteristics can be further improved. When the dopant is contained in the raw material solution II, it is preferably contained in the form of a halide or a complex. The doping amount is not particularly limited as long as the object of the present invention is not impaired, but the volume ratio in the raw material solution II is preferably 0.001 to 20%, preferably 0.01 to 10%. More preferred. Further, in the present invention, non-doped is also preferable.

また、原料溶液IIには、さらに、酸や塩基等のその他添加剤が含まれていてもよい。本発明においては、原料溶液IIに酸が含まれているのが好ましく、このような好ましい酸としては、例えば、塩酸、臭化水素酸、ヨウ化水素酸などが挙げられる。 In addition, the raw material solution II may further contain other additives such as acids and bases. In the present invention, it is preferable that the raw material solution II contains an acid, and examples of such a preferable acid include hydrochloric acid, hydrobromic acid, hydroiodic acid and the like.

原料溶液IIの溶媒は、特に限定されず、水等の無機溶媒であってもよいし、アルコール等の有機溶媒であってもよいし、無機溶媒と有機溶媒の混合溶液であってもよい。本発明においては、前記溶媒が水を含むのが好ましく、水と酸の混合溶媒であるのも好ましい。前記水としては、より具体的には、例えば、純水、超純水、水道水、井戸水、鉱泉水、鉱水、温泉水、湧水、淡水、海水などが挙げられるが、本発明においては、超純水が好ましい。また、前記酸としては、より具体的には、例えば、酢酸、プロピオン酸、ブタン酸等の有機酸;三フッ化ホウ素、三フッ化ホウ素エーテラート、三塩化ホウ素、三臭化ホウ素、トリフルオロ酢酸、トリフルオロメタンスルホン酸、p−トルエンスルホン酸などが挙げられるが、本発明においては、酢酸が好ましい。 The solvent of the raw material solution II is not particularly limited, and may be an inorganic solvent such as water, an organic solvent such as alcohol, or a mixed solution of an inorganic solvent and an organic solvent. In the present invention, the solvent preferably contains water, and it is also preferable that the solvent is a mixed solvent of water and acid. More specific examples of the water include pure water, ultrapure water, tap water, well water, mineral spring water, mineral water, hot spring water, spring water, fresh water, seawater, and the like. Ultrapure water is preferred. More specifically, the acid includes organic acids such as acetic acid, propionic acid, and butanoic acid; boron trifluoride, boron trifluoride etherate, boron trichloride, boron tribromide, and trifluoroacetic acid. , Trifluoromethanesulfonic acid, p-toluenesulfonic acid and the like, but in the present invention, acetic acid is preferable.

(搬送工程II)
搬送工程IIでは、前記酸化物層が表面に形成された下地基板を用いて、キャリアガスによって前記ミストを該下地基板へ搬送する。キャリアガスの種類としては、本発明の目的を阻害しない限り特に限定されず、例えば、酸素、オゾン、窒素やアルゴン等の不活性ガス、または水素ガスやフォーミングガス等の還元ガスなどが挙げられるが、本発明においては、キャリアガスとして酸素を用いるのが好ましい。また、キャリアガスの種類は1種類であってよいが、2種類以上であってもよく、キャリアガス濃度を変化させた希釈ガス(例えば10倍希釈ガス等)などを、さらに用いてもよい。また、キャリアガスの供給箇所も1箇所だけでなく、2箇所以上あってもよい。キャリアガスの流量は、特に限定されないが、0.01〜20L/分であるのが好ましく、1〜10L/分であるのがより好ましい。希釈ガスの場合には、希釈ガスの流量が、0.001〜2L/分であるのが好ましく、0.1〜1L/分であるのがより好ましい。
(Transport step II)
In the transport step II, the mist is transported to the base substrate by the carrier gas using the base substrate on which the oxide layer is formed on the surface. The type of carrier gas is not particularly limited as long as the object of the present invention is not impaired, and examples thereof include an inert gas such as oxygen, ozone, nitrogen and argon, and a reducing gas such as hydrogen gas and forming gas. In the present invention, it is preferable to use oxygen as the carrier gas. Further, the type of the carrier gas may be one type, but may be two or more types, and a diluted gas having a changed carrier gas concentration (for example, a 10-fold diluted gas or the like) may be further used. Further, the carrier gas may be supplied not only at one location but also at two or more locations. The flow rate of the carrier gas is not particularly limited, but is preferably 0.01 to 20 L / min, and more preferably 1 to 10 L / min. In the case of a diluting gas, the flow rate of the diluting gas is preferably 0.001 to 2 L / min, more preferably 0.1 to 1 L / min.

(製膜工程II)
製膜工程IIでは、前記ミストを前記下地基板の表面近傍で反応させて、前記下地基板表面の一部または全部に製膜する。前記熱反応は、前記ミストから膜が形成される熱反応であれば特に限定されず、熱でもって前記ミストが反応すればそれでよく、反応条件等も本発明の目的を阻害しない限り特に限定されない。本工程においては、前記熱反応を、通常、溶媒の蒸発温度以上の温度で行うが、高すぎない温度(例えば1000℃)以下が好ましく、650℃以下がより好ましく、400℃〜650℃が最も好ましい。また、前記熱反応は、本発明の目的を阻害しない限り、真空下、非酸素雰囲気下、還元ガス雰囲気下および酸素雰囲気下のいずれの雰囲気下で行われてもよく、また、大気圧下、加圧下および減圧下のいずれの条件下で行われてもよいが、本発明においては、酸素雰囲気下で行われるのが好ましく、大気圧下で行われるのも好ましく、酸素雰囲気下でかつ大気圧下で行われるのがより好ましい。なお、膜厚は、製膜時間を調整することにより、設定することができる。
(Film formation process II)
In the film-forming step II, the mist is reacted in the vicinity of the surface of the base substrate to form a film on a part or all of the surface of the base substrate. The thermal reaction is not particularly limited as long as it is a thermal reaction in which a film is formed from the mist, and it may be sufficient if the mist reacts with heat, and the reaction conditions and the like are not particularly limited as long as the object of the present invention is not impaired. .. In this step, the thermal reaction is usually carried out at a temperature equal to or higher than the evaporation temperature of the solvent, but is preferably not too high (for example, 1000 ° C.) or lower, more preferably 650 ° C. or lower, and most preferably 400 ° C. to 650 ° C. preferable. Further, the thermal reaction may be carried out under any atmosphere of vacuum, non-oxygen atmosphere, reducing gas atmosphere and oxygen atmosphere as long as the object of the present invention is not impaired, and the thermal reaction may be carried out under atmospheric pressure. It may be carried out under either pressure or reduced pressure, but in the present invention, it is preferably carried out in an oxygen atmosphere, preferably in an atmospheric pressure, and in an oxygen atmosphere and at atmospheric pressure. More preferably done below. The film thickness can be set by adjusting the film forming time.

上記のようにして得られる結晶性酸化物半導体膜または積層構造体は、半導体装置等に好適に用いることができ、とりわけ、パワーデバイスに有用である。例えば、前記結晶性酸化物半導体膜は、前記半導体装置のn型半導体層(n+型半導体層、n−型半導体層を含む)または、p型半導体層に用いられる。また、本発明においては、前記結晶性酸化物半導体膜または前記積層構造体を、そのままで用いてもよいし、前記基板等から剥離する等の公知の手段を用いた後に、半導体装置等に適用してもよい。 The crystalline oxide semiconductor film or laminated structure obtained as described above can be suitably used for semiconductor devices and the like, and is particularly useful for power devices. For example, the crystalline oxide semiconductor film is used for an n-type semiconductor layer (including an n + type semiconductor layer and an n− type semiconductor layer) or a p-type semiconductor layer of the semiconductor device. Further, in the present invention, the crystalline oxide semiconductor film or the laminated structure may be used as it is, or may be applied to a semiconductor device or the like after using a known means such as peeling from the substrate or the like. You may.

また、前記半導体装置は、電極が半導体層の片面側に形成された横型の素子(横型デバイス)と、半導体層の表裏両面側にそれぞれ電極を有する縦型の素子(縦型デバイス)に分類することができ、本発明においては、横型デバイスにも縦型デバイスにも好適に用いることができるが、中でも、縦型デバイスに用いることが好ましい。前記半導体装置としては、例えば、ショットキーバリアダイオード(SBD)、金属半導体電界効果トランジスタ(MESFET)、高電子移動度トランジスタ(HEMT)、金属酸化膜半導体電界効果トランジスタ(MOSFET)、静電誘導トランジスタ(SIT)、接合電界効果トランジスタ(JFET)、絶縁ゲート型バイポーラトランジスタ(IGBT)または発光ダイオード(LED)などが挙げられる。 Further, the semiconductor device is classified into a horizontal element (horizontal device) in which electrodes are formed on one side of the semiconductor layer and a vertical element (vertical device) in which electrodes are provided on both front and back sides of the semiconductor layer. Therefore, in the present invention, it can be suitably used for both horizontal devices and vertical devices, and among them, it is preferably used for vertical devices. Examples of the semiconductor device include a Schottky barrier diode (SBD), a metal semiconductor field effect transistor (MESFET), a high electron mobility transistor (HEMT), a metal oxide film semiconductor field effect transistor (MOSFET), and an electrostatic induction transistor (MSFET). SIT), junction field effect transistor (JFET), insulated gate bipolar transistor (IGBT), light emitting diode (LED), and the like.

以下、本発明の結晶性酸化物半導体膜をn型半導体層(n+型半導体やn−半導体層等)に適用した場合の好適な例を、図面を用いて説明するが、本発明は、これらの例に限定されるものではない。なお、以下に例示する半導体装置において、本発明の目的を阻害しない限り、さらに他の層(例えば絶縁体層、半絶縁体層、導体層、半導体層、緩衝層またはその他中間層等)などが含まれていてもよいし、また、緩衝層(バッファ層)なども適宜省いてもよい。 Hereinafter, suitable examples when the crystalline oxide semiconductor film of the present invention is applied to an n-type semiconductor layer (n + type semiconductor, n-semiconductor layer, etc.) will be described with reference to the drawings. It is not limited to the example of. In the semiconductor device exemplified below, other layers (for example, an insulator layer, a semi-insulator layer, a conductor layer, a semiconductor layer, a buffer layer, another intermediate layer, etc.) may be used as long as the object of the present invention is not impaired. It may be contained, and the buffer layer (buffer layer) and the like may be omitted as appropriate.

図5は、本発明に係るショットキーバリアダイオード(SBD)の一例を示している。図5のSBDは、n−型半導体層101a、n+型半導体層101b、ショットキー電極105aおよびオーミック電極105bを備えている。 FIG. 5 shows an example of a Schottky barrier diode (SBD) according to the present invention. The SBD of FIG. 5 includes an n-type semiconductor layer 101a, an n + type semiconductor layer 101b, a Schottky electrode 105a, and an ohmic electrode 105b.

ショットキー電極およびオーミック電極の材料は、公知の電極材料であってもよく、前記電極材料としては、例えば、Al、Mo、Co、Zr、Sn、Nb、Fe、Cr、Ta、Ti、Au、Pt、V、Mn、Ni、Cu、Hf、W、Ir、Zn、In、Pd、NdもしくはAg等の金属またはこれらの合金、酸化錫、酸化亜鉛、酸化レニウム、酸化インジウム、酸化インジウム錫(ITO)、酸化亜鉛インジウム(IZO)等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロ−ルなどの有機導電性化合物、またはこれらの混合物並びに積層体などが挙げられる。 The material of the Schottky electrode and the ohmic electrode may be a known electrode material, and the electrode material includes, for example, Al, Mo, Co, Zr, Sn, Nb, Fe, Cr, Ta, Ti, Au, etc. Metals such as Pt, V, Mn, Ni, Cu, Hf, W, Ir, Zn, In, Pd, Nd or Ag or alloys thereof, tin oxide, zinc oxide, renium oxide, indium oxide, indium tin oxide (ITO) ), Metal oxide conductive film such as zinc oxide indium (IZO), organic conductive compound such as polyaniline, polythiophene or polypyrrol, or a mixture and laminate thereof.

ショットキー電極およびオーミック電極の形成は、例えば、真空蒸着法またはスパッタリング法などの公知の手段により行うことができる。より具体的に例えば、前記金属のうち2種類の第1の金属と第2の金属とを用いてショットキー電極を形成する場合、第1の金属からなる層と第2の金属からなる層を積層させ、第1の金属からなる層および第2の金属からなる層に対して、フォトリソグラフィの手法を利用したパターニングを施すことにより行うことができる。 The Schottky electrode and the ohmic electrode can be formed by a known means such as a vacuum vapor deposition method or a sputtering method. More specifically, for example, when a Schottky electrode is formed by using two kinds of the first metal and the second metal among the metals, a layer made of the first metal and a layer made of the second metal are formed. It can be carried out by laminating and patterning the layer made of the first metal and the layer made of the second metal by using a photolithography technique.

図5のSBDに逆バイアスが印加された場合には、空乏層(図示せず)がn型半導体層101aの中に広がるため、高耐圧のSBDとなる。また、順バイアスが印加された場合には、オーミック電極105bからショットキー電極105aへ電子が流れる。このようにして前記半導体構造を用いたSBDは、高耐圧・大電流用に優れており、スイッチング速度も速く、耐圧性・信頼性にも優れている。 When a reverse bias is applied to the SBD of FIG. 5, the depletion layer (not shown) spreads in the n-type semiconductor layer 101a, resulting in a high withstand voltage SBD. Further, when a forward bias is applied, electrons flow from the ohmic electrode 105b to the Schottky electrode 105a. The SBD using the semiconductor structure in this way is excellent for high withstand voltage and large current, has a high switching speed, and is also excellent in withstand voltage and reliability.

(HEMT)
図6は、本発明に係る高電子移動度トランジスタ(HEMT)の一例を示している。図6のHEMTは、バンドギャップの広いn型半導体層121a、バンドギャップの狭いn型半導体層121b、n+型半導体層121c、半絶縁体層124、緩衝層128、ゲート電極125a、ソース電極125bおよびドレイン電極125cを備えている。
(HEMT)
FIG. 6 shows an example of a high electron mobility transistor (HEMT) according to the present invention. The HEMT of FIG. 6 includes an n-type semiconductor layer 121a with a wide bandgap, an n-type semiconductor layer 121b with a narrow bandgap, an n + type semiconductor layer 121c, a semi-insulator layer 124, a buffer layer 128, a gate electrode 125a, a source electrode 125b, and the like. It includes a drain electrode 125c.

(MOSFET)
本発明の半導体装置がMOSFETである場合の一例を図7に示す。図7のMOSFETは、トレンチ型のMOSFETであり、n−型半導体層131a、n+型半導体層131b及び131c、ゲート絶縁膜134、ゲート電極135a、ソース電極135bおよびドレイン電極135cを備えている。
(MOSFET)
FIG. 7 shows an example of the case where the semiconductor device of the present invention is a MOSFET. The MOSFET in FIG. 7 is a trench-type MOSFET, and includes an n-type semiconductor layer 131a, an n + type semiconductor layers 131b and 131c, a gate insulating film 134, a gate electrode 135a, a source electrode 135b, and a drain electrode 135c.

(JFET)
図8は、n−型半導体層141a、第1のn+型半導体層141b、第2のn+型半導体層141c、p型半導体層142、ゲート電極145a、ソース電極145bおよびドレイン電極145cを備えている接合電界効果トランジスタ(JFET)の好適な一例を示す。
(JFET)
FIG. 8 includes an n-type semiconductor layer 141a, a first n + type semiconductor layer 141b, a second n + type semiconductor layer 141c, a p-type semiconductor layer 142, a gate electrode 145a, a source electrode 145b, and a drain electrode 145c. A suitable example of a junction field effect transistor (JFET) is shown.

(IGBT)
図9は、n型半導体層151、n−型半導体層151a、n+型半導体層151b、p型半導体層152、ゲート絶縁膜154、ゲート電極155a、エミッタ電極155bおよびコレクタ電極155cを備えている絶縁ゲート型バイポーラトランジスタ(IGBT)の好適な一例を示す。
(IGBT)
FIG. 9 shows an insulation provided with an n-type semiconductor layer 151, an n-type semiconductor layer 151a, an n + type semiconductor layer 151b, a p-type semiconductor layer 152, a gate insulating film 154, a gate electrode 155a, an emitter electrode 155b, and a collector electrode 155c. A suitable example of a gated bipolar transistor (IGBT) is shown.

(LED)
本発明の半導体装置が発光ダイオード(LED)である場合の一例を図10に示す。図10の半導体発光素子は、第2の電極165b上にn型半導体層161を備えており、n型半導体層161上には、発光層163が積層されている。そして、発光層163上には、p型半導体層162が積層されている。p型半導体層162上には、発光層163が発生する光を透過する透光性電極167を備えており、透光性電極167上には、第1の電極165aが積層されている。なお、図10の半導体発光素子は、電極部分を除いて保護層で覆われていてもよい。
(LED)
An example of the case where the semiconductor device of the present invention is a light emitting diode (LED) is shown in FIG. The semiconductor light emitting device of FIG. 10 includes an n-type semiconductor layer 161 on the second electrode 165b, and a light emitting layer 163 is laminated on the n-type semiconductor layer 161. A p-type semiconductor layer 162 is laminated on the light emitting layer 163. A translucent electrode 167 that transmits light generated by the light emitting layer 163 is provided on the p-type semiconductor layer 162, and a first electrode 165a is laminated on the translucent electrode 167. The semiconductor light emitting device of FIG. 10 may be covered with a protective layer except for the electrode portion.

透光性電極の材料としては、インジウム(In)またはチタン(Ti)を含む酸化物の導電性材料などが挙げられる。より具体的には、例えば、In、ZnO、SnO、Ga、TiO、CeOまたはこれらの2以上の混晶またはこれらにドーピングされたものなどが挙げられる。これらの材料を、スパッタリング等の公知の手段で設けることによって、透光性電極を形成できる。また、透光性電極を形成した後に、透光性電極の透明化を目的とした熱アニールを施してもよい。 Examples of the material of the translucent electrode include a conductive material of an oxide containing indium (In) or titanium (Ti). More specifically, for example, In 2 O 3 , ZnO, SnO 2 , Ga 2 O 3 , TiO 2 , CeO 2, or a mixed crystal of two or more of these, or those doped with these can be mentioned. A translucent electrode can be formed by providing these materials by a known means such as sputtering. Further, after forming the translucent electrode, thermal annealing may be performed for the purpose of making the translucent electrode transparent.

図10の半導体発光素子によれば、第1の電極165aを正極、第2の電極165bを負極とし、両者を介してp型半導体層162、発光層163およびn型半導体層161に電流を流すことで、発光層163が発光するようになっている。 According to the semiconductor light emitting device of FIG. 10, a first electrode 165a is a positive electrode and a second electrode 165b is a negative electrode, and a current is passed through both of them to the p-type semiconductor layer 162, the light emitting layer 163, and the n-type semiconductor layer 161. As a result, the light emitting layer 163 emits light.

第1の電極165a及び第2の電極165bの材料としては、例えば、Al、Mo、Co、Zr、Sn、Nb、Fe、Cr、Ta、Ti、Au、Pt、V、Mn、Ni、Cu、Hf、W、Ir、Zn、In、Pd、NdもしくはAg等の金属またはこれらの合金、酸化錫、酸化亜鉛、酸化レニウム、酸化インジウム、酸化インジウム錫(ITO)、酸化亜鉛インジウム(IZO)等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロ−ルなどの有機導電性化合物、またはこれらの混合物などが挙げられる。電極の製膜法は特に限定されることはなく、印刷方式、スプレー法、コ−ティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレ−ティング法等の物理的方式、CVD、プラズマCVD法等の化学的方式、などの中から前記材料との適性を考慮して適宜選択した方法に従って前記基板上に形成することができる。 The materials of the first electrode 165a and the second electrode 165b include, for example, Al, Mo, Co, Zr, Sn, Nb, Fe, Cr, Ta, Ti, Au, Pt, V, Mn, Ni, Cu, Metals such as Hf, W, Ir, Zn, In, Pd, Nd or Ag or alloys thereof, tin oxide, zinc oxide, renium oxide, indium oxide, indium tin oxide (ITO), indium zinc oxide (IZO) and the like. Examples thereof include metal oxide conductive films, organic conductive compounds such as polyaniline, polythiophene or polypyrrole, or mixtures thereof. The film forming method of the electrode is not particularly limited, and is a wet method such as a printing method, a spray method, and a coating method, a physical method such as a vacuum vapor deposition method, a sputtering method, and an ion plating method, CVD, and plasma CVD. It can be formed on the substrate according to a method appropriately selected in consideration of suitability with the material from chemical methods such as a method.

なお、発光素子の別の態様を図11に示す。図11の発光素子では、基板169上にn型半導体層161が積層されており、p型半導体層162、発光層163およびn型半導体層161の一部を切り欠くことによって露出したn型半導体層161の半導体層露出面上の一部に第2の電極165bが積層されている。 In addition, another aspect of the light emitting element is shown in FIG. In the light emitting element of FIG. 11, an n-type semiconductor layer 161 is laminated on the substrate 169, and the n-type semiconductor exposed by cutting out a part of the p-type semiconductor layer 162, the light emitting layer 163, and the n-type semiconductor layer 161. The second electrode 165b is laminated on a part of the exposed surface of the semiconductor layer of the layer 161.

前記半導体装置は、例えば電源装置を用いたシステム等に用いられる。前記電源装置は、公知の手段を用いて、前記半導体装置を配線パターン等に接続するなどして作製することができる。図12に電源システムの例を示す。図12は、複数の前記電源装置と制御回路を用いて電源システムを構成している。前記電源システムは、図13に示すように、電子回路と組み合わせてシステム装置に用いることができる。なお、電源装置の電源回路図の一例を図14に示す。図14は、パワー回路と制御回路からなる電源装置の電源回路を示しており、インバータ(MOSFETA〜Dで構成)によりDC電圧を高周波でスイッチングしACへ変換後、トランスで絶縁及び変圧を実施し、整流MOSFET(A〜B’)で整流後、DCL(平滑用コイルL1,L2)とコンデンサにて平滑し、直流電圧を出力する。この時に電圧比較器で出力電圧を基準電圧と比較し、所望の出力電圧となるようPWM制御回路でインバータ及び整流MOSFETを制御する。 The semiconductor device is used, for example, in a system using a power supply device or the like. The power supply device can be manufactured by connecting the semiconductor device to a wiring pattern or the like by using a known means. FIG. 12 shows an example of a power supply system. In FIG. 12, a power supply system is configured by using the plurality of power supply devices and control circuits. As shown in FIG. 13, the power supply system can be used in a system device in combination with an electronic circuit. An example of the power supply circuit diagram of the power supply device is shown in FIG. FIG. 14 shows a power supply circuit of a power supply device including a power circuit and a control circuit. A DC voltage is switched at a high frequency by an inverter (composed of MOSFETs A to D), converted to AC, and then insulated and transformed by a transformer. After rectifying with a rectifying MOSFET (A to B'), it is smoothed with a DCL (smoothing coils L1 and L2) and a capacitor to output a DC voltage. At this time, the output voltage is compared with the reference voltage by the voltage comparator, and the inverter and the rectifying MOSFET are controlled by the PWM control circuit so as to obtain the desired output voltage.

以下、本発明の実施例を説明するが、本発明はこれらに限定されるものではない。
<実施例>
1.製膜装置
図1を用いて、本実施例で用いたミストCVD装置を説明する。ミストCVD装置19は、基板20を載置するサセプタ21と、キャリアガスを供給するキャリアガス供給手段22aと、キャリアガス供給手段22aから送り出されるキャリアガスの流量を調節するための流量調節弁23aと、キャリアガス(希釈)を供給するキャリアガス(希釈)供給手段22bと、キャリアガス(希釈)供給手段22bから送り出されるキャリアガスの流量を調節するための流量調節弁23bと、原料溶液24aが収容されるミスト発生源24と、水25aが入れられる容器25と、容器25の底面に取り付けられた超音波振動子26と、内径40mmの石英管からなる供給管27と、供給管27の周辺部に設置されたヒーター28とを備えている。サセプタ21は、石英からなり、基板20を載置する面が水平面から傾斜している。製膜室となる供給管27とサセプタ21をどちらも石英で作製することにより、基板20上に形成される膜内に装置由来の不純物が混入することを抑制している。
Hereinafter, examples of the present invention will be described, but the present invention is not limited thereto.
<Example>
1. 1. Film-forming device The mist CVD device used in this embodiment will be described with reference to FIG. The mist CVD apparatus 19 includes a susceptor 21 on which the substrate 20 is placed, a carrier gas supply means 22a for supplying the carrier gas, and a flow control valve 23a for adjusting the flow rate of the carrier gas sent out from the carrier gas supply means 22a. , A carrier gas (diluted) supply means 22b for supplying a carrier gas (diluted), a flow control valve 23b for adjusting the flow rate of the carrier gas sent out from the carrier gas (diluted) supply means 22b, and a raw material solution 24a are accommodated. A supply pipe 27 composed of a mist generation source 24, a container 25 in which water 25a is placed, an ultrasonic vibrator 26 attached to the bottom surface of the container 25, and a quartz pipe having an inner diameter of 40 mm, and a peripheral portion of the supply pipe 27. It is equipped with a heater 28 installed in. The susceptor 21 is made of quartz, and the surface on which the substrate 20 is placed is inclined from the horizontal plane. By making both the supply pipe 27 and the susceptor 21 serving as the film forming chamber from quartz, it is possible to prevent impurities derived from the apparatus from being mixed into the film formed on the substrate 20.

2.原料溶液の作製
臭化ガリウムを0.1mol/Lとなるように超純水に混合し、この際、臭化水素酸を体積比で10%含有させ、これを原料溶液とした。
2. Preparation of raw material solution Gallium bromide was mixed with ultrapure water so as to be 0.1 mol / L, and at this time, hydrobromic acid was contained at 10% by volume, and this was used as the raw material solution.

3.製膜準備
上記2.で得られた原料溶液24aミスト発生源24内に収容した。次に、基板20として、図15に示すとおり、第1の層2aとして、α-(Al0.12Ga0.88層(膜厚120nm)、第2の層2bとして、α-(Al0.02Ga0.98層(膜厚120nm)とが積層されたc面サファイア基板1をサセプタ21上に設置し、ヒーター28の温度を500℃にまで昇温させた。次に、流量調節弁23a、23bを開いて、キャリアガス源であるキャリアガス供給手段22a、22bからキャリアガスを供給管27内に供給し、供給管27内の雰囲気をキャリアガスで十分に置換した後、キャリアガスの流量を5.0L/分に、キャリアガス(希釈)の流量を0.5L/分にそれぞれ調節した。なお、キャリアガスとして酸素を用いた。
3. 3. Preparation for film formation 2. The raw material solution 24a obtained in 1) was housed in the mist source 24. Next, as the substrate 20, as shown in FIG. 15, the first layer 2a is α- (Al 0.12 Ga 0.88 ) 2 O 3 layer (thickness 120 nm), and the second layer 2b is α. -(Al 0.02 Ga 0.98 ) A c-plane sapphire substrate 1 on which 2 O 3 layers (thickness 120 nm) are laminated is installed on the susceptor 21, and the temperature of the heater 28 is raised to 500 ° C. It was. Next, the flow control valves 23a and 23b are opened to supply the carrier gas into the supply pipe 27 from the carrier gas supply means 22a and 22b which are the carrier gas sources, and the atmosphere in the supply pipe 27 is sufficiently replaced with the carrier gas. After that, the flow rate of the carrier gas was adjusted to 5.0 L / min, and the flow rate of the carrier gas (diluted) was adjusted to 0.5 L / min. Oxygen was used as the carrier gas.

4.膜形成
次に、超音波振動子を振動させ、その振動を、水25を通じて原料溶液24aに伝播させることによって、原料溶液24aを霧化させてミストを生成させた。このミストが、キャリアガスによって、供給管27に搬送され、大気圧下、500℃にて、基板20表面近傍でミストが熱反応して基板20上に膜が形成された。なお、製膜時間は1.5時間であり、膜厚は3μmであった。
4. Membrane formation Next, the ultrasonic vibrator was vibrated and the vibration was propagated to the raw material solution 24a through the water 25 to atomize the raw material solution 24a and generate mist. This mist was conveyed to the supply pipe 27 by the carrier gas, and the mist thermally reacted near the surface of the substrate 20 at 500 ° C. under atmospheric pressure to form a film on the substrate 20. The film forming time was 1.5 hours, and the film thickness was 3 μm.

5.評価
上記4.で得られた結晶性酸化物半導体膜について、X線回析装置を用いて膜の同定をしたところ、得られた膜はα-Ga膜であった。また、得られたα-Ga膜の表面を光学顕微鏡で観察した結果を図2に示す。図2から分かるように、得られたα-Ga膜は、膜表面の300μm四方以上の面積にわたって、クラックを実質的に含まない膜であった。また、同様の方法でα-Ga膜の膜厚が5μmになるまで製膜した場合にも、膜表面の300μm四方以上の面積にわたって、クラックを含まないα-Ga膜が得られた。
5. Evaluation Above 4. When the crystalline oxide semiconductor film obtained in (1) was identified using an X-ray diffractometer, the obtained film was an α-Ga 2 O 3 film. The results of observing the surface of the obtained α-Ga 2 O 3 film with an optical microscope are shown in FIG. As can be seen from FIG. 2, the obtained α-Ga 2 O 3 film was a film substantially free of cracks over an area of 300 μm square or more on the film surface. Further, even when the film is formed by the same method until the film thickness of the α-Ga 2 O 3 film reaches 5 μm, the α-Ga 2 O 3 film containing no cracks is formed over an area of 300 μm square or more on the film surface. Obtained.

<比較例1>
下地基板として、図16に示すとおり、第1の層2aとして、α-(Al0.12Ga0.88層(膜厚120nm)が表面に形成されたc面サファイア基板1を用いたこと以外は、実施例1と同様にして、結晶性酸化物半導体膜を得た。X線回析装置を用いて膜の同定をしたところ、得られた膜はα-Ga膜であった。また、膜厚は3μmであった。得られたα-Ga膜の表面を光学顕微鏡で観察した結果を図3に示す。図3から分かるように、得られたα-Ga膜は、膜表面の300μm四方の面積中にクラックを含む膜であった。
<Comparative example 1>
As the base substrate, as shown in FIG. 16, as the first layer 2a, a c-plane sapphire substrate 1 having an α- (Al 0.12 Ga 0.88 ) 2 O 3 layer (thickness 120 nm) formed on the surface thereof. A crystalline oxide semiconductor film was obtained in the same manner as in Example 1 except that it was used. When the membrane was identified using an X-ray diffractometer, the obtained membrane was an α-Ga 2 O 3 membrane. The film thickness was 3 μm. The result of observing the surface of the obtained α-Ga 2 O 3 film with an optical microscope is shown in FIG. As can be seen from FIG. 3, the obtained α-Ga 2 O 3 film was a film containing cracks in an area of 300 μm square on the film surface.

<比較例2>
下地基板として、c面サファイア基板を用いたこと以外は、実施例1と同様にして、結晶性酸化物半導体膜を得た。X線回析装置を用いて膜の同定をしたところ、得られた膜はα-Ga膜であった。また、膜厚は3μmであった。得られたα-Ga膜の表面を光学顕微鏡で観察した結果を図4に示す。図4から分かるように、得られたα-Ga膜は、膜表面の300μm四方の面積中にクラックを含む膜であった。
<Comparative example 2>
A crystalline oxide semiconductor film was obtained in the same manner as in Example 1 except that a c-plane sapphire substrate was used as the base substrate. When the membrane was identified using an X-ray diffractometer, the obtained membrane was an α-Ga 2 O 3 membrane. The film thickness was 3 μm. The result of observing the surface of the obtained α-Ga 2 O 3 film with an optical microscope is shown in FIG. As can be seen from FIG. 4, the obtained α-Ga 2 O 3 film was a film containing cracks in an area of 300 μm square on the film surface.

本発明の結晶性酸化物半導体膜は、半導体装置(例えば化合物半導体電子デバイス等)、電子部品・電気機器部品、光学・電子写真関連装置、工業部材などあらゆる分野に用いることができるが、特に、半導体装置等に有用である。 The crystalline oxide semiconductor film of the present invention can be used in all fields such as semiconductor devices (for example, compound semiconductor electronic devices, etc.), electronic parts / electrical equipment parts, optical / electrophotographic-related equipment, industrial parts, etc. It is useful for semiconductor devices and the like.

1 c面サファイア基板
2a 第1の層
2b 第2の層
19 ミストCVD装置
20 基板
21 サセプタ
22a キャリアガス供給手段
22b キャリアガス(希釈)供給手段
23a 流量調節弁
23b 流量調節弁
24 ミスト発生源
24a 原料溶液
25 容器
25a 水
26 超音波振動子
27 供給管
28 ヒーター
29 排気口
101a n−型半導体層
101b n+型半導体層
102 p型半導体層
103 半絶縁体層
104 絶縁体層
105a ショットキー電極
105b オーミック電極
121a バンドギャップの広いn型半導体層
121b バンドギャップの狭いn型半導体層
121c n+型半導体層
123 p型半導体層
124 半絶縁体層
125a ゲート電極
125b ソース電極
125c ドレイン電極
128 緩衝層
131a n−型半導体層
131b 第1のn+型半導体層
131c 第2のn+型半導体層
132 p型半導体層
134 ゲート絶縁膜
135a ゲート電極
135b ソース電極
135c ドレイン電極
141a n−型半導体層
141b 第1のn+型半導体層
141c 第2のn+型半導体層
142 p型半導体層
145a ゲート電極
145b ソース電極
145c ドレイン電極
151 n型半導体層
151a n−型半導体層
151b n+型半導体層
152 p型半導体層
154 ゲート絶縁膜
155a ゲート電極
155b エミッタ電極
155c コレクタ電極
161 n型半導体層
162 p型半導体層
163 発光層
165a 第1の電極
165b 第2の電極
167 透光性電極
169 基板

1 c-plane sapphire substrate 2a 1st layer 2b 2nd layer 19 Mist CVD device 20 Substrate 21 Suceptor 22a Carrier gas supply means 22b Carrier gas (dilution) supply means 23a Flow control valve 23b Flow control valve 24 Mist source 24a Raw material Solution 25 Container 25a Water 26 Ultrasonic transducer 27 Supply pipe 28 Heater 29 Exhaust port 101a n-type semiconductor layer 101b n + type semiconductor layer 102p type semiconductor layer 103 Semi-insulator layer 104 Insulation layer 105a Shotkey electrode 105b Ohmic electrode 121a n-type semiconductor layer with wide band gap 121b n-type semiconductor layer with narrow band gap 121c n + type semiconductor layer 123 p-type semiconductor layer 124 Semi-insulator layer 125a Gate electrode 125b Source electrode 125c Drain electrode 128 Buffer layer 131a n-type semiconductor Layer 131b First n + type semiconductor layer 131c Second n + type semiconductor layer 132 p type semiconductor layer 134 Gate insulating film 135a Gate electrode 135b Source electrode 135c Drain electrode 141a n-type semiconductor layer 141b First n + type semiconductor layer 141c Second n + type semiconductor layer 142 p-type semiconductor layer 145a Gate electrode 145b Source electrode 145c Drain electrode 151 n-type semiconductor layer 151a n-type semiconductor layer 151b n + type semiconductor layer 152 p-type semiconductor layer 154 Gate insulating film 155a Gate electrode 155b Emitter electrode 155c Collector electrode 161 n-type semiconductor layer 162 p-type semiconductor layer 163 Light emitting layer 165a First electrode 165b Second electrode 167 Translucent electrode 169 Substrate

Claims (16)

コランダム構造を有する結晶性酸化物半導体を主成分として含む結晶性酸化物半導体膜であって、膜表面の300μm四方の面積中に、クラックを実質的に含まないことを特徴とする結晶性酸化物半導体膜。 The crystalline oxide semiconductor having a corundum structure a crystalline oxide semiconductor film containing as a main component, in the area of 300μm four-way membrane surface, crystalline oxide, wherein the free of cracks substantially Material semiconductor film. 膜厚が3μm以上である、請求項1に記載の結晶性酸化物半導体膜。 The crystalline oxide semiconductor film according to claim 1, wherein the film thickness is 3 μm or more. 結晶性酸化物半導体が、インジウム、ガリウムまたはアルミニウムを含む請求項1または2に記載の結晶性酸化物半導体膜。 The crystalline oxide semiconductor film according to claim 1 or 2, wherein the crystalline oxide semiconductor contains indium, gallium, or aluminum. 結晶性酸化物半導体が、ガリウムを含む請求項1〜3のいずれかに記載の結晶性酸化物半導体膜。 The crystalline oxide semiconductor film according to any one of claims 1 to 3, wherein the crystalline oxide semiconductor contains gallium. さらに、ドーパントを含む、請求項1〜4のいずれかに記載の結晶性酸化物半導体膜。 The crystalline oxide semiconductor film according to any one of claims 1 to 4, further comprising a dopant. 膜厚が5μm以上である、請求項1〜5のいずれかに記載の結晶性酸化物半導体膜。 The crystalline oxide semiconductor film according to any one of claims 1 to 5, wherein the film thickness is 5 μm or more. 膜表面の400μm四方の面積中に、クラックを実質的に含まないことを特徴とする、請求項1〜6のいずれかに記載の結晶性酸化物半導体膜。 During the area of 400μm four-way membrane surface, characterized in that it contains no cracks in substantially crystalline oxide semiconductor film according to claim 1. コランダム構造を有する下地基板と、その上に直接又は他の層を介して少なくとも第1の層と第2の層とを含む2層以上の酸化物層と、前記酸化物層上に請求項1〜7のいずれかに記載の結晶性酸化物半導体膜とを備え、第1の層の主成分が、コランダム構造を有する結晶性酸化物であり、第2の層の主成分が、第1の層の主成分と組成比が異なるものであることを特徴とする積層構造体。 A base substrate having a corundum structure, two or more oxide layers including at least a first layer and a second layer directly on the base substrate or via another layer, and claim 1 on the oxide layer. The crystalline oxide semiconductor film according to any one of 7 to 7 is provided, and the main component of the first layer is a crystalline oxide having a corundum structure, and the main component of the second layer is the first layer. A laminated structure characterized in that the composition ratio is different from that of the main component of the layer. 第1の層の主成分がガリウムおよびアルミニウムを含み、第2の層の主成分がガリウムおよびアルミニウムを含み、第1の層の酸素を除く主成分中におけるガリウムに対するアルミニウムの原子比が、1〜20%であり、かつ、第2の層の酸素を除く主成分中におけるガリウムに対するアルミニウムの原子比よりも大きい請求項8記載の積層構造体。 The main components of the first layer contain gallium and aluminum, the main components of the second layer contain gallium and aluminum, and the atomic ratio of aluminum to gallium in the main components excluding oxygen of the first layer is 1 to 1. The laminated structure according to claim 8, which is 20% and is larger than the atomic ratio of aluminum to gallium in the main component excluding oxygen of the second layer. 請求項1〜7のいずれかに記載の結晶性酸化物半導体膜または請求項8または9に記載の積層構造体と、電極とを少なくとも含む半導体装置。 A semiconductor device including at least an electrode and the crystalline oxide semiconductor film according to any one of claims 1 to 7 or the laminated structure according to claim 8 or 9. 請求項10に記載の半導体装置を含むシステム。 A system including the semiconductor device according to claim 10. 少なくとも第1の層と第2の層とを含む2層以上の酸化物層が直接又は他の層を介して300μm四方以上の面積にわたって表面に形成されている下地基板を用いて、前記酸化物層上に、コランダム構造を有する結晶性酸化物半導体を主成分として含み、膜表面の300μm四方の面積中にクラックを実質的に含まない結晶性酸化物半導体膜を形成する結晶性酸化物半導体膜の製造方法であって、前記下地基板が、コランダム構造を有しており、第1の層の主成分が、コランダム構造を有する結晶性酸化物であり、第2の層の主成分が、第1の層の主成分と組成比が異なるものであることを特徴とする、結晶性酸化物半導体膜の製造方法。 The oxide is formed by using a base substrate in which two or more oxide layers including at least a first layer and a second layer are formed on the surface over an area of 300 μm square or more directly or via another layer. on the layer, see containing a crystalline oxide semiconductor having a corundum structure as a main component, a crystalline oxide semiconductor forming the crystalline oxide semiconductor film containing no crack substantially in the area of 300μm square film surface In the method for producing a film, the base substrate has a corundum structure, the main component of the first layer is a crystalline oxide having a corundum structure, and the main component of the second layer is. A method for producing a crystalline oxide semiconductor film, which is characterized in that the composition ratio is different from that of the main component of the first layer. 第1の層の主成分がガリウムおよびアルミニウムを含み、第2の層の主成分がガリウムおよびアルミニウムを含み、第1の層の酸素を除く主成分中におけるガリウムに対するアルミニウムの原子比が、1〜20%であり、かつ、第2の層の酸素を除く主成分中におけるガリウムに対するアルミニウムの原子比よりも大きい請求項12記載の製造方法。 The main components of the first layer contain gallium and aluminum, the main components of the second layer contain gallium and aluminum, and the atomic ratio of aluminum to gallium in the main components excluding oxygen of the first layer is 1 to 1. The production method according to claim 12, which is 20% and is larger than the atomic ratio of aluminum to gallium in the main component excluding oxygen of the second layer. 前記結晶性酸化物半導体膜の形成を、ミストCVD法にて行う請求項12または13に記載の製造方法。 The production method according to claim 12 or 13, wherein the crystalline oxide semiconductor film is formed by a mist CVD method. 下地基板の主成分が、第1の層の主成分と異なる結晶性酸化物である請求項12〜14のいずれかに記載の製造方法。 The production method according to any one of claims 12 to 14, wherein the main component of the base substrate is a crystalline oxide different from the main component of the first layer. 結晶性酸化物半導体膜の主成分が、第1の層の主成分と異なる結晶性酸化物半導体である請求項12〜15のいずれかに記載の製造方法。 The production method according to any one of claims 12 to 15, wherein the main component of the crystalline oxide semiconductor film is a crystalline oxide semiconductor different from the main component of the first layer.
JP2016131157A 2016-06-30 2016-06-30 Crystalline oxide semiconductor film and its manufacturing method Active JP6904517B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016131157A JP6904517B2 (en) 2016-06-30 2016-06-30 Crystalline oxide semiconductor film and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016131157A JP6904517B2 (en) 2016-06-30 2016-06-30 Crystalline oxide semiconductor film and its manufacturing method

Publications (3)

Publication Number Publication Date
JP2018002544A JP2018002544A (en) 2018-01-11
JP2018002544A5 JP2018002544A5 (en) 2019-08-08
JP6904517B2 true JP6904517B2 (en) 2021-07-14

Family

ID=60944831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016131157A Active JP6904517B2 (en) 2016-06-30 2016-06-30 Crystalline oxide semiconductor film and its manufacturing method

Country Status (1)

Country Link
JP (1) JP6904517B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI770407B (en) * 2018-08-01 2022-07-11 日本商出光興產股份有限公司 compound
JPWO2020235690A1 (en) * 2019-05-23 2020-11-26
WO2020261355A1 (en) * 2019-06-25 2020-12-30 日本碍子株式会社 Semiconductor film
WO2021010237A1 (en) * 2019-07-12 2021-01-21 株式会社Flosfia Oxide semiconductor film and semiconductor device
TW202110743A (en) * 2019-07-12 2021-03-16 日商Flosfia股份有限公司 Oxide film and semiconductor device
JPWO2021066156A1 (en) * 2019-10-04 2021-04-08
JP2023085571A (en) * 2020-03-17 2023-06-21 日本碍子株式会社 semiconductor film
KR20230048008A (en) 2020-08-06 2023-04-10 신에쓰 가가꾸 고교 가부시끼가이샤 Semiconductor laminate, semiconductor device, and manufacturing method of the semiconductor device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5343224B1 (en) * 2012-09-28 2013-11-13 Roca株式会社 Semiconductor device and crystal
JP6013410B2 (en) * 2014-08-07 2016-10-25 株式会社タムラ製作所 Ga2O3 single crystal substrate
JP2016100593A (en) * 2014-11-26 2016-05-30 株式会社Flosfia Crystalline laminate structure

Also Published As

Publication number Publication date
JP2018002544A (en) 2018-01-11

Similar Documents

Publication Publication Date Title
JP6904517B2 (en) Crystalline oxide semiconductor film and its manufacturing method
KR102329576B1 (en) p-type oxide semiconductor and method for manufacturing the same
CN107799584B (en) Crystalline oxide semiconductor film, semiconductor device, and semiconductor system
JP6916426B2 (en) Laminated structure and its manufacturing method, semiconductor device and crystal film
JP6994181B2 (en) Crystalline oxide semiconductor membranes and semiconductor devices
JP7315137B2 (en) crystalline oxide film
JP7315136B2 (en) crystalline oxide semiconductor
JP7391290B2 (en) Crystalline oxide semiconductor film and semiconductor device
JP7358718B2 (en) Crystalline oxide semiconductor film and semiconductor device
JP6701472B2 (en) Crystalline oxide semiconductor film and semiconductor device
JP7014355B2 (en) Laminated structures and semiconductor devices
JP7065440B2 (en) Manufacturing method of semiconductor device and semiconductor device
JP7011219B2 (en) Laminated structures and semiconductor devices
JP6761214B2 (en) Laminated structures and semiconductor devices
JP2022011781A (en) Crystalline oxide film and semiconductor device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190625

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190625

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201020

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210512

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210611

R150 Certificate of patent or registration of utility model

Ref document number: 6904517

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150