WO2020261355A1 - Semiconductor film - Google Patents

Semiconductor film Download PDF

Info

Publication number
WO2020261355A1
WO2020261355A1 PCT/JP2019/025042 JP2019025042W WO2020261355A1 WO 2020261355 A1 WO2020261355 A1 WO 2020261355A1 JP 2019025042 W JP2019025042 W JP 2019025042W WO 2020261355 A1 WO2020261355 A1 WO 2020261355A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
semiconductor film
film thickness
semiconductor
cracks
Prior art date
Application number
PCT/JP2019/025042
Other languages
French (fr)
Japanese (ja)
Inventor
吉川 潤
守道 渡邊
福井 宏史
Original Assignee
日本碍子株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本碍子株式会社 filed Critical 日本碍子株式会社
Priority to JP2021528677A priority Critical patent/JP7301966B2/en
Priority to PCT/JP2019/025042 priority patent/WO2020261355A1/en
Publication of WO2020261355A1 publication Critical patent/WO2020261355A1/en

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40Oxides
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/16Controlling or regulating
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/16Oxides

Abstract

This semiconductor film: has a corundum crystal structure comprising α–Ga2O3 or an α–Ga2O3-based solid solution; has a film surface area of at least 19 cm2; and has a minimum film thickness that is 50%–95% of the maximum film thickness.

Description

半導体膜Semiconductor film
 本発明は、半導体膜に関するものである。 The present invention relates to a semiconductor film.
 近年、酸化ガリウム(Ga23)が半導体用材料として着目されている。酸化ガリウムはα、β、γ、δ及びεの5つの結晶形を有することが知られているが、この中で、準安定相であるα-Ga23はバンドギャップが5.3eVと非常に大きく、パワー半導体用材料として期待を集めている。 In recent years, gallium oxide (Ga 2 O 3 ) has been attracting attention as a material for semiconductors. Gallium oxide is known to have five crystal forms of α, β, γ, δ and ε. Among them, α-Ga 2 O 3 which is a semi-stable phase has a band gap of 5.3 eV. It is very large and is expected as a material for power semiconductors.
 例えば、特許文献1には、コランダム型結晶構造を有する下地基板と、コランダム型結晶構造を有する半導体層と、コランダム型結晶構造を有する絶縁膜とを備えた半導体装置が開示されており、サファイア基板上に、半導体層としてα-Ga23膜を成膜した例が記載されている。また、特許文献2には、コランダム構造を有する結晶性酸化物半導体を主成分として含むn型半導体層と、六方晶の結晶構造を有する無機化合物を主成分とするp型半導体層と、電極とを備えた半導体装置が開示されている。この特許文献2の実施例には、c面サファイア基板上に、n型半導体層として準安定相であるコランダム構造を有するα-Ga23膜を、p型半導体層として六方晶の結晶構造を有するα-Rh23膜を形成して、ダイオードを作製することが開示されている。 For example, Patent Document 1 discloses a semiconductor device including a base substrate having a corundum-type crystal structure, a semiconductor layer having a corundum-type crystal structure, and an insulating film having a corundum-type crystal structure, and a sapphire substrate. An example in which an α-Ga 2 O 3 film is formed as a semiconductor layer is described above. Further, Patent Document 2 describes an n-type semiconductor layer containing a crystalline oxide semiconductor having a corundum structure as a main component, a p-type semiconductor layer containing an inorganic compound having a hexagonal crystal structure as a main component, and an electrode. A semiconductor device comprising the above is disclosed. In the embodiment of Patent Document 2, an α-Ga 2 O 3 film having a corundum structure which is a semi-stable phase as an n-type semiconductor layer is formed on a c-plane sapphire substrate, and a hexagonal crystal structure is used as a p-type semiconductor layer. It is disclosed that a diode is produced by forming an α-Rh 2 O 3 film having.
 ところで、異種基板上にα-Ga23膜を結晶成長させる際に、クラックや結晶欠陥が生じるという問題がある。α-Ga23と異種コランダム材料との混晶であるInAlGaO系の半導体膜を成膜する際も、通常、異種基板上に結晶成長を行うため、エピタキシャル膜にクラックが入る等の問題が生じている。この問題に対処する技術として、特許文献3では、クラックの少ないα-Ga23膜を作製することが開示されている。また、特許文献4には、エピタキシャル膜の成膜時にボイドを含ませることにより、クラックが低減されたα-Ga23膜を作製することが開示されている。 By the way, there is a problem that cracks and crystal defects occur when the α-Ga 2 O 3 film is crystal-grown on a dissimilar substrate. When forming an InAlGaO-based semiconductor film which is a mixed crystal of α-Ga 2 O 3 and a dissimilar corundum material, crystals usually grow on the dissimilar substrate, so that there is a problem that the epitaxial film cracks. It is happening. As a technique for dealing with this problem, Patent Document 3 discloses that an α-Ga 2 O 3 film having few cracks is produced. Further, Patent Document 4 discloses that an α-Ga 2 O 3 film having reduced cracks is produced by including voids when the epitaxial film is formed.
 特許文献5には、2層以上の酸化物層が形成されている成膜用下地基板を用いることで、大面積で実質的にクラックを含まない結晶性酸化物半導体膜を得た例が開示されている。しかしながら、下地基板上に複数の層を形成する必要があり、作業が煩雑でコスト的にも不利となる。また、この手法を用いて作製した膜を成膜用下地基板から分離して自立化する場合や、他の支持基板に転載する場合は、依然としてクラック等が生じやすい。そのため、成膜時のみならず自立化した後においてもクラック等が生じにくいα-Ga23系半導体膜及びその製造方法が望まれている。 Patent Document 5 discloses an example in which a crystalline oxide semiconductor film having a large area and substantially free of cracks is obtained by using a film-forming base substrate on which two or more oxide layers are formed. Has been done. However, it is necessary to form a plurality of layers on the base substrate, which complicates the work and is disadvantageous in terms of cost. Further, when the film produced by this method is separated from the film-forming base substrate to be self-supporting, or when it is reprinted on another support substrate, cracks and the like are still likely to occur. Therefore, an α-Ga 2 O 3 semiconductor film and a method for producing the same are desired, in which cracks and the like are less likely to occur not only at the time of film formation but also after self-supporting.
特開2014-72533号公報Japanese Unexamined Patent Publication No. 2014-72533 特開2016-25256号公報Japanese Unexamined Patent Publication No. 2016-25256 特開2016-100592号公報Japanese Unexamined Patent Publication No. 2016-100592 特開2016-100593号公報Japanese Unexamined Patent Publication No. 2016-100593 特開2018-2544号公報JP-A-2018-2544
 ところで、低コストなパワー半導体デバイスを作成するには、大口径の基板上にα-Ga23系半導体膜を形成することが好ましいが、膜表面の面積が大きくなると、半導体膜にクラックが発生しやすくなるという問題があった。例えば、特許文献3,4では、1辺が10mmの正方形の結晶成長用基板を用いてその基板上にα-Ga23系半導体膜を形成しているため、得られる半導体膜の膜表面の面積は1cm2程度に過ぎず、半導体膜にクラックが発生しにくい条件であった。 By the way, in order to produce a low-cost power semiconductor device, it is preferable to form an α-Ga 2 O 3 system semiconductor film on a large-diameter substrate, but when the area of the film surface becomes large, the semiconductor film cracks. There was a problem that it was easy to occur. For example, in Patent Documents 3 and 4, since a square crystal growth substrate having a side of 10 mm is used to form an α-Ga 2 O 3 system semiconductor film on the substrate, the film surface of the obtained semiconductor film is obtained. The area of the semiconductor film was only about 1 cm 2, which was a condition in which cracks were unlikely to occur in the semiconductor film.
 本発明は、このような課題を解決するためになされたものであり、膜表面の面積が大きいにもかかわらずクラックが少ないα-Ga23系半導体膜を提供することを主目的とする。 The present invention has been made to solve such a problem, and an object of the present invention is to provide an α-Ga 2 O 3 system semiconductor film having a large film surface area but few cracks. ..
 本発明の半導体膜は、α-Ga23又はα-Ga23系固溶体で構成されるコランダム型結晶構造を有する半導体膜(α-Ga23系半導体膜)であって、膜表面の面積が19cm2以上であり、最小膜厚が最大膜厚の50%以上95%以下のものである。 The semiconductor film of the present invention is a semiconductor film (α-Ga 2 O 3 system semiconductor film) having a collane type crystal structure composed of an α-Ga 2 O 3 or α-Ga 2 O 3 system solid solution. The surface area is 19 cm 2 or more, and the minimum film thickness is 50% or more and 95% or less of the maximum film thickness.
 この半導体膜によれば、膜表面の面積が大きいにもかかわらずクラックが少なくなる。そのメカニズムは、明確ではないが、膜厚の分布を一定範囲内とすることで、α-Ga23系半導体膜においては膜内の応力集中が起きにくくなるものと推定される。 According to this semiconductor film, cracks are reduced even though the area of the film surface is large. The mechanism is not clear, but it is presumed that stress concentration in the film is less likely to occur in the α-Ga 2 O 3 system semiconductor film by setting the film thickness distribution within a certain range.
半導体膜の膜厚測定位置の説明図である。It is explanatory drawing of the film thickness measurement position of a semiconductor film. ミストCVD装置10の構成を示す模式断面図である。It is a schematic cross-sectional view which shows the structure of the mist CVD apparatus 10.
[半導体膜]
 本実施形態の半導体膜は、α-Ga23又はα-Ga23系固溶体からなるコランダム型結晶構造を有する。こうした半導体膜を、α-Ga23系半導体膜と称する。α-Ga23は、三方晶系の結晶群に属し、コランダム型結晶構造をとる。また、α-Ga23系固溶体は、α-Ga23に他の成分が固溶したものであり、コランダム型結晶構造が維持されている。他の成分としては、例えば、Al23、In23、Cr23、Fe23、Rh23、V23、Ti23などが挙げられる。半導体膜を平面視したときの平面視図形は、特に限定されるものではなく、例えば円形であってもよいし、多角形(正方形や長方形などの四角形のほか、五角形や六角形など)であってもよい。
[Semiconductor film]
The semiconductor film of the present embodiment has a corundum-type crystal structure composed of an α-Ga 2 O 3 or α-Ga 2 O 3 system solid solution. Such a semiconductor film is referred to as an α-Ga 2 O 3 system semiconductor film. α-Ga 2 O 3 belongs to a trigonal crystal group and has a corundum-type crystal structure. Further, the α-Ga 2 O 3 system solid solution is a solid solution of other components in α-Ga 2 O 3 , and the corundum type crystal structure is maintained. Examples of other components include Al 2 O 3 , In 2 O 3 , Cr 2 O 3 , Fe 2 O 3 , Rh 2 O 3 , V 2 O 3 , and Ti 2 O 3 . The plan view figure when the semiconductor film is viewed in a plan view is not particularly limited, and may be, for example, a circular shape or a polygon (a quadrangle such as a square or a rectangle, a pentagon or a hexagon). You may.
 半導体膜の膜表面の面積は、好ましくは19cm2以上、より好ましくは70cm2以上、さらに好ましくは170cm2以上である。このように半導体膜を大面積化することにより、一枚の半導体膜から半導体素子を多数個取りすることが可能となり、製造コストの低減化を図ることができる。半導体膜の大きさの上限は特に限定されるものではないが、典型的には、片面700cm2以下である。 The area of the film surface of the semiconductor film is preferably 19 cm 2 or more, more preferably 70 cm 2 or more, and further preferably 170 cm 2 or more. By increasing the area of the semiconductor film in this way, it is possible to obtain a large number of semiconductor elements from one semiconductor film, and it is possible to reduce the manufacturing cost. The upper limit of the size of the semiconductor film is not particularly limited, but is typically 700 cm 2 or less on one side.
 半導体膜は、最小膜厚が最大膜厚の50%以上95%以下であることが好ましい。膜厚の分布をこの範囲に入るようにすることで、半導体膜内の応力集中が起きにくくなるものと推定される。最小膜厚が最大膜厚の50%未満であったり95%超であったりすると、クラック数が増加するため好ましくない。 The minimum film thickness of the semiconductor film is preferably 50% or more and 95% or less of the maximum film thickness. It is presumed that stress concentration in the semiconductor film is less likely to occur by setting the film thickness distribution within this range. If the minimum film thickness is less than 50% or more than 95% of the maximum film thickness, the number of cracks increases, which is not preferable.
 半導体膜の最小膜厚と最大膜厚は、例えば以下のように設定することができる。図1は半導体膜の膜厚測定位置の説明図である。まず、半導体膜を平面視したときの平面視図形において、その平面視図形の重心である点Gから4つの直線を90°おきに引き、各直線が半導体膜の外縁と交差する点を点P,Q,R,Sとする。そして、線分GP,GQ,GR,GSの長さを点Gから8:2に分ける点を点A,B,C,Dとし、点G,A,B,C,Dにおける膜厚Gt,At,Bt,Ct,Dtのうちの最小値を最小膜厚、最大値を最大膜厚に設定する。膜厚の測定は、例えば断面TEM観察によって行うことができる。膜厚Gtは、膜厚At,Bt,Ct,Dtの平均値AVtよりも大きいことが好ましく、膜厚At,Bt,Ct,Dtのいずれよりも大きいことが好ましい。また、膜厚At,Bt,Ct,Dtのうちの最小値である外周最小値は、膜厚At,Bt,Ct,Dtのうちの最大値である外周最大値の80%以上であることが好ましく、90%以上であることがより好ましく、95%以上であることが更に好ましい。クラック数をより少なくする観点からすると、膜厚Gt,At,Ctは、下記式を満たすようにすることが好ましい。なお、下記式中、ACは線分ACの長さ、Constは定数である。Constは8.0×10-6 であることが好ましく、5.0×10-6 であることがより好ましく、2.5×10-6 であることがさらに好ましい。半導体膜は平面視図形が円形であることが好ましい。なお、下記式において、膜厚Atを膜厚Btに、膜厚Ctを膜厚Dtに、ACをBD(線分BDの長さ)に置き換えたとしても、下記式の関係を満たすことが好ましい。
 Z=(|At-Gt|+|Ct-Gt|)/AC<Const
The minimum film thickness and the maximum film thickness of the semiconductor film can be set as follows, for example. FIG. 1 is an explanatory diagram of a semiconductor film thickness measurement position. First, in a plan view figure when a semiconductor film is viewed in a plan view, four straight lines are drawn every 90 ° from a point G, which is the center of gravity of the plan view figure, and a point P at which each straight line intersects the outer edge of the semiconductor film. , Q, R, S. Then, the points that divide the lengths of the line segments GP, GQ, GR, and GS from the point G to 8: 2 are defined as points A, B, C, and D, and the film thickness Gt at the points G, A, B, C, and D, The minimum value of At, Bt, Ct, and Dt is set to the minimum film thickness, and the maximum value is set to the maximum film thickness. The film thickness can be measured, for example, by TEM observation of the cross section. The film thickness Gt is preferably larger than the average value AVt of the film thicknesses At, Bt, Ct, and Dt, and preferably larger than any of the film thicknesses At, Bt, Ct, and Dt. Further, the outer peripheral minimum value, which is the minimum value among the film thicknesses At, Bt, Ct, and Dt, is 80% or more of the outer peripheral maximum value, which is the maximum value among the film thicknesses At, Bt, Ct, and Dt. It is preferably 90% or more, more preferably 95% or more. From the viewpoint of reducing the number of cracks, it is preferable that the film thicknesses Gt, At, and Ct satisfy the following equations. In the following formula, AC is the length of the line segment AC, and Const is a constant. Const is preferably 8.0 × 10 -6 , more preferably 5.0 × 10 -6 , and even more preferably 2.5 × 10 -6 . The semiconductor film preferably has a circular shape in a plan view. Even if the film thickness At is replaced with the film thickness Bt, the film thickness Ct is replaced with the film thickness Dt, and the AC is replaced with BD (the length of the line segment BD) in the following formula, it is preferable to satisfy the relationship of the following formula. ..
Z = (| At-Gt | + | Ct-Gt |) / AC <Const
 半導体膜の膜表面の面積20cm2あたりのクラック数は、好ましくは20個以下、より好ましくは15個以下、さらに好ましくは10個以下、特に好ましくは5個以下である。クラック数のカウントは、工業用顕微鏡(ニコン製ECLIPSE LV150N)を用いて行うことができる。接眼レンズを10倍、対物レンズを5倍とし、偏光・微分干渉モードにて膜表面全体を観察し、クラックが確認された場合は対物レンズを10倍に変更し、画像を取得する。本実施形態では、長さ50μm以上のクラックのみ、クラックとしてカウントする。また、あるクラックから別のクラックまでの距離が500μm以下の場合は一つのクラックとみなす。半導体膜のサイズに関わらず、膜表面の全面でのクラック数を計測し、膜面積20cm2当たりに換算する。 The number of cracks per 20 cm 2 of the film surface of the semiconductor film is preferably 20 or less, more preferably 15 or less, still more preferably 10 or less, and particularly preferably 5 or less. The number of cracks can be counted using an industrial microscope (ECLIPSE LV150N manufactured by Nikon). The eyepiece is set to 10 times, the objective lens is set to 5 times, the entire film surface is observed in the polarization / differential interference contrast mode, and if cracks are confirmed, the objective lens is changed to 10 times to acquire an image. In this embodiment, only cracks having a length of 50 μm or more are counted as cracks. If the distance from one crack to another is 500 μm or less, it is regarded as one crack. Regardless of the size of the semiconductor film, the number of cracks on the entire surface of the film is measured and converted to a film area of 20 cm 2 .
 半導体膜は、ドーパントとして14族元素を1.0×1015~1.0×1021/cm3の割合で含むことができる。ここで、14族元素はIUPAC(国際純正・応用化学連合)が策定した周期表による14族元素のことであり、具体的には、炭素(C)、珪素(Si)、ゲルマニウム(Ge)、錫(Sn)及び鉛(Pb)のいずれかの元素である。ドーパント量は所望の特性に合わせて適宜変更することができるが、好ましくは、1.0×1015~1.0×1021/cm3、より好ましくは1.0×1017~1.0×1019/cm3である。これらのドーパントは膜中に均一に分布し、半導体膜の表面と裏面のドーパント濃度は同程度であることが好ましい。 The semiconductor film can contain a Group 14 element as a dopant at a ratio of 1.0 × 10 15 to 1.0 × 10 21 / cm 3 . Here, the Group 14 elements are Group 14 elements according to the periodic table formulated by the IUPAC (International Union of Pure and Applied Chemistry). Specifically, carbon (C), silicon (Si), germanium (Ge), and so on. It is either tin (Sn) or lead (Pb). The amount of dopant can be appropriately changed according to the desired characteristics, but is preferably 1.0 × 10 15 to 1.0 × 10 21 / cm 3 , and more preferably 1.0 × 10 17 to 1.0. × 10 19 / cm 3 . It is preferable that these dopants are uniformly distributed in the film and the dopant concentrations on the front surface and the back surface of the semiconductor film are about the same.
 さらに、半導体膜は、特定の面方位に配向した配向膜であるのが好ましい。半導体膜の配向性は公知の方法で調べることができるが、例えば、電子線後方散乱回折装置(EBSD)を用いて、逆極点図方位マッピングを行うことで、調べることができる。例えば、半導体膜は、c軸配向していてもよいし、c軸配向すると共に面内方向にも配向していてもよい。 Further, the semiconductor film is preferably an alignment film oriented in a specific plane orientation. The orientation of the semiconductor film can be investigated by a known method, but it can be investigated, for example, by performing reverse pole map orientation mapping using an electron backscatter diffraction device (EBSD). For example, the semiconductor film may be c-axis oriented, or may be c-axis oriented and also oriented in the in-plane direction.
 半導体膜の平均膜厚は、コスト面及び要求される特性の観点から適宜調整すればよい。すなわち、厚すぎると成膜に時間がかかるため、コスト面からは極端に厚くない方が好ましい。また、特に高い絶縁耐圧が要求されるデバイスを作製する場合には、厚い膜とすることが好ましい。一方、縦方向(厚さ方向)の導電性が要求されるデバイスを作製する場合には、薄い膜とすることが好ましい。このように所望の特性に合わせて平均膜厚を適宜調整すればよいが、典型的には0.1~50μm、好ましくは0.2~20μm、より好ましくは0.2~10μmである。膜厚をこのような範囲とすることで、コスト面や半導体特性の両立が可能となる。また、自立した半導体膜が必要な場合は平均膜厚を厚くすればよく、例えば50μm以上、好ましくは100μm以上であり、コスト面の制限がない限り特に上限はない。 The average film thickness of the semiconductor film may be appropriately adjusted from the viewpoint of cost and required characteristics. That is, if it is too thick, it takes time to form a film, so it is preferable that the film is not extremely thick from the viewpoint of cost. Further, when a device that requires a particularly high dielectric strength is manufactured, a thick film is preferable. On the other hand, when manufacturing a device that requires conductivity in the vertical direction (thickness direction), a thin film is preferable. As described above, the average film thickness may be appropriately adjusted according to the desired characteristics, but is typically 0.1 to 50 μm, preferably 0.2 to 20 μm, and more preferably 0.2 to 10 μm. By setting the film thickness in such a range, it is possible to achieve both cost and semiconductor characteristics. When a self-supporting semiconductor film is required, the average film thickness may be increased, for example, 50 μm or more, preferably 100 μm or more, and there is no particular upper limit unless there is a cost limitation.
[半導体膜の製造方法]
 本実施形態の半導体膜の製造方法は、上述した半導体膜を製造することができるのであれば、特に限定されるものではない。例えば、ミストCVD、HVPE、MBE、MOCVD及びスパッタリングなどを用いることができるが、このうちミストCVD及びHVPEが好ましく、ミストCVDがより好ましい。半導体膜の膜厚の分布は、ミストCVDでは、結晶成膜用の下地基板の回転数や、ミストを噴出するノズルの上端と下地基板の下面との距離などにより制御することができる。HVPEでは、ガス流路の幅に対する基板サイズの割合や、基板を載置する治具の形状、ガスの流れを制御する整流板、基板の回転有無等により制御することができ、スパッタリングでは、基板を載置する治具の形状、ターゲットと基板のサイズ関係や位置関係、マスクの適用等により制御することができる。以下には、ミストCVDについて詳説する。
[Manufacturing method of semiconductor film]
The method for producing a semiconductor film of the present embodiment is not particularly limited as long as the above-mentioned semiconductor film can be produced. For example, mist CVD, HVPE, MBE, MOCVD, sputtering and the like can be used, of which mist CVD and HVPE are preferable, and mist CVD is more preferable. In mist CVD, the distribution of the film thickness of the semiconductor film can be controlled by the number of rotations of the base substrate for crystal formation, the distance between the upper end of the nozzle for ejecting mist and the lower surface of the base substrate, and the like. In HVPE, it can be controlled by the ratio of the substrate size to the width of the gas flow path, the shape of the jig on which the substrate is placed, the rectifying plate that controls the gas flow, the presence or absence of rotation of the substrate, and in sputtering. It can be controlled by the shape of the jig on which the gas is placed, the size relationship and positional relationship between the target and the substrate, the application of a mask, and the like. The mist CVD will be described in detail below.
 図2は、ミストCVD装置10の構成を示す模式断面図である。ミストCVD装置10は、ミスト発生器12と、ミスト供給管18と、成長室20とを備えている。ミスト発生器12は、底面に設けられた超音波振動子14を作動することにより、ミスト発生器12内に蓄えられた原料溶液を超音波で振動させてミストを発生する。ミスト発生器12の側面には、ガス導入口16が設けられている。ガス導入口16は、外部からキャリアガスをミスト発生器12内に導入可能となっている。ミスト供給管18は、ミスト発生器12と成長室20とを連結している。ミスト供給管18の下端は、ミスト発生器12の天井面を貫通してミスト発生器12の内部と連通している。ミスト供給管18の上端は、成長室20の床面に取り付けられたノズル22と連通している。そのため、ミスト発生器12で発生したミストは、ミスト供給管18を経て成長室20内に供給される。成長室20は、円筒容器であり、側面上部にガス排出口24を備えると共に、天井面に回転ステージ26を備える。回転ステージ26は、円盤状の回転体であり、図示しないモータによって回転軸26aが回転するのに伴って回転する。回転ステージ26の下面には、結晶成長用の下地基板28が着脱可能に保持される。成長室20の天井面には、回転ステージ26に保持された下地基板28を加熱するためのヒータ30が設けられている。 FIG. 2 is a schematic cross-sectional view showing the configuration of the mist CVD apparatus 10. The mist CVD apparatus 10 includes a mist generator 12, a mist supply pipe 18, and a growth chamber 20. The mist generator 12 generates mist by oscillating the raw material solution stored in the mist generator 12 with ultrasonic waves by operating the ultrasonic vibrator 14 provided on the bottom surface. A gas introduction port 16 is provided on the side surface of the mist generator 12. The gas introduction port 16 can introduce carrier gas into the mist generator 12 from the outside. The mist supply pipe 18 connects the mist generator 12 and the growth chamber 20. The lower end of the mist supply pipe 18 penetrates the ceiling surface of the mist generator 12 and communicates with the inside of the mist generator 12. The upper end of the mist supply pipe 18 communicates with the nozzle 22 attached to the floor surface of the growth chamber 20. Therefore, the mist generated in the mist generator 12 is supplied into the growth chamber 20 via the mist supply pipe 18. The growth chamber 20 is a cylindrical container, which is provided with a gas discharge port 24 on the upper side surface and a rotating stage 26 on the ceiling surface. The rotating stage 26 is a disk-shaped rotating body, and rotates as the rotating shaft 26a is rotated by a motor (not shown). A base substrate 28 for crystal growth is detachably held on the lower surface of the rotating stage 26. A heater 30 for heating the base substrate 28 held by the rotary stage 26 is provided on the ceiling surface of the growth chamber 20.
 ミストCVD装置10を用いて本実施形態の半導体膜を形成する場合について説明する。ミストCVD法に用いる原料溶液としては、α-Ga23又はα-Ga23系固溶体からなる半導体膜が得られる溶液であれば限定されるものではないが、例えば、Ga及び/又はGaと固溶体を形成する金属の有機金属錯体やハロゲン化物を溶媒に溶解させたものが挙げられる。又、金属Gaを酸で溶解させたものでも良い。有機金属錯体としてはアセチルアセトナート錯体を挙げることができる。また、半導体膜にドーパントを加える場合には、原料溶液にドーパント成分の溶液を加えてもよい。さらに、原料溶液には塩酸等の添加剤を加えてもよい。溶媒としては水やアルコール等を使用することができる。用意した原料溶液をミスト発生器18内に入れる。回転ステージ26の下面に、下地基板28としてα-Al23であるサファイア基板を着脱可能に保持する。このとき、ノズル22の上端と下地基板28の下面との距離d(図2参照)を適正な値(例えば100mm以上200mm以下)に設定する。そして、回転ステージ26を所望の回転数(例えば5rpm以上100rpm以下)で回転させる。また、ヒータ30によって回転ステージ26を所望の温度(例えば300℃以上800℃以下、好ましくは400℃以上700℃以下)に加熱する。そして、ミスト発生器18において、原料溶液を超音波振動子14により霧化してミストを発生させる。ミスト発生器18で発生したミストは、ガス導入口16から導入されるキャリアガス(例えばN2や希ガスなど)と共に、ミスト供給管18を通って成長室20の床面に設けられたノズル22から成長室20内へ上向きに供給される。これにより、原料溶液内のハロゲン化ガリウムは熱分解されて酸化ガリウムとなり、下地基板28の下面でヘテロエピタキシャル成長してα-Ga23系半導体膜となる。成長時間は、半導体膜の膜厚の設計値に応じて適宜設定すればよい。得られた半導体膜は、そのままの形態又は分割して半導体素子とすることが可能である。あるいは、半導体膜を下地基板28から剥離して膜単体の形態としてもよいし、剥離した半導体膜を下地基板28とは別の材料からなる支持基板に転載してもよい。 A case where the semiconductor film of the present embodiment is formed by using the mist CVD apparatus 10 will be described. The raw material solution used in the mist CVD method is not limited as long as it is a solution that can obtain a semiconductor film composed of an α-Ga 2 O 3 or α-Ga 2 O 3 solid solution, but is not limited, for example, Ga and / or Examples thereof include an organic metal complex of a metal forming a solid solution with Ga and a halide dissolved in a solvent. Further, the metal Ga may be dissolved with an acid. Examples of the organometallic complex include an acetylacetonate complex. When adding a dopant to the semiconductor film, a solution of the dopant component may be added to the raw material solution. Further, an additive such as hydrochloric acid may be added to the raw material solution. Water, alcohol or the like can be used as the solvent. The prepared raw material solution is put into the mist generator 18. A sapphire substrate which is α-Al 2 O 3 as a base substrate 28 is detachably held on the lower surface of the rotating stage 26. At this time, the distance d (see FIG. 2) between the upper end of the nozzle 22 and the lower surface of the base substrate 28 is set to an appropriate value (for example, 100 mm or more and 200 mm or less). Then, the rotation stage 26 is rotated at a desired rotation speed (for example, 5 rpm or more and 100 rpm or less). Further, the heater 30 heats the rotary stage 26 to a desired temperature (for example, 300 ° C. or higher and 800 ° C. or lower, preferably 400 ° C. or higher and 700 ° C. or lower). Then, in the mist generator 18, the raw material solution is atomized by the ultrasonic vibrator 14 to generate mist. The mist generated by the mist generator 18 passes through the mist supply pipe 18 together with the carrier gas (for example, N 2 or rare gas) introduced from the gas introduction port 16 and is provided on the floor surface of the growth chamber 20. Is supplied upward from the inside of the growth chamber 20. As a result, gallium halide in the raw material solution is thermally decomposed into gallium oxide, which grows heteroepitaxially on the lower surface of the underlying substrate 28 to form an α-Ga 2 O 3 system semiconductor film. The growth time may be appropriately set according to the design value of the film thickness of the semiconductor film. The obtained semiconductor film can be formed as it is or divided into semiconductor elements. Alternatively, the semiconductor film may be peeled from the base substrate 28 to form a single film, or the peeled semiconductor film may be reprinted on a support substrate made of a material different from that of the base substrate 28.
 下地基板28は、コランダム構造を有する基板が好ましく、特にc軸及びa軸の二軸に配向した基板(二軸配向基板)が好ましい。二軸配向基板は、多結晶やモザイク結晶(結晶方位が若干ずれた結晶の集合)であってもよいし、単結晶であってもよい。下地基板28は、コランダム構造を有する限り、単一の材料で構成されるものでもよいし、複数の材料の固溶体であってもよい。下地基板28は、コランダム構造を有する材料のベース基板上に、その材料よりも格子定数がα-Ga23に近い材料の層を備えた複合下地基板であってもよい。複合下地基板は、例えば、(a)コランダム構造を有する材料のベース基板を準備し、(b)格子定数がベース基板の材料よりもα-Ga23に近い材料を用いて配向前駆体層を作製し、(c)ベース基板上で配向前駆体層を熱処理してその少なくともベース基板近くの部分を配向層に変換し、所望により、(d)研削や研磨等の加工を施して配向層の表面を露出させることにより、製造することができる。下地基板28としては、例えばサファイア基板や、サファイア基板の一面に格子定数がサファイアよりもα-Ga23に近い酸化物(α-Cr23やα-Fe23など)の層を備えた複合下地基板などが挙げられる。 The base substrate 28 is preferably a substrate having a corundum structure, and particularly preferably a substrate oriented in two axes of the c-axis and the a-axis (biaxially oriented substrate). The biaxially oriented substrate may be a polycrystal, a mosaic crystal (a set of crystals whose crystal orientations are slightly deviated), or a single crystal. The base substrate 28 may be composed of a single material or a solid solution of a plurality of materials as long as it has a corundum structure. The base substrate 28 may be a composite base substrate having a layer of a material having a lattice constant closer to α-Ga 2 O 3 than the base substrate of a material having a corundum structure. For the composite base substrate, for example, (a) a base substrate made of a material having a corundum structure is prepared, and (b) an orientation precursor layer is used using a material having a lattice constant closer to α-Ga 2 O 3 than the material of the base substrate. (C) The alignment precursor layer is heat-treated on the base substrate to convert at least a portion near the base substrate into an alignment layer, and if desired, processing such as (d) grinding or polishing is performed to perform the alignment layer. It can be manufactured by exposing the surface of the. The base substrate 28 is, for example, a sapphire substrate or a layer of an oxide (α-Cr 2 O 3 or α-Fe 2 O 3 or the like) having a lattice constant closer to α-Ga 2 O 3 than sapphire on one surface of the sapphire substrate. For example, a composite base substrate provided with.
 なお、本発明は上述した実施形態に何ら限定されることはなく、本発明の技術的範囲に属する限り種々の態様で実施し得ることはいうまでもない。 It is needless to say that the present invention is not limited to the above-described embodiment, and can be implemented in various embodiments as long as it belongs to the technical scope of the present invention.
 本発明を以下の実施例によってさらに具体的に説明する。なお、本発明は以下の実施例によって何ら限定されるものではない。 The present invention will be described in more detail with reference to the following examples. The present invention is not limited to the following examples.
[実施例1]
1.膜の作製
(1)原料溶液の作製
 塩酸に金属Gaを添加し、室温で3週間撹拌することでガリウムイオン濃度が3mol/Lとなる塩化ガリウム溶液を得た。得られた塩化ガリウム溶液に水を加えてガリウムイオン濃度が40mmol/Lとなるように水溶液を調整した。更に水酸化アンモニウムを添加して、pHを4.0となるように調整し、原料溶液とした。
[Example 1]
1. 1. Preparation of film (1) Preparation of raw material solution Metal Ga was added to hydrochloric acid, and the mixture was stirred at room temperature for 3 weeks to obtain a gallium chloride solution having a gallium ion concentration of 3 mol / L. Water was added to the obtained gallium chloride solution to adjust the aqueous solution so that the gallium ion concentration was 40 mmol / L. Further, ammonium hydroxide was added to adjust the pH to 4.0 to prepare a raw material solution.
(2)成膜準備
 図2に示した構成を有するミストCVD装置10において、上記(1)の原料溶液をミスト発生器12内に収容した。次に、下地基板28としてφ50.8mm(面積20.3cm2)のc面サファイア基板をセットし、ノズル22の上端と下地基板28の下面との間の距離dを150mmとした。ヒータ30により、回転ステージ26の温度を500℃まで昇温させ、温度安定化のため30分保持した。次に、ガス導入口16に備えられた図示しない流量調節弁を開いてキャリアガスをミスト発生器12及び成膜室20の内部に供給し、ミスト発生器12及び成膜室20の雰囲気をキャリアガスで十分置換した後、キャリアガスの流量を1.0L/minに調節した。ここでは、キャリアガスとして窒素ガスを用いた。
(2) Preparation for film formation In the mist CVD apparatus 10 having the configuration shown in FIG. 2, the raw material solution of (1) above was housed in the mist generator 12. Next, a c-plane sapphire substrate having a diameter of 50.8 mm (area 20.3 cm 2 ) was set as the base substrate 28, and the distance d between the upper end of the nozzle 22 and the lower surface of the base substrate 28 was set to 150 mm. The temperature of the rotary stage 26 was raised to 500 ° C. by the heater 30 and held for 30 minutes for temperature stabilization. Next, a flow rate control valve (not shown) provided in the gas introduction port 16 is opened to supply carrier gas to the inside of the mist generator 12 and the film forming chamber 20, and the atmosphere of the mist generator 12 and the film forming chamber 20 is changed to the carrier. After sufficient replacement with gas, the flow rate of the carrier gas was adjusted to 1.0 L / min. Here, nitrogen gas was used as the carrier gas.
(3)成膜
 回転ステージ26の回転数を5rpmとし、超音波振動子14によって原料溶液を霧化し、発生したミストをキャリアガスによって成膜室20内に導入し、成膜室20内で反応させることで下地基板28の下面に円形の膜を形成した。成膜温度は500℃、成膜時間は1時間であった。膜の面積は、下地基板28の面積から、下地基板28を回転ステージ26に保持する治具で覆われていた面積1cm2を差し引いた19.3cm2であった。
(3) Film formation The rotation speed of the rotation stage 26 is set to 5 rpm, the raw material solution is atomized by the ultrasonic vibrator 14, the generated mist is introduced into the film formation chamber 20 by the carrier gas, and the reaction occurs in the film formation chamber 20. A circular film was formed on the lower surface of the base substrate 28. The film formation temperature was 500 ° C., and the film formation time was 1 hour. Area of the film, from the area of the base substrate 28, was 19.3Cm 2 obtained by subtracting the area of 1 cm 2 was covered with a jig for holding the base substrate 28 on the rotary stage 26.
2.膜の評価
(1)表面EDX
 得られた膜の表面のEDX測定を実施した結果、Ga、Oのみが検出された。これにより、得られた膜はGa酸化物であることが分かった。
2. 2. Evaluation of membrane (1) Surface EDX
As a result of performing EDX measurement on the surface of the obtained film, only Ga and O were detected. From this, it was found that the obtained film was a Ga oxide.
(2)EBSD
 Ga酸化物膜のEBSD測定を行った。得られた逆極点図方位マッピングから、Ga酸化物膜は基板法線方向にc軸配向、面内も配向した二軸配向のコランダム型結晶構造を有することが分かった。これらより、α-Ga23からなる配向膜が形成されていることが示された。
(2) EBSD
The EBSD measurement of the Ga oxide film was performed. From the obtained reverse pole map orientation mapping, it was found that the Ga oxide film has a corundum-type crystal structure with c-axis orientation in the normal direction of the substrate and biaxial orientation with in-plane orientation. From these, it was shown that an alignment film composed of α-Ga 2 O 3 was formed.
(3)膜厚
 膜厚は、断面TEM観察により評価することができる。一般的な透過型電子顕微鏡を用いて行うことが可能であり、例えば、日立製H-90001UHR-Iを用いる場合、加速電圧300kVでTEM観察を行えばよい。TEM観察に用いる試験片は、膜厚測定箇所の膜及び基板をFIBによりサンプリングし、イオンミリングにより薄片化することで作製すればよい。こうして得られた試験片断面のTEM像から膜厚を評価することができる。膜厚は、基板上の点G,A,B,C,Dの5点の位置にて、膜厚Gt,At,Bt,Ct,Dtを測定した。そして、膜厚At,Bt,Ct,Dtの平均値を平均膜厚AVtとし、Gt/AVtを求めた。また、膜厚Gt,At,Bt,Ct,Dtのうちの最小値及び最大値をそれぞれ最小膜厚及び最大膜厚とし、最小膜厚/最大膜厚を求めた。更に、膜厚At,Bt,Ct,Dtのうちの最小値及び最大値をそれぞれ外周最小値及び外周最大値とし、外周最小値/外周最大値を求めた。加えて、[発明を実施するための形態]の欄で説明したZの値も求めた。それらの結果を表1に示す。
(3) Film thickness The film thickness can be evaluated by TEM observation of the cross section. It can be carried out using a general transmission electron microscope. For example, when using Hitachi H-90001UHR-I, TEM observation may be performed at an acceleration voltage of 300 kV. The test piece used for TEM observation may be produced by sampling the film and the substrate at the film thickness measurement site by FIB and thinning them by ion milling. The film thickness can be evaluated from the TEM image of the cross section of the test piece thus obtained. As for the film thickness, the film thickness Gt, At, Bt, Ct, and Dt were measured at five points on the substrate at points G, A, B, C, and D. Then, the average value of the film thicknesses At, Bt, Ct, and Dt was taken as the average film thickness AVt, and Gt / AVt was obtained. Further, the minimum and maximum values of the film thicknesses Gt, At, Bt, Ct, and Dt were set as the minimum film thickness and the maximum film thickness, respectively, and the minimum film thickness / maximum film thickness was determined. Further, the minimum value and the maximum value of the film thicknesses At, Bt, Ct, and Dt were set as the outer circumference minimum value and the outer circumference maximum value, respectively, and the outer circumference minimum value / outer circumference maximum value was obtained. In addition, the value of Z explained in the column of [Mode for carrying out the invention] was also obtained. The results are shown in Table 1.
(4)クラック数
 膜表面の面積20cm2あたりのクラック数は、[発明を実施するための形態]の欄で述べた方法によりカウントした。すなわち、工業用顕微鏡(ニコン製ECLIPSE LV150N)を用いて、接眼レンズを10倍、対物レンズを5倍とし、偏光・微分干渉モードにて膜表面全体を観察し、クラックが確認された場合は対物レンズを10倍に変更し、画像を取得した。そして、長さ50μm以上のクラックのみ、クラックとしてカウントした。また、あるクラックから別のクラックまでの距離が500μm以下の場合は一つのクラックとみなした。膜のサイズに関わらず、膜表面の全面でのクラック数を計測し、膜面積20cm2当たりに換算した。その結果を表1に示す。
(4) Number of cracks The number of cracks per 20 cm 2 area of the film surface was counted by the method described in the column of [Mode for carrying out the invention]. That is, using an industrial microscope (Nikon ECLIPSE LV150N), the eyepiece is set to 10 times and the objective lens is set to 5 times, and the entire film surface is observed in the polarization / differential interference mode. If cracks are confirmed, the objective is used. The lens was changed to 10 times and an image was acquired. Then, only cracks having a length of 50 μm or more were counted as cracks. Further, when the distance from one crack to another is 500 μm or less, it is regarded as one crack. Regardless of the size of the film, the number of cracks on the entire surface of the film was measured and converted per 20 cm 2 of the film area. The results are shown in Table 1.
[実施例2]
 回転ステージの回転数を100rpmとした以外は、実施例1と同様の方法で成膜・評価を行った。その結果を表1に示す。実施例2で得られた半導体膜も、EDX測定からGa酸化物であること、EBSD測定から二軸配向のコランダム型結晶構造を有する配向膜であることが分かった。
[Example 2]
The film formation and evaluation were carried out in the same manner as in Example 1 except that the rotation speed of the rotation stage was set to 100 rpm. The results are shown in Table 1. The semiconductor film obtained in Example 2 was also found to be a Ga oxide from the EDX measurement and an alignment film having a biaxially oriented corundum-type crystal structure from the EBSD measurement.
[実施例3]
 回転ステージの回転数を20rpmとした以外は、実施例1と同様の方法で成膜・評価を行った。その結果を表1に示す。実施例3で得られた半導体膜も、EDX測定からGa酸化物であること、EBSD測定から二軸配向のコランダム型結晶構造を有する配向膜であることが分かった。
[Example 3]
The film formation and evaluation were carried out in the same manner as in Example 1 except that the rotation speed of the rotation stage was set to 20 rpm. The results are shown in Table 1. The semiconductor film obtained in Example 3 was also found to be a Ga oxide from the EDX measurement and an alignment film having a biaxially oriented corundum-type crystal structure from the EBSD measurement.
[実施例4]
 回転ステージの回転数を10rpmとし、下地基板のサイズをφ100mm(面積78.5cm2)とした以外は、実施例1と同様の方法で成膜・評価を行った。その結果を表1に示す。実施例4で得られた半導体膜も、EDX測定からGa酸化物であること、EBSD測定から二軸配向のコランダム型結晶構造を有する配向膜であることが分かった。
[Example 4]
The film formation and evaluation were carried out in the same manner as in Example 1 except that the rotation speed of the rotation stage was 10 rpm and the size of the base substrate was φ100 mm (area 78.5 cm 2 ). The results are shown in Table 1. The semiconductor film obtained in Example 4 was also found to be a Ga oxide from the EDX measurement and an alignment film having a biaxially oriented corundum-type crystal structure from the EBSD measurement.
[比較例1]
 回転ステージの回転数を1000rpmとした以外は、実施例1と同様の方法で成膜・評価を行った。その結果を表1に示す。比較例1で得られた半導体膜も、EDX測定からGa酸化物であること、EBSD測定から二軸配向のコランダム型結晶構造を有する配向膜であることが分かった。
[Comparative Example 1]
The film formation and evaluation were carried out in the same manner as in Example 1 except that the rotation speed of the rotation stage was set to 1000 rpm. The results are shown in Table 1. From the EDX measurement, it was found that the semiconductor film obtained in Comparative Example 1 was also a Ga oxide, and from the EBSD measurement, it was found to be an alignment film having a biaxially oriented corundum-type crystal structure.
[比較例2]
 ノズル先端と基板の間の距離を50mmとした以外は、実施例2と同様の方法で成膜・評価を行った。その結果を表1に示す。比較例2で得られた半導体膜も、EDX測定からGa酸化物であること、EBSD測定から二軸配向のコランダム型結晶構造を有する配向膜であることが分かった。
[Comparative Example 2]
Film formation and evaluation were performed in the same manner as in Example 2 except that the distance between the nozzle tip and the substrate was 50 mm. The results are shown in Table 1. From the EDX measurement, it was found that the semiconductor film obtained in Comparative Example 2 was also a Ga oxide, and from the EBSD measurement, it was found to be an alignment film having a biaxially oriented corundum-type crystal structure.
[考察]
 実施例1~4では、最小膜厚/最大膜厚が50%以上95%以下であったため、膜表面20cm2あたりのクラック数は20個以下であった。これに対して、比較例1では最小膜厚/最大膜厚が95%超、比較例2では最小膜厚/最大膜厚が50%未満だったため、膜表面20cm2あたりのクラック数は100個を超えた。
[Discussion]
In Examples 1 to 4, since the minimum film thickness / maximum film thickness was 50% or more and 95% or less, the number of cracks per 20 cm 2 of the film surface was 20 or less. On the other hand, in Comparative Example 1, the minimum film thickness / maximum film thickness was more than 95%, and in Comparative Example 2, the minimum film thickness / maximum film thickness was less than 50%, so the number of cracks per 20 cm 2 of the film surface was 100. Beyond.
 実施例1~4のうち、実施例1,3,4は、膜厚Gtが平均膜厚AVtよりも大きかった(つまりGt/AVt>1だった)ため、そうではない実施例2に比べてクラック数が少なかった。また、実施例1,3,4は、膜厚Gtが膜厚At,Bt,Ct,Dtのいずれよりも大きかったため、そうではない実施例2に比べてクラック数が少なかった。また、実施例1,3,4のうち、実施例3,4は外周最小値が外周最大値の80%以上であったため、そうではない実施例1に比べてクラック数が少なかった。実施例3,4のうち、実施例3はZが8.0×10-6 未満だったため、そうではない実施例4に比べてクラック数が少なかった。 Of Examples 1 to 4, in Examples 1, 3 and 4, the film thickness Gt was larger than the average film thickness AVt (that is, Gt / AVt> 1), and therefore, as compared with Example 2, which is not so. The number of cracks was small. Further, in Examples 1, 3 and 4, since the film thickness Gt was larger than any of the film thicknesses At, Bt, Ct, and Dt, the number of cracks was smaller than that in Example 2, which was not the case. Further, among Examples 1, 3 and 4, since the outer peripheral minimum value was 80% or more of the outer peripheral maximum value in Examples 3 and 4, the number of cracks was smaller than that in Example 1 which was not so. Of Examples 3 and 4, in Example 3, Z was less than 8.0 × 10 -6 , so that the number of cracks was smaller than in Example 4, which was not.
Figure JPOXMLDOC01-appb-T000001
Figure JPOXMLDOC01-appb-T000001
 本発明は、例えばパワー半導体用材料などに利用可能である。 The present invention can be used, for example, as a material for power semiconductors.
10 ミストCVD装置、12 ミスト発生器、14 超音波振動子、16 ガス導入口、18 ミスト供給管、20 成長室、22 ノズル、24 ガス排出口、26 回転ステージ、26a 回転軸、28 下地基板、30 ヒータ。 10 mist CVD device, 12 mist generator, 14 ultrasonic oscillator, 16 gas inlet, 18 mist supply pipe, 20 growth chamber, 22 nozzle, 24 gas outlet, 26 rotary stage, 26a rotary shaft, 28 base substrate, 30 heater.

Claims (7)

  1.  α-Ga23又はα-Ga23系固溶体で構成されるコランダム型結晶構造を有する半導体膜であって、
     膜表面の面積が19cm2以上であり、
     最小膜厚が最大膜厚の50%以上95%以下である、
     半導体膜。
    A semiconductor film having a corundum-type crystal structure composed of an α-Ga 2 O 3 or α-Ga 2 O 3 solid solution.
    The area of the film surface is 19 cm 2 or more,
    The minimum film thickness is 50% or more and 95% or less of the maximum film thickness.
    Semiconductor film.
  2.  膜表面の面積20cm2あたりのクラック数が20個以下である、
     請求項1に記載の半導体膜。
    The number of cracks per 20 cm 2 of the film surface area is 20 or less.
    The semiconductor film according to claim 1.
  3.  前記半導体膜を平面視したときの平面視図形において、前記平面視図形の重心である点Gから4つの直線を90°おきに引き、各直線が前記平面視図形の外縁と交差する点を点P,Q,R,Sとし、線分GP,GQ,GR,GSの長さを点Gから8:2に分ける点を点A,B,C,Dとしたとき、点G,A,B,C,Dにおける膜厚Gt,At,Bt,Ct,Dtのうちの最小値を前記最小膜厚、最大値を前記最大膜厚に設定する、
     請求項1又は2に記載の半導体膜。
    In the plan view figure when the semiconductor film is viewed in a plan view, four straight lines are drawn every 90 ° from the point G which is the center of gravity of the plan view figure, and the points where each straight line intersects the outer edge of the plan view figure are pointed. When P, Q, R, S and the points that divide the lengths of the line segments GP, GQ, GR, GS from the point G to 8: 2 are the points A, B, C, D, the points G, A, B , C, D, the minimum value among the film thicknesses Gt, At, Bt, Ct, and Dt is set to the minimum film thickness, and the maximum value is set to the maximum film thickness.
    The semiconductor film according to claim 1 or 2.
  4.  膜厚Gtは、膜厚At,Bt,Ct,Dtの平均値よりも大きい、
     請求項3に記載の半導体膜。
    The film thickness Gt is larger than the average value of the film thickness At, Bt, Ct, and Dt.
    The semiconductor film according to claim 3.
  5.  膜厚Gtは、膜厚At,Bt,Ct,Dtのいずれよりも大きい、
     請求項3又は4に記載の半導体膜。
    The film thickness Gt is larger than any of the film thicknesses At, Bt, Ct, and Dt.
    The semiconductor film according to claim 3 or 4.
  6.  膜厚At,Bt,Ct,Dtのうちの最小値は、膜厚At,Bt,Ct,Dtのうちの最大値の80%以上である、
     請求項3~5のいずれか1項に記載の半導体膜。
    The minimum value among the film thicknesses At, Bt, Ct and Dt is 80% or more of the maximum value among the film thicknesses At, Bt, Ct and Dt.
    The semiconductor film according to any one of claims 3 to 5.
  7.  膜厚Gt,At,Ctは、
     Z=(|At-Gt|+|Ct-Gt|)/AC<8.0×10-6
    (式中、ACは線分ACの長さである)
     を満たす、
     請求項1~6のいずれか1項に記載の半導体膜。
    The film thicknesses Gt, At, Ct are
    Z = (| At-Gt | + | Ct-Gt |) / AC <8.0 × 10 -6
    (In the formula, AC is the length of the line segment AC)
    Meet,
    The semiconductor film according to any one of claims 1 to 6.
PCT/JP2019/025042 2019-06-25 2019-06-25 Semiconductor film WO2020261355A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021528677A JP7301966B2 (en) 2019-06-25 2019-06-25 semiconductor film
PCT/JP2019/025042 WO2020261355A1 (en) 2019-06-25 2019-06-25 Semiconductor film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/025042 WO2020261355A1 (en) 2019-06-25 2019-06-25 Semiconductor film

Publications (1)

Publication Number Publication Date
WO2020261355A1 true WO2020261355A1 (en) 2020-12-30

Family

ID=74060792

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/025042 WO2020261355A1 (en) 2019-06-25 2019-06-25 Semiconductor film

Country Status (2)

Country Link
JP (1) JP7301966B2 (en)
WO (1) WO2020261355A1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022191230A1 (en) * 2021-03-12 2022-09-15 信越化学工業株式会社 Semiconductor device
WO2023062889A1 (en) 2021-10-14 2023-04-20 信越化学工業株式会社 Film deposition device and manufacturing method
WO2023079787A1 (en) 2021-11-02 2023-05-11 信越化学工業株式会社 Film forming device, film forming method, oxide semiconductor film and multilayer body

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016027636A (en) * 2014-06-27 2016-02-18 株式会社Flosfia Susceptor
JP2016146442A (en) * 2015-01-29 2016-08-12 株式会社Flosfia Deposition device and deposition method
JP2018002544A (en) * 2016-06-30 2018-01-11 株式会社Flosfia Crystalline oxide semiconductor film and method for manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016027636A (en) * 2014-06-27 2016-02-18 株式会社Flosfia Susceptor
JP2016146442A (en) * 2015-01-29 2016-08-12 株式会社Flosfia Deposition device and deposition method
JP2018002544A (en) * 2016-06-30 2018-01-11 株式会社Flosfia Crystalline oxide semiconductor film and method for manufacturing the same

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
HA MINH-TAN, KIM KYOUNG-HO, KWON YONG-JIN, KIM CHEOL-JIN, JEONG SEONG-MIN, BAE SI-YOUNG: "Understanding Thickness Uniformity of Ga2O3 Thin Films Grown by Mist Chemical Vapor Deposition", ECS JOURNAL OF SOLID STATE SCIENCE AND TECHNOLOGY, vol. 8, no. 7, 19 April 2019 (2019-04-19), pages Q3206 - Q3212, XP055779625, DOI: 10. 1149/2. 0381907jss *
KIM, KYOUNG-HO ET AL.: "Growth of 2-Inch a -Ga2O3 Epilayers via Rear-Flow-Controlled Mist Chemical Vapor Deposition", ECS JOURNAL OF SOLID STATE SCIENCE AND TECHNOLOGY, vol. 8, no. 7, 20 March 2019 (2019-03-20), pages Q3165 - Q3170, DOI: 10. 1149/2. 0301907jss *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022191230A1 (en) * 2021-03-12 2022-09-15 信越化学工業株式会社 Semiconductor device
WO2023062889A1 (en) 2021-10-14 2023-04-20 信越化学工業株式会社 Film deposition device and manufacturing method
WO2023079787A1 (en) 2021-11-02 2023-05-11 信越化学工業株式会社 Film forming device, film forming method, oxide semiconductor film and multilayer body

Also Published As

Publication number Publication date
JPWO2020261355A1 (en) 2020-12-30
JP7301966B2 (en) 2023-07-03

Similar Documents

Publication Publication Date Title
US20190112703A1 (en) Method of manufacturing oxide crystal thin film
WO2020261355A1 (en) Semiconductor film
JP7289357B2 (en) semiconductor film
JP6784871B1 (en) Semiconductor film
US11942520B2 (en) Semiconductor film
JP7159450B2 (en) Underlying substrate and manufacturing method thereof
WO2020194763A1 (en) Semiconductor film
US20220246427A1 (en) Semiconductor film
JP7221410B2 (en) α-Ga2O3 semiconductor film
WO2021064795A1 (en) α–GA203-BASED SEMICONDUCTOR FILM
CN106149058A (en) A kind of nanocrystalline for the GaN preparation method of controllable appearance
JP7265624B2 (en) semiconductor film
WO2022230342A1 (en) Composite substrate, method for manufacturing composite substrate, and method for manufacturing gallium oxide crystal film
JP7124207B2 (en) Underlying substrate
WO2023026633A1 (en) Semiconductor film and composite substrate
WO2023021815A1 (en) Semiconductor film and composite substrate
WO2022064783A1 (en) Laminated structure
WO2023021814A1 (en) Layered body
WO2020261356A1 (en) Semiconductor film
WO2020195497A1 (en) Semiconductor film
WO2021064816A1 (en) Base substrate and method for producing same
JP2017125243A (en) Crystalline oxide film

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19935724

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021528677

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19935724

Country of ref document: EP

Kind code of ref document: A1