JP2005285827A - Method and device for crystallizing semiconductor thin film, thin film transistor and display device using the thin film transistor - Google Patents

Method and device for crystallizing semiconductor thin film, thin film transistor and display device using the thin film transistor Download PDF

Info

Publication number
JP2005285827A
JP2005285827A JP2004093198A JP2004093198A JP2005285827A JP 2005285827 A JP2005285827 A JP 2005285827A JP 2004093198 A JP2004093198 A JP 2004093198A JP 2004093198 A JP2004093198 A JP 2004093198A JP 2005285827 A JP2005285827 A JP 2005285827A
Authority
JP
Japan
Prior art keywords
thin film
semiconductor thin
region
light intensity
phase shifter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2004093198A
Other languages
Japanese (ja)
Other versions
JP2005285827A5 (en
Inventor
Tomoya Kato
智也 加藤
Masakiyo Matsumura
正清 松村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced LCD Technologies Development Center Co Ltd
Original Assignee
Advanced LCD Technologies Development Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced LCD Technologies Development Center Co Ltd filed Critical Advanced LCD Technologies Development Center Co Ltd
Priority to JP2004093198A priority Critical patent/JP2005285827A/en
Publication of JP2005285827A publication Critical patent/JP2005285827A/en
Publication of JP2005285827A5 publication Critical patent/JP2005285827A5/ja
Abandoned legal-status Critical Current

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a crystallizing method and a device of a semiconductor thin film which control crystal orientation, and to provide a phase shifter, a thin film transistor and a display device. <P>SOLUTION: Crystallization is performed in one direction growth with a condition that a distance between a top position 1b and a bottom position 1a in light intensity distribution becomes 3 to 10μm, by setting the film thickness of the non-single crystal semiconductor thin film 4 to be 50 to 200nm and using a phase shifter 6 forming V-type light intensity distribution 1 immediately after the irradiation of a laser on a substrate 2. Thus, the crystallized semiconductor thin film where a crystal growth orientation is preferentially orientated in ä100} with high growth speed, and the thin film transistor are obtained as a system where the normal orientation of a film face, and a grain widthwise orientation vertical to the growth orientation in the film face are not preferentially oriented in ä111}. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、レーザ光を使用して半導体薄膜を結晶化させる半導体薄膜の結晶化方法並びに結晶化装置、この技術を利用した薄膜トランジスタ並びにその製造方法半導体装置、および、この薄膜トランジスタを使用した、液晶、有機EL等の表示装置に関する。   The present invention relates to a semiconductor thin film crystallization method and a crystallization apparatus for crystallizing a semiconductor thin film using laser light, a thin film transistor using this technique and a manufacturing method thereof, a semiconductor device, and a liquid crystal using this thin film transistor, The present invention relates to a display device such as an organic EL.

従来から、ポリシリコン薄膜トランジスタの高移動度化およびしきい電圧のばらつき低減のために、ポリシリコン薄膜(p-シリコン薄膜)の大粒径化、大粒径結晶粒の位置制御性の良いアレイ化、および面方位制御に関する取り組みが、各企業、大学、研究機関等でなされている。その中で、位相シフタを使ったエキシマレーザによる非晶質シリコン薄膜(a−シリコン薄膜)の結晶化については、特開2000-308859(特許文献1)により紹介されている。また、今までに、位相シフタを使ったエキシマレーザによるシリコン薄膜の結晶化に関して、位置制御性良くΔ型あるいは短冊型の大粒径結晶粒アレイを形成できることが、例えば、表面科学21,278(2000)(非特許文献1)により報告されている。
特開2000-308859 表面科学21,278(2000)
Conventionally, in order to increase the mobility of polysilicon thin film transistors and reduce the variation in threshold voltage, the polysilicon thin film (p-silicon thin film) has a large grain size and an array with large grain crystal grain position controllability. In addition, efforts related to surface orientation control are being made by companies, universities, research institutions, and the like. Among them, crystallization of an amorphous silicon thin film (a-silicon thin film) by an excimer laser using a phase shifter is introduced in Japanese Patent Laid-Open No. 2000-308859 (Patent Document 1). In addition, with respect to crystallization of a silicon thin film by excimer laser using a phase shifter, a Δ-type or strip-type large grain array can be formed with good position control. For example, surface science 21,278 ( 2000) (Non-Patent Document 1).
JP 2000-308859 A Surface Science 21,278 (2000)

しかし上記従来の技術では、a−シリコン薄膜をp−シリコン薄膜にするのに際して、結晶粒を大粒径化させることはできても、大粒径化した結晶粒の面方位を制御することはできないので、しきい電圧のばらつきを低減させることは難しい。   However, in the above prior art, when the a-silicon thin film is changed to the p-silicon thin film, the crystal grains can be enlarged, but the plane orientation of the enlarged crystal grains cannot be controlled. Since this is not possible, it is difficult to reduce the variation in threshold voltage.

従って本発明の目的は、非結晶半導体薄膜を、大粒径化された結晶粒で、面方位を制御可能に結晶化することの可能な技術を提供することである。   Accordingly, an object of the present invention is to provide a technique capable of crystallizing an amorphous semiconductor thin film with crystal grains having a large grain size so that the plane orientation can be controlled.

上記の課題を解決するために、本発明の一態様に係わる半導体薄膜の結晶化方法は、半導体薄膜上に、ライン状の極小温度領域と、この極小温度領域の両側のライン状の極大温度領域とを有する逆ピークパターンの温度分布を形成し、前記温度分布に従った温度勾配の方向が半導体薄膜の面内にあり、かつ温度勾配の方向と直交する半導体薄膜の面内の方向に沿って、前記ライン状の極小温度領域による結晶化開始領域があり、半導体薄膜の膜厚が50ないし200nmの範囲の条件で、かつ前記極小温度領域と極大温度領域との間の距離が3ないし10μmの条件で結晶化させることにより、結晶成長方向すなわち温度勾配の方向に主として{100}配向させて半導体薄膜を結晶化させることを特徴とする。   In order to solve the above problems, a semiconductor thin film crystallization method according to one embodiment of the present invention includes a linear minimum temperature region on a semiconductor thin film, and linear maximum temperature regions on both sides of the minimum temperature region. And a temperature gradient direction according to the temperature distribution is in the plane of the semiconductor thin film and along a direction in the plane of the semiconductor thin film perpendicular to the direction of the temperature gradient. There is a crystallization start region in the line-shaped minimum temperature region, the thickness of the semiconductor thin film is in the range of 50 to 200 nm, and the distance between the minimum temperature region and the maximum temperature region is 3 to 10 μm. By crystallizing under conditions, the semiconductor thin film is crystallized mainly in the {100} orientation in the crystal growth direction, that is, the temperature gradient direction.

本発明の他の態様に係わる結晶化装置は、基板に形成され、50ないし200nmの厚さを有する半導体薄膜にレーザ光を照射して結晶化する装置であって、
レーザ光源と、
半導体薄膜の結晶化開始時に、前記半導体薄膜上に、ライン状の極小温度領域と、この極小温度領域の両側のライン状の極大温度領域とを有する逆ピークパターンの温度分布を形成し、この温度分布に従った温度勾配の方向が半導体薄膜の面内にあり、かつ温度勾配の方向と直交する半導体薄膜の面内の方向に沿って、前記ライン状の極小温度領域による結晶化開始領域があり、極小温度領域と極大温度領域との間の距離が3ないし10μmであるように、前記レーザ光源からのレーザ光を光変調する手段とを具備することを特徴とする。
A crystallization apparatus according to another aspect of the present invention is an apparatus for crystallization by irradiating a semiconductor thin film formed on a substrate and having a thickness of 50 to 200 nm with laser light.
A laser light source;
At the start of crystallization of the semiconductor thin film, a temperature distribution of an inverse peak pattern having a line-shaped minimum temperature region and a line-shaped maximum temperature region on both sides of the minimum temperature region is formed on the semiconductor thin film, and this temperature The direction of the temperature gradient according to the distribution is in the plane of the semiconductor thin film, and there is a crystallization start region by the line-shaped minimum temperature region along the direction in the plane of the semiconductor thin film perpendicular to the direction of the temperature gradient. And a means for optically modulating the laser beam from the laser light source so that the distance between the minimum temperature region and the maximum temperature region is 3 to 10 μm.

本発明によれば、1ショットのレーザ照射により位置制御かつ結晶成長方向に面方位制御された、例えば、ほぼ三角形の横方向成長結晶粒アレイ組織の高品質な結晶質の半導体薄膜が得られる。本発明で得た結晶化半導体薄膜を用いる薄膜トランジスタは、チャネル領域内において結晶粒の成長面が{100}に優先配向しているので、電流の方向を結晶成長方向に合わせることで、従来のポリシリコン薄膜トランジスタよりも移動度が高く、特にしきい電圧のばらつきが小さくなる。本発明の薄膜トランジスタを液晶ディスプレイ、有機EL等の表示装置に適用すれば、周辺回路に高機能の演算素子等を形成することが可能になり、システム・オン・パネル化に向け、本発明の効果は大きい。また位相シフタを光路中に挿入するだけの方法なので、光学系が複雑にならず調整に時間がかからないので、量産にも適している。   According to the present invention, it is possible to obtain a high-quality crystalline semiconductor thin film having, for example, a substantially triangular laterally grown crystal grain array structure whose position is controlled by one shot of laser irradiation and whose plane orientation is controlled in the crystal growth direction. In the thin film transistor using the crystallized semiconductor thin film obtained in the present invention, the crystal growth plane is preferentially oriented in {100} in the channel region. Therefore, by adjusting the current direction to the crystal growth direction, The mobility is higher than that of a silicon thin film transistor, and the variation in threshold voltage is particularly small. When the thin film transistor of the present invention is applied to a display device such as a liquid crystal display or an organic EL, it becomes possible to form a high-performance arithmetic element or the like in a peripheral circuit. Is big. In addition, since the phase shifter is simply inserted into the optical path, the optical system is not complicated and adjustment takes less time, which is suitable for mass production.

以下、添付の図面を参照して本発明による半導体薄膜の結晶化の原理について、また本発明の好ましい実施の形態について説明する。   The principle of crystallization of a semiconductor thin film according to the present invention and preferred embodiments of the present invention will be described below with reference to the accompanying drawings.

光変調素子として、後で説明するドット型もしくはライン型の位相シフタを使用して光変調されたレーザ光は、ライン状の極小光強度領域と、この極小光強度領域の両側のライン状の極大光強度領域とを有する逆ピークパターンの光強度分布を有するようになる。尚、位相シフタのドットもしくはラインが繰り返し形成されている場合には、光強度分布も、逆ピークパターンが繰り返されたようになる。このような逆ピークパターンは、本明細書では、説明を容易にするために、ほぼV字型のパターンで説明し、かつ図示している。従って、好ましい光強度分布は、図1の(d)に符号1で示し、図2の(d)に符号53で示すように、ほぼV字型のパターンの繰り返しとなっている。このV字型のパターンで、谷部(ボトム位置)1a,53aが、極小光強度領域に対応し、山部(トップ位置)1b,53bが、極大光強度領域に対応している。これら谷部と山部とは、紙面に対して垂直に延びたライン(一直線)形状をしていることが判った。   Laser light that has been modulated using a dot-type or line-type phase shifter, which will be described later, as a light modulation element is composed of a linear minimum light intensity region and line maximums on both sides of this minimum light intensity region. The light intensity distribution has a reverse peak pattern having a light intensity region. When the phase shifter dots or lines are repeatedly formed, the light intensity distribution also appears to have the reverse peak pattern repeated. In the present specification, such a reverse peak pattern is described and illustrated as a substantially V-shaped pattern for ease of explanation. Therefore, a preferable light intensity distribution is a substantially V-shaped pattern repeat as indicated by reference numeral 1 in FIG. 1D and indicated by reference numeral 53 in FIG. In this V-shaped pattern, valleys (bottom positions) 1a and 53a correspond to the minimum light intensity region, and peaks (top positions) 1b and 53b correspond to the maximum light intensity region. It was found that these valleys and ridges had a line (straight line) shape extending perpendicular to the paper surface.

半導体薄膜の結晶化開始時に、このような光強度分布を有するレーザ光で半導体薄膜を照射することにより、半導体薄膜上には、この光強度パターンに対応した温度分布が形成され、温度勾配が半導体薄膜内に生じ、結晶成長方向が一方向に限定される。この結果、結晶の成長方向と、この成長方向に垂直な、膜面の法線方向(膜厚方向)と、結晶粒の幅の方向とで、結晶成長速度に異方性がつけられる。   By irradiating the semiconductor thin film with a laser beam having such a light intensity distribution at the start of crystallization of the semiconductor thin film, a temperature distribution corresponding to the light intensity pattern is formed on the semiconductor thin film, and the temperature gradient is the semiconductor. It occurs in the thin film and the crystal growth direction is limited to one direction. As a result, anisotropy is imparted to the crystal growth rate in the crystal growth direction, the normal direction (film thickness direction) of the film surface perpendicular to the growth direction, and the width direction of the crystal grains.

次に、本発明で使用される位相シフタ(位相シフトマスク)の例を説明する。   Next, an example of a phase shifter (phase shift mask) used in the present invention will be described.

ここで「位相シフタ」とは、光リソグラフィの解像力を向上させるための手段であり、転写パターンに応じて透過光の光強度を変調するとともに位相を変調する機能を有する空間強度変調光学素子のことをいう。   Here, the “phase shifter” is a means for improving the resolving power of optical lithography, and is a spatial intensity modulation optical element that has a function of modulating the light intensity of transmitted light and modulating the phase according to the transfer pattern. Say.

図1の(a)並びに(b)は、ライン型の位相シフタ6を示す。この位相シフタ6は、透明媒質、例えば、石英基材に厚さの異なる互いに隣合う領域を設け、これら領域間の段差(位相シフト部)の境界で、入射するレーザ光線を回折並びに干渉させて、入射したレーザ光線の強度に周期的な空間分布を付与するものである。この位相シフタ6は、隣接するパターンが逆位相(例えば、180°のずれ)となるように、交互に並べられた位相が例えば、πの第1のストリップ領域(位相領域)6aと、位相が0の第2のストリップ領域(位相領域)6bとを有する。これらストリップ領域(位相シフト線領域)は、6ないし20μm、例えば、10μmの幅を有する。一般にレーザ光の波長をλ、透明媒質の屈折率をnとすると、領域間に180°の位相差をつけるのに必要な透明媒質の膜厚tは、t=λ/2(n−1)で与えられる。従って、石英基材の屈折率を1.5とすると、レーザ光としてKrFエキシマレーザ光を使用した場合には、この波長が248nmであるから、180°の位相差を付けるためには248nmの段差をエッチング等の方法で領域間につければよい。このエッチングにより薄く形成された領域が第1のストリップ領域6aとなり、エッチングされない領域が第2のストリップ領域6bとなっている。   FIGS. 1A and 1B show a line type phase shifter 6. The phase shifter 6 is provided with adjacent regions having different thicknesses on a transparent medium, for example, a quartz base material, and diffracts and interferes the incident laser beam at the boundary of a step (phase shift portion) between these regions. A periodic spatial distribution is given to the intensity of the incident laser beam. The phase shifter 6 includes a first strip region (phase region) 6a in which the phases alternately arranged are, for example, π so that the adjacent patterns have an opposite phase (for example, a shift of 180 °), and the phase is 0 second strip region (phase region) 6b. These strip regions (phase shift line regions) have a width of 6 to 20 μm, for example 10 μm. In general, assuming that the wavelength of the laser beam is λ and the refractive index of the transparent medium is n, the film thickness t of the transparent medium necessary to give a phase difference of 180 ° between the regions is t = λ / 2 (n−1). Given in. Accordingly, when the refractive index of the quartz substrate is 1.5, when KrF excimer laser light is used as the laser light, this wavelength is 248 nm. Therefore, in order to give a phase difference of 180 °, a step of 248 nm May be provided between the regions by a method such as etching. The region thinly formed by this etching is the first strip region 6a, and the region not etched is the second strip region 6b.

このような構成の位相シフタにおいては、厚い第2の位相領域6bを通過したレーザ光は、薄い第1の位相領域6aを通過したレーザ光に比較して位相が180°遅れる。この結果、レーザ光間で、干渉と回折とが生じ、図1の(d)に示すような、V字形の連続した光強度分布1が得られる。このような光強度分布のレーザ光で、半導体薄膜を照射すると、結晶化開始時に、前記半導体薄膜上に、ライン状の極小温度領域(ボトム部もしくは谷部)と、この極小温度領域の両側のライン状の極大温度領域(トップ部もしくは山部)とを有する逆ピークパターンの温度分布を形成することができる。   In the phase shifter having such a configuration, the phase of the laser beam that has passed through the thick second phase region 6b is delayed by 180 ° compared to the laser beam that has passed through the thin first phase region 6a. As a result, interference and diffraction occur between the laser beams, and a V-shaped continuous light intensity distribution 1 as shown in FIG. 1D is obtained. When a semiconductor thin film is irradiated with laser light having such a light intensity distribution, at the start of crystallization, a line-shaped minimum temperature region (bottom portion or valley portion) is formed on both sides of the minimum temperature region. A temperature distribution having an inverse peak pattern having a linear maximum temperature region (top portion or peak portion) can be formed.

次に上記位相シフタの製造方法の他の例を説明する。   Next, another example of the method for manufacturing the phase shifter will be described.

先ず遮光膜パターンを形成し、この上に所定膜厚の透明膜を形成する。透明膜材料としてはSOG(Spin on glass)を用いる。成膜方法としてはスピンコーティング法を用いる。塗布した透明膜を所定温度で焼成する。次いで、透明膜上にレジストを塗布し、レジスト膜を露光して所定のラインとスペース段差とのパターンあるいはドットパターン潜像を形成し、レジスト膜を現像して所定のラインとスペース段差パターンあるいはドットパターンを形成する。ここで所定のパターンは、所定の間隔ごとに周期的に繰り返される。   First, a light shielding film pattern is formed, and a transparent film having a predetermined thickness is formed thereon. SOG (Spin on glass) is used as the transparent film material. A spin coating method is used as a film forming method. The applied transparent film is baked at a predetermined temperature. Next, a resist is applied on the transparent film, and the resist film is exposed to form a pattern or dot pattern latent image of a predetermined line and space step, and the resist film is developed to form a predetermined line and space step pattern or dot. Form a pattern. Here, the predetermined pattern is periodically repeated at predetermined intervals.

次いで、プラズマエッチングなどのドライエッチング法を用いてレジスト膜の開口部分に露出する透明膜を選択的に除去する。さらにアッシング処理等によりレジスト膜および遮光膜を透明膜から除去すると、所定のパターンを有する位相シフタが得られる。   Next, the transparent film exposed to the opening of the resist film is selectively removed using a dry etching method such as plasma etching. Further, when the resist film and the light shielding film are removed from the transparent film by ashing or the like, a phase shifter having a predetermined pattern is obtained.

このようにして作製した位相シフタは、段差のところで分割光線群にそれぞれ独立にフレネル回折を起こさせる。これらの回折パターンは基板表面で多重反射により重畳されるので、基板表面の光強度分布は位相シフタのパラメータ(ギャップdと位相差θ)に依存する度合いが強いが、光強度分布に影響を与える他のパラメータとして位相シフタに入射する光線群の広がり量(ε)や光線間の干渉性が複雑に関係してくる。尚、位相差は必ずしも180°である必要はなく、レーザ光に強弱を実現できる位相差であればよい。このような位相シフタを透過したレーザ光は、図1の(d)に示すV型の繰り返しとなる光強度分布となる。図1の(c)には、このようなレーザ光で照射される半導体薄膜の一例が示されている。この図で、半導体薄膜は、符号4で示され、ガラス等の絶縁基板2上の下層絶縁膜3と上層絶縁膜5との間に形成されている。   The phase shifter thus produced causes Fresnel diffraction to occur independently in the divided light beam group at the level difference. Since these diffraction patterns are superimposed on the substrate surface by multiple reflection, the light intensity distribution on the substrate surface is highly dependent on the phase shifter parameters (gap d and phase difference θ), but affects the light intensity distribution. As other parameters, the spread amount (ε) of light beams incident on the phase shifter and the coherence between the light beams are complicatedly related. The phase difference does not necessarily need to be 180 °, and may be any phase difference that can realize the strength of the laser beam. The laser light transmitted through such a phase shifter has a light intensity distribution that becomes a V-type repetition shown in FIG. FIG. 1C shows an example of a semiconductor thin film irradiated with such a laser beam. In this figure, the semiconductor thin film is denoted by reference numeral 4 and is formed between the lower insulating film 3 and the upper insulating film 5 on the insulating substrate 2 such as glass.

図2の(a)並びに(b)に示すドット型の位相シフタ51は、透明媒質に、大きさが段々小さくなる、例えば矩形の、ドット段差(凹所)52を周期的に形成したものである。このような位相シフトによって、図2の(d)に示すように、レーザ光を光変調して、最大凹所52に対応して谷部53aが、また、最小凹所52に対応して山部53bが生じるV型の繰り返しの光強度分布53を形成することができる。尚、図2の(c)は、前記図1の(c)と実質的に同一なので説明は省略する。   The dot-type phase shifter 51 shown in FIGS. 2A and 2B is formed by periodically forming, for example, a rectangular dot step (recess) 52 on a transparent medium, the size of which gradually decreases. is there. With such a phase shift, as shown in FIG. 2 (d), the laser beam is optically modulated, so that the valley 53 a corresponds to the maximum recess 52 and the peak corresponds to the minimum recess 52. A V-shaped repetitive light intensity distribution 53 in which the portion 53b is generated can be formed. 2 (c) is substantially the same as FIG. 1 (c), and a description thereof will be omitted.

本発明者達は、上記のような位相シフタ6,51を使用して、前記非特許文献1に記載のレーザアニール技術によって、膜厚の異なる非結晶シリコン薄膜を、結晶化した。このときの膜厚が、30nm,50nm,100nm,200nmの場合の結果を図3に示す。この図で、横軸は膜厚(nm)を、また、縦軸は粒幅(μm)を示す。尚、“粒幅”という用語は、本発明では、成長した各結晶粒の結晶成長方向に面内で直交する方向の長さを示し、後で説明する図5の(a)並びに(b)でWで示されている。この図3から、シリコン薄膜の膜厚が、50ないし200nmの範囲では、膜厚の減少に伴い粒幅も減少し、また、30nmに膜厚が減少しても、膜厚が50nmの場合とほとんど変化していないことが判る。   The inventors crystallized amorphous silicon thin films having different thicknesses by the laser annealing technique described in Non-Patent Document 1 using the phase shifters 6 and 51 as described above. The results when the film thicknesses at this time are 30 nm, 50 nm, 100 nm, and 200 nm are shown in FIG. In this figure, the horizontal axis indicates the film thickness (nm), and the vertical axis indicates the grain width (μm). In the present invention, the term “grain width” indicates the length in the direction perpendicular to the crystal growth direction of each grown crystal grain in the plane, and will be described later with reference to FIGS. Indicated by W. From FIG. 3, when the film thickness of the silicon thin film is in the range of 50 to 200 nm, the grain width decreases as the film thickness decreases, and even when the film thickness decreases to 30 nm, the film thickness is 50 nm. It can be seen that there has been little change.

さらに、本発明者達は、上記のようにシリコン薄膜の膜厚を変えると共に、位相間隔の異なる種々の位相シフタを使用して、種々のV字間隔を有する温度分布をシリコン薄膜に形成して、結晶化をした。図4は、このときの結果の一例を示している。この図で、(a)は膜厚が200nmの場合を,(b)は100nmの場合を、(c)は50nmの場合を、そして、(d)は30nmの場合を示している。また、横軸のV字間隔とは、V字型の温度分布の谷部と山部との間隔を示している。そして、この図で、ドットは、粒幅の測定結果を、また、直線は、測定結果に基づいて想定した光強度分布の傾き、即ち、温度勾配を示している。この測定結果から、シリコン薄膜の厚さが薄くなると粒幅の変化の程度が小さくなるものの、温度勾配が緩やかになると、粒幅が広くなることがわかる。   Furthermore, the present inventors changed the film thickness of the silicon thin film as described above and formed temperature distributions having various V-shaped intervals on the silicon thin film using various phase shifters having different phase intervals. Crystallized. FIG. 4 shows an example of the result at this time. In this figure, (a) shows the case where the film thickness is 200 nm, (b) shows the case where it is 100 nm, (c) shows the case where it is 50 nm, and (d) shows the case where it is 30 nm. Further, the V-shaped interval on the horizontal axis indicates the interval between the valley and the peak of the V-shaped temperature distribution. In this figure, dots indicate the measurement result of the grain width, and straight lines indicate the inclination of the light intensity distribution assumed based on the measurement result, that is, the temperature gradient. From this measurement result, it can be seen that although the degree of change in grain width decreases as the thickness of the silicon thin film decreases, the grain width increases as the temperature gradient decreases.

上記図3並びに図4に示す結果から、シリコン薄膜の膜厚が薄くなるほど、また、シリコン薄膜の面での温度勾配が急になるほど、成長された結晶粒の粒幅が細くなり結晶成長の異方性が大きくなっていることがわかる。   From the results shown in FIG. 3 and FIG. 4, the thinner the silicon thin film is, and the steeper the temperature gradient on the surface of the silicon thin film is, the narrower the grain width of the grown crystal grains and the different the crystal growth. It can be seen that the directionality has increased.

次に、図3の結果を基にして、シリコン薄膜厚が30および200nmの範囲において厚い場合と薄い場合とにおける結晶形態や結晶化過程を比較して、シリコン薄膜厚が薄いときの特徴を図5に示す。シリコン薄膜4bが30nmの場合(b)は、シリコン薄膜4aが200nmの場合(a)と比較して、Si層の熱容量が小さく、結晶化の際の冷却速度が大きい。どちらの場合もV型光強度分布(温度分布)に従って、強度分布の谷部(極小温度領域)の位置に対応するライン状(破線で示す)に成長性の結晶核12a,12bが最初に発生する。しかし、200nmの場合には、熱容量が大きく冷却速度が小さいために結晶核発生時の潜熱が逃げにくく、結果として成長性の核の発生間隔が広くなる。このため粒幅W方向への成長も、成長性結晶核の間隔の範囲で可能であり、(a)に示すように、Δ型の横方向成長粒13aが生成する。一方、30nmの場合には、潜熱が逃げやすいので成長性結晶核の発生間隔が狭くなる。このために、(b)に示すように、粒幅方向の成長が制限されて、横方向成長粒13bの幅は細くなる。尚、図5において、試料並びにレーザ光の温度分布は、図1並びに図2に示すものと同じなので、シリコン薄膜が4a,4bで示されている以外は、同一符号を付して説明は省略している。   Next, based on the results of FIG. 3, the characteristics of the thin silicon thin film are shown by comparing the crystal morphology and crystallization process when the silicon thin film is thick and thin within the range of 30 and 200 nm. As shown in FIG. When the silicon thin film 4b is 30 nm (b), compared with the case (a) where the silicon thin film 4a is 200 nm, the heat capacity of the Si layer is small and the cooling rate during crystallization is large. In either case, according to the V-type light intensity distribution (temperature distribution), the growth crystal nuclei 12a and 12b are first generated in a line shape (indicated by a broken line) corresponding to the position of the valley (minimum temperature region) of the intensity distribution. To do. However, in the case of 200 nm, since the heat capacity is large and the cooling rate is low, the latent heat at the time of crystal nucleus generation is difficult to escape, and as a result, the generation interval of growth nuclei becomes wide. For this reason, growth in the grain width W direction is also possible within the range of the distance between the growth crystal nuclei, and Δ-shaped laterally grown grains 13a are generated as shown in FIG. On the other hand, in the case of 30 nm, since the latent heat easily escapes, the generation interval of the growth crystal nuclei becomes narrow. For this reason, as shown in (b), the growth in the grain width direction is restricted, and the width of the laterally grown grains 13b becomes narrow. In FIG. 5, since the temperature distribution of the sample and the laser beam is the same as that shown in FIGS. 1 and 2, the same reference numerals are given except that the silicon thin films are indicated by 4a and 4b, and the description is omitted. doing.

図6は図4の結果を基に、V型光強度分布の傾きの違いによる結晶形態や結晶化過程の違いを比較したものである。(a)に示すように、温度勾配が緩やかになると、(b)に示す急な場合に比較して、結晶成長方向の温度勾配方向からの揺らぎ範囲が大きくなり、粒幅Wが大きくなる。   FIG. 6 compares the difference in crystal form and crystallization process due to the difference in the slope of the V-type light intensity distribution based on the result of FIG. As shown in (a), when the temperature gradient becomes gentler, the fluctuation range from the temperature gradient direction in the crystal growth direction becomes larger and the grain width W becomes larger as compared with the steep case shown in (b).

図7は、シリコン膜厚や光強度分布の傾き、即ち、温度勾配と、結晶組織の成長方向の面方位との関係を示している。尚、この図は、結晶化したシリコン薄膜の表面を所定距離エッチングし、Electron Back Scattering Pattern(EBSP)法により測定した結果を逆極点図を簡略化した図である。この図において、各頂点は、{001},{101},{111}の各面方位を示し、この領域の中のハッチングの領域の位置により配向性が決定される。この図は、膜厚を薄く、また傾きを急にしていくと、膜厚100nm、傾き5μmで{100}に配向し始め、また膜厚30nmでは{110}に配向することを示している。図8は、各シリコン薄膜の厚さおよび光強度分布の傾きと関係した、結晶形態と横方向成長粒の成長方向の結晶方位との関係について説明したものである。膜厚が薄くなり(膜厚方向は、紙面の垂直方向)、傾きが急になるのに伴い、粒幅が狭くなる。膜厚200nm、傾き10μmでは成長方向の結晶方位は{100}か{110}に配向しやすいが、膜厚100nm、傾き5μmでは{100}に配向しやすくなる。これは成長の方向の範囲が狭くなることにより、成長方向には最も成長の速い{100}に限られて形成されやすくなることによる。膜厚が30nmになると、成長方向の優先配向が{100}から{110}に変わる。この理由を以下に説明する。   FIG. 7 shows the relationship between the slope of the silicon film thickness and the light intensity distribution, that is, the temperature gradient, and the plane orientation in the growth direction of the crystal structure. In this figure, the surface of the crystallized silicon thin film is etched by a predetermined distance, and the result measured by the Electron Back Scattering Pattern (EBSP) method is a simplified diagram of the inverse pole figure. In this figure, each vertex indicates each plane orientation of {001}, {101}, {111}, and the orientation is determined by the position of the hatched area in this area. This figure shows that when the film thickness is reduced and the inclination is made steep, the film starts to be oriented to {100} at a film thickness of 100 nm and an inclination of 5 μm, and is oriented to {110} at a film thickness of 30 nm. FIG. 8 illustrates the relationship between the crystal form and the crystal orientation in the growth direction of the laterally grown grains in relation to the thickness of each silicon thin film and the slope of the light intensity distribution. As the film thickness becomes thinner (the film thickness direction is perpendicular to the paper surface) and the inclination becomes steep, the grain width becomes narrower. When the film thickness is 200 nm and the inclination is 10 μm, the crystal orientation in the growth direction is easily oriented to {100} or {110}, but when the film thickness is 100 nm and the inclination is 5 μm, the crystal orientation is easily oriented to {100}. This is because the range of the growth direction is narrowed, and the growth direction is limited to {100}, which is the fastest growing, and is easily formed. When the film thickness is 30 nm, the preferred orientation in the growth direction changes from {100} to {110}. The reason for this will be described below.

各方向について単独で考えると、法線(膜厚)方向は膜厚による成長の制限、および膜厚減少に伴うSi/SiO界面(シリコン薄膜4と絶縁膜3との界面)の影響の増大から、最も遅い成長端の{111}および最もSi/SiO界面エネルギーが小さくなる{001}に配向しやすい。粒幅方向も隣接して発生する成長性の結晶核が同時に横方向成長するために成長が制限され、最も遅い成長端の{111}に配向しやすい。横方向成長方向は超急冷凝固系の温度勾配の方向であり、速度の大きな成長端の{001},{101}に配向しやすい。 Considering each direction independently, the normal (film thickness) direction is limited by the growth of the film thickness, and the influence of the Si / SiO 2 interface (the interface between the silicon thin film 4 and the insulating film 3) increases as the film thickness decreases. Therefore, it tends to be oriented to {111} at the slowest growth edge and {001} having the lowest Si / SiO 2 interface energy. Growing crystal nuclei generated adjacent to each other in the grain width direction simultaneously grow in the lateral direction, so that the growth is limited and the crystal grains tend to be oriented at {111} at the slowest growth edge. The lateral growth direction is the direction of the temperature gradient of the ultra-quick solidification system, and it tends to be oriented at {001} and {101} at the growth edge where the speed is high.

ここで幾何学的条件を考えると、法線方向や粒幅方向が{111}に配向する場合、横方向成長方向は{001}にはなり得ない。これは直交しないからである。この結果、{110}に配向することになる。また同じ理由で、法線方向と粒幅方向が同時に{111}に配向することもあり得ない。従って、法線方向と粒幅方向のどちらか、あるいは両方が{111}から傾くことになるが、法線方向は{101}になりにくい性質から、粒幅方向は{001}にはなりにくく、{111},{101}に配向しやすい。   Considering the geometric conditions here, when the normal direction and the grain width direction are oriented in {111}, the lateral growth direction cannot be {001}. This is because they are not orthogonal. As a result, the orientation is {110}. For the same reason, the normal direction and the grain width direction cannot be simultaneously oriented to {111}. Therefore, either or both of the normal direction and the grain width direction are inclined from {111}, but the normal direction is less likely to be {101}, so the grain width direction is less likely to be {001}. , {111}, {101}.

レーザ結晶化シリコン薄膜の法線方向の面方位に関しては、{100}がSi/SiO界面エネルギーを最小にするという特徴がある。また一方で薄い膜ではシリコン結晶のようなダイヤモンド構造の最密面である{111}に配向するという特徴がある。 Regarding the plane orientation in the normal direction of the laser crystallized silicon thin film, {100} has a feature that the Si / SiO 2 interface energy is minimized. On the other hand, a thin film is characterized by being oriented in {111}, which is the closest packed surface of a diamond structure such as a silicon crystal.

上記を考慮すると、法線方向は薄い膜の効果とSi/SiO界面エネルギーの効果で膜厚方向が{111},{001}に配向する。また結果として、粒幅方向は{111}{101}に配向する。 Considering the above, the film thickness direction is oriented to {111} and {001} by the effect of the thin film and the effect of the Si / SiO 2 interface energy in the normal direction. As a result, the grain width direction is oriented in {111} {101}.

即ち、膜面の法線方向や粒幅方向が{111}になりにくい条件で、一方向に急速に結晶化する系とすれば、成長方向は{100}に優先配向する。   That is, the growth direction is preferentially oriented to {100} if a system that rapidly crystallizes in one direction under the condition that the normal direction and the grain width direction of the film surface are not easily {111}.

レーザ光として、波長248nmのKrFエキシマレーザ光を使用し、1ショットのパルス継続時間は20ないし200nsとした。上記条件で、位相シフタ6を、レーザ光源とガラス等の絶縁基板2上の下層絶縁膜3、非晶質半導体薄膜(シリコン薄膜)4、上層絶縁膜5からなる試料との間に挿入し、パルスレーザ光を照射すると、位相シフタ6を通過したレーザ光は段差部で回折と干渉を起こし周期的に強弱がつく。レーザ光が強い部位では半導体薄膜4は完全に溶融し、レーザ光が弱い部位との間で温度勾配が生ずる。レーザ光が最も弱い部位に結晶核が生成し、時間の経過とともに温度勾配に沿って溶融シリコンが凝固し、1次元の横方向の結晶成長が進むことが判った。   As a laser beam, a KrF excimer laser beam having a wavelength of 248 nm was used, and the pulse duration of one shot was set to 20 to 200 ns. Under the above conditions, the phase shifter 6 is inserted between the laser light source and the sample made of the lower insulating film 3, the amorphous semiconductor thin film (silicon thin film) 4, and the upper insulating film 5 on the insulating substrate 2 such as glass, When the pulse laser beam is irradiated, the laser beam that has passed through the phase shifter 6 causes diffraction and interference at the stepped portion, and periodically becomes strong and weak. The semiconductor thin film 4 is completely melted at the portion where the laser beam is strong, and a temperature gradient is generated between the portion where the laser beam is weak. It was found that crystal nuclei were generated at the weakest part of the laser beam, and the molten silicon solidified along the temperature gradient with time, and one-dimensional lateral crystal growth proceeded.

本発明において結晶化の対象となる非単結晶半導体層は、所定膜厚の非晶質シリコン(a-Si)膜を用いることが一般的であるが、非晶質シリコン中に若干量の微結晶シリコンを含む混合組織であってもよく、また多結晶シリコン(poly−Si)膜であってもよい。また、シリコンに限られず、他の半導体薄膜にも適用可能である。   In the present invention, the non-single-crystal semiconductor layer to be crystallized is generally an amorphous silicon (a-Si) film having a predetermined thickness. It may be a mixed structure containing crystalline silicon, or may be a polycrystalline silicon (poly-Si) film. Further, the present invention is not limited to silicon and can be applied to other semiconductor thin films.

本発明は、上述したような考察から、非単結晶半導体層の膜厚は50ないし200nmの範囲としている。この膜厚が50nmを下回ると、図8で説明したように結晶化の際に膜厚が薄いことの効果で成長方向が{100}に配向しなくなる。一方膜厚が200nmを上回ると結晶成長の方向の範囲が広くなってしまい、成長方向の配向がなくなってしまうからである。上記膜厚の範囲は、50nmuないし100nmであることが好ましい。膜厚が100nmを上回ると、結晶化の際に、最終凝固部が盛り上がって凹凸が大きくなる恐れがあるからである。このような凹凸が生じると、後の配線プロセスに不都合が生じる場合がある。
本発明では、絶縁性のキャップ膜を介して非単結晶半導体層に光強度分布を有するレーザ光を照射することが好ましい。キャップ膜には所定膜厚のSiO膜またはSiON膜を用いることが好ましい。キャップ膜の膜厚は50ないし500nmの範囲とすることができる。この膜厚が50nmを下回るとキャップ膜としての機能を失うからであり、一方膜厚が500nmを上回るとレーザ光強度の減衰が過大になるからである。
In the present invention, the film thickness of the non-single-crystal semiconductor layer is in the range of 50 to 200 nm from the above consideration. If the film thickness is less than 50 nm, the growth direction is not oriented to {100} due to the effect of the thin film thickness during crystallization as described in FIG. On the other hand, if the film thickness exceeds 200 nm, the range of the crystal growth direction becomes wide, and the orientation in the growth direction is lost. The range of the film thickness is preferably 50 nmu to 100 nm. This is because if the film thickness exceeds 100 nm, the final solidified portion may rise during crystallization, and the unevenness may increase. If such unevenness occurs, there may be a problem in the subsequent wiring process.
In the present invention, it is preferable that the non-single-crystal semiconductor layer is irradiated with laser light having a light intensity distribution through an insulating cap film. It is preferable to use a SiO 2 film or a SiON film having a predetermined thickness for the cap film. The thickness of the cap film can be in the range of 50 to 500 nm. This is because when the film thickness is less than 50 nm, the function as a cap film is lost, and when the film thickness exceeds 500 nm, the attenuation of the laser beam intensity becomes excessive.

図1の光強度分布のV字の周期、即ち、間隔は6ないし20μm(山部と谷部との間の距離は、3ないし10μm)の範囲が望ましい。6μm未満にすると、横方向成長粒の粒長が短くなり、大結晶粒を形成するという本発明の目的に反することになるからであり、一方20μmを超えると、横方向成長が途中で止まってしまうため、結晶粒で膜を充填することができなくなる。繰り返しV型光強度分布の間隔は、最終的に形成したい組織の粒長と密接な関係があり、隣接する横方向成長粒がちょうど出会うことができる距離とするか、又はそれより少し短めの距離とすることが最も望ましい。   The V-shaped period of the light intensity distribution in FIG. 1, that is, the interval is preferably 6 to 20 μm (the distance between the peak and valley is 3 to 10 μm). If the thickness is less than 6 μm, the grain length of the laterally grown grains is shortened, which is contrary to the object of the present invention of forming large crystal grains. On the other hand, if the grain size exceeds 20 μm, the lateral growth stops halfway. Therefore, the film cannot be filled with crystal grains. The interval of the repetitive V-shaped light intensity distribution is closely related to the grain length of the structure to be finally formed, and is a distance at which adjacent laterally grown grains can just meet each other, or a distance slightly shorter than that. Is most desirable.

また、光強度分布を有するレーザ光のトップ位置のフルエンスを700ないし1300mJ/cmの範囲とすることが好ましい。ここで「フルエンス」とは、レーザのエネルギー密度を表わす尺度であり、単位面積当たりのエネルギー量を時間積分したものをいう。平均フルエンスが700mJ/cmを下回ると、結晶化されない未結晶部分が残りやすくなるからであり、一方、平均フルエンスが1300mJ/cmを上回ると半導体薄膜が蒸散してしまうからである。 Further, the fluence at the top position of the laser beam having the light intensity distribution is preferably set in a range of 700 to 1300 mJ / cm 2 . Here, “fluence” is a scale representing the energy density of the laser, and refers to a time integral of the amount of energy per unit area. This is because if the average fluence is less than 700 mJ / cm 2 , an uncrystallized non-crystallized portion tends to remain, whereas if the average fluence exceeds 1300 mJ / cm 2 , the semiconductor thin film evaporates.

本発明の光変調素子としては、光透過性の材料からなり、光透過面側に所定のパターンの段差が周期的に繰り返し配置されている位相シフタが好ましい。そのパターンはV型光強度分布を形成するものであればよい。例えばプロキシミティ方式の位相変調光学系の結晶化装置を用いて、ラインとスペース段差との繰り返しからなるライン型の位相シフタを用いる場合は、ラインとスペース段差との間隔を6μm以上20μm未満とすることが好ましい。この数値限定理由は、上述したV型光強度分布の間隔の数値限定理由と同じである。このような間隔の位相シフタを使用することにより横方向成長長さが3ないし10μmのほぼΔ型の結晶粒を形成することができる。   The light modulation element of the present invention is preferably a phase shifter made of a light-transmitting material and having steps of a predetermined pattern periodically and repeatedly arranged on the light transmission surface side. The pattern only needs to form a V-type light intensity distribution. For example, when a line type phase shifter composed of repetition of a line and a space step is used by using a proximity type phase modulation optical system crystallization apparatus, the distance between the line and the space step is set to 6 μm or more and less than 20 μm. It is preferable. The reason for limiting the numerical value is the same as the reason for limiting the numerical value of the interval of the V-type light intensity distribution described above. By using a phase shifter with such an interval, approximately Δ-type crystal grains having a lateral growth length of 3 to 10 μm can be formed.

尚、プロキシミティ方式の光学系で位相シフタを用いる場合、位相シフタの光透過面から基板の入射面までの距離dを種々変えることができるが、50ないし500μmの範囲に調整することが最も望ましい。距離dを50μm未満にすると、位相シフタと基板との間での多重反射が強くなりすぎて、基板面上でフルエンスに大きなばらつきがある光強度分布となってしまうからである。一方、距離dが500μmを超えると、プロキシミティ方式で位相シフタを用いる場合の利点である鮮明なビームプロファイルが得られ難くなるからである。   When a phase shifter is used in a proximity optical system, the distance d from the light transmission surface of the phase shifter to the incident surface of the substrate can be variously changed, but is most preferably adjusted to a range of 50 to 500 μm. . This is because if the distance d is less than 50 μm, the multiple reflection between the phase shifter and the substrate becomes too strong, resulting in a light intensity distribution with a large variation in fluence on the substrate surface. On the other hand, if the distance d exceeds 500 μm, it becomes difficult to obtain a clear beam profile which is an advantage when using the phase shifter in the proximity method.

本発明において、例えばプロジェクション方式の光学系(投影法)で位相シフタを用いて、ライン型の位相シフタを用いる場合は、ラインとスペース段差との間隔と縮小レンズの縮小倍率とを掛けた値を6μm以上、好ましくは、8μm以上20μm未満とすることが好ましい。縮小レンズの縮小倍率は、1/1から1/20までの範囲で種々変えることができるが、1/4から1/8までの範囲とすることが好ましく、1/5程度とすることが最も好ましい。投影法に用いる光学系は、位相シフタの他に、エキシマレーザ光を発生させるためのエキシマレーザ発生装置、発生したレーザ光を分割し均一にするためのホモジナイザ、分割したレーザ光をマスク面の中心領域に集めるための凸レンズ、照射領域を定めるためのマスク、マスク面の照射領域を基板面で縮小した領域にするためのテレセントリック縮小レンズ、位相シフタ、XYZ基板ステージを含むものである。なお、投影法では位相シフタをマスク面のところに位置させる。   In the present invention, for example, when a phase shifter is used in a projection type optical system (projection method) and a line type phase shifter is used, a value obtained by multiplying the interval between the line and the space step by the reduction magnification of the reduction lens is obtained. The thickness is 6 μm or more, preferably 8 μm or more and less than 20 μm. The reduction magnification of the reduction lens can be variously changed in the range from 1/1 to 1/20, but is preferably in the range from 1/4 to 1/8, most preferably about 1/5. preferable. In addition to the phase shifter, the optical system used for the projection method is an excimer laser generator for generating excimer laser light, a homogenizer for dividing and making the generated laser light uniform, and the divided laser light at the center of the mask surface. It includes a convex lens for collecting the region, a mask for determining the irradiation region, a telecentric reduction lens for reducing the irradiation region of the mask surface on the substrate surface, a phase shifter, and an XYZ substrate stage. In the projection method, the phase shifter is positioned at the mask surface.

以下、添付の図面を参照して本発明の種々の好ましい実施の形態について説明する。   Hereinafter, various preferred embodiments of the present invention will be described with reference to the accompanying drawings.

第1の実施の形態
図9に示すように、レーザアニール装置、即ち、結晶化装置20は、プロキシミティ方式の光学系31を備えている。この光学系31は、レーザ光軸24に沿って、KrFエキシマレーザ発振器(発生装置)21と、ホモジナイザ22と、第1のコンデンサレンズ23と、第2のコンデンサレンズ26と、マスク27と、テレセントリック型の縮小レンズ28と、位相シフタ6とが順次設けられた構成である。そして、前記テレセントリック縮小レンズ28の結像位置には、被処理体32が位置合わせされるように、XYZθステージ29が配置されている。
First Embodiment As shown in FIG. 9, a laser annealing apparatus, that is, a crystallization apparatus 20 includes a proximity optical system 31. This optical system 31 includes a KrF excimer laser oscillator (generator) 21, a homogenizer 22, a first condenser lens 23, a second condenser lens 26, a mask 27, and a telecentric along the laser optical axis 24. The reduction lens 28 of the mold and the phase shifter 6 are sequentially provided. An XYZθ stage 29 is arranged at the image forming position of the telecentric reduction lens 28 so that the object to be processed 32 is aligned.

前記KrFエキシマレーザ発振器21としては、被処理体32の後述する非晶質シリコン薄膜4の照射領域を溶融するのに十分なエネルギー、例えば被処理体32上における値で700ないし1300(好ましくは1000)mj/cmとなるレーザ光を出力するように設定されている。 The KrF excimer laser oscillator 21 has an energy sufficient to melt an irradiation region of an amorphous silicon thin film 4 to be described later of the object to be processed 32, for example, 700 to 1300 (preferably 1000 on the object to be processed 32). ) It is set to output a laser beam of mj / cm 2 .

前記ホモジナイザ22は、上記レーザ発振器21から射出されたレーザ光の面内光強度を均一化するためのものであり、例えば、集光レンズと2つの魚の目レンズとからなり、入射したレーザ光を分割し光強度を均一にするように構成されている。 The homogenizer 22 is for uniformizing the in-plane light intensity of the laser light emitted from the laser oscillator 21. For example, the homogenizer 22 includes a condenser lens and two fish-eye lenses, and divides the incident laser light. The light intensity is uniform.

前記第1のコンデンサレンズ(凸レンズ)23は、ホモジナイザ22からのレーザ光を集光するものであり、第2のコンデンサレンズ26(凸レンズ)と共役関係に配置されている。この第2のコンデンサレンズ26の射出側光路に配置された前記マスク27は、このレンズ26を通ったレーザ光のうち、非有効レーザ光を遮断して、有効レーザ光のみを照射するものであり、照射領域を定めるように設定された照射領域を有する。   The first condenser lens (convex lens) 23 condenses the laser light from the homogenizer 22, and is arranged in a conjugate relationship with the second condenser lens 26 (convex lens). The mask 27 disposed in the emission side optical path of the second condenser lens 26 blocks the ineffective laser light out of the laser light passing through the lens 26 and irradiates only the effective laser light. And an irradiation area set to define the irradiation area.

前記縮小レンズ28は、1/1ないし1/20、例えば1/5倍に縮小するレンズであり、被処理体32の表面と共役関係に配置されている。この縮小レンズ28は、マスク27の照射領域を通ったレーザ光を基板面に縮小した領域で入射させるためのテレセントリック縮小レンズにより構成されている。   The reduction lens 28 is a lens that reduces to 1/1 to 1/20, for example, 1/5 times, and is arranged in a conjugate relationship with the surface of the workpiece 32. The reduction lens 28 is constituted by a telecentric reduction lens for allowing laser light that has passed through the irradiation area of the mask 27 to enter the reduced area on the substrate surface.

前記位相シフタ6は、縮小レンズ28とXYZθステージ29との間に配置され、XYZθステージ29上に載置された被処理体32の上面に近接して設けられている。本実施形態のプロキシミティ方式では、位相シフタ6と被処理体32の上面との近接間隔dは、例えば、300μmに設定されている。この実施形態では、位相シフタ6としては、図1の(a),(b)に示す位相シフタ6が使用されているが、他の形態の位相シフタ、例えば、図2の(a),(b)に示す位相シフタ51でも良い。本実施形態の位相シフタ6では10μm間隔のラインとスペース段差(L&S段差)が配列されており、この段差は、248nmに加工され、180°の位相差が付けられている。     The phase shifter 6 is disposed between the reduction lens 28 and the XYZθ stage 29 and is provided close to the upper surface of the object to be processed 32 placed on the XYZθ stage 29. In the proximity method of the present embodiment, the proximity distance d between the phase shifter 6 and the upper surface of the workpiece 32 is set to 300 μm, for example. In this embodiment, the phase shifter 6 shown in FIGS. 1A and 1B is used as the phase shifter 6, but other types of phase shifters, for example, FIG. The phase shifter 51 shown in b) may be used. In the phase shifter 6 of the present embodiment, lines and space steps (L & S steps) with an interval of 10 μm are arranged. These steps are processed to 248 nm and have a phase difference of 180 °.

前記XYZθステージ29は、XYZの各軸方向およびZ軸を中心軸としたθ方向に回転可能に位置調整され得る。また、このXYZθステージ29は、ヒータ30を内蔵し、被処理体32を所定の温度に加熱可能である。   The XYZθ stage 29 can be adjusted so as to be rotatable in the XYZ axial directions and in the θ direction with the Z axis as the central axis. The XYZθ stage 29 has a built-in heater 30 and can heat the workpiece 32 to a predetermined temperature.

前記被処理体32は、基板2と、この上に順次積層されたバッファ層3と、非晶質シリコン薄膜4と、絶縁性キャップ膜5との積層構造となっている。 The object to be processed 32 has a laminated structure of a substrate 2, a buffer layer 3 sequentially laminated thereon, an amorphous silicon thin film 4, and an insulating cap film 5.

基板2としては、表示装置を形成する場合には、ガラス基板やプラスチック基板などの透過性絶縁基板が使用され得る。バッファ層3は、例えば、SiO層とSiN層の2層構造となっており、基板2からの不純物の拡散を防止する機能と、結晶化プロセス時に基板2を熱から保護する機能とを有している。非晶質シリコン薄膜4は、多結晶もしくは単結晶化して薄膜トランジスタなど機能素子を形成する半導体層である。そして、絶縁性キャップ膜5は、例えば、SiO膜により形成されており、非晶質シリコン薄膜4を、照射により発生する熱を数十n秒間のパルスレーザ光を所定期間蓄熱して大きな結晶粒を成長させるための結晶化のための保温効果を持たせる絶縁層である。 As the substrate 2, when a display device is formed, a transparent insulating substrate such as a glass substrate or a plastic substrate can be used. The buffer layer 3 has, for example, a two-layer structure of a SiO 2 layer and a SiN layer, and has a function of preventing diffusion of impurities from the substrate 2 and a function of protecting the substrate 2 from heat during the crystallization process. doing. The amorphous silicon thin film 4 is a semiconductor layer that forms a functional element such as a thin film transistor by being polycrystallized or single crystallized. The insulating cap film 5 is formed of, for example, a SiO 2 film, and the amorphous silicon thin film 4 is stored in a large crystal by storing a pulse laser beam of several tens of n seconds for a predetermined period as heat generated by irradiation. It is an insulating layer having a heat retention effect for crystallization for growing grains.

次に、上記の装置を用いて非単結晶半導体薄膜としての非晶質シリコン薄膜を結晶化する方法を説明する。   Next, a method for crystallizing an amorphous silicon thin film as a non-single-crystal semiconductor thin film using the above apparatus will be described.

KrFエキシマレーザ発振器21から出射された波長248nmで、断面が長方形のレーザ光15は、ホモジナイザ22によって発散ビームに分割される。なお、1ショットのパルス継続時間は30ナノ秒である。分割されたビームの各中軸光線は、第1のコンデンサレンズ23によって マスク27の中心(照射領域)に集光されるが、それぞれのレーザビームは、僅かに発散型になっているために、マスク27全面を照明する。分割された微小出射領域を出た全ての光線群25は、それぞれマスク27上の全ての点を照射するので、レーザ出射面上の光強度に面内揺らぎがあっても、マスク27での光強度は均一になる。そして、マスク27の各領域を通過した光線群の中心光線、すなわちホモジナイザ22の中心部分のレンズ対を通ってきた発散光線群は、マスク27の近くに配置された第2のコンデンサレンズ26に入射し、光強度が均一な平行光線として射出される。この平行光線は、テレセントリック型の縮小レンズ28を通って、XYZθステージ29上に位置合わせされて載置された被処理体32に垂直に入射する。そして、レーザ発振器21からのパルスレーザ光の出射タイミングに応じて、XYZθステージ29は、所定ピッチ距離ずつX方向並びにY方向にステップ移動されて、被処理体32の照射領域がシフトされる。このようにして、アニールが繰り返されて、基板2上の非晶質シリコン薄膜4の照射領域が順次結晶化されて、所定の大きさもしくはシリコン薄膜全体に渡って結晶化領域が形成される。このようにして、例えば一辺が1mを超えるような大面積LCD基板上の非晶質シリコン薄膜の非晶質シリコンを、多結晶シリコンへと結晶化することが可能である。前記照射領域をシフトさせるためには、被処理体32とこれに入射するレーザ光とが、被処理体32の面に沿う方向(X,Y方向)に相対的に移動させることができれば、どのような方法および手段を採用しても良い。   Laser light 15 having a wavelength of 248 nm and a rectangular cross section emitted from the KrF excimer laser oscillator 21 is divided into a divergent beam by a homogenizer 22. Note that the pulse duration of one shot is 30 nanoseconds. Each central beam of the split beam is focused on the center (irradiation region) of the mask 27 by the first condenser lens 23. Since each laser beam is slightly divergent, 27 Illuminate the entire surface. All the light beam groups 25 that have exited the divided minute emission areas irradiate all points on the mask 27, so that even if there is in-plane fluctuations in the light intensity on the laser emission surface, The strength becomes uniform. Then, the central ray of the ray group that has passed through each region of the mask 27, that is, the divergent ray group that has passed through the lens pair in the central portion of the homogenizer 22 is incident on the second condenser lens 26 disposed near the mask 27. Then, it is emitted as a parallel light beam having a uniform light intensity. This parallel light beam passes through the telecentric reduction lens 28 and enters the workpiece 32 that is aligned and placed on the XYZθ stage 29 perpendicularly. Then, according to the emission timing of the pulse laser beam from the laser oscillator 21, the XYZθ stage 29 is stepped by a predetermined pitch distance in the X direction and the Y direction, and the irradiation area of the object to be processed 32 is shifted. In this manner, annealing is repeated, and the irradiated region of the amorphous silicon thin film 4 on the substrate 2 is sequentially crystallized, so that a crystallized region is formed over a predetermined size or the entire silicon thin film. In this way, it is possible to crystallize amorphous silicon of an amorphous silicon thin film on a large area LCD substrate having a side exceeding 1 m, for example, into polycrystalline silicon. In order to shift the irradiation region, any object 32 and laser light incident thereon can be moved relative to each other in the direction along the surface of the object 32 (X and Y directions). Such methods and means may be employed.

上記構成の装置では、前記マスク27の同一箇所を通過した光線群は被処理体(詳しくは非晶質シリコン薄膜4)の面一点に集められる。即ち、マスク27の縮小像が、均一な光強度で非晶質シリコン薄膜4の上面に投影される。このときの非晶質シリコン薄膜4の上面の任意の点を照射する光線群は、中心光線を含めて分割された光線から作られている。或る光線と中心光線のなす角度は、ホモジナイザ22の幾何学的形状で決まる角度、すなわちマスク27での当該光線と中心光線とが作る角の角度に、テレセントリック型レンズ28の倍率を掛けた値になる。被処理体32に近接配置された位相シフタ6は、分割された光線群にそれぞれ独立にフレネル回折を起こさせる。これら回折パターンは、非晶質シリコン薄膜4の上面で重畳されるので、非晶質シリコン薄膜4の上面の光強度分布には、位相シフタ6のパラメータ(被処理体32と位相シフタ6との間隔d、位相差θ)だけではなく、位相シフタ6に入射する光線群の広がり量(ε)や、光線間の干渉性が複雑に関係する。   In the apparatus having the above-described configuration, a group of light beams that have passed through the same portion of the mask 27 are collected on one surface of the object to be processed (specifically, the amorphous silicon thin film 4). That is, a reduced image of the mask 27 is projected on the upper surface of the amorphous silicon thin film 4 with uniform light intensity. At this time, a light beam group for irradiating an arbitrary point on the upper surface of the amorphous silicon thin film 4 is made up of light beams divided including the central light beam. The angle formed by a certain light beam and the central light beam is a value determined by multiplying the magnification of the telecentric lens 28 by the angle determined by the geometric shape of the homogenizer 22, that is, the angle formed by the light beam and the central light beam on the mask 27. become. The phase shifter 6 arranged close to the object to be processed 32 causes Fresnel diffraction to occur independently for each of the divided light beam groups. Since these diffraction patterns are superimposed on the upper surface of the amorphous silicon thin film 4, the light intensity distribution on the upper surface of the amorphous silicon thin film 4 has parameters of the phase shifter 6 (the object 32 and the phase shifter 6 In addition to the distance d and the phase difference θ), the spread amount (ε) of the light beam incident on the phase shifter 6 and the coherence between the light beams are complicatedly related.

プロキシミティ法によるレーザアニールの場合にも、位相シフタのL&S間隔(ライン型の位相シフタ)あるいはドット配列の周期(ドット型の位相シフタ)は、前に説明した理由により、6ないし20μmの範囲に設定してある。   Even in the case of laser annealing by proximity method, the L & S interval of the phase shifter (line type phase shifter) or the period of the dot arrangement (dot type phase shifter) is in the range of 6 to 20 μm for the reason described above. It is set.

プロジェクション法によるレーザアニールの場合には、位相シフタのL&S間隔あるいはドット配列の周期と縮小レンズ28の倍率とを掛けた値が、6ないし20μmの範囲であることが望ましい。プロジェクション法を用いると、XYZθステージ29により被処理体32をステップ移動させるのが比較的簡単であり大量生産のプロセスとしては有効である。位相差は必ずしも180°である必要はなく、また位相シフトパターンも必ずしもL&Sである必要はなく、V型の繰り返しとなるレーザ光強度分布を実現できる位相差、位相シフトパターンであればよい。またレーザアニールの際の膜構造は、シリコン薄膜がレーザ光を吸収して溶融するときに、シリコン薄膜中に熱を保持するため、およびシリコン薄膜からの熱拡散により急激に基板を熱することのないように、上面と下面とを絶縁性の膜で被覆しておくのが好ましく、この例では、このために、非晶質半導体薄膜4の上面にキャップ層5が、また下面にバッファ層3が夫々形成されている。   In the case of laser annealing by the projection method, it is desirable that the value obtained by multiplying the L & S interval of the phase shifter or the dot array period by the magnification of the reduction lens 28 is in the range of 6 to 20 μm. When the projection method is used, it is relatively easy to move the workpiece 32 stepwise by the XYZθ stage 29, which is effective as a mass production process. The phase difference does not necessarily need to be 180 °, and the phase shift pattern does not necessarily need to be L & S, and any phase difference and phase shift pattern that can realize a V-type repetitive laser beam intensity distribution may be used. Also, the film structure during laser annealing is such that when the silicon thin film absorbs laser light and melts, heat is retained in the silicon thin film, and the substrate is heated suddenly by thermal diffusion from the silicon thin film. In this example, the cap layer 5 is formed on the upper surface of the amorphous semiconductor thin film 4 and the buffer layer 3 is formed on the lower surface. Are formed respectively.

第2の実施の形態
図10に示すレーザアニール装置40は、図9に示すプロキシミティ型の装置とは異なり、位相シフタ51をマスク27の付近に配置し、位相シフタ51の像を被処理体32に結像させるようにした光学系を使用している。即ち、この光学系は、位相シフタ6を被処理体32の表面に投影した光学系で共役関係にある。また、位相シフタは、図2に示すドットパターン段差を配置しドット型の位相シフタ51を用いた。その他は図9の装置と実質的に同じであので、図9と同一部分は同一符号を付し、その詳細な説明は重複するので省略する。
Second Embodiment A laser annealing apparatus 40 shown in FIG. 10 differs from the proximity type apparatus shown in FIG. 9 in that a phase shifter 51 is arranged near the mask 27 and an image of the phase shifter 51 is processed. An optical system adapted to form an image on 32 is used. That is, this optical system is conjugate with an optical system in which the phase shifter 6 is projected onto the surface of the workpiece 32. As the phase shifter, the dot pattern step shown in FIG. 2 is arranged and the dot type phase shifter 51 is used. The other parts are substantially the same as those of the apparatus of FIG. 9, and the same parts as those of FIG.

実施例1
本実施例1においては、図9に示すプロキシミティ方式の光学系を用い、また図1で示したライン型の位相シフタ6を用いた。この位相シフタ6のL&S間隔は10μm、段差深さtを248nmとした(位相差は180°)。
Example 1
In the first embodiment, the proximity optical system shown in FIG. 9 is used, and the line type phase shifter 6 shown in FIG. 1 is used. The L & S interval of the phase shifter 6 was 10 μm, and the step depth t was 248 nm (phase difference was 180 °).

結晶化の条件として、試料としての被処理体32の膜構造(キャップ層5/非晶質半導体薄膜(シリコン薄膜)4/バッファ層3/基板2)は、SiO(300nm)/a-Si(100nm)/SiO(1000nm)/ガラス基板とした。平均のレーザフルエンスは980mJ/cmとした。基板上面と位相シフタ6との間隔dは300μmとした。レーザ光は、波長248nmのKrFエキシマレーザ光で、1ショットのパルス継続時間は30ナノ秒とした。 As a crystallization condition, the film structure of the object to be processed 32 as a sample (cap layer 5 / amorphous semiconductor thin film (silicon thin film) 4 / buffer layer 3 / substrate 2) is SiO 2 (300 nm) / a-Si. (100 nm) / SiO 2 (1000 nm) / glass substrate. The average laser fluence was 980 mJ / cm 2 . The distance d between the upper surface of the substrate and the phase shifter 6 was 300 μm. The laser beam was a KrF excimer laser beam with a wavelength of 248 nm, and the pulse duration of one shot was 30 nanoseconds.

エキシマレーザ発信器21から射出されたレーザ光は、ホモジナイザ22と2つのレンズ23,26とにより強度が均一となり、位相シフタ6により変調されて、図1の(d)に示すように、V型の繰り返しの光強度分布を有して被処理体32を照射する。   The laser light emitted from the excimer laser transmitter 21 has a uniform intensity by the homogenizer 22 and the two lenses 23 and 26, and is modulated by the phase shifter 6 to form a V type as shown in FIG. The object 32 is irradiated with the repeated light intensity distribution.

図11は、本実施例1で得られた結晶組織の配向性を膜面の法線方向と結晶粒の成長方向と、結晶粒の幅方向(結晶粒の成長方向に直行する方向)とについて、図7と同様に、EBSPにより解析した逆極点図の簡略図である。このEBSPの解析は、配向性がわかるように、粒幅方向に長く領域指定して、多くの結晶粒が入るようにした。各方向の逆極点図からは、ハッチングで示す領域の偏りで判るように、結晶成長方向が{100}に配向していることがわかる。   FIG. 11 shows the orientation of the crystal structure obtained in Example 1 with respect to the normal direction of the film surface, the crystal grain growth direction, and the crystal grain width direction (direction perpendicular to the crystal grain growth direction). FIG. 8 is a simplified diagram of an inverted pole figure analyzed by EBSP, as in FIG. 7. In this EBSP analysis, a region was specified long in the grain width direction so that orientation could be understood, so that many crystal grains entered. From the inverse pole figure in each direction, it can be seen that the crystal growth direction is oriented to {100}, as can be seen from the deviation of the area indicated by hatching.

実施例2
図10に示す第2の実施の形態の装置を使用して結晶化の試験を以下のようにして行った。この実証試験の結晶化の条件として、試料としての被処理体32の膜構造(キャップ層5/非晶質半導体薄膜4/バッファ層3/基板2)は、SiO(300nm)/a-Si/SiO(1000nm)/ガラス基板として、a-Si層の膜厚を30,50,100,200nmと変化させた。尚、テレセントリック縮小レンズ28は、1/5倍のものを使用したので、位相シフタ51のパターンは、非処理体32上で1/5のパターンに変換された。
Example 2
The crystallization test was performed as follows using the apparatus of the second embodiment shown in FIG. As a condition for crystallization in this demonstration test, the film structure (cap layer 5 / amorphous semiconductor thin film 4 / buffer layer 3 / substrate 2) of the workpiece 32 as a sample is SiO 2 (300 nm) / a-Si. As a / SiO 2 (1000 nm) / glass substrate, the thickness of the a-Si layer was changed to 30, 50, 100, and 200 nm. Since the telecentric reduction lens 28 having a magnification of 1/5 was used, the pattern of the phase shifter 51 was converted to a 1/5 pattern on the non-processing body 32.

エキシマレーザ発信器21から射出されたレーザ光は、ホモジナイザ22により強度が均一となり、位相シフタ51により変調されて、図2の(d)に示すように、V型の繰り返しの光強度分布を有して被処理体32を照射する。尚、位相シフタ51としては、結晶粒の粒長が5μmと10μmの横方向成長粒で夫々照射膜面を充填するように、V型光強度分布の周期が10μmと20μmとなるようにドット段差の周期を設定している2種類ものを使用した。また、位相シフタ51の位相差は180゜とした。非晶質半導体薄膜4(a-Si層)の膜厚は、夫々30,50,100,200nmにし、夫々に対して、照射するレーザフルエンスは、820,920,1040,1280mJ/cmとした。また、レーザ光は、波長が248nmのKrFエキシマレーザ光で、1ショットのパルス継続時間を30ナノ秒とした。 The laser light emitted from the excimer laser transmitter 21 has a uniform intensity by the homogenizer 22, is modulated by the phase shifter 51, and has a V-type repetitive light intensity distribution as shown in FIG. Then, the workpiece 32 is irradiated. The phase shifter 51 has a dot step so that the period of the V-type light intensity distribution is 10 μm and 20 μm so that the irradiation film surface is filled with laterally grown grains having crystal grain lengths of 5 μm and 10 μm, respectively. Two types having a set period were used. The phase shift of the phase shifter 51 was 180 °. The film thickness of the amorphous semiconductor thin film 4 (a-Si layer) is 30, 50, 100, and 200 nm, and the laser fluence to be irradiated is 820, 920, 1040, and 1280 mJ / cm 2 , respectively. . The laser beam was a KrF excimer laser beam with a wavelength of 248 nm, and the pulse duration of one shot was set to 30 nanoseconds.

上記条件で、膜厚が、夫々30,50,100,200nmの4つの非晶質半導体薄膜4の結晶化を果たし、得られた結晶を解析した。この結果は、前に説明した図7に示してある。この図から、シリコン薄膜の厚さと光強度分布の周期との組み合わせが、100nmと5μm、50nmと10μm、並びに50nmと5μmの場合には、夫々結晶粒の成長方向が{100}に配向していることが判る。また、膜厚が30nmでは、光強度分布の周期がいずれの場合でも、結晶粒の成長方向は{110}に配向していることが判る。このとき膜面の法線方向は{110}にはなりにくく、成長方向と垂直な粒幅方向は{100}になりにくい。これは図5、図8、図8で説明した結晶化過程を経ることによる。   Under the above conditions, four amorphous semiconductor thin films 4 having film thicknesses of 30, 50, 100, and 200 nm were crystallized, and the obtained crystals were analyzed. The result is shown in FIG. 7 described above. From this figure, when the combination of the thickness of the silicon thin film and the period of the light intensity distribution is 100 nm and 5 μm, 50 nm and 10 μm, and 50 nm and 5 μm, the growth direction of the crystal grains is oriented to {100}, respectively. I know that. It can also be seen that when the film thickness is 30 nm, the growth direction of the crystal grains is oriented in {110} regardless of the period of the light intensity distribution. At this time, the normal direction of the film surface is unlikely to be {110}, and the grain width direction perpendicular to the growth direction is unlikely to be {100}. This is due to the crystallization process described with reference to FIGS.

実施例3
本実施例3においては、図10のプロジェクション方式の光学系を用いた。ただし、位相シフタ51は、ドット配列の周期が50μm、段差深さtが83nm(位相差は60°)のものを使用した。
Example 3
In Example 3, the projection type optical system shown in FIG. 10 was used. However, the phase shifter 51 having a dot arrangement period of 50 μm and a step depth t of 83 nm (a phase difference of 60 °) was used.

結晶化の条件として、試料の膜構造は、SiO(300nm)/a-Si(100nm)/SiO(1000nm)/ガラス基板とした。光強度分布のトップ位置(極大強度位置)のレーザフルエンスは1040mJ/cmとした。テレセントリック縮小レンズの倍率は1/5とした。レーザ光は、波長248nmのKrFエキシマレーザ光で、1ショットのパルス継続時間は30ナノ秒とした。 As a crystallization condition, the film structure of the sample was SiO 2 (300 nm) / a-Si (100 nm) / SiO 2 (1000 nm) / glass substrate. The laser fluence at the top position (maximum intensity position) of the light intensity distribution was 1040 mJ / cm 2 . The magnification of the telecentric reduction lens was 1/5. The laser beam was a KrF excimer laser beam with a wavelength of 248 nm, and the pulse duration of one shot was 30 nanoseconds.

図12は、本実施例3で得られた結晶組織の配向性を示す逆極点図を示している。EBSPの解析は配向性がわかるように、粒幅方向に長く領域指定して、多くの結晶粒が入るようにした。各方向の逆極点図からは、結晶成長方向が{100}に配向していることがわかる。また膜面の法線方向は{111}にはなりにくく、{100}から{110}への回転軸を回転する際に得られる結晶方位に配向していることが判る。しかし、成長方向と垂直な粒幅方向の配向ははっきりとは見られない。   FIG. 12 shows an inverted pole figure showing the orientation of the crystal structure obtained in Example 3. In the EBSP analysis, a region was specified long in the grain width direction so that orientation could be understood, so that many crystal grains entered. From the reverse pole figure in each direction, it can be seen that the crystal growth direction is oriented in {100}. It can also be seen that the normal direction of the film surface is unlikely to be {111}, and is oriented in the crystal orientation obtained when the rotation axis from {100} to {110} is rotated. However, the orientation in the grain width direction perpendicular to the growth direction is not clearly seen.

実施例4
本実施例4においても、図10のプロジェクション方式の光学系を用い、テレセントリック縮小レンズの倍率は1/5とし、位相シフタ51との組合せによりV型光強度分布の周期が20μmとなるようにした。位相シフタ51は、段差深さtを83nm(位相差は60°)とした。
Example 4
Also in the fourth embodiment, the projection type optical system of FIG. 10 is used, the magnification of the telecentric reduction lens is set to 1/5, and the period of the V-type light intensity distribution is set to 20 μm in combination with the phase shifter 51. . The phase shifter 51 has a step depth t of 83 nm (phase difference is 60 °).

結晶化の条件として、試料の膜構造は、SiO(300nm)/a-Si(50nm)/SiO(1000nm)/ガラス基板とした。光強度分布のトップ位置(極大光強度位置)のレーザフルエンスは920mJ/cmとした。レーザ光は波長248nmのKrFエキシマレーザ光で、1ショットのパルス継続時間は30ナノ秒とした。 As a crystallization condition, the film structure of the sample was SiO 2 (300 nm) / a-Si (50 nm) / SiO 2 (1000 nm) / glass substrate. The laser fluence at the top position (maximum light intensity position) of the light intensity distribution was 920 mJ / cm 2 . The laser beam was a KrF excimer laser beam with a wavelength of 248 nm, and the pulse duration of one shot was 30 nanoseconds.

図13は、本実施例4で得られた結晶組織の配向性を示す逆極点図である。EBSPの解析は配向性がわかるように、粒幅方向に長く領域指定して、多くの結晶粒が入るようにした。各方向の逆極点図から、結晶成長方向が{100}に配向していることがわかる。また膜面の法線方向は{111}にはなりにくく、{100}から{110}への回転軸を回転する際に得られる結晶方位に配向していることが判る。尚、成長方向と垂直な粒幅方向ははっきりとした配向は見られない。   FIG. 13 is an inverted pole figure showing the orientation of the crystal structure obtained in Example 4. In the EBSP analysis, a region was specified long in the grain width direction so that orientation could be understood, so that many crystal grains entered. From the inverse pole figure of each direction, it can be seen that the crystal growth direction is oriented to {100}. It can also be seen that the normal direction of the film surface is unlikely to be {111}, and is oriented in the crystal orientation obtained when the rotation axis from {100} to {110} is rotated. Note that no clear orientation is observed in the grain width direction perpendicular to the growth direction.

第3の実施の形態
次に、図14の(a)ないし(d)を参照して、ボトムゲート構造の薄膜トランジスタをその製造方法と共に説明する。なお、本実施の形態では、便宜上Nチャネル型の薄膜トランジスタの製造方法について説明するが、Pチャネル型でも不純物種(ドーパント種)を変えるだけで他は実質的に同じである。尚、図では、1つのトランジスタを形成するように示されているが、実際には、多数のトランジスタが一度に同一の絶縁基板上に形成されるのが一般的である。
Third embodiment
Next, with reference to FIGS. 14A to 14D, a thin film transistor having a bottom gate structure will be described together with a manufacturing method thereof. Note that although a manufacturing method of an N-channel thin film transistor is described in this embodiment for convenience, the P-channel type is substantially the same except that the impurity species (dopant species) are changed. In the drawing, one transistor is shown to be formed. However, in practice, a large number of transistors are generally formed on the same insulating substrate at one time.

図14の(a)に示すように、XYZθステージ29(図9並びに10)の上に支持されたガラスなどの透明材料からなる絶縁基板2の上に、Al,Ta,Mo,W,Cr,Cu又はこれらの合金からなる金属膜を100ないし300nmの厚みで形成し、パターニングしてゲート電極101に加工する。   As shown in FIG. 14A, on the insulating substrate 2 made of a transparent material such as glass supported on an XYZθ stage 29 (FIGS. 9 and 10), Al, Ta, Mo, W, Cr, A metal film made of Cu or an alloy thereof is formed to a thickness of 100 to 300 nm, patterned, and processed into the gate electrode 101.

次いで、図14の(b)に示すように、ゲート電極101の上を含む絶縁基板2の上に、ゲート絶縁膜102,103を順次形成する。本実施形態のゲート絶縁膜102,103は、ゲート窒化膜(SiNx )/ゲート酸化膜(SiO )の二層構造としている。下層のゲート窒化膜102は、SiH ガスとNH ガスの混合物を原料気体として用い、プラズマCVD法(PE-CVD法)で50nmの厚みに成膜する。なお、プラズマCVDに代えて常圧CVDあるいは減圧CVD等他の方法を用いてもよい。 Next, as illustrated in FIG. 14B, gate insulating films 102 and 103 are sequentially formed on the insulating substrate 2 including the gate electrode 101. The gate insulating films 102 and 103 of this embodiment have a two-layer structure of gate nitride film (SiN x ) / gate oxide film (SiO 2 ). The lower gate nitride film 102 is formed to a thickness of 50 nm by a plasma CVD method (PE-CVD method) using a mixture of SiH 4 gas and NH 3 gas as a source gas. Note that other methods such as atmospheric pressure CVD or reduced pressure CVD may be used instead of plasma CVD.

前記ゲート窒化膜102の成膜に引き続き、連続して、上層のゲート酸化膜103を約200nmの厚みで成膜する。さらに、ゲート酸化膜103の上に、連続的に非晶質シリコン薄膜4を100nmの厚みで成膜する。この成膜後に、550℃の温度で窒素雰囲気中での2時間程度の加熱処理により脱水素アニールし、非晶質半導体薄膜4に含まれる水素を放出させる。そして、この非晶質シリコン薄膜4の上に、SiOからなるキャップ膜5を300nmの厚みで成膜する。 Following the formation of the gate nitride film 102, an upper gate oxide film 103 is formed to a thickness of about 200 nm continuously. Further, an amorphous silicon thin film 4 is continuously formed with a thickness of 100 nm on the gate oxide film 103. After this film formation, dehydrogenation annealing is performed by heat treatment for about 2 hours in a nitrogen atmosphere at a temperature of 550 ° C., and hydrogen contained in the amorphous semiconductor thin film 4 is released. Then, a cap film 5 made of SiO 2 is formed on the amorphous silicon thin film 4 with a thickness of 300 nm.

尚、前記二層構造のゲート絶縁膜102,103と、非晶質シリコン薄膜4と、キャップ膜5とは、成膜チャンバの真空系を破らず同一のチャンバで、処理ガスを代えて連続して成膜することが好ましい。   The two-layered gate insulating films 102 and 103, the amorphous silicon thin film 4 and the cap film 5 are continuously formed in the same chamber without changing the processing gas without breaking the vacuum system of the film forming chamber. It is preferable to form a film.

次に、図14の(b)に示すように、例えば、前記実施の形態1並びに2で説明した結晶化装置を使用して、レーザ光25を非晶質半導体薄膜4に照射して、非晶質半導体薄膜4を以下のようにして結晶化する。このときのレーザ光25としては例えば、波長が248nmのKrFエキシマレーザビームを用いることが好ましいが、これに限定されることはない。そして、レーザ光25の非晶質半導体薄膜4への照射領域を調整した後に、照射領域に位相シフタの周期的なパターンを転写可能なようにレーザ光25の焦点を合わせて照射し、さらに重複しないように、XYZθステージをX方向とY方向とに間欠的に移動させることにより、照射領域をずらして繰り返し照射して、所定の大きさの領域を結晶化する。   Next, as shown in FIG. 14B, the amorphous semiconductor thin film 4 is irradiated with the laser beam 25 using the crystallization apparatus described in the first and second embodiments, for example. The crystalline semiconductor thin film 4 is crystallized as follows. As the laser beam 25 at this time, for example, a KrF excimer laser beam having a wavelength of 248 nm is preferably used, but is not limited thereto. Then, after adjusting the irradiation region of the laser light 25 to the amorphous semiconductor thin film 4, the laser light 25 is focused and irradiated so that the periodic pattern of the phase shifter can be transferred to the irradiation region, and further overlapped. In order to prevent this, the XYZθ stage is moved intermittently in the X direction and the Y direction, so that the irradiation region is shifted and repeatedly irradiated to crystallize a region of a predetermined size.

次いで、キャップ絶縁膜5をエッチング法により剥離すると共に、前記結晶化された半導体薄膜4(以後、多結晶半導体薄膜105と称する)を、図14の(c)に示すように、パターンニングする。そして、薄膜トランジスタのVthを制御する目的で、Vthイオンインプランテーションを行なう。この実施の形態では、Bをドーズ量が5×1011ないし4×1012/cm 程度となるように、多結晶半導体薄膜105中にイオン注入(矢印104で示されている)する。このVthイオンインプランテーションでは、例えば、10KeVで加速されたイオンビームを用いる。 Next, the cap insulating film 5 is peeled off by an etching method, and the crystallized semiconductor thin film 4 (hereinafter referred to as a polycrystalline semiconductor thin film 105) is patterned as shown in FIG. Then, Vth ion implantation is performed for the purpose of controlling Vth of the thin film transistor. In this embodiment, B + is ion-implanted (indicated by an arrow 104) into the polycrystalline semiconductor thin film 105 so that the dose amount is about 5 × 10 11 to 4 × 10 12 / cm 2 . In this Vth ion implantation, for example, an ion beam accelerated at 10 KeV is used.

続いて、多結晶半導体薄膜105の上に、プラズマCVD法でSiO 層を約100nmないし300nmの厚みで形成する。本例では、この層は、シランガスSH と酸素ガスとをプラズマ分解してSiO を堆積させることにより形成している。このようにして成膜されたSiO 層を所定の形状にパターニングして、図14の(c)に示されるように、ストッパ膜106に加工する。この場合、裏面露光技術を用いて後で形成されるゲート電極101(図14の(d))と整合する様にストッパ膜106をパターニングしている。この結果、多結晶半導体薄膜105は、ストッパ膜106の直下に位置する部分が、チャネル領域Chとして保護され、他の部分の上面は露出している。前述した様に、チャネル領域Chには予めVthイオンインプランテーションによりBイオンが比較的低ドーズ量で注入されている。続いて、ストッパ膜106をマスクとして、イオンドーピングにより不純物(ここではPイオン)を半導体薄膜105に注入し、ストッパ膜106の両側にLDD領域を形成する。この時のドーズ量は、例えば、5×1012ないし1×1013/cm とし、加速電圧は、例えば10KeVとしている。 Subsequently, an SiO 2 layer having a thickness of about 100 nm to 300 nm is formed on the polycrystalline semiconductor thin film 105 by plasma CVD. In this example, this layer is formed by plasma decomposition of silane gas SH 4 and oxygen gas to deposit SiO 2 . The SiO 2 layer thus formed is patterned into a predetermined shape and processed into a stopper film 106 as shown in FIG. In this case, the stopper film 106 is patterned so as to be aligned with the gate electrode 101 (FIG. 14D) to be formed later by using the back exposure technique. As a result, the portion of the polycrystalline semiconductor thin film 105 located immediately below the stopper film 106 is protected as the channel region Ch, and the upper surface of the other portion is exposed. As described above, B + ions are implanted in the channel region Ch in advance at a relatively low dose by Vth ion implantation. Subsequently, using the stopper film 106 as a mask, impurities (here, P + ions) are implanted into the semiconductor thin film 105 by ion doping to form LDD regions on both sides of the stopper film 106. The dose amount at this time is, for example, 5 × 10 12 to 1 × 10 13 / cm 2 , and the acceleration voltage is, for example, 10 KeV.

さらに、ストッパ膜106及びその両側のLDD領域を被覆するようにパターンニングされたフォトレジストを形成した後、これをマスクとして、不純物(ここではPイオン)を高濃度で半導体薄膜105注入して、ソース領域S及びドレイン領域Dを形成する。この不純物注入は、種々の方法が適用できるが、ここではイオンドーピング(イオンシャワー)を用いている。この方法は、質量分離を掛けることなく電界加速で不純物を注入するものであり、本実施例では1×1015/cm 程度のドーズ量で不純物を、10KeVの加速電圧を使用して、注入し、ソース領域S及びドレイン領域Dを形成している。尚、図示しないが、Pチャネルの薄膜トランジスタを形成する場合には、Nチャネル型薄膜トランジスタの領域をフォトレジストで被覆した後、不純物をPイオンからBイオンに切り換えドーズ量1×1015/cm 程度でイオンドーピングすればよい。尚、ここでは質量分離型のイオンインプランテーション装置を用いて不純物を注入してもよい。 Further, after forming a photoresist patterned so as to cover the stopper film 106 and the LDD regions on both sides thereof, the semiconductor thin film 105 is implanted with a high concentration of impurities (here, P + ions) using this as a mask. The source region S and the drain region D are formed. Various methods can be applied to the impurity implantation, but ion doping (ion shower) is used here. In this method, impurities are implanted by electric field acceleration without applying mass separation. In this embodiment, the impurities are implanted at a dose of about 1 × 10 15 / cm 2 by using an acceleration voltage of 10 KeV. Thus, a source region S and a drain region D are formed. Although not shown, in the case of forming a P-channel thin film transistor, after covering the region of the N-channel thin film transistor with a photoresist, the impurity is switched from P + ions to B + ions, and the dosage is 1 × 10 15 / cm. Ion doping may be performed at about 2 . Here, impurities may be implanted using a mass separation type ion implantation apparatus.

この後、紫外線ランプ(図示せず)からの紫外線104により熱を加えるRTA(急速熱アニール)により、多結晶半導体薄膜105に注入された不純物を活性化する。これに代えて、エキシマレーザを用いたレーザ活性化アニール(ELA)を行なっても良い。この後、半導体薄膜105とストッパ膜106の不要な部分を同時にパターニングし、素子領域毎に薄膜トランジスタを分離する。   Thereafter, the impurities implanted into the polycrystalline semiconductor thin film 105 are activated by RTA (rapid thermal annealing) in which heat is applied by ultraviolet rays 104 from an ultraviolet lamp (not shown). Instead, laser activation annealing (ELA) using an excimer laser may be performed. Thereafter, unnecessary portions of the semiconductor thin film 105 and the stopper film 106 are simultaneously patterned to separate the thin film transistors for each element region.

最後に、図14の(d)に示すように、層間絶縁膜107として、SiO膜 を約100ないし200nmの厚みで成膜する。この層間絶縁膜107の上に、パシベーション膜108として、SiNx をプラズマCVD法で約200ないし400nm成膜する。次に、真空雰囲気(窒素ガス又はフォーミングガス中でも良い)下で350ないし400℃程度の温度で1時間加熱処理し、層間絶縁膜107に含まれる水素原子を半導体薄膜105中に拡散させる。この後、コンタクトホールを、層間絶縁膜107並びにパシベーション膜108に開口させ、さらに、Mo,Alなどを100ないし200nmの厚みでスパッタした後、所定の形状にパターニングして配線電極109を形成して、薄膜トランジスタ112を完成させる。さらに、アクリル樹脂からなる平坦化層110を、配線電極109を含むパシベーション膜108上に1μm程度の厚みで塗布し、これら層間絶縁膜107、パシベーション膜108並びに平坦化層110に連続したコンタクトホールを形成する。 Finally, as shown in FIG. 14D, a SiO 2 film having a thickness of about 100 to 200 nm is formed as the interlayer insulating film 107. On the interlayer insulating film 107, as a passivation film 108, SiN x is formed to a thickness of about 200 to 400 nm by plasma CVD. Next, heat treatment is performed in a vacuum atmosphere (which may be nitrogen gas or forming gas) at a temperature of about 350 to 400 ° C. for 1 hour to diffuse hydrogen atoms contained in the interlayer insulating film 107 into the semiconductor thin film 105. Thereafter, contact holes are opened in the interlayer insulating film 107 and the passivation film 108, and Mo, Al, etc. are sputtered to a thickness of 100 to 200 nm, and then patterned into a predetermined shape to form wiring electrodes 109. Then, the thin film transistor 112 is completed. Further, a planarizing layer 110 made of acrylic resin is applied on the passivation film 108 including the wiring electrode 109 with a thickness of about 1 μm, and contact holes that are continuous to the interlayer insulating film 107, the passivation film 108, and the planarizing layer 110 are formed. Form.

次に、平坦化層110の上にITOなどからなる透明導電膜をスパッタした後、所定の形状にパターニングして画素電極111に加工する。   Next, a transparent conductive film made of ITO or the like is sputtered on the planarizing layer 110 and then patterned into a predetermined shape to be processed into the pixel electrode 111.

以上のような方法で、絶縁基板2上に形成されたゲート電極101と、このゲート電極の上に設けられたゲート絶縁膜102,103と、ソース領域S、ドレイン領域D、並びにチャネル領域Chを含み、前記ゲート絶縁膜を介して、前記ゲート電極を覆うように設けられた結晶化半導体薄膜とを具備するボトムゲート型の薄膜トランジスタが形成される。このようなトランジスタでは、前記結晶化半導体薄膜の結晶組織が、結晶成長方向に{100}配向したほぼ三角形の結晶粒の周期的な配列からなり、かつ結晶成長方向{100}が電流の方向となるように前記チャネル領域Chと、ソース領域Sと、ドレイン領域Dとが配置されている。   With the above method, the gate electrode 101 formed on the insulating substrate 2, the gate insulating films 102 and 103 provided on the gate electrode, the source region S, the drain region D, and the channel region Ch are formed. In addition, a bottom-gate thin film transistor including a crystallized semiconductor thin film provided to cover the gate electrode through the gate insulating film is formed. In such a transistor, the crystallographic structure of the crystallized semiconductor thin film is composed of a periodic array of substantially triangular crystal grains {100} oriented in the crystal growth direction, and the crystal growth direction {100} is the current direction. The channel region Ch, the source region S, and the drain region D are arranged so as to be.

第4の実施の形態
次に、トップゲート構造の薄膜トランジスタをその製造方法と共に図15の(a)ないし(c)を参照して説明する。
Fourth Embodiment Next, a thin film transistor having a top gate structure will be described together with a manufacturing method thereof with reference to FIGS.

先ず図15の(a)に示すように、透明の絶縁基板2の上にバッファ層となる二層構造の下地膜121,122をプラズマCVD法により順次成膜する。このときの一層目の下地膜121は、SiNx からなり、その膜厚は100ないし500nmである。また、二層目の下地膜122は、SiO からなり、その膜厚は同じく100nmないし500nmである。この下地膜122の上に、非晶質シリコンからなる半導体薄膜4を50nmの厚みでプラズマCVD法もしくはLPCVD法により成膜する。さらに、この半導体薄膜4の上に、SiOからなるキャップ膜5を、300nmの厚みで成膜する。前記半導体薄膜4の成膜にプラズマCVD法を用いた場合には、膜中の水素を脱離させるために、窒素雰囲気中で400ないし450℃の条件で1時間程度アニールする。 First, as shown in FIG. 15 (a), base films 121 and 122 having a two-layer structure serving as a buffer layer are sequentially formed on a transparent insulating substrate 2 by a plasma CVD method. At this time, the first underlayer 121 is made of SiN x and has a thickness of 100 to 500 nm. Further, the second underlayer 122 is made of SiO 2 and has a thickness of 100 nm to 500 nm. On the base film 122, the semiconductor thin film 4 made of amorphous silicon is formed with a thickness of 50 nm by plasma CVD or LPCVD. Further, a cap film 5 made of SiO 2 is formed on the semiconductor thin film 4 with a thickness of 300 nm. When the plasma CVD method is used for forming the semiconductor thin film 4, annealing is performed for about 1 hour in a nitrogen atmosphere at 400 to 450 ° C. in order to desorb hydrogen in the film.

次に、前記第3の実施の形態で使用した結晶化方法を利用して、非晶質半導体薄膜4を結晶化する。このときには、レーザ光25の照射領域を調整した後、照射領域に位相シフタの周期的なパターンの配列を転写可能なようにレーザ光25の焦点を合わせて照射し、さらに重複しないように領域をずらして繰り返し照射して、所定の面積を結晶化する(この結晶化された非晶質半導体薄膜4は、以下では、多結晶半導薄膜105(図15の(b)に示されている)として説明する)。   Next, the amorphous semiconductor thin film 4 is crystallized using the crystallization method used in the third embodiment. At this time, after adjusting the irradiation area of the laser beam 25, the laser beam 25 is focused and irradiated so that the arrangement of the periodic pattern of the phase shifter can be transferred to the irradiation area. Repetitively irradiating and crystallizing a predetermined area (this crystallized amorphous semiconductor thin film 4 is a polycrystalline semiconductor thin film 105 (shown in FIG. 15B) below) As described).

続いて、キャップ膜5をエッチング等の方法で非晶質半導体薄膜4上から剥離する。ここで必要ならば、前記実施の形態と同様に、Vthイオンインプランテーションを行ない、Bイオンを、例えば、ドーズ量5×1011ないし4×1012/cm 程度で多結晶半導薄膜105中に注入する。この場合の加速電圧は10KeV程度である。 Subsequently, the cap film 5 is peeled off from the amorphous semiconductor thin film 4 by a method such as etching. If necessary, Vth ion implantation is performed in the same manner as in the above-described embodiment, and B + ions are formed at a dose of about 5 × 10 11 to 4 × 10 12 / cm 2 , for example. Inject into. The acceleration voltage in this case is about 10 KeV.

続いて、図15の(b)に示すように、多結晶半導薄膜105をアイランド状にパターニングする。次に、この多結晶半導薄膜105を含む下地膜122の上に、プラズマCVD法、常圧CVD法、減圧CVD法、ECR−CVD法、スパッタ法などでSiO を100ないし400nm成長させて、ゲート絶縁膜103を形成する。この実施の形態では、ゲート絶縁膜103の厚みを100nmにしている。 Subsequently, as shown in FIG. 15B, the polycrystalline semiconductor thin film 105 is patterned into an island shape. Next, SiO 2 is grown to 100 to 400 nm on the base film 122 including the polycrystalline semiconductor thin film 105 by plasma CVD method, atmospheric pressure CVD method, low pressure CVD method, ECR-CVD method, sputtering method or the like. Then, the gate insulating film 103 is formed. In this embodiment, the thickness of the gate insulating film 103 is 100 nm.

次いで、ゲート絶縁膜103の上にAl,Ti,Mo,W,Ta,不純物がドープされた多結晶シリコンなど、あるいはこれらの合金もしくは複合層を200ないし800nmの厚みで成膜し、所定の形状にパターニングしてゲート電極101に加工する。   Next, Al, Ti, Mo, W, Ta, polycrystalline silicon doped with impurities, or an alloy or composite layer thereof is formed to a thickness of 200 to 800 nm on the gate insulating film 103, and has a predetermined shape. The gate electrode 101 is processed by patterning.

次いで、Pイオンを質量分離を用いたイオン注入法で、多結晶半導薄膜105中に注入し、LDD領域を形成する。このイオン注入は、ゲート電極101をマスクとして絶縁基板2の全面に対して行なっている。このときのドーズ量は、6×1012ないし5×1013/cm、加速電圧は、例えば90KeVである。なお、ゲート電極101の直下に位置するチャネル領域Chは、このゲート電極101で保護されており、Vthイオンインプランテーションで予め注入されたBイオンがそのまま保持されている。 Next, P + ions are implanted into the polycrystalline semiconductor thin film 105 by ion implantation using mass separation to form an LDD region. This ion implantation is performed on the entire surface of the insulating substrate 2 using the gate electrode 101 as a mask. The dose at this time is 6 × 10 12 to 5 × 10 13 / cm 2 , and the acceleration voltage is 90 KeV, for example. The channel region Ch located immediately below the gate electrode 101 is protected by the gate electrode 101, and B + ions previously implanted by Vth ion implantation are held as they are.

前記LDD領域に対するイオン注入後、ゲート電極101とその周囲を被覆するようにレジストパタンを形成し、Pイオンを質量非分離型のイオンシャワードーピング法で高濃度に注入して、ソース領域S及びドレイン領域Dを形成する。この場合のドーズ量は、例えば、1×1015/cm 程度、また、加速電圧は、例えば90KeVとしている。また、ドーピングガスとしては、水素希釈の20%PH ガスを用いることができる。そして、CMOS回路を形成する場合には、Pチャネル薄膜トランジスタ用のレジストパタンを形成後、ドーピングガスを5ないし20%のB/H ガス系に切り換え、ドーズ量を1×1015ないし3×1015/cm 程度、加速電圧を例えば90KeVとしてイオン注入すればよい。なお、前記ソース領域S及びドレイン領域Dの形成は、質量分離型のイオン注入装置を用いてもよい。この後、多結晶半導薄膜105に注入されたドーパントの活性化処理を行う。この活性化処理としては、上記実施の形態と同様に、紫外線104によるRTAを用いることができる。 After ion implantation into the LDD region, a resist pattern is formed so as to cover the gate electrode 101 and its surroundings, and P + ions are implanted at a high concentration by a mass non-separation type ion shower doping method. A drain region D is formed. In this case, the dose amount is, for example, about 1 × 10 15 / cm 2 , and the acceleration voltage is, for example, 90 KeV. As a doping gas, hydrogen diluted 20% PH 3 gas can be used. When forming a CMOS circuit, after forming a resist pattern for a P-channel thin film transistor, the doping gas is switched to a 5 to 20% B 2 H 6 / H 2 gas system, and the dose amount is set to 1 × 10 15 to Ion implantation may be performed at about 3 × 10 15 / cm 2 and an acceleration voltage of, for example, 90 KeV. The source region S and the drain region D may be formed using a mass separation type ion implantation apparatus. Thereafter, the dopant implanted into the polycrystalline semiconductor thin film 105 is activated. As this activation treatment, RTA using ultraviolet rays 104 can be used as in the above embodiment.

最後に、図15の(c)に示すように、ゲート電極101を被覆するようにPSGなどからなる層間絶縁膜107をゲート絶縁膜103上に成膜する。この後、SiNx をプラズマCVD法で層間絶縁膜107上に約200ないし400nm堆積して、パシベーション膜108を形成する。この段階で、窒素ガス中350℃の温度で1時間程度アニールし、層間絶縁膜107に含有された水素を多結晶半導体薄膜105中に拡散させる。この後、層間絶縁膜107並びにパシベーション膜108に、ソース領域Sを露出するように、コンタクトホールを形成する。さらに、パシベーション膜108の上にAl−Siなどの金属膜をスパッタリングで成膜した後、これを所定の形状にパターニングして配線電極109に加工して、薄膜トランジスタ123を完成させる。さらに、アクリル樹脂からなる平坦化層110を、配線電極109を含むパシベーション膜108上に1μm程度の厚みで塗布し、これら層間絶縁膜107、パシベーション膜108並びに平坦化層110に連続したコンタクトホールを形成する。次に、平坦化層110の上にITOなどからなる透明導電膜をスパッタした後、所定の形状にパターニングして画素電極111に加工する。 Finally, as shown in FIG. 15C, an interlayer insulating film 107 made of PSG or the like is formed on the gate insulating film 103 so as to cover the gate electrode 101. Thereafter, SiN x is deposited on the interlayer insulating film 107 by a plasma CVD method to a thickness of about 200 to 400 nm to form a passivation film 108. At this stage, annealing is performed in a nitrogen gas at a temperature of 350 ° C. for about 1 hour to diffuse hydrogen contained in the interlayer insulating film 107 into the polycrystalline semiconductor thin film 105. Thereafter, contact holes are formed in the interlayer insulating film 107 and the passivation film 108 so as to expose the source region S. Further, after a metal film such as Al—Si is formed on the passivation film 108 by sputtering, the metal film is patterned into a predetermined shape and processed into the wiring electrode 109, thereby completing the thin film transistor 123. Further, a planarizing layer 110 made of acrylic resin is applied on the passivation film 108 including the wiring electrode 109 with a thickness of about 1 μm, and contact holes that are continuous to the interlayer insulating film 107, the passivation film 108, and the planarizing layer 110 are formed. Form. Next, a transparent conductive film made of ITO or the like is sputtered on the planarizing layer 110 and then patterned into a predetermined shape to be processed into the pixel electrode 111.

このようにして形成されたトップゲート型の薄膜トランジスタは、絶縁基板2上に形成され、ソース領域S、ドレイン領域D、並びにチャネル領域Chを含む結晶化半導体薄膜105と、この結晶化半導体薄膜の上に設けられたゲート絶縁膜103と、このゲート絶縁膜を介して前記結晶化半導体薄膜の上に設けられたゲート電極101とを有する。このトランジスタでは、前記結晶化半導体薄膜の結晶組織は、結晶成長方向に{100}配向したほぼ三角形の結晶粒の周期的な配列からなり、かつ{100}の結晶成長方向が電流の方向となるように前記チャネル領域Chと、ソース領域Sと、ドレイン領域Dとが配置されている。   The top-gate thin film transistor thus formed is formed on the insulating substrate 2, and includes a crystallized semiconductor thin film 105 including the source region S, the drain region D, and the channel region Ch, and the crystallized semiconductor thin film. And a gate electrode 101 provided on the crystallized semiconductor thin film via the gate insulating film. In this transistor, the crystallographic structure of the crystallized semiconductor thin film is composed of a periodic array of substantially triangular crystal grains {100} oriented in the crystal growth direction, and the {100} crystal growth direction is the current direction. As described above, the channel region Ch, the source region S, and the drain region D are arranged.

図15を参照して説明した製造方法では、図14を参照して説明した製造方法と同様にして、非晶質半導体薄膜4を結晶化させている。但し、トップゲート構造の薄膜トランジスタの製造方法に関する本実施の形態では、ボトムゲート構造の薄膜トランジスタの製造方法に係わる前の実施の形態と異なり、ゲート電極101のパターンが形成される前の工程で結晶化を行なうために、ガラスなどからなる絶縁基板の収縮についてはボトムゲート構造の半導体装置よりも許容度が大きい。このため、より大出力のレーザ照射装置を用いて結晶化処理を行なえる効果がある。   In the manufacturing method described with reference to FIG. 15, the amorphous semiconductor thin film 4 is crystallized in the same manner as the manufacturing method described with reference to FIG. 14. However, in the present embodiment relating to the method for manufacturing the top-gate thin film transistor, unlike the previous embodiment related to the method for manufacturing the bottom-gate thin film transistor, crystallization is performed in the step before the pattern of the gate electrode 101 is formed. Therefore, the tolerance of the shrinkage of the insulating substrate made of glass or the like is larger than that of the semiconductor device having the bottom gate structure. For this reason, there exists an effect which can perform a crystallization process using the laser irradiation apparatus of higher output.

第5の実施の形態
図16は、第3並びに第4の実施の形態に係わる方法により製造された薄膜トランジスタを用いたアクティブマトリクス型表示装置の一例を示す。この表示装置130は、1対の透明の絶縁基板131,132(下側の絶縁基板131は、前記絶縁基板2に対応している)と、両者の間に保持された電気光学物質133とを備えたパネル構造を有している。この電気光学物質133としては、有機EL材料や液晶材料が広く用いられている。下側の絶縁基板131には、画素アレイ部134と駆動回路部とが集積形成されている。この駆動回路部は、垂直駆動回路135と水平駆動回路136とに分かれている。
Fifth embodiment
FIG. 16 shows an example of an active matrix display device using thin film transistors manufactured by the methods according to the third and fourth embodiments. The display device 130 includes a pair of transparent insulating substrates 131 and 132 (the lower insulating substrate 131 corresponds to the insulating substrate 2) and an electro-optical material 133 held between the two. The panel structure is provided. As the electro-optical material 133, an organic EL material or a liquid crystal material is widely used. A pixel array part 134 and a drive circuit part are integrated on the lower insulating substrate 131. This drive circuit section is divided into a vertical drive circuit 135 and a horizontal drive circuit 136.

また、下側の絶縁基板131の周辺部上端には、外部接続用の端子部137が形成されている。これら端子部137は、配線138を介して垂直駆動回路135及び水平駆動回路136に接続されている。前記画素アレイ部134には、行状のゲート配線139と列状の信号配線140が形成されている。これら両配線の各交差部には、画素電極111と、これを駆動する薄膜トランジスタ112(または123)が形成されている。薄膜トランジスタ112(または123)のゲート電極は対応するゲート配線139に接続され、ドレイン領域Dは対応する画素電極111に接続され、また、ソース領域Sは、対応する信号配線140に接続されている。そして、前記ゲート配線139は、垂直駆動回路135に接続され、信号配線140は、水平駆動回路136に接続されている。   A terminal portion 137 for external connection is formed on the upper end of the peripheral portion of the lower insulating substrate 131. These terminal portions 137 are connected to the vertical drive circuit 135 and the horizontal drive circuit 136 via wiring 138. In the pixel array section 134, row-shaped gate wirings 139 and column-shaped signal wirings 140 are formed. A pixel electrode 111 and a thin film transistor 112 (or 123) for driving the pixel electrode 111 are formed at each intersection of these wirings. The gate electrode of the thin film transistor 112 (or 123) is connected to the corresponding gate wiring 139, the drain region D is connected to the corresponding pixel electrode 111, and the source region S is connected to the corresponding signal wiring 140. The gate wiring 139 is connected to the vertical driving circuit 135, and the signal wiring 140 is connected to the horizontal driving circuit 136.

前記画素電極111をスイッチング駆動する薄膜トランジスタ112(または123)以外にも、垂直駆動回路135と水平駆動回路136に含まれる薄膜トランジスタも、本発明に従って薄膜トランジスタの製造方法で製造され得る。従って、これら薄膜トランジスタは、晶成長方向、即ち、温度勾配の方向に主として{100}配向させて結晶化された半導体薄膜を使用しているので、従来に比較して移動度が高くなっている。従って、駆動回路ばかりでなく更に高性能な処理回路を集積形成することも可能である。   In addition to the thin film transistor 112 (or 123) for switching and driving the pixel electrode 111, the thin film transistors included in the vertical drive circuit 135 and the horizontal drive circuit 136 may be manufactured by the method of manufacturing a thin film transistor according to the present invention. Therefore, these thin film transistors use a semiconductor thin film crystallized mainly in the {100} orientation in the crystal growth direction, that is, in the direction of the temperature gradient. Therefore, not only the drive circuit but also a higher-performance processing circuit can be integrated.

本発明の薄膜トランジスタを液晶ディスプレイ、有機EL等の表示装置に適用すれば、周辺回路に高機能の演算素子等を形成することが可能になり、システム・オン・パネル化に向け、本発明の効果は大きい。また、本発明は位相シフタを光路中に挿入するだけの方法なので、光学系が複雑にならずその調整に時間がかからないので、量産にも適している。   When the thin film transistor of the present invention is applied to a display device such as a liquid crystal display or an organic EL, it becomes possible to form a high-performance arithmetic element or the like in a peripheral circuit. Is big. Further, since the present invention is a method in which the phase shifter is simply inserted into the optical path, the optical system is not complicated and adjustment thereof does not take time, so that it is suitable for mass production.

(a)はライン型の位相シフタの平面図、(b)はライン型の位相シフタの側面図、(c)は、被照射体を示す側面図、そして、(d)は被照射体の入射面上におけるレーザ光強度分布図(ビームプロファイル図)である。(A) is a plan view of a line type phase shifter, (b) is a side view of the line type phase shifter, (c) is a side view showing the irradiated object, and (d) is incident of the irradiated object. It is a laser beam intensity distribution figure (beam profile figure) on a surface. (a)はドット型の位相シフタの平面図、(b)はドット型の位相シフタの側面図、(c)は、被照射体を示す側面図、そして、(d)は被照射体の入射面上におけるレーザ光強度分布図(ビームプロファイル図)である。(A) is a plan view of the dot-type phase shifter, (b) is a side view of the dot-type phase shifter, (c) is a side view showing the irradiated object, and (d) is incident of the irradiated object. It is a laser beam intensity distribution figure (beam profile figure) on a surface. シリコン薄膜の厚と横方向成長粒の幅との関係を示すグラフである。It is a graph which shows the relationship between the thickness of a silicon thin film, and the width | variety of a lateral growth grain. V型光強度分布の傾きと横方向成長粒の幅との関係を示すグラフである。It is a graph which shows the relationship between the inclination of V-type light intensity distribution, and the width | variety of a lateral growth grain. シリコン薄膜厚が厚い場合と薄い場合の結晶形態の違いを説明する模式図である。It is a schematic diagram explaining the difference in the crystal form when the silicon thin film thickness is thick and thin. V型光強度分布の傾きが緩やかな場合と急な場合の結晶形態の違いを説明する模式図である。It is a schematic diagram explaining the difference in crystal form between when the inclination of the V-type light intensity distribution is gentle and when it is steep. 各シリコン薄膜厚および各V型光強度分布の傾きにおける横方向成長方向の配向性を示す逆極点図である。It is a reverse pole figure which shows the orientation of the horizontal growth direction in each silicon thin film thickness and the inclination of each V-type light intensity distribution. 各シリコン薄膜の厚さおよび各V型光強度分布の傾きに対応した、横方向成長組織の結晶形態と結晶方位との関係を説明する模式図である。It is a schematic diagram explaining the relationship between the crystal form and crystal orientation of a lateral growth structure corresponding to the thickness of each silicon thin film and the inclination of each V-type light intensity distribution. 本発明の第1の実施の形態に係わり、プロキシミティ方式の光学系を有する結晶化装置の概略構成図である。1 is a schematic configuration diagram of a crystallization apparatus according to a first embodiment of the present invention and having a proximity optical system. 本発明の第2の実施の形態に係わり、プロジェクション方式の光学系を有する結晶化装置の概略構成図である。It is a schematic block diagram of the crystallization apparatus which concerns on the 2nd Embodiment of this invention and has an optical system of a projection system. 実施例1で得られた晶化シリコン薄膜の結晶組織の配向性を示す逆極点図である。3 is a reverse pole figure showing the orientation of the crystal structure of the crystallized silicon thin film obtained in Example 1. FIG. 実施例3で得られた結晶化シリコン薄膜の結晶組織の配向性を示す逆極点図である。6 is a reverse pole figure showing the orientation of the crystal structure of the crystallized silicon thin film obtained in Example 3. FIG. 実施例4で得られた結晶化シリコン薄膜厚の結晶組織の配向性を示す逆極点図である。It is a reverse pole figure which shows the orientation of the crystal structure of the crystallized silicon thin film thickness obtained in Example 4. FIG. (a)ないし(d)は、本発明の第3の実施の形態に係るボトムゲート型薄膜トランジスタの製造プロセスを示す工程図である。(A) thru | or (d) is process drawing which shows the manufacturing process of the bottom gate type thin-film transistor which concerns on the 3rd Embodiment of this invention. (a)ないし(c)は、本発明の第4の実施形態に係るトップゲート型薄膜トランジスタの製造プロセスを示す工程図である。(A) thru | or (c) are process drawings which show the manufacturing process of the top gate type thin-film transistor which concerns on the 4th Embodiment of this invention. 本発明の第5の実施形態に係る表示装置の概要を示す斜視図である。It is a perspective view which shows the outline | summary of the display apparatus which concerns on the 5th Embodiment of this invention.

符号の説明Explanation of symbols

1,53…ほぼV字型のパターン、1a,53a…谷部(ボトム位置、極小光強度領域)、1b,53b…山部(トップ位置、極大光強度領域)2…基板、3…バッファ層(下地保護膜)、4…非晶質半導体層(シリコン薄膜)、5…キャップ膜、6…位相シフタ(空間強度変調光学素子)、   DESCRIPTION OF SYMBOLS 1,53 ... Almost V-shaped pattern, 1a, 53a ... Valley part (bottom position, minimum light intensity area), 1b, 53b ... Mountain part (top position, maximum light intensity area) 2 ... Substrate, 3 ... Buffer layer (Underlying protective film), 4 ... amorphous semiconductor layer (silicon thin film), 5 ... cap film, 6 ... phase shifter (spatial intensity modulation optical element),

Claims (14)

基板に成膜された半導体薄膜にレーザ光を照射して結晶化させる半導体薄膜の結晶化方法であって、結晶化開始時に、前記半導体薄膜上に、ライン状の極小温度領域と、この極小温度領域の両側のライン状の極大温度領域とを有する逆ピークパターンの温度分布を形成し、前記温度分布に従った温度勾配の方向が半導体薄膜の面内にあり、かつ温度勾配の方向と直交する半導体薄膜の面内の方向に沿って、前記ライン状の極小温度領域による結晶化開始領域があり、半導体薄膜の膜厚が50ないし200nmの範囲の条件で、かつ前記極小温度領域と極大温度領域との間の距離が3ないし10μmの条件で結晶化させることにより、結晶成長方向すなわち温度勾配の方向に主として{100}配向させて半導体薄膜を結晶化させることを特徴とする半導体薄膜の結晶化方法。   A method of crystallizing a semiconductor thin film, wherein a semiconductor thin film formed on a substrate is crystallized by irradiating a laser beam. At the start of crystallization, a line-shaped minimum temperature region and a minimum temperature are formed on the semiconductor thin film. Forming a temperature distribution of an inverse peak pattern having linear maximum temperature regions on both sides of the region, the direction of the temperature gradient according to the temperature distribution being in the plane of the semiconductor thin film, and orthogonal to the direction of the temperature gradient A crystallization start region is formed in the line-shaped minimum temperature region along the in-plane direction of the semiconductor thin film, and the minimum temperature region and the maximum temperature region are provided under the condition that the thickness of the semiconductor thin film is in the range of 50 to 200 nm Characterized in that the semiconductor thin film is crystallized mainly by {100} orientation in the crystal growth direction, that is, in the direction of the temperature gradient, by crystallization under the condition of a distance of 3 to 10 μm. A method of crystallizing a semiconductor thin film that. 基板に成膜され、膜厚が50ないし200nmの範囲の半導体薄膜にレーザ光を照射して結晶化させる半導体薄膜の結晶化方法であって、前記レーザ光が前記半導体薄膜上において結晶化開始時に、ライン状の極小光強度領域とのライン状の極大光強度領域とを交互に形成し、前記極小温度領域と極大温度領域との間の距離が3ないし10μmとするレーザ光を使い結晶化させることで、結晶成長方向に{100}配向させて半導体薄膜を結晶化させることを特徴とする半導体薄膜の結晶化方法。   A method for crystallizing a semiconductor thin film, wherein a semiconductor thin film having a thickness of 50 to 200 nm is crystallized by irradiating the semiconductor thin film with a laser beam, wherein the laser light is crystallized on the semiconductor thin film. The line-shaped minimum light intensity region and the line-shaped maximum light intensity region are alternately formed, and crystallization is performed using laser light having a distance between the minimum temperature region and the maximum temperature region of 3 to 10 μm. Thus, the semiconductor thin film is crystallized by crystallizing the semiconductor thin film with {100} orientation in the crystal growth direction. 前記極小温度領域又は前記極小光強度領域と極大温度領域又は前記極大光強度領域とは、レーザ光の光強度分布に応じて形成され、この光強度分布は、レーザ光の照射光路に設けられた光変調素子により、光源からのレーザ光を変調して形成することを特徴とする請求項1もしくは2の半導体薄膜の結晶化方法。   The minimum temperature region or the minimum light intensity region and the maximum temperature region or the maximum light intensity region are formed according to the light intensity distribution of the laser light, and this light intensity distribution is provided in the irradiation light path of the laser light. 3. The method of crystallizing a semiconductor thin film according to claim 1, wherein the light modulation element is used to modulate laser light from a light source. 前記光変調素子は、周期的なドット段差を有するドット型の位相シフタ、またはラインとスペース段差とが配列してあるライン型の位相シフタであることを特徴とする請求項3の半導体薄膜の結晶化方法。   4. The semiconductor thin film crystal according to claim 3, wherein the light modulation element is a dot type phase shifter having a periodic dot step or a line type phase shifter in which lines and space steps are arranged. Method. 前記光強度分布を有するレーザ光の強度分布の極大温度領域における照射フルエンスを700ないし1300mJ/cmの範囲とすることを特徴とする、請求項1ないし4のいずれか1に記載の半導体薄膜の結晶化方法。 5. The semiconductor thin film according to claim 1, wherein an irradiation fluence in a maximum temperature region of the intensity distribution of the laser beam having the light intensity distribution is set in a range of 700 to 1300 mJ / cm 2 . Crystallization method. エキシマレーザ光を射出するためのエキシマレーザ発生装置と、射出されたレーザ光の光強度を均一にするためのホモジナイザと、半導体薄膜への照射領域を定めるマスクと、前記光強度が均一にされたレーザ光をマスクに集光させるための光学要素と、マスクの照射領域を通ったレーザ光を半導体薄膜面に縮小した領域で入射させるためのテレセントリック縮小レンズと、半導体薄膜を照射するレーザ光の光強度分布を変調する位相シフタとを具備する装置を用い、
前記位相シフタを前記マスクのマスク面の位置に挿入する投影法を使用し、かつ前記位相シフタのドット配置の周期またはラインとスペースとの間隔と、縮小レンズの縮小倍率とを掛けた値を6μm以上20μm以下とすることを特徴とする請求項4に記載の半導体薄膜の結晶化方法。
An excimer laser generator for emitting an excimer laser beam, a homogenizer for making the light intensity of the emitted laser beam uniform, a mask for defining an irradiation area on the semiconductor thin film, and the light intensity made uniform An optical element for condensing the laser light on the mask, a telecentric reduction lens for making the laser light that has passed through the irradiation area of the mask incident on the reduced area of the semiconductor thin film, and the light of the laser light that irradiates the semiconductor thin film Using a device comprising a phase shifter that modulates the intensity distribution,
A projection method in which the phase shifter is inserted at the position of the mask surface of the mask is used, and a value obtained by multiplying the period of dot arrangement of the phase shifter or the interval between the line and the space and the reduction magnification of the reduction lens is 6 μm. The method for crystallizing a semiconductor thin film according to claim 4, wherein the thickness is 20 μm or less.
基板に形成され、50ないし200nmの厚さを有する半導体薄膜にレーザ光を照射して結晶化する装置であって、
レーザ光源と、
半導体薄膜の結晶化開始時に、前記半導体薄膜上に、ライン状の極小温度領域と、この極小温度領域の両側のライン状の極大温度領域とを有する逆ピークパターンの温度分布を形成し、この温度分布に従った温度勾配の方向が半導体薄膜の面内にあり、かつ温度勾配の方向と直交する半導体薄膜の面内の方向に沿って、前記ライン状の極小温度領域による結晶化開始領域があり、極小温度領域と極大温度領域との間の距離が3ないし10μmであるように、前記レーザ光源からのレーザ光を光変調する手段とを具備することを特徴とする半導体薄膜の結晶化装置。
An apparatus for crystallizing a semiconductor thin film formed on a substrate and irradiating a semiconductor thin film having a thickness of 50 to 200 nm with laser light,
A laser light source;
At the start of crystallization of the semiconductor thin film, a temperature distribution of an inverse peak pattern having a line-shaped minimum temperature region and a line-shaped maximum temperature region on both sides of the minimum temperature region is formed on the semiconductor thin film, and this temperature The direction of the temperature gradient according to the distribution is in the plane of the semiconductor thin film, and there is a crystallization start region by the line-shaped minimum temperature region along the direction in the plane of the semiconductor thin film perpendicular to the direction of the temperature gradient. And a means for optically modulating laser light from the laser light source so that the distance between the minimum temperature region and the maximum temperature region is 3 to 10 μm.
前記光変調する手段は、レーザ光を、ライン状の極小光強度領域と、この極小光強度領域の両側のライン状の極大光強度領域とを有する逆ピークパターンの光強度分布を有するように光変調する位相シフタを有し、この位相シフタは、半導体薄膜に近接するように配置されていることを特徴とする請求項7に記載の装置。   The means for modulating the light is such that the laser beam has a light intensity distribution of an inverse peak pattern having a line-shaped minimum light intensity region and a line-shaped maximum light intensity region on both sides of the minimum light intensity region. 8. The apparatus according to claim 7, further comprising a phase shifter for modulating, the phase shifter being arranged so as to be close to the semiconductor thin film. さらに、レーザ光源からのレーザ光の光強度を均一にするためのホモジナイザと、照射領域を定めるためのマスクと、前記ホモジナイザで光強度が均一にされたレーザ光を前記マスクの照射領域に集めるための凸レンズと、前記マスクの照射領域を前記半導体薄膜の結像面上で縮小した領域にするためのテレセントリック縮小レンズと、を含む光学系を具備し、
前記位相シフタは、周期的なドット段差を有するドット型の位相シフタ、またはラインとスペース段差とが配列してあるライン型の位相シフタであり、前記マスクのマスク面の位置に配置され、この位相シフタのドット段差の周期またはラインとスペース段差との間隔と、前記縮小レンズの縮小倍率とを掛けた値が6μmないし20μmに設定されていることを特徴とする請求項8に記載の装置。
Further, a homogenizer for making the light intensity of the laser light from the laser light source uniform, a mask for determining the irradiation area, and a laser light whose light intensity is made uniform by the homogenizer are collected in the irradiation area of the mask. An optical system comprising: a convex lens; and a telecentric reduction lens for reducing the irradiation area of the mask to an area reduced on the imaging surface of the semiconductor thin film,
The phase shifter is a dot type phase shifter having a periodic dot step or a line type phase shifter in which lines and space steps are arranged, and is arranged at a position of the mask surface of the mask. 9. The apparatus according to claim 8, wherein a value obtained by multiplying a period of a dot step of a shifter or an interval between a line and a space step and a reduction magnification of the reduction lens is set to 6 μm to 20 μm.
デバイスを作製するための基板上の結晶化半導体薄膜であり、この結晶化半導体薄膜の結晶組織は、結晶成長方向が{100}に配向していることを特徴とする結晶化半導体薄膜。   A crystallized semiconductor thin film on a substrate for manufacturing a device, wherein the crystal structure of the crystallized semiconductor thin film is oriented in {100} in the crystal growth direction. 絶縁基板上に形成され、ソース、ドレイン、並びにチャネル領域を含む結晶化半導体薄膜と、
前記結晶化半導体薄膜の上に設けられたゲート絶縁膜と、このゲート絶縁膜を介して前記結晶化半導体薄膜の上に設けられたゲート電極とを具備するトップゲート型の薄膜トランジスタであって、
前記結晶化半導体薄膜の結晶組織は、結晶成長方向に{100}配向したほぼ三角形の結晶粒の周期的な配列からなり、かつ{100}の結晶成長方向が電流の方向となるように前記チャネル領域と、ソース領域と、ドレイン領域とが配置されていることを特徴とする薄膜トランジスタ。
A crystallized semiconductor thin film formed on an insulating substrate and including a source, a drain, and a channel region;
A top gate type thin film transistor comprising a gate insulating film provided on the crystallized semiconductor thin film and a gate electrode provided on the crystallized semiconductor thin film through the gate insulating film;
The crystal structure of the crystallized semiconductor thin film is a periodic arrangement of substantially triangular crystal grains {100} oriented in the crystal growth direction, and the channel so that the {100} crystal growth direction is the current direction. A thin film transistor comprising a region, a source region, and a drain region.
絶縁基板上に形成されたゲート電極と、このゲート電極の上に設けられたゲート絶縁膜と、ソース、ドレイン、チャネル領域を含み、前記ゲート絶縁膜を介して、前記ゲート電極を覆うように設けられた結晶化半導体薄膜とを具備するボトムゲート型の薄膜トランジスタであって、
前記結晶化半導体薄膜の結晶組織が、結晶成長方向に{100}配向したほぼ三角形の結晶粒の周期的な配列からなり、かつ結晶成長方向{100}が電流の方向となるように前記チャネル領域と、ソース領域と、ドレイン領域とが配置されていることを特徴とする薄膜トランジスタ。
A gate electrode formed on an insulating substrate, a gate insulating film provided on the gate electrode, a source, a drain, and a channel region are provided so as to cover the gate electrode through the gate insulating film A bottom gate type thin film transistor comprising the crystallized semiconductor thin film obtained,
The channel region is formed such that the crystallographic structure of the crystallized semiconductor thin film is a periodic arrangement of substantially triangular crystal grains {100} oriented in the crystal growth direction, and the crystal growth direction {100} is the current direction. And a source region and a drain region.
前記ほぼ三角形の結晶粒の横方向成長長さが3ないし10μmであることを特徴とする請求項11もしくは12に記載の薄膜トランジスタ。   13. The thin film transistor according to claim 11, wherein a lateral growth length of the substantially triangular crystal grains is 3 to 10 [mu] m. 所定の間隙を介して互いに接合した1対の基板と、該間隙に保持された電気光学物質とを有し、一方の基板には対向電極を形成し、他方の基板には画素電極及びこれを駆動する薄膜トランジスタを形成し、この薄膜トランジスタは、ソース、ドレイン、チャネル領域を含む結晶化半導体薄膜と、ゲート絶縁膜とゲート電極とを具備する表示装置であって、
前記結晶化半導体薄膜の結晶組織が、{100}の結晶成長方向に{100}配向したほぼ三角形の結晶粒の周期的な配列からなり、かつ結晶成長方向が電流の方向となるように前記チャネル領域と、ソース領域と、ドレイン領域とが配置されていることを特徴とする表示装置。
A pair of substrates bonded to each other through a predetermined gap; and an electro-optic material held in the gap; a counter electrode is formed on one substrate, and a pixel electrode and the electrode are formed on the other substrate A thin film transistor to be driven is formed, and the thin film transistor is a display device including a crystallized semiconductor thin film including a source, a drain, and a channel region, a gate insulating film, and a gate electrode,
The crystal structure of the crystallized semiconductor thin film is composed of a periodic array of substantially triangular crystal grains {100} oriented in the {100} crystal growth direction, and the channel is set such that the crystal growth direction is a current direction. A display device comprising a region, a source region, and a drain region.
JP2004093198A 2004-03-26 2004-03-26 Method and device for crystallizing semiconductor thin film, thin film transistor and display device using the thin film transistor Abandoned JP2005285827A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004093198A JP2005285827A (en) 2004-03-26 2004-03-26 Method and device for crystallizing semiconductor thin film, thin film transistor and display device using the thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004093198A JP2005285827A (en) 2004-03-26 2004-03-26 Method and device for crystallizing semiconductor thin film, thin film transistor and display device using the thin film transistor

Publications (2)

Publication Number Publication Date
JP2005285827A true JP2005285827A (en) 2005-10-13
JP2005285827A5 JP2005285827A5 (en) 2007-02-01

Family

ID=35183923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004093198A Abandoned JP2005285827A (en) 2004-03-26 2004-03-26 Method and device for crystallizing semiconductor thin film, thin film transistor and display device using the thin film transistor

Country Status (1)

Country Link
JP (1) JP2005285827A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007052393A1 (en) * 2005-11-02 2007-05-10 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
JP2007281444A (en) * 2006-03-17 2007-10-25 Advanced Lcd Technologies Development Center Co Ltd Crystallization method, thin-film transistor, method of manufacturing the same, display device, and semiconductor device
JP2007288173A (en) * 2006-03-20 2007-11-01 Semiconductor Energy Lab Co Ltd Crystalline semiconductor film, semiconductor device and manufacturing method of these
JP2008053698A (en) * 2006-07-28 2008-03-06 Semiconductor Energy Lab Co Ltd Fabricating method of semiconductor device
US8703579B2 (en) 2006-07-28 2014-04-22 Semiconductor Energy Laborator Co., Ltd. Method of manufacturing semiconductor device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007052393A1 (en) * 2005-11-02 2007-05-10 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
JPWO2007052393A1 (en) * 2005-11-02 2009-04-30 シャープ株式会社 Semiconductor device and manufacturing method thereof
US7968889B2 (en) 2005-11-02 2011-06-28 Sharp Kabushiki Kaisha Semiconductor device with thinned gate insulating film and polycrystal semiconductor layer and production method thereof
JP2007281444A (en) * 2006-03-17 2007-10-25 Advanced Lcd Technologies Development Center Co Ltd Crystallization method, thin-film transistor, method of manufacturing the same, display device, and semiconductor device
JP2007288173A (en) * 2006-03-20 2007-11-01 Semiconductor Energy Lab Co Ltd Crystalline semiconductor film, semiconductor device and manufacturing method of these
JP2008053698A (en) * 2006-07-28 2008-03-06 Semiconductor Energy Lab Co Ltd Fabricating method of semiconductor device
US8703579B2 (en) 2006-07-28 2014-04-22 Semiconductor Energy Laborator Co., Ltd. Method of manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
KR20070094527A (en) Crystallization method, thin film transistor manufacturing method, thin film transistor, display, and semiconductor device
JP4403599B2 (en) Semiconductor thin film crystallization method, laser irradiation apparatus, thin film transistor manufacturing method, and display apparatus manufacturing method
KR101193585B1 (en) Semiconductor Device Including Semiconductor Thin Film, Which is Subjected to Heat Treatment to have Alignment mark, Crystallizing Method for The Semiconductor Thin Film, and Crystallizing Apparatus for the Semiconductor Thin Film
US6815269B2 (en) Thin-film transistor and method for manufacturing the same
US7569439B2 (en) Thin film semiconductor device, production process and information displays
KR20010033202A (en) Semiconductor thin film, method of producing the same, apparatus for producing the same, semiconductor device and method of producing the same
KR20060046344A (en) Crystallizing method, thin-film transistor manufacturing method, thin-film transistor, and display device
US7335910B2 (en) Thin film transistor, semiconductor device, display, crystallization method, and method of manufacturing thin film transistor
US7205184B2 (en) Method of crystallizing silicon film and method of manufacturing thin film transistor liquid crystal display
JP2005285827A (en) Method and device for crystallizing semiconductor thin film, thin film transistor and display device using the thin film transistor
KR100660814B1 (en) method for fabricating semiconductor layer for thin film transistor
JP2005285826A (en) Method and device for crystallizing semiconductor thin film, thin film transistor and display device using the thin film transistor
JP5117000B2 (en) Thin film transistor and semiconductor device
JP2006295097A (en) Crystallizing method, thin-film transistor manufacturing method, crystallized substrate, thin-film transistor, and display device
JP2005093884A (en) Method of crystallizing thin semiconductor film, crystallizer, phase shifter, thin film transistor, and display device
JP2008243843A (en) Crystallization method, method for manufacturing thin-film transistor, substrate for laser crystalization, thin-film transistor, and display device
JP4763983B2 (en) Light modulation element, crystallization apparatus, crystallization method, thin film semiconductor substrate manufacturing apparatus, thin film semiconductor substrate manufacturing method, thin film semiconductor device, thin film semiconductor device manufacturing method, display device, and phase shifter
JP2006237042A (en) Laser annealing apparatus, method of manufacturing semiconductor thin-film employing the same, and thin-film transistor
US20070023757A1 (en) Thin-film transistor, method for manufacturing thin-film transistor, and display using thin-film transistor
KR100860007B1 (en) Thin Film Transistor, The Fabricating Method Of Thin Film Transistor, Organic Light Emitting Display Device and The Fabricating Method of Organic Light Emitting Display Device
US20110175099A1 (en) Lithographic method of making uniform crystalline si films
US7485505B2 (en) Thin-film transistor, method for manufacturing thin-film transistor, and display using thin-film transistors
JP2007281444A (en) Crystallization method, thin-film transistor, method of manufacturing the same, display device, and semiconductor device
KR20030015617A (en) Method of manufacturing a crystalloid silicone
KR0170467B1 (en) Polycrystalline semiconductor device and manufacture thereof

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061211

A621 Written request for application examination

Effective date: 20061211

Free format text: JAPANESE INTERMEDIATE CODE: A621

A762 Written abandonment of application

Effective date: 20090408

Free format text: JAPANESE INTERMEDIATE CODE: A762