JP2008236464A - Digital demodulation method and apparatus - Google Patents
Digital demodulation method and apparatus Download PDFInfo
- Publication number
- JP2008236464A JP2008236464A JP2007074130A JP2007074130A JP2008236464A JP 2008236464 A JP2008236464 A JP 2008236464A JP 2007074130 A JP2007074130 A JP 2007074130A JP 2007074130 A JP2007074130 A JP 2007074130A JP 2008236464 A JP2008236464 A JP 2008236464A
- Authority
- JP
- Japan
- Prior art keywords
- envelope
- wave
- digital
- circuit
- half wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
Description
本発明は、ＡＳＫ（Amplitude Shift Keying）及びＯＯＫ（On Off Keying）のような、二値で振幅変調されたデジタル振幅変調信号を復調するデジタル復調方法及び当該デジタル復調方法を用いたデジタル復調装置に関する。 The present invention relates to a digital demodulation method for demodulating a binary amplitude-modulated digital amplitude modulation signal, such as ASK (Amplitude Shift Keying) and OOK (On Off Keying), and a digital demodulation device using the digital demodulation method. .
下記の特許文献１に記載されたような従来のデジタル復調装置では、デジタル振幅変調信号をダイオード検波により復調する。
In a conventional digital demodulator as described in
しかしながら、ダイオード検波では、デジタル振幅変調信号を構成する正極の半波及び負極の半波のうちの一方の半波のみを用いることから、当該デジタル振幅変調信号の当該一方の半波と、当該デジタル振幅変調信号に重畳されている雑音との比（Ｓ／Ｎ：信号対雑音比）が決して高くないという問題があった。 However, since diode detection uses only one half wave of the positive half wave and the negative half wave constituting the digital amplitude modulation signal, the one half wave of the digital amplitude modulation signal and the digital half wave There was a problem that the ratio (S / N: signal-to-noise ratio) with the noise superimposed on the amplitude modulation signal was never high.
従来のデジタル復調装置では、また、ダイオード検波を行うべく、ダイオードが必要であるものの、当該ダイオードの構造上、当該ダイオードを比較的簡易な製造プロセス（例えば、トリプルウェル等を用いない製造プロセス）によって製造することが困難であるという問題があった。 In the conventional digital demodulator, a diode is necessary to perform diode detection. However, due to the structure of the diode, the diode is manufactured by a relatively simple manufacturing process (for example, a manufacturing process not using a triple well). There was a problem that it was difficult to manufacture.
本発明に係るデジタル復調方法及びデジタル復調装置は、上記した課題を解決すべく、基本的に、
二値で振幅変調されたデジタル振幅変調信号を構成する正極の半波及び負極の半波のうちの一方の半波の包絡線であり、他方の半波の極性を有するオフセット電圧が付加された前記一方の半波の包絡線、及び、他方の半波の包絡線を作成し、
前記オフセット電圧が付加された前記一方の半波の包絡線と、前記他方の半波の包絡線との間の第１の上下関係が、前記一方の半波と前記他方の半波との間の第２の上下関係と同一であるとき、前記正極の半波と前記負極の半波が前記二値のうちの一方の値を表すと判断し、かつ、前記第１の上下関係が、前記第２の上下関係と反対であるとき、前記正極の半波と前記負極の半波が前記二値のうちの他方の値を表すと判断する。
In order to solve the above problems, the digital demodulation method and digital demodulation device according to the present invention are basically:
An envelope of one half of the positive half-wave and negative half-wave constituting a binary amplitude-modulated digital amplitude modulation signal, and an offset voltage having the polarity of the other half-wave is added. Creating one half-wave envelope and the other half-wave envelope;
The first vertical relationship between the one half-wave envelope to which the offset voltage is added and the other half-wave envelope is between the one half-wave and the other half-wave. The positive half-wave and the negative half-wave represent one of the two values, and the first vertical relation is When it is opposite to the second vertical relationship, it is determined that the positive half wave and the negative half wave represent the other of the two values.
当該デジタル復調方法及びデジタル復調装置によれば、前記オフセット電圧が付加された前記一方の半波の包絡線と、前記他方の半波の包絡線との間の第１の上下関係と、前記一方の半波と前記他方の半波との間の第２の上下関係とが同一であるか又は反対であるかによって、前記二値のうちのいずれの値であるかを判断することにより、前記デジタル振幅変調信号の復調を、前記両方の半波を用いて行うことから、一方の半波のみを用いて行っていた従来と比較して、Ｓ／Ｎを高くすることが可能となる。 According to the digital demodulation method and the digital demodulation device, the first vertical relationship between the one half-wave envelope to which the offset voltage is added and the other half-wave envelope, and the one By determining which of the two values is the same depending on whether the second vertical relationship between the half wave of the second half wave and the other half wave is the same or opposite, Since the demodulation of the digital amplitude modulation signal is performed using both the half waves, the S / N can be increased as compared with the conventional case where only one half wave is used.
上記した本発明に係るデジタル復調方法及びデジタル復調装置では、
一方の極性を有するオフセット電圧が付加された、他方の極性の半波の包絡線を作成する。
In the above-described digital demodulation method and digital demodulation device according to the present invention,
A half-wave envelope of the other polarity with an offset voltage having one polarity is added.
上記した本発明に係るデジタル復調方法及びデジタル復調装置では、
前記オフセット電圧が付加された前記一方の半波の包絡線及び前記他方の半波の包絡線に低域濾波を施す。
In the above-described digital demodulation method and digital demodulation device according to the present invention,
Low-pass filtering is performed on the one half-wave envelope and the other half-wave envelope to which the offset voltage is added.
上記した本発明に係るデジタル復調方法及びデジタル復調装置では、
前記判断された前記一方の値及び前記他方の値に低域濾波を施す。
In the above-described digital demodulation method and digital demodulation device according to the present invention,
Low-pass filtering is performed on the determined one value and the other value.
上記した本発明に係るデジタル復調装置では、
前記包絡線回路は、前記デジタル振幅変調信号に対する応答速度により、前記オフセット電圧が付加された前記一方の半波の包絡線及び前記他方の半波の包絡線に低域濾波を施す。
In the above-described digital demodulator according to the present invention,
The envelope circuit applies low-pass filtering to the one half-wave envelope and the other half-wave envelope to which the offset voltage is added, according to a response speed with respect to the digital amplitude modulation signal.
上記した本発明に係るデジタル復調装置では、
前記包絡線回路は、
前記デジタル振幅変調信号の入力を受けるオペアンプと、
当該オペアンプの出力端に接続され、ＭＯＳ型スイッチからなるダイオードと、
前記ダイオード及び一の固定電位間に接続されたコンデンサと、
前記ダイオード、及び、前記一の固定電位又は他の固定電位間に接続された抵抗器と、を有する。
In the above-described digital demodulator according to the present invention,
The envelope circuit is:
An operational amplifier receiving the input of the digital amplitude modulation signal;
A diode composed of a MOS switch connected to the output terminal of the operational amplifier;
A capacitor connected between the diode and a fixed potential;
And a resistor connected between the one fixed potential or another fixed potential.
本発明に係るデジタル復調装置の実施例について図面を参照して説明する。
《実施例》
実施例のデジタル復調装置ＤＭは、図１に示されるように、入力端ＩＮに入力される、ＡＳＫ（Amplitude Shift Keying）及びＯＯＫ（On Off Keying）のようなデジタル振幅変調信号Ｓｉｎを復調することにより、出力端ＯＵＴから復調信号Ｓｏｕｔを出力すべく、第１、第２の包絡線回路ＥＮ１、ＥＮ２と、第１、第２のオフセット回路ＯＦ１、ＯＦ２と、コンパレータＣＰとを含む。
Embodiments of a digital demodulator according to the present invention will be described with reference to the drawings.
"Example"
As shown in FIG. 1, the digital demodulator DM according to the embodiment demodulates a digital amplitude modulation signal Sin such as ASK (Amplitude Shift Keying) and OOK (On Off Keying) input to the input terminal IN. Accordingly, first and second envelope circuits EN1 and EN2, first and second offset circuits OF1 and OF2, and a comparator CP are included to output the demodulated signal Sout from the output terminal OUT.
デジタル振幅変調信号Ｓｉｎは、当該デジタル復調装置ＤＭの前段に設けられた低雑音増幅装置（図示せず。）により増幅されており、図２（Ａ）に示されるように、正極の半波Ａｐ及び負極の半波Ａｎからなり、また、雑音ａが重畳されており、例えば、「１」を「最大振幅」で表わし、他方で、「０」を「最小振幅」で表わす。 The digital amplitude modulation signal Sin is amplified by a low noise amplification device (not shown) provided in the preceding stage of the digital demodulation device DM. As shown in FIG. And a negative half wave An, and a noise a is superimposed, for example, “1” is represented by “maximum amplitude” and “0” is represented by “minimum amplitude”.
復調信号Ｓｏｕｔは、図２（Ｄ）に示されるように、デジタル振幅変調信号Ｓｉｎから復調されるデジタル値、即ち、「１」及び「０」を表わす。 As shown in FIG. 2D, the demodulated signal Sout represents a digital value demodulated from the digital amplitude modulation signal Sin, that is, “1” and “0”.
図１に戻り、第１の包絡線回路ＥＮ１は、オペアンプＯＰ１と、ダイオードＤ１と、コンデンサＣ１と、抵抗器Ｒ１と有する。オペアンプＯＰ１は、＋端子にデジタル振幅変調信号Ｓｉｎの入力を受け、出力端子及び−端子間に、ダイオードＤ１が接続されており、詳しくは、出力端子とダイオードＤ１のアノードとが接続されており、かつ、−端子とダイオードＤ１のカソードとが接続されている。コンデンサＣ１は、ダイオードＤ１のカソード及び接地電位ＧＮＤ間に接続されており、抵抗器Ｒ１もまた、ダイオードＤ１のカソード及び接地電位ＧＮＤ間に接続されている。 Returning to FIG. 1, the first envelope circuit EN1 has an operational amplifier OP1, a diode D1, a capacitor C1, and a resistor R1. The operational amplifier OP1 receives the input of the digital amplitude modulation signal Sin at the + terminal, and the diode D1 is connected between the output terminal and the − terminal. Specifically, the output terminal and the anode of the diode D1 are connected. In addition, the negative terminal and the cathode of the diode D1 are connected. The capacitor C1 is connected between the cathode of the diode D1 and the ground potential GND, and the resistor R1 is also connected between the cathode of the diode D1 and the ground potential GND.
第１の包絡線回路ＥＮ１では、オペアンプＯＰ１と、ダイオードＤ１と、コンデンサＣ１とが協働して、図２（Ｂ）に示されるように、図２（Ａ）に図示のデジタル振幅変調信号Ｓｉｎのうちの正極の半波Ａｐについての包絡線Ｅｐを生成する。抵抗器Ｒ１は、当該包絡線Ｅｐを形成する過程で、コンデンサＣ１に蓄積された電荷（図示せず。）を、抵抗器Ｒ１を介して接地電位ＧＮＤに徐々に排出する。 In the first envelope circuit EN1, the operational amplifier OP1, the diode D1, and the capacitor C1 cooperate to form the digital amplitude modulation signal Sin shown in FIG. 2A as shown in FIG. 2B. An envelope Ep for the positive half-wave Ap is generated. The resistor R1 gradually discharges the electric charge (not shown) accumulated in the capacitor C1 to the ground potential GND through the resistor R1 in the process of forming the envelope Ep.
第２の包絡線回路ＥＮ２は、第１の包絡線回路ＥＮ１と並列に設けられており、第２の包絡線回路ＥＮ１と同様に、オペアンプＯＰ２と、ダイオードＤ２と、コンデンサＣ２と、抵抗器Ｒ２とを有する。オペアンプＯＰ２は、＋端子にデジタル振幅変調信号Ｓｉｎの入力を受け、出力端子および−端子間に、ダイオードＤ２が接続されており、詳しくは、出力端子とダイオードＤ２のカソードとが接続されており、かつ、−端子とダイオードＤ２のアノードとが接続されている。コンデンサＣ２は、ダイオードＤ２のアノード及び接地電位ＧＮＤ間に接続されており、抵抗器Ｒ２は、ダイオードＤ２のアノード及び電源電位Ｖｄｄ電位間に接続されている。 The second envelope circuit EN2 is provided in parallel with the first envelope circuit EN1, and similarly to the second envelope circuit EN1, the operational amplifier OP2, the diode D2, the capacitor C2, and the resistor R2 And have. The operational amplifier OP2 receives the input of the digital amplitude modulation signal Sin at the + terminal, and the diode D2 is connected between the output terminal and the − terminal. Specifically, the output terminal and the cathode of the diode D2 are connected. The negative terminal and the anode of the diode D2 are connected. The capacitor C2 is connected between the anode of the diode D2 and the ground potential GND, and the resistor R2 is connected between the anode of the diode D2 and the power supply potential Vdd potential.
第２の包絡線回路ＥＮ２では、オペアンプＯＰ２と、ダイオードＤ２と、コンデンサＣ２とが協働して、図２（Ｂ）に示されるように、図２（Ａ）に図示のデジタル振幅変調信号Ｓｉｎのうちの負極の半波Ａｎについての包絡線Ｅｎを生成する。抵抗器Ｒ２は、当該包絡線Ｅｎを形成する過程で、コンデンサＣ２に蓄積された電荷（図示せず。）を、抵抗器Ｒ２を介して電源電位Ｖｄｄに徐々に排出する。 In the second envelope circuit EN2, the operational amplifier OP2, the diode D2, and the capacitor C2 cooperate to form the digital amplitude modulation signal Sin illustrated in FIG. 2A as illustrated in FIG. The envelope En for the half wave An of the negative electrode is generated. The resistor R2 gradually discharges the electric charge (not shown) accumulated in the capacitor C2 to the power supply potential Vdd through the resistor R2 in the process of forming the envelope En.
第１のオフセット回路ＯＦ１は、第１の包絡線回路ＥＮ１の後段に設けられており、図２（Ｂ）に図示の包絡線Ｅｐに、デジタル振幅変調信号Ｓｉｎの変調度に応じて定まるオフセット電圧（例えば、電源電圧Ｖｄｄの１０％〜３０％に相当する電圧）を、当該正極とは反対の方向、即ち、負極方向に印加することにより、図２（Ｃ）に示されるような、図２（Ｂ）に図示の包絡線Ｅｐに比してオフセット電圧分だけ低いオフセット包絡線Ｅ（ＯＦ）ｐを生成する。 The first offset circuit OF1 is provided at the subsequent stage of the first envelope circuit EN1, and an offset voltage determined on the envelope Ep illustrated in FIG. 2B according to the modulation degree of the digital amplitude modulation signal Sin. 2 (for example, a voltage corresponding to 10% to 30% of the power supply voltage Vdd) is applied in the direction opposite to the positive electrode, that is, in the negative electrode direction, as shown in FIG. An offset envelope E (OF) p that is lower by the offset voltage than the envelope envelope Ep shown in FIG.
第２のオフセット回路ＯＦ２は、第２の包絡線回路ＥＮ２の後段に設けられており、第１のオフセット回路ＯＦ１の動作とは対照的に、図２（Ｂ）に図示の包絡線Ｅｎに、デジタル振幅の変調信号Ｓｉｎの変調度に応じて定まるオフセット電圧（上記した第１のオフセット回路ＯＦ１におけるオフセット電圧と同一であるか相違するかを問わない。）を、当該負極とは反対の方向、即ち、正極に印加することにより、図２（Ｃ）に示されるような、図２（Ｂ）に図示の包絡線Ｅｎに比してオフセット電圧分だけ高いオフセット包絡線Ｅ（ＯＦ）ｎを生成する。 The second offset circuit OF2 is provided at the subsequent stage of the second envelope circuit EN2, and in contrast to the operation of the first offset circuit OF1, the envelope En shown in FIG. An offset voltage determined according to the modulation degree of the modulation signal Sin having a digital amplitude (whether the offset voltage is the same as or different from the offset voltage in the first offset circuit OF1 described above) is set in a direction opposite to the negative electrode, That is, by applying to the positive electrode, an offset envelope E (OF) n that is higher than the envelope En shown in FIG. 2B by an offset voltage as shown in FIG. 2C is generated. To do.
コンパレータＣＰは、第１、第２のオフセット回路ＯＦ１、ＯＦ２の後段に設けられており、図２（Ｃ）に示されるように、＋端子に第１のオフセット回路ＯＦ１から前記オフセット包絡線Ｅ（ＯＦ）ｐの入力を受け、−端子に第２のオフセット回路ＯＦ２から前記オフセット包絡線Ｅ（ＯＦ）ｎの入力を受ける。コンパレータＣＰは、第１のオフセット包絡線Ｅ（ＯＦ）ｐとオフセット包絡線Ｅ（ＯＦ）ｎとを比較する。詳細には、コンパレータＣＰは、図２（Ｃ）に図示されているような、オフセット包絡線Ｅ（ＯＦ）ｐとオフセット包絡線Ｅ（ＯＦ）ｎとの間の第１の上下関係が、図２（Ｂ）に図示されているような、包絡線Ｅｐと包絡線Ｅｎとの間の第２の上下関係と同一であるとき、換言すれば、オフセット包絡線Ｅ（ＯＦ）ｐがオフセット包絡線Ｅ（ＯＦ）ｎより大きいとき、図２（Ｄ）に図示されているように、「１」を出力する。コンパレータＣＰは、対照的に、図２（Ｃ）に図示された前記第１の上下関係が、図２（Ｂ）に図示された前記第２の上下関係と相違するとき、換言すれば、オフセット包絡線Ｅ（ＯＦ）ｐがオフセット包絡線Ｅ（ＯＦ）ｎより小さいとき、図２（Ｄ）に図示されているように、「０」を出力する。これにより、コンパレータＣＰは、図２（Ｄ）に示されるように、図２（Ａ）に図示のデジタル振幅変調信号Ｓｉｎが表すデジタル値「１１０１０．．．」と同様なデジタル値「１１０１０．．．」を表わす復調信号Ｓｏｕｔを生成し、当該復調信号Ｓｏｕｔを出力端子ｏｕｔから復号装置（図示せず。）等へ出力する。 The comparator CP is provided in the subsequent stage of the first and second offset circuits OF1, OF2, and as shown in FIG. 2C, the offset envelope E (from the first offset circuit OF1 is connected to the + terminal. OF) p, and receives the input of the offset envelope E (OF) n from the second offset circuit OF2 at the negative terminal. The comparator CP compares the first offset envelope E (OF) p with the offset envelope E (OF) n. Specifically, the comparator CP has a first vertical relationship between the offset envelope E (OF) p and the offset envelope E (OF) n as shown in FIG. 2 (B), when the second vertical relationship between the envelope Ep and the envelope En is the same, in other words, the offset envelope E (OF) p is the offset envelope. When larger than E (OF) n, “1” is output as shown in FIG. In contrast, the comparator CP, when the first vertical relationship illustrated in FIG. 2C is different from the second vertical relationship illustrated in FIG. 2B, in other words, an offset When the envelope E (OF) p is smaller than the offset envelope E (OF) n, “0” is output as shown in FIG. Thereby, as shown in FIG. 2D, the comparator CP has a digital value “11010...” Similar to the digital value “11010...” Represented by the digital amplitude modulation signal Sin shown in FIG. . ”And outputs the demodulated signal Sout from the output terminal out to a decoding device (not shown) or the like.
実施例のデジタル復調装置ＤＭは、上述したように、第１の包絡線回路ＥＮ１及び第１のオフセット回路ＯＦ１が協働して、図２（Ｃ）に図示のオフセット包絡線Ｅ（ＯＦ）ｐを生成し、また、第２の包絡線回路ＥＮ２及び第２のオフセット回路ＯＦ２が協働して、図２（Ｃ）に図示のオフセット包絡線Ｅ（ＯＦ）ｎを生成し、コンパレータＣＰが、両オフセット包絡線Ｅ（ＯＦ）ｐ、Ｅ（ＯＦ）ｎを比較することにより、正極の半波Ａｐ及び負極の半波Ａｎの両者を用いて復調を行うことから、従来のダイオード検波のような、一方の半波のみを用いて復調を行うことに比して、Ｓ／Ｎを良好にすることができ、即ち、正極の半波Ａｐと負極の半波Ａｎとの合計と雑音ａとの比を、従来のような、一方の半波Ａｐ（又はＡｎ）と雑音ａとの比より大きくすることが可能となる。 As described above, in the digital demodulator DM according to the embodiment, the first envelope circuit EN1 and the first offset circuit OF1 cooperate to offset the envelope E (OF) p shown in FIG. And the second envelope circuit EN2 and the second offset circuit OF2 cooperate to generate the offset envelope E (OF) n shown in FIG. 2C, and the comparator CP By comparing both offset envelopes E (OF) p and E (OF) n, demodulation is performed using both the positive half wave Ap and the negative half wave An. The S / N can be improved as compared to performing demodulation using only one half wave, that is, the sum of the positive half wave Ap and the negative half wave An and the noise a. The ratio of one half wave Ap (or An) and the noise a as in the prior art It is possible to further increase.
上記したダイオードＤ１及びダイオードＤ２を、図３（Ａ）、（Ｂ）に示されるように、ＰＭＯＳトランジスタＴＲｐ又はＮＭＯＳトランジスタＴＲｎを基にして形成されたＭＯＳ型ダイオードにすることにより、従来に比して簡易な製造プロセスで製造することが可能となる。 As shown in FIGS. 3A and 3B, the diode D1 and the diode D2 described above are formed as MOS type diodes based on the PMOS transistor TRp or the NMOS transistor TRn. It becomes possible to manufacture with a simple manufacturing process.
また、第１、第２の包絡線回路ＥＮ１、ＥＮ２を、上記したダイオードＤ１及びダイオードＤ２を用いて構成することに代えて、図３（Ｃ１）、（Ｄ１）及び（Ｄ２）に示されるように、ＰＭＯＳトランジスタＴＲ１、ＮＭＯＳトランジスタＴＲ２を用いて構成することによっても、従来に比較して簡易な製造プロセスで製造することが可能となる。 In addition, instead of configuring the first and second envelope circuits EN1 and EN2 using the diode D1 and the diode D2, as shown in FIGS. 3C1, 3D1 and 3D2. In addition, by using the PMOS transistor TR1 and the NMOS transistor TR2, it is possible to manufacture with a simpler manufacturing process than in the prior art.
《変形例１、２》
第１、第２のオフセット回路ＯＦ１、ＯＦ２は、図１に図示された実施例のデジタル復調装置ＤＭのように、第１、第２のオフセット回路ＯＦ１、ＯＦ２の両方を設けることに代えて、図４、５に図示された変形例１、２のデジタル復調装置ＤＭ１、ＤＭ２のように、第１のオフセット回路ＯＦ１、第２のオフセット回路ＯＦ２のうちの一方のみを設けることによっても、例えば、上記したＯＯＫにおける、デジタル振幅変調信号Ｓｉｎが「１」を表わすときの振幅（最大振幅）と、「０」を表わすときの振幅（最小振幅）とが明らかに異なる場合とは対照的である、デジタル振幅変調信号Ｓｉｎの「１」を表わすときの振幅（最大振幅）と、「０」を表わすときの振幅（最小振幅）とが極めて近似しているような特殊な場合を除き、実施例のデジタル復調装置ＤＭと同様な効果を得ることができる。換言すれば、実施例のデジタル復調装置ＤＭは、第１のオフセット回路ＯＦ１及び第２のオフセット回路ＯＦ２の両方を有することにより、デジタル振幅変調信号Ｓｉｎにおける、「１」を表わすときの振幅（最大振幅）と「０」を表わすときの振幅（最小振幅）とが近似している場合であっても、図２（Ｄ）に図示のような復調信号Ｓｏｕｔを確実に得ることができる。
<<
Instead of providing both the first and second offset circuits OF1, OF2 as in the digital demodulator DM of the embodiment shown in FIG. 1, the first and second offset circuits OF1, OF2 By providing only one of the first offset circuit OF1 and the second offset circuit OF2 as in the digital demodulation devices DM1 and DM2 of
《変形例３、４、５》
第１、第２のオフセット回路ＯＦ１、ＯＦ２は、図１に図示された実施例のデジタル復調装置ＤＭのように第１、第２の包絡線回路ＥＮ１、ＥＮ２の後段にそれぞれ設けることに代えて、図６に図示された変形例３のデジタル復調装置ＤＭ３のように、第１、第２の包絡線回路ＥＮ１、ＥＮ２の前段にそれぞれ設けることによっても、実施例のデジタル復調装置ＤＭと同様な効果を得ることができる。
<< Modifications 3, 4, 5 >>
The first and second offset circuits OF1 and OF2 are provided in the subsequent stages of the first and second envelope circuits EN1 and EN2, respectively, like the digital demodulator DM of the embodiment shown in FIG. Similar to the digital demodulator DM of the embodiment, the digital demodulator DM3 of the third modification shown in FIG. 6 can be provided in the preceding stage of the first and second envelope circuits EN1 and EN2. An effect can be obtained.
第１、第２のオフセット回路ＯＦ１、ＯＦ２は、図６に図示された変形例３のデジタル復調装置ＤＭ３のように第１、第２のオフセット回路ＯＦ１、ＯＦ２の両方を設けることに代えて、図７、図８に示された変形例４、５のデジタル復調装置ＤＭ４、ＤＭ５のように、第１、第２のオフセット回路ＯＦ１、ＯＦ２のうちの一方のみを設けることによっても、第１、第２の変形例のデジタル復調装置ＤＭ１、ＤＭ２と同様な効果を得ることができる。 Instead of providing both the first and second offset circuits OF1, OF2 as in the digital demodulator DM3 of Modification 3 shown in FIG. 6, the first and second offset circuits OF1, OF2 As in the digital demodulating devices DM4 and DM5 of the modification examples 4 and 5 shown in FIGS. 7 and 8, only one of the first and second offset circuits OF1 and OF2 can be provided. Effects similar to those of the digital demodulation devices DM1 and DM2 of the second modification can be obtained.
《変形例６、７》
図９、１０に示される変形例６、７のデジタル復調装置ＤＭ６、ＤＭ７は、第１、第２の低域濾波回路ＬＦ１、ＬＦ２、低域濾波回路ＬＦ（図９、図１０に図示。）のいずれをも有しない実施例及び変形例１〜５のデジタル復調装置ＤＭ１〜ＤＭ５で起こり得る、図１１（Ａ）に示されるような、オフセット包絡線Ｅ（ＯＦ）ｐ、Ｅ（ＯＦ）ｎがばたつくことに起因して復調信号Ｓｏｕｔもばたつくという事態を回避することを目的とする。当該目的を達成すべく、変形例６のデジタル復調装置ＤＭ６は、図９に示されるように、コンパレータＣＰの前段に第１の低域濾波回路ＬＦ１、第２の低域濾波回路ＬＦ２を有し、また、変形例７のデジタル復調装置ＤＭ７は、図１０に示されるように、コンパレータＣＰの後段に低域濾波回路ＬＦを有する。
<< Modifications 6 and 7 >>
The digital demodulator DM6, DM7 of Modifications 6 and 7 shown in FIGS. 9 and 10 includes first and second low-pass filtering circuits LF1 and LF2, and a low-pass filtering circuit LF (shown in FIGS. 9 and 10). The offset envelopes E (OF) p, E (OF) n, as shown in FIG. The purpose is to avoid a situation where the demodulated signal Sout also flutters due to fluttering. In order to achieve the object, the digital demodulator DM6 of Modification 6 has a first low-pass filter circuit LF1 and a second low-pass filter circuit LF2 in front of the comparator CP as shown in FIG. Further, as shown in FIG. 10, the digital demodulator DM7 of the modified example 7 includes a low-pass filter circuit LF at the subsequent stage of the comparator CP.
変形例６のデジタル復調装置ＤＭ６では、第１、第２の包絡線回路ＥＮ１、ＥＮ２が、図１１（Ａ）に図示のような、ばたついているオフセット包絡線Ｅ（ＯＦ）ｐ、Ｅ（ＯＦ）ｎを出力するときであっても、第１、第２の低域濾波回路ＬＦ１、ＬＦ２が、当該オフセット包絡線Ｅ（ＯＦ）ｐ、Ｅ（ＯＦ）ｎに低域濾波を施すことにより、図１１（Ｂ）に図示のような、ばたついていないオフセット包絡線Ｅ（ＯＦ）ｐ、Ｅ（ＯＦ）ｎを生成し、これにより、コンパレータＣＰは、図１１（Ｂ）に示されるように、ばたついていない復調信号Ｓｏｕｔを生成することが可能となる。 In the digital demodulator DM6 according to the sixth modification, the first and second envelope circuits EN1 and EN2 have the offset envelopes E (OF) p, E (fluctuated) as shown in FIG. OF) n, even when the first and second low-pass filtering circuits LF1 and LF2 perform low-pass filtering on the offset envelopes E (OF) p and E (OF) n. 11 (B), non-fluttering offset envelopes E (OF) p and E (OF) n are generated, so that the comparator CP is as shown in FIG. 11 (B). In addition, it is possible to generate a demodulated signal Sout that does not flutter.
変形例７のデジタル復調装置ＤＭ７では、コンパレータＣＰが、図１１（Ａ）に図示のような、ばたついている復調信号Ｓｏｕｔを出力するときであっても、低域濾波回路ＬＦが、当該ばたついている復調信号Ｓｏｕｔに低域濾波を施すことにより、図１１（Ｂ）に図示のような、ばたついていない復調信号Ｓｏｕｔを生成することが可能となる。 In the digital demodulator DM7 of Modification 7, even when the comparator CP outputs a demodulated signal Sout that fluctuates as shown in FIG. 11A, the low-pass filter circuit LF By applying low-pass filtering to the demodulated signal Sout, the demodulated signal Sout that is not fluttered as shown in FIG. 11B can be generated.
ＤＭ…デジタル復調装置、ＥＮ１…第１の包絡線回路、ＥＮ２…第２の包絡線回路、ＯＦ１…第１のオフセット回路、ＯＦ２…第２のオフセット回路、ＣＰ…コンパレータ。 DM ... digital demodulator, EN1 ... first envelope circuit, EN2 ... second envelope circuit, OF1 ... first offset circuit, OF2 ... second offset circuit, CP ... comparator.
Claims (10)
前記オフセット電圧が付加された前記一方の半波の包絡線と前記他方の半波の包絡線との間の第１の上下関係が、前記一方の半波と前記他方の半波との間の第２の上下関係と同一であるとき、前記正極の半波及び前記負極の半波が前記二値のうちの一方の値を表すと判断し、かつ、前記第１の上下関係が、前記第２の上下関係と反対であるとき、前記正極の半波及び前記負極の半波が前記二値のうちの他方の値を表すと判断する判断工程と、を含むことを特徴とするデジタル復調方法。 An envelope of one half of the positive half-wave and negative half-wave constituting a binary amplitude-modulated digital amplitude modulation signal, with an offset voltage having the polarity of the other half-wave added An envelope creating step for creating the one half-wave envelope and the other half-wave envelope;
A first vertical relationship between the envelope of the one half wave and the envelope of the other half wave to which the offset voltage is added is between the one half wave and the other half wave. When the second vertical relationship is the same, it is determined that the positive half wave and the negative half wave represent one of the two values, and the first vertical relationship is the first vertical relationship. And a judging step of judging that the half wave of the positive electrode and the half wave of the negative electrode represent the other value of the two values when it is opposite to the vertical relationship of 2. .
前記オフセット電圧が付加された前記一方の半波の包絡線と前記他方の半波の包絡線との間の第１の上下関係が、前記一方の半波と前記他方の半波との間の第２の上下関係と同一であるとき、前記正極の半波及び前記負極の半波が前記二値のうちの一方の値を表すと判断し、かつ、前記第１の上下関係が、前記第２の上下関係と反対であるとき、前記正極の半波及び前記負極の半波が前記二値のうちの他方の値を表すと判断する判断回路と、を含むことを特徴とするデジタル復調装置。 An envelope of one half of the positive half-wave and negative half-wave constituting a binary amplitude-modulated digital amplitude modulation signal, with an offset voltage having the polarity of the other half-wave added An envelope circuit and an offset circuit that cooperate to create the one half-wave envelope and the other half-wave envelope;
A first vertical relationship between the envelope of the one half wave and the envelope of the other half wave to which the offset voltage is added is between the one half wave and the other half wave. When the second vertical relationship is the same, it is determined that the positive half wave and the negative half wave represent one of the two values, and the first vertical relationship is the first vertical relationship. And a judging circuit for judging that the half wave of the positive electrode and the half wave of the negative electrode represent the other value of the two values when it is opposite to the vertical relation of 2 .
前記デジタル振幅変調信号の入力を受けるオペアンプと、
当該オペアンプの出力端に接続され、ＭＯＳ型スイッチからなるダイオードと、
前記ダイオード及び一の固定電位間に接続されたコンデンサと、
前記ダイオード、及び、前記一の固定電位又は他の固定電位間に接続された抵抗器と、を有することを特徴とする請求項５記載のデジタル復調装置。 The envelope circuit is:
An operational amplifier receiving the input of the digital amplitude modulation signal;
A diode composed of a MOS switch connected to the output terminal of the operational amplifier;
A capacitor connected between the diode and a fixed potential;
6. The digital demodulator according to claim 5, comprising: the diode and a resistor connected between the one fixed potential or another fixed potential.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007074130A JP2008236464A (en) | 2007-03-22 | 2007-03-22 | Digital demodulation method and apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007074130A JP2008236464A (en) | 2007-03-22 | 2007-03-22 | Digital demodulation method and apparatus |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008236464A true JP2008236464A (en) | 2008-10-02 |
Family
ID=39908682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007074130A Withdrawn JP2008236464A (en) | 2007-03-22 | 2007-03-22 | Digital demodulation method and apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2008236464A (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS612418A (en) * | 1984-06-15 | 1986-01-08 | Tohoku Richo Kk | Binarization circuit |
| JP2000078211A (en) * | 1998-09-03 | 2000-03-14 | Sony Corp | Information demodulator, information demodulating method and providing medium |
| JP2006180469A (en) * | 2004-11-12 | 2006-07-06 | Natl Semiconductor Corp <Ns> | System and method for providing low power low voltage data detection circuit for radio frequency am signals in epc0 compliant radio frequency identification tag |
-
2007
- 2007-03-22 JP JP2007074130A patent/JP2008236464A/en not_active Withdrawn
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS612418A (en) * | 1984-06-15 | 1986-01-08 | Tohoku Richo Kk | Binarization circuit |
| JP2000078211A (en) * | 1998-09-03 | 2000-03-14 | Sony Corp | Information demodulator, information demodulating method and providing medium |
| JP2006180469A (en) * | 2004-11-12 | 2006-07-06 | Natl Semiconductor Corp <Ns> | System and method for providing low power low voltage data detection circuit for radio frequency am signals in epc0 compliant radio frequency identification tag |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7787780B2 (en) | Optical signal receiving circuit | |
| JP4791185B2 (en) | Correction circuit | |
| US20130027107A1 (en) | Signal conversion circuit, isolator circuit including the same, and signal conversion method | |
| US20060115018A1 (en) | Demodulation circuit | |
| US8917143B2 (en) | Method and apparatus for filter-less analog input class D audio amplifier clipping | |
| US8629716B2 (en) | Modulator, demodulator and modulator-demodulator | |
| JP2008236464A (en) | Digital demodulation method and apparatus | |
| JP2007134803A (en) | Signal transmission system, signal transmitter and signal receiver | |
| CN108449082B (en) | Circuit structure for converting CML level into CMOS level | |
| US7855596B2 (en) | Demodulation circuit | |
| US20200228061A1 (en) | Electronic envelope detection circuit and corresponding demodulator | |
| JP2007028257A (en) | Demodulation circuit | |
| CN107070437B (en) | Pulse width stabilizing circuit | |
| JP3838944B2 (en) | ASK receiver | |
| CN108649934A (en) | A kind of hysteresis comparator circuit | |
| JP2010154167A (en) | Wave detection device, and wireless receiving device | |
| JP6492848B2 (en) | Demodulation circuit and wireless tag device using the same | |
| Karim et al. | Ask compatible CMOS receiver for 13.56 MHZ RFID reader | |
| GB2400993A (en) | Receiving amplitude shift keying signal | |
| KR102715727B1 (en) | Demodulation device | |
| CN104569563A (en) | High-speed serial data envelope detector | |
| JP3781015B2 (en) | Optical signal processor | |
| JP2018142802A (en) | Semiconductor device, and reference voltage generation method of data demodulation circuit | |
| CN118784510A (en) | Envelope detection circuit | |
| JP5450226B2 (en) | Duty ratio automatic adjustment comparator circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100304 |
|
| A977 | Report on retrieval |
Effective date: 20111006 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20111018 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A761 | Written withdrawal of application |
Effective date: 20111216 Free format text: JAPANESE INTERMEDIATE CODE: A761 |