JP3860022B2 - Binary signal decoding circuit - Google Patents
Binary signal decoding circuit Download PDFInfo
- Publication number
- JP3860022B2 JP3860022B2 JP2001362735A JP2001362735A JP3860022B2 JP 3860022 B2 JP3860022 B2 JP 3860022B2 JP 2001362735 A JP2001362735 A JP 2001362735A JP 2001362735 A JP2001362735 A JP 2001362735A JP 3860022 B2 JP3860022 B2 JP 3860022B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- input
- peak
- peak value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Manipulation Of Pulses (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、デジタル変調信号(FSK変調信号等の2値信号)の復調技術に関するものである。
【0002】
【従来の技術】
従来より、デジタル変調信号の復調回路は、その基本構造として、図4に示したように、変調信号を検波してベースバンド信号を抽出する検波回路101と、抽出されたベースバンド信号から伝送情報である「0」または「1」の符号を判定して原信号を復号する復号回路102とを含んでいる。
【0003】
前記復号回路102は、通常、抽出されたベースバンド信号を所定の閾値Vと比較して、その閾値を越えるか否かにより「0」もしくは「1」の符号として判定するように構成されている。
【0004】
【発明が解決しようとする課題】
ところが、上述したような復号回路では、閾値Vが、ベースバンド信号のパルス振幅の中間値に固定された値であるため、抽出されたベースバンド信号が歪んでいる場合や、雑音を含んでいる場合等にあっては、誤判定により原信号を正確に復号できないという問題が生じやすかった。
【0005】
例えば、図4の例において、原信号が図5の(a)に示すような波形であっても、検波回路101において抽出されたベースバンド信号が図5の(b)に示した例のように波形が歪んだり雑音等を含んでいる場合では、図5の(c)に示したように、波形N1、N2、N3、・・・・の部分が誤判定となり、図5の(a)の原信号と異なる信号に復号してしまうのである。
【0006】
そこで、本発明は、図5の(b)に示した例のようにベースバンド信号が歪んでいる場合や、雑音を含んで波形が歪んでいる場合であっても、誤判定を生じにくい復号技術を提供することを目的としてなされたものである。
【0007】
【課題を解決するための手段】
本発明の請求項1にかかる2値信号復号回路は、
復号対象の信号の極性を反転させる反転回路と、
前記復号対象の信号もしくは前記反転された信号の一方が入力され、入力された信号の正方向もしくは負方向のピーク値を保持し、保持されているピーク値と逆の極性方向に所定差を有する信号が入力されたときに、ピーク値を保持する極性方向を反転させるピーク保持回路と、
前記復号対象の信号もしくは前記反転された信号の前記ピーク保持回路に入力されない他方の信号を、前記ピーク保持回路にて保持されたピーク値と比較して、復号対象の信号の符号を判定する符号判定回路と
を備えるという手段を講じた。
【0008】
請求項2は、
ピーク保持回路が、
当該ピーク保持回路の入力部と出力部との間に、互いに逆方向の導通方向となるように並列接続された2つのダイオードと、
前記出力部に並列接続されたコンデンサと
を含んでいる構成とした。
【0009】
【作用】
本発明の請求項1にかかる2値信号復号回路では、
復号対象の信号の極性を反転させる反転回路と、前記復号対象の信号もしくは前記反転された信号の一方が入力され、入力された信号の正方向もしくは負方向のピーク値を保持し、保持されているピーク値と逆の極性方向に所定差を有する信号が入力されたときに、ピーク値を保持する極性方向を反転させるピーク保持回路と、前記復号対象の信号もしくは前記反転された信号の前記ピーク保持回路に入力されない他方の信号を、前記ピーク保持回路にて保持されたピーク値と比較して、復号対象の信号の符号を判定する符号判定回路とを備えたので、符号判定回路においては、常に極性が逆のピーク値を閾値として符号を判定するので、復号対象の信号の波形に多少の歪みや雑音が含まれていても、符号の判定を誤らない。
【0010】
請求項2にかかる2値信号復号回路では、
ピーク保持回路が、当該ピーク保持回路の入力部と出力部との間に、互いに逆方向の導通方向となるように並列接続された2つのダイオードと、前記出力部に並列接続されたコンデンサとを含むことにより、前記ダイオードの順方向電圧降下を利用して所定差を有する信号が入力されたときにピーク値を保持する極性方向を反転する機能が実現されている。
【0011】
【発明の実施の形態】
以下に、本発明にかかる2値信号復号回路を、その実施の形態を示した図面に基づいて詳細に説明する。
【0012】
図1は前記実施の形態としての2値信号復号回路のブロック図、図2は原信号および一部の信号波形の例である。
【0013】
図中、1は受信信号S1を検波してベースバンド信号S2を抽出する検波回路であり、
2は前記ベースバンド信号S2の極性を反転して反転信号S3を出力する反転回路である。
【0014】
3は前記反転信号S3の正方向もしくは負方向のピーク値を保持し、その値をピーク値信号S4として出力するピーク保持回路である。
【0015】
4は前記ベースバンド信号S2と前記ピーク値信号S4とが入力され、前記ベースバンド信号S2を、前記ピーク値信号S4を閾値として比較し、前記ピーク値信号S4を越えるか否かにより正負のパルスを復号信号S5として出力する符号判定回路である。
【0016】
図2において、信号S0は変調前の原信号、信号S2はベースバンド信号、信号S3は反転信号、信号S4はピーク値信号、信号S5は復号信号である。
【0017】
前記ピーク保持回路3においては、保持されているピーク値と逆極性方向に所定差を有する値が入力されたときには、ピーク値を保持する極性方向が反転される。例えば、前記所定差を6Vに設定している場合、正方向のピーク値として+4Vが保持されている時に−2V以下の値が入力されると、その時点から負方向のピーク値が保持されるようになり、その時の値が負方向のピーク値として保持される。そして、その後、ピーク値以下の値が入力されると負方向のピーク値は随時更新され、保持されているピーク値より前記所定差6V以上大きい値が入力されると再びピーク値を保持する極性方向が反転されて正方向のピーク値が保持されるようになる。
【0018】
即ち、ベースバンド信号の符号反転時のような大きな入力変化がない限り継続して同極性方向ピーク値が保持されることになるため、ベースバンド信号に多少の歪みや雑音が生じていたとしても、ピーク値を保持する極性方向は反転しない。そして、ベースバンド信号の符号が反転すると(逆極性方向のパルスが入力されると)、ピークを保持する極性方向が反転する。
【0019】
そのためピーク保持回路3は、ベースバンド信号の各パルス毎に、ベースバンド信号とは逆極性方向のピーク値を閾値として符号判定回路4に出力することになる。
【0020】
前記符号判定回路4においては、前記ピーク保持回路3からはベースバンド信号の各パルス毎にその逆極性方向のピーク値が閾値として入力されるため、ベースバンド信号に多少の歪みや雑音が含まれていたとしても誤判定を生じる可能性は少ない。また、パルス振幅の中間値を閾値として設定する方式に比較して符号判定可能な振幅の変化範囲が広くなるため、機能の高い復調が可能となる。
【0021】
なお、以上の説明では、ベースバンド信号を反転させた信号をピーク保持回路に入力するように構成した例を示したが、逆に、ベースバンド信号はそのままピーク保持回路に入力し、符号判定回路では、ベースバンド信号の反転させた信号を、前記ピーク保持回路から出力される閾値と比較するように構成してもよい。
【0022】
次に、本発明にかかる2値信号復号回路のひとつの実施例を、その回路図に基づいて説明する。
【0023】
図3において、
図示しない検波回路等から出力されたベースバンド信号S6は、RC直列回路による微分機能によってDC成分が除去されて第1のオペアンプ回路51の反転入力端子に入力される。
【0024】
ベースバンド信号S6は、前記第1のオペアンプ回路51から反転されて反転信号S7として出力される。
【0025】
前記反転信号S7は、第2のオペアンプ回路52の反転入力端子に入力され、再び反転されて、再反転信号S8として出力される。
【0026】
前記再反転信号S8は、ピーク保持回路53の入力端53inに入力される。
【0027】
前記ピーク保持回路53の入力端53inと出力端53outとの間には、2つの小信号用のシリコンダイオードD1、D2が、互いに導通方向を逆にして並列接続されており、さらに、出力端53outとグランドGとの間には、コンデンサCが接続されている。
【0028】
このピーク保持回路53においては、前記シリコンダイオードD1、D2の順方向電圧降下電圧(約0.6V)が利用されている。前記順方向電圧降下電圧は、ダイオードを構成するp型半導体とn型半導体による接合電圧に起因するものである。
【0029】
そして、例えば、前記コンデンサCが充電されていない放電された状態で、前記第2のオペアンプ回路52から+4Vの再反転信号S8が前記ピーク保持回路53の入力端53inに入力されると、順方向の前記シリコンダイオードD1が導通状態となり、前記コンデンサCには前記+4Vから前記順方向電圧降下電圧(約0.6V)が引かれた電圧(+3.4V)が印可されて充電される。
【0030】
即ち、充電された前記コンデンサCの端子電圧は、前記再反転信号S8より0.6V低い電圧がピーク値として保持されることになる。
【0031】
このとき、前記コンデンサCには直列抵抗が介在していないので時定数は略0となり(積分機能は有さないので)、充電は瞬時に完了する。
【0032】
そして、その後、例えば、+4.5Vの再反転信号S8がピーク保持回路53の入力端53inに入力されると、コンデンサCには+3.9V(=+4.5V−0.6V)が充電される。このようにして、ピーク値が更新される。
【0033】
しかし、例えば、+3.5Vの再反転信号S8が入力されても前記コンデンサCの充電電圧に変化はない。即ち、前記コンデンサCに+3.4Vが充電されている状態(再反転信号S8としては+4V)から放電が開始されるためには、コンデンサCから見た順方向のシリコンダイオードが導通状態になる必要があるため、再反転信号S8としては+2.8V(+3.4V−0.6V)以下になる必要がある。即ち、再反転信号S8が、保持されているピーク値から1.2V(実際にコンデンサCに充電されている電圧からは0.6V)以上小さくならなければ、ピーク値はそのままの値に保持されることになるのである。
【0034】
このようにして、このピーク保持回路53においては、入力された信号の正方向もしくは負方向のピーク値を保持し、保持されているピーク値と逆の極性方向に所定差を有する信号が入力されたときに、ピーク値を保持する極性方向を反転させる機能が実現され、保持されたピーク値信号S9が出力されるのである。
【0035】
符号判定回路を構成する第3のオペアンプ回路54の反転入力端子には前記第1のオペアンプ回路51で反転された反転信号S7が入力され、第3のオペアンプ回路54の非反転入力端子には前記ピーク保持回路53にて保持されたピーク値信号S9が入力されている。従って、第3のオペアンプ回路54からは前記ピーク値信号S9を閾値として前記反転信号S7の符号が判定されて判定信号S10が出力されるのである。
【0036】
例えば、反転信号S7が正の値であってピーク値信号S9が負の値の場合には第3のオペアンプ54の出力端子は負となり、反転信号S7が負の値であってピーク値信号S9が正の値の場合には第3のオペアンプ54の出力端子は正となるのである。
【0037】
そして、前記判定信号S10がインバータ回路55に入力されると、判定信号S10が負の場合には、インバータ回路55から出力されるデジタル信号S11はローレベルとなり、判定信号S10が正の場合には、インバータ回路55から出力されるデジタル信号S11はハイレベルとなり、判定された符号に応じたデジタル信号S11が得られるのである。
【0038】
このデジタル信号S11は、前記ベースバンド信号S6に基づいた復号信号として出力されている。
【0039】
なお、ナンド回路56には、前記復号信号としてのデジタル信号S11と、制御信号S12とが入力されており、前記制御信号S12によって前記デジタル信号S11の出力の可否を制御するように構成されている。
【0040】
なお、図3の例では、ベースバンド信号S6を1回反転させた信号を符号判定回路を構成する第3のオペアンプ回路54に入力し、前記ベースバンド信号S6を2回反転させた信号、即ち、元のベースバンド信号と同じ状態の信号をピーク保持回路53に入力したが、前記第1のオペアンプ回路51から出力される反転信号をベースバンド信号として解釈してもよい。この場合は、ベースバンド信号を符号判定回路を構成する第3のオペアンプ回路54に入力し、ベースバンド信号を反転させた信号をピーク保持回路53に入力して、ピーク値を前記第3のオペアンプ回路54に入力することになる。
また、シリコンダイオードとは異なる順方向電圧降下特性を持ったゲルマニウムダイオード、ショットキバリアダイオード、発光ダイオード等を使用してもよい。
【0041】
【発明の効果】
以上のように、請求項1の2値信号復号回路によれば、
反転回路とピーク保持回路と符号判定回路とを備えて、符号判定回路においては、常に極性が逆のピーク値を閾値として符号を判定することにより、復号対象の信号の波形に多少の歪みや雑音が含まれていても符号の判定を誤らないように構成したので、正確な復号回路を実現することが可能となった。
【0042】
請求項2にかかる2値信号復号回路によれば、
2つのダイオードと、コンデンサとを含んだピーク保持回路により所定差を有する信号が入力されたときにピーク値を保持する極性方向を反転する機能が実現されているので、簡単な回路構成で正確な復号回路を実現することが可能となった。
【図面の簡単な説明】
【図1】本発明にかかる2値信号復号回路の実施の形態の構成を示した構成図である。
【図2】前記2値信号復号回路の各部の信号波形を示した図である。
【図3】本発明にかかる2値信号復号回路の実施例の回路図である。
【図4】従来例の2値信号復号回路の構成図である。
【図5】従来例の2値信号復号回路による誤判定の例を説明する説明図である。
【符号の説明】
1 検波回路
2 反転回路
3 ピーク保持回路
4 符号判定回路
51 第1のオペアンプ回路(反転回路)
52 第2のオペアンプ回路(反転回路)
53 ピーク保持回路
54 第3のオペアンプ回路(符号判定回路)[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a technique for demodulating a digital modulation signal (a binary signal such as an FSK modulation signal).
[0002]
[Prior art]
Conventionally, as shown in FIG. 4, a demodulating circuit for a digital modulation signal has, as shown in FIG. 4, a detection circuit 101 for detecting a modulation signal and extracting a baseband signal, and transmission information from the extracted baseband signal. And a
[0003]
The
[0004]
[Problems to be solved by the invention]
However, in the decoding circuit as described above, since the threshold value V is a value fixed to the intermediate value of the pulse amplitude of the baseband signal, the extracted baseband signal is distorted or contains noise. In some cases, a problem that the original signal cannot be correctly decoded due to erroneous determination is likely to occur.
[0005]
For example, in the example of FIG. 4, even if the original signal has a waveform as shown in FIG. 5A, the baseband signal extracted by the detection circuit 101 is like the example shown in FIG. When the waveform is distorted or contains noise or the like, as shown in FIG. 5C, the waveforms N 1 , N 2 , N 3 ,... It is decoded into a signal different from the original signal of (a).
[0006]
Therefore, the present invention provides decoding that is unlikely to cause erroneous determination even when the baseband signal is distorted as in the example shown in FIG. 5B or when the waveform including noise is distorted. It was made for the purpose of providing technology.
[0007]
[Means for Solving the Problems]
A binary signal decoding circuit according to
An inverting circuit for inverting the polarity of the signal to be decoded;
One of the signal to be decoded or the inverted signal is input, the peak value in the positive or negative direction of the input signal is held, and there is a predetermined difference in the polarity direction opposite to the held peak value A peak holding circuit for inverting the polarity direction for holding the peak value when a signal is input;
Code for determining the sign of the signal to be decoded by comparing the signal to be decoded or the other signal of the inverted signal not input to the peak holding circuit with the peak value held by the peak holding circuit The measure of providing a judgment circuit was taken.
[0008]
The peak hold circuit
Two diodes connected in parallel so as to have opposite conduction directions between the input and output of the peak holding circuit,
And a capacitor connected in parallel to the output unit.
[0009]
[Action]
In the binary signal decoding circuit according to
An inverting circuit that inverts the polarity of the signal to be decoded and one of the signal to be decoded or the inverted signal is input, and the positive or negative peak value of the input signal is held and held. A peak holding circuit for inverting the polarity direction for holding the peak value when a signal having a predetermined difference in the polarity direction opposite to the peak value is input, and the peak of the signal to be decoded or the inverted signal Since the other signal not input to the holding circuit is compared with the peak value held by the peak holding circuit, the code determining circuit determines the code of the signal to be decoded. Since the code is always determined with a peak value having a reverse polarity as a threshold value, even if some distortion or noise is included in the waveform of the signal to be decoded, the code is not erroneously determined.
[0010]
In the binary signal decoding circuit according to
The peak holding circuit includes two diodes connected in parallel so as to be in opposite conduction directions between an input unit and an output unit of the peak holding circuit, and a capacitor connected in parallel to the output unit. As a result, the function of reversing the polarity direction for holding the peak value when a signal having a predetermined difference is input using the forward voltage drop of the diode is realized.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a binary signal decoding circuit according to the present invention will be described in detail with reference to the drawings showing embodiments thereof.
[0012]
FIG. 1 is a block diagram of a binary signal decoding circuit as the above embodiment, and FIG. 2 is an example of an original signal and a part of signal waveforms.
[0013]
In the figure,
[0014]
A peak holding circuit 3 holds a peak value in the positive or negative direction of the inverted signal S 3 and outputs the peak value as the peak value signal S 4 .
[0015]
4 with the base band signal S 2 and the peak value signal S 4 is inputted, whether the baseband signal S 2, compares the peak value signal S 4 as a threshold, it exceeds the peak value signal S 4 a code decision circuit for outputting positive and negative pulse as decoded signal S 5 by or.
[0016]
In FIG. 2, signal S 0 is an original signal before modulation, signal S 2 is a baseband signal, signal S 3 is an inverted signal, signal S 4 is a peak value signal, and signal S 5 is a decoded signal.
[0017]
In the
[0018]
In other words, the peak value in the same polarity direction is continuously maintained unless there is a large input change such as when the sign of the baseband signal is inverted, so even if some distortion or noise occurs in the baseband signal. The polarity direction holding the peak value is not reversed. When the sign of the baseband signal is inverted (when a pulse having a reverse polarity direction is input), the polarity direction for holding the peak is inverted.
[0019]
Therefore, the
[0020]
In the code determination circuit 4, the peak value in the reverse polarity direction is input as a threshold value for each pulse of the baseband signal from the
[0021]
In the above description, an example in which a signal obtained by inverting the baseband signal is input to the peak holding circuit is shown. Conversely, the baseband signal is input to the peak holding circuit as it is, and the sign determination circuit is input. Then, a signal obtained by inverting the baseband signal may be compared with a threshold value output from the peak holding circuit.
[0022]
Next, one embodiment of a binary signal decoding circuit according to the present invention will be described with reference to the circuit diagram.
[0023]
In FIG.
A baseband signal S 6 output from a detection circuit (not shown) or the like is input to the inverting input terminal of the first
[0024]
The baseband signal S 6 is inverted from the first
[0025]
The inverted signal S 7 is input to the inverting input terminal of the second
[0026]
The reinversion signal S 8 is input to the
[0027]
Between the
[0028]
In the
[0029]
For example, when the +4 V re-inversion signal S 8 is input from the second
[0030]
That is, the terminal voltage of the capacitor C is charged, so that 0.6V voltage lower than the re-inverted signal S 8 is held as the peak value.
[0031]
At this time, since no series resistance is interposed in the capacitor C, the time constant becomes substantially zero (since it does not have an integration function), and charging is completed instantaneously.
[0032]
After that, for example, when the re-inversion signal S 8 of + 4.5V is input to the
[0033]
However, for example, + 3.5 V there is no change in the charging voltage of the capacitor C be re-inverted signal S 8 is input. That is, the order state to the capacitor C + 3.4 V is charged (as re-inverted signal S 8 to + 4V) discharged from is started, the forward direction of the silicon diode as seen from the capacitor C becomes conductive Therefore, the re-inversion signal S 8 needs to be +2.8 V (+3.4 V−0.6 V) or less. That is, if the re-inversion signal S 8 does not become smaller than 1.2 V (0.6 V from the voltage actually charged in the capacitor C) from the held peak value, the peak value is held as it is. It will be.
[0034]
In this way, the
[0035]
The inverted signal S 7 inverted by the first
[0036]
For example, when the inverted signal S 7 has a positive value and the peak value signal S 9 has a negative value, the output terminal of the third
[0037]
When the determination signal S 10 is input to the
[0038]
The digital signal S 11 is output as a decoded signal based on the baseband signal S 6 .
[0039]
The
[0040]
In the example of FIG. 3, a signal obtained by inverting the baseband signal S 6 once is input to the third
Further, a germanium diode, a Schottky barrier diode, a light emitting diode or the like having a forward voltage drop characteristic different from that of a silicon diode may be used.
[0041]
【The invention's effect】
As described above, according to the binary signal decoding circuit of
An inversion circuit, a peak holding circuit, and a sign determination circuit are provided. In the sign determination circuit, a sign is always determined with a peak value having a reverse polarity as a threshold value, so that a waveform of a signal to be decoded has some distortion and noise. Since the code is not misjudged even if it is included, an accurate decoding circuit can be realized.
[0042]
According to the binary signal decoding circuit of
The function of inverting the polarity direction for holding the peak value when a signal having a predetermined difference is input by a peak holding circuit including two diodes and a capacitor is realized. A decoding circuit can be realized.
[Brief description of the drawings]
FIG. 1 is a configuration diagram showing a configuration of an embodiment of a binary signal decoding circuit according to the present invention.
FIG. 2 is a diagram showing signal waveforms at various parts of the binary signal decoding circuit;
FIG. 3 is a circuit diagram of an embodiment of a binary signal decoding circuit according to the present invention.
FIG. 4 is a configuration diagram of a conventional binary signal decoding circuit.
FIG. 5 is an explanatory diagram illustrating an example of erroneous determination by a binary signal decoding circuit of a conventional example.
[Explanation of symbols]
DESCRIPTION OF
52 Second operational amplifier circuit (inverting circuit)
53
Claims (2)
前記復号対象の信号もしくは前記反転された信号の一方が入力され、入力された信号の正方向もしくは負方向のピーク値を保持し、保持されているピーク値と逆の極性方向に所定差を有する信号が入力されたときに、ピーク値を保持する極性方向を反転させるピーク保持回路と、
前記復号対象の信号もしくは前記反転された信号の前記ピーク保持回路に入力されない他方の信号を、前記ピーク保持回路にて保持されたピーク値と比較して、復号対象の信号の符号を判定する符号判定回路と
を備えたことを特徴とする2値信号復号回路。An inverting circuit for inverting the polarity of the signal to be decoded;
One of the signal to be decoded or the inverted signal is input, the peak value in the positive or negative direction of the input signal is held, and there is a predetermined difference in the polarity direction opposite to the held peak value A peak holding circuit for inverting the polarity direction for holding the peak value when a signal is input;
Code for determining the sign of the signal to be decoded by comparing the signal to be decoded or the other signal of the inverted signal not input to the peak holding circuit with the peak value held by the peak holding circuit A binary signal decoding circuit comprising: a determination circuit.
当該ピーク保持回路の入力部と出力部との間に、互いに逆方向の導通方向となるように並列接続された2つのダイオードと、
前記出力部に並列接続されたコンデンサと
を含んでいることを特徴とする請求項1に記載の2値信号復号回路。The peak hold circuit
Two diodes connected in parallel so as to have opposite conduction directions between the input and output of the peak holding circuit,
The binary signal decoding circuit according to claim 1, further comprising a capacitor connected in parallel to the output unit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001362735A JP3860022B2 (en) | 2001-11-28 | 2001-11-28 | Binary signal decoding circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001362735A JP3860022B2 (en) | 2001-11-28 | 2001-11-28 | Binary signal decoding circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003163706A JP2003163706A (en) | 2003-06-06 |
JP3860022B2 true JP3860022B2 (en) | 2006-12-20 |
Family
ID=19173188
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001362735A Expired - Fee Related JP3860022B2 (en) | 2001-11-28 | 2001-11-28 | Binary signal decoding circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3860022B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4707679B2 (en) * | 2004-12-27 | 2011-06-22 | 財団法人道路交通情報通信システムセンター | MSK signal code restoration apparatus and MSK signal code restoration program |
JP2008066807A (en) * | 2006-09-05 | 2008-03-21 | Fec Inc | Signal processing circuit |
-
2001
- 2001-11-28 JP JP2001362735A patent/JP3860022B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003163706A (en) | 2003-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5942937A (en) | Signal detection circuit using a plurality of delay stages with edge detection logic | |
US8867592B2 (en) | Capacitive isolated voltage domains | |
US5923219A (en) | Automatic threshold control circuit and signal amplifying circuit for amplifying signals by compensating for low-frequency response of photodetector | |
US5142554A (en) | Data separator with noise-tolerant adaptive threshold | |
EP0903689A1 (en) | Demodulator for contactless chip card | |
GB2095064A (en) | Level-crossing point detection circuit | |
US20060115018A1 (en) | Demodulation circuit | |
US8416886B2 (en) | Receiver | |
US7729888B2 (en) | Signal-driven recovery of a digital pulse stream | |
JP3860022B2 (en) | Binary signal decoding circuit | |
US3970870A (en) | Signal rectifying circuit | |
GB2196499A (en) | Data shaping circuit | |
JP2006295319A (en) | Ask demodulating circuit | |
JPWO2006092843A1 (en) | Demodulation circuit and electronic equipment | |
US6194965B1 (en) | Differential signal detection circuit | |
US20010031023A1 (en) | Method and apparatus for generating pulses from phase shift keying analog waveforms | |
US20070140327A1 (en) | Noise-driven recovery of a digital pulse stream | |
JPH08237314A (en) | Quaternary fsk demodulation circuit and digital demodulation method for multi-valued level signal | |
JP3908643B2 (en) | Digital signal demodulation circuit | |
US20030116696A1 (en) | DC bias control circuit, optical receiver, and DC bias control method | |
JP4362425B2 (en) | Data slice circuit | |
JPH06216726A (en) | Pulse detecting device | |
JP2001292183A (en) | Ask-demodulation circuit | |
JP2520455B2 (en) | Correlation peak detection circuit | |
JPH04277931A (en) | Adaptive identification level discriminating circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040507 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060822 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060920 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3860022 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090929 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100929 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110929 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110929 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110929 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120929 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120929 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120929 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120929 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130929 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |