JP2008235791A - Tape circuit board, semiconductor device, and production method of them - Google Patents

Tape circuit board, semiconductor device, and production method of them Download PDF

Info

Publication number
JP2008235791A
JP2008235791A JP2007076892A JP2007076892A JP2008235791A JP 2008235791 A JP2008235791 A JP 2008235791A JP 2007076892 A JP2007076892 A JP 2007076892A JP 2007076892 A JP2007076892 A JP 2007076892A JP 2008235791 A JP2008235791 A JP 2008235791A
Authority
JP
Japan
Prior art keywords
wiring
conductor
photoresist
tape
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007076892A
Other languages
Japanese (ja)
Inventor
Yoshifumi Nakamura
嘉文 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2007076892A priority Critical patent/JP2008235791A/en
Publication of JP2008235791A publication Critical patent/JP2008235791A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Wire Bonding (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a tape circuit board without limitation of a packaging direction of a semiconductor chip and an external substrate, allowing bonding with a narrow pitch semiconductor chip. <P>SOLUTION: The tape circuit board comprises a flexible insulating substrate 2a, and a conductor wiring 4a formed on the insulating substrate 2a. The conductor wiring 4a has a portion 5a with a triangular cross-sectional shape and a portion 6a with a rectangular cross-sectional shape. The portion 5a with a triangular cross-sectional shape of the conductor wiring 4a includes an inner lead part formed in a portion 3, formed so as to package a semiconductor chip of the conductor wiring 4a. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、柔軟な絶縁性の基材上に導体配線を設けて構成されたテープ配線基板および半導体装置、ならびにそれらの製造方法に関する。   The present invention relates to a tape wiring substrate and a semiconductor device configured by providing conductor wiring on a flexible insulating base material, and a method for manufacturing the same.

テープ配線基板を使用したパッケージモジュールの一種として、TCP(Tape Carrier Package)やCOF(Chip On Film)が知られている。TCPやCOFは、柔軟な絶縁性のテープ配線基板の上に半導体チップが実装され、樹脂で封止することにより実装部が保護された構造を有する。TCPは、デバイスホールと呼ばれる孔が半導体チップ実装領域に形成され、そのデバイスホールに突き出たインナーリードと呼ばれる導体配線に半導体チップが接続されている。また、COFは、デバイスホールを有さず、テープ配線基板上に半導体チップが配置されている。   TCP (Tape Carrier Package) and COF (Chip On Film) are known as a type of package module using a tape wiring board. TCP and COF have a structure in which a semiconductor chip is mounted on a flexible insulating tape wiring substrate and the mounting portion is protected by sealing with resin. In TCP, a hole called a device hole is formed in a semiconductor chip mounting region, and a semiconductor chip is connected to a conductor wiring called an inner lead protruding into the device hole. The COF does not have a device hole, and a semiconductor chip is disposed on the tape wiring substrate.

テープ配線基板は、主たる要素として、絶縁性のフィルム基材とその面上に形成された多数本の導体配線とを有する。フィルム基材としては一般的にポリイミドが、導体配線としては銅がそれぞれ使用される。必要に応じて導体配線上には、金属めっき被膜および絶縁樹脂であるソルダーレジストの層が形成される。   The tape wiring board has an insulating film base material and a large number of conductor wirings formed on the surface as main elements. Generally, polyimide is used as the film substrate, and copper is used as the conductor wiring. If necessary, a metal plating film and a solder resist layer which is an insulating resin are formed on the conductor wiring.

TCPやCOFの主要な用途は、液晶パネル等の表示パネル駆動用ドライバーの実装である。その場合、テープ配線基板上の導体配線は、出力信号用外部端子を形成する第1群と、入力信号用外部端子を形成する第2群に分けて配置され、両群の導体配線間に半導体素子が実装される。テープ配線基板上の導体配線における半導体チップとの接続端部であるインナーリードは、突起電極を介して半導体素子上の電極パッドに接続される。一方の群の導体配線における出力信号用外部端子を形成するアウターリードボンディング部(外部接続端子)は、ガラスパネルやマザー基板の端子に接続される。   The main use of TCP and COF is mounting a driver for driving a display panel such as a liquid crystal panel. In that case, the conductor wiring on the tape wiring board is divided into a first group that forms the output signal external terminals and a second group that forms the input signal external terminals. The element is mounted. Inner leads, which are connection ends with the semiconductor chip in the conductor wiring on the tape wiring substrate, are connected to electrode pads on the semiconductor element via protruding electrodes. An outer lead bonding portion (external connection terminal) forming an output signal external terminal in one group of conductor wirings is connected to a terminal of a glass panel or a mother substrate.

上述のようなテープ配線基板の一例が、特許文献1に記載されている。このようなテープ配線基板について、図26を参照して説明する。図26は、テープ配線基板における半導体チップ実装部の断面図である。   An example of the tape wiring board as described above is described in Patent Document 1. Such a tape wiring board will be described with reference to FIG. FIG. 26 is a cross-sectional view of the semiconductor chip mounting portion of the tape wiring substrate.

半導体チップ101の表面に電極パッド104が形成されている。テープ基材102は、可撓性で絶縁性のテープであり、テープ基材102上に導体配線が形成されている。導体配線の先端部に複数本のインナーリード105が形成されている。インナーリード105は、電極パッド104上に形成された突起電極103と接続されている。テープ基材102上に形成された導体配線は、インナーリード105からアウターリードボンディングに至るまで、同様の形状および厚さであり、断面形状が幅の広い方がテープ基材102に接続された台形である。   An electrode pad 104 is formed on the surface of the semiconductor chip 101. The tape base material 102 is a flexible and insulating tape, and a conductor wiring is formed on the tape base material 102. A plurality of inner leads 105 are formed at the tip of the conductor wiring. The inner lead 105 is connected to the protruding electrode 103 formed on the electrode pad 104. The conductor wiring formed on the tape base material 102 has the same shape and thickness from the inner lead 105 to the outer lead bonding, and a trapezoid in which the wider cross-sectional shape is connected to the tape base material 102. It is.

この構成により、導体配線は、半導体チップとの接続性を確保しながら、ガラスパネルやマザー基板とに安定して接続することができる。
特開平4−142048号公報
With this configuration, the conductor wiring can be stably connected to the glass panel or the mother substrate while ensuring the connectivity with the semiconductor chip.
JP-A-4-142048

上記の構成のテープ配線基板においては、導体配線の幅の狭い方を半導体チップの実装面に接続し、幅の広い方をガラスパネルやマザー基板などの外部基板と接続して接続を安定させる。つまり、導体配線に対して、半導体チップと外部基板とは、反対側に接続される。このため、台形形状の導体配線の幅の広い方に合わせて導体配線のピッチが決定され、導体配線の狭ピッチ化を行いにくいなどの制約が生じる。   In the tape wiring substrate having the above configuration, the narrower conductor wiring is connected to the mounting surface of the semiconductor chip, and the wider one is connected to an external substrate such as a glass panel or a mother substrate to stabilize the connection. That is, the semiconductor chip and the external substrate are connected to the opposite side with respect to the conductor wiring. For this reason, the pitch of the conductor wiring is determined in accordance with the wider width of the trapezoidal conductor wiring, and there is a restriction that it is difficult to reduce the pitch of the conductor wiring.

本発明は、導体配線に対して半導体チップと外部基板との実装方向の制約がなく、かつ狭ピッチの半導体チップとの接合を容易にするテープ配線基板を提供することを目的とする。   It is an object of the present invention to provide a tape wiring substrate that has no restriction on the mounting direction of the semiconductor chip and the external substrate with respect to the conductor wiring, and that facilitates bonding to the semiconductor chip having a narrow pitch.

本発明のテープ配線基板は、可撓性の絶縁性基材と、前記絶縁性基材上に形成された導体配線とを備える。上記課題を解決するために、前記導体配線の断面形状が三角形である部分と四角形である部分とを有する。   The tape wiring board of the present invention includes a flexible insulating base material and a conductor wiring formed on the insulating base material. In order to solve the above problem, the conductor wiring has a triangular cross section and a quadrangular section.

本発明の第1のテープ配線基板の製造方法は、上記課題を解決するために、可撓性の絶縁性基材上に導体層を有する基材にフォトレジストを形成する工程と、前記フォトレジストに開口部を形成する工程と、前記開口部が形成されたフォトレジストをマスクとして前記導体層をエッチングして導体配線を形成する工程と、前記フォトレジストを除去する工程とを有し、前記開口部を形成する工程では、前記導体配線の幅が相対的に広い部分に対して、前記導体配線の幅が相対的に狭い部分のマスク幅が狭くなるように前記開口部を形成し、前記エッチングする工程では、前記導体配線の幅が相対的に広い部分の断面形状が四角形であり、前記導体配線の幅が相対的に狭い部分の断面形状が三角形となるようにエッチングを行う。   In order to solve the above problems, the first method for producing a tape wiring board of the present invention includes a step of forming a photoresist on a base material having a conductor layer on a flexible insulating base material, and the photoresist. Forming an opening in the substrate, etching the conductor layer using the photoresist in which the opening is formed as a mask, forming a conductor wiring, and removing the photoresist. In the step of forming the portion, the opening is formed so that the mask width of the portion where the width of the conductor wiring is relatively narrow is narrowed with respect to the portion where the width of the conductor wiring is relatively wide, and the etching is performed In this step, etching is performed so that the cross-sectional shape of the portion where the width of the conductor wiring is relatively wide is a square, and the cross-sectional shape of the portion where the width of the conductor wiring is relatively narrow is a triangle.

本発明の第2のテープ配線基板の製造方法は、上記課題を解決するために、可撓性の絶縁性基材上に導体層を有する基材にフォトレジストを形成する工程と、前記フォトレジストに開口部を形成する工程と、前記開口部が形成されたフォトレジストをマスクとして前記導体層をエッチングする第1エッチング工程と、前記フォトレジストを除去する工程と、前記導体層をエッチングして導体配線を形成する第2エッチング工程とを有し、前記開口部を形成する工程では、前記導体配線の幅が相対的に広い部分に対して、前記導体配線の幅が相対的に狭い部分のマスク幅が狭くなるように、前記フォトレジストに前記開口部を形成し、前記第2エッチング工程では、前記導体配線の幅が相対的に広い部分の断面形状が四角形であり、前記導体配線の幅が相対的に狭い部分の断面形状が三角形となるようにエッチングを行う。   In order to solve the above problems, the second method for producing a tape wiring substrate of the present invention includes a step of forming a photoresist on a base material having a conductor layer on a flexible insulating base material, and the photoresist. A step of forming an opening in the substrate, a first etching step of etching the conductor layer using the photoresist having the opening formed as a mask, a step of removing the photoresist, and etching the conductor layer to form a conductor. A second etching step of forming a wiring, and in the step of forming the opening, a mask of a portion where the width of the conductor wiring is relatively narrow with respect to a portion where the width of the conductor wiring is relatively wide The opening is formed in the photoresist so that the width becomes narrower, and in the second etching step, the cross-sectional shape of the relatively wide portion of the conductor wiring is a quadrangle, and the conductor distribution Cross-sectional shape of the width is relatively narrow portion of etched so that the triangle.

本発明の第3のテープ配線基板の製造方法は、上記課題を解決するために、可撓性の絶縁性基材上に導体層を有する基材にフォトレジストを形成する工程と、前記フォトレジストに開口部を形成する工程と、前記開口部が形成されたフォトレジストをマスクとして前記導体層をエッチングする工程と、前記フォトレジストの一部を除去する工程と、前記一部が除去されたフォトレジストをマスクとして、前記導体層をエッチングして前記フォトレジストが除去された領域に断面形状が三角形の導体配線が規定され、前記フォトレジストが除去されない領域に断面形状が四角形の導体配線が形成される第2エッチング工程とを有する。   In order to solve the above problems, a third method for manufacturing a tape wiring substrate of the present invention includes a step of forming a photoresist on a base material having a conductor layer on a flexible insulating base material, and the photoresist. Forming an opening in the substrate, etching the conductor layer using the photoresist in which the opening is formed as a mask, removing a part of the photoresist, and a photo with the part removed Using the resist as a mask, a conductor wiring having a triangular cross-sectional shape is defined in a region where the photoresist is removed by etching the conductor layer, and a conductor wiring having a square cross-sectional shape is formed in a region where the photoresist is not removed. A second etching step.

本発明の第4のテープ配線基板の製造方法は、上記課題を解決するために、可撓性の絶縁性基材上に導体層を有する基材に第1フォトレジストを形成する工程と、前記第1フォトレジストに開口部を形成する工程と、前記開口部が形成された第1フォトレジストをマスクとして前記導体層をエッチングする第1エッチング工程と、前記第1フォトレジストを除去する工程と、前記基材上に第2フォトレジストを形成する工程と、前記第2フォトレジストに開口部を形成する工程と、前記開口部が形成された第2フォトレジストをマスクとして前記導体層をエッチングして、導体配線を形成する第2エッチング工程と、前記第2フォトレジストを除去する工程とを有し、前記第2フォトレジストに開口部を形成する工程では、前記第2フォトレジストの前記導体配線の幅が相対的に狭い部分に前記開口部を形成し、前記第2エッチング工程では、前記第1エッチング工程により形成された前記導体配線よりも導体配線の厚みを薄く形成する。   In order to solve the above problems, a fourth method of manufacturing a tape wiring substrate of the present invention includes a step of forming a first photoresist on a base material having a conductor layer on a flexible insulating base material, A step of forming an opening in the first photoresist, a first etching step of etching the conductor layer using the first photoresist in which the opening is formed as a mask, and a step of removing the first photoresist; Forming a second photoresist on the substrate; forming an opening in the second photoresist; and etching the conductor layer using the second photoresist in which the opening is formed as a mask. A second etching step of forming a conductor wiring and a step of removing the second photoresist. In the step of forming an opening in the second photoresist, the second photoresist The opening is formed in a portion where the width of the conductor wiring of the strike is relatively narrow, and in the second etching step, the thickness of the conductor wiring is formed thinner than the conductor wiring formed in the first etching step. .

本発明によれば、導体配線に幅広部と幅狭部を形成することにより、導体配線に対して半導体チップと外部基板との実装方向の制約がなく、かつ狭ピッチの半導体チップとの接合を可能にするテープ配線基板を提供することができる。   According to the present invention, by forming the wide portion and the narrow portion in the conductor wiring, there is no restriction on the mounting direction of the semiconductor chip and the external substrate with respect to the conductor wiring, and the semiconductor chip with a narrow pitch can be joined. The tape wiring board which enables is provided.

本発明のテープ配線基板において、前記導体配線は、半導体チップが実装可能に形成された部分に形成されたインナーリード部を有し、前記インナーリード部は、断面形状が三角形である構成にすることもできる。   In the tape wiring board of the present invention, the conductor wiring has an inner lead portion formed in a portion where a semiconductor chip can be mounted, and the inner lead portion has a triangular cross-sectional shape. You can also.

また、前記導体配線は、断面形状が三角形である部分の配線幅よりも、断面形状が四角形である部分の配線幅の方が広い構成にすることができる。   Further, the conductor wiring may be configured such that the wiring width of the portion having a square cross-sectional shape is wider than the wiring width of the portion having a triangular cross-sectional shape.

また、前記導体配線は、断面形状が三角形である部分の厚みよりも、断面形状が四角形である部分の厚みの方が厚い構成にすることができる。   In addition, the conductor wiring can be configured such that the thickness of the portion having a square cross-sectional shape is thicker than the thickness of the portion having a triangular cross-sectional shape.

また、前記インナーリード部には、断面形状が三角形である突起電極が形成されている構成にすることができる。   The inner lead portion may have a protruding electrode having a triangular cross-sectional shape.

また、前記導体配線における前記インナーリード部と反対側の端部には、外部接続端子が形成され、前記外部接続端子の断面形状が四角形である構成にすることができる。   In addition, an external connection terminal is formed at an end of the conductor wiring opposite to the inner lead portion, and the cross-sectional shape of the external connection terminal may be a quadrangle.

また、前記導体配線のインナーリード部の先端に接続され、断面形状が四角形である支持部を有する構成にすることができる。   Moreover, it can be set as the structure which has a support part connected to the front-end | tip of the inner lead part of the said conductor wiring, and a cross-sectional shape is a rectangle.

また、前記導体配線の断面形状が四角形である部分の断面形状が、前記絶縁性基材と接続される側が幅広の台形である構成にすることができる。   Moreover, the cross-sectional shape of the part where the cross-sectional shape of the conductor wiring is a quadrangle can be configured to be a trapezoid having a wide side on the side connected to the insulating base.

また、前記導体配線の前記断面形状が台形の部分と前記断面形状が三角形の部分の境界領域は、前記導体配線の断面形状が、台形から幅が徐々に狭くなり三角形となる構成にすることができる。   In addition, a boundary region between the trapezoidal section of the conductor wiring and the triangular section of the conductor wiring may be configured such that the sectional shape of the conductor wiring gradually becomes a triangle from the trapezoid. it can.

また、前記半導体チップが実装可能に形成された領域に前記導体配線のインナーリード部が露出されるように孔が形成されている構成にすることができる。   Moreover, it can be set as the structure by which the hole is formed so that the inner lead part of the said conductor wiring may be exposed to the area | region in which the said semiconductor chip was formed so that mounting was possible.

本発明の半導体装置は、上記記載のテープ配線基板と、前記テープ配線基板上に形成された半導体チップを有する。   A semiconductor device of the present invention includes the above-described tape wiring substrate and a semiconductor chip formed on the tape wiring substrate.

また、第4のテープ配線基板の製造方法において、前記導体配線の厚みが薄い部分は、断面形状が三角形であってもよい。   Further, in the fourth method for manufacturing a tape wiring substrate, the thin section of the conductor wiring may have a triangular cross-sectional shape.

(実施の形態1)
図1は、本発明の実施の形態1におけるテープ配線基板1aの構造を示す、テープ配線基板1aの導体配線4aが設けられた側から見た平面図である。可撓性基板2aは、ポリイミド材あるいはPET(ポリエステルテレフタレート)材などの絶縁性のテープ基材で形成されている。厚さは、10μm程度から100μm程度が好ましいがそれ以外の厚さでもよい。半導体チップ実装部3は、半導体チップ(図示せず)が実装される領域である。
(Embodiment 1)
FIG. 1 is a plan view showing the structure of the tape wiring board 1a according to the first embodiment of the present invention, as viewed from the side where the conductor wiring 4a of the tape wiring board 1a is provided. The flexible substrate 2a is formed of an insulating tape base material such as a polyimide material or a PET (polyester terephthalate) material. The thickness is preferably about 10 μm to about 100 μm, but other thicknesses may be used. The semiconductor chip mounting portion 3 is an area where a semiconductor chip (not shown) is mounted.

導体配線4aは、可撓性基板2aに複数本配置され、半導体チップと外部とを接続し、信号を伝送する導線である。導体配線4aは、銅により形成されていることが好ましいが、アルミニウムなどの導電性を有する材料であればよい。幅狭部5aは、導体配線4aの配線幅が狭い部分である。幅狭部5aは、導体配線4aの半導体チップ実装部3において半導体チップの電極パッドに接続されるため、狭ピッチが要求されるインナーリード部を含む。幅広部6aは、導体配線4aの幅狭部5aより配線幅が広い部分であり、ガラスパネルやマザー基板などの外部と接続されるアウターリード部を含む。   A plurality of conductor wirings 4a are arranged on the flexible substrate 2a, and are conductors that connect the semiconductor chip and the outside and transmit signals. The conductor wiring 4a is preferably made of copper, but any conductive material such as aluminum may be used. The narrow portion 5a is a portion where the wiring width of the conductor wiring 4a is narrow. The narrow portion 5a includes an inner lead portion that requires a narrow pitch because it is connected to the electrode pad of the semiconductor chip in the semiconductor chip mounting portion 3 of the conductor wiring 4a. The wide portion 6a is a portion having a wider wiring width than the narrow portion 5a of the conductor wiring 4a, and includes an outer lead portion connected to the outside such as a glass panel or a mother substrate.

図2は、図1に示すテープ配線基板1aの一点鎖線で示す領域Aの斜視図である。導体配線4aの幅狭部5aは断面形状が三角形であり、幅広部6aは断面形状が台形(四角形)に形成されている。幅狭部5aは、幅広部6aより配線幅が狭く、厚みが薄く形成されている。ただし、幅狭部5aと幅広部6aの境界は、導体配線4aの屈曲部に配置され、配線幅が連続するように形成されている。このため、導体配線4aは、インナーリード部において、配線ピッチを狭くすることができる。また、幅広部6aの上端は、一定以上の幅の平坦部7が形成されている。   FIG. 2 is a perspective view of a region A indicated by a one-dot chain line of the tape wiring board 1a shown in FIG. The narrow portion 5a of the conductor wiring 4a has a triangular cross section, and the wide portion 6a has a trapezoidal (quadrangle) cross section. The narrow portion 5a is formed with a narrower wiring width and a smaller thickness than the wide portion 6a. However, the boundary between the narrow portion 5a and the wide portion 6a is disposed at the bent portion of the conductor wiring 4a and is formed so that the wiring width is continuous. For this reason, the conductor wiring 4a can narrow a wiring pitch in an inner lead part. A flat portion 7 having a certain width or more is formed at the upper end of the wide portion 6a.

幅広部6a、特にアウターリード部は、一般にACF(異方性導電フィルム)などを介してガラスパネルやマザー基板と接合される。幅広部6aの平坦部7は、平坦に形成されているため、ガラスパネルやマザー基板との接合性を高めることができる。   The wide portion 6a, particularly the outer lead portion, is generally joined to a glass panel or mother substrate via an ACF (anisotropic conductive film) or the like. Since the flat portion 7 of the wide portion 6a is formed flat, it is possible to improve the bonding property with a glass panel or a mother substrate.

次に、テープ配線基板1aの製造方法について説明する。図3〜図6は、テープ配線基板1aの製造方法を示す工程図である。図3〜図6において、(a)は平面図、(b)は(a)のA−A'断面の構成を示す断面図である。   Next, a method for manufacturing the tape wiring board 1a will be described. 3-6 is process drawing which shows the manufacturing method of the tape wiring board 1a. 3-6, (a) is a top view, (b) is sectional drawing which shows the structure of the AA 'cross section of (a).

まず、図3に示すように、可撓性基板2a上に、圧着法やメッキ法などにより、厚みを5μm程度から40μm程度の導体配線用の導体層8を形成する。なお、導体層8の厚みを5μmから40μm以外に形成してもよい。つぎに、導体層8上に配線形成用のフォトレジスト層9を形成する。フォトレジスト層9としては、ネガ型またはポジ型のどちらのタイプでもかまわない。フォトレジスト層9の厚みは、10μm程度から100μm程度まで可能である。   First, as shown in FIG. 3, a conductor layer 8 for conductor wiring having a thickness of about 5 μm to 40 μm is formed on the flexible substrate 2a by a pressure bonding method or a plating method. Note that the conductor layer 8 may have a thickness other than 5 μm to 40 μm. Next, a photoresist layer 9 for wiring formation is formed on the conductor layer 8. The photoresist layer 9 may be either a negative type or a positive type. The thickness of the photoresist layer 9 can be from about 10 μm to about 100 μm.

つぎに、図4に示すように、フォトレジスト層9に対し、所望のパターン配線を形成する領域上にレジストが残存するようにフォトリソグラフィー工法により、レジストを露光現像除去する。その際に、配線幅の狭い幅狭部5aを形成するための部分のパターン幅を相対的に狭くして幅狭レジスト10aを形成する。また、同時に幅広部4、特にアウターリード部のようにある程度配線の表面に平坦性が要求される部分を形成するための部分のパターン幅を幅狭レジスト10aの幅よりも広くして幅広レジスト11aを形成する。   Next, as shown in FIG. 4, the resist is exposed and developed and removed by a photolithography method so that the resist remains on a region where a desired pattern wiring is to be formed on the photoresist layer 9. At this time, the narrow resist 10a is formed by relatively narrowing the pattern width of the portion for forming the narrow portion 5a having a narrow wiring width. At the same time, the width of the wide resist 4 is made wider than that of the narrow resist 10a by forming the pattern width of a portion for forming flatness on the surface of the wiring to some extent, such as the outer lead portion. Form.

つぎに、図5に示すように、パターンが形成されたフォトレジスト層9をマスクとして、ウエットエッチングにより導体層8の不要部分を除去し、導体配線4aを形成する。導体層8のウエットエッチングでは、導体層8の表面から等方的にエッチングされてゆくので、導体配線4aにおいてフォトレジスト層9と接している側の導体配線の幅が狭くなる。導体層8のウエットエッチングにおいて、幅狭レジスト10aの下の幅狭部5aの断面が三角形になるように、さらに、幅広レジスト11aの下の幅広部6aの断面が台形になるように調整する。   Next, as shown in FIG. 5, using the patterned photoresist layer 9 as a mask, unnecessary portions of the conductor layer 8 are removed by wet etching to form the conductor wiring 4a. In the wet etching of the conductor layer 8, since the surface of the conductor layer 8 is isotropically etched, the width of the conductor wiring on the side in contact with the photoresist layer 9 in the conductor wiring 4a is narrowed. In the wet etching of the conductor layer 8, adjustment is made so that the cross section of the narrow portion 5a below the narrow resist 10a becomes a triangle and the cross section of the wide portion 6a below the wide resist 11a becomes a trapezoid.

導体配線4aの断面形状は、レジストパターンと導体層の厚みに依存する。また、エッチングの薬液の種類、方法にも依存する。たとえば、導体層8として銅を使用し、エッチング液として一般的な硫酸銅液を使用する。導体層8の厚みを25μmとし、幅狭レジスト10aの幅を15μmとし、幅広レジスト11aの幅を40μmとしてウエットエッチングを行うと、幅狭部5aの断面は三角形となり、幅広部6aの断面は配線の平坦部7の幅が15μmの台形となった。また、幅狭部5aの厚さは、幅広部6aの厚さより2μm程度薄くなった。   The cross-sectional shape of the conductor wiring 4a depends on the resist pattern and the thickness of the conductor layer. It also depends on the type and method of the etching chemical. For example, copper is used as the conductor layer 8 and a general copper sulfate solution is used as the etching solution. When the thickness of the conductor layer 8 is 25 μm, the width of the narrow resist 10a is 15 μm, the width of the wide resist 11a is 40 μm, and the wet etching is performed, the cross section of the narrow portion 5a becomes a triangle, and the cross section of the wide portion 6a The flat part 7 had a trapezoidal width of 15 μm. Further, the thickness of the narrow portion 5a is about 2 μm thinner than the thickness of the wide portion 6a.

つぎに、図6に示すように、幅狭レジスト10aおよび幅広レジスト11aを除去して導体配線4aを露出させる。以上の工程により、幅狭部5aの断面形状が三角形であり、幅広部6aの断面形状が台形(四角形)である、図1に示すテープ配線基板1aを製造することができる。   Next, as shown in FIG. 6, the narrow resist 10a and the wide resist 11a are removed to expose the conductor wiring 4a. Through the above steps, the tape wiring substrate 1a shown in FIG. 1 in which the cross-sectional shape of the narrow portion 5a is a triangle and the cross-sectional shape of the wide portion 6a is a trapezoid (square) can be manufactured.

図7は、テープ配線基板1aの半導体チップ実装部に、半導体チップ21が実装された半導体装置20の構成を示す(a)は平面図、(b)は(a)のB−B'断面図である。なお、図の理解し易さを考慮して、図4(a)における半導体チップ21を破線で示し、突起電極23以外の図示を省略する。   7A and 7B show the configuration of the semiconductor device 20 in which the semiconductor chip 21 is mounted on the semiconductor chip mounting portion of the tape wiring substrate 1a. FIG. 7A is a plan view, and FIG. It is. For ease of understanding of the drawing, the semiconductor chip 21 in FIG. 4A is indicated by a broken line, and illustrations other than the protruding electrodes 23 are omitted.

図7(b)に示すように、半導体チップ21の1主面に形成された電極パッド22には、突起電極23が形成されている。電極パッド22は、アルミを主成分とする材料が一般的であるが、銅などの導体を用いることもできる。突起電極23は、半導体チップ21に形成されていてもよいし、導体配線4aの幅狭部5aに形成されていてもよい。また、突起電極23が無い構造にすることも可能である。突起電極23は、ニッケル、銅、アルミ、金、銀、パラジウム、錫などを主成分とする材料からなる単層体あるいは複層体あるいは合金体により形成されることが好ましい。電極パッド22に形成された突起電極23の形成方法としては、無電解メッキ法や電解メッキ法を用いることができるが、蒸着法やスパッタ法などによっても形成することが可能である。   As shown in FIG. 7B, a protruding electrode 23 is formed on the electrode pad 22 formed on one main surface of the semiconductor chip 21. The electrode pad 22 is generally made of a material mainly composed of aluminum, but a conductor such as copper can also be used. The protruding electrode 23 may be formed on the semiconductor chip 21 or may be formed on the narrow portion 5a of the conductor wiring 4a. It is also possible to adopt a structure without the protruding electrode 23. The protruding electrode 23 is preferably formed of a single layer body, a multilayer body or an alloy body made of a material mainly composed of nickel, copper, aluminum, gold, silver, palladium, tin or the like. As a method for forming the protruding electrode 23 formed on the electrode pad 22, an electroless plating method or an electrolytic plating method can be used, but it can also be formed by a vapor deposition method or a sputtering method.

テープ配線基板1aに半導体チップ21を接続する方法としては、加圧加熱法や超音波接合法などを用いることができる。幅狭部5aの表面には、錫メッキが施されていることが好ましい。突起電極23が金により形成されている場合、幅狭部5aと突起電極23との接続は、錫−金の共晶接合となる。   As a method of connecting the semiconductor chip 21 to the tape wiring substrate 1a, a pressure heating method, an ultrasonic bonding method, or the like can be used. The surface of the narrow portion 5a is preferably tin-plated. When the protruding electrode 23 is made of gold, the connection between the narrow portion 5a and the protruding electrode 23 is a tin-gold eutectic bond.

パッシベーション24は、半導体チップ21を保護する保護膜である。半導体チップ21とテープ配線基板1aとの間には、封止樹脂25が充填されている。これにより、テープ配線基板1aと半導体チップ21の接続を安定させることが可能となる。   The passivation 24 is a protective film that protects the semiconductor chip 21. A sealing resin 25 is filled between the semiconductor chip 21 and the tape wiring substrate 1a. As a result, the connection between the tape wiring substrate 1a and the semiconductor chip 21 can be stabilized.

図8は、以上のように形成された半導体装置20をガラスパネルやマザー基板などの外部基板33に実装した構成を示す断面図である。ソルダーレジスト層31は、導体配線4aを保護するために、導体配線4a上に形成されている。外部基板33は、ガラスパネルである。アウターリード部において、幅広部6aの平坦部7は、ガラスパネル33とACF(異方性導電フィルム)32により接続されている。   FIG. 8 is a cross-sectional view showing a configuration in which the semiconductor device 20 formed as described above is mounted on an external substrate 33 such as a glass panel or a mother substrate. The solder resist layer 31 is formed on the conductor wiring 4a in order to protect the conductor wiring 4a. The external substrate 33 is a glass panel. In the outer lead part, the flat part 7 of the wide part 6 a is connected to the glass panel 33 by an ACF (anisotropic conductive film) 32.

以上の構成により、半導体装置20は、狭ピッチの電極パッド22を有する半導体チップ21を、隣接突起電極23間をショートさせることなく、テープ配線基板1aに接合することが可能となる。さらに、狭ピッチの半導体チップ21を有する半導体装置20を、ガラスパネルなどの外部基板に安定して実装することができる。   With the above configuration, the semiconductor device 20 can join the semiconductor chip 21 having the electrode pads 22 with a narrow pitch to the tape wiring substrate 1a without short-circuiting the adjacent protruding electrodes 23. Furthermore, the semiconductor device 20 having the narrow-pitch semiconductor chip 21 can be stably mounted on an external substrate such as a glass panel.

図9は、テープ配線基板1aの別の構成を示す斜視図である。テープ配線基板1bにおいて、導体配線4bの直線部分に幅狭部5bと幅広部6bの境界が形成されている。従って、幅狭部5bと幅広部6bの境界では、導体配線4bの幅が不連続となる。図4に示す幅狭レジスト10aと幅広レジスト11aの境界を導体配線の直線部分に配置すればよい。   FIG. 9 is a perspective view showing another configuration of the tape wiring board 1a. In the tape wiring substrate 1b, a boundary between the narrow portion 5b and the wide portion 6b is formed in the straight portion of the conductor wiring 4b. Accordingly, the width of the conductor wiring 4b is discontinuous at the boundary between the narrow portion 5b and the wide portion 6b. What is necessary is just to arrange | position the boundary of the narrow resist 10a and the wide resist 11a shown in FIG. 4 in the linear part of conductor wiring.

図10は、テープ配線基板1aの別の構成を示す斜視図である。テープ配線基板1cにおいて、導体配線4cの幅広部6cと幅狭部5cとの間に中間部12が形成され、幅広部6cの幅が徐々に狭くなり幅狭部5cとなるように形成されている。この中間部12の形成方法は、幅広レジストと幅狭レジストの間にレジストの幅が幅広レジストの幅から幅狭レジストの幅が徐々に狭くなるレジストをマスクとして、ウエットエッチングすればよい。   FIG. 10 is a perspective view showing another configuration of the tape wiring board 1a. In the tape wiring substrate 1c, the intermediate portion 12 is formed between the wide portion 6c and the narrow portion 5c of the conductor wiring 4c, and the width of the wide portion 6c is gradually reduced to become the narrow portion 5c. Yes. The intermediate portion 12 may be formed by wet etching using a resist in which the width of the narrow resist is gradually narrowed from the width of the wide resist between the wide resist and the narrow resist as a mask.

図11は、テープ配線基板1aとは別の構成のテープ配線基板1dの構成を示す平面図である。テープ配線基板1dは、TCPとして用いるために、半導体チップ実装部3に開口部34が設けられた可撓性基板2dを有する。このように構成しても同様の効果を得ることができる。   FIG. 11 is a plan view showing a configuration of a tape wiring substrate 1d having a configuration different from that of the tape wiring substrate 1a. The tape wiring substrate 1d has a flexible substrate 2d in which an opening 34 is provided in the semiconductor chip mounting portion 3 for use as a TCP. Even if comprised in this way, the same effect can be acquired.

(実施の形態2)
図12は、本発明の実施の形態2におけるテープ配線基板1eの構造を示す平面図である。本実施の形態に係るテープ配線基板1eは、実施の形態1に係るテープ配線基板1aに、幅狭部5aの先端に幅広部6aと同程度の幅を有する支持部41が形成された以外は、テープ配線基板1aと同様である。テープ配線基板1eにおいて、テープ配線基板1aと同一の構成要素については、同一の符号を付して説明を省略する。
(Embodiment 2)
FIG. 12 is a plan view showing the structure of the tape wiring board 1e in the second embodiment of the present invention. The tape wiring board 1e according to the present embodiment is the same as the tape wiring board 1a according to the first embodiment except that the support part 41 having the same width as the wide part 6a is formed at the tip of the narrow part 5a. This is the same as the tape wiring board 1a. In the tape wiring board 1e, the same components as those of the tape wiring board 1a are denoted by the same reference numerals and description thereof is omitted.

図13は、図12に示すテープ配線基板1eの一点鎖線で示す領域Bを示す斜視図である。支持部41は、断面が幅広部6aと同様に四角形であり、幅狭部5aに接続されている。半導体チップ実装時において、支持部41は、半導体チップに接触しないか、あるいは、絶縁性のパッシベーションに接触し、電気的動作を行わない。   FIG. 13 is a perspective view showing a region B indicated by a one-dot chain line of the tape wiring board 1e shown in FIG. The support portion 41 has a rectangular cross section similar to the wide portion 6a, and is connected to the narrow portion 5a. When the semiconductor chip is mounted, the support portion 41 does not contact the semiconductor chip or contacts the insulating passivation and does not perform an electrical operation.

テープ配線基板1eの製造方法は、実施の形態1におけるテープ配線基板1aの製造方法と同様である。ただし、実施の形態1に係るテープ配線基板1aの製造工程における図5(b)において、半導体チップ実装部3では、幅狭レジスト10aが幅狭部5aから浮いている。そのため、ウエットエッチングによる幅狭部5aの形状が安定しない。本実施の形態におけるテープ配線基板1eは、支持部41により半導体チップ実装部3における幅狭レジスト10aを支持し、幅狭レジスト10aの浮きを防止でき、幅狭部5aの形状を安定させることができる。   The manufacturing method of tape wiring substrate 1e is the same as the manufacturing method of tape wiring substrate 1a in the first embodiment. However, in FIG. 5B in the manufacturing process of the tape wiring substrate 1a according to the first embodiment, in the semiconductor chip mounting portion 3, the narrow resist 10a floats from the narrow portion 5a. Therefore, the shape of the narrow portion 5a by wet etching is not stable. The tape wiring substrate 1e in the present embodiment supports the narrow resist 10a in the semiconductor chip mounting portion 3 by the support portion 41, can prevent the narrow resist 10a from floating, and can stabilize the shape of the narrow portion 5a. it can.

(実施の形態3)
図14は、本発明の実施の形態3に係るテープ配線基板1fの構成を示す斜視図である。本実施の形態に係るテープ配線基板1fは、実施の形態1に係るテープ配線基板1aにおいて、幅狭部5aに突起電極42が形成された以外は、テープ配線基板1aと同様である。テープ配線基板1fにおいて、テープ配線基板1aと同一の構成要素については、同一の符号を付して説明を省略する。
(Embodiment 3)
FIG. 14 is a perspective view showing a configuration of a tape wiring board 1f according to Embodiment 3 of the present invention. The tape wiring substrate 1f according to the present embodiment is the same as the tape wiring substrate 1a except that the protruding electrode 42 is formed on the narrow portion 5a in the tape wiring substrate 1a according to the first embodiment. In the tape wiring substrate 1f, the same components as those of the tape wiring substrate 1a are denoted by the same reference numerals and description thereof is omitted.

幅狭部5aには、断面三角形状の突起電極42が形成されている。突起電極42は、幅狭部5aに無電解メッキあるいは電解メッキなどを施すことにより形成される。幅狭部5aの断面形状が三角形であるので、無電解メッキや電解メッキが行われると、メッキ部分が幅狭部5aの形状を比較的模倣して成長するので、突起電極42は三角形の形状として形成される。   A protruding electrode 42 having a triangular cross section is formed in the narrow portion 5a. The protruding electrode 42 is formed by performing electroless plating or electrolytic plating on the narrow portion 5a. Since the cross-sectional shape of the narrow portion 5a is a triangle, when electroless plating or electrolytic plating is performed, the plated portion grows relatively imitating the shape of the narrow portion 5a, so that the protruding electrode 42 has a triangular shape. Formed as.

この構造により、半導体チップの電極パッドとの接合する際に、半導体チップと電極パッドを加圧加重すると、突起電極が変形し、突起電極と電極パッドとの接続が安定する。   With this structure, when the semiconductor chip and the electrode pad are pressure-weighted when bonded to the electrode pad of the semiconductor chip, the protruding electrode is deformed and the connection between the protruding electrode and the electrode pad is stabilized.

(実施の形態4)
本発明の実施の形態4として、実施の形態1に示したテープ配線基板1aの製造方法とは、別のテープ配線基板1aの製造方法を示す。図15〜図19は、本実施の形態1におけるテープ配線基板1aの製造方法を示す工程図である。図15〜図19において、(a)は平面図、(b)は(a)のC−C'断面の構成を示す断面図である。
(Embodiment 4)
As a fourth embodiment of the present invention, a method for manufacturing a tape wiring substrate 1a different from the method for manufacturing the tape wiring substrate 1a shown in the first embodiment will be described. 15 to 19 are process diagrams showing a method for manufacturing the tape wiring board 1a according to the first embodiment. 15-19, (a) is a top view, (b) is sectional drawing which shows the structure of CC 'cross section of (a).

まず、図15に示すように、可撓性基板2a上に、圧着法やメッキ法などにより、厚みが5μm程度から40μm程度の導体配線用の導体層8を形成する。なお、導体層8の厚みを5μmから40μm以外に形成してもよい。つぎに、導体層8上に配線形成用のフォトレジスト層9を形成する。フォトレジスト層9としては、ネガ型またはポジ型のどちらのタイプでもかまわない。フォトレジスト層9の厚みは、10μm程度から100μm程度まで可能である。   First, as shown in FIG. 15, a conductor layer 8 for conductor wiring having a thickness of about 5 μm to 40 μm is formed on the flexible substrate 2a by a pressure bonding method, a plating method, or the like. Note that the conductor layer 8 may have a thickness other than 5 μm to 40 μm. Next, a photoresist layer 9 for wiring formation is formed on the conductor layer 8. The photoresist layer 9 may be either a negative type or a positive type. The thickness of the photoresist layer 9 can be from about 10 μm to about 100 μm.

つぎに、図16に示すように、フォトレジスト層9に対し、所望のパターン配線を形成する領域上にレジストが残存するようにフォトリソグラフィー工法により、レジストを露光現像除去する。その際に、配線幅の狭い幅狭部5aを形成するための部分のパターン幅を相対的に狭くして幅狭レジスト10gを形成する。また、幅広部6a、特にアウターリード部のようにある程度配線の表面に平坦性が要求される部分を形成するための部分のパターン幅を幅狭レジスト10gの幅よりも広くして幅広レジスト11gを形成する。   Next, as shown in FIG. 16, the resist is exposed and developed and removed by a photolithography method so that the resist remains on a region where a desired pattern wiring is to be formed on the photoresist layer 9. At that time, a narrow resist 10g is formed by relatively narrowing the pattern width of the portion for forming the narrow portion 5a having a narrow wiring width. Further, the wide resist 11g is formed by making the pattern width of the wide portion 6a, particularly the portion for forming flatness on the surface of the wiring to some extent, such as the outer lead portion, wider than the width of the narrow resist 10g. Form.

つぎに、図17に示すように、パターンが形成されたフォトレジスト層9をマスクとし、ウエットエッチングにより導体層8の不要部分を除去する。導体層8のウエットエッチングでは、導体層8の表面から等方的にエッチングされてゆくので、導体層8においてフォトレジスト層9と接している側の幅が狭くなる。導体層8のウエットエッチングにおいて、幅狭レジスト10gの下の幅狭導体部51aの断面が台形になるように、さらに、幅広レジスト11gの下の幅広導体部52aの断面が幅狭導体部51aの断面より幅が広い台形になるように調整する。   Next, as shown in FIG. 17, using the photoresist layer 9 on which the pattern is formed as a mask, unnecessary portions of the conductor layer 8 are removed by wet etching. In the wet etching of the conductor layer 8, since the surface of the conductor layer 8 is isotropically etched, the width of the conductor layer 8 on the side in contact with the photoresist layer 9 is narrowed. In the wet etching of the conductor layer 8, the cross section of the narrow conductor portion 51a under the narrow resist 10g is trapezoidal, and the cross section of the wide conductor portion 52a under the wide resist 11g is Adjust so that the trapezoid is wider than the cross section.

導体配線4aの断面形状は、レジストパターンと導体層の厚みに依存する。また、エッチングの薬液の種類、方法にも依存する。たとえば、導体層8として銅を使用し、エッチング液として一般的な硫酸銅液を使用する。例えば、導体層8の厚みを25μmとし、幅狭レジスト10gの幅を15μmとし、幅広レジスト11gの幅を40μmとしてウエットエッチングを行う。この時点において、エッチングは、完全にはされておらず、導体配線のテープ基材との接触面では一部接続している箇所があってもよい。   The cross-sectional shape of the conductor wiring 4a depends on the resist pattern and the thickness of the conductor layer. It also depends on the type and method of the etching chemical. For example, copper is used as the conductor layer 8 and a general copper sulfate solution is used as the etching solution. For example, wet etching is performed with the thickness of the conductor layer 8 being 25 μm, the width of the narrow resist 10 g being 15 μm, and the width of the wide resist 11 g being 40 μm. At this point, the etching is not completely performed, and there may be a portion where the conductor wiring is partially connected on the contact surface with the tape base material.

つぎに、図18に示すように、パターンが形成されたフォトレジスト層9を取り除き導体層8を露出させる。   Next, as shown in FIG. 18, the patterned photoresist layer 9 is removed to expose the conductor layer 8.

つぎに、図19に示すように、幅狭導体部51aおよび幅広導体部52aに、幅狭導体部51aの断面形状が三角形となるまで第2のウエットエッチングを行う。幅狭導体部51aおよび幅広導体部52aに第2のウエットエッチングを行うことにより、それぞれ幅狭部5aおよび幅広部6aが形成される。この時、幅広部6aの形状は配線の平坦部7の幅が15μmの台形となった。また、導体配線4aの厚みは、幅狭部5aは幅広部6aより1μm程度薄くなった。以上のような製造方法においても、テープ配線基板1aを製造することができる。   Next, as shown in FIG. 19, second wet etching is performed on the narrow conductor portion 51a and the wide conductor portion 52a until the cross-sectional shape of the narrow conductor portion 51a becomes a triangle. By performing the second wet etching on the narrow conductor portion 51a and the wide conductor portion 52a, the narrow portion 5a and the wide portion 6a are formed, respectively. At this time, the shape of the wide portion 6a was a trapezoid in which the width of the flat portion 7 of the wiring was 15 μm. Further, the thickness of the conductor wiring 4a is about 1 μm thinner in the narrow portion 5a than in the wide portion 6a. Also in the manufacturing method as described above, the tape wiring substrate 1a can be manufactured.

また、テープ配線基板1aの別の製造方法として、図17に示す工程の後、幅狭部5aを形成する領域を全面開口したフォトマスクを用いてフォトリソグラフィーを行い、幅狭レジスト10gを除去する。ここでは、一度露光現像したパターンを再び露光現像するので、図15(b)に示すフォトレジスト層9の材料としてはポジ型がよい。その後に、第2のウエットエッチングを行う。第2のウエットエッチングにより幅狭導体部51aは側面方向だけでなく厚み方向もエッチングされて幅狭部5aが形成され、また、幅広導体部52aではエッチングが完全になされて所望の台形(四角形)の幅広部6aが形成される。その後、幅広レジスト11gを取り除き導体配線4aを露出させる。   As another manufacturing method of the tape wiring substrate 1a, after the step shown in FIG. 17, photolithography is performed using a photomask having an entire area where the narrow portion 5a is to be formed to remove the narrow resist 10g. . Here, since the pattern once exposed and developed is exposed and developed again, the material of the photoresist layer 9 shown in FIG. Thereafter, a second wet etching is performed. By the second wet etching, the narrow conductor portion 51a is etched not only in the side surface direction but also in the thickness direction to form the narrow portion 5a, and the wide conductor portion 52a is completely etched to form a desired trapezoid (rectangle). Wide portion 6a is formed. Thereafter, the wide resist 11g is removed to expose the conductor wiring 4a.

以上の製造方法により、幅狭部5aの断面形状が三角形であり、幅広部6aの断面形状が台形(四角形)であるテープ配線基板1aを形成することができる。   With the above manufacturing method, the tape wiring substrate 1a in which the cross-sectional shape of the narrow portion 5a is a triangle and the cross-sectional shape of the wide portion 6a is a trapezoid (rectangle) can be formed.

(実施の形態5)
本発明の実施の形態5として、実施の形態1に示したテープ配線基板1bの製造方法とは、別のテープ配線基板1bの製造方法を示す。図20〜図25は、本発明の実施の形態におけるテープ配線基板1bの製造方法を示す工程図である。図20〜図25において、(a)は平面図、(b)は(a)のD−D'断面の構成を示す断面図である。
(Embodiment 5)
As a fifth embodiment of the present invention, a method for manufacturing a tape wiring substrate 1b different from the method for manufacturing the tape wiring substrate 1b shown in the first embodiment will be described. 20 to 25 are process diagrams showing a method for manufacturing the tape wiring substrate 1b according to the embodiment of the present invention. 20 to 25, (a) is a plan view, and (b) is a cross-sectional view showing the configuration of the DD ′ cross section of (a).

まず、図20に示すように、可撓性基板2a上に、圧着法やメッキ法などにより、厚みが5μm程度から40μm程度の導体配線用の導体層8を形成する。なお、導体層8の厚みを5μmから40μm以外の厚さに形成してもよい。つぎに、導体層8上にフォトレジスト層9を形成する。フォトレジスト層9としては、ネガ型またはポジ型のどちらのタイプでもかまわない。フォトレジスト層9の厚みは、10μm程度から100μm程度まで可能である。   First, as shown in FIG. 20, a conductor layer 8 for conductor wiring having a thickness of about 5 μm to 40 μm is formed on a flexible substrate 2a by a pressure bonding method, a plating method, or the like. The conductor layer 8 may be formed to a thickness other than 5 μm to 40 μm. Next, a photoresist layer 9 is formed on the conductor layer 8. The photoresist layer 9 may be either a negative type or a positive type. The thickness of the photoresist layer 9 can be from about 10 μm to about 100 μm.

つぎに、図21に示すように、フォトレジスト層9に対し、所望のパターン配線を形成する領域上に配線形成用レジスト61が残存するようにフォトリソグラフィー工法により、フォトレジスト層9を露光現像除去する。その際に、配線幅の狭い幅狭部5bが形成されるための部分のパターン幅を幅狭部5bの幅より広くして幅狭レジスト10hを形成する。また、幅広部4b、特にアウターリード部のようにある程度配線の表面に平坦性が要求される部分を形成するための部分のパターン幅を幅狭レジスト10hの幅よりも広くして幅広レジスト11hを形成する。なお、図21では、幅狭レジスト10h間の長さを幅広レジスト11hの間の長さよりも短くしている。   Next, as shown in FIG. 21, the photoresist layer 9 is exposed and developed and removed by photolithography so that the wiring forming resist 61 remains on the region where a desired pattern wiring is to be formed. To do. At that time, the narrow resist 10h is formed by making the pattern width of the portion for forming the narrow portion 5b having a narrow wiring width wider than the width of the narrow portion 5b. Further, the wide resist 11h is formed by making the pattern width of the wide portion 4b, in particular, the portion for forming flatness required to some extent on the surface of the wiring, such as the outer lead portion, wider than the width of the narrow resist 10h. Form. In FIG. 21, the length between the narrow resists 10h is shorter than the length between the wide resists 11h.

つぎに、図22に示すように、パターン形成されたフォトレジスト層9をマスクとし、ウエットエッチングにより導体層8の不要部分を除去する。導体層8のウエットエッチングでは、導体層8の表面から等方的にエッチングされてゆくので、フォトレジスト層9と接している側の導体配線の幅が狭くなる。   Next, as shown in FIG. 22, unnecessary portions of the conductor layer 8 are removed by wet etching using the patterned photoresist layer 9 as a mask. In the wet etching of the conductor layer 8, since the surface of the conductor layer 8 is isotropically etched, the width of the conductor wiring on the side in contact with the photoresist layer 9 is narrowed.

導体配線4bの断面形状は、レジストパターンと導体層の厚みに依存する。また、エッチングの薬液の種類、方法にも依存する。たとえば、導体層8として銅を使用し、エッチング液として一般的な硫酸銅液を使用する。導体層8の厚みを25μmとし、幅狭レジスト10hの幅を15μmとし、幅広レジスト11hの幅を40μmとしてウエットエッチングを行う。   The cross-sectional shape of the conductor wiring 4b depends on the resist pattern and the thickness of the conductor layer. It also depends on the type and method of the etching chemical. For example, copper is used as the conductor layer 8 and a general copper sulfate solution is used as the etching solution. Wet etching is performed with the thickness of the conductor layer 8 being 25 μm, the width of the narrow resist 10 h being 15 μm, and the width of the wide resist 11 h being 40 μm.

そこで、ウエットエッチングを、幅広レジスト11hの下の導体層8が幅広部6bとなるように行う。この際、幅狭レジスト10hの下の導体層8(幅狭導体層51d)は、断面形状が台形であってもよいし、隣接する幅狭導体層51dと一体となっていてもよい。つぎに、幅狭レジスト10hおよび幅広レジスト11hを除去し、幅広部6bおよび幅狭導体層51dを露出させる。つぎに図23に示すように、レジスト層を形成し、幅広部6bを覆う以外の領域のレジスト層を除去し、幅狭導体層51dを露出させる第2レジスト61を形成する。   Therefore, wet etching is performed so that the conductor layer 8 under the wide resist 11h becomes the wide portion 6b. At this time, the conductor layer 8 (narrow conductor layer 51d) under the narrow resist 10h may have a trapezoidal cross-sectional shape or may be integrated with the adjacent narrow conductor layer 51d. Next, the narrow resist 10h and the wide resist 11h are removed, and the wide portion 6b and the narrow conductor layer 51d are exposed. Next, as shown in FIG. 23, a resist layer is formed, the resist layer in a region other than covering the wide portion 6b is removed, and a second resist 61 exposing the narrow conductor layer 51d is formed.

つぎに図24に示すように、第2レジスト61をマスクとして、幅狭導体層51dウエットエッチングして、断面構造が三角形の幅狭部5bを形成する。その後、図25に示すように第2レジスト61を除去する。   Next, as shown in FIG. 24, using the second resist 61 as a mask, the narrow conductor layer 51d is wet etched to form a narrow portion 5b having a triangular cross-sectional structure. Thereafter, as shown in FIG. 25, the second resist 61 is removed.

以上の工程により、幅狭部5bの断面形状は三角形でありながら、幅広部6bの断面形状が台形のテープ配線基板1bを形成することができる。その結果、エッチング後に幅狭部5bは三角形となり、幅広部6bの平坦部7の幅が15μmの台形となった。また導体配線4bの厚みは、幅狭部5bは幅広部6bより2μm程度薄くなっている。   Through the above steps, the tape wiring substrate 1b in which the cross-sectional shape of the wide portion 6b is trapezoidal while the cross-sectional shape of the narrow portion 5b is triangular can be formed. As a result, the narrow part 5b became a triangle after etching, and the flat part 7 of the wide part 6b became a trapezoid whose width was 15 μm. Also, the thickness of the conductor wiring 4b is about 2 μm thinner at the narrow portion 5b than at the wide portion 6b.

以上の実施の形態のように、テープ配線基板1b、半導体装置および実装構造において、半導体チップの電極パッド接続部は狭ピッチで配線幅が狭く、さらにアウターリード部のような配線の表面にある程度の平坦性が要求される領域においては安定に平坦領域を確保できることが可能になる。これにより、狭ピッチの半導体チップを使用しながら製造歩留まりの高い半導体装置を提供できる。   As in the above embodiment, in the tape wiring substrate 1b, the semiconductor device, and the mounting structure, the electrode pad connection portions of the semiconductor chip have a narrow wiring width and a narrow wiring width, and a certain amount of wiring is formed on the wiring surface such as the outer lead portion. In a region where flatness is required, a flat region can be secured stably. Thereby, it is possible to provide a semiconductor device having a high manufacturing yield while using a narrow-pitch semiconductor chip.

なお、幅狭レジスト10h間の長さを幅広レジスト11hの間の長さよりも短くすることにより、導体配線4bの幅狭部5b間の長さと幅広部6b間の長さが同程度になる。このため、導体配線4b間でショートすることを防ぎ、少スペースで配線することができる。   In addition, by making the length between the narrow resists 10h shorter than the length between the wide resists 11h, the length between the narrow portions 5b of the conductor wiring 4b and the length between the wide portions 6b become approximately the same. For this reason, it is possible to prevent a short circuit between the conductor wirings 4b and to perform wiring in a small space.

本発明は、安定なアウターリード実装を実現しながら狭ピッチの半導体チップの実装を可能とするテープ配線基板に利用することができる。   INDUSTRIAL APPLICABILITY The present invention can be used for a tape wiring substrate that enables mounting of a semiconductor chip with a narrow pitch while realizing stable outer lead mounting.

本発明の実施の形態1に係るテープ配線基板の構成を示す平面図The top view which shows the structure of the tape wiring board which concerns on Embodiment 1 of this invention 同上テープ配線基板の構成を示す部分斜視図The fragmentary perspective view which shows the structure of a tape wiring board same as the above 同上テープ配線基板の製造方法を示す(a)は平面図、(b)はA−A'断面図(A) which shows the manufacturing method of a tape wiring board same as the above is a top view, (b) is AA 'sectional drawing 図3のつぎの工程を示す(a)は平面図、(b)はA−A'断面図3A is a plan view, and FIG. 3B is a cross-sectional view taken along line AA ′. 図4のつぎの工程を示す(a)は平面図、(b)はA−A'断面図4A is a plan view and FIG. 4B is a cross-sectional view taken along line AA ′. 図5のつぎの工程を示す(a)は平面図、(b)はA−A'断面図5A is a plan view, and FIG. 5B is a cross-sectional view taken along line AA ′. 本発明の実施の形態1に係る半導体装置の構成を示す(a)は平面図、(b)はB−B'断面図1A is a plan view showing the configuration of a semiconductor device according to Embodiment 1 of the present invention, and FIG. 同上半導体装置を外部基板に実装した構成を示す断面図Sectional drawing which shows the structure which mounted the semiconductor device same as the above on the external substrate 本発明の実施の形態1に係るテープ配線基板とは別のテープ配線基板の構成を示す斜視図The perspective view which shows the structure of the tape wiring board different from the tape wiring board which concerns on Embodiment 1 of this invention. 本発明の実施の形態1に係るテープ配線基板とは別のテープ配線基板の構成を示す斜視図The perspective view which shows the structure of the tape wiring board different from the tape wiring board which concerns on Embodiment 1 of this invention. 本発明の実施の形態1に係るテープ配線基板とは別のテープ配線基板の構成を示す平面図The top view which shows the structure of the tape wiring board different from the tape wiring board which concerns on Embodiment 1 of this invention 本発明の実施の形態2に係るテープ配線基板の構成を示す平面図The top view which shows the structure of the tape wiring board based on Embodiment 2 of this invention 同上テープ配線基板の構成を示す部分斜視図The fragmentary perspective view which shows the structure of a tape wiring board same as the above 本発明の実施の形態3に係るテープ配線基板の構成を示す部分斜視図The partial perspective view which shows the structure of the tape wiring board based on Embodiment 3 of this invention. 本発明の実施の形態4に係るテープ配線基板の製造方法を示す(a)は平面図、(b)はC−C'断面図(A) which shows the manufacturing method of the tape wiring board which concerns on Embodiment 4 of this invention is a top view, (b) is CC 'sectional drawing. 図15のつぎの工程を示す(a)は平面図、(b)はC−C'断面図FIG. 15A is a plan view showing the next step of FIG. 15, and FIG. 図16のつぎの工程を示す(a)は平面図、(b)はC−C'断面図FIG. 16A is a plan view showing the next step, and FIG. 16B is a cross-sectional view along CC ′. 図17のつぎの工程を示す(a)は平面図、(b)はC−C'断面図FIG. 17A shows a step subsequent to FIG. 17, and FIG. 17B is a cross-sectional view taken along the line CC ′. 図18のつぎの工程を示す(a)は平面図、(b)はC−C'断面図FIG. 18A shows a step subsequent to FIG. 18, and FIG. 18B is a cross-sectional view taken along the line CC ′. 本発明の実施の形態4に係るテープ配線基板の製造方法を示す(a)は平面図、(b)はD−D'断面図(A) which shows the manufacturing method of the tape wiring board which concerns on Embodiment 4 of this invention is a top view, (b) is DD 'sectional drawing. 図20のつぎの工程を示す(a)は平面図、(b)はD−D'断面図20A is a plan view and FIG. 20B is a DD ′ sectional view showing the next step of FIG. 図21のつぎの工程を示す(a)は平面図、(b)はD−D'断面図FIG. 21A is a plan view showing the next step of FIG. 21, and FIG. 図22のつぎの工程を示す(a)は平面図、(b)はD−D'断面図FIG. 22A is a plan view showing the next step of FIG. 22, and FIG. 図23のつぎの工程を示す(a)は平面図、(b)はD−D'断面図FIG. 23A is a plan view showing the next step of FIG. 23, and FIG. 図24のつぎの工程を示す(a)は平面図、(b)はD−D'断面図FIG. 24A shows a step subsequent to FIG. 24, and FIG. 24B is a cross-sectional view along DD ′. 従来の半導体装置の構成を示す部分断面図Partial sectional view showing the structure of a conventional semiconductor device

符号の説明Explanation of symbols

1a、1b、1c、1d、1e、1f テープ配線基板
2a、2d 可撓性基板
3 半導体チップ実装部
4a、4b、4c 導体配線
5a、5b、5c 幅狭部
6a、6b、6c 幅広部
7 平坦部
8 導体層
9 フォトレジスト層
10a、10g、10h 幅狭レジスト
11a、11g、11h 幅広レジスト
20 半導体装置
21 半導体チップ
22 電極パッド
23 突起電極
24 パッシベーション
25 封止樹脂
31 ソルダーレジスト層
32 異方性導電フィルム
33 外部基板
34 開口部
41 支持部
42 突起電極
51a、51d 幅狭導体部
52a、52d 幅広導体部
61 第2レジスト
1a, 1b, 1c, 1d, 1e, 1f Tape wiring board 2a, 2d Flexible board 3 Semiconductor chip mounting part 4a, 4b, 4c Conductor wiring 5a, 5b, 5c Narrow part 6a, 6b, 6c Wide part 7 Flat Part 8 Conductor layer 9 Photoresist layer 10a, 10g, 10h Narrow resist 11a, 11g, 11h Wide resist 20 Semiconductor device 21 Semiconductor chip 22 Electrode pad 23 Projection electrode 24 Passivation 25 Sealing resin 31 Solder resist layer 32 Anisotropic conductivity Film 33 External substrate 34 Opening portion 41 Support portion 42 Protruding electrodes 51a and 51d Narrow conductor portions 52a and 52d Wide conductor portion 61 Second resist

Claims (16)

可撓性の絶縁性基材と、
前記絶縁性基材上に形成された導体配線とを備えたテープ配線基板において、
前記導体配線の断面形状が三角形である部分と四角形である部分とを有することを特徴とするテープ配線基板。
A flexible insulating substrate;
In a tape wiring board provided with a conductor wiring formed on the insulating base material,
A tape wiring board, wherein the conductor wiring has a triangular section and a quadrangular section.
前記導体配線は、半導体チップが実装可能に形成された部分に形成されたインナーリード部を有し、
前記インナーリード部は、断面形状が三角形である請求項1記載のテープ配線基板。
The conductor wiring has an inner lead portion formed in a portion where the semiconductor chip can be mounted,
The tape wiring board according to claim 1, wherein the inner lead portion has a triangular cross-sectional shape.
前記導体配線は、断面形状が三角形である部分の配線幅よりも、断面形状が四角形である部分の配線幅の方が広い請求項1または2に記載のテープ配線基板。   3. The tape wiring board according to claim 1, wherein the conductor wiring has a wider wiring width in a portion having a square cross-sectional shape than a wiring width in a portion having a triangular cross-sectional shape. 前記導体配線は、断面形状が三角形である部分の厚みよりも、断面形状が四角形である部分の厚みの方が厚い請求項1〜3のいずれか一項に記載のテープ配線基板。   The tape wiring substrate according to any one of claims 1 to 3, wherein the conductor wiring has a thicker portion having a square cross-sectional shape than a portion having a triangular cross-sectional shape. 前記インナーリード部には、断面形状が三角形である突起電極が形成されている請求項2〜4のいずれか一項に記載のテープ配線基板。   The tape wiring substrate according to any one of claims 2 to 4, wherein a protruding electrode having a triangular cross-sectional shape is formed on the inner lead portion. 前記導体配線における前記インナーリード部と反対側の端部には、外部接続端子が形成され、前記外部接続端子の断面形状が四角形である請求項2〜5のいずれか一項に記載のテープ配線基板。   The tape wiring according to any one of claims 2 to 5, wherein an external connection terminal is formed at an end portion of the conductor wiring opposite to the inner lead portion, and a cross-sectional shape of the external connection terminal is a quadrangle. substrate. 前記導体配線のインナーリード部の先端に接続され、断面形状が四角形である支持部を有する請求項2〜6のいずれか一項に記載のテープ配線基板。   The tape wiring substrate according to any one of claims 2 to 6, further comprising a support portion connected to a tip of an inner lead portion of the conductor wiring and having a quadrangular cross-sectional shape. 前記導体配線の断面形状が四角形である部分の断面形状が、前記絶縁性基材と接続される側が幅広の台形である請求項1〜7のいずれか一項に記載のテープ配線基板。   The tape wiring substrate according to any one of claims 1 to 7, wherein a cross-sectional shape of a portion where the cross-sectional shape of the conductor wiring is a quadrangle is a wide trapezoid on a side connected to the insulating base. 前記導体配線の前記断面形状が台形の部分と前記断面形状が三角形の部分の境界領域は、前記導体配線の断面形状が、台形から幅が徐々に狭くなり三角形となる請求項8記載のテープ配線基板。   9. The tape wiring according to claim 8, wherein the cross-sectional shape of the conductor wiring has a triangular shape in which the cross-sectional shape of the conductor wiring gradually becomes narrower from the trapezoid in a boundary region between the trapezoidal section and the triangular section. substrate. 前記半導体チップが実装可能に形成された領域に前記導体配線のインナーリード部が露出されるように孔が形成されている請求項2〜9に記載のテープ配線基板。   The tape wiring board according to claim 2, wherein a hole is formed so that an inner lead portion of the conductor wiring is exposed in a region where the semiconductor chip can be mounted. 請求項1〜10に記載のテープ配線基板と、
前記テープ配線基板上に形成された半導体チップを有する半導体装置。
The tape wiring board according to claim 1,
A semiconductor device having a semiconductor chip formed on the tape wiring substrate.
可撓性の絶縁性基材上に導体層を有する基材にフォトレジストを形成する工程と、
前記フォトレジストに開口部を形成する工程と、
前記開口部が形成されたフォトレジストをマスクとして前記導体層をエッチングして導体配線を形成する工程と、
前記フォトレジストを除去する工程とを有し、
前記開口部を形成する工程では、前記導体配線の幅が相対的に広い部分に対して、前記導体配線の幅が相対的に狭い部分のマスク幅が狭くなるように前記開口部を形成し、
前記エッチングする工程では、前記導体配線の幅が相対的に広い部分の断面形状が四角形であり、前記導体配線の幅が相対的に狭い部分の断面形状が三角形となるようにエッチングを行うテープ配線基板の製造方法。
Forming a photoresist on a substrate having a conductor layer on a flexible insulating substrate;
Forming an opening in the photoresist;
Etching the conductor layer using the photoresist in which the opening is formed as a mask to form a conductor wiring; and
And removing the photoresist.
In the step of forming the opening, the opening is formed so that the mask width of the portion where the width of the conductor wiring is relatively narrow is narrowed with respect to the portion where the width of the conductor wiring is relatively wide,
In the etching step, the tape wiring is etched so that the cross-sectional shape of the relatively wide portion of the conductor wiring is a square and the cross-sectional shape of the relatively narrow portion of the conductor wiring is a triangle. A method for manufacturing a substrate.
可撓性の絶縁性基材上に導体層を有する基材にフォトレジストを形成する工程と、
前記フォトレジストに開口部を形成する工程と、
前記開口部が形成されたフォトレジストをマスクとして前記導体層をエッチングする第1エッチング工程と、
前記フォトレジストを除去する工程と、
前記導体層をエッチングして導体配線を形成する第2エッチング工程とを有し、
前記開口部を形成する工程では、前記導体配線の幅が相対的に広い部分に対して、前記導体配線の幅が相対的に狭い部分のマスク幅が狭くなるように、前記フォトレジストに前記開口部を形成し、
前記第2エッチング工程では、前記導体配線の幅が相対的に広い部分の断面形状が四角形であり、前記導体配線の幅が相対的に狭い部分の断面形状が三角形となるようにエッチングを行うテープ配線基板の製造方法。
Forming a photoresist on a substrate having a conductor layer on a flexible insulating substrate;
Forming an opening in the photoresist;
A first etching step of etching the conductor layer using the photoresist in which the opening is formed as a mask;
Removing the photoresist;
A second etching step of etching the conductor layer to form a conductor wiring;
In the step of forming the opening, the opening is formed in the photoresist so that a mask width of a portion where the width of the conductor wiring is relatively narrow is narrowed with respect to a portion where the width of the conductor wiring is relatively wide. Forming part,
In the second etching step, the tape is etched so that the cross-sectional shape of the portion where the width of the conductor wiring is relatively wide is a square and the cross-sectional shape of the portion where the width of the conductor wiring is relatively narrow is a triangle. A method for manufacturing a wiring board.
可撓性の絶縁性基材上に導体層を有する基材にフォトレジストを形成する工程と、
前記フォトレジストに開口部を形成する工程と、
前記開口部が形成されたフォトレジストをマスクとして前記導体層をエッチングする工程と、
前記フォトレジストの一部を除去する工程と、
前記一部が除去されたフォトレジストをマスクとして、前記導体層をエッチングして前記フォトレジストが除去された領域に断面形状が三角形の導体配線が規定され、前記フォトレジストが除去されない領域に断面形状が四角形の導体配線が形成される第2エッチング工程とを有するテープ配線基板の製造方法。
Forming a photoresist on a substrate having a conductor layer on a flexible insulating substrate;
Forming an opening in the photoresist;
Etching the conductor layer using the photoresist in which the opening is formed as a mask;
Removing a portion of the photoresist;
Using the partially removed photoresist as a mask, the conductor layer is etched to define a conductor wiring having a triangular cross section in the region where the photoresist is removed, and in the region where the photoresist is not removed A method for manufacturing a tape wiring board, comprising: a second etching step in which a rectangular conductor wiring is formed.
可撓性の絶縁性基材上に導体層を有する基材に第1フォトレジストを形成する工程と、
前記第1フォトレジストに開口部を形成する工程と、
前記開口部が形成された第1フォトレジストをマスクとして前記導体層をエッチングする第1エッチング工程と、
前記第1フォトレジストを除去する工程と、
前記基材上に第2フォトレジストを形成する工程と、
前記第2フォトレジストに開口部を形成する工程と、
前記開口部が形成された第2フォトレジストをマスクとして前記導体層をエッチングして、導体配線を形成する第2エッチング工程と、
前記第2フォトレジストを除去する工程とを有し、
前記第2フォトレジストに開口部を形成する工程では、前記第2フォトレジストの前記導体配線の幅が相対的に狭い部分に前記開口部を形成し、
前記第2エッチング工程では、前記第1エッチング工程により形成された前記導体配線よりも導体配線の厚みを薄く形成するテープ配線基板の製造方法。
Forming a first photoresist on a substrate having a conductor layer on a flexible insulating substrate;
Forming an opening in the first photoresist;
A first etching step of etching the conductor layer using the first photoresist in which the opening is formed as a mask;
Removing the first photoresist;
Forming a second photoresist on the substrate;
Forming an opening in the second photoresist;
Etching the conductor layer using the second photoresist in which the opening is formed as a mask to form a conductor wiring; and
Removing the second photoresist,
In the step of forming an opening in the second photoresist, the opening is formed in a portion where the width of the conductor wiring of the second photoresist is relatively narrow,
In the second etching step, a method of manufacturing a tape wiring substrate, wherein a thickness of the conductor wiring is formed thinner than the conductor wiring formed in the first etching step.
前記導体配線の厚みが薄い部分は、断面形状が三角形である請求項15記載のテープ配線基板の製造方法。   The method for manufacturing a tape wiring substrate according to claim 15, wherein the thin portion of the conductor wiring has a triangular cross-sectional shape.
JP2007076892A 2007-03-23 2007-03-23 Tape circuit board, semiconductor device, and production method of them Withdrawn JP2008235791A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007076892A JP2008235791A (en) 2007-03-23 2007-03-23 Tape circuit board, semiconductor device, and production method of them

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007076892A JP2008235791A (en) 2007-03-23 2007-03-23 Tape circuit board, semiconductor device, and production method of them

Publications (1)

Publication Number Publication Date
JP2008235791A true JP2008235791A (en) 2008-10-02

Family

ID=39908197

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007076892A Withdrawn JP2008235791A (en) 2007-03-23 2007-03-23 Tape circuit board, semiconductor device, and production method of them

Country Status (1)

Country Link
JP (1) JP2008235791A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10321582B2 (en) 2015-01-23 2019-06-11 Olympus Corporation Method of manufacturing wiring board and wiring board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10321582B2 (en) 2015-01-23 2019-06-11 Olympus Corporation Method of manufacturing wiring board and wiring board

Similar Documents

Publication Publication Date Title
JP4068628B2 (en) Wiring board, semiconductor device and display module
JP5185885B2 (en) Wiring board and semiconductor device
JP3565835B1 (en) Wiring board, method of manufacturing the same, semiconductor device and method of manufacturing the same
JP2006165517A (en) Flexible wiring board, manufacturing method therof semiconductor device and electronic apparatus using it
JP2007103848A (en) Semiconductor device and its manufacturing method
JP2006269605A (en) Flexible circuit board and manufacturing method thereof
JP4819335B2 (en) Semiconductor chip package
JP2009224478A (en) Tape wiring circuit board and semiconductor chip package
JP5184115B2 (en) Wiring circuit board and manufacturing method thereof
US7508073B2 (en) Wiring board, semiconductor device using the same, and method for manufacturing wiring board
JP3886513B2 (en) Film substrate and manufacturing method thereof
US8674503B2 (en) Circuit board, fabricating method thereof and package structure
KR20090084706A (en) Printed circuit board and method of manufacturing the same
JP2008177618A (en) Flexible wiring board, semiconductor device and electronic equipment using the wiring board
JP2008235791A (en) Tape circuit board, semiconductor device, and production method of them
JP2007141969A (en) Tape wiring substrate, its manufacturing method, and semiconductor device
TW202101184A (en) Touch device
JP2007109884A (en) Mounting substrate and semiconductor device
JP2005109377A (en) Semiconductor device and manufacturing method therefor
JP4973513B2 (en) Tape carrier for semiconductor device, method for manufacturing tape carrier for semiconductor device, and semiconductor device
JP2009302200A (en) Film for cof, semiconductor device, and production method of film for cof
JP2022027427A (en) Wiring structure of flexible circuit board
JP2005093468A (en) Semiconductor device and its manufacturing method
KR100447495B1 (en) circuit pattern of tape carrier type semiconductor package and the method of manufacturing the same
JP2005116697A (en) Semiconductor device, its manufacturing process, and display device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20100601