JP2008235735A - 静電チャック及びこれを備えたプラズマ処理装置 - Google Patents

静電チャック及びこれを備えたプラズマ処理装置 Download PDF

Info

Publication number
JP2008235735A
JP2008235735A JP2007075964A JP2007075964A JP2008235735A JP 2008235735 A JP2008235735 A JP 2008235735A JP 2007075964 A JP2007075964 A JP 2007075964A JP 2007075964 A JP2007075964 A JP 2007075964A JP 2008235735 A JP2008235735 A JP 2008235735A
Authority
JP
Japan
Prior art keywords
layer
electrostatic chuck
insulating layer
voltage
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007075964A
Other languages
English (en)
Inventor
Toshiyasu Hayamizu
利泰 速水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Precision Products Co Ltd
Original Assignee
Sumitomo Precision Products Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Precision Products Co Ltd filed Critical Sumitomo Precision Products Co Ltd
Priority to JP2007075964A priority Critical patent/JP2008235735A/ja
Priority to PCT/JP2008/053216 priority patent/WO2008117607A1/ja
Priority to TW97106753A priority patent/TW200845287A/zh
Publication of JP2008235735A publication Critical patent/JP2008235735A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)
  • Jigs For Machine Tools (AREA)

Abstract

【課題】どのような基板に対してもより吸着力を高めることができる静電チャックなどを提供する。
【解決手段】静電チャック21は、本体23、及びこの本体23の上面に積層された絶縁膜24,電極25及び絶縁層26からなる基台22と、電極25に直流電圧を印加する直流電源29とを備え、絶縁膜24は本体23の上面に、電極25は絶縁膜24の上面に、絶縁層26は電極25の上面に形成される。前記絶縁層26は、ポリイミドからなる層27とセラミックからなる層28との2層構造に形成されて、ポリイミド層27が電極25の上面に、セラミック層28がポリイミド層27の上面に形成される。基板Kはセラミック層28の表面に載置される。
【選択図】図2

Description

本発明は、基板を吸着して保持する静電チャック及びこれを備えたプラズマ処理装置に関する。
前記静電チャックは、例えば、所定の処理ガスをプラズマ化してシリコン基板をエッチングするエッチング装置に設けられ、処理チャンバ内でシリコン基板を保持,固定する手段として用いられるもので、従来、例えば、特開平8−46020号公報に開示されたものが知られている。
この静電チャックは、円板状に形成された基部と、この基部上に形成され、表面にシリコン基板が載置される絶縁層と、この絶縁層に覆われて絶縁層の内部に配置された電極と、この電極に電圧を印加する電圧印加機構などを備え、電圧印加機構によって電極に電圧を印加することで、シリコン基板と絶縁層との間に吸着力を生じさせてシリコン基板を吸着する。尚、前記絶縁層はポリイミドから構成されている。
ところで、前記処理チャンバの内面には、例えば、フロロカーボンガス(CxFyガス)のプラズマ化によって生成される重合物など、エッチング処理中に生成された各種の生成物が付着する。そして、この付着生成物は、これがパーティクルとなってシリコン基板に付着する原因となったり、エッチングガスのプラズマ化によって生成されたラジカルが付着生成物との反応に費やされてシリコン基板のエッチングが進み難くなる原因となる。
このため、処理チャンバの内面に付着した生成物は定期的に除去される。具体的には、作業者が手作業で行うこともあるが、効率的に除去作業を行うべく、静電チャック上にダミー基板を載置するとともに、除去ガス(例えば、酸素ガス)を処理チャンバ内に供給してプラズマ化し、生成されたラジカルやイオン(酸素ラジカルや酸素イオン)によって除去している。尚、静電チャック上にダミー基板を載置するのは、絶縁層を構成するポリイミドがラジカルと反応することから、これを防止して絶縁層を保護するためである。
また、近年では、静電チャックに対してダミー基板を着脱する時間やダミー基板を用意する費用を省くために、ダミー基板を静電チャック上に載置することなく、除去ガスから生成されたラジカルやイオンによって付着生成物を除去することが行われており、この場合、このようなラジカルやイオンに対して耐性のあるセラミックがポリイミドに代えて絶縁層に用いられている。
ところが、セラミックは、比誘電率が高いものの絶縁耐圧が低く、あまり大きな電圧を電極に印加することができない。シリコン基板と絶縁層との間に作用する単位面積当たりの吸着力F(N)は次の数式1によって算出され、この数式1から明らかなように、印加可能な範囲内で一定の電圧を電極に印加するときにはセラミックの層厚を薄くすることで、より大きな吸着力を得ることができる。
(数式1)
F(N)=0.5×ε×ε×(E/t)
但し、ε(C/(V・m))は真空の誘電率、εはセラミックの比誘電率、t(mm)はセラミックの層厚、E(kV)は電極に印加する電圧である。
尚、吸着力を高める必要があるのは、シリコン基板の裏面と絶縁層の表面との間にヘリウムガスなどの冷却ガスを供給してシリコン基板を冷却し、その温度上昇を抑制する場合に、吸着力が大きいほど、シリコン基板と絶縁層とをより密着させて、シリコン基板と絶縁層との間に供給された冷却ガスの圧力をより高め、シリコン基板をより効率的に冷却することができるからである。また、シリコン基板を冷却する必要があるのは、シリコン基板に形成される膜の中には、熱に弱いもの(例えば、レジスト膜)もあるからである。
特開平8−46020号公報
しかしながら、絶縁層としてセラミックを用いた場合においても、以下のような問題がある。即ち、吸着対象の基板には、その裏面に、例えば、二酸化シリコン膜やポリイミド膜などの絶縁層が形成されたものもあり、このような基板を吸着すると、静電チャック側の絶縁層に基板側の絶縁層が重なって絶縁層全体の厚さが厚くなるので、吸着力が低下するとともに基板の冷却効率も低下する。したがって、裏面側に絶縁層のある基板を吸着するときと、裏面側に絶縁層のない基板を吸着するときとで吸着力が大きく異なり、基板の吸着,保持が不完全となったり、一定の冷却効果が得られないことがある。
そして、どのような基板を吸着するかによって生じる吸着力の変動は、セラミックからなる絶縁層の層厚が薄いほどより顕著に現れ、このような吸着力の変動を小さくするためには絶縁層の層厚をある程度厚く設定しなければならず、高い吸着力及び冷却効率を得ることができない。
本発明は、以上の実情に鑑みなされたものであって、どのような基板に対してもより吸着力を高めることができる静電チャック、及びこれを備えたプラズマ処理装置の提供をその目的とする。
上記目的を達成するための本発明は、
基板を吸着して保持する静電チャックであって、
電極と、この電極を覆うように積層され、表面に前記基板が載置される絶縁層とを少なくとも有する基台と、
前記電極に電圧を印加する電圧印加手段とを備えており、
前記絶縁層は、下層及び上層の2層構造に形成されて、下層がポリイミド、上層がセラミックからそれぞれ構成されてなることを特徴とする静電チャックに係る。
この静電チャックによれば、電圧印加手段によって電極に電圧が印加されると、基板(例えば、シリコン基板やガラス基板など)と絶縁層との間に吸着力が生じて基板が吸着,保持される。
ここで、絶縁層は、下層及び上層の2層構造に形成されて、下層がポリイミドから、上層がセラミックから構成されている。これは、本願発明者が鋭意研究を重ねた結果、セラミック(ポリイミドと比べて比誘電率が大きく、絶縁耐圧が小さい)とポリイミド(セラミックと比べて比誘電率が小さく、絶縁耐圧が大きい)とを組み合わせることで、同じ層厚の絶縁層をセラミックのみから形成する場合に比べ、絶縁耐圧が大きくなることが判明したことに基づくものである。
したがって、本発明に係る静電チャックによれば、絶縁層の絶縁耐圧を大きくすることができるので、電極に印加可能な電圧を大きくすることができ、電極に印加する電圧を大きくすれば、より大きな吸着力を発生させることができる。また、より大きな電圧を印加することができるので、絶縁層の層厚をある程度厚くしても一定レベル以上の高い吸着力を得ることができる。更に、絶縁層の層厚をある程度厚くすることで、基板の裏面側に形成された絶縁層によって生じる吸着力の変動を小さくすることができる。これにより、基板の吸着,保持が不完全となるのを防止したり、基板の裏面と絶縁層の表面との間に冷却ガスを供給して基板を冷却する場合に、効率的に基板を冷却することができる。
また、絶縁層の上層に、処理チャンバの内面に付着した生成物を除去するための除去ガスをプラズマ化することによって生成されるラジカルやイオンに対して耐性のあるセラミックを採用しているので、浸食され難くすることができる。
尚、前記絶縁層の層厚は、1.2mm以下であることが好ましい。一定の電圧を電極に印加する場合、絶縁層の層厚が厚くなるほど吸着力が小さくなるので、このような観点から上記のようにするのが好ましいのである。
また、前記上層の層厚は、0.1mm以上であることが好ましい。これは、0.1mmよりも薄いと強度が非常に弱くなるからである。
また、前記電圧印加手段は、前記電極に10kV以下の電圧を印加するように構成されていても良い。一般的な電圧印加手段では10kV程度までしか電圧を印加することができず、それ以上の電圧を印加するためには高価な専用の電圧印加手段が必要になることや、静電チャックを構成する他の部材が高電圧に耐えられない恐れがあるからである。
また、前記上層の層厚t(mm)及び前記下層の層厚t(mm)は、単位面積当たりの吸着力F(N)が、
F=0.5×ε×ε×(E/(t+t))>3325(N)
(但し、ε(C/(V・m))は真空の誘電率(=8.85×10−12)、εは前記絶縁層の比誘電率(εr1×εr2/(t×εr2+t×εr1))、εr1は前記上層の比誘電率、εr2は前記下層の比誘電率、E(kV)は前記電極に印加する電圧であって、10(kV)及び0.5×Vbの内、値が小さい方の電圧、Vb(kV)は前記絶縁層の絶縁耐圧(t×Vb+t×Vb)、Vb(kV/mm)は前記上層の絶縁耐圧、Vb(kV/mm)は前記下層の絶縁耐圧である。)
の関係を満たすように設定されていることが好ましい。
このようにすれば、一定レベル以上の高い吸着力、即ち、3325(N)以上の吸着力を得ることができるので、絶縁層が形成された基板を吸着したときに吸着力が低下したとしても、基板の吸着,保持が不完全となったり、一定の冷却効果が得られなくなるのを防止することができる。
また、本発明は、
上記静電チャックと、
閉塞空間を有し、前記静電チャックの基台が内部に配置される処理チャンバと、
前記処理チャンバ内に処理ガスを供給するガス供給手段と、
前記処理チャンバ内に供給された処理ガスをプラズマ化するプラズマ生成手段とを少なくとも備え、
プラズマ化した処理ガスによって、前記静電チャックの基台上に保持された基板を処理するように構成されてなることを特徴とするプラズマ処理装置に係る。
このプラズマ処理装置によれば、上述のような静電チャックを備えているので、この静電チャックに保持された基板に対し、より効果的にプラズマ処理(例えば、エッチング処理,アッシング処理及び成膜処理など)を行うことができる。
斯くして、本発明に係る静電チャック及びプラズマ処理装置によれば、絶縁層を、ポリイミドからなる下層と、セラミックからなる上層との2層構造にすることで、絶縁層の絶縁耐圧を高めて電極に印加可能な電圧を引き上げたり、絶縁層の層厚をある程度厚くしても一定レベル以上の高い吸着力を発生させることができ、これにより、吸着対象となる各種の基板に対して、その保持を完全なものとし、また、冷却効果を高めることができる。
以下、本発明の具体的な実施形態について、添付図面に基づき説明する。尚、図1は、本発明の一実施形態に係るエッチング装置の概略構成を示した断面図であり、図2は、本実施形態に係る基板保持装置の概略構成を示した断面図である。
図1及び図2に示すように、本例のプラズマ処理装置たるエッチング装置1は、閉塞空間を有し、エッチング対象であるシリコン基板Kが内部に配置される処理チャンバ11と、シリコン基板Kを保持する基板保持装置20と、処理チャンバ11内の圧力を減圧する排気装置35と、処理チャンバ11内に処理ガスを供給するガス供給装置38と、処理チャンバ11内に供給された処理ガスをプラズマ化するプラズマ生成装置41と、基板保持装置20の本体23に高周波電圧を印加する第1高周波電源44と、基板保持装置20,排気装置35,ガス供給装置38,プラズマ生成装置41及び第1高周波電源44の作動を制御する制御装置(図示せず)とを備える。
前記処理チャンバ11は、相互に連通した内部空間を有する下部容器12及び上部容器13から構成され、上部容器13は、下部容器12よりも小さく形成される。下部容器12の側壁には、シリコン基板Kを搬入したり、搬出するための開口部12aが形成されており、この開口部12aは、シャッタ14によって開閉されるようになっている。
前記基板保持装置20は、シリコン基板Kを吸着して保持する静電チャック21と、この静電チャック21に保持されたシリコン基板Kを冷却する冷却機構30と、静電チャック21の基台22を昇降させる昇降シリンダ33とから構成される。
前記静電チャック21は、下部容器12内に配置される金属製の本体23、及びこの本体23の上面に積層された絶縁膜24,電極25及び絶縁層26からなる基台22と、電極25に直流電圧を印加する直流電源29とを備え、本体23の下面には昇降シリンダ33が接続され、絶縁膜24は本体23の上面に、電極25は絶縁膜24の上面に、絶縁層26は電極25の上面に形成される。
前記絶縁層26は、ポリイミドからなる層27とセラミックからなる層28との2層構造に形成されて、ポリイミド層27が電極25の上面に、セラミック層28がポリイミド層27の上面に形成される。シリコン基板Kはセラミック層28の表面に載置され、セラミック層28の表面には図示しない複数の溝が形成されている。
また、絶縁層26の層厚は1.2mm以下であることが好ましく、セラミック層28の層厚は0.1mm以上であることが好ましい。また、直流電源29は、10kV以下の直流電圧を印加するように構成されていることが好ましい。また、更に、セラミック層28の層厚t及びポリイミド層27の層厚tは、単位面積当たりの吸着力F(N)が次の数式2の関係を満たすような厚さに設定されていることが好ましい。
(数式2)
吸着力F=0.5×ε×ε×(E/(t+t))>3325(N)
但し、ε(C/(V・m))は真空の誘電率(=8.85×10−12)、εは絶縁層26の比誘電率(εr1×εr2/(t×εr2+t×εr1))、εr1はセラミック層28の比誘電率、εr2はポリイミド層27の比誘電率、E(kV)は電極25に印加する電圧であって、10(kV)及び0.5×Vbの内、値が小さい方の電圧、Vb(kV)は絶縁層26の絶縁耐圧(t×Vb+t×Vb)、Vb(kV/mm)はセラミック層28の絶縁耐圧、Vb(kV/mm)はポリイミド層27の絶縁耐圧である。尚、0.5×Vbが10kVよりも低い場合に、0.5×Vbの大きさの電圧を電極25に印加するのは、安全を取るためである。
そして、この静電チャック21によれば、直流電源29によって電極25に直流電圧が印加されると、シリコン基板Kと絶縁層26との間に吸着力が生じてシリコン基板Kが吸着,保持される。
尚、上述のように、絶縁層26を2層構造としたのは、本願発明者が鋭意研究を重ねた結果、セラミックとポリイミドとを組み合わせると、同じ層厚の絶縁層をセラミックのみから形成する場合に比べ、絶縁耐圧が大きくなることが判明したからである。したがって、層厚が同じであれば、セラミックのみから形成するよりも、セラミックとポリイミドの2層構造とする方がより大きな電圧を電極25に印加することが可能となり、印加電圧を大きくすることで、吸着力を大きくすることができる。
因みに、図3乃至図5に、セラミック層28の比誘電率εr1を10と、ポリイミド層27の比誘電率εr2を3.4と、セラミック層28の絶縁耐圧Vbを15(kV/mm)と、ポリイミド層27の絶縁耐圧Vbを205(kV/mm)とし、セラミック層28の層厚t及びポリイミド層27の層厚tを変えて、絶縁層26の比誘電率ε、絶縁層26の絶縁耐圧Vb(kV)、電極25に印加する電圧が0.5×Vb(kV)のときの吸着力F(N)、電極25に印加する電圧が10(kV)のときの吸着力F(N)をそれぞれ求めた結果を示す。尚、図3は、絶縁層26の層厚(t+t)が1.2mmのときであり、図4は、絶縁層26の層厚(t+t)が1mmのときであり、図5は、絶縁層26の層厚(t+t)が0.5mmのときである。
これら図3乃至図5から明らかなように、セラミックとポリイミドとを組み合わせれば、絶縁耐圧が大きくなって電極25に印加可能な電圧が大きくなり、より大きな電圧を電極25に印加することで、より大きな吸着力を発生させることができる。また、絶縁層26が、例えば、層厚が1mmのセラミックのみから形成されていた従来の静電チャックでは得ることのできない3325N以上の吸着力を発生させることができる。
前記冷却機構30は、上端が基台22(本体23,絶縁膜24,電極25,ポリイミド層27及びセラミック層28)の裏面側から貫通してセラミック層28の表面に開口するように配置される複数の供給管31と、これらの各供給管31に冷却ガス(例えば、ヘリウムガス)を供給して各供給管31の上端開口部から吐出させる冷却ガス供給部32とを備える。
そして、この冷却機構30によれば、冷却ガス供給部32から各供給管31に冷却ガスが供給されると、供給された冷却ガスは、各供給管31の上端開口部から吐出され、セラミック層28の表面に形成された溝(図示せず)内を流通する。これにより、セラミック層28の表面に吸着,保持されたシリコン基板Kが冷却される。
前記排気装置35は、排気ポンプ36と、この排気ポンプ36と下部容器12とを接続する排気管37とから構成され、排気管37を介して下部容器12内の気体を排気し、処理チャンバ11の内部を所定圧力にする。
前記ガス供給装置38は、処理ガスとして、エッチングガス(例えば、SFガス)及び耐エッチング層形成ガス(例えば、Cガス)を供給する処理ガス供給部39と、この処理ガス供給部39と上部容器13の上面とを接続する供給管40とから構成され、処理ガス供給部39から供給管40を介して上部容器13内にエッチングガス及び耐エッチング層形成ガスを供給する。
前記プラズマ生成装置41は、上部容器13の外周部に配設された複数のコイル42と、各コイル42に高周波電圧を印加する第2高周波電源43とから構成され、第2高周波電源43によってコイル42に高周波電圧を印加することで、上部容器13内に供給されたエッチングガス及び耐エッチング層形成ガスをプラズマ化する。
前記第1高周波電源44は、静電チャック21の本体23に高周波電圧を印加することで、本体23とプラズマとの間に電位差(バイアス電位)を生じさせる。
前記制御装置(図示せず)は、前記直流電源29,昇降シリンダ33,冷却ガス供給部32,排気ポンプ36,処理ガス供給部39,第2高周波電源43及び第1高周波電源44の作動を制御する。
また、制御装置(図示せず)は、シリコン基板Kをエッチングするエッチング工程と、シリコン基板Kに耐エッチング層を形成する耐エッチング層形成工程とを交互に繰り返して実行する。エッチング工程では、第1高周波電源44及び第2高周波電源43によって本体23及びコイル42に高周波電圧をそれぞれ印加し、処理ガス供給部39から処理チャンバ11内にエッチングガスを供給し、排気ポンプ36によって処理チャンバ11内を所定圧力にする。一方、耐エッチング層形成工程では、第2高周波電源43によってコイル42に高周波電圧を印加し、処理ガス供給部39から処理チャンバ11内に耐エッチング層形成ガスを供給し、排気ポンプ36によって処理チャンバ11内を所定圧力にする。
以上のように構成された本例のエッチング装置1によれば、シリコン基板Kが処理チャンバ11の下部容器12内に適宜搬入され、静電チャック21の基台22上(セラミック層28の表面)に載置された後、直流電源29によって電極25に直流電圧が印加される。これにより、シリコン基板Kと絶縁層26との間に吸着力が生じてシリコン基板Kが吸着,保持される。
この後、エッチング工程と耐エッチング層形成工程とが交互に所定回数繰り返される。エッチング工程では、エッチングガスが処理チャンバ11内に供給されてプラズマ化され、プラズマ中のラジカルがシリコン原子と化学反応したり、プラズマ中のイオンがバイアス電位により基台22側に向けて移動してシリコン基板Kと衝突する。これにより、シリコン基板Kには、所定の幅及び深さを備えた溝や穴が形成される。
一方、耐エッチング層形成工程では、耐エッチング層形成ガスが処理チャンバ11内に供給されてプラズマ化され、プラズマ中のラジカルから生成された重合物が、シリコン基板Kの表面(エッチングによって形成される溝や穴の側壁及び底面など)に堆積する。これにより、シリコン基板Kには、耐エッチング層(フロロカーボン膜)が形成される。
このようなエッチング工程と耐エッチング層形成工程とが交互に繰り返されることで、シリコン基板Kは、溝や穴の側壁が耐エッチング層によって保護されつつその深さ方向にエッチングが進行する。
尚、エッチング工程及び耐エッチング層形成工程の実行中においては、冷却ガスが冷却ガス供給部32から各供給管31に供給されて、セラミック層28の表面に形成された溝(図示せず)内を流通している。これにより、基台22上に吸着,保持されたシリコン基板Kが冷却され、その温度上昇が抑制される。
そして、エッチング工程と耐エッチング層形成工程とが交互に所定回数繰り返されると、直流電源29による電極25への直流電圧の印加が停止された後、シリコン基板Kが下部容器12の外部に適宜搬出される。
斯くして、本例のエッチング装置1によれば、静電チャック21の絶縁層26をセラミック層28及びポリイミド層27の2層構造とすることで、絶縁層26の絶縁耐圧を大きくすることができるので、電極25に印加可能な直流電圧を大きくすることができ、電極25に印加する直流電圧を大きくすれば、より大きな吸着力を発生させることができる。また、より大きな直流電圧を印加することができるので、絶縁層26の層厚をある程度厚くしても一定レベル以上の高い吸着力を得ることができる。更に、絶縁層26の層厚をある程度厚くすることで、シリコン基板Kの裏面側に形成された絶縁層によって生じる吸着力の変動を小さくすることができる。
これにより、シリコン基板Kの吸着,保持が不完全となるのを防止したり、シリコン基板Kの裏面と絶縁層26の表面との間に供給した冷却ガスによって効率的にシリコン基板Kを冷却することができ、静電チャック21に保持されたシリコン基板Kに対し、より効果的にエッチング処理を行うことができる。
また、絶縁層26の上層に、処理チャンバ11の内面に付着した生成物を除去するための除去ガスをプラズマ化することによって生成されるラジカルやイオンに対して耐性のあるセラミックを採用しているので、浸食され難くすることができる。
また、一定の直流電圧を電極25に印加する場合、絶縁層26の層厚が厚くなるほど吸着力が小さくなるが、絶縁層26の層厚を1.2mm以下に設定すれば、一定レベル以上の吸着力を確保することができる。
また、セラミック層28の層厚を0.1mm以上に設定すれば、強度が非常に弱くなるのを防止することができる。
また、直流電源29が電極25に10kV以下の直流電圧を印加するようにすれば、高価な専用の電源を必要とせず、また、静電チャック21を構成する他の部材が高電圧に耐えられずに破損するといった問題が生じるのを防止することができる。
また、セラミック層28の層厚t及びポリイミド層27の層厚tを、上記数式2の関係を満たすような厚さに設定すれば、一定レベル以上の高い吸着力、即ち、3325(N)以上の吸着力を得ることができるので、絶縁層が形成されたシリコン基板Kを吸着したときに吸着力が低下したとしても、シリコン基板Kの吸着,保持が不完全となったり、一定の冷却効果が得られなくなるのを防止することができる。
以上、本発明の一実施形態について説明したが、本発明の採り得る具体的な態様は、何らこれに限定されるものではない。
上例では、静電チャック21として、単極型のものを一例に挙げたが、これに限られるものではなく、双極型のものであっても良い。また、静電チャック21をエッチング装置1に設けたが、アッシング処理や成膜処理などを行うプラズマ処理装置に設けるようにしても良い。また、更に、静電チャック21に保持される基板は、シリコン基板Kに限られず、ガラス基板など、どのような基板であっても良い。
本発明の一実施形態に係るエッチング装置の概略構成を示した断面図である。 本実施形態に係る基板保持装置の概略構成を示した断面図である。 絶縁層の層厚が1.2mmのときの、絶縁層の比誘電率,絶縁層の絶縁耐圧及び吸着力をそれぞれ示した図である。 絶縁層の層厚が1mmのときの、絶縁層の比誘電率,絶縁層の絶縁耐圧及び吸着力をそれぞれ示した図である。 絶縁層の層厚が0.5mmのときの、絶縁層の比誘電率,絶縁層の絶縁耐圧及び吸着力をそれぞれ示した図である。
符号の説明
1 エッチング装置(プラズマ処理装置)
11 処理チャンバ
12 下部容器
13 上部容器
14 シャッタ
20 基板保持装置
21 静電チャック
22 基台
23 本体
24 絶縁膜
25 電極
26 絶縁層
27 ポリイミド層
28 セラミック層
29 直流電源
30 冷却機構
31 供給管
32 冷却ガス供給部
33 昇降シリンダ
33 排気装置
38 ガス供給装置
41 プラズマ生成装置
K シリコン基板

Claims (6)

  1. 基板を吸着して保持する静電チャックであって、
    電極と、この電極を覆うように積層され、表面に前記基板が載置される絶縁層とを少なくも有する基台と、
    前記電極に電圧を印加する電圧印加手段とを備えており、
    前記絶縁層は、下層及び上層の2層構造に形成されて、下層がポリイミド、上層がセラミックからそれぞれ構成されてなることを特徴とする静電チャック。
  2. 前記絶縁層の層厚は、1.2mm以下であることを特徴とする請求項1記載の静電チャック。
  3. 前記上層の層厚は、0.1mm以上であることを特徴とする請求項1又は2記載の静電チャック。
  4. 前記電圧印加手段は、前記電極に10kV以下の電圧を印加するように構成されてなることを特徴とする請求項1乃至3記載のいずれかの静電チャック。
  5. 前記上層の層厚t(mm)及び前記下層の層厚t(mm)は、単位面積当たりの吸着力F(N)が、
    F=0.5×ε×ε×(E/(t+t))>3325(N)
    (但し、ε(C/(V・m))は真空の誘電率(=8.85×10−12)、εは前記絶縁層の比誘電率(εr1×εr2/(t×εr2+t×εr1))、εr1は前記上層の比誘電率、εr2は前記下層の比誘電率、E(kV)は前記電極に印加する電圧であって、10(kV)及び0.5×Vbの内、値が小さい方の電圧、Vb(kV)は前記絶縁層の絶縁耐圧(t×Vb+t×Vb)、Vb(kV/mm)は前記上層の絶縁耐圧、Vb(kV/mm)は前記下層の絶縁耐圧である。)
    の関係を満たすように設定されていることを特徴とする請求項1乃至4記載のいずれかの静電チャック。
  6. 上記請求項1乃至5記載のいずれかの静電チャックと、
    閉塞空間を有し、前記静電チャックの基台が内部に配置される処理チャンバと、
    前記処理チャンバ内に処理ガスを供給するガス供給手段と、
    前記処理チャンバ内に供給された処理ガスをプラズマ化するプラズマ生成手段とを少なくとも備え、
    プラズマ化した処理ガスによって、前記静電チャックの基台上に保持された基板を処理するように構成されてなることを特徴とするプラズマ処理装置。
JP2007075964A 2007-03-23 2007-03-23 静電チャック及びこれを備えたプラズマ処理装置 Pending JP2008235735A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007075964A JP2008235735A (ja) 2007-03-23 2007-03-23 静電チャック及びこれを備えたプラズマ処理装置
PCT/JP2008/053216 WO2008117607A1 (ja) 2007-03-23 2008-02-26 静電チャック及びこれを備えたプラズマ処理装置
TW97106753A TW200845287A (en) 2007-03-23 2008-02-27 Electrostatic chuck and plasma processing equipment with electrostatic chuck

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007075964A JP2008235735A (ja) 2007-03-23 2007-03-23 静電チャック及びこれを備えたプラズマ処理装置

Publications (1)

Publication Number Publication Date
JP2008235735A true JP2008235735A (ja) 2008-10-02

Family

ID=39788346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007075964A Pending JP2008235735A (ja) 2007-03-23 2007-03-23 静電チャック及びこれを備えたプラズマ処理装置

Country Status (3)

Country Link
JP (1) JP2008235735A (ja)
TW (1) TW200845287A (ja)
WO (1) WO2008117607A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130107415A1 (en) * 2011-10-28 2013-05-02 Applied Materials, Inc. Electrostatic chuck
CN103227086B (zh) * 2012-01-31 2015-09-30 中微半导体设备(上海)有限公司 一种用于等离子体处理装置的载片台
CN103227085B (zh) * 2012-01-31 2015-12-09 中微半导体设备(上海)有限公司 一种用于等离子体处理装置的载片台
CN104752301B (zh) * 2013-12-31 2018-05-25 北京北方华创微电子装备有限公司 一种静电卡盘以及腔室

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0846020A (ja) * 1994-01-31 1996-02-16 Applied Materials Inc 耐食性静電チャック
JP2007027315A (ja) * 2005-07-14 2007-02-01 Tokyo Electron Ltd 静電吸着電極、基板処理装置および静電吸着電極の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0846020A (ja) * 1994-01-31 1996-02-16 Applied Materials Inc 耐食性静電チャック
JP2007027315A (ja) * 2005-07-14 2007-02-01 Tokyo Electron Ltd 静電吸着電極、基板処理装置および静電吸着電極の製造方法

Also Published As

Publication number Publication date
WO2008117607A1 (ja) 2008-10-02
TW200845287A (en) 2008-11-16

Similar Documents

Publication Publication Date Title
US20200373131A1 (en) Substrate processing method
JP5390846B2 (ja) プラズマエッチング装置及びプラズマクリーニング方法
JP6173313B2 (ja) ウエハ背面のプラズマ支援デチャックを備えた静電チャック
KR102260339B1 (ko) 반도체 장치의 제조 방법
KR101384589B1 (ko) 반도체 장치의 제조 방법
JP4219927B2 (ja) 基板保持機構およびその製造方法、基板処理装置
US20160064245A1 (en) Etching method
US9087676B2 (en) Plasma processing method and plasma processing apparatus
KR20140051282A (ko) 플라즈마 에칭 방법
CN106057666A (zh) 蚀刻方法
US9011635B2 (en) Plasma processing apparatus
JP2004072110A (ja) 半導体製造設備用プロセスチャンバ
JP6017928B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
US20120037314A1 (en) Substrate processing apparatus and side wall component
JP2009239014A (ja) 電極構造及び基板処理装置
JP4783094B2 (ja) プラズマ処理用環状部品、プラズマ処理装置、及び外側環状部材
KR100893959B1 (ko) 처리 방법 및 플라즈마 에칭 방법
JP2008235735A (ja) 静電チャック及びこれを備えたプラズマ処理装置
JP5336968B2 (ja) プラズマ処理装置用電極及びプラズマ処理装置
US8268721B2 (en) Semiconductor device and semiconductor device manufacturing method
KR102507527B1 (ko) 정전 척을 구비하는 기판 처리 시스템
JP2009194194A (ja) プラズマ処理方法
KR101912636B1 (ko) 반도체 장치의 제조 방법 및 컴퓨터 기록 매체
US20200294773A1 (en) Plasma processing method and plasma processing apparatus
US20070221332A1 (en) Plasma processing apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111125

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120402