JP2008227433A - Mounting body and its manufacturing method - Google Patents
Mounting body and its manufacturing method Download PDFInfo
- Publication number
- JP2008227433A JP2008227433A JP2007067910A JP2007067910A JP2008227433A JP 2008227433 A JP2008227433 A JP 2008227433A JP 2007067910 A JP2007067910 A JP 2007067910A JP 2007067910 A JP2007067910 A JP 2007067910A JP 2008227433 A JP2008227433 A JP 2008227433A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- substrate
- mounting
- mounting substrate
- functional element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
Description
本発明は、機能部品のパッケージ技術に関し、特に、貫通電極を有するガラス基板を用いる実装体及びその製造方法に関する。 The present invention relates to a packaging technology for functional components, and more particularly to a mounting body using a glass substrate having a through electrode and a manufacturing method thereof.
近年、携帯電話等の電子機器の小型化、高機能化が進められている。電子機器の小型化、高機能化に応じて、電子機器に使用される機能部品の高密度、高信頼性の実装技術が開発されている。しかしながら、電子機器の小型化により、実装の設計寸法の更なる縮小にも限界がある。特に、二次元的な実装技術の開発は、設計寸法から限界に達しつつある。そのため、必然的に三次元的な実装技術やチップサイズパッケージ(CSP)の開発が急務となっている。 In recent years, electronic devices such as mobile phones have been reduced in size and functionality. In accordance with the miniaturization and high functionality of electronic devices, high-density, high-reliability mounting technology for functional components used in electronic devices has been developed. However, due to the miniaturization of electronic devices, there is a limit to further reduction in mounting design dimensions. In particular, the development of two-dimensional mounting technology is reaching its limits from the design dimensions. For this reason, there is an urgent need to develop a three-dimensional mounting technology and a chip size package (CSP).
三次元実装技術の一つとして、半導体製造技術を応用した立体的微細加工技術であるマイクロ電気機械システム(MEMS)技術が注目されている。例えば、シリコン(Si)基板とガラス製の実装基板を接合するMEMSパッケージ技術を応用した機能部品のパッケージングの研究開発が進められている。 As one of the three-dimensional mounting technologies, a micro electro mechanical system (MEMS) technology, which is a three-dimensional microfabrication technology applying semiconductor manufacturing technology, has attracted attention. For example, research and development of packaging of functional components applying MEMS packaging technology for bonding a silicon (Si) substrate and a glass mounting substrate is underway.
このような三次元実装に用いられる実装基板表面に封止された機能部品に配線するため、実装基板に貫通電極が設けられる。貫通電極のための貫通孔の断面形状は、貫通孔加工技術に対応して逆メサ形状、矩形状、あるいはテーパ形状となる。通常、電解メッキ法等により、加工された貫通孔に銅(Cu)やニッケル(Ni)等の金属が埋め込まれて貫通電極が形成される(例えば、特許文献1参照。)。 In order to perform wiring to a functional component sealed on the surface of the mounting substrate used for such three-dimensional mounting, a through electrode is provided on the mounting substrate. The cross-sectional shape of the through hole for the through electrode is an inverted mesa shape, a rectangular shape, or a tapered shape corresponding to the through hole processing technique. Usually, a through electrode is formed by embedding a metal such as copper (Cu) or nickel (Ni) in a processed through hole by an electrolytic plating method or the like (see, for example, Patent Document 1).
電解メッキでは、厚い金属膜を形成することができ、電気的な接続だけでなく高い気密性を確保することが可能である。しかし、実装基板は、貫通孔加工によりダメージや熱歪を受ける。ダメージや熱歪を除去せずに貫通孔に厚い金属膜を埋め込むと、実装基板に亀裂が生じやすい。また、実装基板と埋め込まれた金属の熱膨張係数の違いにより、実装基板に応力がかかり亀裂が生じる。その結果、貫通電極形成工程の歩留まりが低下する。 In electrolytic plating, a thick metal film can be formed, and it is possible to ensure not only electrical connection but also high airtightness. However, the mounting substrate is damaged or thermally strained by the through hole processing. If a thick metal film is embedded in the through hole without removing damage or thermal strain, the mounting substrate is likely to crack. In addition, due to the difference in thermal expansion coefficient between the mounting substrate and the embedded metal, stress is applied to the mounting substrate, causing cracks. As a result, the yield of the through electrode forming process is reduced.
また、電解メッキの堆積速度が遅く貫通孔に厚い金属膜を埋め込むのに長時間を要する。そのため、貫通電極形成工程の生産性に乏しい。
本発明の目的は、実装基板の亀裂を防止し、歩留まり及び生産性の向上が可能な実装体及びその製造方法を提供することにある。 An object of the present invention is to provide a mounting body capable of preventing cracks in a mounting substrate and improving yield and productivity, and a manufacturing method thereof.
本発明の第1の態様によれば、(イ)表面側から裏面側に向かう貫通孔を備え、少なくとも表面側がガラスからなる実装基板と、(ロ)表面側で貫通孔を覆う電極パッドと、(ハ)電極パッドに接続された機能素子と、(ニ) 電極パッドに接続され、貫通孔の側壁を介して裏面に延在し、裏面側での貫通孔の開口幅の1/2よりも薄い貫通電極配線とを備える実装体が提供される。 According to the first aspect of the present invention, (a) a mounting substrate that includes a through hole from the front surface side to the back surface side, at least the front surface side is made of glass, and (b) an electrode pad that covers the through hole on the front surface side; (C) a functional element connected to the electrode pad; and (d) connected to the electrode pad, extending to the back surface through the side wall of the through hole, and more than half the opening width of the through hole on the back surface side. A mounting body including a thin through electrode wiring is provided.
本発明の第2の態様によれば、(イ)少なくとも表面側がガラスからなる実装基板に、表面側から裏面側に向かって貫通孔を形成する工程と、(ロ)表面側で貫通孔を塞ぐように実装基板に金属箔を接合して電極パッドを形成する工程と、(ハ)電極パッドに接続され、貫通孔の側壁を介して裏面に延在し、裏面側での貫通孔の開口幅の1/2よりも薄い貫通電極配線を形成する工程と、(ニ)電極パッドに機能素子を接続する工程と、(ホ)表面上で機能素子を封止するように機能素子を収納する凹部を有する封止基板を実装基板上に形成する工程とを含む実装体の製造方法が提供される。 According to the second aspect of the present invention, (b) a step of forming a through hole from the front surface side to the back surface side in the mounting substrate made of glass at least on the front surface side, and (b) closing the through hole on the front surface side. And (c) connecting to the electrode pad, extending to the back surface through the side wall of the through hole, and opening the through hole on the back surface side A step of forming a through electrode wiring thinner than 1/2 of the above, (d) a step of connecting the functional element to the electrode pad, and (e) a recess for housing the functional element so as to seal the functional element on the surface And a step of forming a sealing substrate having a mounting substrate on the mounting substrate.
本発明によれば、実装基板の亀裂を防止し、歩留まり及び生産性の向上が可能な実装体及びその製造方法を提供することが可能となる。 ADVANTAGE OF THE INVENTION According to this invention, it becomes possible to provide the mounting body which prevents the crack of a mounting board | substrate, and can improve a yield and productivity, and its manufacturing method.
以下図面を参照して、本発明の形態について説明する。以下の図面の記載において、同一または類似の部分には同一または類似の符号が付してある。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following description of the drawings, the same or similar parts are denoted by the same or similar reference numerals. However, it should be noted that the drawings are schematic, and the relationship between the thickness and the planar dimensions, the ratio of the thickness of each layer, and the like are different from the actual ones. Therefore, specific thicknesses and dimensions should be determined in consideration of the following description. Moreover, it is a matter of course that portions having different dimensional relationships and ratios are included between the drawings.
本発明の実施の形態に係る実装体は、図1〜図3に示すように、実装基板10と、電極パッド11と、貫通電極配線15と、機能素子20と、封止基板22を備える。実装基板10は、表面(第1主面)側に比べ、表面に対向する裏面(第2主面)側で開口幅が広くなるテーパ形状の側壁を有する貫通孔30を備える。図3では、図3に示した実装基板10の上面を表面、実装基板10の下面を裏面と定義しているが、表面側に封止基板22が配置されるようなトポロジーであれば、どちらの面を表面と定義するかは任意である。機能素子20は、電極パッド11上に配置される。封止基板22は、実装基板10の表面上で封止基板22に設けられた凹部を空隙32として、封止基板22の内側に機能素子20を封止する。
As shown in FIGS. 1 to 3, the mounting body according to the embodiment of the present invention includes a
電極パッド11は、第1金属膜12及び第2金属膜14を含む。第1金属膜12は、実装基板10の表面側で貫通孔30の開口部を塞ぐように貫通孔30上に設けられる。第2金属膜14は、第1金属膜12上に設けられる。
The
貫通電極配線15は、第1導電膜16及び第2導電膜18を含む。第1導電膜16は、貫通孔30内に露出した電極パッド11に電気的に接続される。第2導電膜18は、第1導電膜16上に設けられる。貫通電極配線15は、貫通孔30の側壁を介して実装基板10の裏面に延在する。また、図3に示すように、実装基板10の表面に対して垂直に切った断面において、一対の貫通電極配線15の互いに対向する端部は、実装基板10の裏面側で互いに離間して設けられる。
The through
実装基板10には、アルカリガラス等のガラス基板や、少なくとも表面側がガラスからなるセラミック基板等が用いられる。第1金属膜12には、アルミニウム(Al)箔、Ni箔、コバール箔等の金属箔が用いられる。第2金属膜14には、金(Au)等の金属膜や、チタン(Ti)−白金(Pt)−Au等の積層金属膜等が用いられる。
As the
封止基板22には、Si基板等が用いられる。機能素子20として、水晶共振素子、薄膜圧電共振素子(FBAR)、弾性表面波(SAW)素子、ジャイロスコープ素子、加速度センサ素子等が用いられる。
As the
実装基板10表面側の貫通孔30の直径(開口幅)Waは、機能素子20に対して望ましい接触抵抗を確保できる最小径以上であればよい。例えば、開口幅Waは、約1μm〜約100μm、望ましくは約5μm〜約50μmの範囲である。なお、図1及び図2では円形の貫通孔30を示しているが、矩形であれば短辺を開口幅Waと定義し、開口幅Waを約1μm〜約100μm、望ましくは約5μm〜約50μmの範囲とすればよい。また、楕円形であれば短径を開口幅Waと定義し、開口幅Waを約1μm〜約100μm、望ましくは約5μ〜約50μmの範囲とすればよい。
The diameter (opening width) Wa of the through
開口幅Waが1μmより小さいと、貫通電極配線15と電極パッド11との間の接触抵抗が高くなる。開口幅Waが100μmを越えると、第1金属膜12による気密性の確保が困難となる。例えば、機能素子20を不活性ガス中に封止する場合は、開口幅Waは、約50μm以下が望ましい。機能素子20を約0.1Pa以下の真空中に封止する場合は更に気密性が要求されるため、開口幅Waは、約20μm以下が望ましい。
When the opening width Wa is smaller than 1 μm, the contact resistance between the through
また、実装基板10裏面側の貫通孔30の開口幅Wbは、実装基板10の厚さt1に対してt1/2〜t1の範囲である。矩形の貫通孔30であれば、短辺を開口幅Wbと定義し、開口幅Wbを実装基板10の厚さt1に対してt1/2〜t1の範囲にすればよい。楕円形の貫通孔30であれば、短径を開口幅Wbと定義し、開口幅Wbを実装基板10の厚さt1に対してt1/2〜t1の範囲にすればよい。
Further, the opening width Wb of the through
第1導電膜16には、窒化チタン(TiN)−Cu等の積層膜が用いられる。第2導電膜18には、Au等の金属が用いられる。第1及び第2導電膜16、18の総厚、即ち貫通電極配線15の厚さt2は、実装基板10の裏面側での貫通孔30の開口幅Wbの1/2よりも薄く選定される。好ましくは開口幅Wbの1/3よりも薄く、更に好ましくは開口幅Wbの1/4より薄くすればよい。実用的には、実装基板10の厚さt1を約200μm〜約1000μmとすれば、貫通孔30の開口幅Wbを約100μm〜1000μmとし、貫通電極配線15の厚さt2を約1μm〜約100μmとすればよい。
For the first
例えば、貫通孔に対する気密性を確保するため、通常は電解メッキ法等により貫通孔に金属を埋め込んで貫通電極が形成される。実装基板10としてガラス基板を用いる場合、通常、サンドブラスト法によりガラス基板の裏面側から貫通孔の加工が行われる。サンドブラストの加工特性上、ガラス基板の裏面側の開口幅はガラス基板の厚さと同程度になる。このため、加工性を考慮して厚いガラス基板を用いると、貫通孔が大きくなる。したがって、ガラス基板を厚くするほど、メッキにより埋め込まれた貫通電極による貫通孔側壁への応力が増大する。その結果、ガラス基板に亀裂が生じ、気密性を確保することが困難となる。
For example, in order to ensure airtightness with respect to the through hole, the through electrode is usually formed by embedding metal in the through hole by an electrolytic plating method or the like. When a glass substrate is used as the mounting
図1〜図3に示した実装体では、貫通孔30の側壁に第1導電膜16及び第2導電膜18を堆積して貫通電極配線15を設けている。図3に示すように、貫通電極配線15は、貫通孔30の開口幅Wbの1/2よりも薄いので貫通孔30の内部は完全に埋め込まれず、空隙部を有する。このため、貫通電極配線15に起因する応力も小さい。したがって、実装基板10としてガラス基板を用いても、実装基板10の亀裂を防止することができる。その結果、貫通電極配線15形成の歩留まりを向上させることが可能となる。
In the mounting body shown in FIGS. 1 to 3, the first
また、実装基板10の表面側の貫通孔30の開口部は、陽極接合により実装基板10に接合された第1金属膜12により塞がれる。ここで、「陽極接合」とは、可動イオンを含むガラス材とSi基板や金属箔とを重ね合わせ、常温又は加熱してSi基板や金属箔を陽極として電圧を付加することにより接合させる方法である。貫通孔30の開口幅Wbは約100μm以下と小さくしてあるため、接合された第1金属膜12により気密性が確保される。更に、貫通孔30の中に露出した第1金属膜12面を補強するように、第1導電膜16及び第2導電膜18が堆積される。したがって、貫通孔30に対する気密性を更に向上させることができる。
Further, the opening of the through
封止基板22としては、例えばSi基板が用いられる。Si基板を用いた場合は、封止基板22をガラス基板である実装基板10に陽極接合により接合することができる。したがって、機能素子20を気密性よく空隙32に保持することが可能となる。
For example, a Si substrate is used as the sealing
このように、図1〜図3に示した実装体によれば、実装基板10の亀裂を防止して、機能素子20を気密性よく封止することができる。その結果、実装体の製造歩留まりを向上させることが可能となる。
As described above, according to the mounting body illustrated in FIGS. 1 to 3, the mounting
次に、図1〜図3に示した実装体の製造方法を、図4〜図9に示す断面図を用いて説明する。ここで、説明に使用する断面図には、図1に示したA−A線に相当する断面が示されている。 Next, the manufacturing method of the mounting body shown in FIGS. 1 to 3 will be described using the cross-sectional views shown in FIGS. Here, the cross section corresponding to the AA line shown in FIG. 1 is shown in the cross sectional view used for the description.
(イ)図4に示すように、フォトリソグラフィ等によりガラス基板等の実装基板10の裏面(図4において実装基板10の下面)に直径が約150μmの開口部を有するレジスト膜50を形成する。レジスト膜50をマスクとして、サンドブラスト等により裏面側の開口幅が約150μmで、表面側の開口幅が約10μmのテーパ形状の側壁を有する貫通孔30を形成する。テーパ角度θは、10度〜30度程度、好ましくは15度〜25度程度にするとよい。その後、レジスト膜50を、剥離液等により除去する。
(A) As shown in FIG. 4, a resist
(ロ)図5に示すように、陽極接合等により実装基板10の表面にAl箔等の第1金属膜12を接合する。陽極接合は、例えば、実装基板10を約300℃〜約400℃に加熱して、第1金属膜12に約400V〜1000Vの電圧を印加しながら真空中で実施される。
(B) As shown in FIG. 5, a
(ハ)図6に示すように、スパッタリングや化学気相成長(CVD)等により、実装基板10の裏面側から、例えばTiN膜及びCu膜を順次堆積して第1導電膜16を形成する。TiN膜は、実装基板10への密着性を向上させるために約10nm〜約20nmの厚さで堆積される。Cu膜は、アンモニア(NH3)ガスをキャリアガスとして用いるCVDにより、約200nm〜約300nmの厚さで堆積される。
(C) As shown in FIG. 6, for example, a TiN film and a Cu film are sequentially deposited from the back side of the mounting
(ニ)図7に示すように、スパッタリング等により実装基板10表面の第1金属膜12上に、Ti、Pt、及びAuを順次堆積する。フォトリソグラフィ及び電解メッキ等により、第1金属膜12上に堆積されたAu膜及び第1導電膜16それぞれの貫通孔30を含む領域に、選択的にAuをメッキして第2金属膜14及び第2導電膜18を形成する。その後、フォトリソグラフィ及びエッチング等により第1金属膜12及び第1導電膜16を選択的に除去して、電極パッド11及び貫通電極配線15を形成する。
(D) As shown in FIG. 7, Ti, Pt, and Au are sequentially deposited on the
(ホ)図8に示すように、銀ペースト等の導電接着剤等により機能素子20を第2金属膜14上に実装する。なお、第2金属膜14上に金バンプを設けて、機能素子20を超音波を併用した熱圧着により、第2金属膜14上に実装してもよい。
(E) As shown in FIG. 8, the
(ヘ)図9に示すように、凹部が設けられたSi基板からなる封止基板22を、真空中の陽極接合等により実装基板10の表面に接合する。陽極接合の際に、封止基板22の凹部を機能素子20の位置にアライメントする。その結果、機能素子20は、封止基板22に設けられた凹部を空隙32として、封止基板22の内側に封止される。このようにして、図1〜図3に示した実装体が製造される。
(F) As shown in FIG. 9, a sealing
上記の実装体の製造方法では、CVD及びメッキ等により、貫通孔30の側壁に総厚が貫通孔30の裏面側の開口幅の1/2よりも薄い第1導電膜16及び第2導電膜18を堆積して貫通電極配線15が形成される。貫通孔30は埋め込まれていないので、貫通電極配線15に起因する応力も小さい。したがって、実装基板10としてガラス基板を用いても、実装基板10の亀裂を防止することができる。また、貫通孔への埋め込みメッキに比べ、貫通電極配線15の形成に要する時間を大幅に短縮することができる。その結果、貫通電極配線15形成の歩留まり及び生産性を向上させることが可能となる。
In the mounting body manufacturing method described above, the first
また、実装基板10の表面側の貫通孔30の開口部は、陽極接合により実装基板10に接合された第1金属膜12により塞がれる。また、封止基板22が、実装基板10に陽極接合により接合される。したがって、機能素子20を気密性よく空隙32に封止することが可能となる。
Further, the opening of the through
このように、本発明の実施の形態に係る製造方法によれば、実装基板10の亀裂を防止して、機能素子20を気密性よく封止することができる。その結果、実装体の製造歩留まり及び生産性を向上させることが可能となる。
Thus, according to the manufacturing method according to the embodiment of the present invention, it is possible to prevent the mounting
なお、封止基板22としてSi基板を用いて実装基板10に陽極接合している。しかし、封止基板として、ガラス基板、セラミック基板等を用いてもよい。この場合、実装基板、あるいは封止基板のいずれかの接合面に、予めAl等の金属膜を設けて陽極接合すればよい。
The sealing
(その他の実施の形態)
上記のように、本発明の実施の形態を記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者にはさまざまな代替実施の形態、実施例及び運用技術が明らかとなろう。
(Other embodiments)
Although the embodiments of the present invention have been described as described above, it should not be understood that the descriptions and drawings constituting a part of this disclosure limit the present invention. From this disclosure, various alternative embodiments, examples and operational techniques will be apparent to those skilled in the art.
本発明の実施の形態においては、貫通孔30として、表面側から裏面側に向かい開口断面面積が次第に広くなるようなテーパ形状の側壁を有する貫通孔を用いている。しかし、貫通孔30として、実装基板10の表面に垂直な断面において、任意の形状を有する貫通孔を用いてもよい。
In the embodiment of the present invention, a through hole having a tapered side wall whose opening cross-sectional area gradually increases from the front surface side to the back surface side is used as the through
例えば、図10に示すように、表面側から裏面側に向かって垂直形状の側壁を有する貫通孔30aであってもよい。また、図11に示すように、表面側から裏面側に向かって開口断面面積が狭くなるような逆テーパ形状の側壁を有する貫通孔30bであってもよい。実装基板10表面側の貫通孔30の開口幅Waは、垂直形状及び逆テーパ形状のいずれも、約1μm〜約100μm、望ましくは約5μm〜約50μmの範囲が望ましい。
For example, as shown in FIG. 10, it may be a through
また、封止基板22は、陽極接合により実装基板10としてのガラス基板に接合される。しかし、封止基板にAu等の金属接着層を設けて、熱圧着により実装基板に圧着してもよい。この場合、封止基板としてSi基板に限定されず、Si以外の半導体基板、セラミック等の絶縁基板等を用いてもよい。
Further, the sealing
また、本発明の実施の形態において、機能素子20は、真空封止されているとして例示的に説明した。しかし、機能素子20を不活性ガス等で封止してもよい。不活性ガスで封止する場合は、封止基板22を不活性ガス中で陽極接合、あるいは熱圧着等により実装基板10に接着すればよい。また、封止基板として樹脂基板や永久厚膜レジスト等を用いてもよい。
Further, in the embodiment of the present invention, the
このように、本発明はここでは記載していないさまざまな実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係わる発明特定事項によってのみ定められるものである。 As described above, the present invention naturally includes various embodiments that are not described herein. Accordingly, the technical scope of the present invention is defined only by the invention specifying matters according to the scope of claims reasonable from the above description.
10 実装基板
11 電極パッド
12 金属箔
14 第1金属膜
15 貫通電極
16 導電膜
18 第2金属膜
20 機能素子
22 封止基板
30 貫通孔
DESCRIPTION OF
Claims (7)
前記表面側で前記貫通孔上を覆う電極パッドと、
前記電極パッドに接続された機能素子と、
前記電極パッドに接続され、前記貫通孔の側壁を介して前記裏面に延在し、前記裏面側での前記貫通孔の開口幅の1/2よりも薄い貫通電極配線
とを備えることを特徴とする実装体。 A through-hole provided with a through hole from the front side toward the back side, at least the front side being made of glass,
An electrode pad covering the through hole on the surface side;
A functional element connected to the electrode pad;
A through-electrode wiring connected to the electrode pad, extending to the back surface through a side wall of the through-hole, and thinner than ½ of the opening width of the through-hole on the back surface side; To implement.
前記表面側で前記貫通孔を塞ぐように前記実装基板に金属箔を接合して電極パッドを形成する工程と、
前記電極パッドに接続され、前記貫通孔の側壁を介して前記裏面に延在し、前記裏面側での前記貫通孔の開口幅の1/2よりも薄い貫通電極配線を形成する工程と、
前記電極パッドに機能素子を接続する工程と、
前記表面上で前記機能素子を封止するように前記機能素子を収納する凹部を有する封止基板を前記実装基板上に形成する工程
とを含むことを特徴とする実装体の製造方法。 A step of forming a through hole from the front surface side toward the back surface side on the mounting substrate made of glass at least on the front surface side;
Forming an electrode pad by bonding a metal foil to the mounting substrate so as to close the through hole on the surface side;
Forming a through electrode wiring connected to the electrode pad, extending to the back surface through the side wall of the through hole, and thinner than ½ of the opening width of the through hole on the back surface side;
Connecting a functional element to the electrode pad;
Forming a sealing substrate having a recess for housing the functional element on the surface so as to seal the functional element on the surface.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007067910A JP2008227433A (en) | 2007-03-16 | 2007-03-16 | Mounting body and its manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007067910A JP2008227433A (en) | 2007-03-16 | 2007-03-16 | Mounting body and its manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008227433A true JP2008227433A (en) | 2008-09-25 |
Family
ID=39845643
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007067910A Withdrawn JP2008227433A (en) | 2007-03-16 | 2007-03-16 | Mounting body and its manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008227433A (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010038717A1 (en) * | 2008-09-30 | 2010-04-08 | パナソニック電工株式会社 | Method for manufacturing functional device, and method for manufacturing semiconductor device provided with functional device |
WO2014002923A1 (en) * | 2012-06-26 | 2014-01-03 | 株式会社村田製作所 | Mounting board and light-emitting device |
JP6323768B1 (en) * | 2016-06-03 | 2018-05-16 | 大日本印刷株式会社 | Penetration electrode substrate, manufacturing method thereof, and mounting substrate |
KR20210151907A (en) | 2019-04-15 | 2021-12-14 | 다이니폰 인사츠 가부시키가이샤 | Through-electrode substrate, electronic unit, method for manufacturing through-electrode substrate, and method for manufacturing electronic unit |
WO2023096780A1 (en) * | 2021-11-29 | 2023-06-01 | Corning Incorporated | Vias including an electroplated layer and methods for fabricating the vias |
JP7485209B2 (en) | 2021-08-19 | 2024-05-16 | 富士電機株式会社 | Sensor device and method for manufacturing the same |
-
2007
- 2007-03-16 JP JP2007067910A patent/JP2008227433A/en not_active Withdrawn
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010038717A1 (en) * | 2008-09-30 | 2010-04-08 | パナソニック電工株式会社 | Method for manufacturing functional device, and method for manufacturing semiconductor device provided with functional device |
JP2010087280A (en) * | 2008-09-30 | 2010-04-15 | Panasonic Electric Works Co Ltd | Manufacturing method of functional device and manufacturing method of semiconductor device, which uses functional device manufactured by the same |
WO2014002923A1 (en) * | 2012-06-26 | 2014-01-03 | 株式会社村田製作所 | Mounting board and light-emitting device |
CN104428912A (en) * | 2012-06-26 | 2015-03-18 | 株式会社村田制作所 | Mounting board and light-emitting device |
US9236357B2 (en) | 2012-06-26 | 2016-01-12 | Murata Manufacturing Co., Ltd. | Mounting substrate and light emitting device |
US11195768B2 (en) | 2016-06-03 | 2021-12-07 | Dai Nippon Printing Co., Ltd. | Through electrode substrate, manufacturing method thereof and mounting substrate |
JP2018139302A (en) * | 2016-06-03 | 2018-09-06 | 大日本印刷株式会社 | Through electrode substrate and manufacturing method of the same, and mounting substrate |
TWI698963B (en) * | 2016-06-03 | 2020-07-11 | 日商大日本印刷股份有限公司 | Through electrode substrate, manufacturing method thereof, and mounting substrate |
JP6323768B1 (en) * | 2016-06-03 | 2018-05-16 | 大日本印刷株式会社 | Penetration electrode substrate, manufacturing method thereof, and mounting substrate |
JP7091801B2 (en) | 2016-06-03 | 2022-06-28 | 大日本印刷株式会社 | Through Silicon Via and its manufacturing method, and mounting board |
JP2022133310A (en) * | 2016-06-03 | 2022-09-13 | 大日本印刷株式会社 | Through electrode substrate and manufacturing method of the same, and mounting substrate |
JP7363972B2 (en) | 2016-06-03 | 2023-10-18 | 大日本印刷株式会社 | Through electrode board, method for manufacturing the same, and mounting board |
KR20210151907A (en) | 2019-04-15 | 2021-12-14 | 다이니폰 인사츠 가부시키가이샤 | Through-electrode substrate, electronic unit, method for manufacturing through-electrode substrate, and method for manufacturing electronic unit |
KR20230172626A (en) | 2019-04-15 | 2023-12-22 | 다이니폰 인사츠 가부시키가이샤 | Via substrate, electronic unit, method for manufacture of via substrate, and method for manufacture of electronic unit |
JP7485209B2 (en) | 2021-08-19 | 2024-05-16 | 富士電機株式会社 | Sensor device and method for manufacturing the same |
WO2023096780A1 (en) * | 2021-11-29 | 2023-06-01 | Corning Incorporated | Vias including an electroplated layer and methods for fabricating the vias |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4588753B2 (en) | Electronic device package manufacturing method and electronic device package | |
JP5621155B2 (en) | Method for vertically interconnecting 3D electronic modules by vias | |
JP5605258B2 (en) | Wafer level package, chip size package device, and method for manufacturing wafer level package | |
US20090034760A1 (en) | Electronic component, fabrication method for the same and electronic device having the same | |
TWI506737B (en) | A manufacturing method of an electronic device package, an electronic device package, and an oscillator | |
TWI517310B (en) | Manufacturing method of electronic device package | |
WO2006106831A1 (en) | Surface acoustic wave device and method for manufacturing same | |
JP2008227433A (en) | Mounting body and its manufacturing method | |
JP4539155B2 (en) | Manufacturing method of sensor system | |
JP4825111B2 (en) | Method for manufacturing piezoelectric thin film device | |
JP2006186357A (en) | Sensor device and its manufacturing method | |
JP2015084386A (en) | Electronic device | |
JP2006201158A (en) | Sensor | |
JP2008098831A (en) | Thin-film piezoelectric-resonator | |
JP2008252805A (en) | Crystal oscillator and method of producing crystal oscillator | |
US9526172B2 (en) | Wiring substrate | |
JP2015167222A (en) | Electronic part | |
JP6712136B2 (en) | Electronic component manufacturing method | |
JP2006203112A (en) | Substrate for electronic element and manufacturing method thereof | |
JP2006313790A (en) | Through-hole structure of substrate | |
JP2019175962A (en) | Package and package manufacturing method | |
JP6267068B2 (en) | Wiring board, electronic device and electronic module | |
JP2015153834A (en) | Electronic component | |
JP2007078444A (en) | Pressure sensor and manufacturing method for pressure sensor | |
JP2006126212A (en) | Sensor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100601 |