JP2015167222A - Electronic part - Google Patents

Electronic part Download PDF

Info

Publication number
JP2015167222A
JP2015167222A JP2015004372A JP2015004372A JP2015167222A JP 2015167222 A JP2015167222 A JP 2015167222A JP 2015004372 A JP2015004372 A JP 2015004372A JP 2015004372 A JP2015004372 A JP 2015004372A JP 2015167222 A JP2015167222 A JP 2015167222A
Authority
JP
Japan
Prior art keywords
substrate
electrode
bonding
mount
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015004372A
Other languages
Japanese (ja)
Other versions
JP6482282B2 (en
Inventor
剛 杉山
Takeshi Sugiyama
剛 杉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2015004372A priority Critical patent/JP6482282B2/en
Publication of JP2015167222A publication Critical patent/JP2015167222A/en
Application granted granted Critical
Publication of JP6482282B2 publication Critical patent/JP6482282B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide an electronic part that can make sure the conduction from an electronic device to an external electrode while keeping air-tightness of the inside of a cavity, and keep the characteristic of the electronic device excellent.SOLUTION: An electronic part having an electronic device encapsulated in a cavity has an extraction electrode which is electrically connected to a mount electrode. The extraction electrode is formed at the cavity-side portion from a joint film at the outside of the cavity, and surrounds an opening portion at the joint face side of a through-hole, and joins a first substrate and a second substrate. The extraction electrode includes a mount electrode connection portion which is electrically connected to the mount electrode, and an external electrode connection portion which covers the opening portion of the through-hole and connects the external electrode and the mount electrode connection portion.

Description

本発明は、電子デバイスを封止する電子部品に関するものである。   The present invention relates to an electronic component for sealing an electronic device.

従来から携帯電話や携帯情報端末機器には、表面実装型の電子部品が多く用いられている。このうち、水晶振動子、MEMS(Micro−Electro−Mechanical−Systems)、ジャイロセンサーや加速度センサー等の電子部品は、ベース基板及びリッド基板で構成されるパッケージの内部にキャビティを形成しこのキャビティに電子デバイスを封入して、密閉することによって形成される(特許文献1参照)。   2. Description of the Related Art Conventionally, many surface mount electronic components have been used in mobile phones and portable information terminal devices. Among these, electronic components such as a crystal resonator, MEMS (Micro-Electro-Mechanical-Systems), gyro sensor, and acceleration sensor form a cavity inside a package composed of a base substrate and a lid substrate, and an electron is formed in the cavity. It is formed by enclosing and sealing the device (see Patent Document 1).

このパッケージは、ベース基板に形成された貫通孔の開口部の周囲に、引き出し電極を有する。引き出し電極は、貫通孔の内部に形成される外部電極と電気的に接続される。これにより、ベース基板及びリッド基板のうち、キャビティ外部に形成された貫通孔の開口部の周囲が密閉する。そのため、キャビティの気密が保たれた状態になっている。   This package has an extraction electrode around the opening of the through hole formed in the base substrate. The lead electrode is electrically connected to an external electrode formed inside the through hole. Thereby, the circumference | surroundings of the opening part of the through-hole formed in the exterior of a cavity are sealed among a base substrate and a lid substrate. For this reason, the airtightness of the cavity is maintained.

特許第5134357号公報Japanese Patent No. 5134357

しかし、従来のパッケージの構造では課題がある。パッケージの引き出し電極は、ベース基板の上面に導電性材料をパターニングして形成される。一方、外部電極は、ベース基板の下面側から貫通孔の内部を導電性材料により塞ぐことで形成される。この場合、貫通孔の開口端で引き出し電極と外部電極とを接続する必要がある。しかし、このような構造では、貫通孔の開口端で引き出し電極と外部電極とを接続させ難いため、両電極の間の導通が取りにくく、断線してしまうという問題がある。また、引き出し電極用の導電性材料を、エッチング等のプロセスによりパターニングする場合、貫通孔の開口部の周囲の導電性材料が除去されてしまう可能性がある。また、外部電極は、ベースの下面側から導電性材料を貫通孔の内部に形成するため、ベース基板の上面の貫通孔の開口部の周囲まで形成し難い。この状態で、貫通孔の内部に外部電極を形成しても、引き出し電極が貫通孔の開口端まで形成されていないため、両電極の間の導通を取ることは難しい。これでは、電子デバイスが機能しない。   However, the conventional package structure has a problem. The lead electrode of the package is formed by patterning a conductive material on the upper surface of the base substrate. On the other hand, the external electrode is formed by closing the inside of the through hole with a conductive material from the lower surface side of the base substrate. In this case, it is necessary to connect the extraction electrode and the external electrode at the opening end of the through hole. However, in such a structure, since it is difficult to connect the extraction electrode and the external electrode at the opening end of the through hole, there is a problem in that it is difficult to establish conduction between the two electrodes and disconnection occurs. Further, when the conductive material for the lead electrode is patterned by a process such as etching, the conductive material around the opening of the through hole may be removed. In addition, since the conductive material is formed in the through hole from the lower surface side of the base, it is difficult to form the external electrode up to the periphery of the opening portion of the through hole on the upper surface of the base substrate. In this state, even if the external electrode is formed inside the through hole, it is difficult to establish conduction between the two electrodes because the extraction electrode is not formed up to the opening end of the through hole. This prevents the electronic device from functioning.

本発明に係る電子部品は、第一の基板と、前記第一の基板と接合され、前記第一の基板との間にキャビティを形成する第二の基板と、前記キャビティの内部に封止される電子デバイスと、を有する電子部品において、前記キャビティの周方向外部であって前記第一の基板及び前記第二の基板の接合面の間に配置され、前記第一の基板と前記第二の基板とを接合する接合膜と、前記キャビティの周方向外部に位置し、前記第一の基板または前記第二の基板のうち一方の基板の前記接合面から当該接合面と対向する面までを貫通する貫通孔と、前記貫通孔の内側面から前記一方の基板の前記接合面と対向する面まで形成された金属膜で構成される外部電極と、前記キャビティの内部に形成され、前記電子デバイスと電気的に接続されるマウント電極と、前記マウント電極と電気的に接続される引き出し電極とを備え、前記引き出し電極は、前記貫通孔の前記接合面側の開口部周縁を囲うとともに、前記第一の基板と前記第二の基板とを接合し、前記マウント電極と電気的に接続されるマウント電極接続部と、前記貫通孔の前記開口部を覆い、前記外部電極及び前記マウント電極接続部と接続される外部電極接続部と、を有することを特徴とする。   An electronic component according to the present invention is sealed in a first substrate, a second substrate bonded to the first substrate, and forming a cavity between the first substrate and the cavity. An electronic device comprising: an electronic device comprising: an electronic device comprising: an electronic device comprising: an electronic device including: a first substrate and a second substrate disposed outside the cavity in a circumferential direction between the bonding surfaces of the first substrate and the second substrate. A bonding film that bonds the substrate, and is located outside the cavity in the circumferential direction and penetrates from the bonding surface of one of the first substrate and the second substrate to a surface facing the bonding surface. A through-hole, an external electrode composed of a metal film formed from an inner surface of the through-hole to a surface facing the bonding surface of the one substrate, an electronic device formed inside the cavity, and Mounted power that is electrically connected And an extraction electrode electrically connected to the mount electrode, and the extraction electrode surrounds the periphery of the opening on the joint surface side of the through hole, and the first substrate and the second substrate And an external electrode connection part that covers the opening of the through hole and is connected to the external electrode and the mount electrode connection part, It is characterized by having.

本発明により、マウント電極接続部が第一の基板と第二の基板とを接合し、外部電極接続部が貫通孔の開口部を覆う構造になっている。そのため、キャビティの気密を保ちつつ、マウント電極と外部電極とを確実に導通することができる。これにより、キャビティ内部の気密を保ちつつ、電子デバイスから外部電極まで確実に導通することができるため、電子デバイスの特性を良好に保つ電子部品を提供することができる。   According to the present invention, the mount electrode connecting portion joins the first substrate and the second substrate, and the external electrode connecting portion covers the opening of the through hole. Therefore, the mount electrode and the external electrode can be reliably conducted while maintaining the airtightness of the cavity. Accordingly, since electrical conduction from the electronic device to the external electrode can be ensured while maintaining airtightness inside the cavity, it is possible to provide an electronic component that maintains good characteristics of the electronic device.

また、前記外部電極は、さらに前記貫通孔の内部を埋める封止部を有してもよい。
また、前記封止部は、前記接合面と対向する面に形成された金属膜の上層にも積層され、前記金属膜の上層に積層された封止部を覆うコーティング膜を有してもよい。
また、前記マウント電極接続部は、前記第一の基板と前記第二の基板とを陽極接合する金属で形成してもよい。
The external electrode may further include a sealing portion that fills the inside of the through hole.
The sealing portion may include a coating film that is also stacked on an upper layer of a metal film formed on a surface facing the bonding surface, and covers the sealing portion stacked on the upper layer of the metal film. .
The mount electrode connecting portion may be formed of a metal that anodically bonds the first substrate and the second substrate.

また、前記外部電極接続部は、前記マウント電極接続部よりも耐腐食性の高い金属で形成してもよい。
また、前記マウント電極接続部は、前記第一の基板と前記第二の基板とを共晶接合又は金属拡散接合可能な金属で形成されてもよい。
The external electrode connection portion may be formed of a metal having higher corrosion resistance than the mount electrode connection portion.
The mount electrode connecting portion may be formed of a metal capable of eutectic bonding or metal diffusion bonding between the first substrate and the second substrate.

本発明により、キャビティ内部の気密を保ちつつ、電子デバイスから外部電極まで確実に導通することができるため、電子デバイスの特性を良好に保つ電子部品を提供することができる。   According to the present invention, since electrical conduction from an electronic device to an external electrode can be ensured while maintaining airtightness inside the cavity, it is possible to provide an electronic component that maintains good characteristics of the electronic device.

本発明の一実施形態による電子部品の一例を示す外観斜視図である。It is an external appearance perspective view which shows an example of the electronic component by one Embodiment of this invention. 図1に示す電子部品の内部構成図であって、第二の基板側から見た図である。It is an internal block diagram of the electronic component shown in FIG. 1, Comprising: It is the figure seen from the 2nd board | substrate side. 図1に示すA−A線の断面矢視図である。It is a cross-sectional arrow view of the AA line shown in FIG. 図1に示す電子部品の分解斜視図である。It is a disassembled perspective view of the electronic component shown in FIG. 図1に示す電子部品の製造工程を説明するためのフローチャートである。It is a flowchart for demonstrating the manufacturing process of the electronic component shown in FIG. 図1に示す電子部品の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the electronic component shown in FIG. 図1に示す電子部品の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the electronic component shown in FIG. 本発明の一実施形態による電子部品の別の一例(変形例1)の内部構成図であって、第二の基板側から見た図である。It is an internal block diagram of another example (modification example 1) of the electronic component by one Embodiment of this invention, Comprising: It is the figure seen from the 2nd board | substrate side. 図8に示すBB線の断面矢視図である。It is a cross-sectional arrow view of the BB line shown in FIG. 本発明の一実施形態による電子部品の別の一例(変形例2)の断面矢視図である。It is a cross-sectional arrow view of another example (modification 2) of the electronic component according to the embodiment of the present invention. 本発明の一実施形態による電子部品の別の一例(変形例3)の断面矢視図である。It is a cross-sectional arrow figure of another example (modification 3) of the electronic component by one Embodiment of this invention. 本発明の一実施形態による電子部品の別の一例(変形例3)の断面矢視図である。It is a cross-sectional arrow figure of another example (modification 3) of the electronic component by one Embodiment of this invention. 本発明の一実施形態による電子部品の別の一例(変形例4)の分解斜視図である。It is a disassembled perspective view of another example (modification 4) of the electronic component by one Embodiment of this invention. 図13に示す電子部品の断面矢視図である。FIG. 14 is a cross-sectional view of the electronic component shown in FIG. 13. 図13に示す電子部品の製造工程を説明するためのフローチャートである。It is a flowchart for demonstrating the manufacturing process of the electronic component shown in FIG. 図16に示す電子部品の製造工程を説明するための断面図である。FIG. 17 is a cross-sectional view for illustrating a manufacturing step for the electronic component shown in FIG. 16. 図13に示す電子部品の製造工程を説明するための断面図である。FIG. 14 is a cross-sectional view for explaining a manufacturing step for the electronic component shown in FIG. 13.

(第1実施形態)
以下、本発明に係る一実施形態を、図1から図4を参照しながら説明する。
「電子部品の構成」
図1は、本発明の一実施形態による電子部品の一例を示す外観斜視図である。図2は、図1に示す電子部品の内部構成図であって、第二の基板側から見た図である。図3は、図1に示すA−A線の断面矢視図である。図4は、図1に示す電子部品の分解斜視図である。
(First embodiment)
Hereinafter, an embodiment according to the present invention will be described with reference to FIGS. 1 to 4.
"Configuration of electronic components"
FIG. 1 is an external perspective view showing an example of an electronic component according to an embodiment of the present invention. FIG. 2 is an internal configuration diagram of the electronic component shown in FIG. 1 and is a diagram seen from the second substrate side. 3 is a cross-sectional view taken along line AA shown in FIG. FIG. 4 is an exploded perspective view of the electronic component shown in FIG.

本実施形態の電子部品1は、図1から図4に示すように、第一の基板2と第二の基板3とで2層構造に形成されており、キャビティCの内部に電子デバイス4が収納された表面実装型パッケージである。   As shown in FIGS. 1 to 4, the electronic component 1 of the present embodiment is formed in a two-layer structure with a first substrate 2 and a second substrate 3, and the electronic device 4 is placed inside the cavity C. This is a packaged surface mount package.

すなわち、電子部品1は、第一の基板2と、第一の基板2と接合し、第一の基板2との間にキャビティCを形成する第二の基板3と、キャビティCの内部に封止される電子デバイス4と、を有する。また、電子部品1は、キャビティCの外部の第一の基板2及び第二の基板3の接合面の間に配置され、第一の基板2と第二の基板3とを接合する接合膜10を有する。また、電子部品1は、キャビティCの外部の接合膜10よりキャビティC側に位置し、第一の基板2または第二の基板3のうち一方の基板の接合面から接合面の反対の面まで貫通する貫通孔11(12、13、14)を有する。また、電子部品1は、貫通孔11(12、13、14)の内側面から一方の基板の接合面の反対の面まで形成された金属膜で構成される外部電極15(16、17、18)を有する。また、電子部品1は、キャビティCの内部に形成され、電子デバイス4と電気的に接続するマウント電極5(6、7、8)を有する。また、電子部品1は、マウント電極5(6、7、8)と電気的に接続する引き出し電極27(28、29、30)とを有する。また、引き出し電極27(28、29、30)は、キャビティCの外部の接合膜10よりキャビティC側の部分に形成され、貫通孔11(12、13、14)の接合面側の開口部を囲うとともに、第一の基板2と第二の基板3とを接合し、マウント電極5(6、7、8)と電気的に接続するマウント電極接続部19(20、21、22)と、貫通孔の開口部を覆い、外部電極15(16、17、18)及びマウント電極接続部19(20、21、22)と接続する外部電極接続部23(24、25、26)と、を有する。   That is, the electronic component 1 is bonded to the first substrate 2, the second substrate 3 bonded to the first substrate 2, and forming a cavity C between the first substrate 2 and the inside of the cavity C. Electronic device 4 to be stopped. The electronic component 1 is disposed between the bonding surfaces of the first substrate 2 and the second substrate 3 outside the cavity C, and the bonding film 10 that bonds the first substrate 2 and the second substrate 3 together. Have Further, the electronic component 1 is located on the cavity C side from the bonding film 10 outside the cavity C, and from the bonding surface of one of the first substrate 2 and the second substrate 3 to the surface opposite to the bonding surface. It has a through-hole 11 (12, 13, 14) that penetrates. In addition, the electronic component 1 has an external electrode 15 (16, 17, 18) composed of a metal film formed from the inner surface of the through hole 11 (12, 13, 14) to the surface opposite to the bonding surface of one substrate. ). In addition, the electronic component 1 includes a mount electrode 5 (6, 7, 8) that is formed inside the cavity C and is electrically connected to the electronic device 4. In addition, the electronic component 1 includes lead electrodes 27 (28, 29, 30) that are electrically connected to the mount electrodes 5 (6, 7, 8). In addition, the extraction electrode 27 (28, 29, 30) is formed in a portion closer to the cavity C than the bonding film 10 outside the cavity C, and the opening on the bonding surface side of the through hole 11 (12, 13, 14) is formed. A mounting electrode connecting portion 19 (20, 21, 22) that encloses and joins the first substrate 2 and the second substrate 3 and is electrically connected to the mounting electrode 5 (6, 7, 8); The external electrode connection part 23 (24, 25, 26) which covers the opening part of a hole and connects with the external electrode 15 (16, 17, 18) and the mount electrode connection part 19 (20, 21, 22) is provided.

第一の基板2は、ガラス材料、たとえばホウケイ酸ガラスやソーダガラス、セラミックのような絶縁性の基板、あるいは局所的に絶縁分離処理を施したシリコン基板から成る。また第一の基板2は、第二の基板3に対して重ね合わせ可能な大きさで板状に形成されている。   The first substrate 2 is made of a glass material, for example, an insulating substrate such as borosilicate glass, soda glass, or ceramic, or a silicon substrate that has been locally subjected to insulation separation processing. The first substrate 2 is formed in a plate shape with a size that can be superimposed on the second substrate 3.

第二の基板3は、板状に形成されるとともに、ガラス材料、たとえばホウケイ酸ガラスやソーダガラス、セラミックのような絶縁性の基板、あるいは局所的に絶縁分離処理を施したシリコン基板から成る。そして、第二の基板3の第一の基板2が接合される接合面側には、電子デバイス4が収まる上面視矩形状の凹部9が形成されている。この凹部9は、両基板2、3が重ね合わされたときに、電子デバイス4を収容するキャビティCとなる。   The second substrate 3 is formed in a plate shape and is made of a glass material, for example, an insulating substrate such as borosilicate glass, soda glass, or ceramic, or a silicon substrate subjected to local insulation separation processing. A concave portion 9 having a rectangular shape in a top view in which the electronic device 4 is accommodated is formed on the bonding surface side of the second substrate 3 to which the first substrate 2 is bonded. The concave portion 9 becomes a cavity C that accommodates the electronic device 4 when the substrates 2 and 3 are overlapped.

なお、本実施形態では、第二の基板3側にこの凹部9が形成されている場合を例に挙げて説明するが、第一の基板2側に形成されていても構わないし、両方の基板2、3にそれぞれ形成されていても構わない。   In the present embodiment, the case where the concave portion 9 is formed on the second substrate 3 side will be described as an example. However, the concave portion 9 may be formed on the first substrate 2 side. It may be formed in 2, 3 respectively.

電子デバイス4は、例えば圧電振動片、受光素子、発光素子、加速度センサー、MEMSおよびその他の素子の少なくとも1つまたは複数で構成される。
また、接合膜10は、第二の基板3のキャビティCと同じ面のキャビティCの外部に成膜され、パターニングされている。また、接合膜10は、キャビティCの周囲を囲むように第二の基板3の接合面の周縁に沿って環状に形成されている。上述した接合膜10は、例えばアルミニウム(Al)や金スズ合金(AuSn)、金タンタル(AuTa)等により形成される。これにより、接合膜10は、陽極接合や金スズ接合、金属拡散接合等のプロセスにより第一の基板2および第二の基板3を接合することができる。なお、本実施形態では、後述の「電子部品の製造方法」において、アルミニウム(Al)を用いた陽極接合で電子部品を製造する場合を例に上げて説明する。
The electronic device 4 includes, for example, at least one or more of a piezoelectric vibrating piece, a light receiving element, a light emitting element, an acceleration sensor, a MEMS, and other elements.
The bonding film 10 is formed and patterned outside the cavity C on the same surface as the cavity C of the second substrate 3. The bonding film 10 is formed in an annular shape along the periphery of the bonding surface of the second substrate 3 so as to surround the cavity C. The bonding film 10 described above is formed of, for example, aluminum (Al), gold tin alloy (AuSn), gold tantalum (AuTa), or the like. Thereby, the bonding film 10 can bond the first substrate 2 and the second substrate 3 by processes such as anodic bonding, gold-tin bonding, and metal diffusion bonding. In the present embodiment, a case where an electronic component is manufactured by anodic bonding using aluminum (Al) in an “electronic component manufacturing method” described later will be described as an example.

貫通孔は、本実施形態において、貫通孔11、12、13、14の4つで構成される。また、各貫通孔は、キャビティCの外部に位置するとともに、接合膜10よりキャビティC側に位置する。また、各貫通孔は、第一の基板2の接合面から反対の面まで貫通する。また、各貫通孔は、接合膜10により囲まれた部分に形成されている。外部電極15、16、17、18は、それぞれ貫通孔11、12、13、14の内側面から第一の基板2の接合面と反対の面まで形成されている。また、本実施形態において、各外部電極は、第1の基板2の接合面と反対の面の各貫通孔の周囲まで形成されている。また、外部電極は、導電性を持ち、かつはんだ等により電子回路基板に接続されたときに十分な強度を得られるようにするため、スパッタ、めっきや導電樹脂材の積層構造により形成されることが好ましい。   In the present embodiment, the through holes are configured by four through holes 11, 12, 13, and 14. Each through hole is located outside the cavity C and is located closer to the cavity C than the bonding film 10. Each through-hole penetrates from the bonding surface of the first substrate 2 to the opposite surface. Each through hole is formed in a portion surrounded by the bonding film 10. The external electrodes 15, 16, 17, and 18 are formed from the inner surface of the through holes 11, 12, 13, and 14 to the surface opposite to the bonding surface of the first substrate 2, respectively. In the present embodiment, each external electrode is formed up to the periphery of each through hole on the surface opposite to the bonding surface of the first substrate 2. In addition, the external electrode has conductivity and is formed by sputtering, plating, or a laminated structure of conductive resin material so that sufficient strength can be obtained when connected to the electronic circuit board by solder or the like. Is preferred.

マウント電極5、6、7、8は、キャビティCの内部に形成され、電子デバイス4と電気的に接続する。また、各マウント電極は、第一の基板2の接合面に成膜され、パターニングされている。また、各マウント電極は、電子デバイス4を導電接着剤、金バンプ、ワイヤー等を介して実装する。なお、各マウント電極は、両基板のうち、電子デバイス4を実装する基板に形成されていればよく、必ずしも第一の基板2に形成されなくてもよい。   The mount electrodes 5, 6, 7, and 8 are formed inside the cavity C and are electrically connected to the electronic device 4. Each mount electrode is formed on the bonding surface of the first substrate 2 and patterned. Moreover, each mount electrode mounts the electronic device 4 via a conductive adhesive, a gold bump, a wire, or the like. Each mount electrode only needs to be formed on the substrate on which the electronic device 4 is mounted out of both substrates, and does not necessarily have to be formed on the first substrate 2.

引き出し電極27、28、29、30は、それぞれマウント電極5、6、7、8と電気的に接続する。また、引き出し電極27、28、29、30は、第一の基板2及び第二の基板3の接合面の接合する部分に形成される。本実施形態においては、各引き出し電極は、第二の基板3に成膜され、パターニングされている。また、引き出し電極27、28、29、30は、それぞれマウント電極接続部19、20、21、22と外部電極接続部23、24、25、26とで構成されている。   The lead electrodes 27, 28, 29, and 30 are electrically connected to the mount electrodes 5, 6, 7, and 8, respectively. The lead electrodes 27, 28, 29, and 30 are formed on the bonding surfaces of the bonding surfaces of the first substrate 2 and the second substrate 3. In the present embodiment, each extraction electrode is formed on the second substrate 3 and patterned. The lead electrodes 27, 28, 29, 30 are composed of mount electrode connecting portions 19, 20, 21, 22 and external electrode connecting portions 23, 24, 25, 26, respectively.

マウント電極接続部19、20、21、22は、それぞれ貫通孔11、12、13、14の接合面側の開口部を囲う。また、各マウント電極接続部は、第一の基板2と第二の基板3とを接合する。また、マウント電極接続部19、20、21、22は、それぞれマウント電極5、6、7、8と電気的に接続する。   The mount electrode connecting portions 19, 20, 21, and 22 surround the openings on the bonding surface side of the through holes 11, 12, 13, and 14, respectively. Each mount electrode connecting portion joins the first substrate 2 and the second substrate 3. The mount electrode connecting portions 19, 20, 21, and 22 are electrically connected to the mount electrodes 5, 6, 7, and 8, respectively.

また、外部電極接続部23、24、25、26は、それぞれ貫通孔11、12、13、14の接合面側の開口部を覆う。また、外部電極接続部23、24、25、26は、それぞれ外部電極15、16、17、18と接続する。また、外部電極接続部23、24、25、26は、それぞれマウント電極接続部19、20、21、22と接続する。   Further, the external electrode connection portions 23, 24, 25, and 26 cover the openings on the bonding surface side of the through holes 11, 12, 13, and 14, respectively. The external electrode connection parts 23, 24, 25, and 26 are connected to the external electrodes 15, 16, 17, and 18, respectively. The external electrode connection portions 23, 24, 25, and 26 are connected to the mount electrode connection portions 19, 20, 21, and 22, respectively.

また、本実施形態では、各外部電極が、各貫通孔の内側面から各外部電極接続部の第二の基板3側の面と反対の面まで覆っている。これにより、さらに各外部電極と各マウント電極とが確実に導通する。なお、本実施形態に限らず、各外部電極は、各貫通孔の内側面に形成され、各外部電極接続部と接続していればよい。   In the present embodiment, each external electrode covers from the inner side surface of each through-hole to the surface opposite to the surface on the second substrate 3 side of each external electrode connection portion. Thereby, further, each external electrode and each mount electrode are reliably conducted. In addition, not only this embodiment but each external electrode should just be formed in the inner surface of each through-hole, and should be connected with each external electrode connection part.

なお、本実施形態では、マウント電極接続部と外部電極接続部は同一の材料で形成しているが、外部電極接続部23、24、25、26が貫通孔11、12、13、14の開口部を覆ってあれば別の材料で形成しても構わない。   In this embodiment, the mount electrode connection portion and the external electrode connection portion are formed of the same material, but the external electrode connection portions 23, 24, 25, and 26 are openings of the through holes 11, 12, 13, and 14. As long as the portion is covered, it may be formed of another material.

また、本実施形態では、引き出し電極は、貫通孔を形成する基板ではなく反対の基板に全体が成膜されている。これにより、マウント電極接続部と外部電極接続部とが別々の基板に形成する必要がなくなる。ただし、引き出し電極は、必ずしも貫通孔を形成する基板と異なる基板に全体が成膜される必要はなく、少なくとも貫通孔に対向する外部電極接続部が、貫通孔を形成する基板と異なる基板に形成されていればよい。   Further, in the present embodiment, the extraction electrode is entirely formed on the opposite substrate, not the substrate on which the through hole is formed. This eliminates the need to form the mount electrode connection portion and the external electrode connection portion on separate substrates. However, the lead electrode does not necessarily have to be formed entirely on a substrate different from the substrate on which the through hole is formed, and at least the external electrode connection portion facing the through hole is formed on a substrate different from the substrate on which the through hole is formed. It only has to be done.

また、本実施形態では、マウント電極が4端子により成る場合を例に挙げて説明するが、電子デバイス4に必要とする電極の端子数に応じて増加・減少しても構わない。この場合、マウント電極の端子数に応じて、各電極の個数も増加・減少する。   In the present embodiment, the case where the mount electrode includes four terminals will be described as an example. However, the mount electrode may be increased or decreased according to the number of electrode terminals required for the electronic device 4. In this case, the number of electrodes increases / decreases according to the number of terminals of the mount electrode.

また、本実施形態では、すべての外部電極が貫通孔の内側面に形成されているが、これに限られない。例えば、1つの外部電極は、マウント電極から両基板の接合面の端まで引き回される引き回し電極と接続する構成でもよい。この場合、引き回し電極の一部が接合膜を構成してもよい。   Moreover, in this embodiment, all the external electrodes are formed on the inner surface of the through hole, but the present invention is not limited to this. For example, one external electrode may be connected to a routing electrode that is routed from the mount electrode to the end of the bonding surface of both substrates. In this case, a part of the routing electrode may constitute a bonding film.

第一の基板2及び第二の基板3は、接合膜10及び各マウント電極接続部によって接合されている。つまり、接合膜10は第二の基板3の周縁に沿って第一の基板2及び第二の基板3を囲んでおり、これらの内部は接合により強固に密着している。また、第一の基板2に形成された各貫通孔の開口部の周囲は各マウント電極接続部により第二の基板3と接合されており、強固に密着している。強固に密着した接合部分の内部は気密が保たれているため、キャビティCを含むパッケージの内部の気密は保たれた状態となっている。
さらに、貫通電極接続部は貫通孔の開口部を覆っているため、外部電極が貫通電極接続部と確実に導通することができる。
The first substrate 2 and the second substrate 3 are bonded by the bonding film 10 and each mount electrode connecting portion. That is, the bonding film 10 surrounds the first substrate 2 and the second substrate 3 along the periphery of the second substrate 3, and the inside thereof is firmly adhered by bonding. In addition, the periphery of the opening of each through hole formed in the first substrate 2 is bonded to the second substrate 3 by each mount electrode connecting portion, and is firmly adhered. Since the inside of the joint part that is firmly adhered is kept airtight, the inside of the package including the cavity C is kept airtight.
Furthermore, since the through electrode connecting portion covers the opening of the through hole, the external electrode can be reliably connected to the through electrode connecting portion.

「電子部品の製造方法」
次に、上述した実施形態における電子部品の製造方法について図5、図6、図7を参照しながら説明する。図5は、図1に示す電子部品の製造方法を示すフローチャートである。図6、図7は、図1に示す電子部品の製造方法の各工程を示す断面図である。なお、図6、7に示す断面図は、図1のAA線の断面と同じ断面を示す図である。本実施形態では、ウエハにおいて複数の電子部品を一括して形成する。
"Manufacturing method of electronic parts"
Next, a method for manufacturing an electronic component in the above-described embodiment will be described with reference to FIGS. FIG. 5 is a flowchart showing a method of manufacturing the electronic component shown in FIG. 6 and 7 are cross-sectional views showing respective steps of the method of manufacturing the electronic component shown in FIG. The cross-sectional views shown in FIGS. 6 and 7 are views showing the same cross section as the cross section taken along the line AA in FIG. In this embodiment, a plurality of electronic components are collectively formed on the wafer.

まず、第一の基板2の形成工程について説明する(S100)。本実施形態では第一の基板2は、ガラス材料で形成する。
まず、第一の基板2を所定の厚さまで研磨加工して洗浄した後に、エッチング等により最表面の加工変質層を除去する研磨、洗浄、エッチング工程を行う(S1)。図6(S1)は、研磨、洗浄、エッチング工程を行った第一の基板2の一部分を示す図である。
First, the formation process of the first substrate 2 will be described (S100). In the present embodiment, the first substrate 2 is formed of a glass material.
First, after polishing and cleaning the first substrate 2 to a predetermined thickness, polishing, cleaning, and etching steps are performed to remove the outermost processed layer by etching or the like (S1). FIG. 6 (S1) is a view showing a part of the first substrate 2 subjected to the polishing, cleaning, and etching steps.

次に、第一の基板2の所定の位置に貫通孔11、12、13、14を形成する貫通孔形成工程を行う(S2)。貫通孔形成工程において、第一の基板2をドライフィルムやフォトレジスト等により貫通孔以外の部分をマスクし、マスクしていない部分をブラスト加工やエッチング等により除去する。その後マスクを除去し、加工部を洗浄形成する。これにより、各貫通孔を形成する。図6(S2)は、第一の基板2に各貫通孔を形成した図である。   Next, a through hole forming step for forming the through holes 11, 12, 13, and 14 at predetermined positions on the first substrate 2 is performed (S2). In the through hole forming step, the first substrate 2 is masked with a dry film, a photoresist, or the like except for the through hole, and the unmasked portion is removed by blasting or etching. Thereafter, the mask is removed, and the processed portion is formed by cleaning. Thereby, each through-hole is formed. FIG. 6 (S <b> 2) is a view in which each through hole is formed in the first substrate 2.

次に、第一の基板2の所定の位置にマウント電極5、6、7、8を形成するマウント電極形成工程を行う(S3)。各マウント電極は例えばスパッタ等でクロム(Cr)および金(Au)の積層構造を形成することにより形成される。図6(S3)は、第一の基板2の所定の位置にマウント電極5、6、7、8を形成した図である。   Next, a mount electrode forming step for forming the mount electrodes 5, 6, 7, and 8 at predetermined positions on the first substrate 2 is performed (S3). Each mount electrode is formed, for example, by forming a laminated structure of chromium (Cr) and gold (Au) by sputtering or the like. FIG. 6 (S <b> 3) is a diagram in which mount electrodes 5, 6, 7, and 8 are formed at predetermined positions on the first substrate 2.

次に、形成したマウント電極5、6、7、8に電子デバイス4をマウントするマウント工程を行う(S4)。本実施形態では、金(Au)バンプで形成された電極接続部をマウント電極上に形成する。そして、電子デバイス4の電極部と金(Au)バンプを超音波接合により接着させる。これにより、各マウント電極に電子デバイス4をマウントする。図6(S4)は、各マウント電極に電子デバイス4をマウントした図である。   Next, a mounting step of mounting the electronic device 4 on the formed mount electrodes 5, 6, 7, and 8 is performed (S4). In the present embodiment, an electrode connection portion formed by a gold (Au) bump is formed on the mount electrode. Then, the electrode portion of the electronic device 4 and the gold (Au) bump are bonded by ultrasonic bonding. Thereby, the electronic device 4 is mounted on each mount electrode. FIG. 6 (S4) is a diagram in which the electronic device 4 is mounted on each mount electrode.

次に、第二の基板3の形成工程について説明する(S200)。本実施形態では第二の基板3は、ガラス材料で形成される。
まず、第二の基板3を所定の厚さまで研磨加工して洗浄した後に、エッチング等により最表面の加工変質層を除去する研磨、洗浄、エッチング工程を行う(S5)。図6(S5)は、研磨、洗浄、エッチング工程を行った第二の基板3の一部分を示す図である。次に、第二の基板3に凹部9を形成する凹部形成工程を行う(S6)。凹部形成工程において、第二の基板3をドライフィルムやフォトレジスト等により凹部以外の部分をマスクし、マスクしていない部分をブラスト加工やエッチング等により除去する。その後マスクを除去し、加工部を洗浄する。これにより、凹部9を形成する。凹部9は、キャビティCを形成するためのものである。図6(S6)は、第二の基板3に凹部9を形成した図である。
Next, the formation process of the second substrate 3 will be described (S200). In the present embodiment, the second substrate 3 is formed of a glass material.
First, after polishing and cleaning the second substrate 3 to a predetermined thickness, polishing, cleaning, and etching steps are performed to remove the outermost processed layer by etching or the like (S5). FIG. 6 (S5) is a diagram showing a part of the second substrate 3 subjected to the polishing, cleaning, and etching steps. Next, a recess forming step for forming the recess 9 in the second substrate 3 is performed (S6). In the recess forming step, the second substrate 3 is masked with a dry film, a photoresist or the like except for the recess, and the unmasked portion is removed by blasting or etching. Thereafter, the mask is removed, and the processed part is washed. Thereby, the recessed part 9 is formed. The recess 9 is for forming the cavity C. FIG. 6 (S <b> 6) is a diagram in which the concave portion 9 is formed in the second substrate 3.

次に、第二の基板3の凹部9を形成した面の所定の位置に接合膜10を形成する接合膜形成工程を行う(S7)。接合膜10は、第二の基板3の凹部9から離間した位置に形成される。本実施例では、アルミニウム(Al)膜をスパッタにより第ニの基板3の凹部9を形成した面に堆積させたあと、フォトレジストにより接合膜に対応する部分をマスクし、マスクしていない部分をエッチングにより除去する。これにより接合膜10を形成する。図6(S7)は、第二の基板3に接合膜10を形成した図である。   Next, a bonding film forming step for forming the bonding film 10 at a predetermined position on the surface of the second substrate 3 on which the recess 9 is formed is performed (S7). The bonding film 10 is formed at a position separated from the recess 9 of the second substrate 3. In this embodiment, an aluminum (Al) film is deposited on the surface of the second substrate 3 on which the concave portion 9 is formed by sputtering, and then a portion corresponding to the bonding film is masked with a photoresist, and an unmasked portion is masked. Remove by etching. Thereby, the bonding film 10 is formed. FIG. 6 (S <b> 7) is a diagram in which the bonding film 10 is formed on the second substrate 3.

次に、引き出し電極27、28、29、30を形成する引き出し電極形成工程を行う(S8)。引き出し電極形成工程において、本実施例では第二の基板3の接合膜10を形成した面に、アルミニウム(Al)膜をスパッタにより堆積させたあと、フォトレジストにより引き出し電極に対応する部分をマスクし、マスクしていない部分をエッチングにより除去する。これにより、引き出し電極を形成する。引き出し電極は、第二の基板3の接合膜10を形成した面において、接合膜10と凹部9との間に形成される。図6(S8)は、各引き出し電極を第二の基板3に形成した図である。   Next, a lead electrode forming step for forming lead electrodes 27, 28, 29, and 30 is performed (S8). In the extraction electrode forming step, in this embodiment, an aluminum (Al) film is deposited on the surface of the second substrate 3 on which the bonding film 10 is formed by sputtering, and then a portion corresponding to the extraction electrode is masked with a photoresist. The unmasked portion is removed by etching. Thereby, an extraction electrode is formed. The extraction electrode is formed between the bonding film 10 and the recess 9 on the surface of the second substrate 3 on which the bonding film 10 is formed. FIG. 6 (S <b> 8) is a diagram in which each extraction electrode is formed on the second substrate 3.

また、本実施例では、接合膜10及び各引き出し電極のマウント電極接続部を用いて、陽極接合により第一の基板2および第二の基板3を接合する。そのため、引き出し電極形成工程において、接合膜10および各マウント電極接続部を電気的に接続するように加工する。例えば、引き出し電極形成工程において、引き出し電極と接合膜とを接続する接続部を引き出し電極とともに形成する。なお、接合膜形成工程及び引き出し電極形成工程を同一工程で行ってもよい。この際、接続部も同時に形成する。
また、各マウント電極接続部と各外部電極接続部とが別の材料で形成される場合、引き出し電極形成工程において、それぞれ別々に形成する。
In this embodiment, the first substrate 2 and the second substrate 3 are bonded by anodic bonding using the bonding film 10 and the mount electrode connecting portion of each extraction electrode. Therefore, in the lead electrode forming step, the bonding film 10 and each mount electrode connecting portion are processed so as to be electrically connected. For example, in the extraction electrode forming step, a connection portion that connects the extraction electrode and the bonding film is formed together with the extraction electrode. Note that the bonding film forming step and the extraction electrode forming step may be performed in the same step. At this time, the connection portion is also formed at the same time.
Further, when each mount electrode connecting portion and each external electrode connecting portion are formed of different materials, they are formed separately in the extraction electrode forming step.

次に、第一の基板2および第二の基板3を接合により電子デバイスを封止する接合工程を行う(S9)。図7(S9)は、接合工程を示す図である。接合工程において、本実施例では第一の基板2および第二の基板3の位置合わせを行った後に両基板を密着させる。この際、図7(S9)に示すように、第二の基板の凹部9の外部で、各マウント電極接続部の一部と各マウント電極の一部とが重なって接続する。なお、図3に示すように、各マウント電極は、各マウント電極接続部と重ねる部分を有する。この各マウント電極接続部と重ねる部分は、平面視において、電子デバイスを実装する部分より、幅が小さく形成されている。各マウント電極接続部と接続する部分と各マウント電極接続部とが重なると、マウント電極接続部側の重なっている部分と他の部分とで段差が生じる可能性がある。図4に示すような構成であれば、両方の重なる部分が小さくなり、確実に電気的に接続することができる。
また、この時、第二の基板に外部電極接続部が形成されるため、外部電極接続部が貫通孔の開口部と対向する位置にも形成することができる。
Next, a bonding step of sealing the electronic device by bonding the first substrate 2 and the second substrate 3 is performed (S9). FIG. 7 (S9) is a diagram showing a joining process. In the bonding process, in this embodiment, the first substrate 2 and the second substrate 3 are aligned, and then both the substrates are brought into close contact with each other. At this time, as shown in FIG. 7 (S9), a part of each mount electrode connection part and a part of each mount electrode are overlapped and connected outside the recess 9 of the second substrate. In addition, as shown in FIG. 3, each mount electrode has a part which overlaps with each mount electrode connection part. The portion that overlaps with each of the mount electrode connection portions is formed to have a smaller width than the portion on which the electronic device is mounted in plan view. If the portion connected to each mount electrode connecting portion and each mount electrode connecting portion overlap, a step may be generated between the overlapping portion on the mount electrode connecting portion side and another portion. If it is a structure as shown in FIG. 4, the overlapping part of both will become small and it can electrically connect reliably.
At this time, since the external electrode connection portion is formed on the second substrate, the external electrode connection portion can also be formed at a position facing the opening of the through hole.

その後、真空チャンバー内で基板を加熱し、接合膜10に陽極を配置し、第一の基板2にカーボンやステンレス等の陰極31を配置する。これにより、陽極と陰極との間に電圧を印加し、陽極接合を行う。陽極接合を行うことで、第一の基板2が接合膜10と接合され、貫通孔11、12、13、14の周囲の各マウント電極接続部が接合される。そのため、キャビティC内部が密封される。真空中での加工のため、内部のキャビティは真空度が保たれる。   Thereafter, the substrate is heated in a vacuum chamber, an anode is disposed on the bonding film 10, and a cathode 31 such as carbon or stainless steel is disposed on the first substrate 2. Thereby, a voltage is applied between an anode and a cathode, and anodic bonding is performed. By performing anodic bonding, the first substrate 2 is bonded to the bonding film 10, and the mount electrode connecting portions around the through holes 11, 12, 13, and 14 are bonded. Therefore, the inside of the cavity C is sealed. Due to the processing in vacuum, the internal cavity is kept at a vacuum level.

次に、第一の基板2に外部電極15、16、17、18を形成する外部電極形成工程を行う(S10)。第一の基板2に形成した各貫通孔の内側面および第二の基板3に形成した各外部電極接続部を覆うように各外部電極を形成する。本実施形態として、まず、クロム(Cr)およびニッケル(Ni)の積層構造の下地膜をスパッタ等により形成後、下地膜上に約2〜5μm程度のニッケル(Ni)めっき膜を形成する。最後にニッケルめっき膜上に半田の濡れ性をよくするため、金(Au)等を薄くめっきして形成する。これにより、各外部電極を形成する。図7(S10)は、第一の基板2に外部電極を形成した図である。   Next, an external electrode forming step for forming the external electrodes 15, 16, 17, and 18 on the first substrate 2 is performed (S10). Each external electrode is formed so as to cover the inner surface of each through-hole formed in the first substrate 2 and each external electrode connection portion formed in the second substrate 3. In this embodiment, first, a base film having a laminated structure of chromium (Cr) and nickel (Ni) is formed by sputtering or the like, and then a nickel (Ni) plating film of about 2 to 5 μm is formed on the base film. Finally, in order to improve solder wettability on the nickel plating film, gold (Au) or the like is thinly plated. Thereby, each external electrode is formed. FIG. 7 (S 10) is a diagram in which external electrodes are formed on the first substrate 2.

次に、両基板を切断する切断工程を行う(S11)。本実施形態では電子部品のサイズに合わせてダイシングを行い、個々の電子部品に個片化する。
最後に、電子部品の外観および電気特性を検査する検査工程を行う(S12)。これにより、電子部品を形成する。図7(S11)は、個片化した電子部品を示す図である。
Next, a cutting process for cutting both substrates is performed (S11). In this embodiment, dicing is performed according to the size of the electronic component, and the electronic component is separated into individual pieces.
Finally, an inspection process for inspecting the appearance and electrical characteristics of the electronic component is performed (S12). Thereby, an electronic component is formed. FIG. 7 (S11) is a diagram illustrating an electronic component separated into pieces.

以上、本実施形態に係る電子部品1及び当該電子部品1の製造方法によると、マウント電極接続部が第一の基板と第二の基板とを接合し、外部電極接続部が貫通孔の開口部を覆う構造になっている。そのため、キャビティの気密を保ちつつ、マウント電極と外部電極とを確実に導通することができる。これにより、キャビティ内部の気密を保ちつつ、電子デバイスから外部電極まで確実に導通することができるため、電子デバイスの特性を良好に保つ電子部品を提供することができる。   As described above, according to the electronic component 1 and the method for manufacturing the electronic component 1 according to the present embodiment, the mount electrode connecting portion joins the first substrate and the second substrate, and the external electrode connecting portion is an opening of the through hole. The structure is covered. Therefore, the mount electrode and the external electrode can be reliably conducted while maintaining the airtightness of the cavity. Accordingly, since electrical conduction from the electronic device to the external electrode can be ensured while maintaining airtightness inside the cavity, it is possible to provide an electronic component that maintains good characteristics of the electronic device.

また、各マウント電極接続部は、第一の基板2と第二の基板3とを陽極接合する金属で形成している。これにより、各マウント電極接続部は第一の基板2と第二の基板3との間を陽極接合することができる。このため、第一の基板2と第二の基板3は接合膜10によりキャビティCの外部を接合して封止することができるとともに、各マウント電極接続部により各貫通孔の周囲を接合して封止することができる。したがって、キャビティC内部の気密を確実に保つ事ができるため、キャビティC内部に封止される電子デバイス4の特性を安定に保つことが出来る。   In addition, each mount electrode connecting portion is formed of a metal that anodically bonds the first substrate 2 and the second substrate 3. Thereby, each mount electrode connection part can perform anodic bonding between the first substrate 2 and the second substrate 3. For this reason, the first substrate 2 and the second substrate 3 can be sealed by bonding the outside of the cavity C with the bonding film 10, and the periphery of each through hole is bonded by each mount electrode connecting portion. It can be sealed. Therefore, since airtightness inside the cavity C can be reliably maintained, the characteristics of the electronic device 4 sealed inside the cavity C can be kept stable.

なお、引き出し電極形成工程S8において、必ずしも接続部を形成しなくてもよい。この場合、例えば、各マウント電極接続部による接合は、各引き出し電極に電極用プローブ等を接して、直接電圧を印加することで行うことができる。   In the lead electrode forming step S8, the connection portion is not necessarily formed. In this case, for example, joining by each mount electrode connection part can be performed by contacting each extraction electrode with an electrode probe or the like and directly applying a voltage.

また、上記「電子部品の製造方法」では説明を省略したが、引き出し電極形成工程S8において、接続部を形成した場合、接合工程S9を実施した後、外部電極形成工程S10を実施する前に、接続部を除去する接続部除去工程を行う。当該接続部除去工程は、両基板のいずれかをガラス材料で形成した場合、例えばレーザー光を外部から接続部の位置する部分に向けて照射することで実現される。すると、レーザー光はこの基板を透過して、接続部に照射される。これにより、接続部が除去され、接合膜と引き出し電極とが電気的に絶縁される。なお、接続部は、接合膜と引き出し電極とが電気的に絶縁されれば、完全に除去する必要はなく、一部だけでも除去されればよい。   In addition, although explanation is omitted in the above-mentioned “manufacturing method of electronic component”, when the connecting portion is formed in the lead electrode forming step S8, after performing the joining step S9 and before performing the external electrode forming step S10, A connecting portion removing step for removing the connecting portion is performed. When either of the two substrates is formed of a glass material, the connection portion removing step is realized by, for example, irradiating laser light from the outside toward a portion where the connection portion is located. Then, the laser beam passes through this substrate and is irradiated to the connection portion. Thereby, the connection portion is removed, and the bonding film and the extraction electrode are electrically insulated. Note that it is not necessary to completely remove the connection portion as long as the bonding film and the extraction electrode are electrically insulated from each other.

また、接合工程において陽極接合を用いる場合、各外部電極接続部は、各マウント電極接続部より耐腐食性を有する金属で形成してもよい。例えば、各外部電極接続部は、シリコンの単層又はシリコン及びクロムの積層で構成される。   Further, when anodic bonding is used in the bonding process, each external electrode connecting portion may be formed of a metal having corrosion resistance than each mount electrode connecting portion. For example, each external electrode connection portion is formed of a single layer of silicon or a stack of silicon and chromium.

各外部電極接続部は各貫通孔の開口部を覆っているため、より外部の環境にさらされやすい部分である。この構成の場合、各マウント電極接続部は、耐腐食性を有する各外部電極接続部により、貫通孔の開口部を介した腐食を起こしにくくすることが出来る。そのため、リーク等による電子部品の特性劣化を防止することができる。   Since each external electrode connection part covers the opening part of each through-hole, it is a part which is more easily exposed to an external environment. In the case of this configuration, each mount electrode connecting portion can be made less likely to be corroded through the opening of the through hole by each external electrode connecting portion having corrosion resistance. Therefore, it is possible to prevent the deterioration of the characteristics of the electronic component due to leakage or the like.

また、接合膜は、陽極接合による接合工程でなければ、導体でなくてもよく、両基板を接合すればよい。例えば、接合膜は樹脂等で形成してもよい。また、マウント電極接続部は、両基板と接合するとともに、導体で構成されていればよい。   Further, the bonding film may not be a conductor as long as it is not a bonding step by anodic bonding, and both substrates may be bonded. For example, the bonding film may be formed of a resin or the like. In addition, the mount electrode connecting portion may be formed of a conductor while being bonded to both substrates.

(変形例1)
上記実施形態1では、第一の基板2側に貫通孔を形成する場合を例に挙げて説明したが、第二の基板3側に形成されていても構わない。図8、図9は、電子部品の別の一例(変形例1に係る電子部品)を示す図である。なお、図1乃至図4と同様の構成については説明を省略する。図8は、本発明の一実施形態による電子部品の別の一例の内部構成図であって、第二の基板側から見た図である。図9は、図8に示すBB線の断面矢視図である。
(Modification 1)
In the first embodiment, the case where the through hole is formed on the first substrate 2 side has been described as an example. However, it may be formed on the second substrate 3 side. 8 and 9 are diagrams showing another example of the electronic component (electronic component according to Modification 1). Note that the description of the same configuration as in FIGS. 1 to 4 is omitted. FIG. 8 is an internal configuration diagram of another example of the electronic component according to the embodiment of the present invention, as viewed from the second substrate side. 9 is a cross-sectional view taken along line BB shown in FIG.

変形例1に係る電子部品では、第一の基板2側に貫通孔が形成されないため、図9に示すように、各マウント電極接続部19(20、21、22)は、第一の基板2の接合面上に形成される。さらに、外部電極接続部23(24、25、26)を含む引き出し電極27(28、29、30)全体を、第一の基板2の接合面上に形成することができる。また、接合膜10も第一の基板2の接合面上に形成することができる。この場合、図6のS3に係るマウント電極形成工程において、各マウント電極19の他に、接合膜10、引き出し電極27を同時に第一の基板2へ形成することができるので、図6のS7に係る接合膜形成工程とS8に係る引出電極形成工程とを省略することができる。   In the electronic component according to the first modification, no through hole is formed on the first substrate 2 side. Therefore, as shown in FIG. 9, each mount electrode connecting portion 19 (20, 21, 22) is provided on the first substrate 2. Formed on the joint surface. Furthermore, the entire extraction electrode 27 (28, 29, 30) including the external electrode connection portion 23 (24, 25, 26) can be formed on the bonding surface of the first substrate 2. Further, the bonding film 10 can also be formed on the bonding surface of the first substrate 2. In this case, in the mount electrode forming step according to S3 in FIG. 6, in addition to each mount electrode 19, the bonding film 10 and the extraction electrode 27 can be simultaneously formed on the first substrate 2. The bonding film forming step and the extraction electrode forming step according to S8 can be omitted.

また、各貫通孔は、第二の基板3の凹部9の周方向外部に形成される。さらに、各外部電極は、第二の基板3の各貫通孔の内側面から第二の基板3の接合面と反対の面まで形成される。この際、本変形例1においては、各外部電極15(16、17、18)は、貫通孔11(12、13、14)の内壁、及び各外部電極接続部の第一の基板2側の面と反対の面をめっき膜で覆っている。ただし、各外部電極は、各外部電極接続部と接続していればよいため、各外部電極接続部の第一の基板2側の面と反対の面に形成されなくてもよい。   Further, each through hole is formed outside the circumferential direction of the concave portion 9 of the second substrate 3. Furthermore, each external electrode is formed from the inner surface of each through hole of the second substrate 3 to the surface opposite to the bonding surface of the second substrate 3. At this time, in the first modification, each external electrode 15 (16, 17, 18) is provided on the inner wall of the through hole 11 (12, 13, 14) and on the first substrate 2 side of each external electrode connection portion. The surface opposite to the surface is covered with a plating film. However, since each external electrode only needs to be connected to each external electrode connection portion, it does not have to be formed on the surface opposite to the surface on the first substrate 2 side of each external electrode connection portion.

以上、本変形例に係る電子部品1によると、図1乃至図4に示す第1実施形態の電子部品に比べて、マウント電極、接合膜、引き出し電極とを第二の基板3の同一面に形成することができるため、これらを容易に形成することができる。   As described above, according to the electronic component 1 according to the present modification, the mount electrode, the bonding film, and the extraction electrode are provided on the same surface of the second substrate 3 as compared with the electronic component of the first embodiment shown in FIGS. Since it can form, these can be formed easily.

(変形例2)
上記変形例1では、各外部電極は、貫通孔の内壁のみを覆うように構成したが、本変形例2のように、さらに貫通孔の内部を埋める封止部を有してもよい。図10は、本発明の一実施形態による電子部品の別の一例の断面矢視図である。
(Modification 2)
In the first modification, each external electrode is configured to cover only the inner wall of the through hole. However, as in the second modification, the external electrode may further include a sealing portion that fills the inside of the through hole. FIG. 10 is a cross-sectional arrow view of another example of an electronic component according to an embodiment of the present invention.

本変形例では、図10に示すように、各外部電極は、各貫通孔の内側面から第二の基板3の接合面と反対の面(対向面)まで形成されるニッケル膜からなるめっき膜33と、めっき膜33を覆って各貫通孔の内部を封止する封止部31を有する。また、本変形例では、めっき膜33は、外部電極接続部の第一の基板2側の面と反対の面を覆っている。
めっき膜33は、貫通孔11に沿っておよそ2μm程度の厚さの無電解ニッケルめっき膜で形成される。
In this modification, as shown in FIG. 10, each external electrode is a plated film made of a nickel film formed from the inner surface of each through-hole to the surface opposite to the bonding surface of the second substrate 3 (opposing surface). 33 and a sealing portion 31 that covers the plating film 33 and seals the inside of each through hole. Moreover, in this modification, the plating film 33 covers the surface opposite to the surface on the first substrate 2 side of the external electrode connection portion.
The plating film 33 is formed of an electroless nickel plating film having a thickness of about 2 μm along the through hole 11.

また、封止部31は、めっき膜33を覆うように、例えば銀ペーストを主剤とした導電性樹脂を貫通孔の内部に充填して形成される。
これにより、ガラス基板のような脆性材を基板に用いる場合は、封止部31で貫通孔の内部を埋めてしまうことにより、各基板にかかる応力を減少させることができる。また、貫通孔の内部の被覆性を高めることができるため、耐環境性を上げることができる。
Further, the sealing portion 31 is formed by filling the inside of the through hole with a conductive resin mainly composed of silver paste so as to cover the plating film 33.
Thereby, when using a brittle material like a glass substrate for a board | substrate, the stress concerning each board | substrate can be reduced by filling the inside of a through-hole with the sealing part 31. FIG. Moreover, since the covering property inside a through-hole can be improved, environmental resistance can be improved.

また、各外部電極ははんだ付けにより回路基板等に実装される際に、半田と共晶を形成し強固に接合される。この際に、基板に強い応力がかかり貫通孔からパッケージにクラックが生じることがある。貫通孔の内部を埋める封止部を設ける事により、応力によるクラックの影響を抑制するとともに、封止部により気密を保ち、外部からの水分等の侵入を防ぐことにより外部電極接続部の腐食を抑えることが出来る。   Further, when each external electrode is mounted on a circuit board or the like by soldering, it forms a eutectic with solder and is firmly bonded. At this time, a strong stress is applied to the substrate, and the package may crack from the through hole. By providing a sealing part that fills the inside of the through-hole, the effect of cracking due to stress is suppressed, and the sealing part keeps the airtight and prevents the entry of moisture etc. from the outside to prevent corrosion of the external electrode connection part. It can be suppressed.

また、封止部31は、第二の基板3の接合面と反対の面を覆うめっき膜33の表面を覆うことにより、回路基板等に実装する際にかかる応力等をさらに減少することができる。なお、封止部31はこの部分に必ずしも形成される必要はない。この場合でも、封止部31が貫通孔の内部を埋めるため、各基板にかかる応力を減少させることができる。   Further, the sealing part 31 covers the surface of the plating film 33 that covers the surface opposite to the bonding surface of the second substrate 3, so that the stress applied when mounting on the circuit board or the like can be further reduced. . In addition, the sealing part 31 does not necessarily need to be formed in this part. Even in this case, since the sealing portion 31 fills the inside of the through hole, the stress applied to each substrate can be reduced.

また、本変形例では、各外部電極は、さらに、第二の基板3の接合面と反対の面側の最表面上に封止部31を覆うようにコーティング膜32が形成される。コーティング膜32は、ニッケルめっき、金めっき等で形成する。
これにより、はんだ等により回路基板等に実装する際、半田濡れ性を向上することができる。
In the present modification, a coating film 32 is further formed on each outer electrode so as to cover the sealing portion 31 on the outermost surface opposite to the bonding surface of the second substrate 3. The coating film 32 is formed by nickel plating, gold plating, or the like.
Thereby, when mounting on a circuit board etc. with solder etc., solder wettability can be improved.

(変形例3)
貫通電極、電子デバイス等の配置関係は、第1実施形態に例示したものに限らず適宜の変更が可能であり、例えば、本変形例3のように配置しても良い。ここで、図11、図12は、本発明の一実施形態による電子部品の別の一例の断面矢視図である。図3と同様の構成の部分は、説明を省略する。
(Modification 3)
The arrangement relationship of the through electrode, the electronic device, and the like is not limited to that illustrated in the first embodiment, and can be appropriately changed. For example, the arrangement may be arranged as in Modification 3. Here, FIGS. 11 and 12 are sectional views of another example of the electronic component according to the embodiment of the present invention. Description of the same configuration as in FIG. 3 is omitted.

図11に示す通り、第一の基板2の表面に、各接合膜、各引き出し電極が形成される。また、各貫通電極は、第二の基板3に形成される。また、各マウント電極は、第二の基板3の接合面のうち、凹部9に隣接する部分に各マウント電極接続部と重なる部分が形成される。また、各マウント電極は、各マウント電極接続部と重なる部分から凹部9の側面を介して凹部9の底面まで形成される。また、電子デバイスは、凹部9の底面に形成された各マウント電極のマウント部に電子デバイスが実装される。これにより、第一の基板2は、貫通孔の形成等の加工をする必要がないため、形成が容易になる。   As shown in FIG. 11, each bonding film and each extraction electrode are formed on the surface of the first substrate 2. Each through electrode is formed on the second substrate 3. In addition, each mount electrode is formed with a portion of the bonding surface of the second substrate 3 that overlaps with each mount electrode connection portion at a portion adjacent to the recess 9. Each mount electrode is formed from a portion overlapping each mount electrode connecting portion to the bottom surface of the recess 9 through the side surface of the recess 9. The electronic device is mounted on the mount portion of each mount electrode formed on the bottom surface of the recess 9. Thereby, since it is not necessary to process the formation of the through hole or the like, the first substrate 2 can be easily formed.

また、図12に示す電子部品は、図3と異なり、また、各マウント電極は、第二の基板3の接合面のうち、凹部9に隣接する部分に各マウント電極接続部と重なる部分が形成される。また、各マウント電極は、各マウント電極接続部と重なる部分から凹部9の側面を介して凹部9の底面まで形成される。また、電子デバイスは、凹部9の底面に形成された各マウント電極のマウント部に電子デバイスが実装される。なお、第一の基板2は図3に示す電子部品と同様の構成である。(変形例4) 第1実施形態においては、陽極接合による接合工程を行う場合を例示したが、必ずしもこの工法には限定されない。例えば、接合工程は、金−スズ系、金−シリコン系や金−ゲルマニウム系等の金基の半田を用いた共晶接合であってもよい。また、接合工程は、金タンタル(AuTa)等を用いた金属拡散接合であっても良い。   The electronic component shown in FIG. 12 is different from that shown in FIG. 3, and each mount electrode has a portion of the joint surface of the second substrate 3 that is adjacent to the recess 9 and overlaps with each mount electrode connection portion. Is done. Each mount electrode is formed from a portion overlapping each mount electrode connecting portion to the bottom surface of the recess 9 through the side surface of the recess 9. The electronic device is mounted on the mount portion of each mount electrode formed on the bottom surface of the recess 9. The first substrate 2 has the same configuration as the electronic component shown in FIG. (Modification 4) In the first embodiment, the case where the joining process by anodic bonding is performed is illustrated, but the present invention is not necessarily limited to this method. For example, the bonding step may be eutectic bonding using gold-based solder such as gold-tin, gold-silicon, or gold-germanium. The bonding process may be metal diffusion bonding using gold tantalum (AuTa) or the like.

以下、本変形例では、接合工程として上記金属拡散接合を行う場合について図13〜図17を用いて説明する。
金属拡散接合を行う場合、接合膜10及びマウント電極接続部19〜22は、第一の基板2と第二の基板3とを接合する上で、第一の基板2及び第二の基板3の接合面のどちらか、もしくは両方に形成されていてもよい。本変形例では、図13や図14に示すように、第一の基板2及び第二の基板3の接合面の両方に接合膜10及びマウント電極接続部19〜22を形成する場合を例示する。
ここで、図13は、本変形例による電子部品の分解斜視図である。図14は図13に示す電子部品の断面矢視図である。図3と同様の構成の部分は、説明を省略する。
Hereinafter, in this modification, the case where the metal diffusion bonding is performed as the bonding step will be described with reference to FIGS.
When metal diffusion bonding is performed, the bonding film 10 and the mount electrode connection portions 19 to 22 are used to bond the first substrate 2 and the second substrate 3 to each other when the first substrate 2 and the second substrate 3 are bonded. It may be formed on either or both of the joining surfaces. In this modification, as shown in FIGS. 13 and 14, the case where the bonding film 10 and the mount electrode connection portions 19 to 22 are formed on both the bonding surfaces of the first substrate 2 and the second substrate 3 is illustrated. .
Here, FIG. 13 is an exploded perspective view of an electronic component according to this modification. 14 is a cross-sectional view of the electronic component shown in FIG. Description of the same configuration as in FIG. 3 is omitted.

本変形例では、接合膜10及び引き出し電極27として金タンタル等の薄膜を用いる。接合膜10及び引き出し電極27は、第一の基板2及び第二の基板3の接合面の接合する部分と、マウント電極や外部電極との接続部分と、にタンタル、金を積層して堆積させた後、フォトレジストにより接合膜及び引き出し電極に対応する部分をマスクし、マスクしていない部分をエッチングにより除去して形成される。 次いで、本変形例に係る電子部品1の製造方法について、図15〜図17を用いて説明する。図15は図13に示す電子部品の製造工程を示すフローチャートである。図16、図17は図13に示す電子部品の製造工程を説明するための断面図である。なお、本変形例に係る電子部品1の製造工程のうち、第1実施形態にて説明した工程と同一工程については、同一符号を付して説明を省略する。   In this modification, thin films such as gold tantalum are used as the bonding film 10 and the extraction electrode 27. The bonding film 10 and the extraction electrode 27 are deposited by stacking tantalum and gold on the bonding portion of the bonding surfaces of the first substrate 2 and the second substrate 3 and the connection portion with the mount electrode and the external electrode. After that, a portion corresponding to the bonding film and the extraction electrode is masked with a photoresist, and an unmasked portion is removed by etching. Next, a method for manufacturing the electronic component 1 according to this modification will be described with reference to FIGS. FIG. 15 is a flowchart showing manufacturing steps of the electronic component shown in FIG. 16 and 17 are cross-sectional views for explaining the manufacturing process of the electronic component shown in FIG. Note that, in the manufacturing process of the electronic component 1 according to the present modification, the same steps as those described in the first embodiment are denoted by the same reference numerals and description thereof is omitted.

ここで、図15に示すフローチャートにおいて、図5に示すフローチャートと相違する点は、マウント電極形成工程(S3)とマウント工程(S4)の間に、接合膜/マウント電極接続部形成工程(S13)が存在する点、図5における接続膜形成工程(S7)と引き出し電極形成工程(S8)に替えて、接合膜/マウント電極接続部形成工程(S14)が存在する点、接合工程(S19)として金属拡散接合がなされる点である。   Here, the flowchart shown in FIG. 15 is different from the flowchart shown in FIG. 5 in that the bonding film / mount electrode connecting portion forming step (S13) is performed between the mount electrode forming step (S3) and the mounting step (S4). As a joining step (S19), a joining film / mount electrode connecting portion forming step (S14) is provided in place of the connecting film forming step (S7) and the extraction electrode forming step (S8) in FIG. This is a point where metal diffusion bonding is performed.

すなわち、本変形例においては、図15(S13)や図16(S13)に示すように、第一の基板2の第二の基板3との接合面において、接合膜10とマウント電極接続部19、20、21、22を同一工程で形成することが出来る。また、図15(S14)や図16(S14)に示すように、第二の基板3においては接合膜10と引き出し電極27、28、29、30を同一工程で形成することが出来る。なお、(S13)や(S14)において、これら接合膜10とマウント電極接続部、接合膜10と引き出し電極、を構成する金タンタル等の薄膜は、上述の積層された金タンタルに対するエッチングプロセスにより形成される。また、(S14)において、接合膜10及び引き出し電極27は同一工程で形成してもよいし、各々を順々に形成する工程を採用してもよい。   That is, in this modification, as shown in FIG. 15 (S13) and FIG. 16 (S13), the bonding film 10 and the mount electrode connecting portion 19 are formed on the bonding surface between the first substrate 2 and the second substrate 3. 20, 21, and 22 can be formed in the same process. Further, as shown in FIG. 15 (S14) and FIG. 16 (S14), in the second substrate 3, the bonding film 10 and the extraction electrodes 27, 28, 29, and 30 can be formed in the same process. In (S13) and (S14), the thin film such as gold tantalum constituting the bonding film 10 and the mount electrode connecting portion and the bonding film 10 and the extraction electrode is formed by the etching process for the above-described stacked gold tantalum. Is done. In (S14), the bonding film 10 and the extraction electrode 27 may be formed in the same process, or a process of sequentially forming each of them may be employed.

また、本変形例における接合工程では、図17(S19)のように、第一の基板2の第二の基板3とのの接合面同士を位置合わせした後に、真空中あるいは雰囲気中で加圧・加熱して接合を行うことで実現される。   Further, in the bonding step in the present modification, as shown in FIG. 17 (S19), the bonding surfaces of the first substrate 2 and the second substrate 3 are aligned and then pressed in a vacuum or in an atmosphere. -Realized by heating and joining.

以上、本変形例によると、接合膜や引き出し電極に金タンタル等の金属拡散接合可能な金を含む材料を用いることができるので、接合膜や引き出し電極に高い耐腐食性を持たせることができる。また、本変形例によると、エッチングプロセスによって、金属拡散接合用の接合膜と引き出し電極とを基板の接合面上に一度に形成することが出来るので、工程を簡略化出来る。   As described above, according to the present modification, the bonding film and the extraction electrode can be made of a material containing gold that can be metal diffusion bonded such as gold tantalum, so that the bonding film and the extraction electrode can have high corrosion resistance. . In addition, according to the present modification, the bonding film for metal diffusion bonding and the extraction electrode can be formed on the bonding surface of the substrate at one time by the etching process, so that the process can be simplified.

これらの実施形態や変形例において、第一の基板及び第二の基板の材料や、電子部品は、回路基板等の他の基板に実装する際の設計等に応じて選択することができる。   In these embodiments and modifications, the materials of the first substrate and the second substrate and the electronic components can be selected according to the design when mounted on another substrate such as a circuit substrate.


1 電子部品
2 第一の基板
3 第二の基板
4 電子デバイス
5、6、7、8 マウント電極
9 凹部
10 接合膜
11、12、13、14 貫通孔
15、16、17、18 外部電極
19、20、21、22 マウント電極接続部
23、24、25、26 外部電極接続部
27、28、29、30 引き出し電極
31 陰極
C キャビティ

DESCRIPTION OF SYMBOLS 1 Electronic component 2 1st board | substrate 3 2nd board | substrate 4 Electronic device 5, 6, 7, 8 Mount electrode 9 Recess 10 Bonding film 11, 12, 13, 14 Through-hole 15, 16, 17, 18 External electrode 19, 20, 21, 22 Mount electrode connection parts 23, 24, 25, 26 External electrode connection parts 27, 28, 29, 30 Extraction electrode 31 Cathode C Cavity

Claims (6)

第一の基板と、前記第一の基板と接合され、前記第一の基板との間にキャビティを形成する第二の基板と、前記キャビティの内部に封止される電子デバイスと、を有する電子部品において、
前記キャビティの周方向外部で前記第一の基板と前記第二の基板とを接合する接合膜と、
前記キャビティの周方向外部に位置し、前記第一の基板または前記第二の基板のうち一方の基板の接合面から当該接合面と対向する面までを貫通する貫通孔と、
前記貫通孔の内側面から前記一方の基板の前記接合面と対向する面まで形成された金属膜で構成される外部電極と、
前記キャビティの内部に形成され、前記電子デバイスと電気的に接続されるマウント電極と、
前記マウント電極と電気的に接続される引き出し電極とを備え、
前記引き出し電極は、前記貫通孔の前記接合面側の開口部周縁を囲うとともに、前記第一の基板と前記第二の基板とを接合し、前記マウント電極と電気的に接続されるマウント電極接続部と、前記貫通孔の前記開口部を覆い、前記外部電極及び前記マウント電極接続部と接続される外部電極接続部と、を有することを特徴とする電子部品。
An electron having a first substrate, a second substrate bonded to the first substrate and forming a cavity between the first substrate, and an electronic device sealed inside the cavity In parts,
A bonding film for bonding the first substrate and the second substrate outside in the circumferential direction of the cavity;
A through-hole located outside the cavity in the circumferential direction and penetrating from a bonding surface of one of the first substrate and the second substrate to a surface facing the bonding surface;
An external electrode composed of a metal film formed from an inner surface of the through hole to a surface facing the bonding surface of the one substrate;
A mount electrode formed inside the cavity and electrically connected to the electronic device;
A lead electrode electrically connected to the mount electrode,
The lead electrode surrounds the periphery of the opening on the joint surface side of the through hole, joins the first substrate and the second substrate, and is electrically connected to the mount electrode. And an external electrode connection part that covers the opening of the through hole and is connected to the external electrode and the mount electrode connection part.
前記外部電極は、さらに前記貫通孔の内部を埋める封止部を有することを特徴とする請求項1に記載の電子部品。   The electronic component according to claim 1, wherein the external electrode further includes a sealing portion that fills the inside of the through hole. 前記封止部は、前記接合面と対向する面に形成された金属膜の上層にも積層され、
前記金属膜の上層に積層された封止部を覆うコーティング膜を有することを特徴とする請求項2に記載の電子部品。
The sealing portion is also laminated on the upper layer of the metal film formed on the surface facing the bonding surface,
The electronic component according to claim 2, further comprising a coating film that covers the sealing portion stacked on the upper layer of the metal film.
前記マウント電極接続部は、前記第一の基板と前記第二の基板とを陽極接合する金属で形成されることを特徴とする請求項1〜3の何れか一項に記載の電子部品。   4. The electronic component according to claim 1, wherein the mount electrode connection portion is formed of a metal that anodically bonds the first substrate and the second substrate. 5. 前記外部電極接続部は、前記マウント電極接続部よりも耐腐食性の高い金属で形成されることを特徴とする請求項4に記載の電子部品。   The electronic component according to claim 4, wherein the external electrode connection portion is formed of a metal having higher corrosion resistance than the mount electrode connection portion. 前記マウント電極接続部は、前記第一の基板と前記第二の基板とを共晶接合又は拡散接合可能な金属で形成されることを特徴とする請求項1〜3の何れか一項に記載の電子部品。   The said mount electrode connection part is formed with the metal which can carry out eutectic bonding or diffusion bonding of said 1st board | substrate and said 2nd board | substrate, It is any one of Claims 1-3 characterized by the above-mentioned. Electronic components.
JP2015004372A 2014-02-12 2015-01-13 Electronic components Expired - Fee Related JP6482282B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015004372A JP6482282B2 (en) 2014-02-12 2015-01-13 Electronic components

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014024789 2014-02-12
JP2014024789 2014-02-12
JP2015004372A JP6482282B2 (en) 2014-02-12 2015-01-13 Electronic components

Publications (2)

Publication Number Publication Date
JP2015167222A true JP2015167222A (en) 2015-09-24
JP6482282B2 JP6482282B2 (en) 2019-03-13

Family

ID=54257957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015004372A Expired - Fee Related JP6482282B2 (en) 2014-02-12 2015-01-13 Electronic components

Country Status (1)

Country Link
JP (1) JP6482282B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019192818A (en) * 2018-04-26 2019-10-31 新日本無線株式会社 Manufacturing method of electronic component package
JPWO2020255520A1 (en) * 2019-06-17 2020-12-24

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS627214A (en) * 1985-07-01 1987-01-14 モトロ−ラ・インコ−ポレ−テツド Electrostatically sealed piezo-electric apparatus
JPH09199979A (en) * 1996-01-23 1997-07-31 Matsushita Electric Ind Co Ltd Vibrator
JP2011010143A (en) * 2009-06-26 2011-01-13 Seiko Instruments Inc Electronic device and method of manufacturing the same
JP2014022699A (en) * 2012-07-24 2014-02-03 Nippon Telegr & Teleph Corp <Ntt> Package and method for producing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS627214A (en) * 1985-07-01 1987-01-14 モトロ−ラ・インコ−ポレ−テツド Electrostatically sealed piezo-electric apparatus
JPH09199979A (en) * 1996-01-23 1997-07-31 Matsushita Electric Ind Co Ltd Vibrator
JP2011010143A (en) * 2009-06-26 2011-01-13 Seiko Instruments Inc Electronic device and method of manufacturing the same
JP2014022699A (en) * 2012-07-24 2014-02-03 Nippon Telegr & Teleph Corp <Ntt> Package and method for producing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019192818A (en) * 2018-04-26 2019-10-31 新日本無線株式会社 Manufacturing method of electronic component package
JP7125002B2 (en) 2018-04-26 2022-08-24 日清紡マイクロデバイス株式会社 Electronic component package manufacturing method
JPWO2020255520A1 (en) * 2019-06-17 2020-12-24
JP7337331B2 (en) 2019-06-17 2023-09-04 株式会社村田製作所 Resonator and Resonator

Also Published As

Publication number Publication date
JP6482282B2 (en) 2019-03-13

Similar Documents

Publication Publication Date Title
TWI447862B (en) Electronic parts, electronic machines, and base member manufacturing methods
JP5568786B2 (en) Semiconductor package manufacturing method and semiconductor package
JP6385648B2 (en) Acoustic wave device and method of manufacturing acoustic wave device
US8749114B2 (en) Acoustic wave device
TWI517310B (en) Manufacturing method of electronic device package
US8021906B2 (en) Hermetic sealing and electrical contacting of a microelectromechanical structure, and microsystem (MEMS) produced therewith
JP2011131309A5 (en) Semiconductor package manufacturing method and semiconductor package
KR102254806B1 (en) Electronic device and method of manufacturing electronic device
JP5251224B2 (en) Method for manufacturing piezoelectric vibration device and piezoelectric vibration device
WO2011093456A1 (en) Piezoelectric vibration device and process for producing same
JP6482282B2 (en) Electronic components
TWI640161B (en) Electronic device and method of manufacturing electronic device
JP2015153834A (en) Electronic component
JP2008227433A (en) Mounting body and its manufacturing method
JP4522182B2 (en) Piezoelectric element storage package, piezoelectric device, and method of manufacturing piezoelectric device
JP5281144B2 (en) Piezoelectric vibrator and piezoelectric vibrator mounting body
US20220416759A1 (en) Piezoelectric vibration plate, piezoelectric vibration device, and manufacturing method for piezoelectric vibration device
JP6712136B2 (en) Electronic component manufacturing method
JP4471015B2 (en) Electronic device package
JP6762049B2 (en) Crystal oscillator
JP6762050B2 (en) Manufacturing method of crystal unit
JP2001110922A (en) Package for electronic component
JP2010177984A (en) Piezoelectric vibrator and piezoelectric device
JP4873980B2 (en) Airtight package
JP6449620B2 (en) Quartz crystal resonator and manufacturing method thereof

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20170913

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190212

R150 Certificate of patent or registration of utility model

Ref document number: 6482282

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees