JP2008225804A - 半導体集積回路 - Google Patents

半導体集積回路 Download PDF

Info

Publication number
JP2008225804A
JP2008225804A JP2007062663A JP2007062663A JP2008225804A JP 2008225804 A JP2008225804 A JP 2008225804A JP 2007062663 A JP2007062663 A JP 2007062663A JP 2007062663 A JP2007062663 A JP 2007062663A JP 2008225804 A JP2008225804 A JP 2008225804A
Authority
JP
Japan
Prior art keywords
monitor
signal
output
group
internal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007062663A
Other languages
English (en)
Other versions
JP5022741B2 (ja
Inventor
Mutsumi Nanba
睦 難波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2007062663A priority Critical patent/JP5022741B2/ja
Publication of JP2008225804A publication Critical patent/JP2008225804A/ja
Application granted granted Critical
Publication of JP5022741B2 publication Critical patent/JP5022741B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

【課題】本発明は、デバッグ、評価、解析等を効率的に行う情報を取得することのできる半導体集積回路に関する。
【解決手段】LSI1は、各機能ブロックKB1〜KB3に搭載されていて該機能ブロックKB1〜KB3の内部信号を選択してモニタ信号として出力する共通モニタ回路KM1〜KM3のモニタ信号が次段の共通モニタ回路KM1〜KM3に入力されてデイジーチェーン接続され、該共通モニタ回路KM1〜KM3の出力する共通モニタ回路KM1〜KM3を複数のパートに分割して、各共通モニタ回路KM1〜KM3に、該パート毎に出力対象の内部信号を選択させるとともに、該選択した内部信号と該前段の共通モニタ回路KM1〜KM3からのモニタ信号の対応するパートの一方を選択させて共通モニタ回路KM1〜KM3の該パート出力として出力させるモニタ制御回路MCを搭載している。
【選択図】 図1

Description

本発明は、半導体集積回路に関し、詳細には、デバッグ、評価、解析等を効率的に行う情報を取得することのできるマイクロコンピュータ、DSP(Digital Signal Processor)等の半導体集積回路に関する。
マイクロコンピュータ、DSP(Digital Signal Processor)等の半導体集積回路は、外部端子で検出される信号によってのみ動作状態を判断することができ、例えば、半導体集積回路にハングアップ等の異常状態が発生した際の解析のヒントのために、一部の内部信号を半導体集積回路の本来の機能には割り当てられていないテスト端子あるいはモニタ端子に出力することがある。
ところが、半導体集積回路は、その大きさが決まれば、使用可能なモニタ端子(テスト端子)の数は限られ、デバッグや評価の精度を上げるには、限られたモニタ端子の数で、より豊富なデバッグ情報、テスト情報を得ることが重要となる。
そして、従来、複数の内部信号をサンプリングクロックでデータキャプチャした後、時分割出力する半導体集積回路が提案されている(特許文献1参照)。
特開2001−142733号公報
しかしながら、上記従来技術にあっては、半導体集積回路の複数の内部信号をサンプリングクロックでデータキャプチャ後、時分割出力しているため、半導体集積回路の搭載する機能ブロックの数が多く、観測したい内部信号の数が増大すると、時分割の数が比例して増大するため、半導体集積回路が複雑化、大型化して、高価なものとなるだけでなく、操作性・利用性が悪いという問題があった。
そこで、本発明は、内部動作の観測及び組み込みが容易で拡張性の高い半導体集積回路を提供することを目的としている。
請求項1記載の発明の半導体集積回路は、複数の機能ブロックを搭載し、各機能ブロックが該機能ブロックの複数の内部信号から適宜選択した内部信号を観測対象のモニタ信号として出力するモニタ回路を内蔵し、該各機能ブロックのモニタ回路がその出力するモニタ信号を次段のモニタ回路に入力するデイジーチェーン接続されており、前記各機能ブロックの内部信号がそれぞれ複数の内部信号からなる複数の内部信号群に分けられている半導体集積回路であって、前記モニタ回路の出力するモニタ信号を前記選択された内部信号と前段のモニタ回路から入力される前記モニタ信号のいずれかを選択させて、最終段のモニタ回路の出力するモニタ信号を外部に外部モニタ信号として出力させるモニタ制御手段を搭載し、該モニタ制御手段が、前記各機能ブロックの前記内部信号群の前記複数の内部信号をそれぞれ複数の信号グループに分割して該各内部信号群の各内部信号を該信号グループ毎にそれぞれまとめる信号選択手段と、該信号選択手段でまとめられた各信号グループの内部信号群のうちどの内部信号群の信号グループを該機能ブロックから出力するモニタ信号を複数のパートに分割したときのどのパートに割り当てるかを選択するグループ選択手段と、前記モニタ信号を分割した各パート毎に前記グループ選択手段で選択された信号グループと前記前段のモニタ回路からのモニタ信号の対応するパートのモニタ信号のいずれかを該機能ブロックから出力するモニタ信号として選択する機能ブロック選択手段とを備えていることにより、上記目的を達成している。
この場合、例えば、請求項2に記載するように、前記モニタ回路は、前記各機能ブロックで共通のモニタ回路であり、該共通モニタ回路が前記モニタ制御手段の前記信号選択手段、前記グループ選択手段及び機能ブロック選択手段からの信号に基づいて、前記出力するモニタ信号を選択してもよい。
また、例えば、請求項3に記載するように、前記各モニタ回路は、それぞれ該モニタ回路を他のモニタ回路と識別する識別情報が予め付与されており、前記機能ブロック選択手段は、前記パート毎に該識別情報を用いて該各モニタ回路の出力するモニタ信号を選択させてもよい。
さらに、例えば、請求項4に記載するように、前記各モニタ回路は、前記機能ブロック選択手段によって用いられている前記識別情報が、前記いずれのモニタ回路にも付与されていない未付与識別情報であると、該未付与識別情報の用いられているパートのモニタ信号として予め設定されている固定値を出力してもよい。
また、例えば、請求項5に記載するように、前記各モニタ回路は、該モニタ回路の属する前記機能ブロックが動作を停止していると、前記前段のモニタ回路からのモニタ信号を該機能ブロックのモニタ信号として出力してもよい。
本発明によれば、各機能ブロックに搭載されていて該機能ブロックの内部信号を選択してモニタ信号として出力するモニタ回路の該モニタ信号が次段のモニタ回路に入力されてデイジーチェーン接続し、該モニタ回路の出力するモニタ回路を複数のパートに分割して、各モニタ回路に、該パート毎に出力対象の内部信号を選択させるとともに、該選択した内部信号と該前段のモニタ回路からのモニタ信号の対応するパートの一方を選択させてモニタ回路の該パート出力として出力させるモニタ制御手段を搭載しているので、複数搭載する機能ブロックの内部信号のうち観測したい内部信号を容易に取り出すことができるとともに、組み込みを容易なものとして、拡張性を向上させることができる。
以下、本発明の好適な実施例を添付図面に基づいて詳細に説明する。なお、以下に述べる実施例は、本発明の好適な実施例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの態様に限られるものではない。
図1〜図13は、本発明の半導体集積回路の一実施例を示す図であり、図1は、本発明の半導体集積回路の一実施例を適用した半導体集積回路1のブロック構成図である。
図1において、半導体集積回路であるLSI(Large Scale Integrated circuit )1にCPU(Central Processing Unit )2が接続され、LSI1は、複数の機能ブロックKB1〜KB3、モニタ制御ブロックMB、レジスタバスRb、レジスタインターフェイスRi等を内蔵している。
なお、本実施例では、機能ブロックが3つの場合について示しているが、機能ブロックの数は、3つに限定されるものではなく、3つ以上であっても良いし、3つよりも少なくても良い。
LSI1は、各機能ブロックKB1〜KB3、モニタ制御ブロックMB及びレジスタインターフェイスRiが、レジスタバスRbを介して接続されており、各機能ブロックKB1〜KB及びモニタ制御ブロックMBは、内部レジスタを有していて、これらの内部レジスタは、レジスタバスRb及びレジスタインターフェイスRiを介して、CPU3からアクセス可能となっている。CPU2は、レジスタインターフェイスRi及びレジスタバスRbを介してモニタ制御ブロックMB及び機能ブロックKB1〜KB3の内部レジスタにアクセスして、後述するモニタ出力の制御を行う。
モニタ制御ブロックMBは、複数の端子からなる外部モニタ端子3を有し、該外部モニタ端子3の出力を制御する。
LSI1は、図2にその詳細な構成を示すように、各機能ブロックKB1〜KB3が、共通モニタ回路KM1〜KM3を備えており、各機能ブロックKB1〜KB3の共通モニタ回路KM1〜KM3間は、モニタ出力信号線でデイジーチェーン接続されている。この機能ブロックKB1〜KB3の共通モニタ回路KM1〜KM3間のデイジーチェーンの始点は、0固定入力であって、モニタ制御ブロックMBで終端する。なお、図2では、機能ブロックKB1を始点、機能ブロックKB2を次段、機能ブロックKB3を最終段としている。
モニタ制御ブロック(モニタ制御手段)MBは、機能ブロック選択レジスタRk、グループ選択レジスタRg、信号選択レジスタRs及びチップセレクトデコーダCsを有し、上述のように、CPU3が、レジスタバスRbを経由して各レジスタRk、Rg、Rsにアクセス可能である。
機能ブロック選択レジスタRkは、そのビットイメージを、図3に示すように、該機能ブロックKB1〜KB3から出力する64本のモニタ信号を16本ずつのパートAからパートDの4つのパートに分け、それぞれのパートについてどの機能ブロックKB1〜KB3の出力モニタ信号を割り当てるかをCPU3からのソフトウェアの設定により決定する。図3では、Bit4−0で、MON_CS_Aとして、外部モニタ端子[15:0]に出力する機能ブロックKB1〜KB3を設定し、Bit12−8で、MON_CS_Bとして、外部モニタ端子[31:16]に出力する機能ブロックKB1〜KB3を設定し、Bit20−16で、MON_CS_Cとして、外部モニタ端子[47:32]に出力する機能ブロックKB1〜KB3を設定し、Bit28−24で、MON_CS_Dとして、外部モニタ端子[63:48]に出力する機能ブロックKB1〜KB3を設定している。
各機能ブロックKB1〜KB3は、それぞれ他の機能ブロックKB1〜KB3と区別する固有のID番号(識別情報)が付与されており、CPU3は、ソフトウェアによって選択対象の機能ブロックKB1〜KB3のID番号を機能ブロック選択レジスタRkに設定することで、パート毎にモニタ信号を出力する機能ブロックKB1〜KB3を選択する。機能ブロック選択レジスタRkに設定されたID番号は、チップセレクトレコーダCsにおいて、該機能ブロックKB1〜KB3の共通モニタ回路KM1〜KM3に対するチップセレクト信号に変換される。これら機能ブロック選択レジスタRkとチップセレクトデコーダCsは、全体として、出力モニタ信号を分割した各パート毎に後述するグループ選択レジスタRgで選択された信号グループと前段の共通モニタ回路KM1〜KM3からのモニタ信号の対応するパートの出力モニタ信号のいずれかを該機能ブロックKB1〜KB3から出力する出力モニタ信号として選択する機能ブロック選択手段として機能している。
各機能ブロックKB1〜KB3は、観測対象の信号は、複数の内部信号からなる複数の内部信号群で構成され、各内部信号群の内部信号が「0」(信号グループG0)から「3」(信号グループG3)の4つに信号グループにグループ化されていて、グループ選択レジスタRgが、各信号グループの内部信号群のうちどの内部信号群の信号グループG0〜G3を該機能ブロックから出力するモニタ信号を複数のパート(本実施例では、パートA〜D)に分割したときのどのパートA〜Dに割り当てるかを選択するグループ選択信号を共通モニタ回路KM1〜KM3に分配する。
すなわち、グループ選択レジスタ(グループ選択手段)Rgは、そのビットイメージを、図4に示すように、Bit1−0で、MON_GSEL_Aによって、機能ブロック選択レジスタRkのMON_CS_Aで設定された機能ブロックKB1〜KB3内のモニタグループを出力するグループとして設定し、Bit9−8で、MON_GSEL_Bによって、機能ブロック選択レジスタRkのMON_CS_Bで設定された機能ブロックKB1〜KB3内のモニタグループを設定し、Bit17−16で、MON_GSEL_Cによって、機能ブロック選択レジスタRkのMON_CS_Cで設定された機能ブロックKB1〜KB3内のモニタグループを設定し、Bit25−26で、MON_GSEL_Dによって、機能ブロック選択レジスタRkのMON_CS_Dで設定された機能ブロックKB1〜KB3内のモニタグループを設定する。そして、図4では、MON_GSEL_*の設定値は、A〜Dの全てのグループで共通で、「0x0」のとき、モニタグループ0を出力し、「0x1」のとき、モニタグループ1を出力し、「0x2」のとき、モニタグループ2を出力し、「0x3」のとき、モニタグループ3を出力する信号値となっている。
信号選択レジスタ(信号選択手段)Rsは、各機能ブロックKB1〜KB3の内部信号群の複数の内部信号をそれぞれ複数の信号グループG0〜G3に分割して該各内部信号群の各内部信号を該信号グループG0〜G3毎にそれぞれまとめるもの、すなわち、グループ選択レジスタRgで選択された信号グループG0〜G3内に属する内部信号群のうち、どの内部信号を出力するかを決定するものであり、ソフトウェアによって設定される。信号選択レジスタRsは、ソフトウェアによって設定された値を、信号選択信号として各機能ブロックKB1〜KB3の共通モニタ回路KM1〜KM3に分配する。
すなわち、信号選択レジスタRsは、そのビットイメージを、図5に示すように、Bit3−0で、MON_SIGSEL_Aによって、グループ選択レジスタRgのMON_GSEL_Aで設定されたモニタグループの出力する信号を出力信号として設定し、Bit11−8で、MON_SIGSEL_Bによって、グループ選択レジスタRgのMON_GSEL_Bで設定された機能ブロックKB1〜KB3内のモニタグループを設定し、Bit19−16で、MON_SIGSEL_Cによって、グループ選択レジスタRgのMON_GSEL_Cで設定されたモニタグループの出力する信号を出力信号として設定し、Bit27−24で、MON_SIGSEL_Dによって、グループ選択レジスタRgのMON_GSEL_Dで設定されたモニタグループの出力する信号を出力信号として設定する。
そして、上記各機能ブロックKB1〜KB3の共通モニタ回路KM1〜KM3は、図6に示すように回路構成されており、信号選択変換部SH、グループG0からグループG3までの4つの信号セレクタSS0〜SS3、パートAからパートDまでの4つのグループセレクタGSa〜GSd及びパートAからパートDまでの4つの出力セレクタOSa〜OSdを内蔵している。
各機能ブロックKB1〜KB3は、内蔵する共通モニタ回路KM1〜KM3に対して、観測に使用したい内部信号(64×N本)を入力する。ただし、Nは、上記信号選択レジスタRsで設定可能な値であり、本実施例の場合、16である。また、この信号群は、LSI1の設計時に決定され、結線される。
入力された内部信号(64×N本)は、上述のように、64本を16本ずつ、内部でグループG0からグループG3にグループ化され、モニタ制御ブロックMBから分配される信号選択レジスタRsからの信号選択信号(選択信号レジスタRsの値)を信号選択変換部SHで変換された結果に基づいて、機能ブロックKB1〜KB3のN個ある内部信号群の複数の内部信号をそれぞれ複数(本実施例では、4つ)の信号グループG0〜G3に分割して各内部信号群の各内部信号を該信号グループG0〜G3毎にそれぞれまとめるかが、信号セレクタSS0〜SS3において選択される。
また、モニタ制御ブロックMBから分配されるグループ選択レジスタRgからのグループ選択信号(グループ選択レジスタRgの値)により、信号セレクタSS0〜SS3でまとめられた各信号グループG0〜G3の内部信号群のうちどの内部信号群の信号グループG0〜G3を該機能ブロックKB1〜KB3から出力するモニタ信号の分割された複数のパートA〜DのうちどのパートA〜Dに割り当てるかを、各パートA〜D毎のグループセレクタGSa〜GSdで選択して出力する。例えば、グループ選択レジスタAの設定値が「2」の場合は、モニタ出力[15:0]に対してグループG2の内部信号群が選択される。
そして、上述のように、グループセレクタGSa〜GSdでの選択を信号セレクタSS0〜SS3の選択に反映させるために、信号選択変換部SHが、信号選択レジスタRsからの信号選択信号にグループ選択レジスタRgからのグループ選択信号を加味して各信号セレクタSS0〜SS3に選択信号を出力している。すなわち、共通モニタ回路KM1〜KM3の内部では信号選択はグループG0〜G3毎に行うが、グループG0〜G3とパートA〜D間のマッピングはグループ選択により動的に変更が発生するため、モニタ制御ブロックMBが分配するパートA〜D毎の信号選択信号(信号選択レジスタRsの値)をグループ選択信号(グループ選択レジスタRgの値)に応じてグループG0〜G3毎の信号選択信号に変換する信号選択変換部SHを備えている。
各共通モニタ回路KM1〜KM3は、前段の出力モニタ信号がデイジーチェーンの入力となっており、共通モニタ回路KM1〜KM3の最終段の出力セレクタOSa〜OSdで、モニタ制御ブロックMBからのパートAからパートDの各パートに対するチップセレクト信号に応じて、出力モニタ信号を前段の共通モニタ回路KM1〜KM3からのモニタ信号にするか、本機能ブロックKB1〜KB3からの内部信号にするかを選択して、該選択したモニタ信号を、次段の機能ブロックKB1〜KB3の共通モニタ回路KM1〜KM3に入力する。
このようにして複数の機能ブロックKB1〜KB3を経たモニタ信号は、図2に示すように、モニタ制御ブロックMBに入力され、LSI1の外部モニタ端子3から外部の観測装置等に出力される。
次に、本実施例の作用を説明する。本実施例のLSI1は、各機能ブロックKB1〜KB3の共通モニタ回路KM1〜KM3のモニタ信号出力をデイジーチェーン接続して、各共通モニタ回路KM1〜KM3の出力するモニタ信号を適宜モータ制御ブロックMBで選択している。
すなわち、いま、設定例として、機能ブロックKB1〜KB3が、図7から図9に示すような内部信号群0〜15の16群の内部信号群を観測対象として、それぞれの共通モニタ回路KM1〜KM3に入力している場合、機能ブロック選択レジスタRk、グループ選択レジスタRg及び信号選択レジスタRsの各レジスタ設定値を、図10に示すように設定した場合について考察する。
図10の場合、機能ブロック選択レジスタRkのレジスタ設定値である機能ブロック選択(チップセレクト信号)A及び機能ブロック選択(チップセレクト信号)Bが「1」に設定されているので、出力セレクタOSa〜OSdによるパートA及びパートBの出力、すなわち、出力セレクタOSa及び出力セレクタOSdは、機能ブロックKB1の内部信号を選択してモニタ信号として出力することに決定される。このとき、グループ選択レジスタRgのレジスタ設定値であるグループ選択(グループ選択信号)Aが「1」、グループ選択(グループ選択信号)Bが「3」であるので、グループセレクタGSaが、パートAの出力セレクタOSaに対してグループG1を、グループセレクタGSbが、パートBの出力セレクタOSbに対してグループG3を選択して出力する。そして、信号選択レジスタRsのレジスタ設定値である信号選択(信号選択信号)Aが「0」、信号選択(信号選択信号)Bが「2」であるので、図11に示すように、パートAへのモニタ信号の出力対象としては、Func1_0_1信号群、パートBへの出力対象としては、Func1_2_3信号群が選択され、後段の機能ブロックKB2に対して出力される。一方、パートC、パートDについては、機能ブロックKB1の出力に設定されていないため、前段からのモニタ入力信号、すなわち、機能ブロックKB1の場合は「0」をそのまま後段の機能ブロックKB2に対して出力する。
機能ブロックKB2においては、図10において機能ブロック選択(チップセレクト信号)Cが「2」であるので、図11に示すように、グループ選択(グループ選択信号)C及び信号選択(信号選択信号)Cによる選択結果Func2_7_0を、入力されたモニタ信号のパートCに出力し、後段の機能ブロックKB3へ送る。
残るパートDについては、図10において機能ブロックKB2の出力に設定されていないため、入力されたモニタ信号をそのまま後段の機能ブロックKB3に出力する。
機能ブロックKB3においては、機能ブロック選択Dが「3」であるので、図11に示すように、グループ選択(グループ選択信号)D及び信号選択(信号選択信号)Dによる選択結果Func_3_10_0をモニタ信号のパートDに出力する。
機能ブロックKB3は最後段であるため、機能ブロックKB3からの出力モニタ信号は、モニタ制御ブロックMBに入力され、外部モニタ端子3に出力される。
また、本実施例のLSI1は、機能ブロックKB1〜KB3が、図7から図9に示したような内部信号群を観測対象として共通モニタ回路KM1〜KM3に入力している場合、機能ブロック選択レジスタRk、グループ選択レジスタRg及び信号選択レジスタRsの各レジスタ設定値を、例えば、図12に示すように、機能ブロック選択に、機能ブロックKB1〜KB3に割り当てられているID番号には存在しない値(未付与識別情報)である「0」が設定された場合、何も機能が選択されていないのと同様であり、図13に示すように、機能ブロック選択(チップセレクト信号)「0」に該当するパート、すなわち、パートBからパートDには、予め設定されている固定値である「0」を出力する。
さらに、本実施例のLSI1の各共通モニタ回路KM1〜KM3は、該共通モニタ回路KM1〜KM3の属する機能ブロックKB1〜KB3が動作を停止していると、前段の共通モニタ回路KM1〜KM3からのモニタ信号を該機能ブロックKB1〜KB3のモニタ信号として出力する。
このように、本実施例のLSI1は、各機能ブロックKB1〜KB3に搭載されていて該機能ブロックKB1〜KB3の内部信号を選択してモニタ信号として出力する共通モニタ回路KM1〜KM3のモニタ信号が次段の共通モニタ回路KM1〜KM3に入力されてデイジーチェーン接続され、該共通モニタ回路KM1〜KM3の出力する共通モニタ回路KM1〜KM3を複数のパートに分割して、各共通モニタ回路KM1〜KM3に、該パート毎に出力対象の内部信号を選択させるとともに、該選択した内部信号と前段の共通モニタ回路KM1〜KM3からのモニタ信号の対応するパートの一方を選択させて共通モニタ回路KM1〜KM3の該パート出力として出力させるモニタ制御回路MCを搭載している。
したがって、複数搭載する機能ブロックKB1〜KB3の内部信号のうち観測したい内部信号を容易に取り出すことができるとともに、組み込みを容易なものとして、拡張性を向上させることができる。
すなわち、共通モニタ回路KM1〜KM3の出力するモニタ信号をデイジーチェーン接続しているので、モニタ信号の本数が増加したり、機能ブロックKB1〜KB3の数が増大しても、LSI1のレイアウト時に配置配線の制約を受けにくく、LSI1のチップサイズをできるだけ維持しながら共通モニタ回路KM1〜KM3を導入することができる。また、モニタ信号をパート分割し、パート毎にモニタ対象の機能ブロックKB1〜KB3を割り当てて、機能ブロックKB1〜KB3内の複数の信号グループのなかから出力対象の内部信号を選択しているので、モニタ信号の限られた本数に対して、さまざまなバリエーションの内部信号を出力することができる。
また、本実施例のLSI1は、モニタ回路が、各機能ブロックKB1〜KB3で共通の共通モニタ回路KM1〜KM3であり、共通モニタ回路KM1〜KM3がモニタ制御回路MCの信号選択レジスタRs、グループ選択レジスタRg及び機能ブロック選択レジスタRkからの信号に基づいて、出力するモニタ信号を選択している。
したがって、既存の機能ブロックKB1〜KB3への組み込みや外部購入した機能ブロックKB1〜KB3へのモニタ機能の組み込みを容易に行うことができる。
さらに、本実施例のLSI1は、各モニタ回路MN0〜MNmが、それぞれ該モニタ回路MN0〜MNmを他のモニタ回路MN0〜MNmと識別する識別情報であるID番号が予め付与されており、機能ブロック選択レジスタRkは、パート毎に該ID番号を用いて各共通モニタ回路KM1〜KM3の出力するモニタ信号を選択している。したがって、出力するモニタ信号の選択を容易に行うことができる。
また、本実施例のLSI1は、各共通モニタ回路KM1〜KM3が、機能ブロック選択レジスタRkによって用いられているID番号が、いずれの共通モニタ回路KM1〜KM3にも付与されていない未付与ID番号であると、該未付与ID番号の用いられているパートのモニタ信号として予め設定されている固定値を出力している。
したがって、未付与ID番号を設定するだけで、意図する固定値をモニタ信号として出力させることができ、機能モジュールF0〜Fn内の動作観測をより適切に行うことができる。
さらに、本実施例のLSI1は、各共通モニタ回路KM1〜KM3が、該共通モニタ回路KM1〜KM3の属する機能ブロックKB1〜KB3が動作を停止していると、前段の共通モニタ回路KM1〜KM3からのモニタ信号を該機能ブロックKB1〜KB3のモニタ信号として出力している。
したがって、不要な信号を非活性化することができ、消費電力を低減することができる。
以上、本発明者によってなされた発明を好適な実施例に基づき具体的に説明したが、本発明は上記のものに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本発明は、半導体集積回路、特に、機能ブロックを内蔵する半導体集積回路の内部信号を観測してデバッグ、評価、解析等を効率的に行う情報を取得して出力する半導体集積回路に適用することができる。
本発明の半導体集積回路の一実施例を適用した半導体集積回路のブロック構成図。 図1のLSIの回路構成図。 図2の機能ブロック選択レジスタのビットイメージを示す図。 図2のグループ選択レジスタのビットイメージを示す図。 図2のグループ信号選択レジスタのビットイメージを示す図。 図2の共通モニタ回路の回路構成図。 図1の機能ブロックKB1の観測対象信号の一例を示す図。 図1の機能ブロックKB2の観測対象信号の一例を示す図。 図1の機能ブロックKB3の観測対象信号の一例を示す図。 レジスタ設定の一例を示す図。 図10のレジスタ設定における図2のLSIのモニタ端子出力結果を示す図。 レジスタ設定の他の例を示す図。 図12のレジスタ設定における図2のLSIのモニタ端子出力結果を示す図。
符号の説明
1 半導体集積回路
2 LSI
3 CPU
4 外部モニタ端子
KB1〜KB3 機能ブロック
MB モータ制御ブロック
Rb レジスタバス
Ri レジスタインターフェイス
KM1〜KM3 共通モニタ回路
Rk 機能ブロック選択レジスタ
Rg グループ選択レジスタ
Rs グループ信号選択レジスタ
Cs チップセレクトデコーダ
SH 信号選択変換部
SS0〜SS3 信号セレクタ
GSa〜GSd グループセレクタ
OSa〜OSd 出力セレクタ

Claims (5)

  1. 複数の機能ブロックを搭載し、各機能ブロックが該機能ブロックの複数の内部信号から適宜選択した内部信号を観測対象のモニタ信号として出力するモニタ回路を内蔵し、該各機能ブロックのモニタ回路がその出力するモニタ信号を次段のモニタ回路に入力するデイジーチェーン接続されており、前記各機能ブロックの内部信号がそれぞれ複数の内部信号からなる複数の内部信号群に分けられている半導体集積回路であって、前記モニタ回路の出力するモニタ信号を前記選択された内部信号と前段のモニタ回路から入力される前記モニタ信号のいずれかを選択させて、最終段のモニタ回路の出力するモニタ信号を外部に外部モニタ信号として出力させるモニタ制御手段を搭載し、該モニタ制御手段が、前記各機能ブロックの前記内部信号群の前記複数の内部信号をそれぞれ複数の信号グループに分割して該各内部信号群の各内部信号を該信号グループ毎にそれぞれまとめる信号選択手段と、該信号選択手段でまとめられた各信号グループの内部信号群のうちどの内部信号群の信号グループを該機能ブロックから出力するモニタ信号を複数のパートに分割したときのどのパートに割り当てるかを選択するグループ選択手段と、前記モニタ信号を分割した各パート毎に前記グループ選択手段で選択された信号グループと前記前段のモニタ回路からのモニタ信号の対応するパートのモニタ信号のいずれかを該機能ブロックから出力するモニタ信号として選択する機能ブロック選択手段とを備えていることを特徴とする半導体集積回路。
  2. 前記モニタ回路は、前記各機能ブロックで共通のモニタ回路であり、該共通モニタ回路が前記モニタ制御手段の前記信号選択手段、前記グループ選択手段及び機能ブロック選択手段からの信号に基づいて、前記出力するモニタ信号を選択することを特徴とする請求項1記載の半導体集積回路。
  3. 前記各モニタ回路は、それぞれ該モニタ回路を他のモニタ回路と識別する識別情報が予め付与されており、前記機能ブロック選択手段は、前記パート毎に該識別情報を用いて該各モニタ回路の出力するモニタ信号を選択させることを特徴とする請求項1または請求項2記載の半導体集積回路。
  4. 前記各モニタ回路は、前記機能ブロック選択手段によって用いられている前記識別情報が、前記いずれのモニタ回路にも付与されていない未付与識別情報であると、該未付与識別情報の用いられているパートのモニタ信号として予め設定されている固定値を出力することを特徴とする請求項5記載の半導体集積回路。
  5. 前記各モニタ回路は、該モニタ回路の属する前記機能ブロックが動作を停止していると、前記前段のモニタ回路からのモニタ信号を該機能ブロックのモニタ信号として出力することを特徴とする請求項1から請求項5記載の半導体集積回路。
JP2007062663A 2007-03-12 2007-03-12 半導体集積回路 Expired - Fee Related JP5022741B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007062663A JP5022741B2 (ja) 2007-03-12 2007-03-12 半導体集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007062663A JP5022741B2 (ja) 2007-03-12 2007-03-12 半導体集積回路

Publications (2)

Publication Number Publication Date
JP2008225804A true JP2008225804A (ja) 2008-09-25
JP5022741B2 JP5022741B2 (ja) 2012-09-12

Family

ID=39844358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007062663A Expired - Fee Related JP5022741B2 (ja) 2007-03-12 2007-03-12 半導体集積回路

Country Status (1)

Country Link
JP (1) JP5022741B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09211076A (ja) * 1996-02-02 1997-08-15 Fuji Xerox Co Ltd 回路基板検査装置および半導体回路
JP2001142733A (ja) * 1999-11-18 2001-05-25 Matsushita Electric Ind Co Ltd 内部信号観測装置
JP2001526423A (ja) * 1997-12-05 2001-12-18 ライトスピード セミコンダクター コーポレイション Asic用試験回路
JP2004185232A (ja) * 2002-12-02 2004-07-02 Matsushita Electric Ind Co Ltd 集積回路、及びデイジーチェーン接続モニタ回路のデバッグ方法
JP2005091310A (ja) * 2003-09-19 2005-04-07 Matsushita Electric Ind Co Ltd デバッグ回路
JP2006113016A (ja) * 2004-10-18 2006-04-27 Nec Engineering Ltd モニタ出力回路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09211076A (ja) * 1996-02-02 1997-08-15 Fuji Xerox Co Ltd 回路基板検査装置および半導体回路
JP2001526423A (ja) * 1997-12-05 2001-12-18 ライトスピード セミコンダクター コーポレイション Asic用試験回路
JP2001142733A (ja) * 1999-11-18 2001-05-25 Matsushita Electric Ind Co Ltd 内部信号観測装置
JP2004185232A (ja) * 2002-12-02 2004-07-02 Matsushita Electric Ind Co Ltd 集積回路、及びデイジーチェーン接続モニタ回路のデバッグ方法
JP2005091310A (ja) * 2003-09-19 2005-04-07 Matsushita Electric Ind Co Ltd デバッグ回路
JP2006113016A (ja) * 2004-10-18 2006-04-27 Nec Engineering Ltd モニタ出力回路

Also Published As

Publication number Publication date
JP5022741B2 (ja) 2012-09-12

Similar Documents

Publication Publication Date Title
CA2380077C (en) Programmable event counter system
EP1171842A1 (en) Distributed extensible processing architecture for digital signal processing applications
US20110289357A1 (en) Information processing device
US7805555B2 (en) Multiprocessor system
US20090271553A1 (en) Method and apparatus for obtaining trace information of multiple processors on an soc using a segmented trace ring bus to enable a flexible trace output configuration
JP2007066336A (ja) 集積回路内の診断データ取り込み
US20120254803A1 (en) Switch multiplexer devices with embedded digital sequencers
JP2016189096A (ja) 半導体装置
JP2002024201A (ja) 半導体集積回路
US9092560B2 (en) Trace based measurement architecture
US20050193156A1 (en) Data processing system
US8909833B2 (en) Systems, methods, and articles of manufacture to stream data
JP2008217061A (ja) Simd型マイクロプロセッサ
JP5022741B2 (ja) 半導体集積回路
US8984344B2 (en) Stack-based trace message generation for debug and device thereof
KR20040003083A (ko) 트레이스 모듈을 구비한 마이크로프로세서
US11194693B2 (en) Trace data
US20130154798A1 (en) Electronic device and display method
US8468394B2 (en) Method of tracing selected activities within a data processing system by tagging selected items and tracing the tagged items
JP2012519414A (ja) 暗号化ハードウェアサービスのための暗号独立型のインターフェース
JP2007213185A (ja) データ処理装置
US8966124B1 (en) Systems, methods, and articles of manufacture to stream data
JP2010032402A (ja) 半導体試験装置
KR20070063125A (ko) 데이타 엑세스 장치 및 방법
JP4793211B2 (ja) 信号分配装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100218

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120327

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120605

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120618

R151 Written notification of patent or utility model registration

Ref document number: 5022741

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150622

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees