JP2008225534A - 動的縮退装置、方法 - Google Patents
動的縮退装置、方法 Download PDFInfo
- Publication number
- JP2008225534A JP2008225534A JP2007058457A JP2007058457A JP2008225534A JP 2008225534 A JP2008225534 A JP 2008225534A JP 2007058457 A JP2007058457 A JP 2007058457A JP 2007058457 A JP2007058457 A JP 2007058457A JP 2008225534 A JP2008225534 A JP 2008225534A
- Authority
- JP
- Japan
- Prior art keywords
- transaction
- routing
- identification information
- master device
- slave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】マスターデバイスとスレーブデバイスとに二重化されたI/Oデバイスの動的縮退装置によって解決する。トランザクションルーティングコントローラ143は、トランザクションを受信し、ルーティングし、送出する。ルーティングテーブル142は、I/Oデバイスの二重化が有効であることを示す有効情報と、マスターデバイス識別情報と、スレーブデバイス識別情報とを有する。サービスプロセッサ21は、前記トランザクションルーティングコントローラ143と、前記ルーティングテーブル142とを制御する。
【選択図】図2
Description
13 フロントサイドバス
14 メモリコントローラ
15 メモリ
16,17 I/Oコントローラ
18,19 PCIバス
21 サービスプロセッサ
30,40 I/Oデバイス
31,41 不揮発メモリ
32,42 リアルタイムクロック
33,43 外部I/Oインタフェース
51 アドレスオフセット
52 アドレスレンジ
53,55 デバイスID
54 有効ビット
141 FSBインタフェース
142 ルーティングテーブル
143 トランザクションルーティングコントローラ
144 メモリインタフェース
145,146 I/Oインタフェース
Claims (8)
- マスターデバイスとスレーブデバイスとに二重化されたI/Oデバイスの動的縮退装置であって、
トランザクションを受信し、ルーティングし、送出するトランザクションルーティングコントローラと、
I/Oデバイスの二重化が有効であることを示す有効情報と、当該有効情報に関連付けられた二つの識別情報であって、前記マスターデバイスへの経路を示すマスターデバイス識別情報と、前記スレーブデバイスへの経路を示すスレーブデバイス識別情報とを有するルーティングテーブルと、
前記トランザクションルーティングコントローラと、前記ルーティングテーブルとを制御するサービスプロセッサと
を具備する動的縮退装置。 - 前記ルーティングテーブルは、ルーティング・レコードから成り、
当該ルーティング・レコードは、
前記有効ビット情報を格納する第一のフィールドと、
前記マスターデバイス識別情報を格納する第二のフィールドと、
前記スレーブデバイス識別情報を格納する第三のフィールドと
を具備する請求項1記載の動的縮退装置。 - 前記I/OデバイスがマルチファンクションI/Oデバイスの場合には、
前記ルーティング・テーブルは、
前記有効情報と、当該有効情報に関連付けられる前記マスターデバイス識別情報と、前記スレーブデバイス識別情報とを、ファンクション単位に具備する
請求項1又は2記載の動的縮退装置。 - 前記サービスプロセッサは、
I/Oデバイスの二重化が有効である場合には、メモリマップドI/O空間に、前記マスターデバイスと前記スレーブデバイスとに共用される一つのみのアドレス領域を割り当てる
請求項1〜3いずれか1項に記載の動的縮退装置。 - 前記トランザクションルーティングコントローラは、
トランザクションを受信したときに、前記メモリマップドI/O空間を参照することにより、当該トランザクションの宛先となるI/Oデバイスを割り出し、
前記ルーティングテーブルを参照することにより、当該I/Oデバイスに係る前記有効情報が、有効を示していた場合には、前記マスターデバイス識別情報と、前記スレーブデバイス識別情報とに基づいて、前記マスターデバイスと前記スレーブデバイスとの双方に、前記トランザクションを送出する
請求項4記載の動的縮退装置。 - 前記トランザクションルーティングコントローラは、
前記スレーブデバイスから、リプライ・トランザクションを受信したときに、当該リプライ・トランザクションのルーティングを行うことなく、破棄する
請求項5記載の動的縮退装置。 - 請求項1〜4いずれか1項に記載の動的縮退装置を使用して、二重化されたI/Oデバイスからマスターデバイスを動的に縮退する方法であって、
前記トランザクションルーティングコントローラが、トランザクションを受信するステップと、
前記トランザクションルーティングコントローラが、トランザクションをルーティングするステップと、
前記ルーティングテーブルを参照するステップと、
ルーティングの宛先がI/Oデバイスであって、当該I/Oデバイスに係る前記有効情報が有効を示していた場合には、前記トランザクションルーティングコントローラが、前記マスターデバイス識別情報と、前記スレーブデバイス識別情報とに基づいて、前記マスターデバイスと前記スレーブデバイスとの双方に、前記トランザクションを送出するステップと、
前記トランザクションルーティングコントローラが、前記スレーブデバイスから、リプライ・トランザクションを受信したときに、当該リプライ・トランザクションのルーティングを行うことなく、破棄するステップと、
二重化されたI/Oデバイスからマスターデバイスを縮退するときには、
前記サービスプロセッサが、前記送出するステップによる送出を抑止するステップと、
一定時間待ち合わせを行うステップと、
前記サービスプロセッサが、前記マスターデバイスを縮退するステップと、
前記サービスプロセッサが、当該ルーティングテーブルを更新するステップと、
前記サービスプロセッサが、前記抑止するステップによる抑止を解除するステップと
を有する動的縮退方法。 - 請求項6記載の動的縮退装置を使用して、二重化されたI/Oデバイスからマスターデバイスを動的に縮退する方法であって、
前記サービスプロセッサが、前記トランザクションルーティングコントローラによるトランザクションの送出を抑止するステップと、
一定時間待ち合わせを行うステップと、
前記サービスプロセッサが、前記マスターデバイスを縮退するステップと、
前記サービスプロセッサが、前記ルーティングテーブルを更新するステップと、
前記サービスプロセッサが、前記抑止するステップによる抑止を解除するステップと
を有する動的縮退方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007058457A JP4984051B2 (ja) | 2007-03-08 | 2007-03-08 | 動的縮退装置、方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007058457A JP4984051B2 (ja) | 2007-03-08 | 2007-03-08 | 動的縮退装置、方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008225534A true JP2008225534A (ja) | 2008-09-25 |
JP4984051B2 JP4984051B2 (ja) | 2012-07-25 |
Family
ID=39844132
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007058457A Expired - Fee Related JP4984051B2 (ja) | 2007-03-08 | 2007-03-08 | 動的縮退装置、方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4984051B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009193469A (ja) * | 2008-02-15 | 2009-08-27 | Nec Corp | 動的切り替え装置、動的切り替え方法、及び動的切り替えプログラム |
JP2012168650A (ja) * | 2011-02-10 | 2012-09-06 | Nec Computertechno Ltd | 情報処理装置及び情報処理装置の動作方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04186422A (ja) * | 1990-11-21 | 1992-07-03 | Nec Corp | 二重化ボリュームシステム |
JPH0744435A (ja) * | 1993-08-04 | 1995-02-14 | Nec Corp | ファイル装置二重化時のi/o負荷分散制御方式 |
JPH09305327A (ja) * | 1996-05-20 | 1997-11-28 | Pfu Ltd | ディスク装置 |
JP2001344191A (ja) * | 2000-06-02 | 2001-12-14 | Nec Soft Ltd | 二重化入出力制御方式および二重化入出力制御方法 |
JP2004094433A (ja) * | 2002-08-30 | 2004-03-25 | Nec Corp | フォールトトレラントコンピュータ及びそのディスク管理機構及びディスク管理プログラム |
JP2004120411A (ja) * | 2002-09-26 | 2004-04-15 | Fujitsu Ltd | 中継システム |
JP2006154880A (ja) * | 2004-11-04 | 2006-06-15 | Hitachi Ltd | 情報処理システム及びアクセス方法 |
-
2007
- 2007-03-08 JP JP2007058457A patent/JP4984051B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04186422A (ja) * | 1990-11-21 | 1992-07-03 | Nec Corp | 二重化ボリュームシステム |
JPH0744435A (ja) * | 1993-08-04 | 1995-02-14 | Nec Corp | ファイル装置二重化時のi/o負荷分散制御方式 |
JPH09305327A (ja) * | 1996-05-20 | 1997-11-28 | Pfu Ltd | ディスク装置 |
JP2001344191A (ja) * | 2000-06-02 | 2001-12-14 | Nec Soft Ltd | 二重化入出力制御方式および二重化入出力制御方法 |
JP2004094433A (ja) * | 2002-08-30 | 2004-03-25 | Nec Corp | フォールトトレラントコンピュータ及びそのディスク管理機構及びディスク管理プログラム |
JP2004120411A (ja) * | 2002-09-26 | 2004-04-15 | Fujitsu Ltd | 中継システム |
JP2006154880A (ja) * | 2004-11-04 | 2006-06-15 | Hitachi Ltd | 情報処理システム及びアクセス方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009193469A (ja) * | 2008-02-15 | 2009-08-27 | Nec Corp | 動的切り替え装置、動的切り替え方法、及び動的切り替えプログラム |
JP2012168650A (ja) * | 2011-02-10 | 2012-09-06 | Nec Computertechno Ltd | 情報処理装置及び情報処理装置の動作方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4984051B2 (ja) | 2012-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106776159B (zh) | 具有故障转移的快速外围元件互连网络系统与操作方法 | |
US6449699B2 (en) | Apparatus and method for partitioned memory protection in cache coherent symmetric multiprocessor systems | |
US7469321B2 (en) | Software process migration between coherency regions without cache purges | |
US6826123B1 (en) | Global recovery for time of day synchronization | |
US7668923B2 (en) | Master-slave adapter | |
US6647453B1 (en) | System and method for providing forward progress and avoiding starvation and livelock in a multiprocessor computer system | |
US20050081080A1 (en) | Error recovery for data processing systems transferring message packets through communications adapters | |
EP2634696B1 (en) | Information processing apparatus, control method, and control program | |
US20050091383A1 (en) | Efficient zero copy transfer of messages between nodes in a data processing system | |
US7441150B2 (en) | Fault tolerant computer system and interrupt control method for the same | |
JP6098778B2 (ja) | 冗長化システム、冗長化方法、冗長化システムの可用性向上方法、及びプログラム | |
US20050080869A1 (en) | Transferring message packets from a first node to a plurality of nodes in broadcast fashion via direct memory to memory transfer | |
US20050080920A1 (en) | Interpartition control facility for processing commands that effectuate direct memory to memory information transfer | |
JP2004054949A (ja) | 単一入出力ハブ下の複数ハードウェアパーティション | |
CN104798059A (zh) | 在检查点外部处理写入数据的多个计算机系统 | |
US7159079B2 (en) | Multiprocessor system | |
US20070156980A1 (en) | Method and apparatus for memory write performance optimization in architectures with out-of-order read/request-for-ownership response | |
US20050080945A1 (en) | Transferring message packets from data continued in disparate areas of source memory via preloading | |
JP4984077B2 (ja) | 動的切り替え装置、動的切り替え方法、及び動的切り替えプログラム | |
US20050078708A1 (en) | Formatting packet headers in a communications adapter | |
US6532519B2 (en) | Apparatus for associating cache memories with processors within a multiprocessor data processing system | |
JP4984051B2 (ja) | 動的縮退装置、方法 | |
Tu et al. | Seamless fail-over for PCIe switched networks | |
US10545885B2 (en) | Information processing device, information processing method, and computer program product | |
US7916146B1 (en) | Halt context switching method and system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120116 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120118 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120312 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120328 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120410 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4984051 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |