JP2008224936A - Display device - Google Patents
Display device Download PDFInfo
- Publication number
- JP2008224936A JP2008224936A JP2007061516A JP2007061516A JP2008224936A JP 2008224936 A JP2008224936 A JP 2008224936A JP 2007061516 A JP2007061516 A JP 2007061516A JP 2007061516 A JP2007061516 A JP 2007061516A JP 2008224936 A JP2008224936 A JP 2008224936A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- display device
- circuit unit
- control signal
- drive circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
Description
本発明は、動画静止画等を含む通常の映像を表示するための表示装置に関し、特に表示装置内部での信号伝送レートが大きく大画面高精細となるプラズマディスプレイ、LCD、SED及び有機ELディスプレイなどに使用されて効果の大である表示装置を提供するものであり、更に信号線数を削減したり信号レベルを低減したり平衡伝送を用いることなどによって発生する電磁妨害を抑制しコスト低減を可能とする表示装置に関するものである。 The present invention relates to a display device for displaying normal images including moving image still images and the like, and in particular, plasma displays, LCDs, SEDs, organic EL displays, etc., which have a large signal transmission rate within the display device and a large screen and high definition. This is a display device that has a great effect when it is used in an electric field. Further, it is possible to reduce the cost by reducing the number of signal lines, reducing the signal level, and using balanced transmission. It is related with the display apparatus.
プラズマディスプレイの表示パネルは2枚のガラス基板から構成され、1枚のガラス基板上には行方向に延びる行電極、もう一方のガラス基板上には列方向に延びる列電極が設けられ、両電極が対向している。また、行電極のあるガラス基板上においては行電極上に誘電体層が形成され、列電極があるガラス基板上では隔壁を隔てて列電極上にそれぞれ赤(R)と緑(G)と青(B)の蛍光体層が塗布されている。これらの2枚のガラス基板は隔壁の高さによる微小で一定の間隔を隔てて相互に対向した形で封止されている。両ガラス基板間は隔壁と行電極によって区画されてマトリクス状に配列された複数の発光セルが形成されている。全セルにはプラズマ放電に適したガスが封入され、マトリクス構造の表示パネルが形成されている。そして表示パネルの行電極及び列電極にそれぞれ独立したパルス電圧を印加して駆動することによって、駆動された行電極と列電極との交点部分に位置するセルにおいて封入されたガスにプラズマ放電を発生させ、このプラズマ放電により列電極上に設けられた蛍光体を励起して各色の発光を得る。各色のセルが列電極に沿って1列に配列され、各列電極をそれぞれ独立に駆動することによってカラー表示を行っている。 The display panel of the plasma display is composed of two glass substrates. A row electrode extending in the row direction is provided on one glass substrate, and a column electrode extending in the column direction is provided on the other glass substrate. Are facing each other. A dielectric layer is formed on the row electrode on the glass substrate with the row electrode, and red (R), green (G), and blue on the column electrode with a partition wall on the glass substrate with the column electrode, respectively. The phosphor layer (B) is applied. These two glass substrates are sealed so as to face each other with a minute and constant interval depending on the height of the partition wall. A plurality of light-emitting cells arranged in a matrix are formed between the glass substrates by partition walls and row electrodes. All cells are filled with a gas suitable for plasma discharge to form a display panel having a matrix structure. Then, by applying independent pulse voltages to the row and column electrodes of the display panel and driving them, plasma discharge is generated in the gas enclosed in the cell located at the intersection of the driven row and column electrodes Then, the phosphors provided on the column electrodes are excited by this plasma discharge to obtain light of each color. The cells of each color are arranged in one column along the column electrode, and color display is performed by driving each column electrode independently.
従来の表示装置であるカラープラズマディスプレイを使用した表示装置の構成例を図18のブロック図に示す。表示パネル4の行電極には、各行毎に設けられたY電極41と各行に共通に設けられたX電極42とが交互に近接して平行配置されている。X電極42とY電極41との間には交互に電圧パルスを印加して、各セル43の中で半周期毎に極性の反転する放電を発生させるAC(交流)駆動方式が一般に用いられている。このようなAC駆動方式のカラープラズマディスプレイにおいては、各セルの電極間で一旦放電が生じると、放電空間において生成された電子及びイオンが誘電体層上に蓄積して壁電荷が形成される。そして壁電荷が形成されたセルにおいては、行電極に低い電圧を印加するだけで壁電荷の電界の作用によって放電が可能となり、この低い電圧を半周期毎に反転させて印加することによって前記放電を維持できるようになる。この機能はメモリ機能と呼ばれ、この機能に基づいて低い印加電圧により維持される放電は維持(サステイン)放電と呼ばれている。
A configuration example of a display device using a color plasma display which is a conventional display device is shown in a block diagram of FIG. On the row electrodes of the
AC駆動方式のカラープラズマディスプレイにおいて画像の階調表示を行うためには、1画面の静止画が表示される1フィールド期間を複数のサブフィールドに分割して、サブフィールド毎に維持放電を発生させる時間(回数)を異ならせる方法がある。これにより、維持放電回数が多いセルほど明るく発光するので、維持放電回数を制御することにより画像の階調表示が可能となる。具体的には、各サブフィールドに、例えば、2の階乗倍の割合で増加する維持放電期間を割り当て、1フィールド毎にリセットしながら1フィールド内において適当なサブフィールドを選択して発光させることによって、任意の明るさの発光を実現する。各サブフィールドにおいてセル43を発光させるか消灯させるかの制御(アドレス制御)は、走査選択(スキャン)したY電極41と列電極40との間に電圧パルスを印加することによってなされている。また、1秒間に60枚程度の異なる静止画映像を表示することによって、つまり1秒間に60フィールド程度を設けることによって、動画表示を含む通常の映像表示を可能としている。
In order to perform gradation display of an image in an AC drive type color plasma display, one field period in which a still image of one screen is displayed is divided into a plurality of subfields, and a sustain discharge is generated for each subfield. There is a method to vary the time (number of times). As a result, a cell having a larger number of sustain discharges emits light brighter, and therefore, gradation display of an image can be performed by controlling the number of sustain discharges. Specifically, for example, a sustain discharge period that increases at a factor of 2 is assigned to each subfield, and an appropriate subfield is selected within one field to emit light while resetting each field. Thus, light emission of any brightness is realized. Control (address control) of making the cell 43 emit light or extinguish in each subfield is performed by applying a voltage pulse between the scan-selected Y electrode 41 and the
図18に示されるようにカラープラズマディスプレイにおいては、上記の列電極であるアドレス電極を駆動するアドレス電極駆動回路2とY電極であるスキャン電極を駆動するスキャン電極駆動回路5、およびX電極であるサステイン電極を駆動するサステイン電極駆動回路6を用いて表示パネル4を駆動している。各電極駆動回路は、各セル43の発光情報を含む画像データ10が入力される制御信号発生回路1から生成される制御信号に基
づいて駆動電圧を出力している。
プラズマディスプレイ、LCD、SED、有機ELディスプレイなどのフラットディスプレイでは表示画面の大画面高精細化のニーズが大きく、これに対応すべくディスプレイ内の信号転送レートが増大している。特に、図18に示したカラープラズマディスプレイにおいては、駆動電極数の多いアドレス電極駆動回路2への信号線3の数が増加すると共に信号線長も伸び、さらには信号周波数も増加し、信号線から放射される電磁妨害の振幅も周波数も増大している。また大画面化に伴って最長信号線長が増加した状況で信号転送レートも上がると、各信号間の転送タイミングのズレが許容できなくなり、駆動回路部では信号伝送に不具合を生じやすい。例えば、高精細なHDTVを表示する場合には、信号転送レートを100Mpbsにしても信号線3に含まれる信号線数は100本を越えてしまい、大きなコストアップの要因となっていた。その際に、信号線3と制御信号発生回路1およびアドレス電極駆動回路2の信号経路やこれらに接続された電源線や各部のグランド面からは、数10MHz以上の周波数成分を含む電磁妨害が放射される。このように高周波の電磁妨害はシールド対策によって抑制することも難しく、信号線へのフィルタリングも誤動作を生じる危険があり十分には施せないため、低減が困難であった。
In flat displays such as plasma displays, LCDs, SEDs, and organic EL displays, there is a great need for high-definition display screens, and the signal transfer rate in the displays is increasing to meet this demand. In particular, in the color plasma display shown in FIG. 18, the number of
これらの課題の解決のためには、信号線を広い多層回路基板に設けたり、制御信号発生回路1から信号線3を含めアドレス電極駆動回路2までの全てを電磁シールドするなどの手法が採られているが、いずれも大きなコスト増加を招くため困難を来たしていた。実際には、装置の設計時から信号経路を極力縮小しグランドや電源線にもノイズ電流となる信号電流を流さないように工夫した上で、信号系全体をシールドするなどして電磁妨害を規格レベルまで低減しているが、さらなる大幅なコストアップが避けられなかった。
In order to solve these problems, techniques such as providing signal lines on a wide multilayer circuit board or electromagnetically shielding everything from the control
本発明の目的は、前述した従来技術の課題に鑑み、表示装置内部での信号線数を削減すると共に信号経路から発生する電磁妨害を抑制できる表示装置を提供することである。
更に、信号発生回路において画像データ信号を従来の2値信号から多値信号に変換することにより、同じ信号線を介して電極駆動回路に伝送する信号データの数を増やすことができる表示装置を提供することを目的とする。
更に、信号発生回路において画像データ信号を従来の2値信号から差動多値信号に変換することにより、電極駆動回路に伝送する信号データの伝送速度とデータ数を増やすと共に信号線に送る信号レベルを大幅に低減することができる表示装置を提供することを目的とする。
更に、信号発生回路において画像データ信号を従来の2値信号から差動信号および同相信号に変換することにより、電極駆動回路に伝送する信号データの伝送速度とデータ数を増やすと共に信号線に送る信号レベルを大幅に低減することができる表示装置を提供することを目的とする。
更に、信号発生回路において画像データ信号を従来の2値信号から時分割多重した信号に変換することにより、電極駆動回路に伝送する信号データの伝送速度とデータ数を増やすことができる表示装置を提供することを目的とする。
An object of the present invention is to provide a display device capable of reducing the number of signal lines inside the display device and suppressing electromagnetic interference generated from the signal path in view of the above-described problems of the prior art.
Further, a display device capable of increasing the number of signal data transmitted to the electrode driving circuit through the same signal line by converting the image data signal from the conventional binary signal to the multi-value signal in the signal generation circuit is provided. The purpose is to do.
Further, by converting the image data signal from the conventional binary signal to the differential multi-value signal in the signal generation circuit, the transmission level and the number of data of the signal data transmitted to the electrode driving circuit are increased and the signal level sent to the signal line An object of the present invention is to provide a display device capable of significantly reducing the above.
Further, by converting the image data signal from the conventional binary signal to the differential signal and the in-phase signal in the signal generation circuit, the transmission speed and the number of data of the signal data transmitted to the electrode driving circuit are increased and sent to the signal line. An object of the present invention is to provide a display device capable of greatly reducing a signal level.
Further, a display device capable of increasing the transmission speed and the number of data of the signal data transmitted to the electrode driving circuit by converting the image data signal from the conventional binary signal to the time-division multiplexed signal in the signal generation circuit is provided. The purpose is to do.
前述した課題および目的を解決するために、本発明の請求項1の表示装置では、画像を表示する表示部と、この表示部を駆動する駆動回路部と、この駆動回路部の制御信号を画像データから発生する制御信号発生回路部と、前記駆動回路部と前記制御信号発生回路部とを相互に接続する複数の配線とを有し、前記制御信号発生回路部は、3種以上の信号レベルを有する多値信号を前記の制御信号として発生し、前記の複数の配線を介して前記の駆動回路部に伝送するようにしたことを特徴とする。
In order to solve the problems and objects described above, in the display device according to
また、本発明の請求項2乃至4の表示装置では、請求項1に記載されている表示装置において、発生した制御信号のうち、クロック信号はデータ信号と分けて多重化することによって前記の多値信号を得るようにしたこと、前記駆動回路部には集積化可能素子からなる配線終端抵抗が備えられていること、前記駆動回路部の入力部を電流入力回路とすることにより配線終端抵抗を排除したことを特徴とする。 According to a second to fourth aspect of the present invention, in the display device according to the first aspect, among the generated control signals, the clock signal is multiplexed with the data signal by multiplexing the control signal. The value signal is obtained, the drive circuit unit is provided with a wiring termination resistor composed of an element that can be integrated, and the input terminal of the drive circuit unit is a current input circuit. It is characterized by having been excluded.
更に、本発明の請求項5の表示装置では、画像を表示する表示部と、この表示部を駆動する駆動回路部と、この駆動回路部の制御信号を画像データから発生する制御信号発生回路部と、前記駆動回路部と前記制御信号発生回路部とを相互に接続する複数の配線とを有し、前記制御信号発生回路部は、3種以上の信号レベルを有する差動の多値信号を前記の制御信号として発生し、前記の複数の配線を介して前記の駆動回路部に伝送するようにしたことを特徴とする。
Furthermore, in the display device according to
更に、本発明の請求項6乃至10の表示装置では、請求項5に記載されている表示装置において、前記の駆動回路部はパルス電圧を用いて表示部を駆動させること、発生した制御信号のうち、クロック信号はデータ信号と分けて多重化することによって前記の多値信号を得ること、前記の制御信号発生回路部は複数の大きさの異なる電流源を備えると共に、画像データに基づいてそれらの電流の向きを制御し合成することによって前記制御信号を発生させること、前記の駆動回路部は信号レベル数よりも1少ない数以下の比較回路を備えると共に、この各比較回路の入力端子を前記の配線に接続すること、前記の制御信号発生回路部は画像データに基づいて始めに2値の制御信号を複数発生し、それらの2値の制御信号を多重化することによって前記多値信号を発生させて前記の配線を介して前記の駆動回路部に伝送すると共に、前記の駆動回路部は入力された前記多値信号から前記の2値の制御信号を分離再生することによって表示部の駆動信号を得ることを特徴とする。
Furthermore, in the display device according to
更に、本発明の請求項11乃至14の表示装置では、請求項10に記載されている表示装置において、2値の制御信号をn種類について多重化することによって2nレベルの多値信号を前記の制御信号発生回路部が発生すること、前記制御信号発生回路部において信号を多重化する際に、前記駆動回路部の分離再生において第1の信号にハザードを生じない信号経路を用いて第2の信号を多重化すること、前記の第1の信号はデータ信号であり、前記の第2の信号はクロック信号であること、前記制御信号発生回路部において信号を多重化する際に、前記の駆動回路部の分離再生において信号にハザードを生じる可能性のある信号どうしは分けて多重化することを特徴とする。 Furthermore, in the display device according to the eleventh to fourteenth aspects of the present invention, in the display device according to the tenth aspect, a binary control signal is multiplexed for n types to obtain a 2 n level multilevel signal. When the control signal generating circuit unit generates a signal, and the control signal generating circuit unit multiplexes the signals, a second signal path that does not cause a hazard in the separation and reproduction of the driving circuit unit is used. , The first signal is a data signal, the second signal is a clock signal, and when the signal is multiplexed in the control signal generation circuit unit, Signals that may cause hazards in the separation / reproduction of the drive circuit section are multiplexed separately.
更に、本発明の請求項15乃至21の表示装置では、請求項5に記載されている表示装置において、複数の配線を経由する信号に同相信号を用いていること、複数の配線を経由する信号に同相の多値信号を用いていること、前記制御信号発生回路部から時分割多重した制御信号を発生させること、前記制御信号発生回路部から時分割多重した制御信号とは異なる信号経路で多重した信号を分離再生するための信号を伝送すること、前記制御信号発生回路部から時分割多重した制御信号に同期信号を挿入し伝送すること、前記駆動回路部に前記の同期信号に同期した信号を発生するPLL回路を備えたこと、前記駆動回路部に前記の同期信号に同期した信号を発生する同期再生回路を備えたことを特徴とする。 Furthermore, in the display device according to the fifteenth to twenty-first aspects of the present invention, in the display device according to the fifth aspect, an in-phase signal is used for a signal passing through a plurality of wirings, and a signal passing through the plurality of wirings. It uses a multi-level signal having the same phase as the signal, generates a control signal time-division multiplexed from the control signal generation circuit unit, and uses a signal path different from the control signal time-division multiplexed from the control signal generation circuit unit. Transmitting a signal for separating and reproducing the multiplexed signal, inserting and transmitting a synchronization signal to the control signal time-division multiplexed from the control signal generation circuit unit, and synchronizing the synchronization signal to the drive circuit unit A PLL circuit for generating a signal is provided, and a synchronous reproduction circuit for generating a signal synchronized with the synchronization signal is provided in the drive circuit unit.
更に、本発明の請求項22乃至23の表示装置では、請求項5に記載されている表示装置において、前記駆動回路部には集積化可能素子からなる配線終端抵抗が備えられていること、前記駆動回路部の入力部を電流入力回路とすることにより配線終端抵抗を排除したことを特徴とする。
Furthermore, in the display device according to
本発明に係る表示装置によれば,表示装置内部での信号線数を削減すると共に信号経路から発生する電磁妨害を抑制し表示装置のコストを削減することができる。例えば、精細度がHDTV相当の1920×1080のプラズマディスプレイの場合に100本以上必要としていた信号線数を半減することもできる。また、現状の100Mbps程度の信号転送レートにおいては達成の困難であった電磁妨害規格FCCのクラスB規格も、本発明の適用によりコスト増加を抑えて容易に満足することができる。 According to the display device of the present invention, it is possible to reduce the number of signal lines inside the display device, suppress electromagnetic interference generated from the signal path, and reduce the cost of the display device. For example, in the case of a 1920 × 1080 plasma display equivalent to HDTV, it is possible to halve the number of signal lines required by 100 or more. Further, the class B standard of the electromagnetic interference standard FCC, which has been difficult to achieve at the current signal transfer rate of about 100 Mbps, can be easily satisfied by suppressing an increase in cost by applying the present invention.
更に、本発明に係る表示装置によれば、制御信号発生回路において画像データ信号を従来の2値信号から多値信号に変換するので、同じ信号線を介して電極駆動回路に伝送する信号データの数を増やすことができ、制御信号発生回路と電極駆動回路の間を接続する信号線の数を削減したり、両回路間の信号転送レートを増やすことができる。即ち表示装置内部での信号線数を削減すると共に信号経路から発生する電磁妨害を抑制することできる。 Furthermore, according to the display device of the present invention, since the image data signal is converted from the conventional binary signal to the multi-value signal in the control signal generation circuit, the signal data transmitted to the electrode drive circuit via the same signal line is converted. The number can be increased, the number of signal lines connecting between the control signal generation circuit and the electrode drive circuit can be reduced, and the signal transfer rate between the two circuits can be increased. That is, the number of signal lines in the display device can be reduced and electromagnetic interference generated from the signal path can be suppressed.
更に、画像データ信号を従来の2値信号に変え差動多値信号に変換する本発明に係る表示装置によれば、電極駆動回路に伝送する信号データの伝送速度とデータ数を増やすと共に信号線に送る信号レベルを大幅に低減することができ、前述の効果に加えて信号経路から生じる電磁妨害を低減したり、制御信号発生回路と電極駆動回路間の信号転送レートを増やすことができる。 Furthermore, according to the display device according to the present invention that converts the image data signal into a conventional binary signal and converts it into a differential multilevel signal, the signal data transmission speed and the number of data transmitted to the electrode driving circuit are increased and the signal line is increased. In addition to the above-mentioned effects, the electromagnetic interference generated from the signal path can be reduced, and the signal transfer rate between the control signal generation circuit and the electrode drive circuit can be increased.
更に、画像データ信号として時分割多重した信号を使用する本発明に係る表示装置によれば、さらに多重度を高めることができる。また終端抵抗を排除可能とした信号変換回路や終端抵抗を集積化して信号変換用回路に取り組むことにより、更なるコスト低減や高速伝送を可能とすることが出来るものである。 Furthermore, according to the display device according to the present invention using the time-division multiplexed signal as the image data signal, the multiplicity can be further increased. Further, by integrating the signal conversion circuit capable of eliminating the termination resistor and the signal conversion circuit by integrating the termination resistors, further cost reduction and high-speed transmission can be realized.
以下に本発明に係る表示装置を実施するための最良の形態につき、各実施例の図面を参照して具体的に説明する。なお、図面中同一構成部材については同一符号を付しその詳しい説明を省略し、同一又は類似する作用を行うが構成が同一ではない部材については同一番号を付し異なる英字を付加している。
図1は、本発明に係る表示装置をカラープラズマディスプレイに実施したときの第1実施例の概略ブロック図であり、図2はこの第1実施例で使用されている多値信号の波形図である。図1に示す第1実施例において、入力された画像データ10から制御信号発生回路1A内で制御信号が形成され、信号線30を介してアドレス電極駆動回路2Aに図2に明示される多値信号の制御信号が伝送される。図18に示される如く従来の制御信号発生回路1においては、前述した如く画像データ10からローレベルとハイレベルの2値信号によって制御信号が生成されており、信号線3の信号線数が多数になるとともに強力な電磁妨害を生じていた。図1に示される本実施例では制御信号発生回路1Aの出力を、図2に示される如く多値信号33にすることにより、信号線30の信号線数を大きく削減することができ、発生する電磁妨害を大幅に低減できる。
Hereinafter, the best mode for carrying out a display device according to the present invention will be specifically described with reference to the drawings of each embodiment. In the drawings, the same constituent members are denoted by the same reference numerals, detailed description thereof is omitted, and members having the same or similar functions but not having the same structure are denoted by the same reference numerals and different letters are added.
FIG. 1 is a schematic block diagram of a first embodiment when the display device according to the present invention is implemented in a color plasma display, and FIG. 2 is a waveform diagram of a multilevel signal used in the first embodiment. is there. In the first embodiment shown in FIG. 1, a control signal is formed in the control
信号線30を介して実際に伝送される多値信号33の信号波形の例を図2に示す。図2に示される多値信号33の信号波形は、図示される如く信号レベルがレベル1からレベル4の4値信号が示されており、この信号波形を持つ多値信号33を用いることによって、従来の2値信号2本分の信号を同じ転送レートにおいて1本の信号線を介して伝送できる。この多値信号33は電圧信号でも電流信号でも構わない。また、図2に示したような多値信号を発生させる際には、制御信号発生回路1Aの中に各信号レベルに相当する電圧源や電流源を備えておき、それらを電子スイッチ回路を介して信号線30に接続すればよく、当業者ならば容易に設計が可能である。また、アドレス電極駆動回路2Aにおいて、多値信号33を従来の信号に変化する信号変換回路20を介して表示パネル4の電極を駆動する駆動電圧発生回路21に入力する。後述する如く、信号変換回路20の内部には多値信号33の信号レベルを検出するための複数のしきい値をもつ比較回路を設けて、これらの比較回路の出力を論理回路にて論理演算することで従来と同様の駆動信号が得られる。
以上の実施例においてはプラズマディスプレイの例を示したが、制御信号を従来の2値信号で伝送する信号経路であれば、LCD、SED、有機ELディスプレイ、CRTなどの表示パネルを含む一般の表示装置の任意の信号経路に本発明が適用できることは言うまでもない。また、多値信号のレベルは4レベルに限らず3値以上の複数レベルであれば適用可能である。
An example of the signal waveform of the multilevel signal 33 actually transmitted through the
In the above embodiment, an example of a plasma display is shown. However, a general display including a display panel such as an LCD, an SED, an organic EL display, or a CRT is used as long as it is a signal path for transmitting a control signal by a conventional binary signal. Needless to say, the present invention can be applied to any signal path of the apparatus. Further, the level of the multilevel signal is not limited to four levels, and any level can be applied as long as it is a plurality of levels of three or more values.
次に本発明に係る表示装置の第2の実施例である、カラープラズマディスプレイに適用した表示装置の概略ブロック図を図3に示す。図4はこの第2実施例で使用されている多値信号の波形図である。図3において、制御信号発生回路1Bから発生した差動信号を信号線34と35からなる信号線30Bを介してアドレス電極駆動回路2Bに伝送している。一般に信号線30Bの周囲から混入するノイズは信号線34と35に同様に作用して同相ノイズとなるため、信号成分を差動伝送することで信号変換回路20Bにおいて容易に排除できる。そのため、差動信号を用いることで信号レベルを大幅に低減することができる。信号レベルの低減により、信号経路から放射される電磁妨害を大幅に抑えることができると共に、信号レベル間の切り替え時間も短縮できて信号転送レートも大幅に高速化できる。また、信号線34と35から生じる電磁誘導も静電誘導も相互に相殺されるので、結果として信号線30Bから生じる電磁妨害は抑制されて激減する。信号を差動方式で伝送することによって信号線30Bを介して伝送される信号数も削減できる。差動伝送方式でない一般の不平衡伝送の場合においても、信号線には基準電位線(グランド線)や戻り電流ラインが必要なので、差動伝送方式における信号線数は最大時においても2倍まで増えることはない。
信号線30Bを介して実際に伝送される差動信号である多値信号36と37の信号波形の例を図4に示す。図4に示す多値信号36と37の信号波形は、それぞれ信号線34か35を伝送される信号を示している。図では差動信号の信号レベルがレベル1からレベル4の4値信号の場合が示されており、多値信号の信号波形36と37の信号レベルを大幅に低減することができる。信号波形36と37は電圧信号でも電流信号でも構わないことは言うまでもない。
Next, a schematic block diagram of a display device applied to a color plasma display, which is a second embodiment of the display device according to the present invention, is shown in FIG. FIG. 4 is a waveform diagram of the multilevel signal used in the second embodiment. In FIG. 3, the differential signal generated from the control signal generation circuit 1B is transmitted to the address electrode drive circuit 2B via the
FIG. 4 shows an example of signal waveforms of the
次に本発明に係る表示装置の第3の実施例である、カラープラズマディスプレイに適用した表示装置の概略ブロック図を図5に示す。図5において、制御信号発生回路1Cの中に多重化回路11を設けて、この多重化回路11から多値信号を発生させて信号線30Cに出力している。多重化回路11とは画像データ10から得られた2値信号を多重化して多値信号を得る回路であり、その詳細を図6の回路図で一つの実施例を示す。図6に示す多重化回路11においては、双方向電流出力回路である111と112に設けられた異なる電流値I1とI2をもつ定電流源1111と1121の電流を、画像データ10から得られた2値信号によって制御した電子スイッチ回路1112から1115と1122と1125を介して信号線34Cと35Cに流すことによって、アドレス電極駆動回路に多値信号を伝送している。その際、電子スイッチ回路1112と1113どうしは同時に開閉し、電子スイッチ回路1114と1115どうしも同時に開閉すると共に、それぞれの電子スイッチ回路の組み合わせにおいては交互に開閉するように制御される。同様に電子スイッチ回路1122と1123どうしは同時に開閉し、電子スイッチ回路1124と1125どうしも同時に開閉すると共に、それぞれの電子スイッチ回路の組み合わせにおいては交互に開閉するように制御される。これらの制御によって信号線34Cと35Cを介してアドレス電極駆動回路2Cには、図4に示したような4レベルの差動多値信号36と37が伝送される。アドレス電極駆動回路2Cの入力に設けられた終端抵抗22は、信号線34Cと35Cにおける信号反射を抑えて信号線長が長い場合にも信号波形に歪を生じさせないようにするために付加されている。そのため、終端抵抗22の抵抗値は信号線30の特性インピーダンスRcに近い値にすることが望ましい。また、アドレス電極駆動回路2Cの入力に直列に挿入することもできる。さらに、図6においては双方向電流出力回路に電源端子114を介して電源113が接続されているが、それぞれの双方向電流出力回路111と112をそれぞれ異なる電流値をもつ電流源を介してから電源端子114に接続してもよい。同様に、双方向電流出力回路に低電圧側端子115を介してグランドが接続されているが、定電流源1111や1121の端子間を短絡して排除してもよい。さらに低電圧側端子115には、一定電位の基準点であればグランド以外の低電位点を接続することができる。
Next, a schematic block diagram of a display device applied to a color plasma display, which is a third embodiment of the display device according to the present invention, is shown in FIG. In FIG. 5, a multiplexing circuit 11 is provided in the control signal generating circuit 1C, and a multilevel signal is generated from the multiplexing circuit 11 and output to the signal line 30C. The multiplexing circuit 11 is a circuit that multiplexes binary signals obtained from the
図6に示されている多重化回路11の変形として、図7に示されているMOSFETを使用した多重化回路11Dにつき説明する。図7には、図6に示した回路図の電子スイッチ回路部分をMOSFET回路に換えた具体的な回路を示している。画像データ10から得られた2値信号vi1が信号源1137からバッファ1136に入力されると、電子スイッチであるnチャネルMOSFET1132と1133どうしは同時に開閉し、それらと交互にpチャネルMOSFET1134と1135どうしも同時に開閉する。同様にして、nチャネルMOSFET1142と1143どうしとpチャネルMOSFET1144と1145どうしも2値信号vi2に制御されて同時に開閉する。図示したように簡単な回路構成によって多重化回路は実現できる。
As a modification of the multiplexing circuit 11 shown in FIG. 6, a multiplexing circuit 11D using the MOSFET shown in FIG. 7 will be described. FIG. 7 shows a specific circuit in which the electronic switch circuit portion of the circuit diagram shown in FIG. 6 is replaced with a MOSFET circuit. When the binary signal vi1 obtained from the
次に、図3及び図5に図示されている本発明の第2及び第3実施例中の信号変換回路20Bと20Cにつき具体例を説明する。図8は、図3及び図5中の信号変換回路20Bと20Cに適用できる信号変換回路20Dの回路図を示す。図8に示す信号変換回路20Dの内部には信号線34Dと35Dを介して入力された4値の多値信号の信号レベルを検出するために、3レベルのしきい値をもつ比較回路201から203が設けられている。比較回路202はMOSFET2022と2023から成る差動対に信号が入力されているので、信号線34Dの電位が信号線35Dの電位よりも高い時に出力線206の電圧がハイレベルとなり、低い時にローレベルになる。比較回路201においては、差動対の一方であるMOSFET2012がMOSFET2014のダイオード接続を介して、もう一方のMOSFET2013に接続されているので、信号線34Dの電位が信号線35Dの電位よりもMOSFET2014のゲート・ソース間電圧分以上に高い時に出力線205の電圧がハイレベルとなり、それよりも低い時にローレベルになる。同様にして比較回路203においては、信号線34Dの電位が信号線35Dの電位よりもMOSFET2034のゲート・ソース間電圧分以上に低い時に出力線207の電圧がローレベルとなり、それよりも高い時にハイレベルになる。ダイオード接続されたMOSFETのゲート・ソース間電圧は、素子のしきい値電圧を調整したり共通ソース電流値Isを加減することによって調節できる。各比較回路の出力回路となっているMOSFET2015と2016、2025と2026、2035と2036からなるカレントミラー回路によって、出力線205から207にはハイ・ローの大きな電圧信号やシンク・ソース方向の電流値Isの電流信号が得られる。これらの出力を分離再生回路204に入力して論理演算することによって、多重化された多値信号の形で伝送されてきた制御信号を分離して再生することができる。また、使用しない信号レベルがある場合などには、必要なしきい値の数に応じて比較回路を削減できることは言うまでもない。
Next, specific examples of the signal conversion circuits 20B and 20C in the second and third embodiments of the present invention shown in FIGS. 3 and 5 will be described. FIG. 8 shows a circuit diagram of a signal conversion circuit 20D applicable to the signal conversion circuits 20B and 20C in FIGS. The signal conversion circuit 20D shown in FIG. 8 includes a
次に、分離再生回路204の具体的回路例について説明する。表1に図7の多重化回路11Dに入力された制御信号Vi1との信号レベルから信号線34Dと35Dの信号レベルV34とV35、図8中の比較回路201から203の出力線205から207の信号VcからVa、図8中の分離再生回路204の出力信号Vo1とVo2の関係を示す。表1において多値信号の信号レベルをΔV刻みとした。表1より、出力信号Vo1とVo2は各比較回路の出力を用いた論理式である式1と式2によって表すことができる。これらの論理式を論理回路で構成することによって、図9に示す分離再生回路204が得られる。図9に示される分離再生回路204において、出力信号線208からは信号Vo2が、信号線209からは信号Vo1が得られる。図9に示される分離再生回路204はNAND回路とNOR回路、NOT回路といった素子数の少ない高速回路によって構成できる。また、式1と式2を比較しても明らかなように分離生回路204の出力信号線209の出力信号Vo1には信号Vaの影響が現れない。論理式で用いている信号に切り替わりがあった際には、それを実現した論理回路においては一般に内部状態の切り替わりに応じて出力信号にハザードと呼ばれるノイズが生じることもある。従って、多値化のために信号を多重化する際には、最も切り替わり頻度の高い信号、例えばクロック信号などで上記の信号Vaが切り替わるように回路を設計することで、ハザードによる誤動作の発生の危険性を抑えることができる。また、安全のために切り替わり頻度の高いクロック信号は、シフトレジスタなどで同時に処理されるデータ信号などと一緒には多重化しない方法も可能である。なお、図3以降の図を用いて詳述してきた実施例の説明はいずれも、差動伝送でない方式であっても多値信号を用いた信号伝送方式の全般に適用できることは言うまでもない。
Next, a specific circuit example of the separation /
次に、1対の信号線を用いてさらに信号の多重度を高めることができる本発明に係る表示装置の第4実施例について説明する。この第4実施例における多値信号の波形の例を図10に示す。図10に示す多値信号の信号波形36Eと37Eには、レベル1からレベル4の差動信号成分に加えて、図10中に38で示される信号波形の同相信号成分が含まれている。図10に示す信号波形36Eと37Eを用いることにより、前述の図4に示した信号波形と同等の信号ダイナミックレンジの中で差動信号に同相信号を多重して、さらなる信号線数の削減を可能とすることができる。また、同相信号を多値信号にして、なおいっそうの多重化を深めることもできる。ただし、同相信号には差動信号ほどに電磁放射の抑制効果が期待できないため、同相伝送は信号振幅や周波数帯域を必要以上に大きくしないですむ低速信号の伝送に適している。逆に、差動信号レベルを抑えたり零にして同相信号のみで信号伝送をして、装置の電磁妨害の抑制性能を検証することもできる。また、多重化回路11における同相信号の多重化は容易に実現できる。例えば、信号線30に電子スイッチ回路を介して接続する電流源の数を増やしたり、図6の電源端子114に相当する回路部分の電圧を上げ下げすることで回路設計できることなどは、当業者であれば容易に考えられるものである。
Next, a description will be given of a fourth embodiment of the display device according to the present invention, which can further increase the multiplicity of signals using a pair of signal lines. An example of the waveform of the multilevel signal in the fourth embodiment is shown in FIG. The signal waveforms 36E and 37E of the multilevel signal shown in FIG. 10 include the in-phase signal component of the signal waveform indicated by 38 in FIG. 10 in addition to the differential signal components of
さらに、本第4実施例での信号変換回路20Fにおいて同相信号を受信する場合の実施例を図11の回路図に示す。図11において信号線34Dと35Dの平均電圧として現れる同相信号を抵抗値Raの抵抗2004と2005からなる分圧回路によって検出する。この検出電圧をMOSFET2006と2007からなるインバータで増幅して後段のロジック回路2008と分離再生回路204に送ることによって、信号線2010から駆動電圧発生回路21に必要な制御信号を得ている。図11中の201、202、203,208,209は図8中の比較回路201,202,203、出力信号線208,209と同一構成で同一作用を行うので記載を簡略化するため説明を省略する。
Further, an embodiment in the case of receiving an in-phase signal in the signal conversion circuit 20F in the fourth embodiment is shown in the circuit diagram of FIG. In FIG. 11, an in-phase signal appearing as an average voltage of the
次に、時間領域においても多重度を高めることができる本発明に係る表示装置の第5実施例につき説明する。この第5実施例による信号波形の例を図12に示す。図12では1対の信号線の信号波形37Fと38Fを示しており、同期信号を決まったタイミングで挿入することによってデータ1からデータ3の3種のデータを時分割多重して単一の信号経路で伝送できる。図12には1対の信号線による差動信号伝送の場合の例を示したが、同相信号にも時分割多重することもできるし、1本の信号線による不平衡伝送の場合にも適用できることは言うまでもない。時分割多重信号から元のデータを分離再生する際には一般に、データ信号に同期したクロック信号を用いてデータをシフトレジスタなどの記憶回路に保持する。その際に必要なクロック信号の発生方法に関する具体例を以下に説明する。PLL(Phase Lock Loop)回路を用いたクロック信号の発生回路のブロック図を図13に示す。図13において、図12に示したような多重信号から同期分離回路2081によって同期信号のみを取り出した後、PLL回路によって同期信号に同期した上にデータ信号の分割周期に合わせた一定倍の周波数をもつクロック信号を発生させている。このクロック信号に合わせてデータをシフトレジスタなどに保持し、データに基づいて電極駆動電圧を発生させる。同期信号の波形は図12に示したように一定周期で固定されたレベルの波形になっているので、分離は容易である。PLL回路は内部に電圧制御発振回路とその発振周波数を一定比で下げるカウンタ回路を備えており、カウンタ出力と上記の同期信号を位相比較回路で比較して同期させることによって、データ信号に同期したクロック信号が得られる。
Next, a description will be given of a fifth embodiment of the display device according to the present invention which can increase the multiplicity even in the time domain. An example of a signal waveform according to the fifth embodiment is shown in FIG. FIG. 12 shows signal waveforms 37F and 38F of a pair of signal lines. By inserting a synchronization signal at a fixed timing, three types of
クロック信号を得るためのもう一つの具体的ブロックを図14のブロック図に示す。図14では、同期信号を多重した信号をデータ信号や同期信号の周波数に共振させる共振回路を備えた同期再生回路2085に加えることによってクロック信号を発生させている。14図中の共振回路は、インダクタンスLrと容量CrのLC並列共振回路によって構成されており、この方式のクロック信号発生回路は信号通信回路において多用されている。また、図12に示す信号波形においては同期信号がデータ信号に挿入されていたが、一つの信号経路ではデータ信号のみを時分割多重して、別の信号経路を介してデータと同期したクロック信号や同期信号を伝送することも可能である。
Another specific block for obtaining the clock signal is shown in the block diagram of FIG. In FIG. 14, a clock signal is generated by adding a signal obtained by multiplexing the synchronization signal to a
次に、さらなる高速伝送とコスト削減のために、信号を電流伝送すると共に終端抵抗を排除可能とした信号変換回路の実施例について説明する。終端抵抗なしに信号電流を入力できる信号変換回路20Gの具体例を図15の回路図に示す。図15においては、信号電流の向きに応じてMOSFET2051から2054のうちの2素子のソース端子に信号電流が流れて、出力信号線2066と2067に反転伝送される。入力のMOSFET2051から2054はゲート接地の形で用いられているため、信号変換回路20Gの入力端子のインピーダンスを低くして電流入力効率を向上することができる。ただし、実際には信号線34Gと35Gにおける信号反射を抑えるべく、MOSFET2051から2054のソースインピーダンス(MOSFETの相互コンダクタンスgmの逆数となる)は信号線の特性インピーダンスRcに近い値になるように素子設計する。信号を電流形式とすることによって、信号線34Gと35Gの寄生容量の電圧充電による伝送遅延が抑えられて高速な信号伝送が可能となる。MOSFET2051から2054のソースに入力された信号電流は、必要に応じて電流増幅も可能なカレントミラー回路を構成するMOSFET2055から2062を経て出力線2066と2067へ導かれる。後段の比較回路や分離再生回路が電圧信号を必要とする場合には、図示した回路のままで電源2065の電圧をフルスゥィングする電圧信号が得られる。比較回路や分離再生回路については前述回路が使用できるので記載の簡略化のために説明を省略する。
Next, an embodiment of a signal conversion circuit capable of transmitting a signal as a current and eliminating a terminating resistor for further high-speed transmission and cost reduction will be described. A specific example of a
最後に、終端抵抗も集積化して信号変換回路ICに取り込むことで、さらなるコスト削減を可能とした具体的実施例である回路について図16と図17と共に説明する。集積化した信号変換回路20Hの回路図を図16に示す。図中の終端抵抗221は信号変換回路20の内部に集積化されており、本実施例の回路を用いることによって、表示装置が高精細化されて信号線34Hと35Hの線数が激増した場合においても、外部抵抗とその実装に要するコストを大幅に削減できる。同様にして、さらにコスト削減効果を向上した実施例を図17の回路図に示す。図17においては、信号変換回路20Iの中に集積化する終端抵抗をダイオード接続されたMOSFET222と223の並列回路に置き換えている。その際、信号の極性に応じて交互に導通するMOSFET222と223のそれぞれのソース・ドレイン間インピーダンス(素子の相互コンダクタンスgmの逆数になる)を、信号線の特性インピーダンスRcに近い値になるように素子設計する。集積化した場合のチップ面積が抵抗に比べて極めて小さいMOSFETを用いて終端抵抗を置き換えることによって、信号変換回路20Iのチップ面積の増加とコストアップを極力抑えることができる。また、MOSFET222と223は、同様にインピーダンスを制御可能なダイオードやバイポーラトランジスタなどの集積化可能な任意の半導体素子に置き換えることも当然に可能である。
Finally, a circuit which is a specific embodiment that can further reduce the cost by integrating the termination resistor into the signal conversion circuit IC will be described with reference to FIGS. A circuit diagram of the integrated
前述のごとく本発明をプラズマディスプレイに適用した場合の実施例について詳述したが、本発明はLCD、SED、有機ELディスプレイなどの信号線数を削減したり信号レベルを低減したり平衡伝送を用いることによって発生する電磁妨害を抑制しコスト低減を必要とする表示装置の全般に適用可能であることは当然に言うまでもない。その際、表示パネルが電流によって駆動されている有機ELディスプレイなどの場合には、前述した駆動電圧発生回路が駆動電流発生回路に置き換えられることも当然に言うまでもない。また、説明した信号伝送回路は、必要に応じて電圧や電流の向きを変えて素子の極性を変えることが可能であることも当然に言うまでもない。さらには、回路に用いた素子もMOSFETに限らず、バイポーラトランジスタや接合型FETやIGBTなど任意の能動素子や集積回路に置き換えられることも当然に言うまでもない。特に、本発明は信号線の線数の増加が著しい大画面高精細表示装置に適用される機会が多いため、実施形態も集積回路になることが多い。 As described above, the embodiment in which the present invention is applied to a plasma display has been described in detail. However, the present invention reduces the number of signal lines, reduces the signal level, and uses balanced transmission in LCDs, SEDs, and organic EL displays. Needless to say, the present invention can be applied to all display devices that suppress the electromagnetic interference caused by the above and require cost reduction. In this case, it goes without saying that in the case of an organic EL display or the like in which the display panel is driven by current, the drive voltage generation circuit described above is replaced with a drive current generation circuit. In addition, it goes without saying that the signal transmission circuit described can change the polarity of the element by changing the direction of voltage or current as necessary. Furthermore, it goes without saying that the elements used in the circuit are not limited to MOSFETs, but can be replaced with arbitrary active elements such as bipolar transistors, junction FETs, and IGBTs, and integrated circuits. In particular, since the present invention is often applied to a large-screen high-definition display device in which the number of signal lines is remarkably increased, the embodiments are often integrated circuits.
1,1A,1B,1C 制御信号発生回路
2,2A,2B,2C,2D アドレス電極駆動回路
3,30,30B,34,34C,34D,34G,34H,34I,35,35C,35D,35G,35H,35I 信号線
4 表示パネル
5 スキャン電極駆動回路
6 サステイン電極駆動回路
11,11D 多重化回路
20,20B,20C,20D,20F,20G,20H,20I 信号変換回路
22,221 終端抵抗
33,36,36E,36F,37,37E,37F,38 信号波形
111,112 双方向電流出力回路
201,202,203 比較回路
204 分離再生回路
2082 PLL
2085 同期再生回路
1, 1A, 1B, 1C Control
2085 Synchronous playback circuit
Claims (23)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007061516A JP5594804B2 (en) | 2007-03-12 | 2007-03-12 | Display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007061516A JP5594804B2 (en) | 2007-03-12 | 2007-03-12 | Display device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008224936A true JP2008224936A (en) | 2008-09-25 |
JP2008224936A5 JP2008224936A5 (en) | 2010-06-17 |
JP5594804B2 JP5594804B2 (en) | 2014-09-24 |
Family
ID=39843650
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007061516A Expired - Fee Related JP5594804B2 (en) | 2007-03-12 | 2007-03-12 | Display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5594804B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011013591A1 (en) * | 2009-07-30 | 2011-02-03 | オリンパス株式会社 | Signal transmitting device and endoscopic system |
WO2014045502A1 (en) * | 2012-09-21 | 2014-03-27 | パナソニック株式会社 | Transmission system |
CN114373415A (en) * | 2020-10-15 | 2022-04-19 | 元太科技工业股份有限公司 | Display device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003316338A (en) * | 2002-02-21 | 2003-11-07 | Samsung Electronics Co Ltd | Flat panel display device having digital data transmitting and receiving circuit |
JP2006268260A (en) * | 2005-03-23 | 2006-10-05 | Seiko Epson Corp | Data transfer controller and electronic equipment |
-
2007
- 2007-03-12 JP JP2007061516A patent/JP5594804B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003316338A (en) * | 2002-02-21 | 2003-11-07 | Samsung Electronics Co Ltd | Flat panel display device having digital data transmitting and receiving circuit |
JP2006268260A (en) * | 2005-03-23 | 2006-10-05 | Seiko Epson Corp | Data transfer controller and electronic equipment |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011013591A1 (en) * | 2009-07-30 | 2011-02-03 | オリンパス株式会社 | Signal transmitting device and endoscopic system |
JP2011030667A (en) * | 2009-07-30 | 2011-02-17 | Olympus Corp | Signal transmission device and endoscope system |
CN102469926A (en) * | 2009-07-30 | 2012-05-23 | 奥林巴斯株式会社 | Signal transmitting device and endoscopic system |
CN102469926B (en) * | 2009-07-30 | 2015-01-14 | 奥林巴斯株式会社 | Signal transmitting device and endoscopic system |
US8939893B2 (en) | 2009-07-30 | 2015-01-27 | Olympus Corporation | Signal transmission device and endoscope system |
WO2014045502A1 (en) * | 2012-09-21 | 2014-03-27 | パナソニック株式会社 | Transmission system |
US9648273B2 (en) | 2012-09-21 | 2017-05-09 | Panasonic Intellectual Property Management Co., Ltd. | Transmission system for transmitting high-resolution video signal by performing multi-value transmission changing in amplitude direction |
CN114373415A (en) * | 2020-10-15 | 2022-04-19 | 元太科技工业股份有限公司 | Display device |
Also Published As
Publication number | Publication date |
---|---|
JP5594804B2 (en) | 2014-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7078865B2 (en) | Capacitive-load driving circuit capable of properly handling temperature rise and plasma display apparatus using the same | |
CN100520889C (en) | Scan driving circuit and organic light emitting display using the same | |
WO2016106830A1 (en) | Goa circuit and liquid crystal display device | |
US6144349A (en) | Plasma display device | |
JP4512971B2 (en) | Display drive device | |
EP1333419A2 (en) | Driving circuit for sequentially discharging and driving sustain discharge electrodes of a plasma display | |
KR20030065286A (en) | Display panel drive circuit and plasma display | |
KR100812073B1 (en) | Differential signaling system and flat panel display using thereof | |
CN1953331B (en) | Interface idle pin processing method and interface device using same | |
US6781564B2 (en) | Display apparatus | |
KR100641371B1 (en) | Plasma display panel device | |
JP5594804B2 (en) | Display device | |
US8300003B2 (en) | Driver for reducing a noise, display device having the driver, and method thereof | |
CN100444222C (en) | PDP data driver, PDP driving method, plasma display device, and control method for the same | |
US6342873B1 (en) | Surface discharge type plasma display device suppressing the occurrence of electromagnetic field radiation | |
US20020000955A1 (en) | Display panel having sustain electrodes and sustain circuit | |
CN101647053B (en) | Plasma display and driving method for plasma display panel | |
US7876291B2 (en) | Drive device | |
JP2006058799A (en) | Integrated circuit for driving display device | |
JP2014095866A (en) | Semiconductor device and driver apparatus | |
JP2006337397A (en) | Plasma display driving circuit and display device using the same | |
JP2013254006A (en) | Driving circuit for display device, driving method, and display device | |
CN101226715A (en) | Plasma display device | |
CN101110190A (en) | Plasma display driving mechanism |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100312 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100312 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120731 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120807 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121003 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20121003 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121204 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130304 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130312 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20130419 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140801 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5594804 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |