JP2008224936A

JP2008224936A - Display device

Info

Publication number: JP2008224936A
Application number: JP2007061516A
Authority: JP
Inventors: Yuji Sano; 勇司佐野; Akira Furuya; 亮古屋
Original assignee: Toyo University
Current assignee: Toyo University
Priority date: 2007-03-12
Filing date: 2007-03-12
Publication date: 2008-09-25
Anticipated expiration: 2027-03-12
Also published as: JP5594804B2

Abstract

<P>PROBLEM TO BE SOLVED: To provide a display device which is large in signal transmission rate in the display device and has large effect when used for a large-screen and high-definition plasma display etc., wherein the number of signal lines can be reduced and electromagnetic disturbance generated from a signal path can be supressed so as to attain cost reduction. <P>SOLUTION: The display device includes a display unit which displays an image, a drive circuit unit which drives the display unit, a control signal generating circuit unit which generates a control signal for the drive circuit unit from image data, and a plurality of wirings interconnecting the drive circuit unit and control signal generating circuit unit, which generates a multilevel signal having three or more kinds of signal levels as the control signal and transmits it to the drive circuit unit through the wirings. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、動画静止画等を含む通常の映像を表示するための表示装置に関し、特に表示装置内部での信号伝送レートが大きく大画面高精細となるプラズマディスプレイ、ＬＣＤ、ＳＥＤ及び有機ＥＬディスプレイなどに使用されて効果の大である表示装置を提供するものであり、更に信号線数を削減したり信号レベルを低減したり平衡伝送を用いることなどによって発生する電磁妨害を抑制しコスト低減を可能とする表示装置に関するものである。 The present invention relates to a display device for displaying normal images including moving image still images and the like, and in particular, plasma displays, LCDs, SEDs, organic EL displays, etc., which have a large signal transmission rate within the display device and a large screen and high definition. This is a display device that has a great effect when it is used in an electric field. Further, it is possible to reduce the cost by reducing the number of signal lines, reducing the signal level, and using balanced transmission. It is related with the display apparatus.

プラズマディスプレイの表示パネルは２枚のガラス基板から構成され、１枚のガラス基板上には行方向に延びる行電極、もう一方のガラス基板上には列方向に延びる列電極が設けられ、両電極が対向している。また、行電極のあるガラス基板上においては行電極上に誘電体層が形成され、列電極があるガラス基板上では隔壁を隔てて列電極上にそれぞれ赤（Ｒ）と緑（Ｇ）と青（Ｂ）の蛍光体層が塗布されている。これらの２枚のガラス基板は隔壁の高さによる微小で一定の間隔を隔てて相互に対向した形で封止されている。両ガラス基板間は隔壁と行電極によって区画されてマトリクス状に配列された複数の発光セルが形成されている。全セルにはプラズマ放電に適したガスが封入され、マトリクス構造の表示パネルが形成されている。そして表示パネルの行電極及び列電極にそれぞれ独立したパルス電圧を印加して駆動することによって、駆動された行電極と列電極との交点部分に位置するセルにおいて封入されたガスにプラズマ放電を発生させ、このプラズマ放電により列電極上に設けられた蛍光体を励起して各色の発光を得る。各色のセルが列電極に沿って１列に配列され、各列電極をそれぞれ独立に駆動することによってカラー表示を行っている。 The display panel of the plasma display is composed of two glass substrates. A row electrode extending in the row direction is provided on one glass substrate, and a column electrode extending in the column direction is provided on the other glass substrate. Are facing each other. A dielectric layer is formed on the row electrode on the glass substrate with the row electrode, and red (R), green (G), and blue on the column electrode with a partition wall on the glass substrate with the column electrode, respectively. The phosphor layer (B) is applied. These two glass substrates are sealed so as to face each other with a minute and constant interval depending on the height of the partition wall. A plurality of light-emitting cells arranged in a matrix are formed between the glass substrates by partition walls and row electrodes. All cells are filled with a gas suitable for plasma discharge to form a display panel having a matrix structure. Then, by applying independent pulse voltages to the row and column electrodes of the display panel and driving them, plasma discharge is generated in the gas enclosed in the cell located at the intersection of the driven row and column electrodes Then, the phosphors provided on the column electrodes are excited by this plasma discharge to obtain light of each color. The cells of each color are arranged in one column along the column electrode, and color display is performed by driving each column electrode independently.

従来の表示装置であるカラープラズマディスプレイを使用した表示装置の構成例を図１８のブロック図に示す。表示パネル４の行電極には、各行毎に設けられたＹ電極４１と各行に共通に設けられたＸ電極４２とが交互に近接して平行配置されている。Ｘ電極４２とＹ電極４１との間には交互に電圧パルスを印加して、各セル４３の中で半周期毎に極性の反転する放電を発生させるＡＣ（交流）駆動方式が一般に用いられている。このようなＡＣ駆動方式のカラープラズマディスプレイにおいては、各セルの電極間で一旦放電が生じると、放電空間において生成された電子及びイオンが誘電体層上に蓄積して壁電荷が形成される。そして壁電荷が形成されたセルにおいては、行電極に低い電圧を印加するだけで壁電荷の電界の作用によって放電が可能となり、この低い電圧を半周期毎に反転させて印加することによって前記放電を維持できるようになる。この機能はメモリ機能と呼ばれ、この機能に基づいて低い印加電圧により維持される放電は維持（サステイン）放電と呼ばれている。 A configuration example of a display device using a color plasma display which is a conventional display device is shown in a block diagram of FIG. On the row electrodes of the display panel 4, Y electrodes 41 provided for the respective rows and X electrodes 42 provided in common for the respective rows are arranged in close proximity and in parallel. In general, an AC (alternating current) driving method is used in which voltage pulses are alternately applied between the X electrode 42 and the Y electrode 41 to generate a discharge whose polarity is inverted every half cycle in each cell 43. Yes. In such an AC-driven color plasma display, once a discharge occurs between the electrodes of each cell, electrons and ions generated in the discharge space accumulate on the dielectric layer to form wall charges. In a cell in which wall charges are formed, it is possible to discharge by the action of the electric field of the wall charges simply by applying a low voltage to the row electrode. By applying this low voltage by inverting it every half cycle, the discharge is performed. Can be maintained. This function is called a memory function, and a discharge maintained by a low applied voltage based on this function is called a sustain discharge.

ＡＣ駆動方式のカラープラズマディスプレイにおいて画像の階調表示を行うためには、１画面の静止画が表示される１フィールド期間を複数のサブフィールドに分割して、サブフィールド毎に維持放電を発生させる時間（回数）を異ならせる方法がある。これにより、維持放電回数が多いセルほど明るく発光するので、維持放電回数を制御することにより画像の階調表示が可能となる。具体的には、各サブフィールドに、例えば、２の階乗倍の割合で増加する維持放電期間を割り当て、１フィールド毎にリセットしながら１フィールド内において適当なサブフィールドを選択して発光させることによって、任意の明るさの発光を実現する。各サブフィールドにおいてセル４３を発光させるか消灯させるかの制御（アドレス制御）は、走査選択（スキャン）したＹ電極４１と列電極４０との間に電圧パルスを印加することによってなされている。また、１秒間に６０枚程度の異なる静止画映像を表示することによって、つまり１秒間に６０フィールド程度を設けることによって、動画表示を含む通常の映像表示を可能としている。 In order to perform gradation display of an image in an AC drive type color plasma display, one field period in which a still image of one screen is displayed is divided into a plurality of subfields, and a sustain discharge is generated for each subfield. There is a method to vary the time (number of times). As a result, a cell having a larger number of sustain discharges emits light brighter, and therefore, gradation display of an image can be performed by controlling the number of sustain discharges. Specifically, for example, a sustain discharge period that increases at a factor of 2 is assigned to each subfield, and an appropriate subfield is selected within one field to emit light while resetting each field. Thus, light emission of any brightness is realized. Control (address control) of making the cell 43 emit light or extinguish in each subfield is performed by applying a voltage pulse between the scan-selected Y electrode 41 and the column electrode 40. Further, by displaying about 60 different still image images per second, that is, by providing about 60 fields per second, normal image display including moving image display is possible.

図１８に示されるようにカラープラズマディスプレイにおいては、上記の列電極であるアドレス電極を駆動するアドレス電極駆動回路２とＹ電極であるスキャン電極を駆動するスキャン電極駆動回路５、およびＸ電極であるサステイン電極を駆動するサステイン電極駆動回路６を用いて表示パネル４を駆動している。各電極駆動回路は、各セル４３の発光情報を含む画像データ１０が入力される制御信号発生回路１から生成される制御信号に基
づいて駆動電圧を出力している。
特開２００６−３１７９４３号公報 As shown in FIG. 18, in the color plasma display, there are an address electrode drive circuit 2 that drives the address electrode that is the column electrode, a scan electrode drive circuit 5 that drives the scan electrode that is the Y electrode, and an X electrode. The display panel 4 is driven using a sustain electrode drive circuit 6 that drives the sustain electrodes. Each electrode drive circuit outputs a drive voltage based on a control signal generated from the control signal generation circuit 1 to which image data 10 including light emission information of each cell 43 is input.
JP 2006-317943 A

プラズマディスプレイ、ＬＣＤ、ＳＥＤ、有機ＥＬディスプレイなどのフラットディスプレイでは表示画面の大画面高精細化のニーズが大きく、これに対応すべくディスプレイ内の信号転送レートが増大している。特に、図１８に示したカラープラズマディスプレイにおいては、駆動電極数の多いアドレス電極駆動回路２への信号線３の数が増加すると共に信号線長も伸び、さらには信号周波数も増加し、信号線から放射される電磁妨害の振幅も周波数も増大している。また大画面化に伴って最長信号線長が増加した状況で信号転送レートも上がると、各信号間の転送タイミングのズレが許容できなくなり、駆動回路部では信号伝送に不具合を生じやすい。例えば、高精細なＨＤＴＶを表示する場合には、信号転送レートを１００Ｍｐｂｓにしても信号線３に含まれる信号線数は１００本を越えてしまい、大きなコストアップの要因となっていた。その際に、信号線３と制御信号発生回路１およびアドレス電極駆動回路２の信号経路やこれらに接続された電源線や各部のグランド面からは、数１０ＭＨｚ以上の周波数成分を含む電磁妨害が放射される。このように高周波の電磁妨害はシールド対策によって抑制することも難しく、信号線へのフィルタリングも誤動作を生じる危険があり十分には施せないため、低減が困難であった。 In flat displays such as plasma displays, LCDs, SEDs, and organic EL displays, there is a great need for high-definition display screens, and the signal transfer rate in the displays is increasing to meet this demand. In particular, in the color plasma display shown in FIG. 18, the number of signal lines 3 to the address electrode drive circuit 2 having a large number of drive electrodes increases, the signal line length also increases, and the signal frequency also increases. The amplitude and frequency of electromagnetic interference radiated from are increasing. Also, if the signal transfer rate increases in the situation where the longest signal line length has increased with the increase in screen size, the shift in transfer timing between the signals cannot be allowed, and the drive circuit section tends to have a problem in signal transmission. For example, when displaying a high-definition HDTV, even if the signal transfer rate is set to 100 Mpbs, the number of signal lines included in the signal line 3 exceeds 100, which causes a significant increase in cost. At that time, electromagnetic interference including a frequency component of several tens of MHz or more is radiated from the signal lines 3, the signal paths of the control signal generation circuit 1 and the address electrode drive circuit 2, the power supply lines connected thereto, and the ground plane of each part. Is done. As described above, it is difficult to suppress high-frequency electromagnetic interference by a shield measure, and filtering to a signal line may cause malfunction, and it is difficult to reduce it because it cannot be performed sufficiently.

これらの課題の解決のためには、信号線を広い多層回路基板に設けたり、制御信号発生回路１から信号線３を含めアドレス電極駆動回路２までの全てを電磁シールドするなどの手法が採られているが、いずれも大きなコスト増加を招くため困難を来たしていた。実際には、装置の設計時から信号経路を極力縮小しグランドや電源線にもノイズ電流となる信号電流を流さないように工夫した上で、信号系全体をシールドするなどして電磁妨害を規格レベルまで低減しているが、さらなる大幅なコストアップが避けられなかった。 In order to solve these problems, techniques such as providing signal lines on a wide multilayer circuit board or electromagnetically shielding everything from the control signal generation circuit 1 to the address electrode drive circuit 2 including the signal lines 3 are employed. However, all of them have been difficult because of the large cost increase. Actually, the signal path is reduced as much as possible from the time of designing the device, and it is devised not to let the signal current that becomes the noise current flow to the ground and the power line. Although it has been reduced to the level, further significant cost increase was inevitable.

本発明の目的は、前述した従来技術の課題に鑑み、表示装置内部での信号線数を削減すると共に信号経路から発生する電磁妨害を抑制できる表示装置を提供することである。
更に、信号発生回路において画像データ信号を従来の２値信号から多値信号に変換することにより、同じ信号線を介して電極駆動回路に伝送する信号データの数を増やすことができる表示装置を提供することを目的とする。
更に、信号発生回路において画像データ信号を従来の２値信号から差動多値信号に変換することにより、電極駆動回路に伝送する信号データの伝送速度とデータ数を増やすと共に信号線に送る信号レベルを大幅に低減することができる表示装置を提供することを目的とする。
更に、信号発生回路において画像データ信号を従来の２値信号から差動信号および同相信号に変換することにより、電極駆動回路に伝送する信号データの伝送速度とデータ数を増やすと共に信号線に送る信号レベルを大幅に低減することができる表示装置を提供することを目的とする。
更に、信号発生回路において画像データ信号を従来の２値信号から時分割多重した信号に変換することにより、電極駆動回路に伝送する信号データの伝送速度とデータ数を増やすことができる表示装置を提供することを目的とする。 An object of the present invention is to provide a display device capable of reducing the number of signal lines inside the display device and suppressing electromagnetic interference generated from the signal path in view of the above-described problems of the prior art.
Further, a display device capable of increasing the number of signal data transmitted to the electrode driving circuit through the same signal line by converting the image data signal from the conventional binary signal to the multi-value signal in the signal generation circuit is provided. The purpose is to do.
Further, by converting the image data signal from the conventional binary signal to the differential multi-value signal in the signal generation circuit, the transmission level and the number of data of the signal data transmitted to the electrode driving circuit are increased and the signal level sent to the signal line An object of the present invention is to provide a display device capable of significantly reducing the above.
Further, by converting the image data signal from the conventional binary signal to the differential signal and the in-phase signal in the signal generation circuit, the transmission speed and the number of data of the signal data transmitted to the electrode driving circuit are increased and sent to the signal line. An object of the present invention is to provide a display device capable of greatly reducing a signal level.
Further, a display device capable of increasing the transmission speed and the number of data of the signal data transmitted to the electrode driving circuit by converting the image data signal from the conventional binary signal to the time-division multiplexed signal in the signal generation circuit is provided. The purpose is to do.

前述した課題および目的を解決するために、本発明の請求項１の表示装置では、画像を表示する表示部と、この表示部を駆動する駆動回路部と、この駆動回路部の制御信号を画像データから発生する制御信号発生回路部と、前記駆動回路部と前記制御信号発生回路部とを相互に接続する複数の配線とを有し、前記制御信号発生回路部は、３種以上の信号レベルを有する多値信号を前記の制御信号として発生し、前記の複数の配線を介して前記の駆動回路部に伝送するようにしたことを特徴とする。 In order to solve the problems and objects described above, in the display device according to claim 1 of the present invention, a display unit for displaying an image, a drive circuit unit for driving the display unit, and a control signal for the drive circuit unit are displayed as images. A control signal generation circuit unit that generates data, and a plurality of wirings that interconnect the drive circuit unit and the control signal generation circuit unit; and the control signal generation circuit unit has three or more signal levels A multi-value signal having the above is generated as the control signal and transmitted to the drive circuit section through the plurality of wirings.

また、本発明の請求項２乃至４の表示装置では、請求項１に記載されている表示装置において、発生した制御信号のうち、クロック信号はデータ信号と分けて多重化することによって前記の多値信号を得るようにしたこと、前記駆動回路部には集積化可能素子からなる配線終端抵抗が備えられていること、前記駆動回路部の入力部を電流入力回路とすることにより配線終端抵抗を排除したことを特徴とする。 According to a second to fourth aspect of the present invention, in the display device according to the first aspect, among the generated control signals, the clock signal is multiplexed with the data signal by multiplexing the control signal. The value signal is obtained, the drive circuit unit is provided with a wiring termination resistor composed of an element that can be integrated, and the input terminal of the drive circuit unit is a current input circuit. It is characterized by having been excluded.

更に、本発明の請求項５の表示装置では、画像を表示する表示部と、この表示部を駆動する駆動回路部と、この駆動回路部の制御信号を画像データから発生する制御信号発生回路部と、前記駆動回路部と前記制御信号発生回路部とを相互に接続する複数の配線とを有し、前記制御信号発生回路部は、３種以上の信号レベルを有する差動の多値信号を前記の制御信号として発生し、前記の複数の配線を介して前記の駆動回路部に伝送するようにしたことを特徴とする。 Furthermore, in the display device according to claim 5 of the present invention, a display unit for displaying an image, a drive circuit unit for driving the display unit, and a control signal generation circuit unit for generating a control signal for the drive circuit unit from image data And a plurality of wirings interconnecting the drive circuit unit and the control signal generation circuit unit, wherein the control signal generation circuit unit outputs a differential multilevel signal having three or more signal levels. It is generated as the control signal and transmitted to the drive circuit section through the plurality of wirings.

更に、本発明の請求項６乃至１０の表示装置では、請求項５に記載されている表示装置において、前記の駆動回路部はパルス電圧を用いて表示部を駆動させること、発生した制御信号のうち、クロック信号はデータ信号と分けて多重化することによって前記の多値信号を得ること、前記の制御信号発生回路部は複数の大きさの異なる電流源を備えると共に、画像データに基づいてそれらの電流の向きを制御し合成することによって前記制御信号を発生させること、前記の駆動回路部は信号レベル数よりも１少ない数以下の比較回路を備えると共に、この各比較回路の入力端子を前記の配線に接続すること、前記の制御信号発生回路部は画像データに基づいて始めに２値の制御信号を複数発生し、それらの２値の制御信号を多重化することによって前記多値信号を発生させて前記の配線を介して前記の駆動回路部に伝送すると共に、前記の駆動回路部は入力された前記多値信号から前記の２値の制御信号を分離再生することによって表示部の駆動信号を得ることを特徴とする。 Furthermore, in the display device according to claims 6 to 10 of the present invention, in the display device according to claim 5, the drive circuit unit drives the display unit using a pulse voltage, and the generated control signal is generated. Of these, the clock signal is multiplexed with the data signal to obtain the multi-level signal, and the control signal generation circuit section includes a plurality of current sources of different sizes, and these are based on the image data. The control signal is generated by controlling and synthesizing the direction of the current, and the drive circuit unit includes a comparison circuit having a number less than one less than the number of signal levels, and the input terminal of each comparison circuit is connected to the The control signal generation circuit unit first generates a plurality of binary control signals based on the image data, and multiplexes these binary control signals. The multi-value signal is generated and transmitted to the drive circuit section via the wiring, and the drive circuit section separates and reproduces the binary control signal from the input multi-value signal. Thus, a drive signal for the display portion is obtained.

更に、本発明の請求項１１乃至１４の表示装置では、請求項１０に記載されている表示装置において、２値の制御信号をｎ種類について多重化することによって２^ｎレベルの多値信号を前記の制御信号発生回路部が発生すること、前記制御信号発生回路部において信号を多重化する際に、前記駆動回路部の分離再生において第１の信号にハザードを生じない信号経路を用いて第２の信号を多重化すること、前記の第１の信号はデータ信号であり、前記の第２の信号はクロック信号であること、前記制御信号発生回路部において信号を多重化する際に、前記の駆動回路部の分離再生において信号にハザードを生じる可能性のある信号どうしは分けて多重化することを特徴とする。 Furthermore, in the display device according to the eleventh to fourteenth aspects of the present invention, in the display device according to the tenth aspect, a binary control signal is multiplexed for n types to obtain a 2 ⁿ level multilevel signal. When the control signal generating circuit unit generates a signal, and the control signal generating circuit unit multiplexes the signals, a second signal path that does not cause a hazard in the separation and reproduction of the driving circuit unit is used. , The first signal is a data signal, the second signal is a clock signal, and when the signal is multiplexed in the control signal generation circuit unit, Signals that may cause hazards in the separation / reproduction of the drive circuit section are multiplexed separately.

更に、本発明の請求項１５乃至２１の表示装置では、請求項５に記載されている表示装置において、複数の配線を経由する信号に同相信号を用いていること、複数の配線を経由する信号に同相の多値信号を用いていること、前記制御信号発生回路部から時分割多重した制御信号を発生させること、前記制御信号発生回路部から時分割多重した制御信号とは異なる信号経路で多重した信号を分離再生するための信号を伝送すること、前記制御信号発生回路部から時分割多重した制御信号に同期信号を挿入し伝送すること、前記駆動回路部に前記の同期信号に同期した信号を発生するＰＬＬ回路を備えたこと、前記駆動回路部に前記の同期信号に同期した信号を発生する同期再生回路を備えたことを特徴とする。 Furthermore, in the display device according to the fifteenth to twenty-first aspects of the present invention, in the display device according to the fifth aspect, an in-phase signal is used for a signal passing through a plurality of wirings, and a signal passing through the plurality of wirings. It uses a multi-level signal having the same phase as the signal, generates a control signal time-division multiplexed from the control signal generation circuit unit, and uses a signal path different from the control signal time-division multiplexed from the control signal generation circuit unit. Transmitting a signal for separating and reproducing the multiplexed signal, inserting and transmitting a synchronization signal to the control signal time-division multiplexed from the control signal generation circuit unit, and synchronizing the synchronization signal to the drive circuit unit A PLL circuit for generating a signal is provided, and a synchronous reproduction circuit for generating a signal synchronized with the synchronization signal is provided in the drive circuit unit.

更に、本発明の請求項２２乃至２３の表示装置では、請求項５に記載されている表示装置において、前記駆動回路部には集積化可能素子からなる配線終端抵抗が備えられていること、前記駆動回路部の入力部を電流入力回路とすることにより配線終端抵抗を排除したことを特徴とする。 Furthermore, in the display device according to claims 22 to 23 of the present invention, in the display device according to claim 5, the drive circuit section is provided with a wiring termination resistor made of an integrated element, A wiring termination resistance is eliminated by using a current input circuit as an input portion of the drive circuit portion.

本発明に係る表示装置によれば，表示装置内部での信号線数を削減すると共に信号経路から発生する電磁妨害を抑制し表示装置のコストを削減することができる。例えば、精細度がＨＤＴＶ相当の１９２０×１０８０のプラズマディスプレイの場合に１００本以上必要としていた信号線数を半減することもできる。また、現状の１００Ｍｂｐｓ程度の信号転送レートにおいては達成の困難であった電磁妨害規格ＦＣＣのクラスＢ規格も、本発明の適用によりコスト増加を抑えて容易に満足することができる。 According to the display device of the present invention, it is possible to reduce the number of signal lines inside the display device, suppress electromagnetic interference generated from the signal path, and reduce the cost of the display device. For example, in the case of a 1920 × 1080 plasma display equivalent to HDTV, it is possible to halve the number of signal lines required by 100 or more. Further, the class B standard of the electromagnetic interference standard FCC, which has been difficult to achieve at the current signal transfer rate of about 100 Mbps, can be easily satisfied by suppressing an increase in cost by applying the present invention.

更に、本発明に係る表示装置によれば、制御信号発生回路において画像データ信号を従来の２値信号から多値信号に変換するので、同じ信号線を介して電極駆動回路に伝送する信号データの数を増やすことができ、制御信号発生回路と電極駆動回路の間を接続する信号線の数を削減したり、両回路間の信号転送レートを増やすことができる。即ち表示装置内部での信号線数を削減すると共に信号経路から発生する電磁妨害を抑制することできる。 Furthermore, according to the display device of the present invention, since the image data signal is converted from the conventional binary signal to the multi-value signal in the control signal generation circuit, the signal data transmitted to the electrode drive circuit via the same signal line is converted. The number can be increased, the number of signal lines connecting between the control signal generation circuit and the electrode drive circuit can be reduced, and the signal transfer rate between the two circuits can be increased. That is, the number of signal lines in the display device can be reduced and electromagnetic interference generated from the signal path can be suppressed.

更に、画像データ信号を従来の２値信号に変え差動多値信号に変換する本発明に係る表示装置によれば、電極駆動回路に伝送する信号データの伝送速度とデータ数を増やすと共に信号線に送る信号レベルを大幅に低減することができ、前述の効果に加えて信号経路から生じる電磁妨害を低減したり、制御信号発生回路と電極駆動回路間の信号転送レートを増やすことができる。 Furthermore, according to the display device according to the present invention that converts the image data signal into a conventional binary signal and converts it into a differential multilevel signal, the signal data transmission speed and the number of data transmitted to the electrode driving circuit are increased and the signal line is increased. In addition to the above-mentioned effects, the electromagnetic interference generated from the signal path can be reduced, and the signal transfer rate between the control signal generation circuit and the electrode drive circuit can be increased.

更に、画像データ信号として時分割多重した信号を使用する本発明に係る表示装置によれば、さらに多重度を高めることができる。また終端抵抗を排除可能とした信号変換回路や終端抵抗を集積化して信号変換用回路に取り組むことにより、更なるコスト低減や高速伝送を可能とすることが出来るものである。 Furthermore, according to the display device according to the present invention using the time-division multiplexed signal as the image data signal, the multiplicity can be further increased. Further, by integrating the signal conversion circuit capable of eliminating the termination resistor and the signal conversion circuit by integrating the termination resistors, further cost reduction and high-speed transmission can be realized.

以下に本発明に係る表示装置を実施するための最良の形態につき、各実施例の図面を参照して具体的に説明する。なお、図面中同一構成部材については同一符号を付しその詳しい説明を省略し、同一又は類似する作用を行うが構成が同一ではない部材については同一番号を付し異なる英字を付加している。
図１は、本発明に係る表示装置をカラープラズマディスプレイに実施したときの第１実施例の概略ブロック図であり、図２はこの第１実施例で使用されている多値信号の波形図である。図１に示す第１実施例において、入力された画像データ１０から制御信号発生回路１Ａ内で制御信号が形成され、信号線３０を介してアドレス電極駆動回路２Ａに図２に明示される多値信号の制御信号が伝送される。図１８に示される如く従来の制御信号発生回路１においては、前述した如く画像データ１０からローレベルとハイレベルの２値信号によって制御信号が生成されており、信号線３の信号線数が多数になるとともに強力な電磁妨害を生じていた。図１に示される本実施例では制御信号発生回路１Ａの出力を、図２に示される如く多値信号３３にすることにより、信号線３０の信号線数を大きく削減することができ、発生する電磁妨害を大幅に低減できる。 Hereinafter, the best mode for carrying out a display device according to the present invention will be specifically described with reference to the drawings of each embodiment. In the drawings, the same constituent members are denoted by the same reference numerals, detailed description thereof is omitted, and members having the same or similar functions but not having the same structure are denoted by the same reference numerals and different letters are added.
FIG. 1 is a schematic block diagram of a first embodiment when the display device according to the present invention is implemented in a color plasma display, and FIG. 2 is a waveform diagram of a multilevel signal used in the first embodiment. is there. In the first embodiment shown in FIG. 1, a control signal is formed in the control signal generating circuit 1A from the input image data 10 and is shown in FIG. 2 in the address electrode drive circuit 2A via the signal line 30. A signal control signal is transmitted. As shown in FIG. 18, in the conventional control signal generation circuit 1, the control signal is generated from the image data 10 by the binary signal of the low level and the high level as described above, and the number of signal lines 3 is large. As a result, strong electromagnetic interference was generated. In the present embodiment shown in FIG. 1, the output of the control signal generating circuit 1A is changed to the multi-value signal 33 as shown in FIG. Electromagnetic interference can be greatly reduced.

信号線３０を介して実際に伝送される多値信号３３の信号波形の例を図２に示す。図２に示される多値信号３３の信号波形は、図示される如く信号レベルがレベル１からレベル４の４値信号が示されており、この信号波形を持つ多値信号３３を用いることによって、従来の２値信号２本分の信号を同じ転送レートにおいて１本の信号線を介して伝送できる。この多値信号３３は電圧信号でも電流信号でも構わない。また、図２に示したような多値信号を発生させる際には、制御信号発生回路１Ａの中に各信号レベルに相当する電圧源や電流源を備えておき、それらを電子スイッチ回路を介して信号線３０に接続すればよく、当業者ならば容易に設計が可能である。また、アドレス電極駆動回路２Ａにおいて、多値信号３３を従来の信号に変化する信号変換回路２０を介して表示パネル４の電極を駆動する駆動電圧発生回路２１に入力する。後述する如く、信号変換回路２０の内部には多値信号３３の信号レベルを検出するための複数のしきい値をもつ比較回路を設けて、これらの比較回路の出力を論理回路にて論理演算することで従来と同様の駆動信号が得られる。
以上の実施例においてはプラズマディスプレイの例を示したが、制御信号を従来の２値信号で伝送する信号経路であれば、ＬＣＤ、ＳＥＤ、有機ＥＬディスプレイ、ＣＲＴなどの表示パネルを含む一般の表示装置の任意の信号経路に本発明が適用できることは言うまでもない。また、多値信号のレベルは４レベルに限らず３値以上の複数レベルであれば適用可能である。 An example of the signal waveform of the multilevel signal 33 actually transmitted through the signal line 30 is shown in FIG. The signal waveform of the multilevel signal 33 shown in FIG. 2 is a quaternary signal having a signal level of level 1 to level 4 as shown in the figure. By using the multilevel signal 33 having this signal waveform, Two conventional binary signals can be transmitted via one signal line at the same transfer rate. The multilevel signal 33 may be a voltage signal or a current signal. Further, when generating a multi-value signal as shown in FIG. 2, a voltage source and a current source corresponding to each signal level are provided in the control signal generation circuit 1A, and these are connected via an electronic switch circuit. The signal line 30 can be connected, and those skilled in the art can easily design. Further, in the address electrode drive circuit 2A, the multi-value signal 33 is input to the drive voltage generation circuit 21 that drives the electrodes of the display panel 4 via the signal conversion circuit 20 that changes to a conventional signal. As will be described later, a comparison circuit having a plurality of threshold values for detecting the signal level of the multilevel signal 33 is provided in the signal conversion circuit 20, and the outputs of these comparison circuits are logically operated by a logic circuit. By doing so, a drive signal similar to the conventional one can be obtained.
In the above embodiment, an example of a plasma display is shown. However, a general display including a display panel such as an LCD, an SED, an organic EL display, or a CRT is used as long as it is a signal path for transmitting a control signal by a conventional binary signal. Needless to say, the present invention can be applied to any signal path of the apparatus. Further, the level of the multilevel signal is not limited to four levels, and any level can be applied as long as it is a plurality of levels of three or more values.

次に本発明に係る表示装置の第２の実施例である、カラープラズマディスプレイに適用した表示装置の概略ブロック図を図３に示す。図４はこの第２実施例で使用されている多値信号の波形図である。図３において、制御信号発生回路１Ｂから発生した差動信号を信号線３４と３５からなる信号線３０Ｂを介してアドレス電極駆動回路２Ｂに伝送している。一般に信号線３０Ｂの周囲から混入するノイズは信号線３４と３５に同様に作用して同相ノイズとなるため、信号成分を差動伝送することで信号変換回路２０Ｂにおいて容易に排除できる。そのため、差動信号を用いることで信号レベルを大幅に低減することができる。信号レベルの低減により、信号経路から放射される電磁妨害を大幅に抑えることができると共に、信号レベル間の切り替え時間も短縮できて信号転送レートも大幅に高速化できる。また、信号線３４と３５から生じる電磁誘導も静電誘導も相互に相殺されるので、結果として信号線３０Ｂから生じる電磁妨害は抑制されて激減する。信号を差動方式で伝送することによって信号線３０Ｂを介して伝送される信号数も削減できる。差動伝送方式でない一般の不平衡伝送の場合においても、信号線には基準電位線（グランド線）や戻り電流ラインが必要なので、差動伝送方式における信号線数は最大時においても２倍まで増えることはない。
信号線３０Ｂを介して実際に伝送される差動信号である多値信号３６と３７の信号波形の例を図４に示す。図４に示す多値信号３６と３７の信号波形は、それぞれ信号線３４か３５を伝送される信号を示している。図では差動信号の信号レベルがレベル１からレベル４の４値信号の場合が示されており、多値信号の信号波形３６と３７の信号レベルを大幅に低減することができる。信号波形３６と３７は電圧信号でも電流信号でも構わないことは言うまでもない。 Next, a schematic block diagram of a display device applied to a color plasma display, which is a second embodiment of the display device according to the present invention, is shown in FIG. FIG. 4 is a waveform diagram of the multilevel signal used in the second embodiment. In FIG. 3, the differential signal generated from the control signal generation circuit 1B is transmitted to the address electrode drive circuit 2B via the signal line 30B including the signal lines 34 and 35. In general, noise mixed from the periphery of the signal line 30B acts on the signal lines 34 and 35 in the same manner and becomes in-phase noise. Therefore, the signal conversion circuit 20B can easily eliminate the signal component by differential transmission. Therefore, the signal level can be significantly reduced by using the differential signal. By reducing the signal level, electromagnetic interference radiated from the signal path can be greatly suppressed, the switching time between the signal levels can be shortened, and the signal transfer rate can be greatly increased. In addition, since electromagnetic induction and electrostatic induction generated from the signal lines 34 and 35 cancel each other, as a result, electromagnetic interference generated from the signal line 30B is suppressed and drastically reduced. By transmitting signals in a differential manner, the number of signals transmitted via the signal line 30B can be reduced. Even in the case of general unbalanced transmission that is not a differential transmission system, the signal line requires a reference potential line (ground line) and a return current line, so the number of signal lines in the differential transmission system can be doubled at the maximum. There is no increase.
FIG. 4 shows an example of signal waveforms of the multilevel signals 36 and 37 which are differential signals actually transmitted through the signal line 30B. The signal waveforms of the multilevel signals 36 and 37 shown in FIG. 4 indicate signals transmitted through the signal lines 34 or 35, respectively. In the figure, the case where the signal level of the differential signal is a quaternary signal of level 1 to level 4 is shown, and the signal levels of the signal waveforms 36 and 37 of the multilevel signal can be greatly reduced. Needless to say, the signal waveforms 36 and 37 may be voltage signals or current signals.

次に本発明に係る表示装置の第３の実施例である、カラープラズマディスプレイに適用した表示装置の概略ブロック図を図５に示す。図５において、制御信号発生回路１Ｃの中に多重化回路１１を設けて、この多重化回路１１から多値信号を発生させて信号線３０Ｃに出力している。多重化回路１１とは画像データ１０から得られた２値信号を多重化して多値信号を得る回路であり、その詳細を図６の回路図で一つの実施例を示す。図６に示す多重化回路１１においては、双方向電流出力回路である１１１と１１２に設けられた異なる電流値Ｉ１とＩ２をもつ定電流源１１１１と１１２１の電流を、画像データ１０から得られた２値信号によって制御した電子スイッチ回路１１１２から１１１５と１１２２と１１２５を介して信号線３４Ｃと３５Ｃに流すことによって、アドレス電極駆動回路に多値信号を伝送している。その際、電子スイッチ回路１１１２と１１１３どうしは同時に開閉し、電子スイッチ回路１１１４と１１１５どうしも同時に開閉すると共に、それぞれの電子スイッチ回路の組み合わせにおいては交互に開閉するように制御される。同様に電子スイッチ回路１１２２と１１２３どうしは同時に開閉し、電子スイッチ回路１１２４と１１２５どうしも同時に開閉すると共に、それぞれの電子スイッチ回路の組み合わせにおいては交互に開閉するように制御される。これらの制御によって信号線３４Ｃと３５Ｃを介してアドレス電極駆動回路２Ｃには、図４に示したような４レベルの差動多値信号３６と３７が伝送される。アドレス電極駆動回路２Ｃの入力に設けられた終端抵抗２２は、信号線３４Ｃと３５Ｃにおける信号反射を抑えて信号線長が長い場合にも信号波形に歪を生じさせないようにするために付加されている。そのため、終端抵抗２２の抵抗値は信号線３０の特性インピーダンスＲｃに近い値にすることが望ましい。また、アドレス電極駆動回路２Ｃの入力に直列に挿入することもできる。さらに、図６においては双方向電流出力回路に電源端子１１４を介して電源１１３が接続されているが、それぞれの双方向電流出力回路１１１と１１２をそれぞれ異なる電流値をもつ電流源を介してから電源端子１１４に接続してもよい。同様に、双方向電流出力回路に低電圧側端子１１５を介してグランドが接続されているが、定電流源１１１１や１１２１の端子間を短絡して排除してもよい。さらに低電圧側端子１１５には、一定電位の基準点であればグランド以外の低電位点を接続することができる。 Next, a schematic block diagram of a display device applied to a color plasma display, which is a third embodiment of the display device according to the present invention, is shown in FIG. In FIG. 5, a multiplexing circuit 11 is provided in the control signal generating circuit 1C, and a multilevel signal is generated from the multiplexing circuit 11 and output to the signal line 30C. The multiplexing circuit 11 is a circuit that multiplexes binary signals obtained from the image data 10 to obtain a multilevel signal, and its details are shown in one embodiment in the circuit diagram of FIG. In the multiplexing circuit 11 shown in FIG. 6, the currents of the constant current sources 1111 and 1121 having different current values I1 and I2 provided in the bidirectional current output circuits 111 and 112 are obtained from the image data 10. The multi-value signal is transmitted to the address electrode drive circuit by flowing the electronic switch circuit 1112 controlled by the binary signal from the electronic switch circuit 1112 through the signal lines 34C and 35C via the 1115, 1122 and 1125. At that time, the electronic switch circuits 1112 and 1113 are simultaneously opened and closed, the electronic switch circuits 1114 and 1115 are simultaneously opened and closed, and the combination of the electronic switch circuits is controlled to be alternately opened and closed. Similarly, the electronic switch circuits 1122 and 1123 are controlled to open and close simultaneously, the electronic switch circuits 1124 and 1125 open and close simultaneously, and the combination of the electronic switch circuits is controlled to open and close alternately. By these controls, four-level differential multilevel signals 36 and 37 as shown in FIG. 4 are transmitted to the address electrode drive circuit 2C via the signal lines 34C and 35C. The termination resistor 22 provided at the input of the address electrode drive circuit 2C is added to suppress signal reflection at the signal lines 34C and 35C so that the signal waveform is not distorted even when the signal line length is long. Yes. Therefore, it is desirable that the resistance value of the termination resistor 22 is a value close to the characteristic impedance Rc of the signal line 30. It can also be inserted in series with the input of the address electrode drive circuit 2C. Further, in FIG. 6, a power supply 113 is connected to the bidirectional current output circuit via the power supply terminal 114, but the bidirectional current output circuits 111 and 112 are connected to each other through current sources having different current values. The power terminal 114 may be connected. Similarly, although the ground is connected to the bidirectional current output circuit via the low voltage side terminal 115, the terminals of the constant current sources 1111 and 1121 may be short-circuited to be eliminated. Further, a low potential point other than the ground can be connected to the low voltage side terminal 115 as long as it is a reference point having a constant potential.

図６に示されている多重化回路１１の変形として、図７に示されているＭＯＳＦＥＴを使用した多重化回路１１Ｄにつき説明する。図７には、図６に示した回路図の電子スイッチ回路部分をＭＯＳＦＥＴ回路に換えた具体的な回路を示している。画像データ１０から得られた２値信号ｖｉ１が信号源１１３７からバッファ１１３６に入力されると、電子スイッチであるｎチャネルＭＯＳＦＥＴ１１３２と１１３３どうしは同時に開閉し、それらと交互にｐチャネルＭＯＳＦＥＴ１１３４と１１３５どうしも同時に開閉する。同様にして、ｎチャネルＭＯＳＦＥＴ１１４２と１１４３どうしとｐチャネルＭＯＳＦＥＴ１１４４と１１４５どうしも２値信号ｖｉ２に制御されて同時に開閉する。図示したように簡単な回路構成によって多重化回路は実現できる。 As a modification of the multiplexing circuit 11 shown in FIG. 6, a multiplexing circuit 11D using the MOSFET shown in FIG. 7 will be described. FIG. 7 shows a specific circuit in which the electronic switch circuit portion of the circuit diagram shown in FIG. 6 is replaced with a MOSFET circuit. When the binary signal vi1 obtained from the image data 10 is input from the signal source 1137 to the buffer 1136, the n-channel MOSFETs 1132 and 1133, which are electronic switches, are simultaneously opened and closed, and the p-channel MOSFETs 1134 and 1135 are alternately switched between them. Open and close at the same time. Similarly, the n-channel MOSFETs 1142 and 1143 and the p-channel MOSFETs 1144 and 1145 are controlled by the binary signal vi2 and are simultaneously opened and closed. As shown in the figure, the multiplexing circuit can be realized with a simple circuit configuration.

次に、図３及び図５に図示されている本発明の第２及び第３実施例中の信号変換回路２０Ｂと２０Ｃにつき具体例を説明する。図８は、図３及び図５中の信号変換回路２０Ｂと２０Ｃに適用できる信号変換回路２０Ｄの回路図を示す。図８に示す信号変換回路２０Ｄの内部には信号線３４Ｄと３５Ｄを介して入力された４値の多値信号の信号レベルを検出するために、３レベルのしきい値をもつ比較回路２０１から２０３が設けられている。比較回路２０２はＭＯＳＦＥＴ２０２２と２０２３から成る差動対に信号が入力されているので、信号線３４Ｄの電位が信号線３５Ｄの電位よりも高い時に出力線２０６の電圧がハイレベルとなり、低い時にローレベルになる。比較回路２０１においては、差動対の一方であるＭＯＳＦＥＴ２０１２がＭＯＳＦＥＴ２０１４のダイオード接続を介して、もう一方のＭＯＳＦＥＴ２０１３に接続されているので、信号線３４Ｄの電位が信号線３５Ｄの電位よりもＭＯＳＦＥＴ２０１４のゲート・ソース間電圧分以上に高い時に出力線２０５の電圧がハイレベルとなり、それよりも低い時にローレベルになる。同様にして比較回路２０３においては、信号線３４Ｄの電位が信号線３５Ｄの電位よりもＭＯＳＦＥＴ２０３４のゲート・ソース間電圧分以上に低い時に出力線２０７の電圧がローレベルとなり、それよりも高い時にハイレベルになる。ダイオード接続されたＭＯＳＦＥＴのゲート・ソース間電圧は、素子のしきい値電圧を調整したり共通ソース電流値Ｉｓを加減することによって調節できる。各比較回路の出力回路となっているＭＯＳＦＥＴ２０１５と２０１６、２０２５と２０２６、２０３５と２０３６からなるカレントミラー回路によって、出力線２０５から２０７にはハイ・ローの大きな電圧信号やシンク・ソース方向の電流値Ｉｓの電流信号が得られる。これらの出力を分離再生回路２０４に入力して論理演算することによって、多重化された多値信号の形で伝送されてきた制御信号を分離して再生することができる。また、使用しない信号レベルがある場合などには、必要なしきい値の数に応じて比較回路を削減できることは言うまでもない。 Next, specific examples of the signal conversion circuits 20B and 20C in the second and third embodiments of the present invention shown in FIGS. 3 and 5 will be described. FIG. 8 shows a circuit diagram of a signal conversion circuit 20D applicable to the signal conversion circuits 20B and 20C in FIGS. The signal conversion circuit 20D shown in FIG. 8 includes a comparison circuit 201 having a three-level threshold value for detecting the signal level of the quaternary multilevel signal input via the signal lines 34D and 35D. 203 is provided. Since the signal is input to the differential pair composed of the MOSFETs 2022 and 2023 in the comparison circuit 202, the voltage of the output line 206 becomes high when the potential of the signal line 34D is higher than the potential of the signal line 35D, and low when it is low. become. In the comparison circuit 201, the MOSFET 2012, which is one of the differential pairs, is connected to the other MOSFET 2013 via the diode connection of the MOSFET 2014. Therefore, the potential of the signal line 34D is higher than the potential of the signal line 35D. The voltage of the output line 205 becomes high level when it is higher than the voltage between the sources, and becomes low level when it is lower than that. Similarly, in the comparison circuit 203, when the potential of the signal line 34D is lower than the potential of the signal line 35D by more than the gate-source voltage of the MOSFET 2034, the voltage of the output line 207 becomes low level, and when the potential is higher than that, the high level. Become a level. The gate-source voltage of the diode-connected MOSFET can be adjusted by adjusting the threshold voltage of the element or adjusting the common source current value Is. Due to the current mirror circuit composed of MOSFETs 2015 and 2016, 2025 and 2026, 2035 and 2036 serving as the output circuits of the respective comparison circuits, the output lines 205 to 207 have large high / low voltage signals and current values in the sink / source direction. An Is current signal is obtained. By inputting these outputs to the separation / reproduction circuit 204 and performing a logical operation, the control signals transmitted in the form of multiplexed multi-level signals can be separated and reproduced. Needless to say, when there are unused signal levels, the number of comparison circuits can be reduced according to the number of necessary threshold values.

次に、分離再生回路２０４の具体的回路例について説明する。表１に図７の多重化回路１１Ｄに入力された制御信号Ｖｉ１との信号レベルから信号線３４Ｄと３５Ｄの信号レベルＶ３４とＶ３５、図８中の比較回路２０１から２０３の出力線２０５から２０７の信号ＶｃからＶａ、図８中の分離再生回路２０４の出力信号Ｖｏ１とＶｏ２の関係を示す。表１において多値信号の信号レベルをΔＶ刻みとした。表１より、出力信号Ｖｏ１とＶｏ２は各比較回路の出力を用いた論理式である式１と式２によって表すことができる。これらの論理式を論理回路で構成することによって、図９に示す分離再生回路２０４が得られる。図９に示される分離再生回路２０４において、出力信号線２０８からは信号Ｖｏ２が、信号線２０９からは信号Ｖｏ１が得られる。図９に示される分離再生回路２０４はＮＡＮＤ回路とＮＯＲ回路、ＮＯＴ回路といった素子数の少ない高速回路によって構成できる。また、式１と式２を比較しても明らかなように分離生回路２０４の出力信号線２０９の出力信号Ｖｏ１には信号Ｖａの影響が現れない。論理式で用いている信号に切り替わりがあった際には、それを実現した論理回路においては一般に内部状態の切り替わりに応じて出力信号にハザードと呼ばれるノイズが生じることもある。従って、多値化のために信号を多重化する際には、最も切り替わり頻度の高い信号、例えばクロック信号などで上記の信号Ｖａが切り替わるように回路を設計することで、ハザードによる誤動作の発生の危険性を抑えることができる。また、安全のために切り替わり頻度の高いクロック信号は、シフトレジスタなどで同時に処理されるデータ信号などと一緒には多重化しない方法も可能である。なお、図３以降の図を用いて詳述してきた実施例の説明はいずれも、差動伝送でない方式であっても多値信号を用いた信号伝送方式の全般に適用できることは言うまでもない。 Next, a specific circuit example of the separation / reproduction circuit 204 will be described. Table 1 shows the signal levels V34 and V35 of the signal lines 34D and 35D from the signal level of the control signal Vi1 input to the multiplexing circuit 11D of FIG. 7, and the output lines 205 to 207 of the comparison circuits 201 to 203 in FIG. The relationship between the signals Vc to Va and the output signals Vo1 and Vo2 of the separation / reproduction circuit 204 in FIG. 8 is shown. In Table 1, the signal level of the multi-level signal is set in increments of ΔV. From Table 1, the output signals Vo1 and Vo2 can be expressed by equations 1 and 2, which are logical expressions using the outputs of the respective comparison circuits. By constructing these logical expressions with logic circuits, a separation / reproduction circuit 204 shown in FIG. 9 is obtained. In the separation / reproduction circuit 204 shown in FIG. 9, a signal Vo 2 is obtained from the output signal line 208 and a signal Vo 1 is obtained from the signal line 209. The separation / reproduction circuit 204 shown in FIG. 9 can be constituted by a high-speed circuit with a small number of elements such as a NAND circuit, a NOR circuit, and a NOT circuit. Further, as apparent from the comparison between Expression 1 and Expression 2, the influence of the signal Va does not appear in the output signal Vo1 of the output signal line 209 of the separation circuit 204. When a signal used in a logical expression is switched, in a logic circuit that realizes the switching, noise called a hazard may be generated in the output signal in accordance with the switching of the internal state. Therefore, when signals are multiplexed for multi-leveling, a circuit is designed so that the signal Va is switched by a signal having the highest switching frequency, for example, a clock signal. Risk can be reduced. For safety, a method of not multiplexing a clock signal that is frequently switched with a data signal that is simultaneously processed by a shift register or the like is also possible. Needless to say, any of the descriptions of the embodiments described in detail with reference to FIG. 3 and subsequent drawings can be applied to all signal transmission systems using multilevel signals even if the system is not differential transmission.

次に、１対の信号線を用いてさらに信号の多重度を高めることができる本発明に係る表示装置の第４実施例について説明する。この第４実施例における多値信号の波形の例を図１０に示す。図１０に示す多値信号の信号波形３６Ｅと３７Ｅには、レベル１からレベル４の差動信号成分に加えて、図１０中に３８で示される信号波形の同相信号成分が含まれている。図１０に示す信号波形３６Ｅと３７Ｅを用いることにより、前述の図４に示した信号波形と同等の信号ダイナミックレンジの中で差動信号に同相信号を多重して、さらなる信号線数の削減を可能とすることができる。また、同相信号を多値信号にして、なおいっそうの多重化を深めることもできる。ただし、同相信号には差動信号ほどに電磁放射の抑制効果が期待できないため、同相伝送は信号振幅や周波数帯域を必要以上に大きくしないですむ低速信号の伝送に適している。逆に、差動信号レベルを抑えたり零にして同相信号のみで信号伝送をして、装置の電磁妨害の抑制性能を検証することもできる。また、多重化回路１１における同相信号の多重化は容易に実現できる。例えば、信号線３０に電子スイッチ回路を介して接続する電流源の数を増やしたり、図６の電源端子１１４に相当する回路部分の電圧を上げ下げすることで回路設計できることなどは、当業者であれば容易に考えられるものである。 Next, a description will be given of a fourth embodiment of the display device according to the present invention, which can further increase the multiplicity of signals using a pair of signal lines. An example of the waveform of the multilevel signal in the fourth embodiment is shown in FIG. The signal waveforms 36E and 37E of the multilevel signal shown in FIG. 10 include the in-phase signal component of the signal waveform indicated by 38 in FIG. 10 in addition to the differential signal components of level 1 to level 4. . By using the signal waveforms 36E and 37E shown in FIG. 10, the in-phase signal is multiplexed on the differential signal within the signal dynamic range equivalent to the signal waveform shown in FIG. 4, and the number of signal lines is further reduced. Can be made possible. Further, the in-phase signal can be converted into a multi-level signal to further deepen the multiplexing. However, since an in-phase signal cannot be expected to suppress electromagnetic radiation as much as a differential signal, in-phase transmission is suitable for transmission of a low-speed signal that does not require an unnecessarily large signal amplitude or frequency band. Conversely, the differential signal level can be suppressed or zero, and signal transmission can be performed using only the in-phase signal to verify the electromagnetic interference suppression performance of the apparatus. Further, multiplexing of the in-phase signal in the multiplexing circuit 11 can be easily realized. For example, those skilled in the art can design a circuit by increasing the number of current sources connected to the signal line 30 via an electronic switch circuit or by increasing or decreasing the voltage of a circuit portion corresponding to the power supply terminal 114 in FIG. Is easily conceivable.

さらに、本第４実施例での信号変換回路２０Ｆにおいて同相信号を受信する場合の実施例を図１１の回路図に示す。図１１において信号線３４Ｄと３５Ｄの平均電圧として現れる同相信号を抵抗値Ｒａの抵抗２００４と２００５からなる分圧回路によって検出する。この検出電圧をＭＯＳＦＥＴ２００６と２００７からなるインバータで増幅して後段のロジック回路２００８と分離再生回路２０４に送ることによって、信号線２０１０から駆動電圧発生回路２１に必要な制御信号を得ている。図１１中の２０１、２０２、２０３,２０８，２０９は図８中の比較回路２０１，２０２，２０３、出力信号線２０８，２０９と同一構成で同一作用を行うので記載を簡略化するため説明を省略する。 Further, an embodiment in the case of receiving an in-phase signal in the signal conversion circuit 20F in the fourth embodiment is shown in the circuit diagram of FIG. In FIG. 11, an in-phase signal appearing as an average voltage of the signal lines 34D and 35D is detected by a voltage dividing circuit including resistors 2004 and 2005 having a resistance value Ra. A control signal necessary for the drive voltage generation circuit 21 is obtained from the signal line 2010 by amplifying the detection voltage by an inverter composed of MOSFETs 2006 and 2007 and sending it to the logic circuit 2008 and the separation / reproduction circuit 204 in the subsequent stage. Since 201, 202, 203, 208, and 209 in FIG. 11 perform the same operation with the same configuration as the comparison circuits 201, 202, and 203 and the output signal lines 208 and 209 in FIG. To do.

次に、時間領域においても多重度を高めることができる本発明に係る表示装置の第５実施例につき説明する。この第５実施例による信号波形の例を図１２に示す。図１２では１対の信号線の信号波形３７Ｆと３８Ｆを示しており、同期信号を決まったタイミングで挿入することによってデータ１からデータ３の３種のデータを時分割多重して単一の信号経路で伝送できる。図１２には１対の信号線による差動信号伝送の場合の例を示したが、同相信号にも時分割多重することもできるし、１本の信号線による不平衡伝送の場合にも適用できることは言うまでもない。時分割多重信号から元のデータを分離再生する際には一般に、データ信号に同期したクロック信号を用いてデータをシフトレジスタなどの記憶回路に保持する。その際に必要なクロック信号の発生方法に関する具体例を以下に説明する。ＰＬＬ（Phase Lock Loop）回路を用いたクロック信号の発生回路のブロック図を図１３に示す。図１３において、図１２に示したような多重信号から同期分離回路２０８１によって同期信号のみを取り出した後、ＰＬＬ回路によって同期信号に同期した上にデータ信号の分割周期に合わせた一定倍の周波数をもつクロック信号を発生させている。このクロック信号に合わせてデータをシフトレジスタなどに保持し、データに基づいて電極駆動電圧を発生させる。同期信号の波形は図１２に示したように一定周期で固定されたレベルの波形になっているので、分離は容易である。ＰＬＬ回路は内部に電圧制御発振回路とその発振周波数を一定比で下げるカウンタ回路を備えており、カウンタ出力と上記の同期信号を位相比較回路で比較して同期させることによって、データ信号に同期したクロック信号が得られる。 Next, a description will be given of a fifth embodiment of the display device according to the present invention which can increase the multiplicity even in the time domain. An example of a signal waveform according to the fifth embodiment is shown in FIG. FIG. 12 shows signal waveforms 37F and 38F of a pair of signal lines. By inserting a synchronization signal at a fixed timing, three types of data 1 to 3 are time-division multiplexed and a single signal is obtained. It can be transmitted by route. FIG. 12 shows an example in the case of differential signal transmission using a pair of signal lines. However, in-phase signals can also be time-division multiplexed, and even in the case of unbalanced transmission using a single signal line. Needless to say, it can be applied. When separating and reproducing original data from a time division multiplexed signal, generally, data is held in a storage circuit such as a shift register using a clock signal synchronized with the data signal. A specific example relating to a method for generating a clock signal required in that case will be described below. A block diagram of a clock signal generation circuit using a PLL (Phase Lock Loop) circuit is shown in FIG. In FIG. 13, after extracting only the synchronization signal from the multiplexed signal as shown in FIG. 12 by the synchronization separation circuit 2081, the PLL circuit synchronizes with the synchronization signal and sets a frequency that is a fixed multiple according to the division period of the data signal. The clock signal is generated. Data is held in a shift register or the like in accordance with this clock signal, and an electrode drive voltage is generated based on the data. Since the waveform of the synchronization signal is a waveform having a level fixed at a constant period as shown in FIG. 12, separation is easy. The PLL circuit includes a voltage-controlled oscillation circuit and a counter circuit that lowers the oscillation frequency at a constant ratio. The PLL circuit is synchronized with the data signal by comparing the counter output with the synchronization signal by the phase comparison circuit. A clock signal is obtained.

クロック信号を得るためのもう一つの具体的ブロックを図１４のブロック図に示す。図１４では、同期信号を多重した信号をデータ信号や同期信号の周波数に共振させる共振回路を備えた同期再生回路２０８５に加えることによってクロック信号を発生させている。１４図中の共振回路は、インダクタンスＬｒと容量ＣｒのＬＣ並列共振回路によって構成されており、この方式のクロック信号発生回路は信号通信回路において多用されている。また、図１２に示す信号波形においては同期信号がデータ信号に挿入されていたが、一つの信号経路ではデータ信号のみを時分割多重して、別の信号経路を介してデータと同期したクロック信号や同期信号を伝送することも可能である。 Another specific block for obtaining the clock signal is shown in the block diagram of FIG. In FIG. 14, a clock signal is generated by adding a signal obtained by multiplexing the synchronization signal to a synchronous reproduction circuit 2085 having a resonance circuit that resonates with the frequency of the data signal or the synchronization signal. The resonance circuit in FIG. 14 is composed of an LC parallel resonance circuit of inductance Lr and capacitance Cr, and this type of clock signal generation circuit is frequently used in signal communication circuits. In the signal waveform shown in FIG. 12, the synchronization signal is inserted into the data signal. However, only one data signal is time-division multiplexed in one signal path, and the clock signal is synchronized with the data through another signal path. It is also possible to transmit a synchronization signal.

次に、さらなる高速伝送とコスト削減のために、信号を電流伝送すると共に終端抵抗を排除可能とした信号変換回路の実施例について説明する。終端抵抗なしに信号電流を入力できる信号変換回路２０Ｇの具体例を図１５の回路図に示す。図１５においては、信号電流の向きに応じてＭＯＳＦＥＴ２０５１から２０５４のうちの２素子のソース端子に信号電流が流れて、出力信号線２０６６と２０６７に反転伝送される。入力のＭＯＳＦＥＴ２０５１から２０５４はゲート接地の形で用いられているため、信号変換回路２０Ｇの入力端子のインピーダンスを低くして電流入力効率を向上することができる。ただし、実際には信号線３４Ｇと３５Ｇにおける信号反射を抑えるべく、ＭＯＳＦＥＴ２０５１から２０５４のソースインピーダンス（ＭＯＳＦＥＴの相互コンダクタンスｇｍの逆数となる）は信号線の特性インピーダンスＲｃに近い値になるように素子設計する。信号を電流形式とすることによって、信号線３４Ｇと３５Ｇの寄生容量の電圧充電による伝送遅延が抑えられて高速な信号伝送が可能となる。ＭＯＳＦＥＴ２０５１から２０５４のソースに入力された信号電流は、必要に応じて電流増幅も可能なカレントミラー回路を構成するＭＯＳＦＥＴ２０５５から２０６２を経て出力線２０６６と２０６７へ導かれる。後段の比較回路や分離再生回路が電圧信号を必要とする場合には、図示した回路のままで電源２０６５の電圧をフルスゥィングする電圧信号が得られる。比較回路や分離再生回路については前述回路が使用できるので記載の簡略化のために説明を省略する。 Next, an embodiment of a signal conversion circuit capable of transmitting a signal as a current and eliminating a terminating resistor for further high-speed transmission and cost reduction will be described. A specific example of a signal conversion circuit 20G that can input a signal current without a terminating resistor is shown in the circuit diagram of FIG. In FIG. 15, the signal current flows through the source terminals of two elements of the MOSFETs 2051 to 2054 in accordance with the direction of the signal current, and is inverted and transmitted to the output signal lines 2066 and 2067. Since the input MOSFETs 2051 to 2054 are used in the form of gate grounding, the impedance of the input terminal of the signal conversion circuit 20G can be lowered to improve the current input efficiency. However, in practice, in order to suppress signal reflection in the signal lines 34G and 35G, the element design is such that the source impedance of the MOSFETs 2051 to 2054 (which is the reciprocal of the mutual conductance gm of the MOSFET) is close to the characteristic impedance Rc of the signal line. To do. By making the signal into a current format, transmission delay due to voltage charging of the parasitic capacitances of the signal lines 34G and 35G is suppressed, and high-speed signal transmission is possible. The signal current input to the sources of the MOSFETs 2051 to 2054 is guided to the output lines 2066 and 2067 via the MOSFETs 2055 to 2062 that constitute a current mirror circuit that can also amplify the current if necessary. When the comparison circuit or separation / reproduction circuit in the subsequent stage requires a voltage signal, a voltage signal for full-swinging the voltage of the power source 2065 can be obtained with the circuit shown in the figure. Since the above-described circuits can be used for the comparison circuit and the separation / reproduction circuit, the description thereof is omitted for the sake of simplicity.

最後に、終端抵抗も集積化して信号変換回路ＩＣに取り込むことで、さらなるコスト削減を可能とした具体的実施例である回路について図１６と図１７と共に説明する。集積化した信号変換回路２０Ｈの回路図を図１６に示す。図中の終端抵抗２２１は信号変換回路２０の内部に集積化されており、本実施例の回路を用いることによって、表示装置が高精細化されて信号線３４Ｈと３５Ｈの線数が激増した場合においても、外部抵抗とその実装に要するコストを大幅に削減できる。同様にして、さらにコスト削減効果を向上した実施例を図１７の回路図に示す。図１７においては、信号変換回路２０Ｉの中に集積化する終端抵抗をダイオード接続されたＭＯＳＦＥＴ２２２と２２３の並列回路に置き換えている。その際、信号の極性に応じて交互に導通するＭＯＳＦＥＴ２２２と２２３のそれぞれのソース・ドレイン間インピーダンス（素子の相互コンダクタンスｇｍの逆数になる）を、信号線の特性インピーダンスＲｃに近い値になるように素子設計する。集積化した場合のチップ面積が抵抗に比べて極めて小さいＭＯＳＦＥＴを用いて終端抵抗を置き換えることによって、信号変換回路２０Ｉのチップ面積の増加とコストアップを極力抑えることができる。また、ＭＯＳＦＥＴ２２２と２２３は、同様にインピーダンスを制御可能なダイオードやバイポーラトランジスタなどの集積化可能な任意の半導体素子に置き換えることも当然に可能である。 Finally, a circuit which is a specific embodiment that can further reduce the cost by integrating the termination resistor into the signal conversion circuit IC will be described with reference to FIGS. A circuit diagram of the integrated signal conversion circuit 20H is shown in FIG. The terminating resistor 221 in the figure is integrated in the signal conversion circuit 20, and when the circuit of this embodiment is used and the display device is made high definition, the number of signal lines 34H and 35H increases drastically. However, the external resistor and the cost required for mounting it can be greatly reduced. Similarly, an embodiment in which the cost reduction effect is further improved is shown in the circuit diagram of FIG. In FIG. 17, the termination resistor integrated in the signal conversion circuit 20I is replaced with a diode-connected parallel circuit of MOSFETs 222 and 223. At this time, the source-drain impedances of MOSFETs 222 and 223 that are alternately turned on in accordance with the polarity of the signal (reciprocal of the mutual conductance gm of the element) are set to values close to the characteristic impedance Rc of the signal line. Design the device. By replacing the termination resistor by using a MOSFET whose chip area when integrated is extremely small compared to the resistor, it is possible to suppress the increase in the chip area and the cost increase of the signal conversion circuit 20I as much as possible. The MOSFETs 222 and 223 can be replaced by any semiconductor element that can be integrated, such as a diode or a bipolar transistor, which can similarly control the impedance.

前述のごとく本発明をプラズマディスプレイに適用した場合の実施例について詳述したが、本発明はＬＣＤ、ＳＥＤ、有機ＥＬディスプレイなどの信号線数を削減したり信号レベルを低減したり平衡伝送を用いることによって発生する電磁妨害を抑制しコスト低減を必要とする表示装置の全般に適用可能であることは当然に言うまでもない。その際、表示パネルが電流によって駆動されている有機ＥＬディスプレイなどの場合には、前述した駆動電圧発生回路が駆動電流発生回路に置き換えられることも当然に言うまでもない。また、説明した信号伝送回路は、必要に応じて電圧や電流の向きを変えて素子の極性を変えることが可能であることも当然に言うまでもない。さらには、回路に用いた素子もＭＯＳＦＥＴに限らず、バイポーラトランジスタや接合型ＦＥＴやＩＧＢＴなど任意の能動素子や集積回路に置き換えられることも当然に言うまでもない。特に、本発明は信号線の線数の増加が著しい大画面高精細表示装置に適用される機会が多いため、実施形態も集積回路になることが多い。 As described above, the embodiment in which the present invention is applied to a plasma display has been described in detail. However, the present invention reduces the number of signal lines, reduces the signal level, and uses balanced transmission in LCDs, SEDs, and organic EL displays. Needless to say, the present invention can be applied to all display devices that suppress the electromagnetic interference caused by the above and require cost reduction. In this case, it goes without saying that in the case of an organic EL display or the like in which the display panel is driven by current, the drive voltage generation circuit described above is replaced with a drive current generation circuit. In addition, it goes without saying that the signal transmission circuit described can change the polarity of the element by changing the direction of voltage or current as necessary. Furthermore, it goes without saying that the elements used in the circuit are not limited to MOSFETs, but can be replaced with arbitrary active elements such as bipolar transistors, junction FETs, and IGBTs, and integrated circuits. In particular, since the present invention is often applied to a large-screen high-definition display device in which the number of signal lines is remarkably increased, the embodiments are often integrated circuits.

本発明に係る表示装置の第１の実施例を示すブロック図である。It is a block diagram which shows the 1st Example of the display apparatus which concerns on this invention. 本発明の第１の実施例における信号を示す波形図である。It is a wave form diagram which shows the signal in the 1st Example of this invention. 本発明に係る表示装置の第２の実施例を示すブロック図である。It is a block diagram which shows the 2nd Example of the display apparatus which concerns on this invention. 本発明の第２の実施例における信号を示す波形図である。It is a wave form diagram which shows the signal in the 2nd Example of this invention. 本発明に係る表示装置の第３の実施例を示すブロック図である。It is a block diagram which shows the 3rd Example of the display apparatus which concerns on this invention. 本発明の第３実施例に使用されている多重化回路の回路図である。It is a circuit diagram of the multiplexing circuit used for 3rd Example of this invention. 本発明の第３実施例に使用されている多重化回路の第２の回路図である。It is a 2nd circuit diagram of the multiplexing circuit used for 3rd Example of this invention. 本発明の実施例で使用される信号変換回路の回路図である。It is a circuit diagram of the signal conversion circuit used in the Example of this invention. 本発明の実施例で使用される分離再生回路の回路図である。It is a circuit diagram of the separation reproduction circuit used in the embodiment of the present invention. 本発明の第４の実施例における信号を示す波形図である。It is a wave form diagram which shows the signal in the 4th Example of this invention. 本発明の実施例で使用される信号変換回路の第２の回路図である。It is a 2nd circuit diagram of the signal converter circuit used in the Example of this invention. 本発明の第５の実施例における信号を示す波形図である。It is a wave form diagram which shows the signal in the 5th Example of this invention. 本発明の実施例で使用されるクロック信号発生回路のブロック図である。It is a block diagram of a clock signal generation circuit used in an embodiment of the present invention. 本発明の実施例で使用されるクロック信号発生回路の第２のブロック図である。It is a 2nd block diagram of the clock signal generation circuit used in the Example of this invention. 本発明の実施例で使用される信号変換回路の第３の回路図である。It is a 3rd circuit diagram of the signal converter circuit used in the Example of this invention. 本発明の実施例で使用される信号変換回路の第４の回路図である。It is a 4th circuit diagram of the signal converter circuit used in the Example of this invention. 本発明の実施例で使用される信号変換回路の第５の回路図である。It is a 5th circuit diagram of the signal converter circuit used in the Example of this invention. 従来の表示装置を示すブロック図である。It is a block diagram which shows the conventional display apparatus.

Explanation of symbols

１，１Ａ，１Ｂ，１Ｃ制御信号発生回路
２，２Ａ，２Ｂ，２Ｃ，２Ｄアドレス電極駆動回路
３，３０，３０Ｂ，３４，３４Ｃ，３４Ｄ，３４Ｇ，３４Ｈ，３４Ｉ，３５，３５Ｃ，３５Ｄ，３５Ｇ，３５Ｈ，３５Ｉ信号線
４表示パネル
５スキャン電極駆動回路
６サステイン電極駆動回路
１１，１１Ｄ多重化回路
２０，２０Ｂ，２０Ｃ，２０Ｄ，２０Ｆ，２０Ｇ，２０Ｈ，２０Ｉ信号変換回路
２２，２２１終端抵抗
３３，３６，３６Ｅ，３６Ｆ，３７，３７Ｅ，３７Ｆ，３８信号波形
１１１，１１２双方向電流出力回路
２０１，２０２，２０３比較回路
２０４分離再生回路
２０８２ＰＬＬ
２０８５同期再生回路 1, 1A, 1B, 1C Control signal generating circuit 2, 2A, 2B, 2C, 2D Address electrode drive circuit 3, 30, 30B, 34, 34C, 34D, 34G, 34H, 34I, 35, 35C, 35D, 35G, 35H, 35I Signal line 4 Display panel 5 Scan electrode drive circuit 6 Sustain electrode drive circuit 11, 11D Multiplexing circuits 20, 20B, 20C, 20D, 20F, 20G, 20H, 20I Signal conversion circuits 22, 221 Termination resistors 33, 36 , 36E, 36F, 37, 37E, 37F, 38 Signal waveform 111, 112 Bidirectional current output circuit 201, 202, 203 Comparison circuit 204 Separate reproduction circuit 2082 PLL
2085 Synchronous playback circuit

Claims

A display unit for displaying an image, a drive circuit unit for driving the display unit, a control signal generation circuit unit for generating a control signal for the drive circuit unit from image data, the drive circuit unit, and the control signal generation circuit unit And the control signal generation circuit unit generates a multi-value signal having three or more signal levels as the control signal, and passes through the plurality of wirings. A display device that transmits the signal to the drive circuit unit.

2. The display device according to claim 1, wherein among the generated control signals, the clock signal is divided from the data signal and multiplexed to obtain the multilevel signal.

The display device according to claim 1, wherein the drive circuit unit includes a wiring termination resistor made of an element that can be integrated.

2. The display device according to claim 1, wherein a wiring termination resistance is eliminated by using an input portion of the drive circuit portion as a current input circuit.

A display unit for displaying an image, a drive circuit unit for driving the display unit, a control signal generation circuit unit for generating a control signal for the drive circuit unit from image data, the drive circuit unit, and the control signal generation circuit unit And the control signal generation circuit unit generates a differential multilevel signal having three or more signal levels as the control signal, and the plurality of wirings. A display device that transmits the signal to the drive circuit unit via a display.

6. The display device according to claim 5, wherein the drive circuit unit drives the display unit using a pulse voltage.

6. The display device according to claim 5, wherein among the generated control signals, the clock signal is divided from the data signal and multiplexed to obtain the multilevel signal.

6. The display device according to claim 5, wherein the control signal generation circuit unit includes a plurality of current sources having different sizes, and controls and synthesizes the directions of the currents based on image data. A display device characterized by generating

6. The display device according to claim 5, wherein the drive circuit section includes a comparison circuit having a number less than or equal to one less than the number of signal levels, and an input terminal of each comparison circuit is connected to the wiring. Display device.

6. The display device according to claim 5, wherein the control signal generation circuit unit first generates a plurality of binary control signals based on image data, and multiplexes the binary control signals to multiplex the multiple control signals. A value signal is generated and transmitted to the driving circuit unit via the wiring, and the driving circuit unit displays the binary control signal by separating and reproducing the multi-level signal from the input multi-level signal. A display device characterized by obtaining a driving signal of a part.

11. The display device according to claim 10, wherein the control signal generation circuit unit generates a 2 ⁿ level multilevel signal by multiplexing n types of the binary control signals. apparatus.

The display device according to claim 10, wherein when the signals are multiplexed in the control signal generation circuit unit, a signal path that does not cause a hazard in the first signal in the separation reproduction of the drive circuit unit, A display device, wherein the second signal is multiplexed.

13. The display device according to claim 12, wherein the first signal is a data signal, and the second signal is a clock signal.

11. The display device according to claim 10, wherein when the signals are multiplexed in the control signal generation circuit unit, signals that may cause a hazard in separation reproduction of the drive circuit unit are divided and multiplexed. A display device.

6. The display device according to claim 5, wherein an in-phase signal is used as a signal passing through the plurality of wirings.

The display device according to claim 15, wherein an in-phase multi-value signal is used as a signal passing through the plurality of wirings.

6. The display device according to claim 5, wherein a control signal time-division multiplexed is generated from the control signal generation circuit unit.

18. The display device according to claim 17, wherein a signal for separating and reproducing a signal multiplexed on a signal path different from the control signal time-division multiplexed is transmitted from the control signal generation circuit unit. .

18. The display device according to claim 17, wherein a synchronization signal is inserted into the control signal time-division multiplexed from the control signal generation circuit unit.

20. The display device according to claim 19, wherein the drive circuit unit includes a PLL circuit that generates a signal synchronized with the synchronization signal.

20. The display device according to claim 19, wherein the drive circuit unit includes a synchronous reproduction circuit that generates a signal synchronized with the synchronization signal.

6. The display device according to claim 5, wherein the drive circuit unit is provided with a wiring termination resistor made of an element that can be integrated.

6. The display device according to claim 5, wherein a wiring terminal resistance is eliminated by using an input portion of the drive circuit portion as a current input circuit.