JP2008216169A - 半導体装置 - Google Patents

Abstract

【課題】通常回路の動作中の任意のタイミングにおける電源電圧の値を容易に検出できる半導体装置を提供する。
【解決手段】半導体装置１０ａは、通常回路１１と同一の電源に接続された電圧変動検出回路１２ａを備えている。電圧変動検出回路１２ａは、反転増幅器１３ａ、反転増幅器１３ａの入出力間に接続されたスイッチ素子１４および反転増幅器１３ａの入力に接続された容量素子１５を含む。通常回路１１を動作状態に設定し、かつスイッチ素子１４をオン状態にした後、任意のタイミングでスイッチ素子１４をオフ状態にし、容量素子１５にスイッチ素子がオフ状態になった時の電源電圧Ｖｃ０に対応する電荷を蓄積する。通常回路１１を停止状態にした後、電源の電位ＶＤＤを任意の値に設定し、電源電圧Ｖｃの値と容量素子１５によって保持された電圧値Ｖｃ０を反転増幅器１３ａで比較する。
【選択図】図１

Description

本発明は、半導体チップ内で発生する電源電圧の変動を検出する電圧変動検出回路を備えた半導体装置に関する。

ＬＳＩ等の半導体チップの動作中に電源電圧の変動が生じ、一定の電圧を下回ると、入出力インターフェース回路等の動作に不具合が生じる可能性がある。大幅な電源電圧の低下が生ずる原因としては、半導体チップの設計に問題があり、局所的に大電流が流れて電圧が低下する場合や、パッケージング時に電源端子と半導体チップの端子を結ぶワイヤーの一部が外れて電源電圧が設計した値以上に低下する場合が挙げられる。

半導体チップ内部での電源電圧の変動を調べることは、半導体チップの設計に問題がないかどうかを確認し、またワイヤー外れ等による動作の不具合を解析する上で必要となる。現状、半導体チップ内の電源電圧の変動を検出する際には、半導体チップを特殊な装置で加工して回路部分を露出させて、配線部分に針を立て、かつ特殊な測定装置を用いて行っている。

しかし、この検出方法では、半導体チップの加工に時間がかかり、また加工や電圧測定のために高価な装置が必要となり、半導体装置の開発期間や開発費用が増大する原因となっている。更に、上記検出方法では、半導体チップに加工を施すため、サンプルとして使用した半導体チップを使用できなくなる問題点がある。

以上のような状況に鑑み、特殊な装置を用いることなく、半導体チップ内部の動作状態における電源電圧の変動を検出でき、しかも半導体チップの開発コストや製造コストの増加を最小限に留め、サンプルとして使用した半導体チップの再利用が可能な装置が要望されている。

上記要望に応えるため、簡単な回路で構成された電圧変動検出装置を組み込んだ半導体装置が提案されている（特許文献１参照）。

図２１に、特許文献１に記載された半導体装置５０の構成を示す。半導体装置５０は通常回路５１と電圧変動検出装置５２で構成されている。電圧変動検出装置５２は、通常回路５１に電力を供給する電源の電位ＶＤＤと接地電位ＶＳＳとの間に接続された反転増幅器５３と、リセット端子が反転増幅器５３の出力に接続されたラッチ回路５４を含む。

なお、通常回路５１は、半導体装置５０に含まれる回路のうち通常動作時に使用される回路であり、検査時のみに使用される部分を除いた回路を意味する。また外部の電源の電位はＶＤＤで表し、通常回路５１の電源電圧はＶｃで表す。外部電源の電位ＶＤＤは通常一定の値を示すが、電源電圧Ｖｃは普通回路５１の動作に応じて変化する。以後の説明においても同様とする。

通常回路５１の電源電圧Ｖｃを検出する際には、反転増幅器５３の入力側端子５５に図示しない外部電源から基準電圧ＶＤＣを入力する。端子５５に入力された基準電圧ＶＤＣに対し、電源電圧Ｖｃがその値を下回ったときにラッチ回路５４の出力が反転する。従ってラッチ回路５４の出力により、電源電圧Ｖｃが基準電圧ＶＤＣを下回るか否かを検出できる。
米国公開特許第20020196048A1号

上記従来の半導体装置によれば、基準電圧ＶＤＣの値を変えながら電圧の検出を繰り返すことで、通常回路の動作中の電源電圧の変動幅を検出できる。従って、この結果を用いることにより、製品出荷等の際に、動作に不具合が生ずる恐れのある半導体チップを排除できる。

しかし、上記従来の装置は、通常回路の動作中の任意のタイミングにおける電源電圧Ｖｃの値を検出できない、言い換えれば、時間の経過に対する電源電圧の変動を検出できないため、半導体装置の挙動を解析する上で限界がある。

また上述した従来の装置では、基準電圧として端子からアナログ信号を入力させているため、アナログ信号用の配線が必要となる。アナログ信号用の配線は、デジタル信号を取り扱う配線に比べ抵抗値やノイズの影響を受け易いため、それらの点を考慮して設計する必要があり、面積も比較的大きくなる。結果、電圧変動を検出ための配線が半導体チップを設計する上において制約になるという問題点がある。

本発明は、かかる点に鑑みてなされたもので、通常回路の動作中の任意のタイミングにおける電源電圧の値を容易に検出でき、しかもアナログ信号用の配線や端子を必要としない半導体装置の提供を目的とする。

上記目的を達成するため、本発明に係る半導体装置は、
通常動作時に使用される通常回路と、前記通常回路と同一の電源に接続され、前記電源の電圧の変動を検出する電圧変動検出回路とを備えた半導体装置であって、
前記電圧変動検出回路は、
第１の入力が前記電源に接続された反転増幅器と、
前記反転増幅器の出力と第２の入力との間に接続されたスイッチ素子と、
前記反転増幅器の第２の入力と基準電位との間に接続された第１の容量素子とを備え、かつ前記スイッチ素子のオンとオフのタイミングを任意に調整できることを特徴とする。

本発明に係る半導体装置は、前記反転増幅器の出力結果を任意のタイミングで保持して出力する保持回路を更に備えることが好ましい。なお、前記反転増幅器の出力、もしくは前記反転増幅器の出力と前記保持回路の入力との間に増幅器が接続されていてもよい。

本発明に係る半導体装置において、前記反転増幅器は、前記第１および第２の入力の電圧の比較結果を出力する動作状態と、前記第１および第２の入力の電圧の比較結果を出力しない出力固定状態との切り換えができるものであってもよい。なお前記反転増幅器の出力固定状態は、前記反転増幅器の出力が電源電位と同じ、接地電位と同じ、またはハイインピーダンスのいずれかの状態であることが好ましい。

本発明に係る半導体装置において、前記反転増幅器の第２の入力に第２の容量素子が接続され、前記第２の容量素子のもう一方の端子は接地され、または前記電源以外の基準電位の電源に接続されていてもよい。また前記通常回路および前記電圧変動検出回路のそれぞれに接続され、前記通常回路および前記電圧変動検出回路のいずれかの出力を出力する出力信号切り換え回路を更に備えていてもよい。

本発明に係る半導体装置は、前記反転増幅器の出力がリセット入力に接続されたラッチ回路を更に備えることが好ましい。

また本発明に係る半導体装置は、前記電圧変動検出回路を複数有すると共に、前記複数の電圧変動検出回路の各保持回路はフリップフロップで構成され、前記複数のフリップフロップはそれぞれ直列に接続され、前記複数の電圧変動検出回路の各反転増幅器の出力は前記複数のフリップフロップにより順番に出力端子から出力されるものであってもよい。また前記複数のフリップフロップおよびこれら複数のフリップフロップ間に接続された配線は、前記複数の通常回路の検査のためのフリップフロップおよび配線としても使用されるものであってもよい。また前記複数の電圧変動検知回路の出力を入力とする論理積回路を更に備えるものであってもよい。

次に、上述した半導体装置を用いた本発明に係る第１の半導体装置のテスト方法は、
前記通常回路を動作状態に設定し、かつ前記スイッチ素子をオン状態に設定する第１のステップと、
任意のタイミングで、前記スイッチ素子をオン状態からオフ状態へと変化させる第２のステップと、
任意のタイミングで前記通常回路を動作状態から停止状態へ変化させると共に、前記電源の電位を任意の値に設定し、前記電圧変動検出回路の出力信号を判定する第３のステップとを含むことを特徴とする。

前記本発明に係る第１の半導体装置のテスト方法において、前記第２のステップにおける前記スイッチ素子をオン状態からオフ状態へと変化させるタイミングを所定時間ずらし、かつ前記第３のステップにおける前記電源の電位を所定間隔ずらして、前記第１から前記第３のステップを繰り返して行ってもよい。

また本発明に係る第２の半導体装置のテスト方法は、
前記通常回路を停止状態に設定し、かつ前記スイッチ素子をオン状態に設定し、更に前記ラッチ回路の出力をリセット信号入力時とは異なる出力レベルに設定する第１のステップと、
前記電源の電位を任意の値に設定すると共に、任意のタイミングで前記スイッチ素子をオン状態からオフ状態へと変化させる第２のステップと、
前記通常回路を停止状態から動作状態へと変化させると共に、任意の期間前記通常回路を動作させた後、前記ラッチ回路の出力信号を判定する第３のステップとを含むことを特徴とする。

次に、本発明に係る第１の半導体装置の半導体チップ上への配置方法は、
前記半導体チップの電圧変動シミュレーション解析を実施する第１のステップと、
前記半導体チップの電圧変動シミュレーション解析の結果から、一定以上の電圧変動が発生する場所を特定する第２のステップと、
前記一定以上の電圧変動が発生する場所に、前記電圧変動検出回路を配置する第３のステップとを含むことを特徴とする。

また本発明に係る第２の半導体装置の半導体チップ上への配置方法は、
前記半導体チップの電圧変動シミュレーション解析を実施し、前記半導体チップに配置される回路ブロックのうち一定以上の電圧変動が発生する回路ブロックを明確にする第１のステップと、
前記一定以上の電圧変動が発生する回路ブロックの配置場所を特定する第２のステップと、
前記一定以上の電圧変動が発生する回路ブロックの配置場所に隣接した場所に、前記電圧変動検出回路を配置する第３のステップとを含むことを特徴とする。

また本発明に係る半導体装置のレイアウト方法は、
前記通常回路を構成する論理セルおよび前記電圧変動検出回路を構成する電圧変動検出回路セルを、セル高さ、電源電位位置、接地電位位置、およびウエル領域位置のいずれか１つ以上の仕様を同一にして、前記論理セルと前記電圧変動検出回路セルの隣接配置を可能とすることを特徴とする。

更に、本発明に係るセルライブラリは、前記半導体装置の設計に用いられるセルライブラリであって、前記通常回路を設計するための論理セルと、前記電圧変動検出回路を設計するための電圧変動検出セルとを含むことを特徴とする。

本発明によれば、通常回路の動作中の任意のタイミングにおける電源電圧の値を容易に検出することができるため、半導体装置の動作を解析する上で有効な手段となる。また本発明の半導体装置では、基準電圧の入力が不要であるためアナログ信号用の配線や端子を設ける必要がなく、半導体チップを設計する上での制約が少ない。

以下、本発明の各実施の形態について図面を参照して説明する。なお、以下の各実施の形態において、他の実施の形態と同様の機能を有する構成要素については同一の符号を付して説明を省略する。

（実施の形態１）
図１に本発明の実施の形態１に係る半導体装置の構成を示す。図１に示すように、半導体装置１０ａは、通常回路１１および電圧変動検出回路１２ａで構成されている。

通常回路１１は、半導体装置１０に含まれる回路のうち通常動作時に使用される回路、すなわち検査時にのみ使用される部分を除いた回路であり、半導体装置１０が最終製品に搭載された時に機能する回路である。電圧変動検出回路１２ａは通常回路１１と同一の電源に接続されており、電源電圧Ｖｃを検出する。

電圧変動検出回路１２ａは、反転増幅器１３ａ、スイッチ素子１４および容量素子１５を含む。反転増幅器１３ａは、２つの入力と１つの出力を備え、第１の入力は電源の電位ＶＤＤに接続され、第２の入力は容量素子１５に接続されている。また反転増幅器１３ａの出力と第２の入力との間にスイッチ素子１４が接続されている。容量素子１５は、反転増幅器１３ａの入力と基準電位としての接地電位ＶＳＳとの間に接続されている。なお本実施の形態では、反転増幅器１３ａは１つのＰ型ＭＯＳトランジスタと１つのＮ型ＭＯＳトランジスタで構成されているが、これに限定されるものではない。

スイッチ素子１４のオンとオフのタイミングは、半導体装置１０の外部に設けられ、端子３１に接続された制御手段（図示せず）により任意に調整できる。

次に、電圧変動検出回路１２ａにより電源電圧Ｖｃを検出する際の動作について、図２を参照して説明する。図２は、半導体装置１０ａの電源電圧Ｖｃと時間との関係を示すグラフである。図１に示した電圧変動検出回路１２ａを用いることにより、通常回路１１の動作中の任意のタイミングにおける電源の電位を検出できる。

時刻Ｔａ１に、図示しない制御手段からの制御信号Ｓ３が通常回路１１に入力され、通常回路１１の動作が開始される。この時スイッチ素子１４は、図示しない制御手段からの制御信号Ｓ１によりオン状態にあるため、容量素子１５には電源電圧Ｖｃに対応した電荷が蓄積される。通常回路１１の動作に応じて電源電圧Ｖｃが変動すると、容量素子１５に蓄積される電荷量は、その変動に応じて変化する。この時、容量素子１５の両端の電圧は約１／２Ｖｃとなる。

端子３１に、図示しない制御手段から時刻Ｔａ２のタイミングで制御信号Ｓ１が入力されると、スイッチ素子１４がオン状態からオフ状態へと変化する。容量素子１５には、時刻Ｔａ２の時点での電源電圧Ｖｃに対応した電荷が蓄積され、その後、この電荷が電源電圧Ｖｃに依存せず保存される。

次に、図示しない制御手段からの制御信号Ｓ３に基づき、時刻Ｔａ３のタイミングで、通常回路１１が動作状態から停止状態へと変化する。これに伴って通常回路１１内で消費される電流量および電流の過渡変化は大幅に減少し、通常回路１１の電源電圧Ｖｃは、外部から供給される電源の電位ＶＤＤと同等になる。

次に、図示しない制御手段からの制御信号Ｓ２により、時刻Ｔａ４からＴａ５の期間、電源の電位ＶＤＤを任意の値に設定し、端子３２に出力される電圧変動検出回路１２ａの出力信号を判定する。電圧変動検出回路１２ａは、反転増幅器１３ａの第１の入力側の電圧に対し第２の入力側の電圧、すなわち通常回路１１の電源電圧Ｖｃが低い値になると、出力のプラス／マイナスの符号が反転する。

反転増幅器１３ａの第１の入力側には、時刻Ｔａ２時点での電源電圧Ｖｃ０に対応した電圧（約１／２Ｖｃ０）が保持されている。電源の電位ＶＤＤの値を変化させてＶｃ０を下回る値にすれば、電圧変動検出回路１２ａの出力が反転する。従って、この時の電源の電位ＶＤＤの値をテスタ等で読み取れば、時刻Ｔａ２における電源電圧Ｖｃ０を検出することができる。

前述したように、通常回路１１の動作期間（図２のＰ１）においては、電源電圧Ｖｃは動作状態に応じて変化するが、通常回路１１の停止期間（図２のＰ２）においては、電源電圧Ｖｃは外部から供給された電源の電位ＶＤＤとほぼ同じ値となる。従って、通常回路１１の停止期間Ｐ２において、図中、破線で示すように半導体装置１０の外部より供給される電源の電位ＶＤＤの値を定格の最大値から下げ、反転増幅器１３ａの出力信号が反転する時の電源の電位ＶＤＤの値を読み取ることにより、通常回路１１の動作期間Ｐ１中の時刻Ｔａ２、すなわちスイッチ素子１４がオン状態からオフ状態へと変化した時の電源電圧Ｖｃ０を検出できる。

図３（Ａ）〜（Ｄ）は、スイッチ素子１４がオン状態からオフ状態へと変化する時刻Ｔａを短い期間ΔＴだけずらしながら（Ｔａ６＋ΔＴ＝Ｔａ７、Ｔａ７＋ΔＴ＝Ｔａ８、Ｔａ８＋ΔＴ＝Ｔａ９）、図２で説明した電源電圧Ｖｃの検出動作を繰り返した時の電圧と時間との関係を示す。それぞれの時刻Ｔａ６，Ｔａ７，Ｔａ８，Ｔａ９において、電圧変動検出回路１２ａの出力信号が反転する時の電源電圧ＶＤＤの値Ｖｃ１，Ｖｃ２，Ｖｃ３，Ｖｃ４を読み取ることができる。

このようにして読み取った値を、時間と電圧の２次元の座標に転記すれば、時間の経過に対する電源電圧Ｖｃの変化をグラフ化することができる。従って、時刻Ｔａ１から時刻Ｔａ３までの期間、ΔＴで区切られた全ての時刻において上記の動作を繰り返し行えば、通常回路１１の動作期間Ｐ１中の電源電圧Ｖｃの変化をグラフに表すことができる。

上述した電源電圧の検出方法を半導体装置のテスト方法として採用すれば、通常回路１１の動作期間中の任意のタイミングにおける電源電圧Ｖｃを検出することができる。また時間をずらしながら電圧の検出を連続して行えば、電源電圧の変化をグラフに表すことができる。しかも本実施の形態の電圧検出方法では、半導体装置に物理的な加工を施す必要がないため、検査後、半導体装置を再び使用することができる。

また上述した電圧検出方法では、専用の基準電圧の入力が不要であり、基準となる電圧の入力は、既存の電源配線を用いるため、アナログ電圧入力の配線が不要となる。本実施の形態の半導体装置は半導体チップへの搭載が容易であり、かつ半導体チップへの搭載を効率的に行うことができる。

（実施の形態２）
図４に本発明の実施の形態２に係る半導体装置の構成を示す。図４の半導体装置１０ｂは、電圧変動検出回路１２ａが電圧変動検出回路１２ｂに置き換えられている。電圧変動検出回路１２ｂは、電圧変動検出回路１２ａを構成する反転増幅器１３ａの後段に保持回路１７ａが付加されている。

実施の形態１で説明したように、図１の電圧変動検出回路図１２ａによって通常回路１１の動作期間中の電源電圧の変動をグラフ化することができる。しかし、任意の時刻Ｔａ２における電源電圧Ｖｃを検出するためには、通常回路１１の停止期間Ｐ２の間に電源の電位ＶＤＤを変化させる必要がある。

図１の構成では、容量素子１５にリーク電流が発生するため、容量素子１５の両端で保持される電圧が時間とともに低下する。従って、電源の電位ＶＤＤを変化させるのに時間を要する場合、その間に容量素子１５の両端電圧が低下して、電源電圧Ｖｃの検出に誤差が生じる。リーク電流の値が小さい場合には電源電圧Ｖｃの検出誤差は無視できるが、リーク電流の値が大きい場合には電源電圧Ｖｃの検出結果に対する信頼性が損なわれる。

本実施の形態では、反転増幅器１３ａの後段に保持回路１７ａを付加することで、この問題を解決している。具体的には、通常回路１１の停止期間Ｐ２における電源の電位ＶＤＤを変化させる期間Ｔａ４〜Ｔａ５をスイッチ素子１４がオフ状態になった時点Ｔａ３から一定期間経過後の短い期間に設定し、かつこの期間に保持回路１７ａの端子３３に出力タイミング制御信号Ｓ４を入力し、その時点における反転増幅器１３ａの出力を保持回路１７の出力として保持する。この時、反転増幅器１３ａの出力がプラスの値であれば、保持回路の出力には“１”の値が出力され、反転増幅器の出力がマイナスになった時に保持回路の出力は“０”に変わり、その値を維持する。

スイッチ素子１４をオン状態からオフ状態にする時刻Ｔａ２を固定し、図２に破線で示すように電源の電位ＶＤＤの値を、定格の最大値から低下させながら保持回路１７ａの出力を判定する動作を繰り返す。そして、保持回路１７ａの出力が反転する時の電源の電位ＶＤＤの値を読み取る。通常回路の動作期間Ｐ１の間、時刻Ｔａ２の値をΔＴずらしながら上記の処理を繰り返す。

図５に、通常回路１１の動作期間中の電源電圧Ｖｃの変化（Ａ）と、電圧変動検出回路１２ｂでの判定結果をグラフ化した図（Ｂ）を示す。図５（Ｂ）では保持回路１７ａの出力が反転した電源の電位ＶＤＤの値を＊印で示している。本実施の形態の電圧変動検出回路を用いれば、容量素子１５におけるリーク電流の影響を排除し、電源電圧の変動を高精度で検出し、かつグラフ化できる。

（実施の形態３）
図６に本発明の実施の形態３に係る半導体装置の構成を示す。図６の半導体装置１０ｃは、図１の半導体装置１０ａの電圧変動検出回路１２ａが電圧変動検出回路１２ｃに置き換えられている。電圧変動検出回路１２ｃは、電圧変動検出回路１２ａを構成する反転増幅器１３ａの後段に増幅器１６を接続している。

電圧変動検出回路１２ｃは、図１の構成に比べて電圧変動検出回路の回路規模が増加するが、反転増幅器１３ａの出力電圧が増幅されるため、より微小な電圧を判定できる利点を有する。

（実施の形態４）
図７に本発明の実施の形態４に係る半導体装置の構成を示す。図７の半導体装置１０ｄは、図４の半導体装置１０ｂの電圧変動検出回路１２ｂが電圧変動検出回路１２ｄに置き換えられている。電圧変動検出回路１２ｄは、電圧変動検出回路１２ｂを構成する反転増幅器１３ａと保持回路１７ａの間に増幅器１６が接続されている。

図７の構成によれば、実施の形態３と同様、電圧変動検出回路１２ｄの回路規模は増加するが、より微小な電圧を判定できる。結果、通常回路１１の電源電圧の変動をグラフ化する際の精度を高めることができる。

（実施の形態５）
図８に本発明の実施の形態５に係る半導体装置の構成を示す。図８の半導体装置１０ｅは、図４の半導体装置１０ｂの電圧変動検出回路１２ｂが電圧変動検出回路１２ｅに置き換えられている。電圧変動検出回路１２ｅは、反転増幅器１３ｂの構成が図４の反転増幅器１３ａと相違している。

本実施の形態では、反転増幅器１３ｂを２個のＰ型ＭＯＳトランジスタと２個のＮ型ＭＯＳトランジスタを組み合わせてＮＡＮＤ回路で構成している。また反転増幅器１３ｂには出力固定制御信号Ｓ５の入力端子３４が設けられている。

出力固定制御信号Ｓ５して、図示しない制御手段から端子３４に“ハイ”の信号が入力されと、反転増幅器１３ｂは図４の反転増幅器１３ａと同様の機能を発揮する。これに対し、出力固定制御信号Ｓ５として端子３４に“ロー”の信号が入力されると、反転増幅器１３ｂは反転増幅器としての機能を発揮しない。

従って、端子３４に入力される制御信号Ｓ５の値を変えることにより、電圧変動検出回路１２ｅの機能を発揮させたり、停止させたりすることができる。なお、反転増幅器１３ｂの出力固定状態は、電源の電位と同じ電位だけでなく、接地電位と同じ電位、またはハイインピーダンス状態でも同様の効果が得られる。

（実施の形態６）
図９に本発明の実施の形態６に係る半導体装置の構成を示す。図９の半導体装置１０ｆは、図４の半導体装置１０ｂの電圧変動検出回路１２ｂが電圧変動検出回路１２ｆに置き換えられている。電圧変動検出回路１２ｆは、基準電位ＲＥＦに接続された第２の容量素子１８が付加されている点で電圧変動検出回路１２ｂと相違している。

容量素子１５および容量素子１９はそれぞれ反転増幅器１３ａの第２の入力側に接続されている。容量素子１５の他方の端子は半導体装置の接地電位ＶＳＳに接続されている。これに対し容量素子１９の他方の端子は基準電位ＲＥＦに接続されている。このような構成の電圧変動検出回路１２ｆを採用しても、実施の形態２と同様の効果が得られる。

なお、基準電位としては、半導体装置の内外から供給される基準電位であればよく、半導体装置の接地電位ＶＳＳでも同一の効果が得られる。

（実施の形態７）
図１０に本発明の実施の形態７に係る半導体装置の構成を示す。図１０の半導体装置１０ｇは、出力信号切り替え回路１９が付加されている点で、図４の半導体装置１０ｂと相違している。通常回路１１および電圧変動検出回路１２ｃの出力が出力信号切り替え回路２０に接続されており、通常回路１１および電圧変動検出回路１２ｃのいずれかの出力が兼用出力端子３５に出力される。

本実施の形態では、通常回路１１の動作時に所定の信号が出力される通常動作用の出力端子と、電圧変動検出回路１２ｃの出力結果を出力する出力端子とを兼用しており、検査用出力端子を削減できる。

（実施の形態８）
実施の形態２で説明したように、本発明に係る電圧変動検出回路を用いれば、通常回路１１の動作状態における電源の電圧の変動を精度良く検出できる。また、検出結果に基づいて半導体装置の挙動を解析することにより、不具合が生ずる恐れのない電源電圧の範囲、すなわち許容できる電源電圧の範囲を定めることができる。

半導体装置によっては、製造工程でのばらつきにより電源の電圧が許容電圧範囲を下回るものが生じる。またパッケージに封入する際の不良により、電源端子に接続されたワイヤーの一部が外れ、そのことが原因して電源電圧が許容電圧範囲を下回る場合がある。半導体装置を出荷する際の検査で、このような電源電圧が許容電圧範囲を下回る装置を除外することは、製品の品質を確保する上で重要である。本実施の形態では、このような出荷時の検査に適した電圧変動検出回路を提供する。

図１１に本実施の形態に係る半導体装置の構成を示す。図１１の半導体装置１０ｈは、図１の半導体装置１０ａの電圧変動検出回路１２ａが電圧変動検出回路１２ｇに置き換えられている。電圧変動検出回路１２ｇでは、電圧変動検出回路１２ａの反転増幅器１３ａの後段にラッチ回路２０が付加され、また反転増幅器１３ａの出力がラッチ回路２０のリセット端子に入力される。

次に、電圧変動検出回路１２ｇを用いて電源電圧Ｖｃを測定する際の動作について、図１２を参照して説明する。図１２は、半導体装置１０ｈの電源電圧Ｖｃと時間との関係を示すグラフである。

図２で説明した実施の形態１と異なり、本実施の形態では、当初、通常回路１１は図示しない制御手段からの信号Ｓ３により停止状態にある。同様に、図示しない制御手段からの信号Ｓ１によりスイッチ素子１４はオン状態にある。更に、図示しない制御手段から端子３６に入力される制御信号Ｓ６により、ラッチ回路２０の出力はリセット信号入力時とは異なる出力レベルに設定されている。

停止期間Ｐ２の間、通常回路１１で消費される電流量および過渡変化は大幅に減少するため、外部から供給される電源の電位ＶＤＤと通常回路の電源電圧Ｖｃはほぼ同じ値を示す。図示しない制御手段からの制御信号Ｓ２により、時刻Ｔｂ１からＴｂ２の間、電源の電位ＶＤＤを上述した許容電圧範囲の下限値Ｖｃ５に設定する。容量素子１５には電源電圧Ｖｃ５に対応した電荷が蓄積される。

時刻Ｔｂ１から時刻Ｔｂ２の間のいずれかのタイミングで、図示しない制御手段からの制御信号Ｓ１により、スイッチ素子１４がオン状態からオフ状態へと変化する。容量素子１５には電源電圧Ｖｃ５に対応した電荷が蓄積され、その後、この電荷が電源電圧Ｖｃに依存せず保存される。

次に、時刻Ｔｂ３のタイミングで、図示しない制御手段から通常回路１１に制御信号Ｓ３が入力すると、通常回路１１が停止状態から動作状態へと変化する。任意の期間（Ｐ１）、通常回路１１を動作させた後、ラッチ回路１８から出力される信号を、端子３２に接続された図示しない判定手段で判定する。

通常回路１１の動作期間Ｐ１において、電源電圧Ｖｃが許容電圧値Ｖｃ５より低下した時（図１２では時刻Ｔｂ４）、反転増幅器１３ａの出力が反転してラッチ回路２０がリセットされ、ラッチ回路２０の出力が初期設定された出力と符号（プラス／マイナス）の異なる出力に変化する。

このようにして、通常回路１１の動作期間Ｐ１中に電源電圧Ｖｃが許容電圧Ｖｃ５より低下するか否かを検出することができる。電源電圧Ｖｃが許容電圧Ｖｃ５を下回る半導体装置については、正常な動作を保証できないものとして出荷を停止する等の処置を行う。

本実施の形態で説明した電源電圧の検出方法を半導体装置のテスト方法として採用すれば、許容電圧範囲を下回る半導体装置を短時間に選別できるため、出荷時の検査を効率的に行うことができる。

（実施の形態９）
図１３に本発明の実施の形態９に係る半導体装置の構成を示す。本実施の形態の半導体装置１０ｉは、保持回路１７ｂを介して電圧変動検出回路１２ｈが複数個直列に接続されている。電圧変動検出回路１２ｈの個々の機能は、図４で説明した電圧変動検出回路１２ｂの機能と変わりがない。また反転増幅器１３ｃは反転増幅器１３ａと同様の機能を有し、保持回路１７ｂも保持回路１７ａと同様の機能を有している。

なお、各反転増幅器１３ｃは通常回路１１と共通の電源の電位ＶＤＤに接続されているが、煩雑さを避けるため、通常回路１１および通常回路１１と各反転増幅器１３ｃとを結ぶ配線は省略している。

複数の保持回路１７ｂはスキャンテスト用フリップフロップで構成され、それぞれ直列に接続されている。端子３７からスキャンテスト制御信号Ｓ７が入力されると、各々の反転増幅器１３ｃの出力値すなわち、電圧変動検出回路１２ｈの出力結果が、各々のフリップフロップにて順番に出力端子３２から出力される。

本実施の形態の構成によれば、スキャンテスト用フリップフロップを活用して個々の電圧変動検出回路１２ｈからの検出結果を順番に出力することにより、検査用出力信号配線の本数を削減できる。

（実施の形態１０）
図１４に本発明の実施の形態１０に係る半導体装置の構成を示す。本実施の形態の半導体装置１０ｊは、電圧変動検出回路１２ｉが複数個直列に接続されている。実施の形態９と同様に、電圧変動検出回路１２ｉの個々の機能は、図４で説明した電圧変動検出回路１２ｂの機能と変わりがない。各保持回路１７ｂの間にはランダムロジック４０が接続されている。

保持回路１７ｂを構成するフリップフロップは、通常回路の検査のために使用されるフリップフロップとスキャンテスト用フリップフロップを兼ねており、セレクタ２１により、スキャンテスト回路と電圧変動検出回路との切り替えが行われる。

本実施の形態によれば、通常回路の検査のために使用されているフリップフロップとスキャンテスト用配線を流用することにより、検査専用の回路および信号配線が削減できる。

（実施の形態１１）
図１５に本発明の実施の形態１１に係る半導体装置の構成を示す。本実施の形態に係る半導体装置１０ｋは、電圧変動検出回路１２ｊが複数個並列に接続されている。電圧変動検出回路１２ｉの個々の機能は、図１１で説明した電圧変動検出回路１２ｇの機能と変わりがない。個々の電圧変動検知回路１２ｊの出力が論理積回路２２の入力に接続されており、電圧変動検知回路１２ｊの各々の出力の結果を論理積回路２２の１つの出力のみで判定できる。

本実施の形態によれば、複数の電圧変動検出回路１２ｊからの検出結果を論理積回路２２の１つの結果として出力することにより、出力用信号配線の本数を削減できる。

（実施の形態１２）
図１６を参照して本発明に実施の形態１２に係る半導体装置の半導体チップ上への配置方法について説明する。図１６は半導体チップ２４の電圧変動シミュレーション解析の結果を平面図に表したものであり、変動量によって複数の領域（図では３つ）に分割されている。

最も変動量の大きい領域を領域２５、次に変動量の大きい領域を２６とした場合、
最も変動量の大きい領域２５内に、前述した各実施の形態で説明した電圧変動検出回路のいずれかを配置する。本実施の形態では、実施の形態１に係る電圧変動検出回路１２ａを配置している。

電圧変動検出回路の配置方法として、一般的には等間隔配置やランダム配置が考えられる。あらかじめ、電圧変動シミュレーション解析の結果から、一定以上の電圧変動が発生する場所を特定し、その場所に電圧変動検出回路を配置する方が、電圧変動検出回路の数を削減できる。

なお、本実施の形態の変形例として、半導体チップ２４上へ配置される回路ブロック毎に電圧変動量を明確にし、電圧変動量の大きな回路ブロックの配置場所に隣接した場所に電圧変動検出回路を配置しても同様の効果が得られる。

（実施の形態１３）
図１７を参照して本発明の実施の形態１３に係る半導体装置のレイアウト方法を説明する。図１７に示すように電圧変動検出回路セルと通常論理セルのセル高さ、電源電位の配線位置、接地電位の配線位置、およびウエル領域の位置のいずれか１つ以上の仕様を同一にすることにより、電圧変動検出回路セルと通常論理セルを隣接して配置することが可能となる。

本実施の形態のレイアウト方法を採用すれば、電圧変動検出回路を半導体チップ上に配置する場合でも、特別な配慮は不要で、自動配置配線プログラムによる挿入が可能となる。

（実施の形態１４）
図１８は本発明の実施の形態１４に係る半導体装置の構成を示す図である。本実施の形態では、スイッチ素子１４と容量素子１５の具体的な構成例を示す。

スイッチ素子１４は、Ｐ型ＭＯＳトランジスタ１４１とＰ型ＭＯＳトランジスタ１４２で構成されている。それぞれのトランジスタのゲートは、逆相の信号となるように、Ｐ型ＭＯＳトランジスタ１４１のゲートには２段のインバータ１４３および１４４が接続されている。またＰ型ＭＯＳトランジスタ１４２のゲートには１段のインバータ１４５が接続されている。

Ｐ型ＭＯＳトランジスタ１４２のソースは、反転増幅器１３ｂの入力に接続され、
Ｐ型ＭＯＳトランジスタ１４２のドレインは、反転増幅器１３ｂの出力に接続されている。Ｐ型ＭＯＳトランジスタ１４１のソースは、反転増幅器１３ｂの入力に接続され、Ｐ型ＭＯＳトランジスタ１４１のドレインは、オープン状態である。

上記構成は、スイッチタイミング制御信号Ｓ１のハイレベルとローレベルの変化時に発生するノイズが、容量素子１５に保持される容量値に影響することを低減するためのものである。具体的には、Ｐ型ＭＯＳトランジスタ１４２がスイッチ素子として機能する。Ｐ型ＭＯＳトランジスタ１４１は、スイッチ素子としては機能しないが、
Ｐ型ＭＯＳトランジスタ１４２のゲート電圧が変化することにより生ずるノイズを、
逆相であるＰ型ＭＯＳトランジスタ１４１のゲート電圧の変化で打ち消す働きがある。結果、容量素子１５に保持される容量値の誤差を最小限におさえることができる。

容量素子１５はＮ型ＭＯＳトランジスタ１５１で構成されている。Ｎ型ＭＯＳトランジスタ１５１のゲートは、反転増幅器１３ｂの入力に接続され、Ｎ型ＭＯＳトランジスタ１５１のソースおよびドレインは、接地電位に接続されている。この構成であれば、容量素子のための専用プロセスを用いることなく、容量素子を作ることができる。

（実施の形態１５）
図１９に本発明の実施の形態１５に係る半導体装置の構成を示す。本実施の形態の半導体装置１０ｍは、実施の形態８で説明した半導体装置１０ｈに検査信号発生回路２７と検査結果解析回路２８を追加したものであり、全体として自動検査回路を構成している。

前述した各実施の形態では、半導体装置に入力される制御信号は、半導体装置の外部から供給されたが、本実施の形態では、検査信号発生回路２７から各種の制御信号が供給される。同様に、前述した各実施の形態では、電圧変動検出回路の出力に基づいて、使用者が検査結果の解析を行っていたが、本実施の形態では、検査結果解析回路２８が電圧変動検出回路の出力に基づいて検査結果の解析を行う。

本実施の形態の半導体装置１０ｍの動作について具体的に説明する。検査信号発生回路２７からは、前述した制御信号Ｓ１、Ｓ３およびＳ６が出力され、更に検査結果解析回路２８に対して検査結果の取り込みを指示する信号Ｓ７が出力される。なお本実施の形態では、電源の電位ＶＤＤを制御する制御信号Ｓ２は半導体装置１０ｍの外部から供給されるものとしているが、制御信号Ｓ２も検査信号発生回路２７から供給されるようにしても良い。

検査結果解析回路４２には、電圧変動検出回路１２ｇの出力と、検査結果取り込みの指示信号Ｓ７が入力され、検査結果解析回路４２から判定信号が出力される。実施の形態８で説明したように、通常回路１１の動作中に電源電圧Ｖｃが許容電圧Ｖｃ５を下回った場合、検査結果解析回路４２からＮＧの判定信号が出力され、下回らない場合にはＯＫの判定信号が出力される。

本実施の形態に係る半導体装置では、半導体チップに検査用の回路を追加する必要が生じる。しかし、あらかじめ検査信号発生回路４１に所定のパターンの制御信号を出力するプログラムを記憶しておき、更に検査結果解析回路４２に検査結果の期待値を設定しておけば、検査時には判定信号のみを確認するだけで済む。結果、効率的な検査が実施できる。

（実施の形態１６）
図２０は、本発明に係る半導体装置を設計する際に用いる論理セルのセルライブラリ２９の一例を示した図である。半導体チップの設計はセルライブラリを用いて行うのが一般的であり、用途に応じて、複数のライブラリがデータベースとして準備されている。

データベースであるセルライブラリ２９には、ライブラリＡとライブラリＢの２種類のライブラリが準備されている。それぞれのライブラリに基づいて、セル高さやセル幅など基準に従った設計がなされる。同一ライブラリ内のセルであれば、隣接配置が可能である。論理セルと電圧変動検出セルを、同一ライブラリを用いて設計し隣接配置すれば、図１７で説明したように、電源電位配線および接地電位配線同士を接続できる。

上述した各実施の形態で用いる電圧変動検出回路をライブラリの基準に従い設計し、データベースにあらかじめ格納しておけば、半導体装置の設計時に他の論理セルと同様に使用することができる。結果、自動配置配線プログラムによる自動設計が可能となり、半導体集積回路への効率的な搭載が可能となる。

本発明に係る半導体装置は、ＬＳＩ等の回路規模が大きく、回路の動作を検査するのに時間を要する半導体集積回路に用いて有用である。

本発明の実施の形態１に係る半導体装置の構成を示す回路図 実施の形態１に係る半導体装置を用いた電源電圧の検出方法を説明する図 実施の形態１に係る半導体装置を用いた電源電圧の検出方法を説明する図 本発明の実施の形態２に係る半導体装置の構成を示す回路図 実施の形態２に係る半導体装置を用いた電源電圧の検出方法を説明する図 本発明の実施の形態３に係る半導体装置の構成を示す回路図 本発明の実施の形態４に係る半導体装置の構成を示す回路図 本発明の実施の形態５に係る半導体装置の構成を示す回路図 本発明の実施の形態６に係る半導体装置の構成を示す回路図 本発明の実施の形態７に係る半導体装置の構成を示す回路図 本発明の実施の形態８に係る半導体装置の構成を示す回路図 実施の形態８に係る半導体装置を用いた電源電圧の検出方法を説明する図 本発明の実施の形態９に係る半導体装置の構成を示す回路図 本発明の実施の形態１０に係る半導体装置の構成を示す回路図 本発明の実施の形態１１に係る半導体装置の構成を示す回路図 本発明の実施の形態１２に係る半導体装置の半導体チップ上への配置方法を説明する図 本発明の実施の形態１３に係る半導体装置のレイアウト方法を説明する図 本発明の実施の形態１４に係る半導体装置の構成を示す回路図 本発明の実施の形態１５に係る半導体装置の構成を示す回路図 本発明の実施の形態１６に係る半導体装置のライブラリの構成を示す図 従来の半導体装置の構成を示す回路図

符号の説明

１０ａ〜１０ｍ 半導体装置
１１ 通常回路
１２ａ〜１２ｉ 電圧変動検出回路
１３ａ、１３ｂ 反転増幅器
１４ スイッチ素子
１５、１８ 容量素子
１６ 増幅器
１７ａ、１７ｂ 保持回路
１９ 出力信号切り替え回路
２０ ラッチ回路
２１ セレクタ
２２ ランダムロジック
２３ 論理積回路
２４ 半導体チップ
２７ 検査信号発生回路
２８ 検査結果解析回路
２９ セルライブラリ

Claims (20)

1. 通常動作時に使用される通常回路と、前記通常回路と同一の電源に接続され、前記電源の電圧の変動を検出する電圧変動検出回路とを備えた半導体装置であって、
   前記電圧変動検出回路は、
   第１の入力が前記電源に接続された反転増幅器と、
   前記反転増幅器の出力と第２の入力との間に接続されたスイッチ素子と、
   前記反転増幅器の第２の入力と基準電位との間に接続された第１の容量素子とを備え、かつ前記スイッチ素子のオンとオフのタイミングを任意に調整できることを特徴とする半導体装置。
2. 請求項１に記載の半導体装置であって、前記反転増幅器の出力結果を任意のタイミングで保持して出力する保持回路を更に備えることを特徴とする半導体装置。
3. 請求項１または２に記載の半導体装置であって、前記反転増幅器の出力に増幅器が接続されることを特徴とする半導体装置。
4. 請求項３に記載の半導体装置であって、前記反転増幅器の出力と前記保持回路の入力との間に増幅器が接続されることを特徴とする半導体装置。
5. 請求項１または２に記載の半導体装置であって、前記基準電位は接地電位であることを特徴とする半導体装置。
6. 請求項１または２に記載の半導体装置であって、前記反転増幅器は、前記第１および第２の入力の電圧の比較結果を出力する動作状態と、前記第１および第２の入力の電圧の比較結果を出力しない出力固定状態との切り換えができることを特徴とする半導体装置。
7. 請求項６に記載の半導体装置であって、前記反転増幅器の出力固定状態は、前記反転増幅器の出力が電源電位と同じ、接地電位と同じ、またはハイインピーダンスのいずれかの状態であることを特徴とする半導体装置。
8. 請求項１または２に記載の半導体装置であって、前記反転増幅器の第２の入力に第２の容量素子が接続され、前記第２の容量素子のもう一方の端子は接地され、または前記電源以外の基準電位の電源に接続されることを特徴とする半導体装置。
9. 請求項１または２に記載の半導体装置であって、前記通常回路および前記電圧変動検出回路のそれぞれに接続され、前記通常回路および前記電圧変動検出回路のいずれかの出力を出力する出力信号切り換え回路を更に備えることを特徴とする半導体装置。
10. 請求項１に記載の半導体装置であって、前記反転増幅器の出力がリセット入力に接続されたラッチ回路を更に備えることを特徴とする半導体装置。
11. 請求項２に記載の電圧変動検出回路を複数有する半導体装置であって、前記複数の電圧変動検出回路の各保持回路はフリップフロップで構成され、前記複数のフリップフロップはそれぞれ直列に接続され、前記複数の電圧変動検出回路の各反転増幅器の出力は前記複数のフリップフロップにより順番に出力端子から出力されることを特徴とする半導体装置。
12. 請求項１１に記載の半導体装置であって、前記複数のフリップフロップおよびこれら複数のフリップフロップ間に接続された配線は、前記複数の通常回路の検査のためのフリップフロップおよび配線としても使用されることを特徴とする半導体装置。
13. 請求項１０に記載の電圧変動検出回路を複数有する半導体装置であって、前記複数の電圧変動検知回路の出力を入力とする論理積回路を更に備えることを特徴とする半導体装置。
14. 請求項１または２に記載の半導体装置のテスト方法であって、
    前記通常回路を動作状態に設定し、かつ前記スイッチ素子をオン状態に設定する第１のステップと、
    任意のタイミングで、前記スイッチ素子をオン状態からオフ状態へと変化させる第２のステップと、
    任意のタイミングで前記通常回路を動作状態から停止状態へ変化させると共に、前記電源の電位を任意の値に設定し、前記電圧変動検出回路の出力信号を判定する第３のステップとを含むことを特徴とする半導体装置のテスト方法。
15. 請求項１４に記載の半導体装置のテスト方法であって、
    前記第２のステップにおける前記スイッチ素子をオン状態からオフ状態へと変化させるタイミングを所定時間ずらし、かつ前記第３のステップにおける前記電源の電位を所定間隔ずらして、前記第１から前記第３のステップを繰り返して行うことを特徴とする半導体装置のテスト方法。
16. 請求項１０に記載の半導体装置のテスト方法であって、
    前記通常回路を停止状態に設定し、かつ前記スイッチ素子をオン状態に設定し、更に前記ラッチ回路の出力をリセット信号入力時とは異なる出力レベルに設定する第１のステップと、
    前記電源の電位を任意の値に設定すると共に、任意のタイミングで前記スイッチ素子をオン状態からオフ状態へと変化させる第２のステップと、
    前記通常回路を停止状態から動作状態へと変化させると共に、任意の期間前記通常回路を動作させた後、前記ラッチ回路の出力信号を判定する第３のステップとを含むことを特徴とする半導体装置のテスト方法。
17. 請求項１、２または１０に記載の半導体装置の半導体チップ上への配置方法であって、
    前記半導体チップの電圧変動シミュレーション解析を実施する第１のステップと、
    前記半導体チップの電圧変動シミュレーション解析の結果から、一定以上の電圧変動が発生する場所を特定する第２のステップと、
    前記一定以上の電圧変動が発生する場所に、前記電圧変動検出回路を配置する第３のステップとを含むことを特徴とする半導体装置の半導体チップ上への配置方法。
18. 請求項１、２または１０に記載の半導体装置の半導体チップ上への配置方法であって、
    前記半導体チップの電圧変動シミュレーション解析を実施し、前記半導体チップに配置される回路ブロックのうち一定以上の電圧変動が発生する回路ブロックを明確にする第１のステップと、
    前記一定以上の電圧変動が発生する回路ブロックの配置場所を特定する第２のステップと、
    前記一定以上の電圧変動が発生する回路ブロックの配置場所に隣接した場所に、前記電圧変動検出回路を配置する第３のステップとを含むことを特徴とする半導体装置の半導体チップ上への配置方法。
19. 請求項１、２または１０に記載の半導体装置のレイアウト方法であって、
    前記通常回路を構成する論理セルおよび前記電圧変動検出回路を構成する電圧変動検出回路セルを、セル高さ、電源電位位置、接地電位位置、およびウエル領域位置のいずれか１つ以上の仕様を同一にして、前記論理セルと前記電圧変動検出回路セルの隣接配置を可能とすることを特徴とする半導体装置のレイアウト方法。
20. 請求項１、２または５に記載の半導体装置の設計に用いられるセルライブラリであって、
    前記通常回路を設計するための論理セルと、前記電圧変動検出回路を設計するための電圧変動検出セルとを含むことを特徴とするセルライブラリ。

Images