JP2008209997A - 電流発生器 - Google Patents

電流発生器 Download PDF

Info

Publication number
JP2008209997A
JP2008209997A JP2007043745A JP2007043745A JP2008209997A JP 2008209997 A JP2008209997 A JP 2008209997A JP 2007043745 A JP2007043745 A JP 2007043745A JP 2007043745 A JP2007043745 A JP 2007043745A JP 2008209997 A JP2008209997 A JP 2008209997A
Authority
JP
Japan
Prior art keywords
current
shunt resistor
voltage
shunt
output current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007043745A
Other languages
English (en)
Inventor
Yasuo Sakamaki
康雄 坂巻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2007043745A priority Critical patent/JP2008209997A/ja
Publication of JP2008209997A publication Critical patent/JP2008209997A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Control Of Voltage And Current In General (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

【課題】電流レンジの切り替え時に発生するグリッジを抑制することのできる電流発生器を実現すること。
【解決手段】複数のシャント抵抗RS1〜RS3のうちいずれか一のシャント抵抗RS2から選択的に切り替えられたシャント抵抗RS1の端子電圧を検出する検出回路13と、この検出回路13により検出された端子電圧を帰還する帰還回路14と、この帰還回路14を通じて帰還された端子電圧に基づいて、シャント抵抗RS1に対応するシャント抵抗切り替えスイッチSW03の動作領域を能動領域に遷移させ、シャント抵抗RS1に流れる出力電流Ioをシャント抵抗RS2に流れた出力電流Ioに制御する制御電圧をシャント抵抗切り替えスイッチSW03の制御端子に出力する演算増幅器A2と、を備える。
【選択図】図1

Description

本発明は、電流発生器に関する。
従来から、液晶、バッテリー及び磁性体などの電子材料や、電子部品及び電子回路の基本電気特性を評価するために電流発生器が用いられている。
ここで、図18を参照して、基本的な電流発生器100を説明する。
電流発生器100は、電圧源Viと、演算増幅器A21と、被試験体である負荷DUT(Device Under Test)と、出力端子Hi,Lo、シャント抵抗RSと、を備えて構成される。
電圧源Viは、電流制御信号源である。A21は、高利得の演算増幅器(オペアンプ)である。負荷DUTは、電子部品等の評価対象である。出力端子Hi,Loは、電流を出力する出力端子である。抵抗RSは、出力電流Ioを検出するためのシャント抵抗である。
次に、電流発生器100の回路動作を説明する。先ず、電圧源Viから電圧Viが演算増幅器A21の+入力端子に印加される。演算増幅器(オペアンプ)A21は、Lo端子電圧Voを、Viとほぼ等しくなるようにHi端子電圧を制御する。よって、Vi/RSに相当する出力電流Ioが出力端子から、負荷DUTに出力される。
次に、図19を参照して、電流発生器200を説明する。以下、図18の電流発生器100と同様な部分には同一の符号を付し、その詳細な説明を援用し、異なる部分について説明する。
図19に示す電流発生器200は、シャント抵抗RS1〜RS3と、シャント抵抗切り替えスイッチSW1〜SW3と、を備える。シャント抵抗RS1〜RS3は、それぞれ異なる抵抗値を有する。シャント抵抗切り替えスイッチSW1〜SW3は、シャント抵抗RS1〜RS3を選択するスイッチである。例えば、シャント抵抗RS1を選択する場合、シャント抵抗切り替えスイッチSW1のみが導通する。同様に、シャント抵抗RS2を選択する場合は、シャント抵抗切り替えスイッチSW2のみが導通する。シャント抵抗RS1〜RS3はそれぞれ異なる抵抗値を有するので、より広範囲の出力電流Ioの発生が可能となる。
ここで、電流発生器200を、具体的な数値の例を用いて以下、説明する。図19に示すシャント抵抗RS1は10Ω、シャント抵抗RS2は100Ω、シャント抵抗RS3は1KΩの抵抗値を有する。ここで、出力電流レンジについて、説明する。出力電流レンジとは、出力電流Ioを発生することのできる範囲のことをいい、シャント抵抗RSが有する抵抗値に基づいて定まる。シャント抵抗RS1〜RS3の最大検出電圧を1Vとした場合、RS1の電流レンジは1V/10Ω=100mAレンジとなり、RS2は1V/100Ω=10mAレンジとなり、RS3は1V/1KΩ=1mAレンジとなる。なお、シャント抵抗切り替えスイッチSW1、SW2、SW3のオン抵抗は無視するものとする。
図19の電流発生器200において、出力電流レンジを切り替えて(即ち、シャント抵抗RS1、RS2、RS3を切り替えて)出力電流Ioを発生する場合がある。この場合、シャント抵抗RS1〜RS3の切り替えと同時にシャント抵抗RS1、RS2、RS3に掛かる出力電圧Voの変更がなければ問題はない。例えば、Viが1Vでシャント抵抗RS2(10mAレンジ)を選択し、出力電圧Voが1Vとなり10mAの出力電流Ioが発生しているとする。このとき、シャント抵抗をRS1に切り替えるとする。この場合、シャント抵抗RS1(100mAレンジ)で100mAの出力電流Ioを発生させる場合は、出力電圧Voの値は1Vのまま変更する必要がない。したがって、スイッチSW2からスイッチSW1に高速に切り替え動作をさせれば、出力電流Ioの1mAから10mAに向けて不連続点(グリッジ)が少なく出力電流Ioを発生させることができる。ここで、グリッジとは、出力電流Ioの不連続点である。
また、負荷変動に強くて応答が速く、コンプライアンス電圧を高くできて高精度の定電流が得られる出力可変の電流発生器が知られている(例えば、特許文献1参照)。さらに、出力制御に最も低い電源電圧を選択することにより、電池を不必要に消費することなく、効率の良い出力制御を行うことのできる技術も知られている(例えば、特許文献2参照)。
特開2002−351557号公報 特開平9−160660号公報
しかし、図19の電流発生器200において、出力電流Ioの出力電流レンジを切り替えて(即ち、シャント抵抗RSを切り替えて)、出力電流Ioをそのままの値で発生させたい場合もある。この場合、出力電流Ioは、グリッジを生じてしまう。例えば、図19のシャント抵抗RS2(10mAレンジ)で出力電流Io=10mAの状態から、シャント抵抗RS1(100mAレンジ)に切り替えて、出力電流Io=10mAを発生させるとする。この場合、シャント抵抗RS1(100mAレンジ)に切り替えと同時に、出力電圧Voを1Vの1/10の0.1Vにしなければならない。このとき、演算増幅器A21を、高速に応答すればグリッジが少なくなるが、容量負荷や誘導負荷など多様な負荷に対して、安定な動作をさせるため、高速応答特性にすることが難しい。このため、応答特性を遅くする場合が多く、出力電流やLo端子電圧を変化させたとき、演算増幅器A1の出力電流が変化している過渡応答期間が存在する。よって、この期間に最大で10倍の出力電流Ioが流れることになる。
また、逆にシャント抵抗RS1(100mAレンジ)で出力電流Io=10mAの状態からシャント抵抗RS2(10mAレンジ)に切り替えて、出力電流Io=10mAを発生させたい場合もある。この場合、シャント抵抗RS2(10mAレンジ)に切り替えと同時に、出力電圧Voを0.1Vから1Vにしなければならない。このとき、過渡応答期間に最小で1/10の出力電流Ioが流れることとなる。
図20は、電流発生器200のタイミングチャートを示した図である。図20(A)は、シャント抵抗が10mAレンジで出力電流Io=10mA発生の状態から、シャント抵抗が100mAレンジで出力電流Io=10mAを発生させたときの出力電流Ioのグリッジを示している。図20(B)は、シャント抵抗Rsが100mAレンジで10mA発生の状態から、シャント抵抗10mAレンジで出力電流Io=10mA発生させたときの出力電流Ioのグリッジを示している。図20に示すスイッチSW1,SW2、電圧源Vi、出力電圧Vo、出力電流Ioは、図19のスイッチSW1,SW2、電圧源Vi、出力電圧Vo、出力電流Ioに該当する。
図20に示す出力電流Ioのグリッジは、出力電流Ioが一瞬下がってしまったために生じる負荷の電子回路の誤動作や、ヒステリシス特性を持ったデバイスの特性変化を発生させる。また、過大な出力電流Ioが流れてしまった場合は、負荷のデバイスを破壊する場合もある。
したがって、出力電流Ioの電流レンジの切り替え時に発生するグリッジを抑制することのできる電流発生器を実現する要請があった。
本発明の課題は、電流レンジの切り替え時に発生するグリッジを抑制することのできる電流発生器を実現することである。
上記課題を解決するために、請求項1に記載の発明の電流発生器は、
一定電圧を出力する電圧源と、
出力端が負荷の一端側に接続され、前記電圧源からの一定電圧に基づいて前記負荷に流れる出力電流を制御する演算増幅器と、
前記演算増幅器の出力電流の電流レンジを規定するシャント抵抗、及び当該複数のシャント抵抗と前記負荷の他端とを選択的に接続または切離しする複数の制御端子付半導体素子を含む電流レンジ切替え回路と、
前記複数のシャント抵抗のうちいずれか一のシャント抵抗から選択的に切り替えられた他のシャント抵抗の端子電圧を検出する検出回路と、
この検出回路により検出された端子電圧を帰還する帰還回路と、
この帰還回路を通じて帰還された端子電圧に基づいて、前記他のシャント抵抗に対応する半導体素子の動作領域を能動領域に遷移させ、前記他のシャント抵抗に流れる前記出力電流を前記一のシャント抵抗に流れた出力電流に制御する制御電圧を前記半導体素子の制御端子に出力する制御電圧生成回路と、
を備えることを特徴とする。
請求項2に記載の発明の電流発生器は、
一定電圧を出力する電圧源と、
出力端が負荷の一端側に接続され、前記電圧源からの一定電圧に基づいて前記負荷に流れる出力電流を制御する演算増幅器と、
前記演算増幅器の出力電流の電流レンジを規定するシャント抵抗、及び当該複数のシャント抵抗と前記負荷の他端とを選択的に接続または切離しする複数の制御端子付半導体素子を含む電流レンジ切替え回路と、
前記複数のシャント抵抗のうちいずれか一のシャント抵抗から他のシャント抵抗に選択的に切り替えられたとき、当該一のシャント抵抗の端子電圧を検出する検出回路と、
この検出回路により検出された端子電圧を帰還する帰還回路と、
この帰還回路を通じて帰還された端子電圧に基づいて、前記一のシャント抵抗に対応する半導体素子の動作領域を能動領域に遷移させ、前記一のシャント抵抗に流れる前記出力電流を前記他のシャント抵抗に流れる出力電流に制御する制御電圧を前記半導体素子の制御端子に出力する制御電圧生成回路と、
を備えることを特徴とする。
請求項3に記載の発明は、請求項1又は2に記載の電流発生器において、
前記帰還回路は、
前記出力電流の両極性電流を片方極性に変換する絶対値回路を備えることを特徴とする。
請求項4に記載の発明の電流発生器は、請求項1から3のいずれか一項に記載の電流発生器において、
前記半導体素子は、FETであることを特徴とする。
請求項1,2に記載の発明によれば、電流レンジの切り替えに伴うシャント抵抗の端子電圧を検出し、その検出電圧を負帰還させて半導体素子の動作領域を定電流制御要素として動作させることが可能となり、したがって電流レンジ切り替えに伴って発生するグリッジを抑制することができる。
請求項3に記載の発明によれば、絶対値回路により、両極性の出力電流発生に対応することができる。これにより、片極性制御の半導体素子を用いて、出力電流が+にも−にも発生することができる。
請求項4に記載の発明によれば、半導体素子は、FETとすることができる。
(第1の実施の形態)
以下、添付図面を参照して本発明に係る第1の実施の形態を詳細に説明する。ただし、発明の範囲は、図示例に限定されない。
図1及び図2を参照して本発明に係る第1の実施の形態を説明する。図1に本実施の形態の電流発生器10を示す。図2に電流発生器10におけるタイミングチャートを示す。
先ず、図1を参照して本実施の形態の電流発生器10を説明する。電流発生器10は、出力電流Ioの出力電流レンジが切り替わった時に発生するグリッジを抑制する。図1に示す電流発生器10は、電圧源Viと、演算増幅器A1と、被試験体である負荷DUTと、出力端子Hi,Lo、DAC(Digital analog converter)11と、制御電圧生成回路としての演算増幅器A2と、電流レンジ切り替え回路12と、を備えて構成される。また、電流レンジ切り替え回路12は、バッファアンプA3,A4と、半導体素子としてのシャント抵抗切り替えスイッチSW01〜SW03と、定電流帰還切り替えスイッチSW04〜SW12と、シャント抵抗検出電圧選択スイッチSW13〜SW15と、負帰還回路切り替えスイッチSW17,18と、シャント抵抗RS1〜RS3と、を備えて構成される。
電圧源Viは、演算増幅器A1を制御するための制御信号電圧である。
演算増幅器A1は、高利得の演算増幅器(オペアンプ)である。演算増幅器A1は、−入力端子電圧が、+入力端子電圧Viとほぼ等しくなるようにHi端子電圧を制御する。もし、Vsに電流検出電圧が印加された場合は、Vi/RS(選択されたシャント抵抗
)相当の電流制御になり、Lo端子電圧が印加された場合は、Lo端子電圧をViになるように電圧制御される。この選択の切り替えは、SW17,SW18で行う。ここで、過渡応答期間とは、出力電流Ioの出力電流レンジを切り替えるときに、出力電圧Vo及び出力電流Ioが変化する状態(過渡状態)の期間をいう。過渡期間の例を、図2の出力電圧Vo及び出力電流Ioの波形に示す。
負荷DUTは、電子部品等の測定対象である。DAC11は、演算増幅器A1の+入力端子に接続され、レンジ変更時の出力電流を制御する制御電圧Vcを供給する。出力端子Hi,Loは、出力端子で出力電流Ioを供給する。
シャント抵抗切り替えスイッチSW01〜SW03は、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)で構成される。シャント抵抗切り替えスイッチSW01〜SW03は、シャント抵抗RS1〜RS3と負荷DUTの他端とを選択的に接続または切離しする。シャント抵抗切り替えスイッチSW01〜SW03のゲート電極には+Von、−Voff及び定電流帰還切り替えスイッチSW04〜SW12が接続されている。ここで、+Vonは、シャント抵抗切り替えスイッチSW01〜SW03を十分導通状態(ON状態)にする電圧である。また、−Voffは、シャント抵抗切り替えスイッチSW01〜SW03をOFF状態にする電圧である。また、シャント抵抗切り替えスイッチSW01〜SW03のオン抵抗は無視するものとする。なお、シャント抵抗切り替えスイッチSW01〜SW03の動作領域は、スイッチ領域(不活性領域)から能動領域に遷移するが、以下、説明を簡単にするためシャント抵抗切り替えスイッチSW01〜SW03は、スイッチと表現する。
スイッチ制御切り替えスイッチSW04〜SW12は、シャント抵抗切り替えスイッチSW01〜SW03を制御するための、切り替えスイッチである。
シャント抵抗検出電圧選択スイッチSW13〜SW15は、シャント抵抗RS1〜RS3の検出電圧選択切り替えスイッチであり、A4は、そのバッファアンプである。ここで、シャント抵抗の検出電圧とは、シャント抵抗の両端に発生する電圧のことをいう。
SW17〜SW18は、帰還回路切り替えスイッチであり、A3はそのバッファアンプである。SW18が選択されたときは、A1−DUT−シャント抵抗−A3の負帰還回路が形成され、出力電流Ioを制御する。SW17が選択されたときは、A1−DUT−Lo端子−A3の負帰還回路が形成され、Lo端子電圧を制御することになる。
演算増幅器A2は、出力電流Ioを制御するための高速の演算増幅器(オペアンプ)である。電流レンジ切り替え時の過渡期に、A1に代わって出力電流を制御する。A2が出力電流制御を行うときは、SW13〜SW15を制御する電流レンジの検出電圧を選択し、A2の出力と、制御するシャント抵抗切り替えスイッチSW01〜SW03のゲートに接続させるように、SW04〜SW12を選択する。これにより、シャント抵抗−バッファアンプA4−演算増幅器A2−シャント抵抗切り替えスイッチの負帰還回路が形成されて、A2は出力電流Ioを制御する。
DAC11は、SW01〜SW03を電流制御するときの、制御電圧を発生させるDACである。演算増幅器A2は、DAC11の出力電圧とシャント抵抗検出電圧が等しくなるように、シャント抵抗切り替えスイッチのゲート電圧を制御する。
RS1〜RS3は、出力電流Ioを検出するためのシャント抵抗である。図1に示すシャント抵抗RS1は10Ω、シャント抵抗RS2は100Ω、シャント抵抗RS3は1kΩの抵抗値を有する。最大検出電圧を1Vとした場合、シャント抵抗RS1における電流レンジは100mAとする。また、シャント抵抗RS2は10mAレンジ、シャント抵抗RS3は1mAレンジとする。
次に、図1及び図2を参照して、出力電流Ioが一定のまま、電流レンジが異なる電流レンジに切り替えられた際の電流発生器10の動作について説明する。先ず、図1及び図2(A)を参照して、電流レンジを小さい電流レンジ(シャント抵抗RS2)から大きい電流レンジ(シャント抵抗RS1)に切り替える場合について説明する。以下、シャント抵抗RS2(10mAレンジ)で出力電流Io=10mAが発生していたとき、シャント抵抗RS1(100mAレンジ)に切り替えて出力電流Io=10mAを検出する場合について説明する。
初期状態として、10mAレンジ10mA発生状態を説明する。
先ず、シャント抵抗RS2を選択するため、SW04〜SW12の設定を、SW06、SW07、SW12をON状態にして、その他はOFF状態にする。これにより、SW01及びSW03のゲートに−Voffが印加され遮断状態になり、SW02のゲートには、+Vonが印加され導通状態になり、RS2が選択される。
また、シャント抵抗検出電圧切り替えスイッチSW13〜SW15の設定を、SW14のみON状態にする。これによりシャント抵抗RS2の検出電圧が選択され、帰還回路切り替えスイッチSW17〜SW18のうち、SW18をON状態にすることで、A1にRS2の検出電圧を印加することができる。
この状態で、Viを+1Vにすると、RS2に+1Vが印加されるように、A1が制御されるので、Hi−Lo間のDUTに10mAを発生することができる。
次に、100mAレンジ10mA発生状態に切り替える過程を説明する。
先ず、DAC11の出力電圧を10mA×10Ω=0.1Vに設定する。次に、SW18からSW17に切り替える。これにより、A1は、Lo端子電圧を1Vになるように制御される。
また、SW02を遮断状態にするため、SW07:ON→OFF、SW09:OFF→ONにし、SW03を制御状態にするため、SW12:ON→OFF、SW11:OFF→ONにする。シャント抵抗検出電圧切り替えスイッチSW13〜SW15のうち、SW15を選択する。すると、SW11−SW03−RS1−SW15−A4−A2の負帰還回路を形成され、A2は、DAC11の出力電圧とシャント抵抗検出電圧と等しくなるように、SW03のゲート電圧を制御する。すなわち、0.1V/10Ω=10mAの出力電流制御状態となる。
ここで、Viを+1V→0.1Vに変化させると、A1によりLo端子電圧を+1V→0.1Vに変化するが、A2が出力電流を保持しているので、出力電流は変わらない。
Lo端子電圧が安定したところで、SW17:ON→OFF、SW18:OFF→ONにして、A1を出力電流制御にする。また、SW11:ON→OFF、SW10:OFF→ONにして、SW03を導通状態にする。そして、出力電流Ioが一定のまま、シャント抵抗RS2からシャント抵抗RS1に切り替わり、動作は終了する。
次に、図1及び図2(B)を参照して、出力電流Ioが一定のまま、電流レンジを、大きい電流レンジ(シャント抵抗RS1)から小さい電流レンジ(シャント抵抗RS2)に切り替える場合について説明する。以下、シャント抵抗RS1(100mAレンジ)で出力電流Io=10mAが発生していたとき、シャント抵抗RS2(10mAレンジ)に切り替えて出力電流Io=10mAを検出する場合について説明する。
初期状態として、100mAレンジ10mA発生状態を説明する。
先ず、シャント抵抗RS1を選択するため、SW04〜SW12の設定を、SW06、SW09、SW10をON状態にして、その他はOFF状態にする。これにより、SW02及びSW03のゲートに−Voffが印加され遮断状態になり、SW03のゲートには、+Vonが印加され導通状態になり、RS1が選択される。
また、シャント抵抗検出電圧切り替えスイッチSW13〜SW15の設定を、SW15のみON状態にする。これによりシャント抵抗RS1の検出電圧が選択され、帰還回路切り替えスイッチSW17〜SW18のうち、SW18をON状態にすることで、A1にRS1の検出電圧を印加することができる。
ここで、電圧源Viから供給される電圧Viを0.1Vに設定すると図1に示した演算増幅器A1によりシャント抵抗検出電圧が0.1Vに制御される。よって、出力電流Io=10mAの電流が発生する。
次に、10mA発生状態のまま、100mAレンジ→10mAレンジに切り替える過程を説明する。
先ず、DAC11の出力電圧を10mA×10Ω=0.1Vに設定する。
次に、SW18からSW17に切り替える。これにより、A1は、Lo端子電圧を1Vになるように制御される。
また、SW10:ON→OFF、SW11:OFF→ONにして、SW03を制御状態にする。すると、SW11−SW03−RS1−SW15−A4−A2の負帰還回路が形成され、A2は、DAC11の出力電圧とシャント抵抗検出電圧と等しくなるように、SW03のゲート電圧を制御する。すなわち、0.1V/10Ω=10mAの出力電流制御状態になる。
ここで、Viを0.1V→+1Vに変化させると、A1によりLo端子電圧を+0.1V→1Vに変化するが、A2が出力電流を保持しているので、出力電流は変わらない。
Lo端子電圧が+1Vに安定したところで、SW17:ON→OFF、SW18:OFF→ONにして、A1を出力電流制御にする。また、SW11:ON→OFF、SW12:OFF→ONにして、SW03を遮断状態にし、SW09:ON→OFF、SW07:OFF→ONにして、SW02を導通状態にする。また、シャント抵抗検出電圧選択スイッチをSW15→SW14に切り替える。
そして、出力電流Ioが一定のまま、シャント抵抗RS1からシャント抵抗RS2に切り替わり、動作は終了する。
以上、本実施の形態によれば、シャント抵抗RS2からシャント抵抗RS1(又は、シャント抵抗RS1からシャント抵抗RS2)の切り替えに伴うシャント抵抗RS1の端子電圧を検出し、その検出電圧を負帰還させてシャント抵抗切り替えスイッチSW03の動作領域を定電流制御要素として動作させることが可能となり、したがって電流レンジ切り替えに伴って発生するグリッジを抑制することができる。また、シャント抵抗切り替えスイッチSW01〜SW03としてFETを用いることができる。
(第1の実施の形態の変形例)
図3を参照して本発明に係る第1の実施の形態の変形例を説明する。図3に示す電流発生器10Aは、図1に示す電流発生器10の変形例に該当する。以下、第1の実施の形態と同様な部分には同一の符号を付し、その詳細な説明を援用し、異なる部分について説明する。
絶対値回路11Aは、両極性のシャント抵抗検出電圧を絶対値をとり、片極性に変換する回路である。これにより、MOSFETを電流制御素子として使用した場合、両極性の出力電流を制御することができる。
図1の実施形態では、SW01〜SW03にMOSFETを使用しているため、マイナスの出力電流時に制御されない。これは、MOSFETが片極性で制御されるため、プラスの出力電流時は、電流増加→電流抑制の負帰還制御になるが、マイナスの出力電流時は、電流増加→電流増加になり正帰還制御になり、SWは導通状態が遮断状態のどちらかになる。
以上、本実施の形態によれば、絶対値回路11Aにより、電流切り替え時のSW01〜SW03の電流制御状態において、両極性の出力電流Ioを制御することが可能となる。
(第2の実施の形態)
図4〜図8を参照して、本発明に係る第2の実施の形態を説明する。図4〜図6に電流レンジを小さい電流レンジから大きい電流レンジに切り替えた場合の回路遷移図を示す。図7及び図8に電流レンジを大きい電流レンジから小さい電流レンジに切り替えた場合の回路遷移図を示す。尚、第1の実施の形態と同様な部分には同一の符号を付し、その詳細な説明を援用し、異なる部分について以下、説明する。
先ず、図4を参照して、電流発生器2を説明する。図4に示す電流発生器2は、DAC1と、DAC2と、定電流制御切り替えスイッチSW07Aと、定電流制御切り替えスイッチSW10Aと、演算増幅器A21と、演算増幅器A22と、定電圧ダイオードクリップ回路D1、D2と、絶対値回路ABSと、抵抗R51〜R56と、シャント抵抗切り替えスイッチSW02,SW03と、を備えて構成される。
DAC1、DAC2は、デジタル信号をアナログ信号に変換する。定電流制御切り替えスイッチSW07Aは、図1の定電流制御切り替えスイッチSW07〜SW09に該当する。定電流制御切り替えスイッチSW10Aは、図1の定電流制御切り替えスイッチSW10〜12に該当する。SW02のON及びOFF制御はディジタル信号D01のレベルで行う。SW07AをONした場合は、ディジタル信号D01が、H(+5V)レベルの時は、A21の出力はD1で振幅制限された−電圧になりSW02をOFFにする。ディジタル信号D01が、L(0V)レベルの時は、A21の出力はD1で振幅制限された+電圧になりSW02をONにする。SW07AをOFFにした場合は、ディジタル信号D01のレベルに関わらず、SW02Aは出力電流制御状態になる。演算増幅器A21、A22は、図1の演算増幅器A2に該当する。定電圧ダイオードクリップ回路D1、D2は、それぞれ演算増幅器A21、A22の出力電圧の振幅を制限する。絶対値回路ABSは、図3の絶対値回路11Aに該当する。抵抗R51〜R56はそれぞれ異なる抵抗値を有する。
シャント抵抗切り替えスイッチSW02,SW03は、図1のシャント抵抗切り替えスイッチSW01〜SW03に該当する。シャント抵抗切り替えスイッチSW02,SW03は、ゲート、ドレイン、ソース端子を有するMOSFET(Metal Oxide Semiconductor Field Effect Transistor)で構成される。シャント抵抗切り替えスイッチSW02,SW03は、シャント抵抗RS1,RS2とコモンとを選択的に接続または切離しする。
次に、図4〜図6を参照して、出力電流Ioが一定のまま、電流レンジを、小さい電流レンジ(シャント抵抗RS2)から大きい電流レンジ(シャント抵抗RS1)に切り替えた場合の電流発生器2の動作を説明する。先ず、図4について説明する。予め、図4のDAC1から4Vが出力されるように設定されているとする。また、DAC2から−0.2Vの電圧が出力されるように設定されているとする。また、シャント抵抗切り替えスイッチSW13:ON、シャント抵抗切り替えスイッチSW14:OFF、負帰還回路切り替えスイッチSW17:OFF、負帰還回路切り替えスイッチSW18:ONの状態であるとする。このとき、A1は、RS2の両端電圧を制御する回路になり、出力電流Io=4V×(抵抗R52/抵抗R51)/シャント抵抗RS2=4V×(1Ω/2Ω)/100Ω=20mAとなる電流制御を行う。
上記の状態から、図5に示すように、シャント抵抗切り替えスイッチSW13:ON→OFF及びSW14:OFF→ONにして、検出シャント抵抗検出電圧をRS2からRS1に切り替える。定電流制御切り替えスイッチB:D02:L→H及びSW10A:ON→OFFにして、SW02を遮断状態に、SW03を制御状態にする。これにより、A22−SW03−RS1−A4−絶対値回路ABSの負帰還回路が形成され、A22は、DAC2の出力電圧の絶対値とRS1の両端電圧の絶対値が等しくなるように、SW03のゲート電圧が制御され、0.2V/10Ω=20mAの定電流制御がされる。また、負帰還回路切り替えスイッチSW17:OFF→ON及びSW18:ON→OFFにして、A1をLo端子電圧制御状態にする。これにより、Lo端子電圧は、−(+4V×−(R52/R51))=−(+4V×−(1kΩ/2kΩ))=+2Vとなる。これにより、A1は、Lo端子電圧を制御する演算増幅器になり、A22は、出力電流を制御する演算増幅器になる。そして、DAC1の出力を+4V→+0.4Vに変化させる。すると、Lo端子電圧も、+2V→+0.2Vに変化するが、出力電流はA22で制御されているため、出力電流に変化はない。
Lo端子電圧が、+0.2Vに安定したところで、図6に示すように、定電流制御切り替えスイッチD03をLレベルにしてSW10A:OFF→ONにして、SW03を導通状態にする。また、負帰還回路切り替えスイッチSW17:ON→OFF及びSW18:OFF→ONにして、A1を出力電流制御状態にする。これにより、出力電流は、−(+0.4V×−(R52/R51))/RS1=−(0.4V×−(1kΩ/2kΩ))/10Ω=+20mAとなる。これにより、A1は出力電流を制御する演算増幅器になり、A22はSW03を導通状態にする演算増幅器になる。
上記の状態から、図7に示すように、負帰還回路切り替えスイッチSW17:OFF→ON及びSW18:ON→OFFにして、A1をLo端子電圧制御状態にする。また、定電流制御切り替えスイッチD02をHにしてSW07A:ON及びSW10A:ON→OFFによりSW03を制御状態に、SW02を遮断状態にする。これにより、A22はA22→SW03→RS1→A4→絶対値回路ABSの負帰還回路が形成され、DAC2の出力電圧の絶対値とRS1の両端電圧の絶対値が等しくなるように、SW03のゲート電圧が制御され、0.2V/10Ω=20mAの定電流制御がされる。そして、DAC1の出力を+0.4V→+4Vに変化させる。すると、Lo端子電圧も、+0.2V→+2Vに変化するが、出力電流はA22で制御されているため、出力電流に変化はない。
Lo端子電圧が、+2Vに安定したところで、図8に示すように、シャント抵抗切り替えスイッチSW07A:ONのままD02をH→L及びD03をHにしてSW10A:OFF→ONにして、SW03を遮断状態にし、SW02を導通状態にする。また、負帰還回路切り替えスイッチSW17:ON→OFF及びSW18:OFF→ONにして、A1を出力電流を制御する状態にする。これにより、出力電流は、−(+4V×−(R52/R51))/RS2=(+4V×−(1kΩ/2kΩ))/100Ω=+20mAとなる。
これにより、A1は出力電流を制御する演算増幅器になり、A22は、SW03を遮断状態にする演算増幅器になる。
以上、本実施の形態によれば、シャント抵抗RS2からシャント抵抗RS1(又はシャント抵抗RS1からシャント抵抗RS2)の切り替えに伴うシャント抵抗RS1の端子電圧を検出し、その検出電圧を負帰還させてシャント抵抗切り替えスイッチSW03の動作領域を定電流制御要素として動作させることが可能となり、したがって電流レンジ切り替えに伴って発生するグリッジを抑制することができる。また、演算増幅器A22は、選択的に切り替えられたシャント抵抗の端子電圧とDAC2により供給された電圧との和と、コモンCOMの電圧と、が同じになるようにシャント抵抗切り替えスイッチSW03の動作領域を能動領域に遷移させ、シャント抵抗RS1に流れる出力電流Io=20mAをシャント抵抗RS2に流れた出力電流Io=20mA(又は、シャント抵抗RS2に流れる出力電流Io=20mA)に制御するゲート電圧をシャント抵抗切り替えスイッチSW03のゲート端子に出力することができる。
(第3の実施の形態)
図9〜図17を参照して、本発明に係る第3の実施の形態を説明する。図9〜図13に小さい電流レンジから大きい電流レンジに切り替えた場合の回路遷移図を示す。図14〜図17に大きい電流レンジから小さい電流レンジに切り替えた場合の回路遷移図を示す。尚、第1の実施の形態と同様な部分には同一の符号を付し、その詳細な説明を援用し、異なる部分について以下、説明する。
先ず、図9を参照して、電流発生器3を説明する。図9に示す電流発生器3は、定電流制御切り替えスイッチBと、定電流制御切り替えスイッチCと、演算増幅器A21と、演算増幅器A22と、定電圧ダイオードクリップ回路D1、D2と、絶対値回路ABS、−1/2ABSと、抵抗R51〜R56と、シャント抵抗切り替えスイッチSW02,SW03と、サンプルホールド回路Sと、を備えて構成される。また、サンプルホールド回路Sは、スイッチSW20、SW21、SW31、SW41、SW51と、演算増幅器A7、A8、A9と、コンデンサCと、を備えて構成される。
定電流制御切り替えスイッチBは、図2の定電流制御切り替えスイッチSW07〜SW09に該当する。定電流制御切り替えスイッチCは、図2の定電流制御還切り替えスイッチSW10〜12に該当する。演算増幅器A21、A22は、図2の演算増幅器A2に該当する。定電圧ダイオードクリップ回路D1、D2は、それぞれ演算増幅器A21、A22に印加される電圧の振幅を制御する。絶対値回路ABS、−1/2ABSは、図4の絶対値回路A11に該当する。抵抗R51〜R56はそれぞれ異なる抵抗値を有する。サンプルホールド回路Sは、DACから出力される電圧値をホールドする。
シャント抵抗切り替えスイッチSW02,SW03は、図1のシャント抵抗切り替えスイッチSW01〜SW03に該当する。シャント抵抗切り替えスイッチSW02,SW03は、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)で構成される。シャント抵抗切り替えスイッチSW02,SW03は、シャント抵抗RS1,RS2とコモンとを選択的に接続または切離しする。
次に、図9〜図13を参照して、出力電流Ioが一定で、小さい電流レンジ(シャント抵抗RS2)から大きい電流レンジ(シャント抵抗RS1)に切り替えた場合の電流発生器3の動作を説明する。先ず、図9について説明する。予め、図9のDACから4Vが出力されるように設定されているとする。また、シャント抵抗検出電圧切り替えスイッチSW13:ON、シャント抵抗検出電圧切り替えスイッチSW14:OFF、負帰還回路切り替えスイッチSW17:OFF、負帰還回路切り替えスイッチSW18:ON、定電流帰還切り替えスイッチSW07A:ON、D02:L、定電流帰還切り替えスイッチSW10A:ON、D03:H、スイッチSW20:ON、スイッチSW21:OFF、スイッチSW31:ON、スイッチSW41:ON、スイッチSW51:ONの状態であるとする。このとき出力電流Ioは、出力電流Io=4V×(抵抗R52/抵抗R51)/シャント抵抗RS2=4V×(1kΩ/2kΩ)/100Ω=20mAとなる。
上記の状態から、図10に示すように、SW51:ON→OFFにする。これにより、ホールドコンデンサCにより、DAC1の出力値が保持されて、A7に出力される。SW20:ON→OFF、SW21:OFF→ON、SW41:OFF→ONにすることにより、A7の出力がA8とA9に出力される。
ここで、DACの設定値を変更(+4V→0.4V)するが、図11に示すように、演算増幅器A8とA9の出力は現状の設定値(+4V)のまま、保持している。この状態で、図11に示すように、演算増幅器A9の出力は現状の設定値(+4V)のまま、DACの設定値を変更(4V→0.4V)することができる。
そして、図12に示すように、負帰還回路切り替えスイッチSW17:OFF→ON及びSW18:ON→OFFにして、A1をLo端子電圧制御状態になるため、Lo端子電圧は、+2Vに制御される。
SW20:OFF→ONにして、A9の出力をDACの出力に切り替える。すると、A9の出力電圧は+4V→+0.4Vになり、Lo端子電圧は+2V→+0.2Vに変化を開始する。
同時に、シャント抵抗検出切り替えスイッチSW13:ON→OFF及びSW14:OFF→ONにして、検出シャント抵抗検出をRS2からRS1に切り替える。定電流制御切り替えスイッチD02をL→HにしてSW07A:OFF→ON及びSW10A:ON→OFFにして、SW02を遮断状態に、SW03を制御状態にする。これにより、A22は、A22→SW03→RS1→A4→絶対値回路ABSの負帰還回路が形成され、A8の出力電圧の−1/2絶対値とRS1の両端電圧の絶対値が等しくなるように、SW03のゲート電圧が制御されるため、(+0.4V×1/2)/10Ω=20mAの定電流制御がされる。
Lo端子電圧が、+0.2Vに安定したところで、図13に示すように、定電流制御切り替えスイッチD03をL及びSW10A:OFF→ONにして、SW03を導通状態にする。また、負帰還回路切り替えスイッチSW17:ON→OFF及びSW18:OFF→ONにして、A1を出力電流を制御する状態にする。これにより、出力電流は、−(+0.4V×−(R52/R51))/RS1=−(+0.4V×−(1kΩ/2kΩ)/10Ω=+20mAとなる。これにより、A1は出力電流を制御する演算増幅器になり、A22はSW03を導通状態にする演算増幅器になる。
次に、図14〜図17を参照して、大きい出力電流レンジから小さい出力電流レンジに切り替えた場合の電流発生器2の動作を説明する。先ず、図14について説明する。予め、図14のDACから0.4Vが出力されるよう設定されているとする。また、シャント抵抗検出電圧切り替えスイッチSW13:OFF、シャント抵抗検出電圧切り替えスイッチSW14:ON、負帰還回路切り替えスイッチSW17:OFF、負帰還回路切り替えスイッチSW18:ON、定電流帰還切り替えスイッチSW07A:ON、D02:H、定電流帰還切り替えスイッチSW10A:ON、D03:L、スイッチSW20:ON、スイッチSW21:OFF、スイッチSW31:ON、スイッチSW41:OFF、スイッチSW51:ONの状態であるとする。
上記の状態から、図15に示すように、SW51:ON→OFFにする。これにより、ホールドコンデンサCにより、DACの出力値が保持された電圧がA7に出力される。SW21:OFF→ON及びSW41:OFF→ON、SW31:ON→OFFにすることにより、A7の出力がA8に出力される。また、同時に定電流制御切り替えスイッチSW07A:OFF→ONにして、SW03を制御状態にする。これにより、A22はA22→SW03→RS1→A4→絶対値回路ABSの負帰還回路が形成され、A8の出力電圧の−1/2絶対値とRS1の両端電圧の絶対値が等しくなるように、SW03のゲート電圧が制御されるため、0.2V/10Ω=20mAの定電流制御がされる。
この状態で、DACの設定値を+0.4V→+4Vに変更する。A9の出力も+0.4V→4Vに変化するが、A8の出力は+0.4Vが保持されたままになる。
よって、A1によりLo端子電圧を+0.2V→2Vにして、A22により出力電流は、0.2V/10Ω=20mAに制御される。
Lo端子電圧が、4Vに安定したところで、図17に示すように、定電流制御切り替えスイッチSW07A:ONのままD02をHにし、D03をLにしてSW10A:OFF→ONにして、SW03を導通状態にする。また、負帰還回路切り替えスイッチSW17:ON→OFF及びSW18:OFF→ONにして、A1を出力電流制御状態にする。これにより、出力電流は、−(+4V×−(R52/R51))/RS1=−(+4V×−(1kΩ/2kΩ)/100Ω=+20mAとなる。これにより、A1は、出力電流を制御する演算増幅器になり、A22は、SW03を導通状態にする演算増幅器になる。
以上、本実施の形態によれば、シャント抵抗RS2からシャント抵抗RS1(又はシャント抵抗RS1からシャント抵抗RS2)の切り替えに伴うシャント抵抗RS1の端子電圧を検出し、その検出電圧を負帰還させてシャント抵抗切り替えスイッチSW03の動作領域を定電流制御要素として動作させることが可能となり、したがって電流レンジ切り替えに伴って発生するグリッジを抑制することができるのである。また、演算増幅器A2は、選択的に切り替えられたシャント抵抗の端子電圧とサンプルホールド回路Sにより供給された電圧との和と、コモンCOMの電圧と、が同じになるようにシャント抵抗切り替えスイッチSW03の動作領域を能動領域に遷移させ、シャント抵抗RS1に流れる出力電流Io=20mAをシャント抵抗RS2に流れた出力電流Io=20mA(又は、シャント抵抗RS2に流れる出力電流Io=20mA)に制御するゲート電圧をシャント抵抗切り替えスイッチSW03のゲート端子に出力することができる。
なお、上記各実施の形態における記述は、本発明に係る電流発生器の一例であり、これに限定されるものではない。
例えば、上記第1の実施の形態、第2の実施の形態では、DAC1、DAC2とDACを2個備える構成としたが、これに限定されるものではない。例えば、第3の実施の形態に示すように、DACとサンプルホールド回路Sとを備える構成としてもよい。
その他、本実施の形態における電流発生器10の細部構造及び詳細動作に関しても、本発明の趣旨を逸脱しない範囲で適宜変更可能である。
本発明に係る第1の実施の形態の電流発生器10の概略回路図を示す。 電流発生器10のタイミングチャートを示す。 第1の実施の形態の変形例である電流発生器10Aの回路図を示す。 本発明に係る第2の実施の形態において、電流レンジをシャント抵抗RS2からシャント抵抗RS1に切り替えた場合の電流発生器2の回路図を示す。 電流レンジをシャント抵抗RS2からシャント抵抗RS1に切り替えた場合の電流発生器2の回路図を示す。 電流レンジをシャント抵抗RS2からシャント抵抗RS1に切り替えた場合の電流発生器2の回路図を示す。 電流レンジをシャント抵抗RS2からシャント抵抗RS1に切り替えた場合の電流発生器2の回路図を示す。 電流レンジをシャント抵抗RS1からシャント抵抗RS2に切り替えた場合の電流発生器2の回路図を示す。 本発明に係る第3の実施の形態において、電流レンジをシャント抵抗RS2からシャント抵抗RS1に切り替えた場合の電流発生器3の回路図を示す。 電流レンジをシャント抵抗RS2からシャント抵抗RS1に切り替えた場合の電流発生器3の回路図を示す。 電流レンジをシャント抵抗RS2からシャント抵抗RS1に切り替えた場合の電流発生器3の回路図を示す。 電流レンジをシャント抵抗RS2からシャント抵抗RS1に切り替えた場合の電流発生器3の回路図を示す。 電流レンジをシャント抵抗RS2からシャント抵抗RS1に切り替えた場合の電流発生器3の回路図を示す。 電流レンジをシャント抵抗RS1からシャント抵抗RS2に切り替えた場合の電流発生器3の回路図を示す。 電流レンジをシャント抵抗RS1からシャント抵抗RS2に切り替えた場合の電流発生器3の回路図を示す。 電流レンジをシャント抵抗RS1からシャント抵抗RS2に切り替えた場合の電流発生器3の回路図を示す。 電流レンジをシャント抵抗RS1からシャント抵抗RS2に切り替えた場合の電流発生器3の回路図を示す。 従来の電流発生器100の回路図を示す。 従来の電流発生器200の回路図を示す。 電流発生器200のタイミングチャートを示す。
符号の説明
A1,A7,A8,A9 演算増幅器
2,3,10,10A,100,200電流発生器
11A,ABS,−1/2ABS 絶対値回路
12 電流レンジ切り替え回路
13 検出回路
14 帰還回路
A2,A22 演算増幅器
A3,A4 バッファアンプ
COM コモン
D1,D2 ダイオード
DUT 負荷
Hi,Lo 出力端子
Io 出力電流
Lo 出力端子
R51〜R56 抵抗
RDS ソース間抵抗
RS1〜RS3 シャント抵抗
S サンプルホールド回路
SW01〜SW03,SW1〜SW3 シャント抵抗切り替えスイッチ
SW04〜SW12,SW10A 定電流制御切り替えスイッチ
SW13〜15 シャント抵抗検出電圧選択スイッチ
SW17 負帰還回路切り替えスイッチ
SW20,SW21,SW31,SW41,SW51 スイッチ
Vi 一定電圧
Vo 出力電圧

Claims (4)

  1. 一定電圧を出力する電圧源と、
    出力端が負荷の一端側に接続され、前記電圧源からの一定電圧に基づいて前記負荷に流れる出力電流を制御する演算増幅器と、
    前記演算増幅器の出力電流の電流レンジを規定するシャント抵抗、及び当該複数のシャント抵抗と前記負荷の他端とを選択的に接続または切離しする複数の制御端子付半導体素子を含む電流レンジ切替え回路と、
    前記複数のシャント抵抗のうちいずれか一のシャント抵抗から選択的に切り替えられた他のシャント抵抗の端子電圧を検出する検出回路と、
    この検出回路により検出された端子電圧を帰還する帰還回路と、
    この帰還回路を通じて帰還された端子電圧に基づいて、前記他のシャント抵抗に対応する半導体素子の動作領域を能動領域に遷移させ、前記他のシャント抵抗に流れる前記出力電流を前記一のシャント抵抗に流れた出力電流に制御する制御電圧を前記半導体素子の制御端子に出力する制御電圧生成回路と、
    を備えることを特徴とする電流発生器。
  2. 一定電圧を出力する電圧源と、
    出力端が負荷の一端側に接続され、前記電圧源からの一定電圧に基づいて前記負荷に流れる出力電流を制御する演算増幅器と、
    前記演算増幅器の出力電流の電流レンジを規定するシャント抵抗、及び当該複数のシャント抵抗と前記負荷の他端とを選択的に接続または切離しする複数の制御端子付半導体素子を含む電流レンジ切替え回路と、
    前記複数のシャント抵抗のうちいずれか一のシャント抵抗から他のシャント抵抗に選択的に切り替えられたとき、当該一のシャント抵抗の端子電圧を検出する検出回路と、
    この検出回路により検出された端子電圧を帰還する帰還回路と、
    この帰還回路を通じて帰還された端子電圧に基づいて、前記一のシャント抵抗に対応する半導体素子の動作領域を能動領域に遷移させ、前記一のシャント抵抗に流れる前記出力電流を前記他のシャント抵抗に流れる出力電流に制御する制御電圧を前記半導体素子の制御端子に出力する制御電圧生成回路と、
    を備えることを特徴とする電流発生器。
  3. 前記帰還回路は、
    前記出力電流の両極性電流を片方極性に変換する絶対値回路を備えることを特徴とする請求項1又は2に記載の電流発生器。
  4. 前記半導体素子は、
    FETであることを特徴とする請求項1から3のいずれか一項に記載の電流発生器。
JP2007043745A 2007-02-23 2007-02-23 電流発生器 Pending JP2008209997A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007043745A JP2008209997A (ja) 2007-02-23 2007-02-23 電流発生器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007043745A JP2008209997A (ja) 2007-02-23 2007-02-23 電流発生器

Publications (1)

Publication Number Publication Date
JP2008209997A true JP2008209997A (ja) 2008-09-11

Family

ID=39786271

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007043745A Pending JP2008209997A (ja) 2007-02-23 2007-02-23 電流発生器

Country Status (1)

Country Link
JP (1) JP2008209997A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11626885B1 (en) 2021-11-30 2023-04-11 Analog Devices, Inc. Gain programmability techniques for delta-sigma analog-to-digital converter
US11940496B2 (en) 2020-02-24 2024-03-26 Analog Devices, Inc. Output voltage glitch reduction in ate systems

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11940496B2 (en) 2020-02-24 2024-03-26 Analog Devices, Inc. Output voltage glitch reduction in ate systems
US11626885B1 (en) 2021-11-30 2023-04-11 Analog Devices, Inc. Gain programmability techniques for delta-sigma analog-to-digital converter

Similar Documents

Publication Publication Date Title
US8779747B2 (en) Dynamic voltage adjustment device and power transmission system using the same
JP4800371B2 (ja) レンジ切り替え回路
JP2010085384A5 (ja)
WO2018071479A1 (en) High voltage bootstrap sampling circuit
US7994771B2 (en) Current measurement circuit, current detection circuit and saturation prevention and recovery circuit for operational amplifier
JPWO2006064618A1 (ja) 利得可変なアナログ・デジタル変換器、利得可変なアナログ・デジタル変換器の利得調整方法、及び利得可変なアナログ・デジタル変換器を含むシステム
JP4977013B2 (ja) 電力印加回路、及び試験装置
CN103427813A (zh) 用于驱动半导体开关的驱动器电路
JP2008209997A (ja) 電流発生器
US20150023071A1 (en) Voltage converter circuit and voltage converter controller and parameter setting method therefor
US10205378B2 (en) Circuit and method for high-accuracy current sensing
JP4451415B2 (ja) 電流/電圧変換回路
US5563541A (en) Load current detection circuit
JP2009065809A (ja) 電力変換装置およびその電流検出方法
CN109039333B (zh) 增益控制放大装置
JP4888714B2 (ja) 電圧印加電流測定回路
JP2007303986A (ja) 直流試験装置
CN102570805A (zh) 降压转换器
KR101939147B1 (ko) 가변 기준전압 발생회로 및 이를 포함한 아날로그 디지털 변환기
JP2011171854A (ja) バッファリング回路および増幅回路
JP2005167429A (ja) 電流/電圧変換回路
US20110018506A1 (en) H-bridge circuit and method for operating such circuit
JP2012156659A (ja) 電流検出回路
JP4705724B2 (ja) オートゼロ補正回路
JP5190103B2 (ja) 電圧発生装置、電流発生装置