JP2008205005A - Gallium-nitride-based light emitting device element - Google Patents

Gallium-nitride-based light emitting device element Download PDF

Info

Publication number
JP2008205005A
JP2008205005A JP2007036267A JP2007036267A JP2008205005A JP 2008205005 A JP2008205005 A JP 2008205005A JP 2007036267 A JP2007036267 A JP 2007036267A JP 2007036267 A JP2007036267 A JP 2007036267A JP 2008205005 A JP2008205005 A JP 2008205005A
Authority
JP
Japan
Prior art keywords
gan
conductive substrate
led element
layer
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007036267A
Other languages
Japanese (ja)
Inventor
Susumu Hiraoka
晋 平岡
Hiroaki Okagawa
広明 岡川
Takahide Shiroichi
隆秀 城市
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Chemical Corp
Original Assignee
Mitsubishi Chemical Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Chemical Corp filed Critical Mitsubishi Chemical Corp
Priority to JP2007036267A priority Critical patent/JP2008205005A/en
Priority to US12/446,385 priority patent/US8716728B2/en
Priority to PCT/JP2007/070484 priority patent/WO2008047923A1/en
Publication of JP2008205005A publication Critical patent/JP2008205005A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a GaN-based LED element in the structure for mitigating shield of light and/or absorption of light by a pad electrode. <P>SOLUTION: The GaN-based LED element 1 includes a conductive substrate 11 and a laminated body 12 formed of a plurality of GaN-based semiconductor layers. The laminated body 12 includes an n-type layer 12-3 arranged at the location furthest from the conductive substrate 11, a light-emitting layer 12-2 arranged between the n-type layer and the conductive substrate 11, and a p-type layer 12-1 arranged to sandwich the light-emitting layer 12-2 in combination with the n-type layer 12-3. A pad electrode P14 is formed on the n-type layer 12-3 and a flat hole H1 having the bottom surface H11 is formed, on the surface in the side of the conductive substrate 11 of the laminated body 12, at least in the depth reaching the light-emitting layer 12-2 in opposition to the pad electrode P14. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、GaN系半導体を用いて発光素子構造を構成したGaN系LED素子に関する。 The present invention relates to a GaN-based LED element having a light-emitting element structure using a GaN-based semiconductor.

GaN系半導体は、化学式AlInGa1−a−bN(0≦a≦1、0≦b≦1、0≦a+b≦1)で表される化合物半導体であり、3族窒化物半導体、窒化物系半導体などとも呼ばれる。pn接合構造、ダブルヘテロ構造、量子井戸構造などの発光素子構造をGaN系半導体で構成したGaN系LED素子は、緑色〜近紫外の光を発生することが可能であり、これまで、信号機やディスプレイ装置などの用途で実用化されている。現在、GaN系LED素子を照明用途に適用するための研究開発が盛んとなっているが、実用化のためには更なる高出力化が必要とされている。 A GaN-based semiconductor is a compound semiconductor represented by the chemical formula Al a In b Ga 1-ab N (0 ≦ a ≦ 1, 0 ≦ b ≦ 1, 0 ≦ a + b ≦ 1), and is a group III nitride semiconductor Also called a nitride-based semiconductor. A GaN-based LED element in which a light-emitting element structure such as a pn junction structure, a double hetero structure, or a quantum well structure is formed of a GaN-based semiconductor can generate green to near-ultraviolet light. It has been put to practical use in applications such as equipment. At present, research and development for applying GaN-based LED elements to lighting applications are actively performed, but higher output is required for practical use.

導電性基板と、該基板上に形成された複数のGaN系半導体層からなる積層体とを有し、該積層体に、前記基板から最も離れた位置に配置されたn型層と、該n型層と前記基板との間に配置された発光層と、前記n型層とで前記発光層を挟むように配置されたp型層とが含まれているGaN系LED素子が公知である(特許文献1、特許文献2、非特許文献1)。かかる構成を有するGaN系LED素子において、n型層上に形成するパッド電極が発光層から放出される光の取出しを阻害することが、LED素子の高出力化を妨げる要因のひとつとして指摘されている(特許文献2)。なお、パッド電極とは、ボンディングワイヤ、導電性ペースト、ろう材(例えば、ハンダ、共晶金属)などといった、外部電極との接続に用いられる材料が、接合される電極である。
米国特許公開公報2006/0154389号 特開2004−193338公報 ジャパニーズ・ジャーナル・オブ・アプライド・フィジクス,第45巻,第39号,2006年,第L1045〜L1047頁(Japanese Journal of Applied Physics,Vol.45,No.39,2006,pp.L1045−L1047)
A conductive substrate, and a laminate composed of a plurality of GaN-based semiconductor layers formed on the substrate, and the laminate includes an n-type layer disposed at a position farthest from the substrate, and the n-type layer A GaN-based LED element including a light-emitting layer disposed between a mold layer and the substrate and a p-type layer disposed so as to sandwich the light-emitting layer between the n-type layer is known ( Patent Document 1, Patent Document 2, Non-Patent Document 1). In a GaN-based LED element having such a configuration, the pad electrode formed on the n-type layer hinders the extraction of light emitted from the light emitting layer, which has been pointed out as one of the factors hindering the high output of the LED element. (Patent Document 2). Note that the pad electrode is an electrode to which a material used for connection to an external electrode such as a bonding wire, a conductive paste, a brazing material (for example, solder, eutectic metal) or the like is bonded.
US Patent Publication No. 2006/0154389 JP 2004-193338 A Japanese Journal of Applied Physics, Vol. 45, No. 39, 2006, pp. L1045-L1047 (Japan Journal of Applied Physics, Vol. 45, No. 39, 2006, pp. L1045-L1047)

本発明は上記の事情に鑑みなされたものであり、その主な目的は、パッド電極による光の遮蔽および/または吸収を軽減し得る構造を備えたGaN系LED素子を提供することである。 The present invention has been made in view of the above circumstances, and a main object thereof is to provide a GaN-based LED element having a structure capable of reducing light shielding and / or absorption by a pad electrode.

上記目的を達成するために、本発明は、次の特徴を有するGaN系LED素子を提供するものである。
(1)導電性基板と、該導電性基板上に形成された複数のGaN系半導体層からなる積層体とを有し、該積層体には、前記導電性基板から最も離れた位置に配置されたn型層と、該n型層と前記導電性基板との間に配置された発光層と、前記n型層とで前記発光層を挟むように配置されたp型層とが含まれているGaN系LED素子において、前記n型層の上にはパッド電極が形成されており、前記積層体の前記導電性基板側の面には、前記パッド電極と向かい合うようにして、底面を有する扁平孔が、少なくとも前記発光層に達する深さに形成されている、ことを特徴とするGaN系LED素子。
(2)前記扁平孔が、前記発光層が完全に除去される深さに形成されている、前記(1)に記載のGaN系LED素子。
(3)前記n型層の上方から見たとき、前記パッド電極または前記パッド電極の本体部が、前記扁平孔の底面の外周線の内側に収まるように形成されている、前記(1)または(2)に記載のGaN系LED素子。
(4)前記扁平孔の底面がテクスチャ化されている、前記(1)〜(3)のいずれかに記載のGaN系LED素子。
(5)前記積層体の前記導電性基板側の面には、前記扁平孔に加えて、光反射用凹部が形成されている、前記(1)〜(4)のいずれかに記載のGaN系LED素子。
(6)該光反射用凹部は、少なくとも前記発光層に達する深さを有し、かつ、当該凹部を前記積層体の積層方向に直交する平面で切断したときの断面積が、前記導電性基板から離れるにつれて減少するように、側壁面を傾斜させた凹部である、前記(5)に記載のGaN系LED素子。
(7)前記積層体の前記導電性基板側の面の面積が、前記積層体の前記導電性基板側の面とは反対側の面の面積よりも小さくなるように、前記積層体の端面の少なくとも一部を傾斜させた、前記(1)〜(6)のいずれかに記載のGaN系LED素子。
(8)前記積層体の前記導電性基板側の面の面積が、前記積層体の前記導電性基板側の面とは反対側の面の面積よりも小さくなるように、前記発光層の端面を傾斜させた、前記(7)に記載のGaN系LED素子。
(9)前記導電性基板が金属からなる、前記(1)〜(8)のいずれかに記載のGaN系LED素子。
(10)前記導電性基板が半導体からなる、前記(1)〜(8)のいずれかに記載のGaN系LED素子。
In order to achieve the above object, the present invention provides a GaN-based LED element having the following characteristics.
(1) It has a conductive substrate and a laminate composed of a plurality of GaN-based semiconductor layers formed on the conductive substrate, and the laminate is disposed at a position farthest from the conductive substrate. And an n-type layer, a light-emitting layer disposed between the n-type layer and the conductive substrate, and a p-type layer disposed so as to sandwich the light-emitting layer between the n-type layer and the n-type layer. In the GaN-based LED element, a pad electrode is formed on the n-type layer, and a flat surface having a bottom surface is provided on a surface of the laminate on the conductive substrate side so as to face the pad electrode. A GaN-based LED element, wherein the hole is formed at a depth reaching at least the light emitting layer.
(2) The GaN-based LED element according to (1), wherein the flat hole is formed to a depth at which the light emitting layer is completely removed.
(3) When viewed from above the n-type layer, the pad electrode or the main body of the pad electrode is formed so as to fit inside the outer peripheral line of the bottom surface of the flat hole, (1) or The GaN-based LED element according to (2).
(4) The GaN-based LED element according to any one of (1) to (3), wherein the bottom surface of the flat hole is textured.
(5) The GaN-based material according to any one of (1) to (4), wherein a light reflecting recess is formed in addition to the flat hole on the surface of the laminate on the conductive substrate side. LED element.
(6) The concave portion for light reflection has a depth reaching at least the light emitting layer, and a cross-sectional area when the concave portion is cut along a plane perpendicular to the stacking direction of the laminate is the conductive substrate. The GaN-based LED element according to (5), wherein the GaN-based LED element is a concave portion whose side wall surface is inclined so as to decrease as the distance from the surface increases.
(7) The end surface of the laminate is configured such that the area of the surface of the laminate on the side of the conductive substrate is smaller than the area of the surface of the laminate on the side opposite to the surface of the conductive substrate. The GaN-based LED element according to any one of (1) to (6), wherein at least a part is inclined.
(8) The end face of the light emitting layer is made so that the area of the surface of the laminate on the side of the conductive substrate is smaller than the area of the surface of the laminate on the side opposite to the surface of the conductive substrate. The GaN-based LED element according to (7), which is inclined.
(9) The GaN-based LED element according to any one of (1) to (8), wherein the conductive substrate is made of metal.
(10) The GaN-based LED element according to any one of (1) to (8), wherein the conductive substrate is made of a semiconductor.

本発明の実施形態に係るGaN系LED素子は、発光出力に優れたものとなるので、照明用途をはじめとする、高出力が要求される用途において、好適に用いることができる。 Since the GaN-based LED element according to the embodiment of the present invention is excellent in light emission output, it can be suitably used in applications that require high output, such as illumination applications.

(実施形態1)
本発明の好適な実施形態に係るGaN系LED素子は、導電性基板と、該導電性基板上に形成された複数のGaN系半導体層からなる積層体とを有し、該積層体には、前記導電性基板から最も離れた位置に配置されたn型層と、該n型層と前記導電性基板との間に配置された発光層と、前記n型層とで前記発光層を挟むように配置されたp型層とが含まれているGaN系LED素子であって、前記n型層の上にはパッド電極が形成されており、前記積層体の前記導電性基板側の面には、前記パッド電極と向かい合うようにして、底面を有する扁平孔が、少なくとも前記発光層に達する深さに形成されている、という特徴的な構成を有している。このように構成された、本発明の実施形態1に係るGaN系LED素子の断面構造を図1に示す。図1に示すGaN系LED素子1は、金属で形成された導電性基板11と、その上に形成された、複数のGaN系半導体層からなる積層体12とを有している。積層体12には、導電性基板11側から順に、p型層12−1、発光層12−2、n型層12−3が含まれている。n型層12−3上にはパッド電極P14が形成されている。積層体12の導電性基板11側の面には、パッド電極P14に向かい合うようにして、底面H11を有する扁平孔H1が、n型層12−3に達する深さに形成されている。p型層12−1の表面にはコンタクト層P11が形成されている。積層体12の導電性基板11側の表面上および端面上には、コンタクト層P11が形成された領域を除き、絶縁膜P12が形成されている。コンタクト層P11および絶縁膜P12の表面と保持基板11の間には、薄膜金属層P13が挟まれている。
(Embodiment 1)
A GaN-based LED element according to a preferred embodiment of the present invention includes a conductive substrate and a stacked body composed of a plurality of GaN-based semiconductor layers formed on the conductive substrate. The n-type layer disposed farthest from the conductive substrate, the light-emitting layer disposed between the n-type layer and the conductive substrate, and the n-type layer sandwich the light-emitting layer. And a p-type layer disposed on the n-type layer, a pad electrode is formed on the surface of the laminate on the conductive substrate side. The flat hole having the bottom surface is formed at a depth reaching at least the light emitting layer so as to face the pad electrode. FIG. 1 shows a cross-sectional structure of the GaN-based LED element according to Embodiment 1 of the present invention configured as described above. A GaN-based LED element 1 shown in FIG. 1 has a conductive substrate 11 made of metal and a laminated body 12 made of a plurality of GaN-based semiconductor layers formed thereon. The laminate 12 includes a p-type layer 12-1, a light emitting layer 12-2, and an n-type layer 12-3 in this order from the conductive substrate 11 side. A pad electrode P14 is formed on the n-type layer 12-3. A flat hole H1 having a bottom surface H11 is formed on the surface of the multilayer body 12 on the conductive substrate 11 side so as to face the pad electrode P14, to a depth reaching the n-type layer 12-3. A contact layer P11 is formed on the surface of the p-type layer 12-1. An insulating film P12 is formed on the surface and the end surface of the laminate 12 on the conductive substrate 11 side except for the region where the contact layer P11 is formed. A thin film metal layer P13 is sandwiched between the surfaces of the contact layer P11 and the insulating film P12 and the holding substrate 11.

GaN系LED素子1では、導電性基板1が金属で形成されており、光透過性を有さないので、発光層12−2から放出される光は、n型層12−3の表面側から取出される。積層体12の導電性基板11側の面には、パッド電極14と向かい合うように扁平孔H1が形成されており、パッド電極14の直下では発光が生じないようになっている。パッド電極の直下での発光を許した場合、発生した光はパッド電極による遮蔽および吸収を強く受けるために、LED素子の外部に効率よく取出すことができず、この発光に費やされたエネルギーは損失となる。GaN系LED素子1では、パッド電極の直下での発光が生じないようにすることにより、損失を低減し、出力を改善している。 In the GaN-based LED element 1, since the conductive substrate 1 is made of metal and does not transmit light, the light emitted from the light emitting layer 12-2 is emitted from the surface side of the n-type layer 12-3. Taken out. A flat hole H1 is formed on the surface of the laminate 12 on the side of the conductive substrate 11 so as to face the pad electrode 14 so that light emission does not occur immediately below the pad electrode 14. When light emission directly under the pad electrode is allowed, the generated light is strongly shielded and absorbed by the pad electrode, so it cannot be efficiently taken out of the LED element, and the energy consumed for this light emission is Loss. In the GaN-based LED element 1, loss is reduced and output is improved by preventing light emission just below the pad electrode.

GaN系LED素子1では、パッド電極14の直下での発光を抑制するために、扁平孔H1の形成によってパッド電極14の直下から発光層12−2を除去している。発光層は自らが発生した光に対して吸収体として作用することから、発光層から不要な部分(発光させない部分)を除去することによって損失を低減し、LED素子の発光出力を改善することができる。この効果を得るには、扁平孔を少なくとも発光層に達する深さに形成すればよいが、好ましくは、GaN系LED素子1のように、扁平孔をn型層に達する深さに形成して、扁平孔を形成した部分の発光層を完全に除去する。発光層のIn(インジウム)含有量をクラッド層よりも高くし、あるいは、発光層のAl(アルミニウム)含有量をクラッド層よりも低くして、ダブルヘテロ構造を構成したLED素子では、発光層をコアとする板状の導波路構造が形成され、光が発光層に強く閉じ込められる傾向が生じるので、GaN系LED素子1のように発光層から不要な部分を除去することによる出力の改善効果がとりわけ顕著となる。 In the GaN-based LED element 1, in order to suppress light emission directly under the pad electrode 14, the light emitting layer 12-2 is removed from directly under the pad electrode 14 by forming a flat hole H1. Since the light emitting layer acts as an absorber for the light generated by itself, it is possible to reduce the loss by removing unnecessary portions (portions that do not emit light) from the light emitting layer and improve the light emission output of the LED element. it can. In order to obtain this effect, the flat hole may be formed at a depth reaching at least the light emitting layer. Preferably, the flat hole is formed at a depth reaching the n-type layer as in the GaN-based LED element 1. The light emitting layer in the portion where the flat hole is formed is completely removed. In an LED element having a double heterostructure in which the In (indium) content of the light emitting layer is higher than that of the cladding layer, or the Al (aluminum) content of the light emitting layer is lower than that of the cladding layer, Since a plate-like waveguide structure serving as a core is formed and light tends to be strongly confined in the light emitting layer, an output improvement effect can be obtained by removing unnecessary portions from the light emitting layer as in the GaN-based LED element 1. Especially noticeable.

扁平孔H1の深さは、p型層12−1の厚さにもよるが、例えば、0.1μm〜2μmとすることができる。一方、扁平孔H1の幅は、例えば、10μm〜200μmとすることができる。この程度の深さを有する扁平な孔は、RIE(反応性イオンエッチング)などのドライエッチング技術、または、ウェットエッチング技術を用いて、GaN系半導体の表面に容易に形成することができる。扁平孔H1は、その形状のために、積層体の内部を層方向に伝播する光を、パッド電極P14のあるn型層12−3の表面側に向けて反射させる作用が小さい。 The depth of the flat hole H1 depends on the thickness of the p-type layer 12-1, but can be, for example, 0.1 μm to 2 μm. On the other hand, the width of the flat hole H1 can be, for example, 10 μm to 200 μm. A flat hole having such a depth can be easily formed on the surface of the GaN-based semiconductor using a dry etching technique such as RIE (reactive ion etching) or a wet etching technique. Due to the shape of the flat hole H1, the effect of reflecting the light propagating in the layer direction inside the stacked body toward the surface side of the n-type layer 12-3 having the pad electrode P14 is small.

GaN系LED素子1では、n型層12−3の上方から見たときの、扁平孔H1の形状およびサイズと、パッド電極P14の形状およびサイズを略同一としているが、かかる構成は必須ではない。n型層12−3の上方から見て、扁平孔H1とパッド電極P14に重なった部分があれば、上記の出力改善効果が得られ、重なった部分の面積が大きい程、その効果は大きくなる。従って、好ましい実施形態では、図2(a)に示すように、n型層12−3の上方から見たとき、パッド電極P14が破線で示す扁平孔H1の底面H11の外周線の内側に収まるように構成する。このように構成すると、扁平孔H1の側壁面が傾斜していても、該側壁面で反射されて、n型層12−3の表面に垂直に近い角度で入射する光が、パッド電極P14による遮蔽や吸収を受けるのを防止することもできる。図2(b)に示すように、パッド電極P14が、ボンディングワイヤやろう材などとの接合に主として用いられる本体部P14aと、該本体部から伸びる、電流を面方向に広げるための延長部P14bとから構成されている場合には、本体部14aが扁平孔H1の底面H11の外周線の内側に収まるように構成すればよい。 In the GaN-based LED element 1, the shape and size of the flat hole H1 and the shape and size of the pad electrode P14 when viewed from above the n-type layer 12-3 are substantially the same, but such a configuration is not essential. . If there is a portion overlapping the flat hole H1 and the pad electrode P14 when viewed from above the n-type layer 12-3, the above output improvement effect is obtained, and the effect increases as the area of the overlapped portion increases. . Therefore, in a preferred embodiment, as shown in FIG. 2A, when viewed from above the n-type layer 12-3, the pad electrode P14 fits inside the outer peripheral line of the bottom surface H11 of the flat hole H1 indicated by a broken line. Configure as follows. With this configuration, even when the side wall surface of the flat hole H1 is inclined, the light reflected by the side wall surface and incident at an angle close to the surface of the n-type layer 12-3 is caused by the pad electrode P14. It can also be prevented from being shielded or absorbed. As shown in FIG. 2B, the pad electrode P14 includes a main body portion P14a mainly used for bonding with a bonding wire, a brazing material, and the like, and an extension portion P14b extending from the main body portion for spreading the current in the surface direction. If it is comprised from these, what is necessary is just to comprise so that the main-body part 14a may be settled inside the outer peripheral line of the bottom face H11 of the flat hole H1.

好ましい実施形態では、図3に示すように、扁平孔H1の底面H11をテクスチャ化してもよい。底面H11をテクスチャ化して、発光層12−2から放出される光の波長と同程度以上の凹凸を形成すると、底面H11(n型層12−3と絶縁膜P12との界面)で乱反射が発生するので、多重反射が抑制され、LED素子の発光出力が改善される。LED素子の発光波長が400nmである場合を例にすると、空気中での波長が400nmとなる光は、屈折率約2.5であるGaN系半導体の内部では波長が約160nmであるから、扁平孔H1の底面H11の表面粗度をその半分の80nmよりも大きくすれば、好ましく乱反射を発生させることができる。 In a preferred embodiment, as shown in FIG. 3, the bottom surface H11 of the flat hole H1 may be textured. When the bottom surface H11 is textured to form irregularities that are equal to or greater than the wavelength of the light emitted from the light emitting layer 12-2, irregular reflection occurs at the bottom surface H11 (the interface between the n-type layer 12-3 and the insulating film P12). Thus, multiple reflections are suppressed, and the light emission output of the LED element is improved. Taking the case where the emission wavelength of the LED element is 400 nm as an example, the light having a wavelength of 400 nm in air has a wavelength of about 160 nm inside a GaN-based semiconductor having a refractive index of about 2.5. If the surface roughness of the bottom surface H11 of the hole H1 is larger than half of 80 nm, irregular reflection can be preferably generated.

好ましい実施形態では、図4に示すように、積層体12の導電性基板11側の面に、扁平孔H1に加えて、光反射用凹部R1を形成してもよい。光反射用凹部R1の主な目的は、積層体12の内部を層方向に伝播する光を反射させて、n型層12−3の表面に全反射臨界角よりも小さな角度で入射するように、その進行方向を変化させることである。この目的が好ましく達成されるように、図4の例では、積層体12の積層方向に直交する平面で切断したときの光反射用凹部R1の断面積が、導電性基板11から離れるにつれて減少するように、光反射用凹部R1の側壁面を傾斜させている。この傾斜は30度〜60度とすることが好ましく、約45度(40度〜50度)とすることがより好ましい。特に、ダブルヘテロ構造を構成したLED素子では、前述のように発光層をコアとする板状の導波路構造が形成されることから、このコアを伝播する光を反射させるために、光反射用凹部は少なくとも発光層に達する深さに形成することが好ましく、更に、図4に示す例のように、発光層を超えてn型層に達する深さに形成することがより好ましい。その他、光反射用凹部には、光の乱反射を発生させる効果も期待できる。LED素子の内部に光の乱反射を発生させ得る表面または界面が存在すると、多重反射が抑制されるために、発光出力が改善される。 In a preferred embodiment, as shown in FIG. 4, a light reflecting recess R <b> 1 may be formed on the surface of the laminate 12 on the conductive substrate 11 side in addition to the flat hole H <b> 1. The main purpose of the light reflecting recess R1 is to reflect the light propagating in the layer direction inside the multilayer body 12 so as to be incident on the surface of the n-type layer 12-3 at an angle smaller than the total reflection critical angle. , Changing its direction of travel. In order to achieve this purpose preferably, in the example of FIG. 4, the cross-sectional area of the light reflecting recess R <b> 1 when cut along a plane perpendicular to the stacking direction of the stacked body 12 decreases as the distance from the conductive substrate 11 increases. As described above, the side wall surface of the light reflecting recess R1 is inclined. This inclination is preferably 30 to 60 degrees, more preferably about 45 degrees (40 to 50 degrees). In particular, an LED element having a double hetero structure has a plate-like waveguide structure having a light emitting layer as a core as described above. Therefore, in order to reflect the light propagating through this core, The recess is preferably formed at a depth reaching at least the light emitting layer, and more preferably formed at a depth reaching the n-type layer beyond the light emitting layer as in the example shown in FIG. In addition, an effect of causing irregular reflection of light can be expected from the light reflecting recess. If there is a surface or interface that can cause diffused reflection of light inside the LED element, multiple reflection is suppressed, so that the light emission output is improved.

光反射用凹部は、線状の凹部(溝)であってもよいし、ドット状の凹部(孔)であってもよい。好ましくは、光反射用凹部は線状の凹部とした方が、GaN系半導体層内を層方向に伝播する光が、光反射用凹部に出会い、反射を受ける確率が高くなる。線状の光反射用凹部とドット状の光反射用凹部の両方を設けることもできる。線状の光反射用凹部は、直線状であってもよいし曲線状であってもよく、折れ曲がっていてもよい。また、線状の光反射用凹部は、環状になっていてもよいし、分岐や交差部を有していてもよい。光反射用凹部は、その内壁面が積層体の端面と連続するように形成してもよい。光反射用凹部を線状とする場合もドット状とする場合も、その断面形状をV字形とすると、光反射用凹部の内壁面に占める、傾斜した側壁面の比率が最も大きくなるので、発光出力の改善効果が高くなる。V字形の断面を有する線状の凹部とは、いわゆるV溝のことである。また、V字形の断面を有するドット状凹部とは、例えば、錐体形(例えば、円錐形、角錐形)の孔のことである。V字形の次に好ましい光反射用凹部の断面形状は、台形である。 The light reflecting recess may be a linear recess (groove) or a dot-like recess (hole). Preferably, if the light reflecting recess is a linear recess, the probability that light propagating in the layer direction in the GaN-based semiconductor layer will encounter the light reflecting recess and receive reflection is increased. Both a linear light reflecting recess and a dot light reflecting recess may be provided. The linear light reflecting recess may be linear, curved, or bent. Further, the linear light reflecting recess may be annular, or may have a branch or an intersection. The light reflecting recess may be formed such that its inner wall surface is continuous with the end face of the laminate. Whether the light reflecting recess is linear or dot-shaped, if the cross-sectional shape is V-shaped, the ratio of the inclined side wall surface occupying the inner wall surface of the light reflecting recess is the largest. The improvement effect of output becomes high. A linear recess having a V-shaped cross section is a so-called V-groove. Moreover, the dot-shaped recessed part which has a V-shaped cross section is a hole of a cone shape (for example, cone shape, a pyramid shape), for example. The cross-sectional shape of the light reflecting recess that is preferred next to the V shape is a trapezoid.

好ましい実施形態では、図5に示すように積層体12の端面を傾斜させてもよい。傾斜は、積層体12の導電性基板11側の面の面積が、その反対側の面(n型層12−3の表面)の面積よりも小さくなるように設ける。それによって、積層体12の内部を層方向に伝播する光を傾斜した端面で反射させて、n型層12−3の表面に全反射臨界角以内の角度で入射させることができる。この傾斜は30度〜60度とすることが好ましく、約45度(40度〜50度)とすることがより好ましい。特に、ダブルヘテロ構造を構成したLED素子では、前述のように発光層をコアとする板状の導波路構造が形成されることから、図5の例のように、発光層の端面を傾斜させることが好ましい。 In a preferred embodiment, the end face of the laminate 12 may be inclined as shown in FIG. The inclination is provided so that the area of the surface of the laminate 12 on the conductive substrate 11 side is smaller than the area of the opposite surface (the surface of the n-type layer 12-3). Thereby, the light propagating in the layer direction in the layered body 12 can be reflected by the inclined end face, and can be incident on the surface of the n-type layer 12-3 at an angle within the total reflection critical angle. This inclination is preferably 30 to 60 degrees, more preferably about 45 degrees (40 to 50 degrees). In particular, in the LED element having a double hetero structure, since the plate-like waveguide structure having the light emitting layer as a core is formed as described above, the end face of the light emitting layer is inclined as in the example of FIG. It is preferable.

次に、GaN系LED素子窒化物LED1の製造方法を説明する。
まず、図6(a)に示すように、サファイア基板、SiC基板、GaN基板、Si基板、GaAs基板など、窒化物半導体結晶のエピタキシャル成長に適した結晶基板を成長用基板13として準備し、MOVPE法、HVPE法、MBE法などを用いて、その上にn型層12−3、発光層12−2、p型層12−1を順次成長させて積層し、積層体12を形成する。n型層12−3、発光層12−2、p型層12−3の各層は多層構造としてよい。n型層12−3は、その上に成長させる発光層12−2の結晶性が良好となるように、2μm以上の膜厚に形成することが好ましい。また、n型層12−3には、膜厚1μm以上の高キャリア濃度層(キャリア濃度:1×1018cm−3以上)を設けることが好ましい。発光層12−2は井戸層をInGaN、InGaAlNなどで形成した、多重量子井戸構造とすることが好ましい。p型層12−1の最上部は、コンタクト層層P11との接触抵抗が低くなるよう、Mg(マグネシウム)を高濃度(5×1019cm−3以上)にドープしたGaN、AlGaNまたはInGaNで形成することが好ましい。また、n型層12−3およびp型層12−1のうち、発光層12−2に隣接する部分につい
ては、ダブルヘテロ構造が構成されるように、結晶組成を定めることが好ましい。ELO(Epitaxial Lateral Overgrowth)などの、結晶品質の改善効果のある結晶成長法は適宜用いてよい。積層体12内には、歪緩和のための超格子層など、各種の機能層を適宜導入することができる。
Next, a method for manufacturing the GaN-based LED element nitride LED1 will be described.
First, as shown in FIG. 6A, a crystal substrate suitable for epitaxial growth of a nitride semiconductor crystal, such as a sapphire substrate, a SiC substrate, a GaN substrate, a Si substrate, or a GaAs substrate, is prepared as a growth substrate 13, and the MOVPE method is used. Then, the n-type layer 12-3, the light emitting layer 12-2, and the p-type layer 12-1 are sequentially grown and laminated by using the HVPE method, the MBE method, or the like to form the laminated body 12. Each layer of the n-type layer 12-3, the light emitting layer 12-2, and the p-type layer 12-3 may have a multilayer structure. The n-type layer 12-3 is preferably formed to a thickness of 2 μm or more so that the crystallinity of the light emitting layer 12-2 grown thereon is good. The n-type layer 12-3 is preferably provided with a high carrier concentration layer (carrier concentration: 1 × 10 18 cm −3 or more) having a thickness of 1 μm or more. The light emitting layer 12-2 preferably has a multiple quantum well structure in which a well layer is formed of InGaN, InGaAlN, or the like. The uppermost part of the p-type layer 12-1 is made of GaN, AlGaN or InGaN doped with Mg (magnesium) at a high concentration (5 × 10 19 cm −3 or more) so that the contact resistance with the contact layer P11 is low. It is preferable to form. Moreover, about the part adjacent to the light emitting layer 12-2 among the n-type layer 12-3 and the p-type layer 12-1, it is preferable to determine a crystal composition so that a double heterostructure may be comprised. A crystal growth method having an effect of improving crystal quality, such as ELO (Epitaxial Lateral Overgrowth), may be used as appropriate. Various functional layers such as a superlattice layer for strain relaxation can be appropriately introduced into the laminate 12.

次に、図6(b)に示すように、積層体12にエッチングを施して扁平孔H1を形成するとともに、扁平孔H1を形成しないp型層12−1上の領域にコンタクト層P11を形成する。好ましくは、先にコンタクト層P11を形成し、その後で扁平孔H1を形成する。コンタクト層P11は、p型窒化物半導体と低接触抵抗の接合を形成する金属で形成することができる。具体的には、Ni(ニッケル)、Co(コバルト)、Au(金)、白金族(Pt、Pd、Rh、Ir、Ru、Os)などが例示される。コンタクト層P11は、また、ITO(インジウム錫酸化物)、酸化インジウム、酸化錫、IZO(インジウム亜鉛酸化物)、AZO(アルミニウム亜鉛酸化物)、酸化亜鉛などの導電性酸化物で形成することができる。コンタクト層P11には、p型窒化物半導体に対するオーミック電極として知られている薄膜が利用可能である。 Next, as shown in FIG. 6B, the stacked body 12 is etched to form a flat hole H1, and a contact layer P11 is formed in a region on the p-type layer 12-1 where the flat hole H1 is not formed. To do. Preferably, the contact layer P11 is formed first, and then the flat hole H1 is formed. The contact layer P11 can be formed of a metal that forms a low contact resistance junction with the p-type nitride semiconductor. Specifically, Ni (nickel), Co (cobalt), Au (gold), platinum group (Pt, Pd, Rh, Ir, Ru, Os) and the like are exemplified. The contact layer P11 may also be formed of a conductive oxide such as ITO (indium tin oxide), indium oxide, tin oxide, IZO (indium zinc oxide), AZO (aluminum zinc oxide), or zinc oxide. it can. As the contact layer P11, a thin film known as an ohmic electrode for a p-type nitride semiconductor can be used.

扁平孔H1はRIE(反応性イオンエッチング)などのドライエッチング、あるいはウェットエッチングにより、形成することができる。特に、Cl、SiCl、BClなどの、塩素を含む物質をエッチングガスに用いたRIEが好ましい。ここで、コンタクト層P11を、結晶化を促進した多結晶質の導電性酸化物膜で形成し、その上からRIE処理を行って扁平孔H1を形成すると、扁平孔H1の底面をテクスチャ化することができる。そのような導電性酸化物膜として、例えば、成膜後、500℃、10分間以上の熱処理をしたITO膜が例示される。このITO膜は、表面が粗い凹凸面となるために、不均一なエッチングマスクとして作用し、その結果、扁平孔H1の底面がテクスチャ化されるものと考えられる。加工時間を短縮するために、予め、塩酸、王水などを用いた酸処理によって導電性酸化物膜の膜厚を減少させておいたうえで、その上から、RIE処理を行ってもよい。 The flat hole H1 can be formed by dry etching such as RIE (reactive ion etching) or wet etching. In particular, RIE using a substance containing chlorine, such as Cl 2 , SiCl 4 , and BCl 3, as an etching gas is preferable. Here, when the contact layer P11 is formed of a polycrystalline conductive oxide film that promotes crystallization, and the RIE process is performed thereon to form the flat hole H1, the bottom surface of the flat hole H1 is textured. be able to. As such a conductive oxide film, for example, an ITO film subjected to heat treatment at 500 ° C. for 10 minutes or more after film formation is exemplified. Since the ITO film has a rough surface, the ITO film acts as a non-uniform etching mask, and as a result, the bottom surface of the flat hole H1 is considered to be textured. In order to shorten the processing time, the thickness of the conductive oxide film may be reduced in advance by acid treatment using hydrochloric acid, aqua regia, or the like, and then RIE treatment may be performed.

光反射用凹部を設ける場合には、この段階で、光反射用凹部の形成を行う。光反射用凹部はドライエッチング技術を用いて好ましく形成することができる。 When providing the light reflecting recess, the light reflecting recess is formed at this stage. The light reflecting recess can be preferably formed using a dry etching technique.

次に、図6(c)に示すように、メサ構造の形成を行う。すなわち、ウェハ上において隣接する素子部どうしの間を分離するべく、積層体12に対して、p型層12−1側からエッチングを行い、n型層12−3に達する溝を形成する。好ましくは、この例のように、溝の底部に成長用基板13が露出するようにする。エッチングの方法としては、RIE(反応性イオンエッチング)が好適に用い得る。RIEで用いるエッチングマスクの縁部にテーパを設けることにより、積層体12の端面を傾斜させることができる。その他、断面V字形のブレードを用いた切削加工により積層体12の端面を傾斜させることなどもできる。 Next, as shown in FIG. 6C, a mesa structure is formed. That is, in order to separate the adjacent element portions on the wafer, the stacked body 12 is etched from the p-type layer 12-1 side to form a groove reaching the n-type layer 12-3. Preferably, as in this example, the growth substrate 13 is exposed at the bottom of the groove. As an etching method, RIE (reactive ion etching) can be preferably used. By providing a taper at the edge of the etching mask used in RIE, the end face of the stacked body 12 can be inclined. In addition, the end surface of the laminated body 12 can be inclined by cutting using a blade having a V-shaped cross section.

次に、図7(d)に示すように、コンタクト層P11の表面上を除く、積層体12側のウェハ表面を絶縁膜P12で覆う。絶縁膜P12は透光性の材料で形成する。絶縁膜P12は、金属酸化物、金属窒化物、金属酸窒化物、金属フッ化物などの無機材料で形成することが好ましく、具体的な材料としては、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、酸化アルミニウム、スピネル、酸化ジルコニウム、酸化マグネシウム、酸化チタン、フッ化マグネシウム、フッ化リチウムなどが例示される。フッ化マグネシウム、フッ化リチウム、酸化ケイ素、酸化アルミニウムなどの、屈折率の低い材料で絶縁膜P12を形成すると、積層体12と絶縁膜P12の界面の光反射性を良好にすることができる。絶縁膜P12は多層膜とすることもできる。好ましくは、絶縁膜P12をプラズマCVD法を用いて形成すると、積層体12の端面の被覆を確実に行うことができる。 Next, as shown in FIG. 7D, the wafer surface on the stacked body 12 side except the surface of the contact layer P11 is covered with an insulating film P12. The insulating film P12 is formed of a light transmissive material. The insulating film P12 is preferably formed of an inorganic material such as a metal oxide, metal nitride, metal oxynitride, or metal fluoride. Specific examples of the material include silicon oxide, silicon nitride, silicon oxynitride, and oxidation. Examples include aluminum, spinel, zirconium oxide, magnesium oxide, titanium oxide, magnesium fluoride, lithium fluoride, and the like. When the insulating film P12 is formed of a material having a low refractive index such as magnesium fluoride, lithium fluoride, silicon oxide, or aluminum oxide, the light reflectivity at the interface between the stacked body 12 and the insulating film P12 can be improved. The insulating film P12 can also be a multilayer film. Preferably, when the insulating film P12 is formed using a plasma CVD method, the end face of the stacked body 12 can be reliably covered.

次に、図7(e)に示すように、積層体12側のウェハ表面の全体を覆うように、薄膜金属層P13を形成する。薄膜金属層P13は、後の工程で導電性基板11を電気メッキで形成するために設ける、メッキ下地層である。薄膜金属層P13は、導電性基板11を無電解メッキで形成する場合にも、形成することが好ましい。薄膜金属層P13は、例えば、Cr、Pt、Pt/Au、Cr/Au、Ni/Au、Ti/Au、TaN/Auで形成することができる。導電積基板11を、蒸着、スパッタリング、CVDのような乾式メッキで形成する場合には、薄膜金属層P13の形成は必須ではないが、そのような場合においても、導電性基板11を構成する金属と、コンタクト層P11との間で、好ましくない相互作用(合金化反応など)が発生しないようにするためのバリア層として、薄膜金属層P13を形成することができる。好ましい実施形態では、コンタクト層P11を透光性となるように形成したうえ、コンタクト層P11および絶縁膜P12と、薄膜金属層P13との間に、高反射膜として機能する、Al、Ag、白金族、Niなどからなる、銀白色の外観を呈する金属層を挿入する。 Next, as shown in FIG. 7E, a thin film metal layer P13 is formed so as to cover the entire wafer surface on the laminated body 12 side. The thin metal layer P13 is a plating base layer provided to form the conductive substrate 11 by electroplating in a later step. The thin metal layer P13 is preferably formed also when the conductive substrate 11 is formed by electroless plating. The thin metal layer P13 can be formed of, for example, Cr, Pt, Pt / Au, Cr / Au, Ni / Au, Ti / Au, or TaN / Au. When the conductive substrate 11 is formed by dry plating such as vapor deposition, sputtering, or CVD, the formation of the thin film metal layer P13 is not essential, but even in such a case, the metal constituting the conductive substrate 11 is formed. The thin film metal layer P13 can be formed as a barrier layer for preventing undesired interaction (alloying reaction or the like) from occurring between the contact layer P11 and the contact layer P11. In a preferred embodiment, the contact layer P11 is formed so as to be translucent, and Al, Ag, and platinum function as a highly reflective film between the contact layer P11 and the insulating film P12 and the thin metal layer P13. A metal layer having a silver-white appearance is inserted.

次に、図7(f)に示すように、導電性基板11を形成する。導電性基板11は、好ましくは、電気メッキまたは無電解メッキにより、薄膜金属層P13上に金属層を堆積して形成する。無電解メッキを用いる場合には、成長用基板13側のウェハ表面にポリイミド層などをコーティングしておく。導電性基板11を電気メッキで形成する場合の材料金属としては、Au(金)、Ni(銀)、Cu(銅)、Ag(銀)など、電鋳(electoro forming)における電着金属として汎用されている金属が好ましく例示される。 Next, as shown in FIG. 7F, a conductive substrate 11 is formed. The conductive substrate 11 is preferably formed by depositing a metal layer on the thin metal layer P13 by electroplating or electroless plating. When electroless plating is used, a polyimide layer or the like is coated on the wafer surface on the growth substrate 13 side. As a material metal when the conductive substrate 11 is formed by electroplating, it is widely used as an electrodeposition metal in electroforming, such as Au (gold), Ni (silver), Cu (copper), Ag (silver), etc. Preferred examples of the metal are:

次に、図8(g)に示すように、成長用基板13を除去する。成長用基板13の除去には、レーザリフトオフ、ウェットエッチング、ドライエッチング、研削、研磨など、結晶基板とその上にエピタキシャル成長したGaN系半導体結晶層とを分離するための公知の方法を、任意に用いてよい。 Next, as shown in FIG. 8G, the growth substrate 13 is removed. For removing the growth substrate 13, a known method for separating the crystal substrate and the GaN-based semiconductor crystal layer epitaxially grown thereon, such as laser lift-off, wet etching, dry etching, grinding, and polishing, is arbitrarily used. It's okay.

成長用基板13の除去後、図8(h)に示すように、露出したn型層12−3の表面に、扁平孔H1と向かい合うように、パッド電極P14を形成する。n型層12−3の内部に高キャリア濃度層を設けた場合には、エッチングなどの方法により該高キャリア濃度層を露出させたうえで、その表面上にパッド電極P14を形成する。n型層12−3の表面に導電性酸化物膜を形成し、その上にパッド電極P14を形成してもよい。パッド電極P14をn型層12−3の表面に直接形成する場合には、接触抵抗が低くなるように、n型層と接する部分を、Ti(チタン)、Al(アルミニウム)、W(タングステン)、V(バナジウム)などの単体、または、これらから選ばれる1種以上の金属を含む合金を用いて形成することが望ましい。パッド電極P14をn型層12−3上に形成した導電性酸化物膜の上に形成する場合には、パッド電極P14の材料は特に限定されないが、好ましくは、導電性酸化物膜に接する部分を、白金族(Rh、Pt、Pd、Ir、Ru、Os)、Ni(ニッケル)、Ti(チタン)、W(タングステン)、Ag(銀)、Al(アルミニウム)などを用いて形成する。パッド電極P14には、表層として、Ag(銀)、Au(金)、Sn(錫)、In(インジウム)、Bi(ビスマス)、Cu(銅)、Zn(亜鉛)などからなる層を設けることが好ましい。パッド電極P14の膜厚は、例えば、0.2μm〜10μmとすることができ、好ましくは、0.5μm〜2μmである。 After the growth substrate 13 is removed, as shown in FIG. 8H, a pad electrode P14 is formed on the exposed surface of the n-type layer 12-3 so as to face the flat hole H1. When a high carrier concentration layer is provided inside the n-type layer 12-3, the high carrier concentration layer is exposed by a method such as etching, and then a pad electrode P14 is formed on the surface thereof. A conductive oxide film may be formed on the surface of n-type layer 12-3, and pad electrode P14 may be formed thereon. When the pad electrode P14 is directly formed on the surface of the n-type layer 12-3, the portion in contact with the n-type layer is made of Ti (titanium), Al (aluminum), W (tungsten) so as to reduce the contact resistance. , V (vanadium), etc., or an alloy containing one or more metals selected from these is desirable. When the pad electrode P14 is formed on the conductive oxide film formed on the n-type layer 12-3, the material of the pad electrode P14 is not particularly limited, but is preferably a portion in contact with the conductive oxide film. Is formed using platinum group (Rh, Pt, Pd, Ir, Ru, Os), Ni (nickel), Ti (titanium), W (tungsten), Ag (silver), Al (aluminum), or the like. The pad electrode P14 is provided with a layer made of Ag (silver), Au (gold), Sn (tin), In (indium), Bi (bismuth), Cu (copper), Zn (zinc) or the like as a surface layer. Is preferred. The film thickness of the pad electrode P14 can be, for example, 0.2 μm to 10 μm, and preferably 0.5 μm to 2 μm.

パッド電極P14の形成後、パッド電極上の領域を除くウェハ表面に絶縁保護膜を形成することが好ましい。最後に、公知のダイシング法を用いてウェハを切断することにより、チップ状のLED素子(ダイス)を得ることができる。 After the formation of the pad electrode P14, an insulating protective film is preferably formed on the wafer surface excluding the region on the pad electrode. Finally, a chip-like LED element (die) can be obtained by cutting the wafer using a known dicing method.

GaN系LED素子1の製造方法については、以上に説明した他に、特許文献1などを参照することができる。 In addition to the above-described method for manufacturing the GaN-based LED element 1, Patent Document 1 can be referred to.

(実施形態2)
図9に、本発明の実施形態2に係るGaN系LED素子の断面図を示す。この図に示すGaN系LED素子2では、半導体からなる導電性基板21の上に、複数のGaN系半導体層からなる積層体22が形成されている。導電性基板21と積層体22との接合は直接的ウェハボンディング(Direct Wafer Bonding)により行われている。積層体22は、導電性基板21側から順に、p型層22−1、発光層22−2、n型層22−3を有している。積層体22の導電性基板21側の面には、底面を有する扁平孔H2が、n型層22−3に達する深さに形成されている。n型層22−3上には、扁平孔H2に向かい合うようにして、負側のパッド電極P24が形成されている。導電性基板21の裏面には正側のパッド電極P25が形成されている。導電性基板21を構成する半導体は、直接的ウェハボンディングにより窒化物半導体と接合し得るものであればよい。好ましくは、導電性基板21を構成する半導体は、発光層22−2で生じる光を強く吸収しないように、発光層22−2のバンドギャップエネルギーよりも大きなバンドギャップエネルギーを持つ半導体とする。発光層22−2の発光波長が400nm以上の場合、導電性基板21を構成する半導体として、ZnO(酸化亜鉛)が好ましく例示される。
(Embodiment 2)
FIG. 9 shows a cross-sectional view of a GaN-based LED element according to Embodiment 2 of the present invention. In the GaN-based LED element 2 shown in this figure, a laminated body 22 made of a plurality of GaN-based semiconductor layers is formed on a conductive substrate 21 made of a semiconductor. Bonding of the conductive substrate 21 and the laminated body 22 is performed by direct wafer bonding. The stacked body 22 includes a p-type layer 22-1, a light emitting layer 22-2, and an n-type layer 22-3 in this order from the conductive substrate 21 side. A flat hole H2 having a bottom surface is formed on the surface of the laminate 22 on the conductive substrate 21 side to a depth reaching the n-type layer 22-3. On the n-type layer 22-3, a negative pad electrode P24 is formed so as to face the flat hole H2. On the back surface of the conductive substrate 21, a positive pad electrode P25 is formed. The semiconductor constituting the conductive substrate 21 may be any semiconductor that can be bonded to the nitride semiconductor by direct wafer bonding. Preferably, the semiconductor constituting the conductive substrate 21 is a semiconductor having a band gap energy larger than the band gap energy of the light emitting layer 22-2 so that light generated in the light emitting layer 22-2 is not strongly absorbed. When the emission wavelength of the light emitting layer 22-2 is 400 nm or more, ZnO (zinc oxide) is preferably exemplified as a semiconductor constituting the conductive substrate 21.

GaN系LED素子2を製造するには、まず、c面サファイア基板を成長用基板として用い、その上にMOCVD法により、n型層22−3、発光層22−2、p型層22−1を順次成長させて、サファイア基板上に積層体22が積層されたLEDウェハを形成する。このとき、p型層22−1の表面の5×5μmの領域をAFM(原子間力顕微鏡)で測定したときのrms粗さが0.55nm以下となるようにすることが望ましい。 In order to manufacture the GaN-based LED element 2, first, a c-plane sapphire substrate is used as a growth substrate, and an n-type layer 22-3, a light emitting layer 22-2, and a p-type layer 22-1 are formed thereon by MOCVD. Are sequentially grown to form an LED wafer in which the laminate 22 is laminated on the sapphire substrate. At this time, it is desirable that the rms roughness when the 5 × 5 μm 2 region on the surface of the p-type layer 22-1 is measured with an AFM (atomic force microscope) is 0.55 nm or less.

次に、LEDウェハの積層体22にエッチングを施して扁平孔H2を形成する。 Next, the laminated body 22 of the LED wafer is etched to form a flat hole H2.

次に、半導体からなる導電性基板21を、直接的ウェハボンディングの方法により、積層体22の表面に接合する。導電性基板21としてZnO基板を用いる場合の手順については、非特許文献1を参照することができる。即ち、ZnO基板としては、ハイドロサーマル法で製造された、膜厚500μm、電気抵抗約0.2Ω・cm、表面の5×5μmの領域をAFM(原子間力顕微鏡)で測定したときのrms粗さが0.75nm以下であるものを好ましく用いることができる。ZnO基板は、アセトンおよびイソプロピルアルコールで洗浄し、脱イオン水でリンスした後、乾燥させる。LEDウェハは、アセトンおよびイソプロピルアルコールで洗浄し、HCl溶液に1分間浸漬したうえ、脱イオン水でリンスし、乾燥させる。洗浄処理の後、直ぐに、クリーンルーム内でLEDウェハとZnO基板を重ね合わせ、一軸方向に2MPaの圧力を印加させた状態で、窒素ガス雰囲気中、600℃、1時間の熱処理を施す。このようにして、LEDウェハの積層体22にZnO基板を接合させることができる。 Next, the conductive substrate 21 made of a semiconductor is bonded to the surface of the stacked body 22 by a direct wafer bonding method. Non-patent document 1 can be referred to for the procedure in the case of using a ZnO substrate as the conductive substrate 21. That is, as the ZnO substrate, the rms when the area of 5 × 5 μm 2 on the surface manufactured by hydrothermal method with a film thickness of 500 μm, electric resistance of about 0.2 Ω · cm is measured with an AFM (Atomic Force Microscope). Those having a roughness of 0.75 nm or less can be preferably used. The ZnO substrate is washed with acetone and isopropyl alcohol, rinsed with deionized water, and then dried. The LED wafer is cleaned with acetone and isopropyl alcohol, immersed in an HCl solution for 1 minute, rinsed with deionized water, and dried. Immediately after the cleaning process, the LED wafer and the ZnO substrate are superposed in a clean room, and a heat treatment is performed at 600 ° C. for 1 hour in a nitrogen gas atmosphere with a pressure of 2 MPa applied in a uniaxial direction. In this way, the ZnO substrate can be bonded to the LED wafer laminate 22.

ウェハボンディングの後、レーザリフトオフ、ウェットエッチング、ドライエッチング、研削、研磨などの方法を用いて、成長用基板として用いたサファイア基板を取り除く。サファイア基板の除去後、露出したn型層22−3の表面に、扁平孔H2と向かい合うように、負側のパッド電極P24を形成するとともに、導電性基板21の裏面に正側のパッド電極P25を形成する。その後、公知のダイシング法を用いてウェハを切断することにより、チップ状の素子(ダイス)を得ることができる。 After the wafer bonding, the sapphire substrate used as the growth substrate is removed by using methods such as laser lift-off, wet etching, dry etching, grinding, and polishing. After removing the sapphire substrate, a negative pad electrode P24 is formed on the exposed surface of the n-type layer 22-3 so as to face the flat hole H2, and a positive pad electrode P25 is formed on the back surface of the conductive substrate 21. Form. Then, a chip-like element (die) can be obtained by cutting the wafer using a known dicing method.

この実施形態2においても、図10に示すように、扁平孔H2の底面H21をテクスチャ化することができる。また、積層体22の導電性基板21側の面に、扁平孔H2に加えて光反射用凹部R2を形成することができる。また、積層体22の導電性基板21側の面の面積が、反対側の面の面積よりも小さくなるように、積層体22の端面の少なくとも一部を傾斜させることができる。 Also in this Embodiment 2, as shown in FIG. 10, the bottom face H21 of the flat hole H2 can be textured. In addition to the flat hole H2, a light reflecting recess R2 can be formed on the surface of the laminate 22 on the conductive substrate 21 side. Further, at least a part of the end surface of the stacked body 22 can be inclined so that the area of the surface of the stacked body 22 on the conductive substrate 21 side is smaller than the area of the surface on the opposite side.

GaN系LED素子2を基板、スラグ、リードフレーム、ユニット基板などの実装基材に固定して発光装置を構成する場合、GaN系LED素子2導電性基板側21側の面が実装基材の表面を向くように固定することができる。導電性基板21が透光性を有している場合には、n型層22−3の表面が実装基材の表面を向くように固定することも可能である。 When the GaN-based LED element 2 is fixed to a mounting base such as a substrate, slag, lead frame, or unit substrate to form a light emitting device, the surface on the side of the GaN-based LED element 2 conductive substrate 21 is the surface of the mounting base. It can be fixed to face. When the conductive substrate 21 is translucent, it can be fixed so that the surface of the n-type layer 22-3 faces the surface of the mounting substrate.

(その他の実施形態)
本発明の一実施形態に係るGaN系LEDは、導電性基板と、複数のGaN系半導体層からなる積層体とが、導電ペースト、ろう材(ハンダ、共晶合金を含む)などの導電性接着剤を用いて接合されたものであってもよい。
(Other embodiments)
In a GaN-based LED according to an embodiment of the present invention, a conductive substrate and a laminate composed of a plurality of GaN-based semiconductor layers are bonded to each other by a conductive paste, brazing material (including solder, eutectic alloy), or the like. What was joined using the agent may be used.

本発明は、本明細書に明示的に記載された実施形態に限定されるものではなく、発明の趣旨を損なわない範囲内で、種々の変形が可能である。 The present invention is not limited to the embodiments explicitly described in the present specification, and various modifications can be made without departing from the spirit of the invention.

本発明の実施形態に係るGaN系LED素子の断面図である。It is sectional drawing of the GaN-type LED element which concerns on embodiment of this invention. 本発明の実施形態に係るGaN系LED素子の平面図である。It is a top view of the GaN-type LED element which concerns on embodiment of this invention. 本発明の実施形態に係るGaN系LED素子の断面図である。It is sectional drawing of the GaN-type LED element which concerns on embodiment of this invention. 本発明の実施形態に係るGaN系LED素子の断面図である。It is sectional drawing of the GaN-type LED element which concerns on embodiment of this invention. 本発明の実施形態に係るGaN系LED素子の断面図である。It is sectional drawing of the GaN-type LED element which concerns on embodiment of this invention. 図1に示すGaN系LED素子の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the GaN-type LED element shown in FIG. 図1に示すGaN系LED素子の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the GaN-type LED element shown in FIG. 図1に示すGaN系LED素子の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the GaN-type LED element shown in FIG. 本発明の実施形態に係るGaN系LED素子の断面図である。It is sectional drawing of the GaN-type LED element which concerns on embodiment of this invention. 本発明の実施形態に係るGaN系LED素子の断面図である。It is sectional drawing of the GaN-type LED element which concerns on embodiment of this invention.

符号の説明Explanation of symbols

1、2 GaN系LED素子
11、21 導電性基板
12、22 積層体
H1、H2 扁平孔
P14、P24 パッド電極
1, 2 GaN-based LED elements 11, 21 Conductive substrates 12, 22 Laminated bodies H1, H2 Flat holes P14, P24 Pad electrodes

Claims (10)

導電性基板と、該導電性基板上に形成された複数のGaN系半導体層からなる積層体とを有し、該積層体には、前記導電性基板から最も離れた位置に配置されたn型層と、該n型層と前記導電性基板との間に配置された発光層と、前記n型層とで前記発光層を挟むように配置されたp型層とが含まれているGaN系LED素子において、
前記n型層の上にはパッド電極が形成されており、
前記積層体の前記導電性基板側の面には、前記パッド電極と向かい合うようにして、底面を有する扁平孔が、少なくとも前記発光層に達する深さに形成されている、
ことを特徴とするGaN系LED素子。
A conductive substrate, and a laminate composed of a plurality of GaN-based semiconductor layers formed on the conductive substrate, and the laminate includes an n-type disposed at a position farthest from the conductive substrate. A GaN-based layer comprising: a layer; a light-emitting layer disposed between the n-type layer and the conductive substrate; and a p-type layer disposed so as to sandwich the light-emitting layer between the n-type layer In the LED element,
A pad electrode is formed on the n-type layer,
A flat hole having a bottom surface is formed at a depth reaching at least the light emitting layer on the surface of the laminate on the conductive substrate side so as to face the pad electrode.
A GaN-based LED element characterized by the above.
前記扁平孔が、前記発光層が完全に除去される深さに形成されている、請求項1に記載のGaN系LED素子。 The GaN-based LED element according to claim 1, wherein the flat hole is formed at a depth at which the light emitting layer is completely removed. 前記n型層の上方から見たとき、前記パッド電極または前記パッド電極の本体部が、前記扁平孔の底面の外周線の内側に収まるように形成されている、請求項1または2に記載のGaN系LED素子。 The pad electrode or the body portion of the pad electrode is formed so as to fit inside the outer peripheral line of the bottom surface of the flat hole when viewed from above the n-type layer. GaN-based LED element. 前記扁平孔の底面がテクスチャ化されている、請求項1〜3のいずれかに記載のGaN系LED素子。 The GaN-based LED element according to claim 1, wherein a bottom surface of the flat hole is textured. 前記積層体の前記導電性基板側の面には、前記扁平孔に加えて、光反射用凹部が形成されている、請求項1〜4のいずれかに記載のGaN系LED素子。 The GaN-based LED element according to any one of claims 1 to 4, wherein a concave portion for light reflection is formed in addition to the flat hole on a surface on the conductive substrate side of the laminate. 該光反射用凹部は、少なくとも前記発光層に達する深さを有し、かつ、当該凹部を前記積層体の積層方向に直交する平面で切断したときの断面積が、前記導電性基板から離れるにつれて減少するように、側壁面を傾斜させた凹部である、請求項5に記載のGaN系LED素子。 The light reflecting recess has a depth that reaches at least the light emitting layer, and the cross-sectional area when the recess is cut along a plane perpendicular to the stacking direction of the stacked body is separated from the conductive substrate. The GaN-based LED element according to claim 5, wherein the GaN-based LED element is a recess having an inclined sidewall surface so as to decrease. 前記積層体の前記導電性基板側の面の面積が、前記積層体の前記導電性基板側の面とは反対側の面の面積よりも小さくなるように、前記積層体の端面の少なくとも一部を傾斜させた、請求項1〜6のいずれかに記載のGaN系LED素子。 At least a part of the end surface of the laminate so that the area of the surface of the laminate on the side of the conductive substrate is smaller than the area of the surface of the laminate on the side opposite to the surface of the conductive substrate. The GaN-based LED element according to claim 1, wherein the GaN LED element is inclined. 前記積層体の前記導電性基板側の面の面積が、前記積層体の前記導電性基板側の面とは反対側の面の面積よりも小さくなるように、前記発光層の端面を傾斜させた、請求項7に記載のGaN系LED素子。 The end surface of the light emitting layer is inclined so that the area of the surface of the laminate on the side of the conductive substrate is smaller than the area of the surface of the laminate on the side opposite to the surface of the conductive substrate. The GaN-based LED element according to claim 7. 前記導電性基板が金属からなる、請求項1〜8のいずれかに記載のGaN系LED素子。 The GaN-based LED element according to claim 1, wherein the conductive substrate is made of metal. 前記導電性基板が半導体からなる、請求項1〜8のいずれかに記載のGaN系LED素子。 The GaN-based LED element according to claim 1, wherein the conductive substrate is made of a semiconductor.
JP2007036267A 2006-10-20 2007-02-16 Gallium-nitride-based light emitting device element Pending JP2008205005A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007036267A JP2008205005A (en) 2007-02-16 2007-02-16 Gallium-nitride-based light emitting device element
US12/446,385 US8716728B2 (en) 2006-10-20 2007-10-19 Nitride semiconductor light-emitting diode device
PCT/JP2007/070484 WO2008047923A1 (en) 2006-10-20 2007-10-19 Nitride semiconductor light-emitting diode device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007036267A JP2008205005A (en) 2007-02-16 2007-02-16 Gallium-nitride-based light emitting device element

Publications (1)

Publication Number Publication Date
JP2008205005A true JP2008205005A (en) 2008-09-04

Family

ID=39782240

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007036267A Pending JP2008205005A (en) 2006-10-20 2007-02-16 Gallium-nitride-based light emitting device element

Country Status (1)

Country Link
JP (1) JP2008205005A (en)

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235883A (en) * 2007-03-21 2008-10-02 Samsung Electro Mech Co Ltd Light emitting device, method of manufacturing the same and monolithic led array
EP2154617A1 (en) 2008-08-08 2010-02-17 Hitachi Ltd. Data management method
KR100986440B1 (en) 2009-04-28 2010-10-08 엘지이노텍 주식회사 Light emitting device and method for fabricating the same
JP2011066048A (en) * 2009-09-15 2011-03-31 Toyoda Gosei Co Ltd Group iii nitride semiconductor light-emitting element
KR20110109497A (en) * 2010-03-31 2011-10-06 서울옵토디바이스주식회사 High efficiency light emitting diode and method for fabricating the same
JP2011216882A (en) * 2010-03-31 2011-10-27 Seoul Opto Devices Co Ltd High-efficiency light emitting diode, and method for fabricating the same
WO2012023662A1 (en) * 2010-08-16 2012-02-23 한국광기술원 Light emitting diode having multi-cell structure and manufacturing method thereof
US20120086038A1 (en) * 2009-10-22 2012-04-12 Lg Innotek Co., Ltd. Light emitting device having a dielectric layer and a conductive layer in a cavity
KR101154750B1 (en) 2009-09-10 2012-06-08 엘지이노텍 주식회사 Light emitting device and method for fabricating the same
JP2013016875A (en) * 2008-09-30 2013-01-24 Seoul Opto Devices Co Ltd Light-emitting device
US8471288B2 (en) 2009-09-15 2013-06-25 Toyoda Gosei Co., Ltd. Group III nitride semiconductor light-emitting device including an auxiliary electrode in contact with a back surface of an n-type layer
KR20140010622A (en) * 2012-07-16 2014-01-27 엘지이노텍 주식회사 Light emitting device, light emitting device package, and light unit
KR101487612B1 (en) * 2012-11-22 2015-01-29 가부시끼가이샤 도시바 Semiconductor light emitting device and method for manufacturing same
KR101550951B1 (en) 2011-08-23 2015-09-18 엘지이노텍 주식회사 Light emitting device
US9142727B2 (en) 2013-09-19 2015-09-22 Kabushiki Kaisha Toshiba Semiconductor light emitting device
KR101744933B1 (en) * 2010-03-31 2017-06-09 서울바이오시스 주식회사 High efficiency light emitting diode and method for fabricating the same
JP2017163154A (en) * 2009-05-11 2017-09-14 クリー インコーポレイテッドCree Inc. Semiconductor light-emitting diode having reflection structure and manufacturing method thereof
KR101791159B1 (en) * 2016-10-07 2017-10-30 서울바이오시스 주식회사 High efficiency light emitting diode and method for fabricating the same
US9831379B2 (en) 2014-08-28 2017-11-28 Nichia Corporation Method of manufacturing light emitting device
JP2017226918A (en) * 2016-06-24 2017-12-28 エイピー系▲統▼股▲フン▼有限公司Ap Systems Inc. Production method of fine metal mask using electrocasting plating method
KR20180012627A (en) * 2016-07-27 2018-02-06 엘지이노텍 주식회사 Semiconductor device
USD826871S1 (en) 2014-12-11 2018-08-28 Cree, Inc. Light emitting diode device
JP2019522373A (en) * 2016-07-20 2019-08-08 エルジー イノテック カンパニー リミテッド Semiconductor element
KR20190132686A (en) * 2017-04-04 2019-11-28 오스람 옵토 세미컨덕터스 게엠베하 Method for manufacturing optoelectronic semiconductor chip, and optoelectronic semiconductor chip

Cited By (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235883A (en) * 2007-03-21 2008-10-02 Samsung Electro Mech Co Ltd Light emitting device, method of manufacturing the same and monolithic led array
JP2011223047A (en) * 2007-03-21 2011-11-04 Samsung Led Co Ltd Light-emitting device, manufacturing method of light emitting device, and monolithic light-emitting diode array
EP2154617A1 (en) 2008-08-08 2010-02-17 Hitachi Ltd. Data management method
US9431377B2 (en) 2008-09-30 2016-08-30 Seoul Viosys Co., Ltd. Light emitting device and method of fabricating the same
US9337175B2 (en) 2008-09-30 2016-05-10 Seoul Viosys Co., Ltd. Light emitting device and method of fabricating the same
US9059015B2 (en) 2008-09-30 2015-06-16 Seoul Viosys Co., Ltd. Light emitting device and method of fabricating the same
JP2013016875A (en) * 2008-09-30 2013-01-24 Seoul Opto Devices Co Ltd Light-emitting device
US8222660B2 (en) 2009-04-28 2012-07-17 Lg Innotek Co., Ltd. Light emitting device, light emitting device package, and lighting system including the same
US8373190B2 (en) 2009-04-28 2013-02-12 Lg Innotek Co., Ltd. Light emitting device, light emitting device package, and lighting system including the same
KR100986440B1 (en) 2009-04-28 2010-10-08 엘지이노텍 주식회사 Light emitting device and method for fabricating the same
JP2018160683A (en) * 2009-05-11 2018-10-11 クリー インコーポレイテッドCree Inc. Semiconductor light emitting diodes having reflective structures and methods of fabricating the same
JP2017163154A (en) * 2009-05-11 2017-09-14 クリー インコーポレイテッドCree Inc. Semiconductor light-emitting diode having reflection structure and manufacturing method thereof
KR101154750B1 (en) 2009-09-10 2012-06-08 엘지이노텍 주식회사 Light emitting device and method for fabricating the same
JP2011066048A (en) * 2009-09-15 2011-03-31 Toyoda Gosei Co Ltd Group iii nitride semiconductor light-emitting element
US8471288B2 (en) 2009-09-15 2013-06-25 Toyoda Gosei Co., Ltd. Group III nitride semiconductor light-emitting device including an auxiliary electrode in contact with a back surface of an n-type layer
US20120086038A1 (en) * 2009-10-22 2012-04-12 Lg Innotek Co., Ltd. Light emitting device having a dielectric layer and a conductive layer in a cavity
KR101744933B1 (en) * 2010-03-31 2017-06-09 서울바이오시스 주식회사 High efficiency light emitting diode and method for fabricating the same
KR20110109497A (en) * 2010-03-31 2011-10-06 서울옵토디바이스주식회사 High efficiency light emitting diode and method for fabricating the same
US9455378B2 (en) 2010-03-31 2016-09-27 Seoul Viosys Co., Ltd. High efficiency light emitting diode and method for fabricating the same
KR101669640B1 (en) * 2010-03-31 2016-10-26 서울바이오시스 주식회사 High efficiency light emitting diode and method for fabricating the same
JP2011216882A (en) * 2010-03-31 2011-10-27 Seoul Opto Devices Co Ltd High-efficiency light emitting diode, and method for fabricating the same
WO2012023662A1 (en) * 2010-08-16 2012-02-23 한국광기술원 Light emitting diode having multi-cell structure and manufacturing method thereof
KR101550951B1 (en) 2011-08-23 2015-09-18 엘지이노텍 주식회사 Light emitting device
KR20140010622A (en) * 2012-07-16 2014-01-27 엘지이노텍 주식회사 Light emitting device, light emitting device package, and light unit
KR102055794B1 (en) * 2012-07-16 2019-12-13 엘지이노텍 주식회사 Light emitting device, light emitting device package, and light unit
KR101487612B1 (en) * 2012-11-22 2015-01-29 가부시끼가이샤 도시바 Semiconductor light emitting device and method for manufacturing same
US9070841B2 (en) 2012-11-22 2015-06-30 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing same
US9142727B2 (en) 2013-09-19 2015-09-22 Kabushiki Kaisha Toshiba Semiconductor light emitting device
US9831379B2 (en) 2014-08-28 2017-11-28 Nichia Corporation Method of manufacturing light emitting device
USD826871S1 (en) 2014-12-11 2018-08-28 Cree, Inc. Light emitting diode device
JP2017226918A (en) * 2016-06-24 2017-12-28 エイピー系▲統▼股▲フン▼有限公司Ap Systems Inc. Production method of fine metal mask using electrocasting plating method
JP2019522373A (en) * 2016-07-20 2019-08-08 エルジー イノテック カンパニー リミテッド Semiconductor element
US11183614B2 (en) 2016-07-20 2021-11-23 Suzhou Lekin Semiconductor Co., Ltd. Semiconductor device
JP7051131B2 (en) 2016-07-20 2022-04-11 スージョウ レキン セミコンダクター カンパニー リミテッド Semiconductor element
KR20180012627A (en) * 2016-07-27 2018-02-06 엘지이노텍 주식회사 Semiconductor device
KR102551894B1 (en) 2016-07-27 2023-07-06 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 Semiconductor device
KR101791159B1 (en) * 2016-10-07 2017-10-30 서울바이오시스 주식회사 High efficiency light emitting diode and method for fabricating the same
KR20190132686A (en) * 2017-04-04 2019-11-28 오스람 옵토 세미컨덕터스 게엠베하 Method for manufacturing optoelectronic semiconductor chip, and optoelectronic semiconductor chip
US11107944B2 (en) 2017-04-04 2021-08-31 OSRAM OTPO GmbH Method of manufacturing an optoelectronic semiconductor chip and optoelectronic semiconductor chip
KR102328383B1 (en) * 2017-04-04 2021-11-18 오스람 옵토 세미컨덕터스 게엠베하 Method for manufacturing optoelectronic semiconductor chip, and optoelectronic semiconductor chip

Similar Documents

Publication Publication Date Title
JP2008205005A (en) Gallium-nitride-based light emitting device element
JP6947996B2 (en) Manufacturing method of light emitting element
US8716728B2 (en) Nitride semiconductor light-emitting diode device
JP4766966B2 (en) Light emitting element
TWI431798B (en) Light emitting diode with conducting metal substrate
KR101147705B1 (en) GaN-BASED SEMICONDUCTOR LIGHT-EMITTING DEVICE AND METHOD FOR THE FABRICATION THEREOF
US8299501B2 (en) Nitride semiconductor device
JP2008112957A (en) GaN-BASED LED CHIP
TW200522399A (en) Semiconductor element and manufacturing method for the same
JP2008218878A (en) GaN BASED LED ELEMENT AND LIGHT-EMITTING DEVICE
JP2011505699A (en) Gallium nitride thin LED with enhanced light output
TWI529967B (en) Semiconductor light emitting device
JP5077068B2 (en) Nitride semiconductor device and manufacturing method thereof
US20060145177A1 (en) Light emitting device and process for fabricating the same
JP5845557B2 (en) Manufacturing method of semiconductor light emitting device
JP2004207508A (en) Light emitting element and its manufacturing method thereof
JP6040769B2 (en) Light emitting device and manufacturing method thereof
JP2008016629A (en) Manufacturing method of group iii nitride light emitting diode element
JP2012178453A (en) GaN-BASED LED ELEMENT
KR101428066B1 (en) vertical structured group 3 nitride-based light emitting diode and its fabrication methods
JP2011211097A (en) Method for manufacturing semiconductor device
KR101499954B1 (en) fabrication of vertical structured light emitting diodes using group 3 nitride-based semiconductors and its related methods
JP2008124411A (en) Nitride semiconductor light-emitting diode element
JP2009094108A (en) MANUFACTURING METHOD OF GaN-BASED LED DEVICE
JP2008226866A (en) Gallium nitride based light-emitting diode element and light-emitting device

Legal Events

Date Code Title Description
RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20090710