JP2008198920A - Circuit jointing method, circuit component laminated body, and memory card - Google Patents

Circuit jointing method, circuit component laminated body, and memory card Download PDF

Info

Publication number
JP2008198920A
JP2008198920A JP2007034794A JP2007034794A JP2008198920A JP 2008198920 A JP2008198920 A JP 2008198920A JP 2007034794 A JP2007034794 A JP 2007034794A JP 2007034794 A JP2007034794 A JP 2007034794A JP 2008198920 A JP2008198920 A JP 2008198920A
Authority
JP
Japan
Prior art keywords
circuit
component
circuit component
electrode
base substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007034794A
Other languages
Japanese (ja)
Other versions
JP5040345B2 (en
JP2008198920A5 (en
Inventor
Naoki Suzuki
直樹 鈴木
Daido Komyoji
大道 光明寺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2007034794A priority Critical patent/JP5040345B2/en
Publication of JP2008198920A publication Critical patent/JP2008198920A/en
Publication of JP2008198920A5 publication Critical patent/JP2008198920A5/ja
Application granted granted Critical
Publication of JP5040345B2 publication Critical patent/JP5040345B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/0781Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811Extrinsic, i.e. with electrical conductive fillers

Abstract

<P>PROBLEM TO BE SOLVED: To improve reliability of jointing of a circuit component to a base substrate. <P>SOLUTION: In a circuit component laminated body, a spacer dummy via and a substrate dummy via are arranged in a position near a spacer electrode on the side of base substrate 2 of the laminated module 3 and passed through from the opposite side of the base substrate 2 to the side of the base substrate 2 continuously. In the electrical jointing of the laminated module 3 to the base substrate 2, heat from a heat tool is conducted efficiently through the dummy via to the nearby portion of the spacer electrode on the side of the base substrate 2 of the laminated module 3. As a result, ACF on a base substrate electrode 211 can be heated efficiently, and the laminated module 3 can be jointed firmly, thus, improving the connection reliability of the laminated module 3 to the base substrate 2. The jointing of the spacer 32 to the base substrate 2, and the jointing of two or more spacers 32 and two or more circuit modules are performed in parallel, and thereby fabrication of the circuit component laminated body is simplified. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、ベース基板上に回路部品を接合する回路接合方法、並びに、回路部品積層体および当該回路部品積層体を備えるメモリカードに関する。   The present invention relates to a circuit joining method for joining circuit components on a base substrate, a circuit component laminate, and a memory card including the circuit component laminate.

従来より、情報を記録する記録媒体の一つとしてメモリチップが内蔵されたメモリカードが利用されており、このようなメモリカードは携帯性に優れているため、携帯型情報端末や携帯電話等の携帯型電子機器の記録媒体として広く使用されている。これらの携帯型電子機器は携帯性向上等の観点から年々大容量化が進められており、これに伴ってメモリカードの大容量化が求められている。   Conventionally, a memory card with a built-in memory chip is used as one of recording media for recording information. Since such a memory card is excellent in portability, such as a portable information terminal or a mobile phone. Widely used as a recording medium for portable electronic devices. The capacity of these portable electronic devices is increasing year by year from the viewpoint of improving portability, and accordingly, the capacity of memory cards is required to be increased.

一方、メモリカードの形状や大きさ、厚さ等は通常、規格により定められているため、メモリカードの容量を増大させる際には、メモリカードを大型化することなく大容量化を実現する必要がある。特許文献1では、それぞれにベアチップが実装された複数のフィルム基板をマザー基板上に積層して電子回路モジュールを形成することにより、電子回路モジュールを薄型化する技術が開示されている。
国際公開第2006/095703号パンフレット
On the other hand, since the shape, size, thickness, etc. of a memory card are usually determined by standards, it is necessary to increase the capacity without increasing the size of the memory card when increasing the capacity of the memory card There is. Patent Document 1 discloses a technique for thinning an electronic circuit module by laminating a plurality of film substrates each having a bare chip mounted thereon on a mother substrate to form the electronic circuit module.
International Publication No. 2006/095703 Pamphlet

ところで、特許文献1の電子回路モジュールの製造では、それぞれにベアチップが実装された複数のフィルム基板を1枚ずつ積層して接合する工程が繰り返された後、積層状態の複数のフィルム基板がマザー基板に接合される。このため、フィルム基板の枚数が多くなると、フィルム基板を積層するために要する時間が増大してしまい、生産性の向上に限界がある。   By the way, in the manufacture of the electronic circuit module of Patent Document 1, after the process of laminating and bonding a plurality of film substrates each having a bare chip mounted thereon one by one, the plurality of film substrates in the laminated state are mother substrates. To be joined. For this reason, when the number of film substrates increases, the time required for laminating the film substrates increases, and there is a limit to improvement in productivity.

また、電子回路モジュールの製造では、2枚のフィルム基板間の接合は、互いに対向する2枚のフィルム基板の電極間に配置された金属ボール表面のはんだ層を溶融させた後に固化することにより行われる。このような加熱を伴う接合を行う際には、通常、一方のフィルム基板の接合面(すなわち、他方のフィルム基板と対向する主面)とは反対側の主面にヒートツール等を当接させることにより、接合面上の電極を加熱することが行われる。しかしながら、ヒートツールが当接する基板等の回路部品が厚い場合等、ヒートツールから電極に伝導される熱が不足すると、回路部品を強固に接合することができず、接合の質が低下してしまう恐れがある。   In the manufacture of an electronic circuit module, the bonding between two film substrates is performed by melting and solidifying the solder layer on the surface of the metal ball disposed between the electrodes of the two opposing film substrates. Is called. When performing such joining with heating, a heat tool or the like is usually brought into contact with the main surface opposite to the bonding surface of one film substrate (that is, the main surface facing the other film substrate). Thus, heating the electrodes on the bonding surface is performed. However, if the circuit component such as the substrate that the heat tool comes into contact with is thick, if the heat conducted from the heat tool to the electrode is insufficient, the circuit component cannot be firmly bonded, and the quality of the bonding deteriorates. There is a fear.

本発明は、上記課題に鑑みなされたものであり、回路部品のベース基板に対する接合の信頼性を向上することを主な目的としており、また、積層構造を有する回路部品の接合を簡素化することも目的としている。   The present invention has been made in view of the above-mentioned problems, and has as its main purpose to improve the reliability of bonding of circuit components to a base substrate, and to simplify the bonding of circuit components having a laminated structure. Also aimed.

請求項1に記載の発明は、ベース基板上に回路部品を接合する回路接合方法であって、a)回路部品の部品電極をベース基板の基板電極に対向させつつ前記回路部品を前記ベース基板上に搭載する工程と、b)前記部品電極近傍において前記回路部品を貫通する金属にて形成され、かつ、前記回路部品の配線と電気的に分離された熱伝導部を加熱部に接触させることにより、前記熱伝導部を介して前記部品電極近傍を加熱して前記部品電極と前記基板電極とを電気的に接合する工程とを備える。   The invention according to claim 1 is a circuit joining method for joining a circuit component on a base substrate, and a) the circuit component is placed on the base substrate while the component electrode of the circuit component is opposed to the substrate electrode of the base substrate. And b) by contacting a heating portion formed of metal penetrating the circuit component in the vicinity of the component electrode and electrically separated from the wiring of the circuit component with the heating portion. And heating the vicinity of the component electrode through the heat conducting portion to electrically join the component electrode and the substrate electrode.

請求項2に記載の発明は、請求項1に記載の回路接合方法であって、前記a)工程の前に、前記部品電極または前記基板電極に異方性導電性樹脂または非導電性樹脂を付与する工程をさらに備え、前記b)工程において、前記回路部品が前記ベース基板に向けて押圧される。   Invention of Claim 2 is the circuit joining method of Claim 1, Comprising: An anisotropic conductive resin or nonelectroconductive resin is given to the said component electrode or the said board | substrate electrode before the said a) process. A step of applying, and in the step b), the circuit component is pressed toward the base substrate.

請求項3に記載の発明は、請求項1に記載の回路接合方法であって、前記回路部品が、前記a)工程において前記ベース基板上に搭載される第1回路部品と、前記a)工程において前記第1回路部品上に搭載される第2回路部品とを備え、前記第1回路部品が、前記熱伝導部の一部であって前記第1回路部品を貫通する第1熱伝導部を有し、前記第2回路部品が、前記熱伝導部の一部であって前記第2回路部品を貫通する第2熱伝導部を有し、前記b)工程において、前記第1熱伝導部と前記第2熱伝導部とが熱的に接続されて前記第1熱伝導部および前記第2熱伝導部を介して前記部品電極近傍が加熱され、さらに、前記第2熱伝導部からの熱により前記第1回路部品と前記第2回路部品とが接合される。   A third aspect of the present invention is the circuit joining method according to the first aspect, wherein the circuit component is mounted on the base substrate in the step a), and the step a). And a second circuit component mounted on the first circuit component, wherein the first circuit component is a part of the heat conductive portion and passes through the first circuit component. And the second circuit component has a second heat conduction portion that is a part of the heat conduction portion and penetrates the second circuit component, and in the step b), the first heat conduction portion and The second heat conduction part is thermally connected to heat the part electrode vicinity through the first heat conduction part and the second heat conduction part, and further, by heat from the second heat conduction part The first circuit component and the second circuit component are joined.

請求項4に記載の発明は、請求項3に記載の回路接合方法であって、前記第1回路部品が、前記第1熱伝導部近傍において前記第2回路部品に対向する第1中間電極を有し、前記第2回路部品が、前記第2熱伝導部近傍において前記第1回路部品に対向する第2中間電極を有し、前記b)工程において、前記第2熱伝導部を介して前記第1中間電極および前記第2中間電極近傍が加熱されることにより、前記第1中間電極と前記第2中間電極とが電気的に接合される。   A fourth aspect of the present invention is the circuit joining method according to the third aspect, wherein the first circuit component has a first intermediate electrode facing the second circuit component in the vicinity of the first thermal conduction portion. And the second circuit component has a second intermediate electrode facing the first circuit component in the vicinity of the second heat conducting portion, and in the step b), the second circuit component is interposed via the second heat conducting portion. By heating the vicinity of the first intermediate electrode and the second intermediate electrode, the first intermediate electrode and the second intermediate electrode are electrically joined.

請求項5に記載の発明は、請求項4に記載の回路接合方法であって、前記a)工程の前に、前記部品電極または前記基板電極に異方性導電性樹脂または非導電性樹脂を付与する工程と、前記第1中間電極または前記第2中間電極に異方性導電性樹脂または非導電性樹脂を付与する工程とをさらに備え、前記b)工程において、前記第2回路部品が前記第1回路部品に向けて押圧されるとともに前記第1回路部品が前記ベース基板に向けて押圧される。   The invention according to claim 5 is the circuit joining method according to claim 4, wherein an anisotropic conductive resin or non-conductive resin is applied to the component electrode or the substrate electrode before the step a). And a step of applying an anisotropic conductive resin or a non-conductive resin to the first intermediate electrode or the second intermediate electrode, and in the step b), the second circuit component is While being pressed toward the first circuit component, the first circuit component is pressed toward the base substrate.

請求項6に記載の発明は、請求項5に記載の回路接合方法であって、前記第1中間電極または前記第2中間電極に異方性導電性樹脂または非導電性樹脂が付与される際に、前記第1熱伝導部または前記第2熱伝導部の端部にも前記異方性導電性樹脂または前記非導電性樹脂が付与される。   The invention according to claim 6 is the circuit joining method according to claim 5, wherein an anisotropic conductive resin or non-conductive resin is applied to the first intermediate electrode or the second intermediate electrode. In addition, the anisotropic conductive resin or the non-conductive resin is also applied to the end of the first heat conductive part or the second heat conductive part.

請求項7に記載の発明は、請求項3ないし6のいずれかに記載の回路接合方法であって、前記a)工程の前に、半導体チップを部品基板の両面に実装して前記第2回路部品を得る工程をさらに備え、前記第1回路部品が、前記ベース基板と前記部品基板との間に配置されて前記第2回路部品を支持するスペーサである。   A seventh aspect of the present invention is the circuit joining method according to any one of the third to sixth aspects, wherein a semiconductor chip is mounted on both sides of a component substrate before the step a), and the second circuit. The method further includes a step of obtaining a component, wherein the first circuit component is a spacer that is disposed between the base substrate and the component substrate and supports the second circuit component.

請求項8に記載の発明は、請求項7に記載の回路接合方法であって、前記半導体チップが、メモリデバイスである。   The invention according to claim 8 is the circuit bonding method according to claim 7, wherein the semiconductor chip is a memory device.

請求項9に記載の発明は、請求項7または8に記載の回路接合方法であって、前記第1回路部品において、前記第1熱伝導部が、前記第1回路部品を貫通して前記部品電極と前記第1中間電極とを電気的に接続する貫通配線の周囲を囲む。   The invention according to claim 9 is the circuit joining method according to claim 7 or 8, wherein in the first circuit component, the first heat conducting portion penetrates the first circuit component and the component. Surrounding the through wiring that electrically connects the electrode and the first intermediate electrode.

請求項10に記載の発明は、回路部品積層体であって、基板電極を有するベース基板と、前記ベース基板上に接合された第1回路部品と、前記第1回路部品上に接合された第2回路部品とを備え、前記第1回路部品が、第1部品本体と、前記ベース基板の前記基板電極に電気的に接続された部品電極と、前記第1部品本体の前記第2回路部品に対向する面上に設けられた第1中間電極と、前記第1部品本体を貫通するとともに一端が前記部品電極に接続され、他端が前記第1中間電極に接続された第1配線と、前記部品電極近傍において前記第1部品本体を貫通する金属にて形成され、かつ、前記第1配線と電気的に分離された第1熱伝導部とを備え、前記第2回路部品が、第2部品本体と、前記第1回路部品の前記第1中間電極に電気的に接続された第2中間電極と、前記第2中間電極に接続された第2配線と、前記第2中間電極近傍において前記第2部品本体を貫通する金属にて形成され、前記第2配線と電気的に分離されるとともに前記第1熱伝導部に熱的に接続された第2熱伝導部とを備える。   The invention according to claim 10 is a circuit component laminate, and includes a base substrate having substrate electrodes, a first circuit component bonded on the base substrate, and a first circuit component bonded on the first circuit component. Two circuit components, wherein the first circuit component is a first component body, a component electrode electrically connected to the substrate electrode of the base substrate, and the second circuit component of the first component body. A first intermediate electrode provided on the opposing surface, a first wiring penetrating the first component body and having one end connected to the component electrode and the other end connected to the first intermediate electrode; A first heat conducting portion formed of a metal penetrating the first component main body in the vicinity of the component electrode and electrically separated from the first wiring; and the second circuit component is a second component Electrically connected to the main body and the first intermediate electrode of the first circuit component A second intermediate electrode connected to the second intermediate electrode; a second wiring connected to the second intermediate electrode; and a metal penetrating the second component body in the vicinity of the second intermediate electrode. And a second heat conduction part thermally connected to the first heat conduction part.

請求項11に記載の発明は、請求項10に記載の回路部品積層体であって、前記第1回路部品が、異方性導電性樹脂または非導電性樹脂を介して前記ベース基板に接合されており、前記第2回路部品が、異方性導電性樹脂または非導電性樹脂を介して前記第1回路部品に接合されている。   The invention according to claim 11 is the circuit component laminate according to claim 10, wherein the first circuit component is bonded to the base substrate via an anisotropic conductive resin or a non-conductive resin. The second circuit component is bonded to the first circuit component via an anisotropic conductive resin or a non-conductive resin.

請求項12に記載の発明は、請求項10または11に記載の回路部品積層体であって、前記第2回路部品が、部品基板と、前記部品基板の両面に実装された半導体チップとを備え、前記第1回路部品が、前記ベース基板と前記部品基板との間に配置されて前記第2回路部品を支持するスペーサである。   A twelfth aspect of the present invention is the circuit component laminate according to the tenth or eleventh aspect, wherein the second circuit component includes a component substrate and semiconductor chips mounted on both surfaces of the component substrate. The first circuit component is a spacer that is disposed between the base substrate and the component substrate and supports the second circuit component.

請求項13に記載の発明は、請求項12に記載の回路部品積層体であって、前記半導体チップが、メモリデバイスである。   The invention described in claim 13 is the circuit component laminate according to claim 12, wherein the semiconductor chip is a memory device.

請求項14に記載の発明は、請求項12または13に記載の回路部品積層体であって、前記第1回路部品において、前記第1熱伝導部が、前記第1配線の周囲を囲む。   The invention according to claim 14 is the circuit component laminate according to claim 12 or 13, wherein in the first circuit component, the first heat conducting portion surrounds the periphery of the first wiring.

請求項15に記載の発明は、メモリカードであって、請求項10ないし14のいずれかに記載の回路部品積層体と、前記回路部品積層体の前記ベース基板上において前記第1回路部品および前記第2回路部品を覆うカバー部とを備える。   The invention according to claim 15 is a memory card, wherein the circuit component laminate according to any one of claims 10 to 14, the first circuit component and the circuit board on the base substrate of the circuit component laminate A cover portion covering the second circuit component.

本発明では、回路部品のベース基板に対する接合の信頼性を向上することができる。請求項3ないし14の発明では、積層構造を有する回路部品の接合を簡素化することができる。請求項6の発明では、第1熱伝導部と第2熱伝導部とを熱的に確実に接合することができる。   In the present invention, it is possible to improve the reliability of bonding of circuit components to the base substrate. According to the third to fourteenth aspects of the present invention, it is possible to simplify the joining of circuit components having a laminated structure. In the invention of claim 6, the first heat conducting part and the second heat conducting part can be thermally and reliably joined.

図1は、本発明の一の実施の形態に係るメモリカード1の構成を示す平面図である。図2は、メモリカード1を図1中に示すA−Aの位置で切断した縦断面図である。図1では、メモリカード1の内部構造の理解を容易にするために、カバー部5については輪郭のみを破線にて示す。   FIG. 1 is a plan view showing a configuration of a memory card 1 according to an embodiment of the present invention. FIG. 2 is a longitudinal cross-sectional view of the memory card 1 cut at the position AA shown in FIG. In FIG. 1, in order to facilitate understanding of the internal structure of the memory card 1, only the outline of the cover portion 5 is indicated by a broken line.

本実施の形態では、メモリカード1はSDメモリカード(Secure Digital memory card)である。好ましくは、メモリカード1の長さおよび幅(すなわち、図1中の左右方向および上下方向の大きさ)、並びに、厚さ(すなわち、図2中の上下方向の大きさ)はそれぞれ、32mm、24mmおよび2.1mmである。以下の説明では、便宜上、図2中の上側および下側をそれぞれ、メモリカード1の上側および下側として説明する。   In the present embodiment, the memory card 1 is an SD memory card (Secure Digital memory card). Preferably, the length and width of the memory card 1 (that is, the horizontal and vertical sizes in FIG. 1) and the thickness (that is, the vertical size in FIG. 2) are 32 mm, respectively. 24 mm and 2.1 mm. In the following description, for convenience, the upper side and the lower side in FIG. 2 will be described as the upper side and the lower side of the memory card 1, respectively.

図1および図2に示すように、メモリカード1は、一の角部が切り欠かれた略矩形状の回路基板2、複数の回路部品が積層された積層構造を有するとともに回路基板2の上面21上に接合されて回路基板2に電気的に接続される積層モジュール3、回路基板2の上面21にはんだを用いて実装される抵抗等の微細なチップ部品4、並びに、回路基板2の上面21側において積層モジュール3およびチップ部品4を覆う樹脂製のカバー部5を備える。回路基板2は、メモリカード1の各構成が接合されるベース基板となるため、以下の説明では、「ベース基板2」という。   As shown in FIGS. 1 and 2, the memory card 1 has a substantially rectangular circuit board 2 with one corner cut out, a laminated structure in which a plurality of circuit components are laminated, and an upper surface of the circuit board 2. A laminated module 3 joined on the circuit board 2 and electrically connected to the circuit board 2; a fine chip component 4 such as a resistor mounted on the upper surface 21 of the circuit board 2 using solder; and an upper surface of the circuit board 2 On the 21 side, a resin cover portion 5 that covers the laminated module 3 and the chip component 4 is provided. Since the circuit board 2 serves as a base board to which the components of the memory card 1 are bonded, it is referred to as “base board 2” in the following description.

図3.Aは、メモリカード1のベース基板2および積層モジュール3を拡大して示す縦断面図である。以下の説明では、ベース基板2および積層モジュール3を合わせて回路部品積層体と呼ぶ。図3.Aでは、図示の都合上、回路部品積層体の厚さを実際よりも大きく描いている。また、図の理解を容易にするために、後述するフレキシブル回路基板31およびスペーサ32は平行斜線を付さずに示している(図3.Bおよび図7においても同様)。   FIG. A is a longitudinal sectional view showing the base substrate 2 and the laminated module 3 of the memory card 1 in an enlarged manner. In the following description, the base substrate 2 and the laminated module 3 are collectively referred to as a circuit component laminate. FIG. In A, for the sake of illustration, the thickness of the circuit component laminate is drawn larger than the actual thickness. In addition, in order to facilitate understanding of the drawing, the flexible circuit board 31 and the spacer 32 described later are shown without parallel oblique lines (the same applies to FIGS. 3.B and 7).

ベース基板2はガラスエポキシにより形成されており、図3.Aに示すように、積層モジュール3が接合されるベース基板電極211を上面21に有し、外部の電子機器との接続用の複数の外部電極221を下面22に有する。外部電極221は、ベース基板2の下面22から上面21へと連通するビア(図示省略)を介して、上面21上に設けられている配線に電気的に接続される。   The base substrate 2 is made of glass epoxy, and FIG. As shown in A, the base substrate electrode 211 to which the laminated module 3 is bonded is provided on the upper surface 21, and a plurality of external electrodes 221 for connection with external electronic devices are provided on the lower surface 22. The external electrode 221 is electrically connected to a wiring provided on the upper surface 21 through a via (not shown) communicating from the lower surface 22 of the base substrate 2 to the upper surface 21.

積層モジュール3は、ベース基板2上において交互に積層される4枚のフレキシブル回路基板31および4つのスペーサ32、並びに、4枚のフレキシブル回路基板31のそれぞれの上面311および下面312に実装された複数の半導体チップ33を備える。4つのスペーサ32はそれぞれ、ベース基板2と図3.A中の最下層のフレキシブル回路基板31との間、および、4枚のフレキシブル回路基板31の間において、図1および図3.Aに示すように、フレキシブル回路基板31の長手方向(すなわち、図3.A中の左右方向)の略中央に配置される。   The laminated module 3 includes four flexible circuit boards 31 and four spacers 32 that are alternately laminated on the base substrate 2, and a plurality of modules mounted on the upper surface 311 and the lower surface 312 of each of the four flexible circuit boards 31. The semiconductor chip 33 is provided. The four spacers 32 are respectively connected to the base substrate 2 and FIG. Between the lowermost flexible circuit board 31 in A and between the four flexible circuit boards 31, FIGS. As shown to A, it arrange | positions in the approximate center of the longitudinal direction (namely, left-right direction in FIG. 3.A) of the flexible circuit board 31. FIG.

また、半導体チップ33は、各フレキシブル回路基板31の両側の主面において、長手方向に関してスペーサ32の両側に配置される。換言すれば、スペーサ32は、フレキシブル回路基板31の同一の主面に実装された2つの半導体チップ33の間に配置される。各半導体チップ33は、フレキシブル回路基板31およびスペーサ32のそれぞれに形成された配線を介してベース基板2に電気的に接続される。   Further, the semiconductor chips 33 are arranged on both sides of the spacer 32 in the longitudinal direction on the main surfaces on both sides of each flexible circuit board 31. In other words, the spacer 32 is disposed between two semiconductor chips 33 mounted on the same main surface of the flexible circuit board 31. Each semiconductor chip 33 is electrically connected to the base substrate 2 via wiring formed on each of the flexible circuit board 31 and the spacer 32.

図3.Aに示す半導体チップ33は、情報を記憶するメモリデバイスであり、非導電性樹脂34を介してフレキシブル回路基板31上に実装されており、フレキシブル回路基板31は、異方性導電性樹脂35を介してスペーサ32上に接合されている。また、図3.A中の最下層のスペーサ32は、異方性導電性樹脂35を介してベース基板2上に接合されている。   FIG. A semiconductor chip 33 shown in A is a memory device that stores information, and is mounted on a flexible circuit board 31 via a non-conductive resin 34. The flexible circuit board 31 includes an anisotropic conductive resin 35. Via the spacer 32. In addition, FIG. The lowermost spacer 32 in A is bonded onto the base substrate 2 via an anisotropic conductive resin 35.

異方性導電性樹脂とは、内部に微細な導電性の金属粒子を分散させた絶縁性の樹脂材料であり、異方性導電性樹脂を介した接合では、電極間に異方性導電性樹脂を挟んで加熱および加圧することにより、両電極が金属粒子を介して電気的および熱的に接続されるとともに硬化および収縮した樹脂材料により物理的に接合される。また、非導電性樹脂を介した接合では、電極上に付与された非導電性樹脂を挟んで電極と対向するバンプを電極上に押圧しつつ加熱することにより、バンプと電極とを接触させて電気的に接続するとともに非導電性樹脂を硬化および収縮させることにより物理的な接合が行われる。   An anisotropic conductive resin is an insulating resin material in which fine conductive metal particles are dispersed inside. An anisotropic conductive resin is bonded between electrodes in bonding via an anisotropic conductive resin. By heating and pressurizing with the resin sandwiched, both electrodes are electrically and thermally connected via the metal particles, and are physically joined by a cured and contracted resin material. Also, in joining via a non-conductive resin, the bump and the electrode are brought into contact with each other by heating while pressing the bump opposite to the electrode across the non-conductive resin applied on the electrode. Physical joining is performed by electrically connecting and curing and shrinking the non-conductive resin.

図3.Bは、図3.A中の最下層のスペーサ32近傍を拡大して示す図であり、図4は、最下層のスペーサ32を示す底面図である。図3.Bでは、図示の都合上、フレキシブル回路基板31上の半導体チップ33の図示を省略している。図3.Bおよび図4に示すように、最下層のスペーサ32は、ガラスエポキシにより形成されたスペーサ本体323、および、スペーサ本体323を貫通するとともにベース基板2と最下層のフレキシブル回路基板31とを電気的に接続する貫通配線である複数のスペーサビア324を備える。本実施の形態では、スペーサビア324は銅(Cu)により形成される。図4では、図示の都合上、スペーサビア324および後述のスペーサダミービア325の個数を実際よりも少なく描いており、また、図の理解を容易にするために、スペーサダミービア325に平行斜線を付す(図5における基板ビア314および基板ダミービア315においても同様)。   FIG. B is shown in FIG. FIG. 4 is an enlarged view showing the vicinity of the lowermost spacer 32 in A, and FIG. 4 is a bottom view showing the lowermost spacer 32. FIG. In B, illustration of the semiconductor chip 33 on the flexible circuit board 31 is omitted for convenience of illustration. FIG. As shown in FIG. 4B and FIG. 4, the lowermost spacer 32 is electrically connected to the base body 2 and the lowermost flexible circuit board 31 through the spacer main body 323 formed of glass epoxy and the spacer main body 323. A plurality of spacer vias 324 which are through-wirings connected to are provided. In the present embodiment, the spacer via 324 is formed of copper (Cu). In FIG. 4, for convenience of illustration, the number of spacer vias 324 and spacer dummy vias 325 to be described later is drawn smaller than the actual number, and parallel diagonal lines are added to the spacer dummy vias 325 for easy understanding of the drawing. (The same applies to the substrate via 314 and the substrate dummy via 315 in FIG. 5).

図4に示すように、スペーサ32の下面322には、ベース基板2のベース基板電極211(図3.A参照)に接合されてベース基板2の配線に電気的に接続される複数のスペーサ電極3241が設けられている。各スペーサビア324の一端は、図3.Aに示すように、スペーサ電極3241に接続されており、ベース基板電極211を介してベース基板2に電気的に接続される。また、スペーサ32の上面321(すなわち、最下層のフレキシブル回路基板31に対向する面)上にも同様に、スペーサビア324の他端に接続された複数のスペーサ電極3241が設けられており、スペーサビア324が、当該スペーサ電極3241に接続されて最下層のフレキシブル回路基板31に電気的に接続される。   As shown in FIG. 4, a plurality of spacer electrodes joined to the base substrate electrode 211 (see FIG. 3A) of the base substrate 2 and electrically connected to the wiring of the base substrate 2 are formed on the lower surface 322 of the spacer 32. 3241 is provided. One end of each spacer via 324 is shown in FIG. As shown to A, it is connected to the spacer electrode 3241 and is electrically connected to the base substrate 2 through the base substrate electrode 211. Similarly, a plurality of spacer electrodes 3241 connected to the other end of the spacer via 324 are provided on the upper surface 321 of the spacer 32 (that is, the surface facing the lowermost flexible circuit board 31). Is connected to the spacer electrode 3241 and is electrically connected to the lowermost flexible circuit board 31.

スペーサ32は、また、スペーサ本体323の上面321側のスペーサ電極部3241近傍から下面322側のスペーサ電極3241近傍へと貫通して設けられる(すなわち、スペーサ電極3241近傍においてスペーサ本体323を貫通する)銅等の金属にて形成された複数のスペーサダミービア325を備える。   The spacer 32 is also provided penetrating from the vicinity of the spacer electrode portion 3241 on the upper surface 321 side of the spacer main body 323 to the vicinity of the spacer electrode 3241 on the lower surface 322 side (that is, penetrating the spacer main body 323 in the vicinity of the spacer electrode 3241). A plurality of spacer dummy vias 325 formed of a metal such as copper are provided.

各スペーサダミービア325は、スペーサビア324と電気的に分離されており(すなわち、電気的に非接続とされており)、また、回路部品積層体(すなわち、ベース基板2および積層モジュール3)のいずれの電気配線とも電気的に分離されているため、メモリカード1(図1および図2参照)内においてスペーサダミービア325を用いて信号の伝達が行われることはない。図4に示すように、スペーサ32では、複数のスペーサダミービア325が、複数のスペーサビア324の周囲を囲んで設けられる。   Each spacer dummy via 325 is electrically separated from the spacer via 324 (that is, electrically disconnected), and any of the circuit component stacks (that is, the base substrate 2 and the stacked module 3). Therefore, no signal is transmitted using the spacer dummy via 325 in the memory card 1 (see FIGS. 1 and 2). As shown in FIG. 4, in the spacer 32, a plurality of spacer dummy vias 325 are provided surrounding the plurality of spacer vias 324.

図3.A中の上側から3つのスペーサ32は、最下層のスペーサ32と同様に、スペーサ本体323、スペーサビア324およびスペーサダミービア325を備える。当該3つのスペーサ32では、スペーサビア324が、スペーサ電極3241を介して上下両側に配置されたフレキシブル回路基板31に電気的に接続される。   FIG. Three spacers 32 from the upper side in A are provided with a spacer main body 323, a spacer via 324, and a spacer dummy via 325 in the same manner as the lowermost spacer 32. In the three spacers 32, the spacer vias 324 are electrically connected to the flexible circuit boards 31 arranged on both the upper and lower sides via the spacer electrodes 3241.

図5は、図3.A中の最下層のフレキシブル回路基板31の一部を示す底面図である。図5では、フレキシブル回路基板31のスペーサ32(図3.A参照)との接合部近傍を示しており、また、半導体チップ33の一部も併せて描いている。図3.Bおよび図5に示すように、フレキシブル回路基板31は、ポリイミドにより形成された基板本体313、および、基板本体313を貫通するとともに第1基板電極3141を介して上下両側のスペーサ32を電気的接続する貫通配線である複数の基板ビア314を備える。本実施の形態では、基板ビア314もスペーサビア324(図4参照)と同様に銅等の金属により形成される。   FIG. It is a bottom view which shows a part of lowermost flexible circuit board 31 in A. FIG. FIG. 5 shows the vicinity of the joint between the flexible circuit board 31 and the spacer 32 (see FIG. 3.A), and a part of the semiconductor chip 33 is also drawn. FIG. As shown in FIG. 5B and FIG. 5, the flexible circuit board 31 penetrates through the board body 313 formed of polyimide and the board body 313 and electrically connects the upper and lower spacers 32 via the first board electrode 3141. A plurality of substrate vias 314 that are through wirings are provided. In the present embodiment, the substrate via 314 is also formed of a metal such as copper, like the spacer via 324 (see FIG. 4).

図3.Bおよび図5に示すように、フレキシブル回路基板31の下面312には、スペーサ32の上面321のスペーサ電極3241に接合されて電気的に接続される複数の第1基板電極3141が設けられている。各基板ビア314の一端は、図3.Bに示すように、第1基板電極3141に接続されており、スペーサ電極3241を介して下側のスペーサ32に電気的に接続される。また、フレキシブル回路基板31の上面311にも同様に、基板ビア314の他端に接続された複数の第1基板電極3141が設けられており、当該第1基板電極3141およびスペーサ電極3241を介してフレキシブル回路基板31が上側のスペーサ32に電気的に接続される。   FIG. As shown in FIG. 5B and FIG. 5, the lower surface 312 of the flexible circuit board 31 is provided with a plurality of first substrate electrodes 3141 that are joined and electrically connected to the spacer electrode 3241 on the upper surface 321 of the spacer 32. . One end of each substrate via 314 is shown in FIG. As shown in B, it is connected to the first substrate electrode 3141 and electrically connected to the lower spacer 32 via the spacer electrode 3241. Similarly, a plurality of first substrate electrodes 3141 connected to the other end of the substrate via 314 are provided on the upper surface 311 of the flexible circuit board 31, and the first substrate electrode 3141 and the spacer electrode 3241 are interposed therebetween. The flexible circuit board 31 is electrically connected to the upper spacer 32.

フレキシブル回路基板31の下面312には、図5に示すように、第1基板電極3141から下面312に沿って半導体チップ33へと伸びる表面配線316が設けられており、表面配線316に接続される図3.Aに示す第2基板電極3161上に、半導体チップ33のチップ電極部332が接合される。本実施の形態では、チップ電極部332はボールバンプ(いわゆる、スタッドバンプ)を有し、フリップチップ実装により半導体チップ33がフレキシブル回路基板31上に実装される。また、フレキシブル回路基板31の上面311にも、同様の表面配線316が設けられている。   As shown in FIG. 5, surface wiring 316 extending from the first substrate electrode 3141 to the semiconductor chip 33 along the lower surface 312 is provided on the lower surface 312 of the flexible circuit board 31 and connected to the surface wiring 316. FIG. The chip electrode portion 332 of the semiconductor chip 33 is bonded onto the second substrate electrode 3161 shown in FIG. In the present embodiment, the chip electrode portion 332 has ball bumps (so-called stud bumps), and the semiconductor chip 33 is mounted on the flexible circuit board 31 by flip chip mounting. A similar surface wiring 316 is also provided on the upper surface 311 of the flexible circuit board 31.

図3.Bに示すように、フレキシブル回路基板31は、また、基板本体313の上面311側の第1基板電極3141近傍から下面312側の第1基板電極3141近傍へと貫通して設けられる(すなわち、第1基板電極3141近傍において基板本体313を貫通する)銅等の金属にて形成された複数の基板ダミービア315を備える。各基板ダミービア315は、基板ビア314および表面配線316(図5参照)と電気的に分離されており、また、回路部品積層体(すなわち、ベース基板2および積層モジュール3)のいずれの電気配線とも電気的に分離されているため、メモリカード1内において基板ダミービア315を用いて信号の伝達が行われることはない。   FIG. As shown in B, the flexible circuit board 31 is also provided penetrating from the vicinity of the first substrate electrode 3141 on the upper surface 311 side of the substrate body 313 to the vicinity of the first substrate electrode 3141 on the lower surface 312 side (that is, the first A plurality of substrate dummy vias 315 formed of a metal such as copper (through the substrate body 313 in the vicinity of one substrate electrode 3141) are provided. Each substrate dummy via 315 is electrically separated from the substrate via 314 and the surface wiring 316 (see FIG. 5), and is not connected to any electrical wiring of the circuit component laminate (that is, the base substrate 2 and the laminated module 3). Since they are electrically separated, no signal is transmitted in the memory card 1 using the substrate dummy via 315.

図5に示すように、フレキシブル回路基板31では、複数の基板ダミービア315および基板ダミービア315が接続されるダミービア接合部3151が、複数の基板ビア314から半導体チップ33へと伸びる表面配線316を避けつつ複数の基板ビア314の周囲(すなわち、フレキシブル回路基板31に設けられる配線のうち、基板本体313を貫通する貫通配線の周囲)を囲んで設けられる。複数の基板ダミービア315は、図3.Bに示すように、金属にて形成されたダミービア接合部3151,3251を介して、上下両側のスペーサ32のスペーサダミービア325と熱的に接続される。積層モジュール3では、ダミービア接合部3151,3251をそれぞれ、基板ダミービア315およびスペーサダミービア325の端部と捉えることができる。   As shown in FIG. 5, in the flexible circuit board 31, a plurality of substrate dummy vias 315 and a dummy via junction portion 3151 to which the substrate dummy vias 315 are connected avoid a surface wiring 316 extending from the plurality of substrate vias 314 to the semiconductor chip 33. The plurality of substrate vias 314 are provided so as to surround the periphery of the plurality of substrate vias 314 (that is, among the wirings provided in the flexible circuit board 31, the periphery of the through wiring penetrating the substrate body 313). The plurality of substrate dummy vias 315 are shown in FIG. As shown to B, it is thermally connected with the spacer dummy via 325 of the spacer 32 of the upper and lower sides via the dummy via junction parts 3151 and 3251 formed with metal. In the stacked module 3, the dummy via junctions 3151 and 3251 can be regarded as the end portions of the substrate dummy via 315 and the spacer dummy via 325, respectively.

図3.A中の上側から3つのフレキシブル回路基板31は、最下層のフレキシブル回路基板31と同様に、基板本体313、基板ビア314および表面配線316、並びに、基板ダミービア315を備える。最上層のフレキシブル回路基板31では、上側にスペーサ32が接合されないため、上面311には第1基板電極3141およびダミービア接合部3151は設けられない。   FIG. The three flexible circuit boards 31 from the upper side in A are provided with a substrate body 313, a substrate via 314, a surface wiring 316, and a substrate dummy via 315, similarly to the lowermost flexible circuit board 31. In the uppermost flexible circuit board 31, the first substrate electrode 3141 and the dummy via junction 3151 are not provided on the upper surface 311 because the spacer 32 is not bonded to the upper side.

各フレキシブル回路基板31の厚さは約25μmであり、各半導体チップ33のチップ本体部331の厚さは約50μmである。また、半導体チップ33のチップ電極部332の上下方向の高さは約30μmとされる。図3.A中の最下層のスペーサ32の上下方向の高さは約105μmであり、他の3つのスペーサ32の高さは約185μmである。   The thickness of each flexible circuit board 31 is about 25 μm, and the thickness of the chip body 331 of each semiconductor chip 33 is about 50 μm. Further, the height in the vertical direction of the chip electrode portion 332 of the semiconductor chip 33 is about 30 μm. FIG. The height in the vertical direction of the lowermost spacer 32 in A is about 105 μm, and the height of the other three spacers 32 is about 185 μm.

積層モジュール3では、スペーサ32が、複数の半導体チップ33が実装された1枚のフレキシブル回路基板31(以下、「回路モジュール」と呼ぶ。)の一部、および、当該回路モジュールの上側に隣接する他の回路モジュールのフレキシブル回路基板31の一部と対向している。そして、スペーサ32により、一方の回路モジュールのフレキシブル回路基板31が、積層方向(すなわち、図3.A中の上下方向)に関して他方の回路モジュールのフレキシブル回路基板31から所定の距離だけ離間しつつ他方のフレキシブル回路基板31に対して支持される。また、最下層のスペーサ32は、ベース基板2および最下層の回路モジュールのフレキシブル回路基板31のそれぞれの一部と対向しており、当該スペーサ32により、最下層のフレキシブル回路基板31が積層方向に関してベース基板2から所定の距離だけ離間しつつベース基板2に対して支持される。   In the laminated module 3, the spacer 32 is adjacent to a part of one flexible circuit board 31 (hereinafter referred to as “circuit module”) on which a plurality of semiconductor chips 33 are mounted, and above the circuit module. It faces a part of the flexible circuit board 31 of another circuit module. The flexible circuit board 31 of one circuit module is separated from the flexible circuit board 31 of the other circuit module by a predetermined distance with respect to the stacking direction (that is, the vertical direction in FIG. 3.A) by the spacer 32. The flexible circuit board 31 is supported. The lowermost spacer 32 faces a part of each of the base substrate 2 and the flexible circuit board 31 of the lowermost circuit module, and the lowermost flexible circuit board 31 is arranged in the stacking direction by the spacer 32. The base substrate 2 is supported with a predetermined distance from the base substrate 2.

また、4枚のフレキシブル回路基板31の基板ダミービア315(図3.B参照)、および、4つのスペーサ32のスペーサダミービア325(図3.B参照)は、最上層のフレキシブル回路基板31の上面311から最下層のスペーサ32の下面322まで、ダミービア接合部3151,3251(図3.B参照)を介して連続しており、熱的に接続されている。   Further, the substrate dummy vias 315 (see FIG. 3.B) of the four flexible circuit boards 31 and the spacer dummy vias 325 (see FIG. 3.B) of the four spacers 32 are provided on the upper surface of the uppermost flexible circuit board 31. 311 to the lower surface 322 of the lowermost spacer 32 are continuous via dummy via junctions 3151 and 3251 (see FIG. 3.B) and are thermally connected.

ここで、積層モジュール3をベース基板2上に接合される回路部品と捉えると、基板ダミービア315、スペーサダミービア325およびダミービア接合部3151,3251は、回路部品の部品電極(すなわち、最下層のスペーサ32の下面322側のスペーサ電極3241)近傍においてベース基板2とは反対側からベース基板2側へと回路部品を貫通して連続的に設けられることとなる。以下の説明では、これらの基板ダミービア315、スペーサダミービア325およびダミービア接合部3151,3251をまとめて、単に「ダミービア」という。   Here, when the laminated module 3 is regarded as a circuit component to be bonded onto the base substrate 2, the substrate dummy via 315, the spacer dummy via 325, and the dummy via bonding portions 3151 and 3251 are component electrodes of the circuit component (that is, the lowermost spacer). In the vicinity of the spacer electrode 3241) on the lower surface 322 side of 32, the circuit component is continuously provided from the side opposite to the base substrate 2 to the base substrate 2 side. In the following description, the substrate dummy via 315, the spacer dummy via 325, and the dummy via junctions 3151 and 3251 are collectively referred to simply as “dummy vias”.

次に、回路部品積層体(すなわち、ベース基板2および積層モジュール3)の製造方法について説明する。図6は、回路部品積層体の製造の流れを示す図であり、図7は、製造途上の回路部品積層体を示す縦断面図である。   Next, a method for manufacturing a circuit component laminate (that is, the base substrate 2 and the laminate module 3) will be described. FIG. 6 is a view showing a flow of manufacturing the circuit component laminate, and FIG. 7 is a longitudinal sectional view showing the circuit component laminate in the manufacturing process.

回路部品積層体が製造される場合には、まず、4枚のフレキシブル回路基板31の上面311および下面312(図3.A参照)において、複数の半導体チップ33が実装される領域に非導電性樹脂フィルム(NCF(Non Conductive Film))が貼付される。そして、各フレキシブル回路基板31の上面311および下面312に、それぞれ2つの半導体チップ33がNCFを介して順次フリップチップ実装されて4つの回路モジュールが形成される(ステップS11)。   When a circuit component laminate is manufactured, first, the upper surface 311 and the lower surface 312 (see FIG. 3.A) of the four flexible circuit boards 31 are non-conductive in regions where a plurality of semiconductor chips 33 are mounted. A resin film (NCF (Non Conductive Film)) is attached. Then, two circuit chips 33 are sequentially flip-chip mounted on the upper surface 311 and the lower surface 312 of each flexible circuit board 31 via the NCF to form four circuit modules (step S11).

続いて、ベース基板2のベース基板電極211上に異方性導電性樹脂フィルム(ACF(Anisotropic Conductive Adhesive Film))が貼付される(すなわち、異方性導電性樹脂が付与される)。具体的には、約80℃に加熱されたACFがベース基板電極211(図3.B参照)上に仮圧着されたのち、ACFのベース基板電極211とは反対側の主面を覆う保護フィルムが剥離される。ACFが貼付されると、1つのスペーサ32が、下面322側のスペーサ電極3241(図3.B参照)をベース基板電極211とACFを挟んで対向させつつベース基板2の上面21上に搭載される。なお、ACFは、スペーサ32の下面322側のスペーサ電極3241上に貼付されてもよい。   Subsequently, an anisotropic conductive resin film (ACF (Anisotropic Conductive Adhesive Film)) is attached on the base substrate electrode 211 of the base substrate 2 (that is, an anisotropic conductive resin is applied). Specifically, after the ACF heated to about 80 ° C. is temporarily pressure-bonded onto the base substrate electrode 211 (see FIG. 3.B), the protective film covers the main surface of the ACF opposite to the base substrate electrode 211. Is peeled off. When the ACF is attached, one spacer 32 is mounted on the upper surface 21 of the base substrate 2 with the spacer electrode 3241 on the lower surface 322 side (see FIG. 3B) facing the base substrate electrode 211 with the ACF interposed therebetween. The The ACF may be affixed on the spacer electrode 3241 on the lower surface 322 side of the spacer 32.

次に、スペーサ32の上面321側のスペーサ電極3241上にACFが貼付される。当該ACFは、スペーサ32の上面321側のダミービア接合部3251上にも貼付(すなわち、付与)される。そして、ACFを介して、フレキシブル回路基板31の下面312側の第1基板電極3141(図3.B参照)をスペーサ32のスペーサ電極3241と対向させつつ1つの回路モジュール(すなわち、フレキシブル回路基板31および半導体チップ33)がスペーサ32上に搭載される。このとき、フレキシブル回路基板31の下面312側のダミービア接合部3151は、ACFを介してスペーサ32のダミービア接合部3251と対向する。なお、ACFは、フレキシブル回路基板31の下面312側の第1基板電極3141およびダミービア接合部3151上に貼付されてもよい。   Next, ACF is affixed on the spacer electrode 3241 on the upper surface 321 side of the spacer 32. The ACF is also affixed (that is, given) on the dummy via junction 3251 on the upper surface 321 side of the spacer 32. Then, one circuit module (that is, the flexible circuit board 31) is arranged with the first substrate electrode 3141 (see FIG. 3B) on the lower surface 312 side of the flexible circuit board 31 facing the spacer electrode 3241 of the spacer 32 via the ACF. The semiconductor chip 33) is mounted on the spacer 32. At this time, the dummy via junction 3151 on the lower surface 312 side of the flexible circuit board 31 faces the dummy via junction 3251 of the spacer 32 via the ACF. The ACF may be affixed on the first substrate electrode 3141 and the dummy via junction 3151 on the lower surface 312 side of the flexible circuit board 31.

以下同様に、ACFを介して行われるスペーサ32および回路モジュールの搭載が繰り返され、4つのスペーサ32および4つの回路モジュール(すなわち、両面に半導体チップ33が実装されたフレキシブル回路基板31)が、図7に示すように、ベース基板2上に積層される(ステップS12)。   Similarly, the mounting of the spacer 32 and the circuit module performed through the ACF is repeated, and the four spacers 32 and the four circuit modules (that is, the flexible circuit board 31 having the semiconductor chip 33 mounted on both surfaces) are shown in FIG. As shown in FIG. 7, it is laminated on the base substrate 2 (step S12).

このように、ベース基板2上に4つのスペーサ32および4つの回路モジュールが交互に積層されつつ搭載されると、最上層の回路モジュールのフレキシブル回路基板31の上面311に加熱部であるヒートツール9が当接される。ヒートツール9は、最上層のフレキシブル回路基板31の上面311において、2つの半導体チップ33の間の領域に接触し、平面視においてスペーサ32全体を覆う。   As described above, when the four spacers 32 and the four circuit modules are mounted on the base substrate 2 while being alternately stacked, the heat tool 9 serving as a heating unit is mounted on the upper surface 311 of the flexible circuit board 31 of the uppermost circuit module. Is abutted. The heat tool 9 is in contact with the region between the two semiconductor chips 33 on the upper surface 311 of the uppermost flexible circuit board 31 and covers the entire spacer 32 in plan view.

そして、予め加熱されたヒートツール9により下向きの荷重が加えられることにより、各ACFが押し潰され、図3.Bに示すように、フレキシブル回路基板31の第1基板電極3141とスペーサ電極3241、および、スペーサ電極3241とベース基板電極211とが、ACF中の金属粒を介して電気的に接続される。また、基板ダミービア315に接続されたダミービア接合部3151とスペーサダミービア325に接続されたダミービア接合部3251とが、ACF中の金属粒を介して熱的に接続される。そして、ヒートツール9からの熱が、複数のフレキシブル回路基板31およびスペーサ32を介してベース基板2側へと伝導され、第1基板電極3141、スペーサ電極3241およびベース基板電極211上のACFが約180℃に加熱される。   Then, when a downward load is applied by the preheated heat tool 9, each ACF is crushed, and FIG. As shown to B, the 1st board | substrate electrode 3141 and the spacer electrode 3241 of the flexible circuit board 31 and the spacer electrode 3241 and the base board electrode 211 are electrically connected through the metal grain in ACF. Further, the dummy via junction 3151 connected to the substrate dummy via 315 and the dummy via junction 3251 connected to the spacer dummy via 325 are thermally connected via the metal grains in the ACF. Then, the heat from the heat tool 9 is conducted to the base substrate 2 side through the plurality of flexible circuit boards 31 and the spacers 32, and the ACF on the first substrate electrode 3141, the spacer electrode 3241 and the base substrate electrode 211 is reduced to about Heat to 180 ° C.

このとき、ヒートツール9からの熱は、主に、基板本体313やスペーサ本体323に比べて熱伝導率が高い金属性のダミービア(すなわち、基板ダミービア315、スペーサダミービア325およびダミービア接合部3151,3251)を介して、第1基板電極3141、スペーサ電極3241およびベース基板電極211近傍へと伝導され、これにより各ACFが効率良く加熱される。すなわち、ダミービアは、ヒートツール9からの熱を積層方向に効率良く伝導する熱伝導部となっており、フレキシブル回路基板31の基板ダミービア315、および、スペーサ32のスペーサダミービア325はそれぞれ熱伝導部の一部となっている。   At this time, the heat from the heat tool 9 is mainly a metal dummy via having a higher thermal conductivity than the substrate main body 313 and the spacer main body 323 (that is, the substrate dummy via 315, the spacer dummy via 325, and the dummy via junction 3151). 3251) is conducted to the vicinity of the first substrate electrode 3141, the spacer electrode 3241 and the base substrate electrode 211, whereby each ACF is efficiently heated. That is, the dummy via is a heat conducting portion that efficiently conducts heat from the heat tool 9 in the stacking direction, and the substrate dummy via 315 of the flexible circuit board 31 and the spacer dummy via 325 of the spacer 32 are each a heat conducting portion. It has become a part of.

このように、ACFが加熱された状態で複数の回路モジュールおよびスペーサ32がベース基板2に向けて押圧されることにより、各ACFが熱硬化して4つの回路モジュールがそれぞれ異方性導電性樹脂35を介して下側のスペーサ32上に電気的に接合され、回路モジュールのスペーサ32に対する接合と並行して、上側の3つのスペーサ32がそれぞれ異方性導電性樹脂35を介して下側の回路モジュールのフレキシブル回路基板31上に電気的に接合される。さらに、回路モジュールおよびスペーサ32の接合と並行して、最下層のスペーサ32が異方性導電性樹脂35を介してベース基板2上に電気的に接合される(ステップS13)。換言すれば、ヒートツール9による加熱および押圧により、加熱を伴う接合による(すなわち、熱圧着による)積層モジュール3の形成、および、加熱を伴う接合による積層モジュール3のベース基板2に対する電気的接合(すなわち、物理的な接合および電気的な接続)が並行して行われる。   As described above, when the plurality of circuit modules and the spacers 32 are pressed toward the base substrate 2 in a state where the ACF is heated, each ACF is thermally cured, and each of the four circuit modules becomes an anisotropic conductive resin. The upper three spacers 32 are respectively connected to the lower spacer 32 via the anisotropic conductive resin 35 in parallel with the bonding to the spacer 32 of the circuit module. It is electrically joined on the flexible circuit board 31 of the circuit module. Further, in parallel with the joining of the circuit module and the spacer 32, the lowermost spacer 32 is electrically joined onto the base substrate 2 via the anisotropic conductive resin 35 (step S13). In other words, by heating and pressing with the heat tool 9, formation of the laminated module 3 by joining with heating (that is, by thermocompression bonding), and electrical joining to the base substrate 2 of the laminated module 3 by joining with heating ( That is, physical joining and electrical connection) are performed in parallel.

ここで、積層モジュール3を「回路部品」と捉えると、回路部品積層体(すなわち、ベース基板2および積層モジュール3)の製造では、回路部品の部品電極である最下層のスペーサ32の下面322側のスペーサ電極3241をベース基板2のベース基板電極211と対向させた状態で、回路部品のベース基板2とは反対側に当接されたヒートツール9により、回路部品がベース基板2に向けて押圧され、かつ、加熱される。ヒートツール9からの熱は、主に、回路部品を貫通するダミービアにより積層方向に伝導され、これにより、回路部品が、加熱を伴う接合により異方性導電性樹脂35を介してベース基板2上に電気的に接合される。   Here, when the laminated module 3 is regarded as a “circuit component”, in the manufacture of the circuit component laminate (that is, the base substrate 2 and the laminated module 3), the lower surface 322 side of the lowermost spacer 32 that is the component electrode of the circuit component. With the spacer electrode 3241 facing the base substrate electrode 211 of the base substrate 2, the circuit component is pressed against the base substrate 2 by the heat tool 9 abutted on the opposite side of the circuit component to the base substrate 2. And heated. The heat from the heat tool 9 is mainly conducted in the stacking direction by dummy vias penetrating the circuit components, so that the circuit components are bonded onto the base substrate 2 via the anisotropic conductive resin 35 by bonding with heating. Electrically joined to the

また、最下層のスペーサ32および回路モジュールに注目し、スペーサ32および回路モジュールをそれぞれ「第1回路部品」および「第2回路部品」と捉えると、スペーサ32の上面321側のスペーサ電極3241、および、フレキシブル回路基板31(すなわち、第2回路部品の部品基板)の下面312側の第1基板電極3141は、第1回路部品および第2回路部品の中間に位置する第1中間電極および第2中間電極といえる。また、スペーサダミービア325および基板ダミービア315は、第1熱伝導部および第2熱伝導部と捉えられる。第1回路部品では、、第1中間電極が第1熱伝導部近傍において第2回路部品に対向し、第2回路部品では、第2中間電極が第2熱伝導部近傍において第1回路部品に対向する。   Further, paying attention to the spacer 32 and the circuit module in the lowermost layer, when the spacer 32 and the circuit module are respectively regarded as “first circuit component” and “second circuit component”, the spacer electrode 3241 on the upper surface 321 side of the spacer 32, and The first substrate electrode 3141 on the lower surface 312 side of the flexible circuit board 31 (that is, the component circuit board of the second circuit component) has a first intermediate electrode and a second intermediate electrode positioned between the first circuit component and the second circuit component. It can be said to be an electrode. In addition, the spacer dummy via 325 and the substrate dummy via 315 are regarded as a first heat conducting unit and a second heat conducting unit. In the first circuit component, the first intermediate electrode opposes the second circuit component in the vicinity of the first heat conduction portion, and in the second circuit component, the second intermediate electrode is in the vicinity of the second heat conduction portion in the first circuit component. opposite.

回路部品がベース基板2上に電気的に接合される際には、第1回路部品の第1熱伝導部と第2回路部品の第2熱伝導部とが熱的に接続され、第1熱伝導部および第2熱伝導部を介して部品電極(すなわち、スペーサ電極3241)近傍が加熱される。さらに、第2熱伝導部を介して第1中間電極および第2中間電極近傍が加熱されることにより、第1中間電極と第2中間電極とが電気的に接合される。換言すれば、第2熱伝導部からの熱により、第1回路部品と第2回路部品とが接合される。   When the circuit component is electrically bonded to the base substrate 2, the first heat conducting portion of the first circuit component and the second heat conducting portion of the second circuit component are thermally connected, and the first heat The vicinity of the component electrode (that is, the spacer electrode 3241) is heated through the conductive portion and the second heat conductive portion. Furthermore, the first intermediate electrode and the vicinity of the second intermediate electrode are heated via the second heat conducting unit, whereby the first intermediate electrode and the second intermediate electrode are electrically joined. In other words, the first circuit component and the second circuit component are joined by the heat from the second heat conducting unit.

以上に説明したように、メモリカード1の回路部品積層体(すなわち、ベース基板2および積層モジュール3)では、金属により形成されたダミービアが、ベース基板2側の部品電極(すなわち、最下層のスペーサ32の下面322側のスペーサ電極3241であり、ベース基板電極211と対向する電極)近傍において積層モジュール3を貫通して連続的に設けられている。そして、積層モジュール3のベース基板2への電気的接合において、ヒートツール9からの熱が、ダミービアを介して積層モジュール3のベース基板2側の電極近傍およびベース基板電極211近傍に効率良く伝導される。その結果、ベース基板電極211上のACFを効率良く加熱して積層モジュール3をベース基板2上に強固に接合することができ、積層モジュール3のベース基板2に対する電気的接合の信頼性を向上することができる。   As described above, in the circuit component laminate of the memory card 1 (ie, the base substrate 2 and the laminate module 3), the dummy vias formed of metal serve as the component electrodes on the base substrate 2 side (ie, the lowermost spacer). 32 is a spacer electrode 3241 on the lower surface 322 side, and is provided continuously through the laminated module 3 in the vicinity of an electrode facing the base substrate electrode 211). In the electrical joining of the laminated module 3 to the base substrate 2, heat from the heat tool 9 is efficiently conducted to the vicinity of the base substrate 2 side of the laminated module 3 and the vicinity of the base substrate electrode 211 through the dummy via. The As a result, the ACF on the base substrate electrode 211 can be efficiently heated to firmly bond the laminated module 3 to the base substrate 2, thereby improving the reliability of electrical bonding of the laminated module 3 to the base substrate 2. be able to.

回路部品積層体の製造では、ベース基板2に対する最下層のスペーサ32の電気的接合、および、ベース基板2上に積層された複数のスペーサ32と複数の回路モジュールとの電気的接合が、ヒートツール9による1回の押圧により並行して行われる。このとき、ヒートツール9からの熱がダミービアを介して積層方向に効率良く伝導され、複数の回路モジュールと複数のスペーサ32とのそれぞれの間に位置する複数のACF、および、ベース基板電極211上のACFが効率良く加熱される。   In the manufacture of the circuit component laminate, the electrical bonding of the lowermost spacer 32 to the base substrate 2 and the electrical bonding of the plurality of spacers 32 stacked on the base substrate 2 to the plurality of circuit modules are performed by a heat tool. 9 is performed in parallel by a single press by 9. At this time, heat from the heat tool 9 is efficiently conducted in the stacking direction via the dummy vias, and the plurality of ACFs positioned between the plurality of circuit modules and the plurality of spacers 32 and the base substrate electrode 211 The ACF is efficiently heated.

これにより、積層方向におけるヒートツール9との間の距離が小さいACF(例えば、最上層の回路モジュールとスペーサ32との間のACF)を過剰に加熱することなく(すなわち、適切な温度にて加熱しつつ)、ヒートツール9との間の距離が比較的大きいACF(例えば、最下層のスペーサ32とベース基板2との間のACF)を適切な温度にて十分に加熱することができる。換言すれば、ヒートツール9からの積層方向の距離の差による各電極近傍の温度差を小さくすることができる。その結果、ベース基板2に対する最下層のスペーサ32の接合、および、ベース基板2上に積層された複数のスペーサ32と複数の回路モジュールとの接合を、接合の信頼性を高く維持しつつ並行して行うことができ、回路部品積層体の製造(すなわち、積層構造を有する積層モジュール3のベース基板2に対する接合)を簡素化することができる。   Accordingly, the ACF having a small distance from the heat tool 9 in the stacking direction (for example, the ACF between the uppermost circuit module and the spacer 32) is not heated excessively (that is, heated at an appropriate temperature). However, an ACF having a relatively large distance to the heat tool 9 (for example, an ACF between the lowermost spacer 32 and the base substrate 2) can be sufficiently heated at an appropriate temperature. In other words, the temperature difference near each electrode due to the difference in the stacking direction distance from the heat tool 9 can be reduced. As a result, the bonding of the lowermost spacer 32 to the base substrate 2 and the bonding of the plurality of spacers 32 and the plurality of circuit modules stacked on the base substrate 2 are performed in parallel while maintaining high bonding reliability. The manufacture of the circuit component laminate (that is, the joining of the laminated module 3 having a laminated structure to the base substrate 2) can be simplified.

ところで、SDメモリカードのようなメモリカードでは、形状や大きさ、厚さ等が通常、規格により定められているため、メモリカードの容量を増大させる際には、メモリカードを大型化することなく大容量化を実現する必要がある。また、メモリカードの製造に係るコストを低減するために、製造工程を簡素化する必要もある。   By the way, in a memory card such as an SD memory card, the shape, size, thickness, and the like are usually determined by the standard. Therefore, when increasing the capacity of the memory card, the memory card is not enlarged. It is necessary to increase the capacity. In addition, it is necessary to simplify the manufacturing process in order to reduce the cost for manufacturing the memory card.

本実施の形態に係る回路部品積層体では、上述のように、それぞれに複数の半導体チップ33が実装されたフレキシブル回路基板31(すなわち、回路モジュール)を積層することにより、回路部品積層体を大型化することなく大容量化することができ、また、ベース基板2、スペーサ32および回路モジュールを並行して接合することにより、回路部品積層体の製造を簡素化することができる。したがって、本実施の形態に係る回路部品積層体は、大容量化および製造の簡素化が求められているメモリカードに適しているといえる。   In the circuit component laminate according to the present embodiment, as described above, the circuit component laminate is made large by laminating the flexible circuit boards 31 (that is, circuit modules) each having a plurality of semiconductor chips 33 mounted thereon. It is possible to increase the capacity without increasing the size, and to simplify the manufacture of the circuit component laminate by joining the base substrate 2, the spacer 32, and the circuit module in parallel. Therefore, it can be said that the circuit component laminate according to the present embodiment is suitable for a memory card that is required to have a large capacity and a simplified manufacturing process.

回路部品積層体の製造では、ベース基板2に対するスペーサ32の接合、および、スペーサ32と回路モジュールとの接合が異方性導電性樹脂35を介して行われることにより、高精度かつ信頼性が高い接合を容易に行うことができる。   In the manufacture of the circuit component laminate, the bonding of the spacer 32 to the base substrate 2 and the bonding of the spacer 32 and the circuit module are performed via the anisotropic conductive resin 35, so that the accuracy and reliability are high. Bonding can be performed easily.

回路部品積層体では、ベース基板2上に積層される複数の回路モジュールの間にスペーサ32が設けられることにより、ベース基板2と最下層の回路モジュールのフレキシブル回路基板31との間の積層方向の距離、および、隣接する2つの回路モジュールのフレキシブル回路基板31間の積層方向の距離を容易に決定することができ、ベース基板2上における複数の回路モジュールの積層構造の形成を簡素化することができる。   In the circuit component laminate, the spacer 32 is provided between the plurality of circuit modules laminated on the base substrate 2, so that the stacking direction between the base substrate 2 and the flexible circuit board 31 of the lowermost circuit module is increased. The distance and the distance in the stacking direction between the flexible circuit boards 31 of the two adjacent circuit modules can be easily determined, and the formation of the stacked structure of the plurality of circuit modules on the base board 2 can be simplified. it can.

また、一の回路モジュールが、ベース基板2および他の回路モジュールと接触することを防止することもできる。したがって、回路部品積層体の構造は、他の構成との無用な接触の防止が求められる半導体チップ33がフレキシブル回路基板31上に実装されている場合に特に適しており、さらには、半導体チップ33がフレキシブル回路基板31の両側の主面上に実装されている場合により適しているといえる。   Further, it is possible to prevent one circuit module from coming into contact with the base substrate 2 and another circuit module. Therefore, the structure of the circuit component laminate is particularly suitable when the semiconductor chip 33 that is required to prevent unnecessary contact with other components is mounted on the flexible circuit board 31, and furthermore, the semiconductor chip 33. Can be said to be more suitable when mounted on the main surfaces on both sides of the flexible circuit board 31.

メモリカード1では、回路部品積層体の積層モジュール3において、情報の送受信に利用される基板ビア314およびスペーサビア324が、金属により形成された基板ダミービア315およびスペーサダミービア325により周囲を囲まれている。これにより、基板ダミービア315およびスペーサダミービア325が、基板ビア314およびスペーサビア324に対する電磁シールドの役割を果たすため、基板ビア314およびスペーサビア324に対する電磁波の影響を低減することができる。その結果、メモリカード1の電磁波耐性を向上することができる。   In the memory card 1, the substrate via 314 and the spacer via 324 used for transmitting and receiving information are surrounded by the substrate dummy via 315 and the spacer dummy via 325 made of metal in the stacked module 3 of the circuit component stack. . As a result, the substrate dummy via 315 and the spacer dummy via 325 serve as an electromagnetic shield for the substrate via 314 and the spacer via 324, so that the influence of electromagnetic waves on the substrate via 314 and the spacer via 324 can be reduced. As a result, the electromagnetic wave resistance of the memory card 1 can be improved.

以上、本発明の実施の形態について説明してきたが、本発明は上記実施の形態に限定されるものではなく、様々な変更が可能である。   As mentioned above, although embodiment of this invention has been described, this invention is not limited to the said embodiment, A various change is possible.

例えば、基板ダミービア315とダミービア接合部3151とが一体的に形成されてもよく、スペーサダミービア325とダミービア接合部3251とが一体的に形成されてもよい。また、ダミービア接合部3151は、必ずしもダミービア接合部3251と接合される必要はなく、ダミービア接合部3151,3251が互いに接触することにより、熱的に接続されていればよい。   For example, the substrate dummy via 315 and the dummy via junction 3151 may be integrally formed, and the spacer dummy via 325 and the dummy via junction 3251 may be integrally formed. Further, the dummy via junction 3151 does not necessarily have to be joined to the dummy via junction 3251, and may be thermally connected by the dummy via junctions 3151 and 3251 coming into contact with each other.

回路部品積層体の積層モジュール3では、必ずしも、各フレキシブル回路基板31の両側の主面に半導体チップ33が実装される必要はなく、例えば、各フレキシブル回路基板31の一方の主面のみに半導体チップ33が実装されていてもよい。また、両側の主面に半導体チップ33が実装されたフレキシブル回路基板31、および、一方の主面のみに半導体チップ33が実装されたフレキシブル回路基板31がベース基板2上に積層されてもよい。   In the circuit module laminate module 3, the semiconductor chips 33 do not necessarily have to be mounted on the main surfaces on both sides of each flexible circuit board 31. For example, the semiconductor chip is only formed on one main surface of each flexible circuit board 31. 33 may be mounted. Alternatively, the flexible circuit board 31 having the semiconductor chip 33 mounted on both main surfaces and the flexible circuit board 31 having the semiconductor chip 33 mounted only on one main surface may be stacked on the base substrate 2.

積層モジュール3では、各フレキシブル回路基板31の一方の主面に実装される半導体チップ33の個数は2つには限定されず、3つ以上の半導体チップ33が各フレキシブル回路基板31の一方の主面に実装されてもよい。また、回路部品積層体を備えるメモリカードが、上記実施の形態のメモリカード1よりもさらに小型である場合(例えば、miniSDメモリカードやmicroSDメモリカードである場合)、各フレキシブル回路基板31の一方の主面には1つの半導体チップ33のみが実装されてもよい。   In the stacked module 3, the number of semiconductor chips 33 mounted on one main surface of each flexible circuit board 31 is not limited to two, and three or more semiconductor chips 33 are included in one main circuit of each flexible circuit board 31. It may be mounted on the surface. In addition, when the memory card including the circuit component laminate is further smaller than the memory card 1 of the above embodiment (for example, when it is a miniSD memory card or a microSD memory card), one of the flexible circuit boards 31 Only one semiconductor chip 33 may be mounted on the main surface.

フレキシブル回路基板31に実装される半導体チップ33は、必ずしもメモリデバイスである必要はなく、メモリデバイスを制御するコントロールデバイスであってもよく、メモリ・コントローラ兼用デバイスであってもよい。なお、半導体チップは、半導体を利用したチップであれば、全体が半導体のチップでなくともよい。   The semiconductor chip 33 mounted on the flexible circuit board 31 is not necessarily a memory device, and may be a control device that controls the memory device, or may be a memory controller combined device. The semiconductor chip may not be a semiconductor chip as a whole as long as it is a chip using a semiconductor.

半導体チップ33のフレキシブル回路基板31に対する実装は、必ずしもNCFを利用して行われる必要はなく、例えば、非導電性樹脂ペースト(NCP(Non Conductive Paste))、ACFまたは異方性導電性樹脂ペースト(ACP(Anisotropic Conductive Adhesive Paste))を利用して行われてもよい。   Mounting of the semiconductor chip 33 on the flexible circuit board 31 is not necessarily performed using NCF. For example, non-conductive resin paste (NCP (Non Conductive Paste)), ACF or anisotropic conductive resin paste ( ACP (Anisotropic Conductive Adhesive Paste)) may be used.

ベース基板2に対するスペーサ32の電気的接合、および、フレキシブル回路基板31とスペーサ32との電気的接合も、必ずしもACFを利用して行われる必要はなく、例えば、ACP、NCF、NCPを利用して行われてもよい。この場合であっても、ACFを利用して接合した場合と同様に、高精度かつ信頼性が高い接合を容易に行うことができる。また、フレキシブル回路基板31およびスペーサ32の電極をハンダバンプとすることにより、ACF等の樹脂材料を介することなくこれらの接合が行われてもよい。   The electrical joining of the spacer 32 to the base substrate 2 and the electrical joining of the flexible circuit board 31 and the spacer 32 are not necessarily performed using ACF. For example, ACP, NCF, or NCP is used. It may be done. Even in this case, high-accuracy and high-reliability bonding can be easily performed as in the case of bonding using ACF. In addition, the electrodes of the flexible circuit board 31 and the spacer 32 may be solder bumps, and the bonding may be performed without using a resin material such as ACF.

積層モジュール3では、フレキシブル回路基板31に代えて、例えば、ガラスエポキシ等により形成されたリジッド基板が回路基板としてベース基板2上に積層されてもよい。また、複数のスペーサ32が省略され、複数の回路基板がベース基板2上において直接積層されてもよい。   In the laminated module 3, instead of the flexible circuit board 31, for example, a rigid board formed of glass epoxy or the like may be laminated on the base board 2 as a circuit board. Further, the plurality of spacers 32 may be omitted, and a plurality of circuit boards may be directly stacked on the base substrate 2.

回路部品積層体では、必ずしも複数のフレキシブル回路基板31がベース基板2上に積層される必要はなく、例えば、ベース基板2上に1つのスペーサ32が接合され、当該スペーサ32上に1つの回路モジュール(すなわち、半導体チップ33が実装されたフレキシブル回路基板31)が接合されることにより回路部品積層体が形成されてもよい。この場合も、上記実施の形態に係る接合方法を適用することにより、接合の信頼性を向上しつつ接合工程を簡素化することができる。また、ベース基板2上に1つの回路部品が電気的に接合され、当該接合と並行して、当該回路部品上に回路部品と電気的に分離された(非接続とされる)他の部品が接合されてもよい。   In the circuit component laminate, a plurality of flexible circuit boards 31 are not necessarily laminated on the base substrate 2. For example, one spacer 32 is bonded on the base substrate 2, and one circuit module is formed on the spacer 32. The circuit component laminate may be formed by bonding (that is, the flexible circuit board 31 on which the semiconductor chip 33 is mounted). Also in this case, by applying the bonding method according to the above embodiment, the bonding process can be simplified while improving the reliability of bonding. In addition, one circuit component is electrically joined on the base substrate 2, and in parallel with the joining, another component that is electrically separated from the circuit component (disconnected) is placed on the circuit component. It may be joined.

上記実施の形態に係る回路部品の接合方法は、ベース基板2に接合される回路部品が積層構造を有しない場合にも適用できる。例えば、ベース基板2上に比較的厚い電子部品等の回路部品が接合される場合、当該回路部品のベース基板2側の部品電極近傍において回路部品を貫通して連続的に設けられる金属により形成されたダミービア(すなわち、熱伝導部)を介して、ヒートツール9からの熱を部品電極近傍に効率良く伝導することにより、回路部品を加熱を伴う接合によりベース基板2上に強固に接合することができ、その結果、回路部品のベース基板2に対する接合の信頼性を向上することができる。   The circuit component bonding method according to the above embodiment can be applied even when the circuit component bonded to the base substrate 2 does not have a laminated structure. For example, when a circuit component such as a relatively thick electronic component is bonded on the base substrate 2, the circuit component is formed of metal that is continuously provided through the circuit component in the vicinity of the component electrode on the base substrate 2 side of the circuit component. By efficiently conducting the heat from the heat tool 9 to the vicinity of the component electrode through the dummy via (that is, the heat conducting portion), the circuit component can be firmly joined to the base substrate 2 by joining with heating. As a result, the reliability of bonding of circuit components to the base substrate 2 can be improved.

上記実施の形態に係るメモリカード1は、SDカード以外の他のカード型記録媒体として利用されてもよい。また、回路部品積層体は、メモリカード以外の他の電子製品に利用されてもよく、この場合、マイクロプロセッサ等の他の半導体チップがフレキシブル回路基板上に実装されてよい。さらには、上記実施の形態に係る回路部品の接合方法は、スペーサやフレキシブル回路基板あるいは電子部品以外にも、他の様々な回路部品をベース基板上に電気的に接合する場合に利用されてよい。   The memory card 1 according to the above embodiment may be used as a card type recording medium other than the SD card. Further, the circuit component laminate may be used for electronic products other than the memory card. In this case, another semiconductor chip such as a microprocessor may be mounted on the flexible circuit board. Furthermore, the circuit component bonding method according to the above embodiment may be used when various other circuit components are electrically bonded to the base substrate in addition to the spacer, the flexible circuit board, or the electronic component. .

本発明は、ベース基板上に様々な回路部品を電気的に接合する際に利用可能であり、また、ベース基板上に回路部品が接合された回路部品積層体、および、当該回路部品積層体を備えるメモリカードに利用可能である。   INDUSTRIAL APPLICABILITY The present invention can be used when various circuit components are electrically joined on a base substrate, and a circuit component laminate in which circuit components are joined on a base substrate, and the circuit component laminate, It can be used for a memory card provided.

メモリカードの平面図Top view of memory card メモリカードの縦断面図Memory card longitudinal section 回路部品積層体を拡大して示す縦断面図Longitudinal cross section showing an enlarged circuit component stack 回路部品積層体の一部を拡大して示す縦断面図Longitudinal sectional view showing a part of the circuit component laminate スペーサの底面図Bottom view of spacer フレキシブル回路基板の底面図Bottom view of flexible circuit board 回路部品積層体の製造の流れを示す図Diagram showing the flow of manufacturing circuit component laminates 製造途上の回路部品積層体を示す縦断面図Longitudinal sectional view showing a circuit component laminate in production

符号の説明Explanation of symbols

1 メモリカード
2 ベース基板
3 積層モジュール
5 カバー部
9 ヒートツール
31 フレキシブル回路基板
32 スペーサ
33 半導体チップ
35 異方性導電性樹脂
211 ベース基板電極
311 上面
312 下面
313 基板本体
314 基板ビア
315 基板ダミービア
316 表面配線
323 スペーサ本体
324 スペーサビア
325 スペーサダミービア
3141 第1基板電極
3151,3251 ダミービア接合部
3241 スペーサ電極
S11〜S13 ステップ
DESCRIPTION OF SYMBOLS 1 Memory card 2 Base substrate 3 Laminated module 5 Cover part 9 Heat tool 31 Flexible circuit board 32 Spacer 33 Semiconductor chip 35 Anisotropic conductive resin 211 Base substrate electrode 311 Upper surface 312 Lower surface 313 Substrate body 314 Substrate via 315 Substrate dummy via 316 Surface Wiring 323 Spacer body 324 Spacer via 325 Spacer dummy via 3141 First substrate electrode 3151, 3251 Dummy via junction 3241 Spacer electrode S11-S13 Step

Claims (15)

ベース基板上に回路部品を接合する回路接合方法であって、
a)回路部品の部品電極をベース基板の基板電極に対向させつつ前記回路部品を前記ベース基板上に搭載する工程と、
b)前記部品電極近傍において前記回路部品を貫通する金属にて形成され、かつ、前記回路部品の配線と電気的に分離された熱伝導部を加熱部に接触させることにより、前記熱伝導部を介して前記部品電極近傍を加熱して前記部品電極と前記基板電極とを電気的に接合する工程と、
を備えることを特徴とする回路接合方法。
A circuit joining method for joining circuit components on a base substrate,
a) mounting the circuit component on the base substrate with the component electrode of the circuit component facing the substrate electrode of the base substrate;
b) The heat conducting portion is formed by contacting a heat conducting portion formed of metal penetrating the circuit component in the vicinity of the component electrode and electrically separated from the wiring of the circuit component to the heating portion. Heating the vicinity of the component electrode via the electrical connection of the component electrode and the substrate electrode;
A circuit joining method comprising:
請求項1に記載の回路接合方法であって、
前記a)工程の前に、前記部品電極または前記基板電極に異方性導電性樹脂または非導電性樹脂を付与する工程をさらに備え、
前記b)工程において、前記回路部品が前記ベース基板に向けて押圧されることを特徴とする回路接合方法。
The circuit joining method according to claim 1,
Before the step a), further comprising a step of applying an anisotropic conductive resin or a non-conductive resin to the component electrode or the substrate electrode;
In the step b), the circuit component is pressed toward the base substrate.
請求項1に記載の回路接合方法であって、
前記回路部品が、
前記a)工程において前記ベース基板上に搭載される第1回路部品と、
前記a)工程において前記第1回路部品上に搭載される第2回路部品と、
を備え、
前記第1回路部品が、前記熱伝導部の一部であって前記第1回路部品を貫通する第1熱伝導部を有し、前記第2回路部品が、前記熱伝導部の一部であって前記第2回路部品を貫通する第2熱伝導部を有し、
前記b)工程において、前記第1熱伝導部と前記第2熱伝導部とが熱的に接続されて前記第1熱伝導部および前記第2熱伝導部を介して前記部品電極近傍が加熱され、さらに、前記第2熱伝導部からの熱により前記第1回路部品と前記第2回路部品とが接合されることを特徴とする回路接合方法。
The circuit joining method according to claim 1,
The circuit component is
A first circuit component mounted on the base substrate in the step a);
A second circuit component mounted on the first circuit component in the step a);
With
The first circuit component is a part of the heat conduction part and has a first heat conduction part penetrating the first circuit part, and the second circuit component is a part of the heat conduction part. And having a second heat conducting portion penetrating the second circuit component,
In the step b), the first heat conduction part and the second heat conduction part are thermally connected, and the vicinity of the component electrode is heated via the first heat conduction part and the second heat conduction part. Furthermore, the circuit joining method is characterized in that the first circuit component and the second circuit component are joined by heat from the second heat conducting unit.
請求項3に記載の回路接合方法であって、
前記第1回路部品が、前記第1熱伝導部近傍において前記第2回路部品に対向する第1中間電極を有し、前記第2回路部品が、前記第2熱伝導部近傍において前記第1回路部品に対向する第2中間電極を有し、
前記b)工程において、前記第2熱伝導部を介して前記第1中間電極および前記第2中間電極近傍が加熱されることにより、前記第1中間電極と前記第2中間電極とが電気的に接合されることを特徴とする回路接合方法。
The circuit joining method according to claim 3,
The first circuit component has a first intermediate electrode facing the second circuit component in the vicinity of the first heat conducting portion, and the second circuit component is in the vicinity of the second heat conducting portion in the first circuit. A second intermediate electrode facing the component;
In the step b), the first intermediate electrode and the vicinity of the second intermediate electrode are heated via the second heat conducting portion, whereby the first intermediate electrode and the second intermediate electrode are electrically connected to each other. A circuit joining method characterized by being joined.
請求項4に記載の回路接合方法であって、
前記a)工程の前に、
前記部品電極または前記基板電極に異方性導電性樹脂または非導電性樹脂を付与する工程と、
前記第1中間電極または前記第2中間電極に異方性導電性樹脂または非導電性樹脂を付与する工程と、
をさらに備え、
前記b)工程において、前記第2回路部品が前記第1回路部品に向けて押圧されるとともに前記第1回路部品が前記ベース基板に向けて押圧されることを特徴とする回路接合方法。
The circuit joining method according to claim 4,
Before step a)
Applying an anisotropic conductive resin or a non-conductive resin to the component electrode or the substrate electrode;
Applying an anisotropic conductive resin or a non-conductive resin to the first intermediate electrode or the second intermediate electrode;
Further comprising
In the step b), the second circuit component is pressed toward the first circuit component and the first circuit component is pressed toward the base substrate.
請求項5に記載の回路接合方法であって、
前記第1中間電極または前記第2中間電極に異方性導電性樹脂または非導電性樹脂が付与される際に、前記第1熱伝導部または前記第2熱伝導部の端部にも前記異方性導電性樹脂または前記非導電性樹脂が付与されることを特徴とする回路接合方法。
The circuit joining method according to claim 5,
When the anisotropic conductive resin or the non-conductive resin is applied to the first intermediate electrode or the second intermediate electrode, the different end portion of the first heat conduction part or the second heat conduction part is also provided with the difference. A circuit joining method comprising applying an isotropic conductive resin or the non-conductive resin.
請求項3ないし6のいずれかに記載の回路接合方法であって、
前記a)工程の前に、半導体チップを部品基板の両面に実装して前記第2回路部品を得る工程をさらに備え、
前記第1回路部品が、前記ベース基板と前記部品基板との間に配置されて前記第2回路部品を支持するスペーサであることを特徴とする回路接合方法。
A circuit joining method according to any one of claims 3 to 6,
Before the step a), the method further comprises a step of obtaining the second circuit component by mounting a semiconductor chip on both surfaces of the component substrate,
The circuit joining method, wherein the first circuit component is a spacer that is disposed between the base substrate and the component substrate and supports the second circuit component.
請求項7に記載の回路接合方法であって、
前記半導体チップが、メモリデバイスであることを特徴とする回路接合方法。
The circuit joining method according to claim 7,
A circuit bonding method, wherein the semiconductor chip is a memory device.
請求項7または8に記載の回路接合方法であって、
前記第1回路部品において、前記第1熱伝導部が、前記第1回路部品を貫通して前記部品電極と前記第1中間電極とを電気的に接続する貫通配線の周囲を囲むことを特徴とする回路接合方法。
The circuit joining method according to claim 7 or 8,
In the first circuit component, the first heat conducting part surrounds a periphery of a through wiring that penetrates the first circuit component and electrically connects the component electrode and the first intermediate electrode. Circuit joining method.
回路部品積層体であって、
基板電極を有するベース基板と、
前記ベース基板上に接合された第1回路部品と、
前記第1回路部品上に接合された第2回路部品と、
を備え、
前記第1回路部品が、
第1部品本体と、
前記ベース基板の前記基板電極に電気的に接続された部品電極と、
前記第1部品本体の前記第2回路部品に対向する面上に設けられた第1中間電極と、
前記第1部品本体を貫通するとともに一端が前記部品電極に接続され、他端が前記第1中間電極に接続された第1配線と、
前記部品電極近傍において前記第1部品本体を貫通する金属にて形成され、かつ、前記第1配線と電気的に分離された第1熱伝導部と、
を備え、
前記第2回路部品が、
第2部品本体と、
前記第1回路部品の前記第1中間電極に電気的に接続された第2中間電極と、
前記第2中間電極に接続された第2配線と、
前記第2中間電極近傍において前記第2部品本体を貫通する金属にて形成され、前記第2配線と電気的に分離されるとともに前記第1熱伝導部に熱的に接続された第2熱伝導部と、
を備えることを特徴とする回路部品積層体。
A circuit component laminate,
A base substrate having a substrate electrode;
A first circuit component bonded on the base substrate;
A second circuit component joined on the first circuit component;
With
The first circuit component is
A first component body;
A component electrode electrically connected to the substrate electrode of the base substrate;
A first intermediate electrode provided on a surface of the first component body facing the second circuit component;
A first wiring penetrating the first component body and having one end connected to the component electrode and the other end connected to the first intermediate electrode;
A first heat conducting portion formed of metal penetrating the first component main body in the vicinity of the component electrode and electrically separated from the first wiring;
With
The second circuit component is
A second component body;
A second intermediate electrode electrically connected to the first intermediate electrode of the first circuit component;
A second wiring connected to the second intermediate electrode;
Second heat conduction formed of metal penetrating the second component main body in the vicinity of the second intermediate electrode, electrically separated from the second wiring and thermally connected to the first heat conduction unit. And
A circuit component laminate comprising:
請求項10に記載の回路部品積層体であって、
前記第1回路部品が、異方性導電性樹脂または非導電性樹脂を介して前記ベース基板に接合されており、
前記第2回路部品が、異方性導電性樹脂または非導電性樹脂を介して前記第1回路部品に接合されていることを特徴とする回路部品積層体。
The circuit component laminate according to claim 10,
The first circuit component is bonded to the base substrate via an anisotropic conductive resin or a non-conductive resin;
The circuit component laminate, wherein the second circuit component is bonded to the first circuit component via an anisotropic conductive resin or a nonconductive resin.
請求項10または11に記載の回路部品積層体であって、
前記第2回路部品が、
部品基板と、
前記部品基板の両面に実装された半導体チップと、
を備え、
前記第1回路部品が、前記ベース基板と前記部品基板との間に配置されて前記第2回路部品を支持するスペーサであることを特徴とする回路部品積層体。
The circuit component laminate according to claim 10 or 11,
The second circuit component is
Component boards,
A semiconductor chip mounted on both sides of the component substrate;
With
The circuit component laminate, wherein the first circuit component is a spacer that is disposed between the base substrate and the component substrate and supports the second circuit component.
請求項12に記載の回路部品積層体であって、
前記半導体チップが、メモリデバイスであることを特徴とする回路部品積層体。
The circuit component laminate according to claim 12,
A circuit component laminate, wherein the semiconductor chip is a memory device.
請求項12または13に記載の回路部品積層体であって、
前記第1回路部品において、前記第1熱伝導部が、前記第1配線の周囲を囲むことを特徴とする回路部品積層体。
The circuit component laminate according to claim 12 or 13,
The circuit component laminate according to the first circuit component, wherein the first heat conducting portion surrounds the periphery of the first wiring.
メモリカードであって、
請求項10ないし14のいずれかに記載の回路部品積層体と、
前記回路部品積層体の前記ベース基板上において前記第1回路部品および前記第2回路部品を覆うカバー部と、
を備えることを特徴とするメモリカード。
A memory card,
The circuit component laminate according to any one of claims 10 to 14,
A cover for covering the first circuit component and the second circuit component on the base substrate of the circuit component laminate;
A memory card comprising:
JP2007034794A 2007-02-15 2007-02-15 Circuit joining method, circuit board laminate, and memory card Expired - Fee Related JP5040345B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007034794A JP5040345B2 (en) 2007-02-15 2007-02-15 Circuit joining method, circuit board laminate, and memory card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007034794A JP5040345B2 (en) 2007-02-15 2007-02-15 Circuit joining method, circuit board laminate, and memory card

Publications (3)

Publication Number Publication Date
JP2008198920A true JP2008198920A (en) 2008-08-28
JP2008198920A5 JP2008198920A5 (en) 2009-11-12
JP5040345B2 JP5040345B2 (en) 2012-10-03

Family

ID=39757575

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007034794A Expired - Fee Related JP5040345B2 (en) 2007-02-15 2007-02-15 Circuit joining method, circuit board laminate, and memory card

Country Status (1)

Country Link
JP (1) JP5040345B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140110052A (en) * 2012-01-09 2014-09-16 인벤사스 코포레이션 Stackable microelectronic package structures

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001085603A (en) * 1999-09-13 2001-03-30 Toshiba Corp Semiconductor device
JP2001257309A (en) * 2000-03-13 2001-09-21 Casio Micronics Co Ltd Semiconductor element and semiconductor package provided with the same
JP2002207986A (en) * 2000-10-02 2002-07-26 Matsushita Electric Ind Co Ltd Card type recording medium and manufacturing method for the same
JP2002246536A (en) * 2001-02-14 2002-08-30 Ibiden Co Ltd Method for manufacturing three-dimensional mounting package and package module for its manufacturing

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001085603A (en) * 1999-09-13 2001-03-30 Toshiba Corp Semiconductor device
JP2001257309A (en) * 2000-03-13 2001-09-21 Casio Micronics Co Ltd Semiconductor element and semiconductor package provided with the same
JP2002207986A (en) * 2000-10-02 2002-07-26 Matsushita Electric Ind Co Ltd Card type recording medium and manufacturing method for the same
JP2002246536A (en) * 2001-02-14 2002-08-30 Ibiden Co Ltd Method for manufacturing three-dimensional mounting package and package module for its manufacturing

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140110052A (en) * 2012-01-09 2014-09-16 인벤사스 코포레이션 Stackable microelectronic package structures
JP2015503850A (en) * 2012-01-09 2015-02-02 インヴェンサス・コーポレイション Stackable microelectronic package structure
US9911717B2 (en) 2012-01-09 2018-03-06 Invensas Corporation Stackable microelectronic package structures
KR101925427B1 (en) 2012-01-09 2019-02-27 인벤사스 코포레이션 Stackable microelectronic package structures
US10468380B2 (en) 2012-01-09 2019-11-05 Invensas Corporation Stackable microelectronic package structures

Also Published As

Publication number Publication date
JP5040345B2 (en) 2012-10-03

Similar Documents

Publication Publication Date Title
JP4023159B2 (en) Manufacturing method of semiconductor device and manufacturing method of laminated semiconductor device
US8786102B2 (en) Semiconductor device and method of manufacturing the same
JP3994262B2 (en) Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus
JP3633559B2 (en) Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus
US20090166839A1 (en) Semiconductor stack device and mounting method
JP4577228B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP4876618B2 (en) Semiconductor device and manufacturing method of semiconductor device
US20170186719A1 (en) Semiconductor device, method of manufacturing same, and electronic apparatus
US9449949B2 (en) Method for manufacturing semiconductor device and semiconductor device
US20100207279A1 (en) Semiconductor package with ribbon with metal layers
JP2009278064A (en) Semiconductor device and method of manufacturing the same
TW200805619A (en) Memory card and memory card manufacturing method
JP4664312B2 (en) Semiconductor chip mounting structure and manufacturing method thereof
JP3835556B2 (en) Semiconductor device manufacturing method and semiconductor device manufacturing apparatus
JP6656836B2 (en) Mounting structure and method of manufacturing the same
JP2012015239A (en) Wiring board with built-in component
JP6433604B2 (en) Non-reciprocal circuit device, non-reciprocal circuit device and manufacturing method thereof
JP5040345B2 (en) Circuit joining method, circuit board laminate, and memory card
JP2015095489A (en) Semiconductor device
JP4952353B2 (en) Chip module and memory card
US11594511B2 (en) Bonding device and bonding method
JP2008311347A (en) Semiconductor module and its manufacturing method
JP5275123B2 (en) Semiconductor device and manufacturing method of semiconductor device
US10115694B2 (en) Electronic device, electronic device fabrication method, and electronic apparatus
JP2013157371A (en) Component embedded substrate and method for manufacturing the same

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090928

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090928

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091014

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120612

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120625

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150720

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees