JP2002207986A - Card type recording medium and manufacturing method for the same - Google Patents

Card type recording medium and manufacturing method for the same

Info

Publication number
JP2002207986A
JP2002207986A JP2001301603A JP2001301603A JP2002207986A JP 2002207986 A JP2002207986 A JP 2002207986A JP 2001301603 A JP2001301603 A JP 2001301603A JP 2001301603 A JP2001301603 A JP 2001301603A JP 2002207986 A JP2002207986 A JP 2002207986A
Authority
JP
Japan
Prior art keywords
memory
substrate
card
recording medium
type recording
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001301603A
Other languages
Japanese (ja)
Other versions
JP4436582B2 (en
Inventor
Takahiko Yagi
能彦 八木
Kazuhiro Uji
和博 宇治
Michio Yoshino
道朗 吉野
Kenichi Yamamoto
憲一 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001301603A priority Critical patent/JP4436582B2/en
Publication of JP2002207986A publication Critical patent/JP2002207986A/en
Application granted granted Critical
Publication of JP4436582B2 publication Critical patent/JP4436582B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20Parameters
    • H01L2924/207Diameter ranges

Abstract

PROBLEM TO BE SOLVED: To provide a card type recording medium whose capacity can be made large and which is excellent in rigidity and has high impact resistance, and a method for manufacturing the card type recording medium. SOLUTION: Memory modules 221, 222 and 270 constructed in such a manner that a plurality of memory chips 15 are mounted on substrates 21, 22, 70, 63 and 65 for memories are mounted on one face of a base board 10, IC chips 13, 14 and 60 for performing operation control of the plurality of the memories are also mounted on the other face of the base board, and all of the above parts are housed in packages 30 and 31.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、少なくともベース
基板の一方の面にメモリチップが実装され他方の面にメ
モリチップを動作制御するICチップが実装されるカー
ド型記録媒体に関する。
The present invention relates to a card-type recording medium in which a memory chip is mounted on at least one surface of a base substrate and an IC chip for controlling the operation of the memory chip is mounted on the other surface.

【0002】[0002]

【従来の技術】従来、この種のカード型記録媒体の一例
として、フラッシュメモリなどの半導体メモリチップを
有する小型メモリカードが知られている。このような小
型メモリカードは、携帯性に優れているため携帯機器に
特に多用される傾向があり、携帯機器間で通信する静止
画、動画、音楽などを記録させることが望まれている。
このため、小型メモリカードとしては、より大きなメモ
リ容量を持つことが望まれてきている。
2. Description of the Related Art Conventionally, as an example of this type of card type recording medium, a small memory card having a semiconductor memory chip such as a flash memory has been known. Such small memory cards tend to be particularly frequently used in portable devices because of their excellent portability, and it is desired to record still images, moving images, music, and the like that are communicated between the portable devices.
For this reason, it is desired that a small memory card has a larger memory capacity.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、一般
に、小型メモリカードは、そのパッケージサイズや厚み
が規格で定められているため、小型メモリカード内のメ
モリチップ制御用ICチップを実装する基板にメモリチ
ップを実装するだけでは、上記メモリ容量を大幅に増加
させることが困難であった。上記メモリ容量を大幅に増
加させるとき、小型メモリカードとしては携帯機器に出
し入れすることから、ある程度の剛性が必要であり、か
つ、耐衝撃性も要求されるため、これらの要求をも満足
させる必要もあった。
However, in general, since the package size and thickness of a small memory card are determined by standards, the memory chip is mounted on a substrate on which a memory chip control IC chip in the small memory card is mounted. However, it is difficult to greatly increase the memory capacity only by implementing. When the memory capacity is significantly increased, a small memory card needs to have a certain degree of rigidity because it is inserted into and taken out of a portable device, and it also requires impact resistance. There was also.

【0004】従って、本発明の目的は、上記問題を解決
することにあって、メモリ容量を大きくすることがで
き、かつ、剛性に優れ、耐衝撃性も良いカード型記録媒
体及びその製造方法を提供することにある。
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to solve the above-mentioned problems, and to provide a card-type recording medium which can increase the memory capacity, has excellent rigidity and good impact resistance, and a method of manufacturing the same. To provide.

【0005】[0005]

【課題を解決するための手段】上記目的を達成するため
に、本発明は以下のように構成する。
In order to achieve the above object, the present invention is configured as follows.

【0006】本発明の第1態様によれば、に複数のメモ
リチップが実装されて構成されるメモリモジュールをベ
ース基板の一方の面に実装するとともに、上記ベース基
板の他方の面に、上記複数のメモリチップを動作制御す
るICチップを実装し、全体をパッケージ内に収納する
ようにしたカード型記録媒体を提供する。
According to the first aspect of the present invention, a memory module configured by mounting a plurality of memory chips is mounted on one surface of a base substrate, and the memory module is mounted on the other surface of the base substrate. The present invention provides a card-type recording medium in which an IC chip for controlling the operation of the memory chip is mounted and the whole is housed in a package.

【0007】本発明の第2態様によれば、上記メモリ用
基板の表裏両面にそれぞれ上記メモリチップを実装して
上記メモリモジュールを構成するようにした第1の態様
に記載のカード型記録媒体を提供する。
According to a second aspect of the present invention, there is provided the card-type recording medium according to the first aspect, wherein the memory chip is mounted on each of the front and back surfaces of the memory substrate to constitute the memory module. provide.

【0008】本発明の第3態様によれば、上記メモリモ
ジュールは、複数のメモリモジュールから構成され、各
メモリモジュールの各メモリ用基板には上記メモリチッ
プが実装されているようにした第1又は2の態様に記載
のカード型記録媒体を提供する。
According to a third aspect of the present invention, the memory module is constituted by a plurality of memory modules, and the first or the second memory chip is mounted on each memory substrate of each memory module. A card-type recording medium according to the second aspect is provided.

【0009】本発明の第4態様によれば、上記ベース基
板の上記一方の面には、上記メモリチップを実装するよ
うにした第1〜3のいずれか1つの態様に記載のカード
型記録媒体を提供する。
According to a fourth aspect of the present invention, the card type recording medium according to any one of the first to third aspects, wherein the memory chip is mounted on the one surface of the base substrate. I will provide a.

【0010】本発明の第5態様によれば、上記メモリ用
基板の電極と上記ベース基板の電極との間には、上記メ
モリ用基板の電極と上記ベース基板の電極とを上記ベー
ス基板のメモリ用基板実装面に直交する方向に電気的に
接続する導体により電気的に接続されるようにした第1
〜4のいずれか1つの態様に記載のカード型記録媒体を
提供する。
According to a fifth aspect of the present invention, an electrode of the memory substrate and an electrode of the base substrate are provided between the electrode of the memory substrate and the electrode of the base substrate. A first conductor electrically connected by a conductor electrically connected in a direction perpendicular to the mounting substrate mounting surface.
The card-type recording medium according to any one of the aspects 1 to 4, is provided.

【0011】本発明の第6態様によれば、上記各メモリ
用基板の電極間には、互いに隣接する上記メモリ用基板
の電極同士を上記メモリ用基板のメモリチップ実装面に
直交する方向に電気的に接続する導体により電気的に接
続されるようにした第3の態様に記載のカード型記録媒
体を提供する。
According to a sixth aspect of the present invention, between the electrodes of each of the memory substrates, the electrodes of the adjacent memory substrates are electrically connected in a direction perpendicular to the memory chip mounting surface of the memory substrate. A card-type recording medium according to a third aspect is provided, wherein the card-type recording medium is electrically connected by electrically connected conductors.

【0012】本発明の第7態様によれば、上記導体は、
導電性ワイヤである第5又は6の態様に記載のカード型
記録媒体を提供する。
According to a seventh aspect of the present invention, the conductor comprises:
The card-type recording medium according to the fifth or sixth aspect, which is a conductive wire, is provided.

【0013】本発明の第8態様によれば、上記メモリモ
ジュールは、第1メモリモジュールと第2メモリモジュ
ールとから構成され、上記ベース基板の上には上記第1
メモリモジュールが実装され、上記第1メモリモジュー
ルには上記第2メモリモジュールが実装されるととも
に、各メモリモジュールの各メモリ用基板には上記メモ
リチップが実装される一方、上記ベース基板の電極と上
記第1メモリモジュールの上記メモリ用基板の電極と上
記第2メモリモジュールの上記メモリ用基板の電極とを
1つの導電性ワイヤで電気的に接続するようにした第1
〜4のいずれか1つの態様に記載のカード型記録媒体を
提供する。
According to an eighth aspect of the present invention, the memory module comprises a first memory module and a second memory module, and the first memory module is provided on the base substrate.
A memory module is mounted, the second memory module is mounted on the first memory module, and the memory chip is mounted on each memory substrate of each memory module, while the electrode of the base substrate is connected to the memory chip. A first structure in which the electrode of the memory substrate of the first memory module and the electrode of the memory substrate of the second memory module are electrically connected by one conductive wire.
The card-type recording medium according to any one of the aspects 1 to 4, is provided.

【0014】本発明の第9態様によれば、上記導体は、
導電性ボールである第5又は6の態様に記載のカード型
記録媒体を提供する。
According to a ninth aspect of the present invention, the conductor comprises:
The card-type recording medium according to the fifth or sixth aspect, which is a conductive ball, is provided.

【0015】本発明の第10態様によれば、上記導体
は、絶縁性樹脂シート内に配置された導電性ピンである
第5又は6の態様に記載のカード型記録媒体を提供す
る。
According to a tenth aspect of the present invention, there is provided the card-type recording medium according to the fifth or sixth aspect, wherein the conductor is a conductive pin disposed in an insulating resin sheet.

【0016】本発明の第11態様によれば、上記導体
は、各端部の上下面の電極が互に電気的に接続されてい
る直方体の電子部品であるようにした第5又は6の態様
に記載のカード型記録媒体を提供する。
According to an eleventh aspect of the present invention, the conductor is a rectangular parallelepiped electronic component in which the electrodes on the upper and lower surfaces of each end are electrically connected to each other. And a card-type recording medium according to (1).

【0017】本発明の第12態様によれば、上記メモリ
用基板には、上記複数のメモリチップが上記メモリ用基
板の長手方向の中心に対して対称に配置されている第1
〜11のいずれか1つの態様に記載のカード型記録媒体
を提供する。
[0017] According to a twelfth aspect of the present invention, the plurality of memory chips are arranged on the memory substrate symmetrically with respect to the center in the longitudinal direction of the memory substrate.
The card-type recording medium according to any one of aspects 1 to 11, is provided.

【0018】本発明の第13態様によれば、上記メモリ
用基板の両面には少なくとも1個のメモリチップがそれ
ぞれ実装され、かつ、上記メモリ用基板の両面に実装さ
れた上記メモリチップの位置が同一位置であるようにし
た実装される第1〜12のいずれか1つの態様に記載の
カード型記録媒体を提供する。
According to a thirteenth aspect of the present invention, at least one memory chip is mounted on both sides of the memory substrate, and the positions of the memory chips mounted on both sides of the memory substrate are determined. The card-type recording medium according to any one of the first to twelfth aspects, wherein the card-type recording medium is mounted at the same position.

【0019】本発明の第14態様によれば、上記ベース
基板の上記他方の面にメモリチップを実装するようにし
た第1〜13のいずれか1つの態様に記載のカード型記
録媒体を提供する。
According to a fourteenth aspect of the present invention, there is provided the card-type recording medium according to any one of the first to thirteenth aspects, wherein a memory chip is mounted on the other surface of the base substrate. .

【0020】本発明の第15態様によれば、上記メモリ
用基板又は上記ベース基板には、RF用LSIチップと
ベースバンドLSIチップが実装されるようにした第1
〜13のいずれか1つの態様に記載のカード型記録媒体
を提供する。
According to a fifteenth aspect of the present invention, an RF LSI chip and a baseband LSI chip are mounted on the memory substrate or the base substrate.
The present invention provides a card-type recording medium according to any one of the first to thirteenth aspects.

【0021】本発明の第16態様によれば、上記メモリ
用基板はフィルム基板である第1〜15のいずれか1つ
の態様に記載のカード型記録媒体を提供する。
According to a sixteenth aspect of the present invention, there is provided the card-type recording medium according to any one of the first to fifteenth aspects, wherein the memory substrate is a film substrate.

【0022】本発明の第17態様によれば、上記メモリ
用基板及び上記ベース基板は一枚のフィルム基板である
第1〜15のいずれか1つの態様に記載のカード型記録
媒体を提供する。
According to a seventeenth aspect of the present invention, there is provided the card-type recording medium according to any one of the first to fifteenth aspects, wherein the memory substrate and the base substrate are one film substrate.

【0023】本発明の第18態様によれば、第1〜15
のいずれか1つの態様に記載のカード型記録媒体を製造
するカード型記録媒体の製造方法であって、上記ベース
基板の上記一方の面に上記メモリ用基板を重ねたのち、
上記ベース基板の電極と上記メモリ用基板の電極とを、
上記ベース基板のメモリ用基板実装面に直交する方向に
電気的に接続する導体により電気的に接続するようにし
たカード型記録媒体の製造方法を提供する。
According to an eighteenth aspect of the present invention, the first to fifteenth aspects are provided.
A card-type recording medium manufacturing method for manufacturing the card-type recording medium according to any one of the above aspects, wherein after stacking the memory substrate on the one surface of the base substrate,
The electrode of the base substrate and the electrode of the memory substrate,
A method of manufacturing a card-type recording medium is provided which is electrically connected by a conductor which is electrically connected in a direction orthogonal to a memory substrate mounting surface of the base substrate.

【0024】本発明の第19態様によれば、第3又は6
の態様に記載のカード型記録媒体を製造するカード型記
録媒体の製造方法であって、上記ベース基板の上記一方
の面に上記一枚のメモリ用基板を重ね、上記一枚のメモ
リ用基板の上に上記他の一枚のメモリ用基板を重ねたの
ち、上記ベース基板の電極と上記複数のメモリ用基板の
電極とを、上記ベース基板のメモリ用基板実装面に直交
する方向に電気的に接続する導体により電気的に接続す
るようにしたカード型記録媒体の製造方法を提供する。
According to a nineteenth aspect of the present invention, the third or sixth aspect
A card-type recording medium manufacturing method for manufacturing the card-type recording medium according to the aspect, wherein the one memory substrate is stacked on the one surface of the base substrate, and the one memory substrate is After the other one of the memory substrates is overlaid, the electrodes of the base substrate and the electrodes of the plurality of memory substrates are electrically connected in a direction orthogonal to the memory substrate mounting surface of the base substrate. Provided is a method of manufacturing a card type recording medium electrically connected by a connecting conductor.

【0025】本発明の第20態様によれば、上記導体
は、導電性ワイヤである第18又は19の態様に記載の
カード型記録媒体の製造方法を提供する。
According to a twentieth aspect of the present invention, there is provided the method for manufacturing a card-type recording medium according to the eighteenth or nineteenth aspect, wherein the conductor is a conductive wire.

【0026】本発明の第21態様によれば、上記ベース
基板の電極と上記複数のメモリ用基板の電極とを、1つ
の導電性ワイヤで電気的に接続するようにした第19の
態様に記載のカード型記録媒体の製造方法を提供する。
According to a twenty-first aspect of the present invention, in the nineteenth aspect, the electrodes of the base substrate and the electrodes of the plurality of memory substrates are electrically connected by one conductive wire. And a method for manufacturing a card-type recording medium.

【0027】本発明の第22態様によれば、上記導体
は、導電性ボールである第18又は19の態様に記載の
カード型記録媒体の製造方法を提供する。
According to a twenty-second aspect of the present invention, there is provided the method of manufacturing a card-type recording medium according to the eighteenth or nineteenth aspect, wherein the conductor is a conductive ball.

【0028】本発明の第23態様によれば、上記メモリ
モジュールは、第1メモリモジュールと第2メモリモジ
ュールとを備え、上記導体は、上記第1メモリモジュー
ルの上記メモリ用基板の電極として機能する貫通孔を貫
通する導電性ボールであり、かつ、上記導電性ボールの
上部は上記第2メモリモジュールの上記メモリ用基板の
電極に電気的に接続され、上記導電性ボールの下部は上
記ベース基板モジュールの上記ベース基板の電極に電気
的に接続される第5の態様に記載のカード型記録媒体を
提供する。
According to a twenty-third aspect of the present invention, the memory module includes a first memory module and a second memory module, and the conductor functions as an electrode of the memory substrate of the first memory module. A conductive ball that penetrates the through hole, an upper portion of the conductive ball is electrically connected to an electrode of the memory substrate of the second memory module, and a lower portion of the conductive ball is the base substrate module The card-type recording medium according to the fifth aspect, wherein the card-type recording medium is electrically connected to the electrode of the base substrate.

【0029】本発明の第24態様によれば、上記メモリ
用基板は長方形であるとともに、上記メモリチップは長
方形であり、上記長方形のメモリチップの長辺は、上記
長方形のメモリ用基板の少なくとも一方の短辺と大略平
行に配置され、かつ、上記短辺沿いに、上記ベース基板
の電極と接続する上記メモリ用基板の電極が配置される
ようにした第1〜17のいずれか1つの態様に記載のカ
ード型記録媒体を提供する。
According to a twenty-fourth aspect of the present invention, the memory substrate is rectangular, the memory chip is rectangular, and a long side of the rectangular memory chip is at least one of the rectangular memory substrate. In any one of the first to seventeenth aspects, wherein an electrode of the memory substrate connected to an electrode of the base substrate is arranged along the short side substantially in parallel with the short side of The present invention provides a card-type recording medium according to the above.

【0030】本発明の第25態様によれば、上記メモリ
チップは上記メモリ用基板の一方の面に複数個備えら
れ、上記メモリ用基板の上記一方の面上でかつ上記複数
のメモリチップ間に、上記メモリ用基板の上記短辺と大
略平行に上記ベース基板の電極と接続する電極が配置さ
れるようにした第24の態様に記載のカード型記録媒体
を提供する。
According to a twenty-fifth aspect of the present invention, a plurality of the memory chips are provided on one surface of the memory substrate, and are provided on the one surface of the memory substrate and between the plurality of memory chips. According to a twenty-fourth aspect, there is provided the card-type recording medium according to the twenty-fourth aspect, wherein an electrode connected to an electrode of the base substrate is disposed substantially parallel to the short side of the memory substrate.

【0031】本発明の第26態様によれば、上記メモリ
モジュールは、積層される複数のメモリモジュールから
構成され、上記複数のメモリモジュールのうちの一方の
メモリモジュールのメモリ用基板に配置されたメモリチ
ップの長手方向と、上記複数のメモリモジュールのうち
の他方のメモリモジュールのメモリ用基板に配置された
メモリチップの長手方向とが交差するようにした第1〜
17,24,25のいずれか1つの態様に記載のカード
型記録媒体を提供する。
According to a twenty-sixth aspect of the present invention, the memory module includes a plurality of stacked memory modules, and the memory module is arranged on a memory substrate of one of the plurality of memory modules. The first to the first, wherein the longitudinal direction of the chip and the longitudinal direction of the memory chip arranged on the memory substrate of the other one of the plurality of memory modules intersect with each other.
17. A card-type recording medium according to any one of aspects 17, 24, and 25.

【0032】本発明の第27態様によれば、上記メモリ
モジュールは、積層される複数のメモリモジュールから
構成され、上記複数のメモリモジュールのうちの上側の
メモリモジュールのメモリ用基板に配置されたメモリチ
ップの厚さが、上記複数のメモリモジュールのうちの下
側のメモリモジュールのメモリ用基板に配置されたメモ
リチップの厚さよりも大きいようにした第1〜17,2
4,25,26のいずれか1つの態様に記載のカード型
記録媒体を提供する。
According to a twenty-seventh aspect of the present invention, the memory module comprises a plurality of stacked memory modules, and the memory module is disposed on a memory substrate of an upper one of the plurality of memory modules. The first to the first, second, and third, wherein the thickness of the chip is larger than the thickness of the memory chip arranged on the memory substrate of the lower memory module of the plurality of memory modules.
A card-type recording medium according to any one of aspects 4, 25, and 26 is provided.

【0033】本発明の第28態様によれば、上記ベース
基板の上記他方の面に、メモリ用基板に複数のメモリチ
ップが実装されて構成されるメモリモジュールを実装す
るようにした第1〜17,24〜27のいずれか1つの
態様に記載のカード型記録媒体を提供する。
According to a twenty-eighth aspect of the present invention, a memory module comprising a plurality of memory chips mounted on a memory substrate is mounted on the other surface of the base substrate. , 24 to 27. A card-type recording medium according to any one of the above aspects.

【0034】本発明の第29態様によれば、上記メモリ
用基板と上記ベース基板との間に配置された絶縁性補強
樹脂の補強部をさらに備えるようにした第1〜17,2
4〜28のいずれか1つの態様に記載のカード型記録媒
体を提供する。
[0034] According to a twenty-ninth aspect of the present invention, the first to seventeenth and second aspects further include a reinforcing portion of an insulating reinforcing resin disposed between the memory substrate and the base substrate.
A card-type recording medium according to any one of aspects 4 to 28, is provided.

【0035】本発明の第30態様によれば、上記複数の
メモリモジュールの上記メモリ用基板間に配置された絶
縁性補強樹脂の補強部をさらに備えるようにした第1〜
17,24〜29のいずれか1つの態様に記載のカード
型記録媒体を提供する。
According to a thirtieth aspect of the present invention, the first to the fifth modules further include a reinforcing portion of an insulating reinforcing resin disposed between the memory substrates of the plurality of memory modules.
17. A card-type recording medium according to any one of aspects 17, 24 to 29.

【0036】本発明の第31態様によれば、上記パッケ
ージ内面と上記メモリ用基板との間に配置された絶縁性
補強樹脂の補強部をさらに備えるようにした第1〜1
7,24〜30のいずれか1つの態様に記載のカード型
記録媒体を提供する。
According to a thirty-first aspect of the present invention, the first to the first aspects further include a reinforcing portion of an insulating reinforcing resin disposed between the inner surface of the package and the memory substrate.
7. A card-type recording medium according to any one of aspects 7, 24 to 30, is provided.

【0037】本発明の第32態様によれば、上記パッケ
ージ内面と上記ベース基板との間に配置された絶縁性補
強樹脂の補強部をさらに備えるようにした第1〜17,
24〜31のいずれか1つの態様に記載のカード型記録
媒体を提供する。
According to a thirty-second aspect of the present invention, there is provided a semiconductor device according to any one of the first to seventeenth aspects, further comprising a reinforcing portion of an insulating reinforcing resin disposed between the inner surface of the package and the base substrate.
30. A card-type recording medium according to any one of the aspects 24-31.

【0038】本発明の第33態様によれば、上記絶縁性
補強樹脂の厚さは上記メモリチップの厚さ以上となるよ
うにした第29〜31のいずれか1つの態様に記載のカ
ード型記録媒体を提供する。
According to a thirty-third aspect of the present invention, there is provided a card-type recording apparatus according to any one of the twenty-ninth to thirty-first aspects, wherein the thickness of the insulating reinforcing resin is equal to or greater than the thickness of the memory chip. Provide media.

【0039】本発明の第34態様によれば、上記メモリ
用基板の両面には少なくとも1個のメモリチップがそれ
ぞれ実装され、かつ、上記メモリ用基板の両面に実装さ
れた上記メモリチップの位置が大略同一位置、かつ、で
形状が大略同一であるようにした第13の態様に記載の
カード型記録媒体を提供する。
According to a thirty-fourth aspect of the present invention, at least one memory chip is mounted on each side of the memory substrate, and the positions of the memory chips mounted on both sides of the memory substrate are determined. A card-type recording medium according to a thirteenth aspect, wherein the card-type recording medium has substantially the same shape at substantially the same position.

【0040】本発明の第35態様によれば、上記メモリ
用基板と上記ベース基板との間に両者の間隔を一定に保
持する接合部をさらに備えるようにした第1〜17,2
4〜34のいずれか1つの態様に記載のカード型記録媒
体を提供する。
According to a thirty-fifth aspect of the present invention, there is further provided a joint between the memory substrate and the base substrate for keeping a constant interval therebetween.
A card-type recording medium according to any one of aspects 4-34.

【0041】本発明の第36態様によれば、上記ベース
基板の電極と上記メモリ用基板の電極とのいずれか一方
に両電極間を接合する突起電極をさらに備えるようにし
た第1〜17,24〜35のいずれか1つの態様に記載
のカード型記録媒体を提供する。
According to a thirty-sixth aspect of the present invention, any one of the electrode of the base substrate and the electrode of the memory substrate further includes a protruding electrode for joining the two electrodes. 30. A card-type recording medium according to any one of 24 to 35.

【0042】[0042]

【発明の実施の形態】以下に、本発明にかかる実施の形
態を図面に基づいて詳細に説明する。なお、図面におい
て、理解しやすくするため、ICチップ又はメモリチッ
プと各基板との接合部分を断面にて示しているが、実際
には、接合部分は全て封止樹脂で封止することが望まし
い。
Embodiments of the present invention will be described below in detail with reference to the drawings. In the drawings, for easy understanding, the bonding portion between the IC chip or the memory chip and each substrate is shown in a cross section, but in reality, it is preferable that all the bonding portions are sealed with a sealing resin. .

【0043】まず、本発明にかかる種々の実施の形態に
かかるカード型記録媒体の一例としての小型メモリカー
ドの具体的な基本的な構成を図23〜図25に示す。
First, a specific basic configuration of a small memory card as an example of a card type recording medium according to various embodiments of the present invention is shown in FIGS.

【0044】図において、110は基板、113は基板
110の裏面(図23では上側の面、図24では下側の
面)に実装されるASIC(Application Specific Int
egrated Circuit)のコントローラLSIチップ(AS
IC用ICチップ)、114は基板110の裏面に実装
されるマイクロプロセッサ用ICチップ、115は基板
110の表面(図23では下側の面、図24では上側の
面)に実装されるCSP(Chip Size Package)である
フラッシュメモリチップ、116は基板110の電極、
118は基板110の表面に実装されるチップコンデン
サ、119は基板110の表面に実装されるチップ抵
抗、130は基板110の表面を覆う上ケース、131
は上ケース130に固着されて基板110の裏面を覆う
下ケース、131aは下ケース131の電極用開口、1
32はライトプロテクト用切換えスイッチである。
In the figure, reference numeral 110 denotes a substrate, and 113 denotes an ASIC (Application Specific Int.) Mounted on the back surface of the substrate 110 (the upper surface in FIG. 23 and the lower surface in FIG. 24).
egrated Circuit) controller LSI chip (AS
IC chip for IC), 114 is an IC chip for microprocessor mounted on the back surface of the substrate 110, and 115 is a CSP (IC surface mounted on the lower surface in FIG. 23 and the upper surface in FIG. 24). Chip size package), 116 is an electrode of the substrate 110,
118 is a chip capacitor mounted on the surface of the substrate 110, 119 is a chip resistor mounted on the surface of the substrate 110, 130 is an upper case covering the surface of the substrate 110, 131
Is a lower case fixed to the upper case 130 and covers the back surface of the substrate 110; 131a is an electrode opening of the lower case 131;
Reference numeral 32 denotes a write protection switch.

【0045】このような小型メモリカードの規格の例と
しては、図25に示すように、上ケース130に下ケー
ス131が固着された状態の製品としての小型メモリカ
ードでは、幅24mm×高さ32mm×厚さ2.1mm
となることが要求される。なお、図24では、上ケース
130の厚さは1.4mm、下ケース131の厚さは
0.7mmとなっている。また、フラッシュメモリのI
Cチップは、一例として、厚さ80μmで短辺7.8m
m×長辺16mmの長方形薄板状に構成されている。
As an example of the standard of such a small memory card, as shown in FIG. 25, a small memory card as a product in which a lower case 131 is fixed to an upper case 130 has a width of 24 mm × a height of 32 mm. X thickness 2.1mm
It is required that In FIG. 24, the thickness of the upper case 130 is 1.4 mm, and the thickness of the lower case 131 is 0.7 mm. In addition, the flash memory I
As an example, the C chip has a thickness of 80 μm and a short side of 7.8 m.
It has a rectangular thin plate shape of mx 16 mm long side.

【0046】このような規格に従った小型メモリカード
において、メモリの容量を増加させる本発明の様々な実
施形態について、以下に詳細に説明する。ただし、この
規格は、理解しやすくするための一例として述べるもの
であって、本発明はこれに限定されるものではない。
Various embodiments of the present invention for increasing the memory capacity of a small memory card conforming to such a standard will be described in detail below. However, this standard is described as an example for easy understanding, and the present invention is not limited to this.

【0047】(第1実施形態)本発明の第1の実施形態
にかかるカード型記録媒体の一例としての小型メモリカ
ードは、図1〜図3に示すように、ベース基板モジュー
ル210と、ベース基板モジュール210上に実装され
た第1メモリモジュール221と、第1メモリモジュー
ル221上に実装された第2メモリモジュール222と
を備えて、図24の上記コントローラLSIチップ11
3とマイクロプロセッサ用ICチップ114とフラッシ
ュメモリチップ115とが実装された基板110を構成
し、上ケース30と下ケース31内に、各ケース30,
31との間にはそれぞれ所定の隙間を空けて収納される
ようにしている。
(First Embodiment) As shown in FIGS. 1 to 3, a small memory card as an example of a card-type recording medium according to a first embodiment of the present invention includes a base substrate module 210, a base substrate The controller LSI chip 11 shown in FIG. 24 includes a first memory module 221 mounted on the module 210 and a second memory module 222 mounted on the first memory module 221.
3, a microprocessor IC chip 114, and a flash memory chip 115 are mounted on the substrate 110, and each case 30,
31 are stored with a predetermined gap therebetween.

【0048】ベース基板モジュール210は、長方形板
状のベース基板10の下面に、マイクロプロセッサ用I
Cチップ14とASIC用ICチップ13とを所定間隔
あけて実装されて構成されている。マイクロプロセッサ
用ICチップ14の各電極と各基板の各電極、及び、A
SIC用ICチップ13の各電極と各基板の各電極と
は、バンプなどを介して直接的に接合すなわちフリップ
チップ実装されたのち、接合部分が絶縁性の封止樹脂で
封止されている。ベース基板10の上面には、その一端
部に、チップコンデンサ18及びチップ抵抗19をベー
ス基板10の長手方向沿いの長辺とは直交する短辺沿い
に実装している。ベース基板10の長手方向沿いの長辺
の近傍には、ベース基板10の回路パターンと電気的に
接続され、かつ、他のメモリ用基板21,22と接続す
るための電極として機能するように、貫通孔10aが多
数形成されており、各貫通孔10a内にはクリーム半田
12が配置されている。長手方向の両端の貫通孔10a
は小型メモリカードの製造の際に位置決め孔10zとし
て使用されることもある。なお、16は小型メモリカー
ドのカード電極、18はチップコンデンサ、19はチッ
プ抵抗である。
The base substrate module 210 includes a microprocessor I
The C chip 14 and the ASIC IC chip 13 are mounted at predetermined intervals. Each electrode of the microprocessor IC chip 14 and each electrode of each substrate, and A
Each electrode of the SIC IC chip 13 and each electrode of each substrate are directly bonded via a bump or the like, that is, flip-chip mounted, and then the bonding portion is sealed with an insulating sealing resin. A chip capacitor 18 and a chip resistor 19 are mounted on one end of the upper surface of the base substrate 10 along a short side orthogonal to a long side along the longitudinal direction of the base substrate 10. In the vicinity of the long side along the longitudinal direction of the base substrate 10, it is electrically connected to the circuit pattern of the base substrate 10 and functions as an electrode for connecting to other memory substrates 21 and 22. A large number of through holes 10a are formed, and a cream solder 12 is disposed in each of the through holes 10a. Through holes 10a at both ends in the longitudinal direction
May be used as the positioning hole 10z when manufacturing a small memory card. In addition, 16 is a card electrode of a small memory card, 18 is a chip capacitor, and 19 is a chip resistor.

【0049】第1メモリモジュール221は、ベース基
板10よりも小さい長方形の第1メモリ用基板21の表
裏両面(上下両面)に、合計4個のフラッシュEEPR
OMなどの不揮発性メモリチップなどのメモリチップ1
5を実装して構成されている。各メモリチップ15の各
電極と第1メモリ用基板21の各電極とはバンプなどを
介して直接的に接合すなわちフリップチップ実装された
のち、接合部分が絶縁性の封止樹脂で封止されている。
第1メモリ用基板21の長手方向沿いの長辺の近傍に
は、第1メモリ用基板21の回路パターンと電気的に接
続され、かつ、ベース基板10及び第2メモリ用基板2
2と接続するための電極として機能するように、貫通孔
21aが多数形成されており、各貫通孔21a内にはク
リーム半田12が配置されている。長手方向の両端の貫
通孔21aは小型メモリカードの製造の際に位置決め孔
21zとして使用されることもある。
The first memory module 221 has a total of four flash EEPROMs on both front and back surfaces (upper and lower surfaces) of the rectangular first memory substrate 21 smaller than the base substrate 10.
Memory chip 1 such as non-volatile memory chip such as OM
5 is implemented. Each electrode of each memory chip 15 and each electrode of the first memory substrate 21 are directly bonded via a bump or the like, that is, flip-chip mounted, and then the bonding portion is sealed with an insulating sealing resin. I have.
Near the long side along the longitudinal direction of the first memory substrate 21, the base substrate 10 and the second memory substrate 2 are electrically connected to the circuit pattern of the first memory substrate 21.
A large number of through-holes 21a are formed so as to function as electrodes for connection to the second 2, and the cream solder 12 is arranged in each of the through-holes 21a. The through holes 21a at both ends in the longitudinal direction may be used as positioning holes 21z when manufacturing a small memory card.

【0050】第2メモリモジュール222は、第1メモ
リモジュール221と同一構造であって、ベース基板1
0よりも小さい長方形の第2メモリ用基板22の表裏両
面(上下両面)に、合計4個のフラッシュメモリなどの
メモリチップ15を実装して構成されている。各メモリ
チップ15の各電極と第2メモリ用基板22の各電極と
はバンプなどを介して直接的に接合すなわちフリップチ
ップ実装されたのち、接合部分が絶縁性の封止樹脂で封
止されている。第2メモリ用基板22の長手方向沿いの
長辺の近傍には、第2メモリ用基板22の回路パターン
と電気的に接続され、かつ、ベース基板10及び第1メ
モリ用基板21と接続するための電極として機能するよ
うに、貫通孔22aが多数形成されており、各貫通孔2
2a内にはクリーム半田12が配置されている。長手方
向の両端の貫通孔22aは小型メモリカードの製造の際
に位置決め孔22zとして使用されることもある。
The second memory module 222 has the same structure as the first memory module 221 and
A memory chip 15 such as a total of four flash memories is mounted on both front and back surfaces (upper and lower surfaces) of a rectangular second memory substrate 22 smaller than 0. Each electrode of each memory chip 15 and each electrode of the second memory substrate 22 are directly bonded via a bump or the like, that is, flip-chip mounted, and then the bonded portion is sealed with an insulating sealing resin. I have. In the vicinity of the long side along the longitudinal direction of the second memory substrate 22, an electrical connection is made with the circuit pattern of the second memory substrate 22, and the second memory substrate 22 is connected to the base substrate 10 and the first memory substrate 21. A large number of through holes 22a are formed so as to function as electrodes of
A cream solder 12 is arranged in 2a. The through holes 22a at both ends in the longitudinal direction may be used as positioning holes 22z when manufacturing a small memory card.

【0051】ベース基板10の各貫通孔10a、第1メ
モリ用基板21の各貫通孔21a、及び、第2メモリ用
基板22の各貫通孔22aを、上記ベース基板10のメ
モリ用基板実装面に直交する方向に基板間を電気的に接
続する導体の一例としての導電性ワイヤ11がそれぞれ
貫通して、各貫通孔内のクリーム半田12に接触して、
ベース基板10の各貫通孔10a内のクリーム半田12
と、第1メモリ用基板21の各貫通孔21a内のクリー
ム半田12と、第2メモリ用基板22の各貫通孔22a
内のクリーム半田12とを導電性ワイヤ11により電気
的に接続する。具体的な例として、各貫通孔は、各基板
の回路に接続されかつ直径0.50μmで内周面が金メ
ッキされたスルーホールとし、導電性ワイヤ11として
は、直径0.20μmの銅ワイヤとする。各貫通孔につ
いては、ベース基板10の各貫通孔10aのみをベース
基板10の回路に接続されかつ直径0.50μmで内周
面が金メッキされたスルーホールとし、第1メモリ用基
板21の各貫通孔21a及び第2メモリ用基板22の各
貫通孔22aはそれぞれ各メモリ用基板基板の回路にそ
れぞれ接続されかつ直径0.50μmで内周面が金メッ
キされたスルーホールを半分カットした大略半円形状
(図1参照)とすることもできる。
The through holes 10 a of the base substrate 10, the through holes 21 a of the first memory substrate 21, and the through holes 22 a of the second memory substrate 22 are mounted on the memory substrate mounting surface of the base substrate 10. Conductive wires 11 as an example of a conductor that electrically connects the substrates in a direction orthogonal to each other penetrate, and come into contact with cream solder 12 in each through hole,
Cream solder 12 in each through hole 10a of base substrate 10
And the cream solder 12 in each through hole 21a of the first memory substrate 21 and each through hole 22a of the second memory substrate 22
The cream solder 12 inside is electrically connected by the conductive wire 11. As a specific example, each through-hole is a through-hole that is connected to a circuit of each substrate and has a diameter of 0.50 μm and an inner peripheral surface thereof is plated with gold. As the conductive wire 11, a copper wire having a diameter of 0.20 μm is used. I do. With respect to each through hole, only each through hole 10a of the base substrate 10 is a through hole that is connected to the circuit of the base substrate 10 and has a diameter of 0.50 μm and an inner peripheral surface thereof is plated with gold. The holes 21a and the through holes 22a of the second memory substrate 22 are respectively connected to the circuits of the respective memory substrate substrates, and have a diameter of 0.50 μm and a substantially semicircular shape obtained by cutting a through-hole whose inner peripheral surface is gold-plated in half. (See FIG. 1).

【0052】このように、ベース基板10と第1メモリ
用基板21と第2メモリ用基板22とを導電性ワイヤ1
1により接続することができるため、ベース基板10の
上に、それぞれ両面にメモリチップ15を実装可能な2
層のメモリ用基板21,22を狭い間隔で小スペース内
に配置することができるとともに、各基板間の電極を導
電性ワイヤ11により接続することにより、電極間での
接続強度を向上させることができる。このような構成す
ることにより、ベース基板10のいずれか一方の面にメ
モリを実装する場合と比較して、メモリの実装可能な面
積は、第1メモリ用基板21の表裏両面、第2メモリ用
基板22の表裏両面の4倍に増加し、最大で4倍までメ
モリ容量を増加させることができる。よって、例えば、
1個のメモリチップ15が32MBのとき、2個のメモ
リチップ15しか実装できないときは2×32MB=6
4MBであったのが、最大で8×32MB=256MB
とすることができる。また、1個のメモリチップ15が
64MBのときには、最大で8×64MB=512MB
とすることができる。さらに、1個のメモリチップ15
が128MBのときには、最大で8×128MB=約1
GBとすることができる。
As described above, the base substrate 10, the first memory substrate 21, and the second memory substrate 22 are connected to the conductive wires 1.
1, the memory chips 15 can be mounted on both sides of the base substrate 10 respectively.
The memory substrates 21 and 22 of the layers can be arranged in a small space at a small interval, and the connection strength between the electrodes can be improved by connecting the electrodes between the substrates with the conductive wires 11. it can. With such a configuration, as compared with the case where the memory is mounted on either one surface of the base substrate 10, the area in which the memory can be mounted is smaller on both the front and back surfaces of the first memory substrate 21 and the second memory The memory capacity can be increased four times as much as the front and back surfaces of the substrate 22 and the memory capacity can be increased up to four times. So, for example,
When one memory chip 15 is 32 MB, when only two memory chips 15 can be mounted, 2 × 32 MB = 6
Up to 8 × 32 MB = 256 MB instead of 4 MB
It can be. Further, when one memory chip 15 has 64 MB, a maximum of 8 × 64 MB = 512 MB
It can be. Furthermore, one memory chip 15
Is 128 MB at the maximum, 8 × 128 MB = about 1
GB.

【0053】また、各メモリ用基板21,22の表裏両
面に2個ずつ全く同一位置に同一サイズ及び厚みのメモ
リチップ15を実装することができるため、各メモリ用
基板21,22に熱的又は機械的応力が作用したとき、
例えば、封止樹脂の硬化収縮などにより各基板が片側に
反ることが防止できる。また、上記各メモリ用基板2
1,22には、上記複数のメモリチップ15が上記メモ
リ用基板21,22の長手方向の中心に対して対称に配
置することができて、各メモリ用基板21,22全体と
して、応力の偏った分布を防止することができる。
Further, since two memory chips 15 of the same size and thickness can be mounted at exactly the same position on each of the front and back surfaces of each of the memory substrates 21 and 22, each of the memory substrates 21 and 22 is thermally or When mechanical stress is applied,
For example, it is possible to prevent each substrate from warping to one side due to curing shrinkage of the sealing resin. In addition, each of the memory substrates 2
In each of the memory substrates 21 and 22, the plurality of memory chips 15 can be arranged symmetrically with respect to the center of the memory substrates 21 and 22 in the longitudinal direction. Distribution can be prevented.

【0054】また、メモリチップ15が実装されたメモ
リモジュール221,222をベース基板10とは別部
品として別個に構成することができ、バーンイン時にメ
モリチップ15が不良と判断された場合には、そのメモ
リモジュールのみを廃棄すればよく、ICチップ13,
14が実装されたベース基板10まで廃棄する必要がな
くなる。
Further, the memory modules 221 and 222 on which the memory chip 15 is mounted can be formed separately as a separate component from the base substrate 10, and if the memory chip 15 is determined to be defective at the time of burn-in, Only the memory module needs to be discarded, and the IC chip 13,
There is no need to discard the base substrate 10 on which the substrate 14 is mounted.

【0055】また、各メモリチップ15を各基板に対し
てアウターリード無しに直接実装すなわちフリップチッ
プ実装するため、言いかえれば、各メモリチップ15の
各電極と各基板の各電極とをバンプなどを介して直接的
に接合するため、各メモリチップ15の外側にアウター
リードを引き出して各基板に接合するスペースや手間を
省くことができて、小スペース化、工程の短縮化を図る
ことができる。
Further, since each memory chip 15 is directly mounted on each substrate without outer leads, that is, flip-chip mounting, in other words, each electrode of each memory chip 15 and each electrode of each substrate are connected to bumps or the like. Since the outer leads are directly connected through the memory chips 15, the space and time required to pull out the outer leads and join the respective substrates can be saved, and the space can be reduced and the process can be shortened.

【0056】なお、図23〜図25の小型メモリカード
の規格に対応するようにするため、一例として、図2に
示すように、ベース基板10の厚さは0.2mm、第1
メモリ用基板21の厚さは0.15mm、第2メモリ用
基板22の厚さは0.15mm、第2メモリ用基板22
の下面に実装されたメモリチップ15と第1メモリ用基
板21の上面に実装されたメモリチップ15との隙間は
0.41mm、第1メモリ用基板21の下面に実装され
たメモリチップ15とベース基板10の上面との隙間は
0.41mmである。また、第2メモリ用基板22の上
面に実装されたメモリチップ15の上面とベース基板1
0の下面との距離は1.12mm、ベース基板10の下
面とベース基板10の下面に実装されたマイクロプロセ
ッサ用ICチップ14とASIC用ICチップ13の上
面との距離は0.35mm、よって、第2メモリ用基板
22の上面に実装されたメモリチップ15の上面とベー
ス基板10の下面に実装されたマイクロプロセッサ用I
Cチップ14とASIC用ICチップ13の上面との距
離は1.47mmとなるようにしている。
In order to comply with the standard of the small memory card shown in FIGS. 23 to 25, as shown in FIG. 2, for example, as shown in FIG.
The thickness of the memory substrate 21 is 0.15 mm, the thickness of the second memory substrate 22 is 0.15 mm, and the thickness of the second memory substrate 22 is 0.15 mm.
The gap between the memory chip 15 mounted on the lower surface of the first memory substrate 21 and the memory chip 15 mounted on the upper surface of the first memory substrate 21 is 0.41 mm, and the memory chip 15 mounted on the lower surface of the first memory substrate 21 and the base The gap with the upper surface of the substrate 10 is 0.41 mm. The upper surface of the memory chip 15 mounted on the upper surface of the second memory substrate 22 and the base substrate 1
0 is 1.12 mm, and the distance between the lower surface of the base substrate 10 and the upper surfaces of the microprocessor IC chip 14 and the ASIC IC chip 13 mounted on the lower surface of the base substrate 10 is 0.35 mm. The upper surface of the memory chip 15 mounted on the upper surface of the second memory substrate 22 and the microprocessor I mounted on the lower surface of the base substrate 10
The distance between the C chip 14 and the upper surface of the ASIC IC chip 13 is set to 1.47 mm.

【0057】なお、各基板、すなわち、ベース基板1
0、第1メモリ用基板21、第2メモリ用基板22は単
層基板、多層基板いずれの形態でもよい。
Each substrate, that is, the base substrate 1
0, the first memory substrate 21 and the second memory substrate 22 may be in any form of a single layer substrate or a multilayer substrate.

【0058】以下に、上記小型メモリカードの製造方法
について説明する。
Hereinafter, a method for manufacturing the small memory card will be described.

【0059】図4(A)に示すように、ベース基板10
の下面側には、マイコン用ICチップであるマイクロプ
ロセッサ用ICチップ14とコントローラ用ICチップ
であるASIC用ICチップ13の2つのICチップが
ベアチップ実装されて、ベース基板モジュール210を
1個形成する。なお、このとき、具体的には図示しない
が、ベース基板10の下面には小型メモリカードのカー
ド電極16を形成しておくとともに、ベース基板10の
上面にはチップコンデンサ18、チップ抵抗19も実装
しておく。
As shown in FIG. 4A, the base substrate 10
On the lower surface side of the IC chip, two IC chips, a microprocessor IC chip 14 as a microcomputer IC chip and an ASIC IC chip 13 as a controller IC chip, are bare-chip mounted to form one base substrate module 210. . At this time, although not specifically shown, a card electrode 16 of a small memory card is formed on the lower surface of the base substrate 10, and a chip capacitor 18 and a chip resistor 19 are also mounted on the upper surface of the base substrate 10. Keep it.

【0060】また、図4(B),図4(C)に示すよう
に、2枚のメモリ用基板21,22の上下両面のそれぞ
れにフラッシュメモリなどのメモリチップ15を2個ず
つフリップチップ実装して、第1及び第2メモリモジュ
ール221,222を2個形成する。
As shown in FIGS. 4B and 4C, two memory chips 15 such as flash memories are flip-chip mounted on the upper and lower surfaces of two memory substrates 21 and 22, respectively. Then, two first and second memory modules 221 and 222 are formed.

【0061】これらの図4(A),図4(B),図4
(C)に示すそれぞれの工程は、同時に行っても良い
し、任意の順に行うようにしてもよい。また、多数の小
型メモリカードを製造する場合には、図4(A),図4
(B),図4(C)に示す工程をそれぞれ多数回行っ
て、予め多数の第1及び第2メモリモジュール221,
222及びベース基板モジュール210を製造しておい
てもよい。
FIGS. 4A, 4B, and 4
Each of the steps shown in (C) may be performed simultaneously, or may be performed in an arbitrary order. In the case where a large number of small memory cards are manufactured, FIGS.
(B) and the process shown in FIG. 4 (C) are performed a number of times, respectively, so that a large number of the first and second memory modules 221 and
222 and the base substrate module 210 may be manufactured in advance.

【0062】次に、図5(A)に示すように、ベース基
板10の各貫通孔10a内にクリーム半田12をディス
ペンサ51により供給する。同様に、図5(B)及び
(C)にそれぞれ示すように、第1及び第2メモリ基板
21,22の各貫通孔21a,22a内にもクリーム半
田12をディスペンサ51によりそれぞれ供給する。な
お、各基板10,21,22において、長手方向両端の
同一箇所にある貫通孔を位置決め孔10z,21z,2
2zとして使用するため、基板接続用の電極としての機
能を果たさないようにしており、クリーム半田12は挿
入しないようにする。また、上記位置決め孔10z,2
1z,22zの代わりに、各基板に位置決め用マークを
設けたり、又は、各基板の回路パターンの一部を位置決
め用マークとして使用することにより、基板同士の位置
決めに利用するようにしてもよい。
Next, as shown in FIG. 5A, the cream solder 12 is supplied into each through hole 10a of the base substrate 10 by the dispenser 51. Similarly, as shown in FIGS. 5B and 5C, the cream solder 12 is supplied into the through holes 21a and 22a of the first and second memory substrates 21 and 22 by the dispenser 51, respectively. In each of the substrates 10, 21 and 22, the through-holes at the same positions at both ends in the longitudinal direction are aligned with the positioning holes 10z, 21z and 2.
Since it is used as 2z, it does not function as an electrode for connecting the substrate, and the cream solder 12 is not inserted. In addition, the positioning holes 10z, 2
Instead of 1z and 22z, a positioning mark may be provided on each substrate, or a part of a circuit pattern of each substrate may be used as a positioning mark to be used for positioning between the substrates.

【0063】次いで、図5(D)に示すように、第1メ
モリモジュール221と第2メモリモジュール222と
を仮固定する。すなわち、第1メモリ用基板21の上に
第2メモリ用基板22を載置して、各端部の位置決め孔
21z,22z同士が互いに同一に位置するように位置
決め調整したのち、絶縁性の仮固定用接着剤52によ
り、第1メモリ用基板21の上面に実装した2個のメモ
リチップ15,15の上面と、第2メモリ用基板22の
下面に実装した2個のメモリチップ15,15の下面と
を接着して、第1メモリモジュール221と第2メモリ
モジュール222とを仮固定する。このとき、第1メモ
リ用基板21と第2メモリ用基板22とは大略平行にな
るようにする。これは、小型メモリカード全体の寸法を
規格内の寸法にするためである。
Next, as shown in FIG. 5D, the first memory module 221 and the second memory module 222 are temporarily fixed. That is, the second memory substrate 22 is placed on the first memory substrate 21 and the positioning is adjusted so that the positioning holes 21z and 22z at the respective ends are located at the same position. By the fixing adhesive 52, the upper surface of the two memory chips 15 and 15 mounted on the upper surface of the first memory substrate 21 and the two memory chips 15 and 15 mounted on the lower surface of the second memory substrate 22 are formed. By bonding the lower surface, the first memory module 221 and the second memory module 222 are temporarily fixed. At this time, the first memory substrate 21 and the second memory substrate 22 are substantially parallel to each other. This is to make the overall size of the small memory card within the standard.

【0064】次いで、図6(A)に示すように、仮固定
された第1メモリモジュール221と第2メモリモジュ
ール222をベース基板モジュール210に仮固定す
る。すなわち、第1メモリモジュール221の下面に実
装された2個のメモリチップ15とベース基板モジュー
ル210の上面とを絶縁性の仮固定用接着剤52により
接着して、ベース基板モジュール210の上に、仮固定
された第1メモリモジュール221と第2メモリモジュ
ール222を仮固定する。このとき、第1メモリ用基板
21と第2メモリ用基板22とベース基板10とは互い
に大略平行になるようにする。これは、小型メモリカー
ド全体の寸法を規格内の寸法にするためである。
Next, as shown in FIG. 6A, the temporarily fixed first memory module 221 and second memory module 222 are temporarily fixed to the base substrate module 210. That is, the two memory chips 15 mounted on the lower surface of the first memory module 221 and the upper surface of the base substrate module 210 are bonded to each other with the insulating temporary fixing adhesive 52, and The temporarily fixed first memory module 221 and second memory module 222 are temporarily fixed. At this time, the first memory substrate 21, the second memory substrate 22, and the base substrate 10 are substantially parallel to each other. This is to make the overall size of the small memory card within the standard.

【0065】次いで、図6(B)に示すように、モジュ
ール間の電極同士を導電性ワイヤ11で個別に接続す
る。すなわち、ベース基板モジュール210の各位置決
め孔10zと第1メモリモジュール221の各位置決め
孔21zと第2メモリモジュール222の各位置決め孔
22zとを一致させるように位置決めした状態で、ベー
ス基板モジュール210の各貫通孔10a内のクリーム
半田12の電極と第1メモリモジュール221の各貫通
孔21a内のクリーム半田12の電極と第2メモリモジ
ュール222の各貫通孔22a内のクリーム半田12の
電極とを、導電性ワイヤ11で個別に接続する。
Next, as shown in FIG. 6B, the electrodes between the modules are individually connected by conductive wires 11. That is, each positioning hole 10z of the base substrate module 210, each positioning hole 21z of the first memory module 221, and each positioning hole 22z of the second memory module 222 are positioned so as to match each other, and The electrodes of the cream solder 12 in the through holes 10a, the electrodes of the cream solder 12 in the through holes 21a of the first memory module 221 and the electrodes of the cream solder 12 in the through holes 22a of the second memory module 222 are electrically connected. Are individually connected by the sex wires 11.

【0066】その後、リフロー炉内に入れることによ
り、又は、ホットエアなどの熱風を吹き付けることによ
り、各クリーム半田12を溶融して各クリーム半田12
と導電性ワイヤ11とを完全に固着させることにより、
確実に電気的に接続する。
Thereafter, each cream solder 12 is melted by being put into a reflow furnace or by blowing hot air such as hot air, so that each cream solder 12 is melted.
And the conductive wire 11 are completely fixed,
Make a secure electrical connection.

【0067】次いで、ベース基板モジュール210のベ
ース基板10と第1メモリモジュール221の第1メモ
リ用基板21との間、第1メモリモジュール221の第
1メモリ用基板21と第2メモリモジュール222の第
2メモリ用基板22との間、第2メモリ用基板22の上
面の2個のメモリチップ15間を、それぞれ、絶縁性の
封止樹脂200で封止する。
Next, between the base substrate 10 of the base substrate module 210 and the first memory substrate 21 of the first memory module 221, the first memory substrate 221 of the first memory module 221 and the second memory module 222 The space between the second memory substrate 22 and the space between the two memory chips 15 on the upper surface of the second memory substrate 22 are respectively sealed with an insulating sealing resin 200.

【0068】次いで、これを上下ケース30,31内に
収納して上記小型メモリカードを得る。
Next, this is accommodated in the upper and lower cases 30, 31 to obtain the small memory card.

【0069】上記小型メモリカードの製造方法によれ
ば、図1の小型メモリカードにおいてをベース基板モジ
ュール210に実装する前に、予め第1メモリモジュー
ル221と第2メモリモジュール222とを実装してバ
ーンイン試験などによりメモリモジュール全体としての
機能を検査することができ、不良の場合には、メモリモ
ジュールのみを廃棄すればよく、メモリモジュールに比
較して高価なベース基板モジュール210を廃棄する必
要がなくなり、コストダウンを図ることができる。
According to the method of manufacturing the small memory card, before mounting the small memory card of FIG. 1 on the base substrate module 210, the first memory module 221 and the second memory module 222 are mounted in advance and burn-in is performed. The function of the entire memory module can be inspected by a test or the like. In the case of a failure, only the memory module needs to be discarded, and it is not necessary to discard the expensive base board module 210 compared to the memory module. Cost can be reduced.

【0070】なお、上記第1実施形態においては、図6
(B)に示すように上記ベース基板モジュール210の
各貫通孔10a内のクリーム半田12の電極と第1メモ
リモジュール221の各貫通孔21a内のクリーム半田
12の電極と第2メモリモジュール222の各貫通孔2
2a内のクリーム半田12の電極とを、多数の導電性ワ
イヤ11で個別に接続する代わりに、図6(C)に示す
ように、モジュール間の電極同士を、導体の別の例とし
ての連続した1本又は数本の導電性ワイヤ53で接続す
るようにしてもよい。
In the first embodiment, FIG.
As shown in (B), the electrode of the cream solder 12 in each through hole 10a of the base substrate module 210, the electrode of the cream solder 12 in each through hole 21a of the first memory module 221 and each of the second memory module 222 Through hole 2
Instead of individually connecting the electrodes of the cream solder 12 in 2a with a large number of conductive wires 11, as shown in FIG. 6 (C), the electrodes between the modules are connected in series as another example of a conductor. The connection may be made by one or several conductive wires 53.

【0071】すなわち、ベース基板モジュール210と
第1メモリモジュール221と第2メモリモジュール2
22とが上下に重なるように位置する3個のクリーム半
田12の電極、すなわち、導電性ワイヤ53を、第2メ
モリモジュール222の各貫通孔22a内のクリーム半
田12の電極と、第1メモリモジュール221の各貫通
孔21a内のクリーム半田12の電極と、ベース基板モ
ジュール210の各貫通孔10a内のクリーム半田12
の電極とを貫通させる。次いで、U字状に折り曲げたの
ち、導電性ワイヤ53を、隣接するベース基板モジュー
ル210の各貫通孔10a内のクリーム半田12の電極
と、第1メモリモジュール221の各貫通孔21a内の
クリーム半田12の電極と、第2メモリモジュール22
2の各貫通孔22a内のクリーム半田12の電極とを貫
通させる。次いで、再び、U字状に折り曲げたのち、例
えば、隣接する第2メモリモジュール222の各貫通孔
22a内のクリーム半田12の電極と、第1メモリモジ
ュール221の各貫通孔21a内のクリーム半田12の
電極と、ベース基板モジュール210の各貫通孔10a
内のクリーム半田12の電極とを貫通させる。このよう
にして、接続すべき全てのクリーム半田12の電極を接
続する。
That is, the base substrate module 210, the first memory module 221 and the second memory module 2
The two electrodes of the cream solder 12, which are positioned such that the electrodes 22 and 22 overlap each other, that is, the conductive wires 53 are connected to the electrodes of the cream solder 12 in the through holes 22 a of the second memory module 222 and the first memory module. 221 and the cream solder 12 in each through hole 10a of the base board module 210.
Through the electrodes. Next, after being bent in a U-shape, the conductive wire 53 is connected to the electrode of the cream solder 12 in each through hole 10a of the adjacent base substrate module 210 and the cream solder in each through hole 21a of the first memory module 221. 12 electrodes and the second memory module 22
2 through the electrode of the cream solder 12 in each through hole 22a. Next, after bending again into a U-shape, for example, the electrode of the cream solder 12 in each through hole 22a of the adjacent second memory module 222 and the cream solder 12 in each through hole 21a of the first memory module 221 are connected. And each through hole 10a of the base substrate module 210
The electrode of the cream solder 12 in the inside is penetrated. Thus, the electrodes of all the cream solders 12 to be connected are connected.

【0072】次いで、リフロー炉内に上記モジュールを
搬入してリフロー工程を行うことにより、または、ホッ
トエアなどの熱風を吹き付けることにより、各クリーム
半田12を溶融して各クリーム半田12と導電性ワイヤ
53とを導通状態のまま完全に固着させることにより、
確実に電気的に接続する。
Then, the cream solder 12 is melted by carrying the module into a reflow furnace and performing a reflow process, or by blowing hot air such as hot air to melt each cream solder 12 and the conductive wire 53. And by completely fixing with the conductive state,
Make a secure electrical connection.

【0073】次いで、上記導電性ワイヤ53の上記U字
状に折り曲げた部分を切断して除去することにより、ベ
ース基板10と第1及び第2メモリ用基板21,22の
上下に重なるように位置する3個のクリーム半田12の
電極を互に個別的に導通させ、かつ、3個の接続部毎に
独立的に導通させる導通用柱部材として機能させること
ができる。
Next, the portion of the conductive wire 53 bent in the U-shape is cut and removed, so that the base substrate 10 and the first and second memory substrates 21 and 22 are vertically overlapped. The electrodes of the three pieces of cream solder 12 can be electrically connected to each other, and can function as a conductive pillar member that allows independent conduction for each of the three connection portions.

【0074】このような構成によれば、多数の導電性ワ
イヤ11を予め用意する必要がなく、用意すべき部品点
数を削減することができるとともに、多数の導電性ワイ
ヤ11を一本ずつ接続するよりも連続した導電性ワイヤ
53を半田12に貫通させる方が接続しやすく、作業の
軽減を図ることができる。
According to such a configuration, it is not necessary to prepare a large number of conductive wires 11 in advance, and it is possible to reduce the number of parts to be prepared and to connect a large number of conductive wires 11 one by one. It is easier to connect the continuous conductive wire 53 through the solder 12 than through the solder 12, and the work can be reduced.

【0075】上記第1実施形態において、ベース基板1
0と第1メモリ用基板21と第2メモリ用基板22とを
同時に位置決めして仮固定するようにしてもよい。ま
た、仮固定は、接着剤の代わりに両面粘着テープを使用
することもできる。さらには、接着剤を使用せずに、他
の部材又は半田の粘着力を利用して上記三枚の基板を位
置決め保持するようにしてもよい。
In the first embodiment, the base substrate 1
0, the first memory substrate 21 and the second memory substrate 22 may be simultaneously positioned and temporarily fixed. Further, for the temporary fixing, a double-sided adhesive tape can be used instead of the adhesive. Further, the three substrates may be positioned and held using the adhesive force of another member or solder without using an adhesive.

【0076】(第2実施形態)図7は、本発明の第2実
施形態にかかる小型メモリカードの完成状態での一部断
面側面図である。図7では、導電性ワイヤ53の代わり
に、銅などの導電性ボール71を使用するものである。
すなわち、ベース基板10の各貫通孔10a内のクリー
ム半田12と第1メモリ用基板21の各貫通孔10a内
のクリーム半田12との間に導電性ボール71を介在さ
せて、ベース基板10と第1メモリ用基板21との間を
大略平行に保持するとともに、第1メモリ用基板21の
各貫通孔21a内のクリーム半田12と第2メモリ用基
板22の各貫通孔22a内のクリーム半田12との間に
導電性ボール71を介在させて第1メモリ用基板21と
第2メモリ用基板22との間を大略平行に保持するよう
にしている。この場合、導電性ボール71の直径よりも
各貫通孔10a,21a,22aのクリーム半田12の
外径を大きくして、導電性ボール71が各クリーム半田
12の電極上に若干入り込みつつ安定して保持されるよ
うにするのが好ましい。
(Second Embodiment) FIG. 7 is a partially sectional side view in a completed state of a small memory card according to a second embodiment of the present invention. In FIG. 7, a conductive ball 71 of copper or the like is used instead of the conductive wire 53.
That is, the conductive ball 71 is interposed between the cream solder 12 in each through hole 10a of the base substrate 10 and the cream solder 12 in each through hole 10a of the first memory substrate 21, and the base substrate 10 and the The first solder substrate 21 is held substantially in parallel with the cream solder 12 in each through hole 21a of the first memory substrate 21 and the cream solder 12 in each through hole 22a of the second memory substrate 22. The first memory substrate 21 and the second memory substrate 22 are held substantially in parallel with conductive balls 71 interposed therebetween. In this case, the outer diameter of the cream solder 12 in each of the through holes 10 a, 21 a, and 22 a is made larger than the diameter of the conductive ball 71, and the conductive ball 71 stably enters the electrode of each cream solder 12 while being slightly inserted. Preferably, it is retained.

【0077】導電性ボール71の一例としては、直径
0.3μmの銅ボールを使用することができる。導電性
ボール71の材料としては、銅以外に、スズ−亜鉛系、
スズ−銀系、スズ−銅系も使用することができる。
As an example of the conductive ball 71, a copper ball having a diameter of 0.3 μm can be used. As a material of the conductive ball 71, in addition to copper, a tin-zinc-based material,
Tin-silver and tin-copper can also be used.

【0078】第2実施形態によれば、第1実施形態と同
様な作用効果を奏することができる上に、ベース基板1
0と第1メモリ用基板21、及び、第1メモリ用基板2
1と第2メモリ用基板22との間に導電性ボール71を
介在させることにより、各基板の間隔を容易に均等にす
ることができて、各基板を大略平行に配置することがで
きる。また、導電性ボール71を銅などの半田よりも融
点が高い材料より構成すれば、後工程でリフローやエア
ブローにより半田を溶融するときでも導電性ボール71
が溶融せず、基板間隔を導電性ボール71により確実に
確保することができ、高い精度で基板間の平行度を保持
することができる。よって、また、基板間が導電性ボー
ル71で支持されるため、機械的な応力が作用しても導
電性ボール71は容易に変形しない。従って、熱的な応
力及び機械的な応力に抗して、基板間の平行度を確実に
保持することができるとともに、隣接する導電性ボール
71との接触も防止することができてショートを防止で
きる。さらに、導電性ボール71の直径を小さくするこ
とにより、より狭いピッチでの配置が可能となり、配線
の自由度が増し、各メモリチップ15への個別配線が可
能となり、メモリチップ15とICチップ13,14間
での処理速度の向上を図ることができる。
According to the second embodiment, the same operation and effect as those of the first embodiment can be obtained, and the base substrate 1
0, first memory substrate 21, and first memory substrate 2
By interposing the conductive balls 71 between the first and second memory substrates 22, the intervals between the substrates can be easily equalized, and the substrates can be arranged substantially in parallel. Further, if the conductive ball 71 is made of a material having a melting point higher than that of solder such as copper, the conductive ball 71 can be melted in a later step by reflow or air blow.
Is not melted, the spacing between the substrates can be reliably ensured by the conductive balls 71, and the parallelism between the substrates can be maintained with high accuracy. Therefore, since the substrates are supported by the conductive balls 71, the conductive balls 71 are not easily deformed by a mechanical stress. Therefore, parallelism between the substrates can be reliably maintained against thermal stress and mechanical stress, and contact with the adjacent conductive balls 71 can be prevented, thereby preventing short circuit. it can. Further, by reducing the diameter of the conductive balls 71, it is possible to arrange the conductive balls 71 at a narrower pitch, to increase the degree of freedom of wiring, to enable individual wiring to each memory chip 15, and to make the memory chip 15 and the IC chip 13 , 14 can be improved in processing speed.

【0079】以下に、図7の上記小型メモリカードの製
造方法について説明する。
Hereinafter, a method of manufacturing the small memory card of FIG. 7 will be described.

【0080】まず、図1などの上記小型メモリカードの
製造方法と同様に、図4(A),図4(B),図4
(C)に示すように、第1及び第2メモリモジュール2
21,222及びベース基板モジュール210を製造す
る。なお、このとき、具体的には図示しないが、ベース
基板10の下面には小型メモリカードのカード電極16
を形成しておくとともに、ベース基板10の上面にはチ
ップコンデンサ18、チップ抵抗19も実装しておく。
First, as in the method of manufacturing the small memory card shown in FIG. 1 and the like, FIGS. 4A, 4B and 4
As shown in (C), the first and second memory modules 2
21 and 222 and the base substrate module 210 are manufactured. At this time, although not specifically shown, the card electrode 16 of the small memory card is provided on the lower surface of the base substrate 10.
Are formed, and a chip capacitor 18 and a chip resistor 19 are also mounted on the upper surface of the base substrate 10.

【0081】次いで、図8(A)に示すように、ベース
基板モジュール210にクリーム半田を印刷供給する。
すなわち、ベース基板10の各貫通孔10aに対応する
貫通孔すなわちクリーム半田挿入孔54aを有するステ
ンシル54を、ベース基板モジュール210のベース基
板10上に重ねて、ステンシル54上をクリーム半田1
2を移動させながらスキージ55を移動させて、ステン
シル54の各クリーム半田挿入孔54aからベース基板
10の各貫通孔10a内にクリーム半田12を押し込む
ように挿入する。このとき、ベース基板10 の各貫通
孔10aにおいて、クリーム半田12がベース基板10
からベース基板10の厚み方向に若干はみ出るようにす
る。これは、後の工程で、導電性ボール71を各クリー
ム半田12上にクリーム半田12自体の粘着力により安
定して保持できるようにするためである。
Next, as shown in FIG. 8A, cream solder is supplied to the base substrate module 210 by printing.
That is, a stencil 54 having a through hole corresponding to each through hole 10a of the base substrate 10, that is, a cream solder insertion hole 54a is overlaid on the base substrate 10 of the base substrate module 210, and the cream solder 1 is placed on the stencil 54.
By moving the squeegee 55 while moving 2, the cream solder 12 is inserted from each cream solder insertion hole 54a of the stencil 54 into each through hole 10a of the base substrate 10 so as to be pushed. At this time, in each through hole 10a of the base substrate 10, the cream solder 12 is
From the base substrate 10 in the thickness direction of the base substrate 10. This is because the conductive balls 71 can be stably held on each cream solder 12 by the adhesive force of the cream solder 12 itself in a later step.

【0082】次いで、図8(B)に示すように、ベース
基板モジュール210の各クリーム半田12の電極上に
導電性ボール71を1個ずつ供給する。すなわち、ベー
ス基板10の各貫通孔10aのクリーム半田12に対応
する貫通孔すなわち導電性ボール挿入孔56aを有する
導電性ボール挿入用板56を、ベース基板モジュール2
10のベース基板10上に、好ましくはクリーム半田1
2に接触しないように、重ねて、導電性ボール挿入用板
56上を多数の導電性ボール71を移動させながらスキ
ージ57を移動させて、導電性ボール挿入用板56の各
導電性ボール挿入孔56aからベース基板10の各貫通
孔10a内のクリーム半田12上に導電性ボール71を
1個ずつ載せる。各導電性ボール71は、クリーム半田
12に載せられるとき、スキージ57からの圧力により
クリーム半田12内に若干入り込んだ状態となり、クリ
ーム半田12自体の粘着力により位置保持される。各ク
リーム半田12上に導電性ボール71を1個ずつ確実に
載せるため、導電性ボール挿入用板56の厚みは導電性
ボール71の直径と同等か上記直径より若干小さくし
て、1つの導電性ボール挿入孔56a内に複数個の導電
性ボール71が入り込まず、1個の導電性ボール71し
か入らないようにする。一例として、導電性ボール挿入
用板56の厚さは0.2μmとして、直径0.3μmの
銅ボールが各導電性ボール挿入孔56aに対して1個の
み入るようにする。
Next, as shown in FIG. 8B, conductive balls 71 are supplied one by one onto the electrodes of each cream solder 12 of the base substrate module 210. That is, a conductive ball insertion plate 56 having a through hole corresponding to the cream solder 12 in each through hole 10a of the base substrate 10, that is, a conductive ball insertion hole 56a is attached to the base substrate module 2
10 base substrate 10, preferably cream solder 1
The squeegee 57 is moved while moving a large number of conductive balls 71 on the conductive ball insertion plate 56 so as not to touch the conductive ball insertion plate 2, and the conductive ball insertion holes of the conductive ball insertion plate 56 are moved. The conductive balls 71 are placed one by one on the cream solder 12 in each through hole 10a of the base substrate 10 from 56a. When the conductive balls 71 are placed on the cream solder 12, the conductive balls 71 slightly enter the cream solder 12 due to the pressure from the squeegee 57, and are held in position by the adhesive force of the cream solder 12 itself. In order to surely place one conductive ball 71 on each cream solder 12, the thickness of the conductive ball insertion plate 56 is equal to or slightly smaller than the diameter of the conductive ball 71, and one conductive ball 71 is formed. A plurality of conductive balls 71 do not enter the ball insertion hole 56a, and only one conductive ball 71 enters. As an example, the thickness of the conductive ball insertion plate 56 is set to 0.2 μm, and only one copper ball having a diameter of 0.3 μm is inserted into each conductive ball insertion hole 56a.

【0083】次いで、図8(C)に示すように、ベース
基板モジュール210上に載置すべき第1メモリモジュ
ール221の第1メモリ用基板21の各貫通孔21a内
にクリーム半田12をディスペンサ51などにより塗布
供給する。この工程は、図8(B)の工程と同時又は図
8(B)の工程より先に行うようにしてもよい。
Next, as shown in FIG. 8C, the cream solder 12 is dispensed into each through hole 21a of the first memory substrate 21 of the first memory module 221 to be mounted on the base substrate module 210. It is applied and supplied by the above method. This step may be performed simultaneously with the step of FIG. 8B or before the step of FIG. 8B.

【0084】次いで、図9(A)に示すように、ベース
基板モジュール210の各クリーム半田12の電極上の
導電性ボール71を介して、ベース基板モジュール21
0上に第1メモリモジュール221を実装する。すなわ
ち、ベース基板10の両端の位置決め孔10zと第1メ
モリ用基板21の両端の位置決め孔21zとを一致させ
た状態で、ベース基板10の各クリーム半田12上の導
電性ボール71の上に、第1メモリ用基板21の各貫通
孔21a内のクリーム半田12が載置されるように、ベ
ース基板10の上に第1メモリ用基板21を重ね合わせ
ある程度の圧力を作用させて、第1メモリ用基板21の
各貫通孔21a内のクリーム半田12内に各導電性ボー
ル71の上部の一部が入り込むようにする。これによ
り、ベース基板10と第1メモリ用基板21とが大略平
行に位置決め保持される。なお、ベース基板10の上に
第1メモリ用基板21を重ね合わせてある程度の圧力を
作用させるとき、ベース基板10の上面と第1メモリ用
基板21の下面の2個のメモリチップ15の下面とを仮
固定用絶縁性接着剤52により接着させるようにしても
よい。このように、第1メモリ用基板21とベース基板
10とを互いに大略平行になるようにするのは、小型メ
モリカード全体の寸法を規格内の寸法にするためであ
る。
Next, as shown in FIG. 9A, the base board module 21 is connected to the conductive balls 71 on the electrodes of the cream solders 12 of the base board module 210.
On the first memory module 221, the first memory module 221 is mounted. That is, in a state where the positioning holes 10z at both ends of the base substrate 10 and the positioning holes 21z at both ends of the first memory substrate 21 are aligned, the conductive balls 71 on each cream solder 12 of the base substrate 10 are The first memory substrate 21 is overlaid on the base substrate 10 so that the cream solder 12 in each of the through holes 21a of the first memory substrate 21 is placed thereon, and a certain pressure is applied to the first memory substrate 21 to cause the first memory The upper part of each conductive ball 71 enters into the cream solder 12 in each through-hole 21a of the circuit board 21. Thus, the base substrate 10 and the first memory substrate 21 are positioned and held substantially in parallel. When the first memory substrate 21 is overlaid on the base substrate 10 and a certain pressure is applied, the upper surface of the base substrate 10 and the lower surface of the two memory chips 15 on the lower surface of the first memory substrate 21 May be bonded by a temporary fixing insulating adhesive 52. The reason why the first memory substrate 21 and the base substrate 10 are substantially parallel to each other is to make the overall size of the small memory card within the standard.

【0085】次いで、図9(B)に示すように、第1メ
モリモジュール221上に載置すべき第2メモリモジュ
ール222の第2メモリ用基板22の各貫通孔22a内
にクリーム半田12をディスペンサ51などにより塗布
供給する。この工程は、次の図10(A)の工程と同時
又は図10(A)の工程より後に行うようにしてもよ
い。
Next, as shown in FIG. 9B, the cream solder 12 is dispensed into each through hole 22a of the second memory substrate 22 of the second memory module 222 to be mounted on the first memory module 221. 51 and the like. This step may be performed simultaneously with the next step in FIG. 10A or after the step in FIG.

【0086】次いで、図10(A)に示すように、ベー
ス基板モジュール210上の第1メモリモジュール22
1の第1メモリ用基板21の各クリーム半田12の電極
上に導電性ボール71を1個ずつ供給する。すなわち、
図8(B)と同様に、第1メモリ用基板21の各貫通孔
21aのクリーム半田12に対応する貫通孔すなわち導
電性ボール挿入孔58aを有する導電性ボール挿入用板
58を、第1メモリモジュール221の第1メモリ用基
板21上に、好ましくはクリーム半田12に接触しない
ように、重ねて、導電性ボール挿入用板58上を多数の
導電性ボール71を移動させながらスキージ59を移動
させて、導電性ボール挿入用板58の各導電性ボール挿
入孔58aから第1メモリ用基板21の各貫通孔21a
内のクリーム半田12上に導電性ボール71を1個ずつ
載せる。各導電性ボール71は、クリーム半田12に載
せられるとき、スキージ59からの圧力によりクリーム
半田12内に若干入り込んだ状態となり、クリーム半田
12自体の粘着力により位置保持される。各クリーム半
田12上に導電性ボール71を1個ずつ確実に載せるた
め、導電性ボール挿入用板58の厚みは導電性ボール7
1の直径と同等か上記直径より若干小さくして、1つの
導電性ボール挿入孔58a内に複数個の導電性ボール7
1が入り込まないようにする。
Next, as shown in FIG. 10A, the first memory module 22 on the base substrate module 210 is
The conductive balls 71 are supplied one by one onto the electrodes of each cream solder 12 of one first memory substrate 21. That is,
As in FIG. 8B, a conductive ball insertion plate 58 having a through hole corresponding to the cream solder 12 in each through hole 21a of the first memory substrate 21, that is, a conductive ball insertion hole 58a, is connected to the first memory substrate 21. The squeegee 59 is moved on the first memory substrate 21 of the module 221, preferably while not contacting the cream solder 12, while moving a large number of conductive balls 71 on the conductive ball insertion plate 58. Then, each through hole 21a of the first memory substrate 21 is connected to each conductive ball insertion hole 58a of the conductive ball insertion plate 58.
The conductive balls 71 are placed one by one on the cream solder 12 inside. When the conductive balls 71 are placed on the cream solder 12, the pressure from the squeegee 59 slightly enters the cream solder 12, and the conductive balls 71 are held in position by the adhesive force of the cream solder 12 itself. In order to reliably place one conductive ball 71 on each cream solder 12, the thickness of the conductive ball insertion plate 58 is
1 or slightly smaller than the diameter of a plurality of conductive balls 7 in one conductive ball insertion hole 58a.
Keep 1 out.

【0087】次いで、図10(B)に示すように、第1
メモリモジュール221の各クリーム半田12の電極上
の導電性ボール71を介して第1メモリモジュール22
1上に第2メモリモジュール222を実装する。すなわ
ち、ベース基板10の両端の位置決め孔10zと第1メ
モリ用基板21の両端の位置決め孔21zと第2メモリ
用基板22の両端の位置決め孔22zとを一致させた状
態で、第1メモリ用基板21の各クリーム半田12上の
導電性ボール71の上に、第2メモリ用基板22の各貫
通孔22a内のクリーム半田12が載置されるように、
第1メモリ用基板21の上に第2メモリ用基板22を重
ね合わせある程度の圧力を作用させて、第2メモリ用基
板22の各貫通孔22a内のクリーム半田12内に各導
電性ボール71の上部の一部が入り込むようにする。こ
れにより、ベース基板10と第1メモリ用基板21と第
2メモリ用基板22とが大略平行に位置決め保持され
る。なお、第1メモリ用基板21の上に第2メモリ用基
板22を重ね合わせてある程度の圧力を作用させると
き、第1メモリ用基板21の上面の2個のメモリチップ
15の上面と第2メモリ用基板22の下面の2個のメモ
リチップ15の下面とを仮固定用絶縁性接着剤52によ
り接着させるようにしてもよい。このように、第1メモ
リ用基板21と第2メモリ用基板22とを互いに大略平
行になるようにするのは、小型メモリカード全体の寸法
を規格内の寸法にするためである。
Next, as shown in FIG.
The first memory module 22 via the conductive balls 71 on the electrodes of each cream solder 12 of the memory module 221
The second memory module 222 is mounted on 1. That is, the first memory substrate is placed in a state where the positioning holes 10z at both ends of the base substrate 10, the positioning holes 21z at both ends of the first memory substrate 21, and the positioning holes 22z at both ends of the second memory substrate 22 are aligned. 21 so that the cream solder 12 in each through hole 22a of the second memory substrate 22 is placed on the conductive ball 71 on each cream solder 12 of FIG.
The second memory substrate 22 is superimposed on the first memory substrate 21 and a certain pressure is applied, so that each conductive ball 71 is placed in the cream solder 12 in each through hole 22 a of the second memory substrate 22. Part of the upper part enters. Thus, the base substrate 10, the first memory substrate 21, and the second memory substrate 22 are positioned and held substantially in parallel. When the second memory substrate 22 is overlaid on the first memory substrate 21 and a certain pressure is applied, the upper surface of the two memory chips 15 on the upper surface of the first memory substrate 21 and the second memory substrate Alternatively, the lower surface of the two memory chips 15 on the lower surface of the use substrate 22 may be adhered to the temporary fixing insulating adhesive 52. The reason why the first memory substrate 21 and the second memory substrate 22 are substantially parallel to each other is to make the overall size of the small memory card within the standard.

【0088】次いで、リフロー炉内に上記モジュールを
搬入してリフロー工程を行うことにより、または、ホッ
トエアなどの熱風を吹き付けることにより、各クリーム
半田12を溶融して各クリーム半田12と各導電性ボー
ル71とを導通状態のまま固着させることにより、確実
に電気的に接続する。
Next, each of the cream solders 12 is melted by carrying the module into a reflow furnace and performing a reflow process, or by blowing hot air such as hot air to melt each cream solder 12 and each conductive ball. By firmly fixing the device 71 to a conductive state, it is surely electrically connected.

【0089】次いで、ベース基板モジュール210のベ
ース基板10と第1メモリモジュール221の第1メモ
リ用基板21との間、第1メモリモジュール221の第
1メモリ用基板21と第2メモリモジュール222の第
2メモリ用基板22との間、第2メモリ用基板22の上
面の2個のメモリチップ15間を、それぞれ、絶縁性の
封止樹脂200で封止する。
Next, between the base substrate 10 of the base substrate module 210 and the first memory substrate 21 of the first memory module 221, the first memory substrate 221 of the first memory module 221 and the second memory module 222 The space between the second memory substrate 22 and the space between the two memory chips 15 on the upper surface of the second memory substrate 22 are respectively sealed with an insulating sealing resin 200.

【0090】次いで、これを上下ケース30,31内に
収納して上記小型メモリカードを得る。
Next, this is accommodated in the upper and lower cases 30, 31 to obtain the small memory card.

【0091】なお、導電性ボール71の直径は、ベース
基板モジュール210と第1メモリモジュール221と
の間に配置される導電性ボール71と、第1メモリモジ
ュール221と第2メモリモジュール222との間に配
置される導電性ボール71とを図7のように異ならせる
ようにしてもよいが、同一としてもよい(図示せず)。
The diameter of the conductive ball 71 is determined by the distance between the conductive ball 71 disposed between the base substrate module 210 and the first memory module 221 and the distance between the first memory module 221 and the second memory module 222. 7 may be different from the conductive balls 71 arranged as shown in FIG. 7, but may be the same (not shown).

【0092】なお、上記工程において、第1メモリモジ
ュール221をベース基板モジュール210に実装する
前に第1メモリモジュール221の第1メモリ用基板2
1の各貫通孔21a内にクリーム半田12を供給するよ
うにしたが、第1メモリモジュール221をベース基板
モジュール210に実装した後に、第1メモリモジュー
ル221の第1メモリ用基板21の各貫通孔21a内に
クリーム半田12を供給するようにしてもよい。同様
に、第2メモリモジュール222を第1メモリモジュー
ル221に実装する前に第2メモリモジュール222の
第2メモリ用基板22の各貫通孔22a内にクリーム半
田12を供給するようにしたが、第2メモリモジュール
222を第1メモリモジュール221に実装した後に、
第2メモリモジュール222の第2メモリ用基板22の
各貫通孔22a内にクリーム半田12を供給するように
してもよい。
In the above process, before the first memory module 221 is mounted on the base board module 210, the first memory board 2 of the first memory module 221 is mounted.
The cream solder 12 is supplied into each through hole 21a of the first memory module 221. After the first memory module 221 is mounted on the base substrate module 210, the cream solder 12 is supplied to the first memory substrate 221 of the first memory module 221. The cream solder 12 may be supplied into the inside 21a. Similarly, before the second memory module 222 is mounted on the first memory module 221, the cream solder 12 is supplied into each through hole 22a of the second memory substrate 22 of the second memory module 222. After mounting the second memory module 222 on the first memory module 221,
The cream solder 12 may be supplied into each through hole 22a of the second memory substrate 22 of the second memory module 222.

【0093】上記製造方法によれば、基板間の間隔を導
電性ボール71により一定に保持しやすく、基板相互の
平行度も確保しやすい。
According to the above manufacturing method, the spacing between the substrates can be easily kept constant by the conductive balls 71, and the parallelism between the substrates can be easily ensured.

【0094】上記第2実施形態において、導電性ボール
71は上記したように印刷により供給するものに限ら
ず、導電性ボール71を1個ずつ又は複数個同時に吸着
して供給するようにしてもよい。
In the second embodiment, the conductive balls 71 are not limited to those supplied by printing as described above, and may be supplied by sucking the conductive balls 71 one by one or simultaneously. .

【0095】なお、本発明は上記実施形態に限定される
ものではなく、その他種々の態様で実施できる。以下の
種々の実施形態について説明する。
The present invention is not limited to the above embodiment, but can be implemented in other various modes. The following various embodiments will be described.

【0096】(第3実施形態)図11は、本発明の第3
実施形態にかかる小型メモリカードの一部断面側面図で
ある。第1及び第2実施形態では、ベース基板モジュー
ル210上に第1メモリモジュール221と第2メモリ
モジュール222とを重ねて配置しているが、第2メモ
リモジュール222を省略して、図11に示すように、
ベース基板モジュール210上に導電性ワイヤ11を介
して第1メモリモジュール221のみを配置するように
してもよい。第1メモリモジュール221の第1メモリ
用基板21には、その上下両面に2個ずつメモリチップ
15を実装するとともに、第1メモリ用基板21の下面
の2個のメモリチップ15の下面をベース基板10の上
面に接触させるようにしている。しかしながら、第1メ
モリ用基板21の下面の2個のメモリチップ15の下面
とベース基板10の上面との間に隙間を形成するように
してもよい(図示せず)。また、導電性ワイヤ11の代
わりに、半田又は導電性ボールを使用してもよい(図示
せず)。
(Third Embodiment) FIG. 11 shows a third embodiment of the present invention.
FIG. 2 is a partial cross-sectional side view of the small memory card according to the embodiment. In the first and second embodiments, the first memory module 221 and the second memory module 222 are arranged on the base substrate module 210 in an overlapping manner. However, the second memory module 222 is omitted and shown in FIG. like,
Only the first memory module 221 may be arranged on the base substrate module 210 via the conductive wire 11. On the first memory substrate 221 of the first memory module 221, two memory chips 15 are mounted on both upper and lower surfaces thereof, and the lower surfaces of the two memory chips 15 on the lower surface of the first memory substrate 21 are attached to the base substrate. 10 is brought into contact with the upper surface. However, a gap may be formed between the lower surface of the two memory chips 15 on the lower surface of the first memory substrate 21 and the upper surface of the base substrate 10 (not shown). Further, solder or conductive balls may be used instead of the conductive wires 11 (not shown).

【0097】このように構成すれば、ベース基板10の
上面にのみメモリを実装するものと比較して、高い容量
のメモリチップ15を図1又は図7の小型メモリカード
より小さなスペースに配置することができる。
With this configuration, the memory chip 15 having a higher capacity can be arranged in a smaller space than the small memory card of FIG. 1 or FIG. 7 as compared with the case where the memory is mounted only on the upper surface of the base substrate 10. Can be.

【0098】(第4実施形態)図12は、図11の小型
メモリカードにおいて、第1メモリモジュール221を
2分割した本発明の第4実施形態である。すなわち、ベ
ース基板モジュール210上に導電性ワイヤ11を介し
て分割型第1メモリモジュール221Aと分割型第1メ
モリモジュール221Bとをそれぞれ個別に実装するも
のである。分割型第1メモリモジュール221Aと分割
型第1メモリモジュール221Bは、それぞれ、第1メ
モリ用基板21を2分割したサイズ又はそれ以下のサイ
ズの分割型第1メモリ用基板21A,21Bの上下両面
にメモリチップ15を1個ずつ実装したものである。
(Fourth Embodiment) FIG. 12 shows a fourth embodiment of the present invention in which the first memory module 221 is divided into two parts in the small memory card of FIG. That is, the split first memory module 221A and the split first memory module 221B are individually mounted on the base substrate module 210 via the conductive wires 11. The divided first memory module 221A and the divided first memory module 221B are respectively provided on the upper and lower surfaces of the divided first memory substrates 21A and 21B having a size obtained by dividing the first memory substrate 21 into two or smaller. The memory chips 15 are mounted one by one.

【0099】このような構成によれば、ベース基板モジ
ュール210上で、分割型第1メモリモジュール221
Aと分割型第1メモリモジュール221Bとの配置にそ
れぞれ自由度を持たせることができる。また、メモリチ
ップ15が実装されたメモリモジュールのバーンイン時
に1個のメモリチップ15が不良と判断された場合に
は、第1メモリモジュール221では残りの3個の正常
なメモリも廃棄することになるが、分割型第1メモリモ
ジュール221A又は221Bでは残りの1個のメモリ
チップ15を廃棄することになるため、メモリチップ1
5をより効率的に使用することができる。
According to such a configuration, on the base substrate module 210, the divided first memory module 221
A degree of freedom can be given to the arrangement of A and the divided first memory module 221B. If one memory chip 15 is determined to be defective at the time of burn-in of the memory module on which the memory chip 15 is mounted, the remaining three normal memories are also discarded in the first memory module 221. However, in the split-type first memory module 221A or 221B, the remaining one memory chip 15 is discarded.
5 can be used more efficiently.

【0100】(第5実施形態)図13は、本発明の第5
実施形態の小型メモリカードの一部であって、図11の
小型メモリカードにおいて、第1メモリモジュール22
1の上下両面にメモリチップ15を実装するのではな
く、第1メモリモジュール221の第1メモリ用基板2
1の上面には2個のメモリチップ15を実装するが、下
面には実装せずに、この下面に対向するベース基板10
の上面に2個のメモリチップ15を実装するようにした
ものである。
(Fifth Embodiment) FIG. 13 shows a fifth embodiment of the present invention.
In the small memory card of FIG. 11 which is a part of the small memory card of the embodiment, the first memory module 22
Instead of mounting the memory chips 15 on both the upper and lower surfaces of the first memory module 1, the first memory substrate 2 of the first memory module 221 is not mounted.
1, two memory chips 15 are mounted on the upper surface, but are not mounted on the lower surface.
The two memory chips 15 are mounted on the upper surface of the device.

【0101】(第6実施形態)図14は、本発明の第6
実施形態の小型メモリカードの一部であって、図13の
小型メモリカードにおいて、第1メモリモジュール22
1と同様に、第1メモリモジュール221の上に実装す
る第2メモリモジュール222でも第2メモリ用基板2
2の上面にのみ2個のメモリチップ15を実装するが、
下面には実装しないとともに、さらに、第2メモリモジ
ュール222の上に第3メモリモジュール270を実装
するようにしたものである。第3メモリモジュール27
0でも、第1メモリモジュール221と同様に、第3メ
モリ用基板70の上面にのみ2個のメモリチップ15を
実装するが、下面には実装しないようにしている。
(Sixth Embodiment) FIG. 14 shows a sixth embodiment of the present invention.
In the small memory card of FIG. 13 which is a part of the small memory card of the embodiment, the first memory module 22
1, the second memory module 222 mounted on the first memory module 221 also has the second memory substrate 2.
Although two memory chips 15 are mounted only on the upper surface of No. 2,
The third memory module 270 is not mounted on the lower surface, and is further mounted on the second memory module 222. Third memory module 27
In the case of 0, as in the first memory module 221, the two memory chips 15 are mounted only on the upper surface of the third memory substrate 70, but are not mounted on the lower surface.

【0102】好ましくは、上記第1メモリモジュール2
21、第2メモリモジュール222、第3メモリモジュ
ール270の各メモリチップ15の中心位置、さらには
ベース基板モジュール210のICチップ13,14の
中心位置を一致させるようにすれば、小型メモリカード
全体として、メモリ用基板の長手方向の中心に対して、
ほぼ対称にメモリなどの部品を実装することができ、機
械的応力又は熱的応力に対して、メモリ用基板の長手方
向の中心に関してバランス良く対抗することができて、
ベース基板と比較して厚さの薄い各メモリ基板の反りを
防止することができる。
Preferably, the first memory module 2
If the center positions of the memory chips 15 of the second memory module 222 and the third memory module 270 and the center positions of the IC chips 13 and 14 of the base board module 210 are made to coincide with each other, the whole small memory card is obtained With respect to the longitudinal center of the memory substrate,
It is possible to mount components such as a memory substantially symmetrically, and to counter mechanical stress or thermal stress in a well-balanced manner with respect to the longitudinal center of the memory substrate,
Warpage of each memory substrate having a smaller thickness than that of the base substrate can be prevented.

【0103】(第7実施形態)図15は、本発明の第7
実施形態の小型メモリカードの一部であって、図1及び
図7の小型メモリカードにおいて、マイクロプロセッサ
用ICチップ14とASIC用ICチップ13の2つの
ICチップの機能を1つのICチップ60にまとめたワ
ンチップ型マイコンに適用する場合の実施形態であり、
ベース基板10の下面のICチップを実装しない空いた
スペースに、さらに、追加のメモリモジュール61を配
置するようにしたものである。追加のメモリモジュール
61は、第4メモリ用基板24の上下両面にメモリチッ
プ15が実装されているとともに、メモリ用基板24自
体を導電性ワイヤ11などによりベース基板10に実装
するようにしている。これにより、さらに、メモリ容量
を大きくすることができる。また、図101は、上記本
発明の第7実施形態の変形例にかかる小型メモリカード
の一部断面側面図であり、第1メモリモジュール221
が2つの第1メモリ用基板21,21に分かれており、
第2メモリモジュール222が2つの第2メモリ用基板
22,22に分かれている例である。なお、このよう
に、各モジュールを2つ以上の複数のメモリ用基板に分
割することは、他の実施形態にも適用可能である。
(Seventh Embodiment) FIG. 15 shows a seventh embodiment of the present invention.
In the small memory card of FIG. 1 and FIG. 7 which is a part of the small memory card of the embodiment, the functions of the two IC chips of the microprocessor IC chip 14 and the ASIC IC chip 13 are combined into one IC chip 60. This is an embodiment in a case where the present invention is applied to a summarized one-chip microcomputer,
An additional memory module 61 is further arranged in an empty space on the lower surface of the base substrate 10 where the IC chip is not mounted. In the additional memory module 61, the memory chips 15 are mounted on the upper and lower surfaces of the fourth memory substrate 24, and the memory substrate 24 itself is mounted on the base substrate 10 by the conductive wires 11 or the like. Thereby, the memory capacity can be further increased. FIG. 101 is a partial cross-sectional side view of a small memory card according to a modification of the seventh embodiment of the present invention.
Is divided into two first memory substrates 21 and 21,
This is an example in which the second memory module 222 is divided into two second memory substrates 22. Note that dividing each module into two or more memory substrates as described above is also applicable to other embodiments.

【0104】(第8実施形態)図16は、本発明の第8
実施形態の小型メモリカードの一部であって、メモリ用
基板を、単層又は積層基板ではなく、より一層薄いフィ
ルム基板とするものである。すなわち、四角形枠状のフ
ィルム基板63であって、絶縁体樹脂の枠部63b内に
リード端子63aが配置され、リード端子63aの上下
両面にメモリチップ15の電極が半田75を介してそれ
ぞれ直接的に実装されている。フィルム基板63間の間
隔は、半田などの柱状の導電性体62により確保できる
ようにしている。もちろん、半田などの柱状の導電性体
62に代えて、導電性ボールやワイヤを使用することも
できる(図示せず)。このように、フィルム基板63の
両面にメモリチップ15を直接実装することができて、
さらに小型化及び薄型化を図ることができるとともに、
メモリチップ15の外部に大きくリードを張り出させて
ベース基板10などに接続させる必要がなくなり、さら
に、小型化を図ることができる。
(Eighth Embodiment) FIG. 16 shows an eighth embodiment of the present invention.
A part of the small memory card according to the embodiment, wherein the memory substrate is not a single layer or a laminated substrate but a thinner film substrate. That is, the film substrate 63 has a rectangular frame shape, and the lead terminals 63a are disposed in the frame portion 63b of the insulating resin. Has been implemented. The space between the film substrates 63 is ensured by a columnar conductive body 62 such as solder. Of course, a conductive ball or wire can be used instead of the columnar conductive body 62 such as solder (not shown). Thus, the memory chips 15 can be directly mounted on both sides of the film substrate 63,
In addition to being smaller and thinner,
It is not necessary to protrude leads largely outside the memory chip 15 and connect them to the base substrate 10 or the like, and it is possible to further reduce the size.

【0105】(第9実施形態)図17は、本発明の第9
実施形態の小型メモリカードの一部であって、2枚のフ
ィルム基板65,65を上記第1及び第2メモリ用基板
21,22の代わりに使用する別の実施形態であって、
より薄型化を図ることができる。66はフィルム基板6
5,65間及びベース基板10との間での電気的接続を
行う半田又は銅ボールなどの導電体である。
(Ninth Embodiment) FIG. 17 shows a ninth embodiment of the present invention.
Another embodiment in which two film substrates 65, 65 are used in place of the first and second memory substrates 21, 22 and are part of the small memory card of the embodiment,
It is possible to further reduce the thickness. 66 is a film substrate 6
Conductors such as solder or copper balls for making electrical connection between 5, 65 and the base substrate 10.

【0106】(第10実施形態)図18は、本発明の第
10実施形態の小型メモリカードの一部であって、絶縁
体の合成樹脂シート内に金線などの導電ピン67aを多
数配置した導電性シート67であって、これをメモリ用
基板21,22の電極間、又は、メモリ用基板21の電
極とベース基板10の電極との間に配置して、電気的接
続及び両基板間の間隔保持を兼用することができる。
(Tenth Embodiment) FIG. 18 shows a small memory card according to a tenth embodiment of the present invention, in which a large number of conductive pins 67a such as gold wires are arranged in an insulating synthetic resin sheet. A conductive sheet 67, which is disposed between the electrodes of the memory substrates 21 and 22 or between the electrode of the memory substrate 21 and the electrode of the base substrate 10 so as to be electrically connected and between the two substrates. Interval maintenance can also be used.

【0107】また、導電ピン67aの代わりに、導電性
ペーストとしてもよい。さらには、絶縁性樹脂シート内
に導電性粒子が配置された異方性導電性シートを導電性
シート67の代わりに使用するようにしてもよい。
[0107] Instead of the conductive pins 67a, a conductive paste may be used. Further, an anisotropic conductive sheet in which conductive particles are disposed in an insulating resin sheet may be used instead of the conductive sheet 67.

【0108】(第11実施形態)図19は、本発明の第
11実施形態の小型メモリカードの一部であって、ベー
ス基板10と第1メモリ用基板21とを別々の基板から
構成するのではなく、1枚の細長いフレキシブル基板8
1より構成する実施形態である。すなわち、細長いフレ
キシブル基板81の一方の端部の両面に2個ずつメモリ
チップ15を実装し、他方の端部の一方の面に2つのI
Cチップ、すなわち、マイクロプロセッサ用ICチップ
14とASIC用ICチップ13とを実装したのち、図
19に示すように、U字状に湾曲させてケース内に収納
させるものである。
(Eleventh Embodiment) FIG. 19 shows a part of a small-sized memory card according to an eleventh embodiment of the present invention, in which the base substrate 10 and the first memory substrate 21 are composed of separate substrates. But one elongated flexible substrate 8
1 is an embodiment composed of FIG. That is, two memory chips 15 are mounted on both surfaces of one end of the elongated flexible substrate 81, and two I / Os are mounted on one surface of the other end.
After mounting the C chip, that is, the IC chip 14 for the microprocessor and the IC chip 13 for the ASIC, as shown in FIG. 19, the chip is bent into a U shape and housed in a case.

【0109】この例では、第1メモリ用基板21及びベ
ース基板10をフレキシブル基板81とすることができ
て、薄型化及び軽量化を図ることができるとともに、1
枚の基板で構成するため、複数の基板を相互に接続させ
る工程が不要となる。また、さらに、フレキシブル基板
81を長くしてメモリチップ15をさらに実装すること
により、第2メモリ用基板22も兼用するようにしても
よい。この例を本発明の第11実施形態の変形例にかか
る小型メモリカードとして図102に示す。
In this example, the first memory substrate 21 and the base substrate 10 can be the flexible substrate 81, so that the thickness and weight can be reduced.
Since it is composed of a single substrate, a step of interconnecting a plurality of substrates is not required. Further, the length of the flexible substrate 81 may be further increased to further mount the memory chip 15, so that the second memory substrate 22 may also be used. This example is shown in FIG. 102 as a small memory card according to a modification of the eleventh embodiment of the present invention.

【0110】(第12実施形態)図20は、本発明の第
12実施形態の小型メモリカードの一部であって、導電
性ワイヤ又は導電性ボールに代えて直方体の電子部品を
使用する実施形態である。すなわち、各基板の各端部の
上下面の電極80a,80bが互に電気的に接続されて
いる、受動部品、具体的には、コンデンサやチップ抵抗
のような直方体のチップ電子部品80を、ベース基板1
0の電極と上記第1基板21の電極、又は、上記第1基
板21の電極と上記第2基板22の電極との間、又は、
両方の間に介在させて、ベース基板10と上記第1メモ
リ用基板21との隙間、又は、上記第1メモリ用基板2
1と上記第2メモリ用基板22との隙間、又は、両方の
隙間を上記直方体のチップ電子部品80の厚みで確保す
るとともに、ベース基板10の電極と上記第1メモリ用
基板21の電極、又は、上記第1メモリ用基板21の電
極と上記第2メモリ用基板22の電極、又は、ベース基
板10の電極10dと上記第1メモリ用基板21の電極
21dと上記第2メモリ用基板22の電極22dとを上
記直方体のチップ電子部品80の少なくとも一方の端部
の上下面の電極80a又は80bにより接続させる。上
記直方体のチップ電子部品80の各端部には、その上下
両面及び両側面の4面にわたって互いに連続した電極8
0a,80bをそれぞれ形成されており、上下面の電極
80a,80bは通常は,互いに導通しているため、こ
れを、導電性ワイヤ11又は導電性ボール71の代わり
に使用することができる。なお、図20において、21
e及び22eはメモリチップ実装予定領域である。
(Twelfth Embodiment) FIG. 20 shows a part of a small memory card according to a twelfth embodiment of the present invention, in which a rectangular parallelepiped electronic component is used instead of a conductive wire or a conductive ball. It is. That is, a passive component, specifically, a rectangular parallelepiped chip electronic component 80 such as a capacitor or a chip resistor, in which the electrodes 80a and 80b on the upper and lower surfaces of each end of each substrate are electrically connected to each other, Base substrate 1
0 electrode and the electrode of the first substrate 21, or between the electrode of the first substrate 21 and the electrode of the second substrate 22, or
A gap between the base substrate 10 and the first memory substrate 21 or the first memory substrate 2
1 and the gap between the second memory board 22 or both gaps are secured by the thickness of the rectangular chip electronic component 80, and the electrodes of the base board 10 and the electrodes of the first memory board 21 or The electrode of the first memory substrate 21 and the electrode of the second memory substrate 22, or the electrode 10d of the base substrate 10, the electrode 21d of the first memory substrate 21, and the electrode of the second memory substrate 22. 22d is connected by the electrodes 80a or 80b on the upper and lower surfaces of at least one end of the rectangular chip electronic component 80. Each end of the rectangular chip electronic component 80 has electrodes 8 continuous with each other over four surfaces, that is, upper and lower surfaces and both side surfaces.
The upper and lower electrodes 80a and 80b are normally electrically connected to each other, and can be used instead of the conductive wire 11 or the conductive ball 71. Note that in FIG.
e and 22e are memory chip mounting areas.

【0111】なお、チップコンデンサやチップ抵抗80
を本来の機能として使用する場合には、両端部の電極8
0a,80bを、ベース基板10の電極と上記第1メモ
リ用基板21の電極、又は、上記第1メモリ用基板21
の電極と上記第2メモリ用基板22の電極とにそれぞれ
接続する。チップコンデンサやチップ抵抗80を本来の
機能として使用しない場合には、一方の端部の電極80
a又は80bのみを、ベース基板10の電極と上記第1
メモリ用基板21の電極、又は、上記第1メモリ用基板
21の電極と上記第2メモリ用基板22の電極とにそれ
ぞれ接続する。
Note that a chip capacitor or chip resistor 80
When using as the original function, the electrodes 8 at both ends are used.
0a and 80b are the electrodes of the base substrate 10 and the electrodes of the first memory substrate 21 or the first memory substrate 21
And the electrode of the second memory substrate 22 are connected. When the chip capacitor or the chip resistor 80 is not used as an original function, the electrode 80 at one end is used.
a or 80b only, the electrode of the base substrate 10 and the first
The electrode of the memory substrate 21 or the electrode of the first memory substrate 21 and the electrode of the second memory substrate 22 are respectively connected.

【0112】(第13,14実施形態)図21及び図2
2は、本発明の第13,14実施形態の小型メモリカー
ドの一部であって、記録媒体のみの機能ではなく、記録
媒体としての機能に他の機能を付加する実施形態の一例
として、ブルートゥース(Bluetooth)対応の多機能型
の小型メモリカードの例である。図21では、第1メモ
リ用基板21の下面側に、メモリを実装する代わりに、
RF用LSIチップ78とベースバンドLSIチップ7
9を実装して、ワイヤレス通信を行うことができるよう
にするものである。また、図22では、図1の小型メモ
リカードのベース基板10の上面に、RF用LSIチッ
プ78とベースバンドLSIチップ79を実装して、ワ
イヤレス通信を行うことができるようにするものであ
る。例えば、携帯機器例えば携帯電話器にこのブルート
ゥース対応の多機能型メモリカードを差し込むことによ
り、携帯電話機をダウンロード端末器として使用するこ
とができるようになる。この結果、転送距離10mのワ
イヤレス通信により、音楽や画像などを携帯電話機にダ
ウンロード可能とするものである。また、ブルートゥー
ス対応の多機能型メモリカードをそれぞれ差し込んだ携
帯機器(例えば音楽プレーヤやデジタルスチルカメラな
ど)間で、一方の携帯機器から他方の携帯機器に対し
て、音楽や画像などのデータを転送することも可能とな
る。ここで、ブルートゥース(Bluetooth)とは、携帯
電話機などのモバイル、パーソナルコンピュータ、デジ
タルカメラ、AV(Audio Visual)機器をはじめとす
る家電製品、ゲーム機などを無線で接続し、画像や音声
などのデータをやりとりするためのワイヤレスのデータ
通信技術のことである。
(Thirteenth and Fourteenth Embodiments) FIGS. 21 and 2
Reference numeral 2 denotes a part of the small memory card according to the thirteenth and fourteenth embodiments of the present invention. As an example of an embodiment in which not only the function of the recording medium but also another function is added to the function as the recording medium, Bluetooth This is an example of a small multi-functional memory card compatible with (Bluetooth). In FIG. 21, instead of mounting the memory on the lower surface side of the first memory substrate 21,
RF LSI chip 78 and baseband LSI chip 7
9 to implement wireless communication. Further, in FIG. 22, an RF LSI chip 78 and a baseband LSI chip 79 are mounted on the upper surface of the base substrate 10 of the small memory card in FIG. 1 so that wireless communication can be performed. For example, by inserting the Bluetooth-compatible multifunctional memory card into a portable device such as a portable telephone, the portable telephone can be used as a download terminal. As a result, music, images, and the like can be downloaded to the mobile phone by wireless communication at a transfer distance of 10 m. In addition, data such as music and images are transferred from one portable device to another portable device (for example, a music player or a digital still camera) into which a Bluetooth-compatible multifunctional memory card is inserted. It is also possible to do. Here, Bluetooth refers to the wireless connection of mobile devices such as mobile phones, personal computers, digital cameras, home appliances such as AV (Audio Visual) devices, game machines, etc., and data such as images and sounds. Wireless data communication technology for exchanging data.

【0113】(第15実施形態)図26は、本発明の第
15実施形態にかかる小型メモリカードの概略側面図で
ある。図7のようにベース基板10と第1メモリ用基板
21との間に導電性ボール71を配置するとともに第1
メモリ用基板21と第2メモリ用基板22との間に導電
性ボール71を配置するのではなく、この実施形態で
は、第1メモリ用基板21を貫通する導電性ボール71
Aにより、ベース基板10と第2メモリ用基板22との
間の間隔を保持するようにしたものである。すなわち、
ベース基板10の厚み方向において、ベース基板10と
第1メモリ用基板21との間に導電性ボール71Aを1
個のみ配置するようにしている。具体的には、直径例え
ば0.7μm程度の各導電性ボール71Aを第1メモリ
用基板21の各貫通孔21a内のクリーム半田12を貫
通させて、上記各導電性ボール71Aの上部を第2メモ
リ用基板22の貫通孔22a内のクリーム半田12に電
気的に接合するとともに、上記各導電性ボール71Aの
下部をベース基板10の貫通孔10a内のクリーム半田
12に電気的に接合するようにしている。このようにす
れば、図7の実施形態と比較して、導電性ボールの個数
を半分にすることができる。
(Fifteenth Embodiment) FIG. 26 is a schematic side view of a small memory card according to a fifteenth embodiment of the present invention. As shown in FIG. 7, the conductive balls 71 are arranged between the base substrate 10 and the first memory
Instead of disposing the conductive balls 71 between the memory substrate 21 and the second memory substrate 22, in this embodiment, the conductive balls 71 penetrating the first memory substrate 21 are used.
By A, the distance between the base substrate 10 and the second memory substrate 22 is maintained. That is,
In the thickness direction of the base substrate 10, one conductive ball 71A is inserted between the base substrate 10 and the first memory substrate 21.
Only the pieces are arranged. Specifically, each conductive ball 71A having a diameter of, for example, about 0.7 μm is made to penetrate the cream solder 12 in each through-hole 21a of the first memory substrate 21 so that the upper part of each conductive ball 71A is In addition to being electrically connected to the cream solder 12 in the through hole 22a of the memory substrate 22, the lower part of each conductive ball 71A is electrically connected to the cream solder 12 in the through hole 10a of the base substrate 10. ing. In this way, the number of conductive balls can be halved compared to the embodiment of FIG.

【0114】(第16実施形態)図27は、本発明の第
16実施形態にかかる小型メモリカードのケースを除い
た状態での平面図である。図61及び図62は、長方形
の小型メモリカード用の長方形のメモリ用基板の斜視
図、該メモリ用基板に長方形のメモリチップが2枚実装
された状態の斜視図である。図86及び図87は上記長
方形のメモリチップが2枚実装されたメモリ用基板が2
層配置された小型メモリカードのケースを除いた状態で
の分解斜視図及び側面図である。
(Sixteenth Embodiment) FIG. 27 is a plan view of a small memory card according to a sixteenth embodiment of the present invention without the case. 61 and 62 are perspective views of a rectangular memory substrate for a small rectangular memory card, and a perspective view in a state where two rectangular memory chips are mounted on the memory substrate. 86 and 87 show two memory substrates on which the above-mentioned rectangular memory chips are mounted.
It is the exploded perspective view and side view in the state where the case of the small memory card arranged in layers was removed.

【0115】図27、図61、及び図62に示すよう
に、長方形の小型メモリカード用の長方形のメモリ用基
板21Eの短辺21xと、長方形のメモリチップ15の
長辺15yとが大略平行となるように、メモリ用基板2
1Eにメモリチップ15が装着されている。言い替えれ
ば、メモリ用基板21Eの長手方向とメモリチップ15
の長手方向とが交差するように、例えば直交するよう
に、メモリ用基板21Eにメモリチップ15が装着され
ている。そして、メモリ用基板21Eの対向する一対の
短辺21x,21xのそれぞれの内側に、短辺沿いに接
合用電極41,…,41が1列に配置されて、他のメモ
リ用基板21E、ベース基板10の対応する位置に配置
された電極10d,…,10dと接合されるようにして
いる。
As shown in FIGS. 27, 61 and 62, the short side 21x of the rectangular memory substrate 21E for the rectangular small memory card and the long side 15y of the rectangular memory chip 15 are substantially parallel. So that the memory substrate 2
The memory chip 15 is mounted on 1E. In other words, the longitudinal direction of the memory substrate 21E and the memory chip 15
The memory chip 15 is mounted on the memory substrate 21E so that the longitudinal direction thereof intersects, for example, orthogonally. The bonding electrodes 41,..., 41 are arranged in a row along the short side inside each of the pair of opposing short sides 21x, 21x of the memory substrate 21E. The electrodes 10d,..., 10d arranged at corresponding positions on the substrate 10 are joined.

【0116】このように、長方形のメモリ用基板21の
短辺沿いにのみ電極41,…,41が配置され、長辺沿
いには電極が配置されていない。従って、長方形の小型
メモリカードに作用した捻れなどにより応力が長方形の
メモリ用基板21の長辺21y,21yに作用しても、
図28に示すように長辺21y沿いに電極41,…,4
1が配置されていないので、導通不良や接続不良が発生
することがなく、信頼性をさらに向上させることができ
る。
As described above, the electrodes 41,..., 41 are arranged only along the short sides of the rectangular memory substrate 21, and no electrodes are arranged along the long sides. Therefore, even if a stress acts on the long sides 21y, 21y of the rectangular memory substrate 21 due to a twist or the like acting on the rectangular small memory card,
As shown in FIG. 28, electrodes 41,.
Since 1 is not provided, no conduction failure or connection failure occurs, and the reliability can be further improved.

【0117】もし、図29(A)のようにメモリチップ
15,…,15が実装されたメモリ用基板21の曲げ又
はねじり強度が不充分であると、図29(B)に示すよ
うに、メモリチップ15の電極15pとメモリ用基板2
1の電極21pとを接合する半田接合部12pに応力が
集中してクラック12wが発生し、電極間15p,21
pの接合がオープンになってしまい、電気的接続が不良
となってしまう。また、図29(A)に示すように、メ
モリチップ15に割れ15rが生じてしまい、動作不
良、特に、メモリチップ15の一部の読み取り不良又は
書き込み不良の原因となってしまう。
If the bending or torsional strength of the memory substrate 21 on which the memory chips 15,..., 15 are mounted is insufficient as shown in FIG. 29 (A), as shown in FIG. Electrode 15p of memory chip 15 and memory substrate 2
Stress concentrates on the solder joint 12p that joins the first electrode 21p and a crack 12w is generated, and the gap 15p, 21
The junction of p becomes open, resulting in poor electrical connection. Further, as shown in FIG. 29A, a crack 15r is generated in the memory chip 15, which causes an operation failure, in particular, a reading failure or a writing failure of a part of the memory chip 15.

【0118】そこで、長方形のメモリ用基板21の短辺
沿いにのみ電極41,…,41が配置された上記第16
実施形態のメモリ用基板21について、曲げテスト及び
ねじりテストを行って、上記不具合の有無について検討
する。
Therefore, the sixteenth embodiment in which the electrodes 41,..., 41 are arranged only along the short sides of the rectangular memory substrate 21 is described.
The bending test and the torsion test are performed on the memory substrate 21 according to the embodiment, and the presence or absence of the above-described problem is examined.

【0119】曲げテストは、図30に示すように、メモ
リチップ15,…,15が実装されたメモリ用基板21
の両側の短辺側の端部を固定し、例えば短辺側の端部の
中央に、60秒間、2kgの外力をメモリチップの長手
方向沿いに互に接近する方向に3回作用させて、メモリ
用基板21を撓ませてることにより行う。また、ねじり
テストは、図31に示すように、メモリチップ15,
…,15が実装されたメモリ用基板21の一方の短辺側
の端部を固定し、他方の短辺側の端部を一方の短辺側の
端部に対して3kgの外力で3回ねじることにより行
う。両テストの結果判定は、電気的接続の状態、データ
の書き込み及び読み込みの状態、外観の状態より判定さ
れる。
As shown in FIG. 30, in the bending test, the memory substrate 21 on which the memory chips 15,.
By fixing the ends on the short sides on both sides of the memory chip, for example, by applying an external force of 2 kg to the center of the ends on the short sides three times in a direction approaching each other along the longitudinal direction of the memory chip for 60 seconds, This is performed by bending the memory substrate 21. In addition, as shown in FIG.
, 15 are fixed on one short side end of the memory substrate 21 and the other short side end is applied to the one short side end three times with an external force of 3 kg. Perform by twisting. The result of both tests is determined from the state of electrical connection, the state of data writing and reading, and the state of appearance.

【0120】曲げテスト及びねじりテストの結果、長方
形のメモリ用基板21の短辺21x沿いにのみ電極4
1,…,41が配置されメモリ用基板21には、メモリ
チップ15,…,15の電極とメモリ用基板21の電極
とを接合する半田接合部に応力が集中してクラックが発
生することがなく、電極間の接合は確実に維持できて、
電気的接続も確実に維持できる。また、メモリチップ1
5,…,15に割れも生じず、動作不良、特に、メモリ
チップ15,…,15の一部のリード不良又はライト不
良も生じない。
As a result of the bending test and the torsion test, the electrode 4 was formed only along the short side 21x of the rectangular memory substrate 21.
, 41 are arranged on the memory substrate 21, cracks may occur due to stress concentration at the solder joints that join the electrodes of the memory chips 15,. No, the connection between the electrodes can be reliably maintained,
The electrical connection can be reliably maintained. In addition, the memory chip 1
, 15 are not cracked, and no operation failure is caused, in particular, no read failure or write failure is caused in a part of the memory chips 15,.

【0121】上記第16実施形態の変形例として、図3
2に示すように、メモリ用基板21Fの対向する一対の
短辺21x,21xのうちの一方の短辺21xののみの
内側に、短辺21x沿いに接合用電極41,…,41が
2列に配置されて、他のメモリ用基板21、ベース基板
10と接合されるようにしてもよい。
As a modification of the sixteenth embodiment, FIG.
As shown in FIG. 2, two rows of bonding electrodes 41,..., 41 are arranged along the short side 21x inside only one short side 21x of the pair of opposed short sides 21x, 21x of the memory substrate 21F. And may be joined to another memory substrate 21 and the base substrate 10.

【0122】また、上記第16実施形態の別の変形例と
して、図33に示すように、メモリ用基板21Gの短辺
21xに大略平行に、かつ、長辺21yの中央付近に、
接合用電極41,…,41が2列に配置されて、他のメ
モリ用基板21、ベース基板10と接合されるようにし
てもよい。
As another modified example of the sixteenth embodiment, as shown in FIG. 33, substantially parallel to the short side 21x of the memory substrate 21G and near the center of the long side 21y.
, 41 may be arranged in two rows and joined to another memory substrate 21 and the base substrate 10.

【0123】このように構成すれば、2枚のメモリチッ
プ15,15を1枚のメモリ用基板21に配置すると
き、2枚のメモリチップ15,15の互に近接している
長辺15y,15yの近傍に、当該長辺15y沿いに電
極41,…,41が配置されることになり、2枚のメモ
リチップ15,15のそれぞれの対応電極41,…,4
1への配線長さが互に大略等しくなる。さらに、2枚の
メモリチップ15,15をベース基板10の制御用I
C、例えば、マイクロプロセッサ用ICチップ14、又
は、ASIC用ICチップ13、又は、マイクロプロセ
ッサ用ICチップ14とASIC用ICチップ13の2
つのICチップの機能を1つのICチップ60にまとめ
たワンチップ型マイコンへ接続するための、メモリ用基
板21からベース基板10の上記制御用ICへの配線長
さが互に大略等しくなる。この結果、2枚のメモリチッ
プ15,15の応答速度を大略同一にすることができ
る。なお、ここでは説明を簡略化するために、メモリ用
基板の一方の面について2枚のメモリチップ15,15
を実装する場合について述べたが、メモリ用基板21の
表裏両面のそれぞれの面について2枚のメモリチップ1
5,15を実装する場合についても同様な作用効果を奏
することができる。すなわち、4枚のメモリチップ1
5,…,15の応答速度を大略同一にすることができ
る。
With this configuration, when the two memory chips 15, 15 are arranged on one memory substrate 21, the long sides 15y, 15y, , 41 are arranged along the long side 15y in the vicinity of 15y, and the corresponding electrodes 41,..., 4 of the two memory chips 15, 15, respectively.
The wiring lengths to 1 are substantially equal to each other. Further, the two memory chips 15 and 15 are
C, for example, the microprocessor IC chip 14 or the ASIC IC chip 13 or the microprocessor IC chip 14 and the ASIC IC chip 13
The wiring lengths from the memory substrate 21 to the control IC of the base substrate 10 for connecting the functions of one IC chip to the one-chip microcomputer integrated into one IC chip 60 are substantially equal to each other. As a result, the response speeds of the two memory chips 15, 15 can be made substantially the same. Here, in order to simplify the description, two memory chips 15, 15 are provided on one surface of the memory substrate.
Has been described, but two memory chips 1 are used for each of the front and back surfaces of the memory substrate 21.
The same operation and effect can be obtained also when mounting Nos. 5 and 15. That is, four memory chips 1
, 15 can be made substantially the same.

【0124】なお、第16実施形態及び変形例さらには
以下の実施形態において、メモリ用基板21の表裏両面
のそれぞれの面について2枚のメモリチップ15,15
を実装する場合について記載しているが、これに限られ
るものではなく、いずれか一方の面に2枚のメモリチッ
プ15,15を実装したり、いずれか一方の面に1枚の
メモリチップ15を実装するものでもよい。
In the sixteenth embodiment, the modification, and the following embodiments, two memory chips 15, 15 are used for each of the front and back surfaces of the memory substrate 21.
Is described, but the present invention is not limited to this. Two memory chips 15 and 15 are mounted on one of the surfaces, or one memory chip 15 is mounted on one of the surfaces. May be implemented.

【0125】(第17実施形態)図34及び図35は、
本発明の第17実施形態にかかる小型メモリカードの上
側のメモリ用基板の概略側面図、及び、ケースを除いた
状態での小型メモリカードの概略側面図である。
(Seventeenth Embodiment) FIG. 34 and FIG.
It is a schematic side view of the memory board above the small memory card concerning a 17th embodiment of the present invention, and a schematic side view of the small memory card in the state where a case was removed.

【0126】本発明の第17実施形態にかかる小型メモ
リカードの下側のメモリ用基板21としては、図27に
示す第16実施形態のメモリ用基板21Eを使用する。
すなわち、メモリ用基板21Eは、長方形の小型メモリ
カード用の長方形のメモリ用基板21Eの短辺21x
と、長方形のメモリチップ15の長辺15yとが大略平
行となるように、メモリ用基板21Eにメモリチップ1
5が装着されている。
As the memory substrate 21 below the small memory card according to the seventeenth embodiment of the present invention, the memory substrate 21E of the sixteenth embodiment shown in FIG. 27 is used.
That is, the short side 21x of the rectangular memory substrate 21E for the rectangular small memory card is used as the memory substrate 21E.
And the long side 15y of the rectangular memory chip 15 is substantially parallel to the memory chip 21E.
5 is attached.

【0127】また、上記小型メモリカードの上側のメモ
リ用基板21としては、図34に示すように、長方形の
メモリ用基板21Hの短辺21xと、長方形のメモリチ
ップ15Lの短辺15xとが大略平行となるように、メ
モリ用基板21Hにメモリチップ15,…,15が装着
されている。
As shown in FIG. 34, the short side 21x of the rectangular memory board 21H and the short side 15x of the rectangular memory chip 15L are substantially the same as the upper memory board 21 of the small memory card. The memory chips 15,..., 15 are mounted on the memory substrate 21H so as to be parallel.

【0128】これら2枚のメモリ用基板21E,21H
のそれぞれの対向する一対の短辺21x,21x沿いに
は接合用電極41,…,41がそれぞれ1列に配置され
ている。そして、図35に示されるように、ベース基板
10の上に図27のメモリ用基板21Eを実装し、さら
にその上に図34のメモリ用基板21Hを実装すること
により、図33に示すように積層している。このとき、
上側のメモリ用基板21H及び下側のメモリ用基板21
Eのそれぞれの電極41,…,41は、それぞれの対向
する長辺の近傍な長辺沿いに配置された電極41,…,
41と、電気的に接続する導体の一例としての半田部1
1x,…,11xによりそれぞれ接続されている。ま
た、下側のメモリ用基板21E及びベース基板10のそ
れぞれの電極41,…,41及び10x,…,10x
は、それぞれの対向する長辺の近傍な長辺沿いに配置さ
れた電極41,…,41と、電気的に接続する導体の一
例としての半田部11x,…,11xによりそれぞれ接
続されている。
These two memory substrates 21E, 21H
, 41 are arranged in a row along a pair of short sides 21x, 21x facing each other. Then, as shown in FIG. 35, by mounting the memory substrate 21E of FIG. 27 on the base substrate 10, and further mounting the memory substrate 21H of FIG. 34 thereon, as shown in FIG. Laminated. At this time,
Upper memory substrate 21H and lower memory substrate 21
Each of the electrodes 41,..., E of the electrode E is disposed along a long side near each of the opposed long sides.
41 and a solder portion 1 as an example of a conductor to be electrically connected
1x,..., 11x. , 41x and 10x,..., 10x of the lower memory substrate 21E and the base substrate 10, respectively.
, 41x are connected to the electrodes 41,..., 41 arranged along the long sides near the opposing long sides, respectively, by solder portions 11x,.

【0129】このような構成にすれば、ベース基板10
に積層される2枚のメモリ用基板21E,21Hでそれ
ぞれに実装されているメモリチップ15,…,15の長
手方向が交差することになり、小型メモリカードに曲げ
応力又は撓み応力が作用したとき、同一方向にメモリチ
ップ15,…,15が配置されているものと比較して、
小型メモリカード全体としての機械的強度、曲げ、及び
ねじり強度をより向上させることができる。
With such a configuration, the base substrate 10
When the longitudinal direction of the memory chips 15,..., 15 mounted on the two memory substrates 21E, 21H stacked on each other intersects, a bending stress or a bending stress acts on the small memory card. , 15 are arranged in the same direction,
The mechanical strength, bending, and torsional strength of the entire small memory card can be further improved.

【0130】(第18実施形態)図36、図37、及
び、図38は、本発明の第18実施形態にかかる、ケー
スを除いた状態での小型メモリカードの下側の2層のメ
モリ用基板21E,21Eの概略側面図、下側の2層の
メモリ用基板をベース基板10に実装した状態の概略側
面図、及び、ベース基板10に実装された下側の2層の
メモリ用基板21E,21Eにさらに最上層のメモリ用
基板21Jを実装した状態の概略側面図である。
(Eighteenth Embodiment) FIGS. 36, 37, and 38 show a lower two-layer memory for a small memory card without a case according to an eighteenth embodiment of the present invention. A schematic side view of the substrates 21E, 21E, a schematic side view of a state where the lower two-layer memory substrate is mounted on the base substrate 10, and a lower two-layer memory substrate 21E mounted on the base substrate 10. 21E is a schematic side view showing a state in which a memory board 21J of the uppermost layer is further mounted on 21E.

【0131】本発明の第18実施形態にかかる小型メモ
リカードの下側の2層のメモリ用基板21E,21Eに
それぞれ実装した各メモリチップ15の厚さより厚いメ
モリチップ15tが、上記最上層のメモリ用基板21J
の表裏両面に、メモリ用基板21Eと同様に、図38に
示すように、合計4個装着されて配置されている。すな
わち、最上層のメモリ用基板21Jの裏面(下面)で
は、メモリ用基板21Eと同様に、長方形のメモリ用基
板21Jの短辺と、大きい厚みの長方形の2枚のメモリ
チップ15t,15tのそれぞれの長辺とが大略平行と
なるように、メモリ用基板21Jに2枚のメモリチップ
15t,15tがそれぞれ装着されている。また、最上
層のメモリ用基板21Jの表面(上面)では、長方形の
メモリ用基板21Jの短辺21xと、上記裏面の長方形
のメモリチップ15tより幅(短辺)が狭い長方形のメ
モリチップ15tの短辺とが大略平行となるように、メ
モリ用基板21Jに2枚のメモリチップ15t,…,1
5tがそれぞれ装着されている。最上層のメモリ用基板
21Jとその下の2層のメモリ用基板21E,21Eの
それぞれの対向する一対の短辺21x,21xのそれぞ
れの内側に、短辺21x沿いに接合用電極41,…,4
1が1列に配置されて、他のメモリ用基板21E又はベ
ース基板10の対応する位置に配置された電極41,
…,41又は10x,…,10xと接合されるようにし
ている。
A memory chip 15t thicker than each memory chip 15 mounted on the lower two-layer memory substrates 21E, 21E according to the eighteenth embodiment of the present invention is replaced with the uppermost memory. Substrate 21J
As in the case of the memory substrate 21E, a total of four are mounted and arranged on both the front and back surfaces as shown in FIG. That is, on the back surface (lower surface) of the uppermost memory substrate 21J, as in the case of the memory substrate 21E, the short side of the rectangular memory substrate 21J and the two rectangular memory chips 15t, 15t having a large thickness are respectively provided. The two memory chips 15t, 15t are mounted on the memory substrate 21J such that the long sides thereof are substantially parallel to each other. In addition, on the top surface (upper surface) of the uppermost memory substrate 21J, the short side 21x of the rectangular memory substrate 21J and the rectangular memory chip 15t whose width (short side) is narrower than the rectangular memory chip 15t on the back surface. The two memory chips 15t,..., 1 are mounted on the memory substrate 21J such that the short sides are substantially parallel to each other.
5t are mounted respectively. Inside the pair of opposing short sides 21x, 21x of the uppermost memory substrate 21J and the lower two layers of memory substrates 21E, 21E, the joining electrodes 41,. 4
1 are arranged in one row, and the electrodes 41, which are arranged at the corresponding positions of the other memory substrate 21E or the base substrate 10,
, 41 or 10x,..., 10x.

【0132】このように構成することにより、ベース基
板の上記一方の面に、同一厚みのメモリチップ15,
…,15のモジュール21,…,21を3個重ねて配置
するのてはなく、ベース基板10の上記一方の面に、厚
さの小さいメモリチップ15,…,15のモジュール2
1E,2Eを2個重ねて配置し、さらにその上に、厚さ
の大きいメモリチップ15t,…,15tのモジュール
21Jを1個配置することにより、小型メモリカードの
機械的強度、曲げ、及びねじり強度を向上させることが
できる。 (第19実施形態)図39は、本発明の第19実施形態
にかかる、ケースを除いた状態での小型メモリカードの
概略側面図である。この第19実施形態では、ベース基
板10の表面側にメモリ用基板21Eを配置するのみな
らず、裏面側にも、ベース基板10の表面側と同様に、
配置するようにしたものである。すなわち、ベース基板
10の表面には、2層のメモリ用基板21E,21Eが
積層配置されている。一方、ベース基板10の裏面に
は、1層のメモリ用基板21Eが配置されている。な
お、ベース基板10の電極10x,…,10xとベース
基板10の裏面の1層のメモリ用基板21Eの電極4
1,…,41とは半田部11x,…,11xによりそれ
ぞれ接続されている。
With this configuration, the memory chips 15 having the same thickness are provided on the one surface of the base substrate.
,.., 21 are not overlapped with each other. Instead, the module 2 of the memory chips 15,.
1E and 2E are superimposed on each other, and one module 21J of the memory chips 15t,..., 15t having a large thickness is further disposed thereon, so that the mechanical strength, bending and torsion of the small memory card are reduced. Strength can be improved. (Nineteenth Embodiment) FIG. 39 is a schematic side view of a small memory card without a case according to a nineteenth embodiment of the present invention. In the nineteenth embodiment, not only is the memory substrate 21E disposed on the front surface side of the base substrate 10, but also on the rear surface side, similarly to the front surface side of the base substrate 10.
They are arranged. That is, two layers of memory substrates 21E, 21E are stacked on the surface of the base substrate 10. On the other hand, on the back surface of the base substrate 10, a one-layer memory substrate 21E is arranged. , 10x of the base substrate 10 and the electrodes 4 of the one-layer memory substrate 21E on the back surface of the base substrate 10.
, 41 are connected to each other by solder portions 11x,.

【0133】このように構成すれば、ベース基板10の
一方の面にのみ、メモリチップ15,…,15のモジュ
ールを配置するのではなく、ベース基板10の表裏両面
でのメモリチップ15,…,15のモジュールを配置す
ることができ、モジュール配置のバランスを取ることが
できて、小型メモリカード全体としての機械的強度、曲
げ、及びねじり強度を向上させることができる。
With this structure, the modules of the memory chips 15,..., 15 are not arranged only on one surface of the base substrate 10, but the memory chips 15,. Fifteen modules can be arranged, the module arrangement can be balanced, and the mechanical strength, bending, and torsional strength of the small memory card as a whole can be improved.

【0134】(第20実施形態)次に、本発明の第20
実施形態にかかる小型メモリカードでは、メモリ用基板
21Eと上ケース30との間、メモリ用基板21E,2
1E間、メモリ用基板21Eとベース基板10との間、
メモリ用基板21Eと上ケース30との間、又は、ベー
ス基板10と上ケース30との間などに、絶縁性の補強
樹脂、例えば熱硬化性エポキシ樹脂、を配置することに
より、小型メモリカードの補強を行うことができ、特
に、小型メモリカードの機械的強度、曲げ、及びねじり
強度を向上させることができるものである。なお、この
第20実施形態において、絶縁性の補強樹脂をメモリチ
ップ15の側部に配置する場合には、メモリチップ15
とメモリ用基板21との間に電気的接合部分の隙間内に
も注入して、電気的接合部分の封止を行うことにより、
電気的接合部分の保護を行うようにするのが好ましい。
よって、絶縁性の補強樹脂は封止樹脂としての機能をも
補強機能に併せて有するものが好ましい。
(Twentieth Embodiment) The twentieth embodiment of the present invention will now be described.
In the small memory card according to the embodiment, between the memory substrate 21E and the upper case 30, the memory substrates 21E and 2
1E, between the memory substrate 21E and the base substrate 10,
By arranging an insulating reinforcing resin, for example, a thermosetting epoxy resin between the memory substrate 21E and the upper case 30, or between the base substrate 10 and the upper case 30, a small memory card can be obtained. The reinforcement can be performed, and in particular, the mechanical strength, bending, and torsional strength of the small memory card can be improved. In the twentieth embodiment, when the insulating reinforcing resin is disposed on the side of the memory chip 15,
Is also injected into the gap between the electrical junctions between the semiconductor substrate and the memory substrate 21 to seal the electrical junctions.
Preferably, the electrical joint is protected.
Therefore, the insulating reinforcing resin preferably has a function as a sealing resin in addition to the reinforcing function.

【0135】なお、この第20実施形態は、ベース基板
10の表裏両面のうちの少なくとも一方の面に、メモリ
用基板21Eが1層配置されている場合、メモリ用基板
21Eが2層配置されている場合、メモリ用基板21E
が3層以上配置されている場合などに適用できるもので
ある。
In the twentieth embodiment, when one layer of the memory substrate 21E is arranged on at least one of the front and back surfaces of the base substrate 10, two layers of the memory substrate 21E are arranged. If there is, the memory substrate 21E
Can be applied when three or more layers are arranged.

【0136】具体的には、ベース基板10の表面にメモ
リ用基板21Eが1層配置されている場合において、絶
縁性の補強樹脂を塗布する塗布装置の一例としての塗布
ノズル50により、ベース基板10の表面の一端部のチ
ップコンデンサ18及びチップ抵抗19が実装された部
分に、絶縁性の補強樹脂を図40に示すように塗布し
て、図41に示すように、絶縁性の補強部44の一例と
しての一端部補強部44aを形成する。また、メモリ用
基板21Eのメモリチップ15と上記一端部補強部44
aとの間、及び、メモリ用基板21Eの隣接するメモリ
チップ15,15間に絶縁性の補強樹脂を塗布などによ
り供給して、図41に示すように、最上層補強部44
c,44cを形成する。上記最上層補強部44c,44
cは、メモリ用基板21Eのメモリチップ15の厚み以
下の厚さに塗布などしたのち、熱硬化時に、図42に示
すように、メモリチップ15の厚みより大きくなり、上
記一端部補強部44aの上面と大略同じ高さまで厚くな
るようにしてもよい。又は、上記最上層補強部44c,
44cは、熱硬化前に、メモリ用基板21Eのメモリチ
ップ15の厚み以上に塗布などして形成してもよい。こ
れにより、メモリチップ15の保護機能を増すことがで
きる。
More specifically, in the case where one layer of the memory substrate 21E is arranged on the surface of the base substrate 10, the application nozzle 50 as an example of an application device for applying an insulating reinforcing resin is used. An insulating reinforcing resin is applied to one end of the surface on which the chip capacitor 18 and the chip resistor 19 are mounted, as shown in FIG. 40, and the insulating reinforcing portion 44 is formed as shown in FIG. One end reinforcing portion 44a is formed as an example. Further, the memory chip 15 of the memory substrate 21E and the above-mentioned one-end reinforcing portion 44 are provided.
a, and between the adjacent memory chips 15, 15 of the memory substrate 21E, by applying an insulating reinforcing resin by coating or the like, and as shown in FIG.
c, 44c are formed. The uppermost layer reinforcing portions 44c, 44
c is larger than the thickness of the memory chip 15 as shown in FIG. 42 at the time of thermosetting after being applied to a thickness equal to or less than the thickness of the memory chip 15 of the memory substrate 21E. The thickness may be increased to substantially the same height as the upper surface. Alternatively, the uppermost layer reinforcing portion 44c,
44c may be formed by applying a thickness equal to or more than the thickness of the memory chip 15 of the memory substrate 21E before thermosetting. Thereby, the protection function of the memory chip 15 can be increased.

【0137】このように構成すれば、上記一端部補強部
44aがベース基板10の表面の一端部のチップコンデ
ンサ18及びチップ抵抗19が実装された部分に配置さ
れているので、特に、小型メモリカードのカード電極1
6側の部分の機械的強度、曲げ、及びねじり強度を向上
させることができる。また、最上層補強部44c,44
cがメモリ用基板21Eのメモリチップ15,15の隙
間などに配置されているので、特に、メモリ用基板21
Eの機械的強度、曲げ、及びねじり強度を向上させるこ
とができる。また、最上層補強部44c,44cの厚み
が、メモリ用基板21Eの表面側のメモリチップ15,
15の厚みより大きいため、上ケース30A側からメモ
リチップ15,15に対して外力が作用しても、最上層
補強部44c,44cで上ケース30Aの内面を支える
ことにより、メモリチップ15,15に対して外力が作
用しにくくなり、メモリチップ15,15の保護機能を
奏することができる。
According to this structure, since the one end reinforcing portion 44a is arranged at the one end of the surface of the base substrate 10 where the chip capacitor 18 and the chip resistor 19 are mounted, especially the small memory card Card electrode 1
The mechanical strength, bending, and torsional strength of the portion on the sixth side can be improved. In addition, the uppermost reinforcing portions 44c, 44
c is arranged in the space between the memory chips 15 and 15 of the memory substrate 21E.
The mechanical strength, bending and torsional strength of E can be improved. Further, the thickness of the uppermost layer reinforcing portions 44c, 44c is set so that the memory chips 15 on the front side of the memory substrate 21E,
Since the thickness is larger than the thickness of the memory chips 15, 15A, even when an external force acts on the memory chips 15, 15 from the upper case 30A side, the inner surfaces of the upper case 30A are supported by the uppermost reinforcing portions 44c, 44c. Therefore, an external force is less likely to act on the memory chips 15, and the function of protecting the memory chips 15, 15 can be achieved.

【0138】また、上記第20実施形態の第1変形例と
して、図43及び図44に示すように、メモリ用基板2
1Eの各メモリチップ15の両側に、絶縁性の補強樹脂
を塗布などにより供給して、最上層補強部44c,44
cを形成するようにしてもよい。具体的には、一端部側
のメモリ用基板21Eのメモリチップ15と上記一端部
補強部44aとの間、及び、メモリ用基板21Eの隣接
するメモリチップ15,15間、及び、上記一端部補強
部44aとは反対側の他端部側のメモリ用基板21Eと
メモリ用基板21Eの他端部の電極41,…,41との
間に、絶縁性の補強樹脂を塗布などによりそれぞれ供給
して、最上層補強部44c,44c,44cを形成する
ようにしてもよい。さらに、メモリ用基板21Eとベー
ス基板10との間にも、絶縁性の補強樹脂を塗布などに
より供給して、層状のメモリ用基板補強部44dを形成
するようにしてもよい。このメモリ用基板補強部44d
は、メモリ用基板21Eの電極41,…,41とベース
基板10の電極10x,…,10xとを接続する半田部
11x,…,11xの周囲までも覆うように配置して、
電極接合部分の保護も行えるようにしている。よって、
一端部補強部44aと、メモリ用基板補強部44dと、
最上層補強部44cとにより、上記補強部44を構成す
るようにしている。なお、メモリ用基板補強部44dの
厚みは、半田部11xの厚みと大略同等、言い替えれ
ば、メモリ用基板21Eとベース基板10との隙間と大
略同等とする。なお、30Aは小型メモリカードの上ケ
ース、31Aは小型メモリカードの下ケースである。
As a first modification of the twentieth embodiment, as shown in FIGS. 43 and 44, the memory substrate 2
On both sides of each memory chip 15 of 1E, an insulating reinforcing resin is supplied by coating or the like to form uppermost reinforcing portions 44c, 44c.
c may be formed. Specifically, between the memory chip 15 of the memory substrate 21E at one end and the above-mentioned one-end reinforcing portion 44a, between the adjacent memory chips 15, 15 of the memory substrate 21E, and the above-mentioned one-end reinforcing. An insulating reinforcing resin is supplied between the memory substrate 21E at the other end opposite to the portion 44a and the electrodes 41,..., 41 at the other end of the memory substrate 21E by coating or the like. Alternatively, the uppermost reinforcing portions 44c, 44c, 44c may be formed. Further, between the memory substrate 21E and the base substrate 10, an insulating reinforcing resin may be supplied by coating or the like to form a layered memory substrate reinforcing portion 44d. This memory substrate reinforcing portion 44d
, 11x of the base substrate 10 are connected to the electrodes 41x,..., 10x of the base substrate 10 so as to cover the periphery of the solder portions 11x,.
It is also designed to protect the electrode junction. Therefore,
One end reinforcing portion 44a, memory substrate reinforcing portion 44d,
The reinforcing portion 44 is constituted by the uppermost layer reinforcing portion 44c. The thickness of the memory substrate reinforcing portion 44d is substantially equal to the thickness of the solder portion 11x, in other words, approximately equal to the gap between the memory substrate 21E and the base substrate 10. Here, 30A is the upper case of the small memory card, and 31A is the lower case of the small memory card.

【0139】このように構成すれば、メモリ用基板21
Eとベース基板10との間にメモリ用基板補強部44d
が配置されているので、メモリ用基板21Eとベース基
板10とが一体化され、小型メモリカード全体としての
機械的強度、曲げ、及びねじり強度をより向上させるこ
とができる。もちろん、この例でも、上記一端部補強部
44a及び各最上層補強部44cによる補強効果を奏す
ることができる。
With this configuration, the memory substrate 21
E between the base substrate 10 and the memory substrate reinforcing portion 44d
Are arranged, the memory substrate 21E and the base substrate 10 are integrated, and the mechanical strength, bending, and torsional strength of the small memory card as a whole can be further improved. Of course, also in this example, the reinforcing effect by the one end reinforcing portion 44a and each uppermost layer reinforcing portion 44c can be obtained.

【0140】また、上記第20実施形態の第2変形例と
して、図45に示すように、図44の小型メモリカード
の簡略型であって、一端部補強部44aを省略するとと
もに、層状のメモリ用基板補強部44dをその短辺側の
電極41,…,41を露出させるように短くした層状の
第2メモリ用基板補強部44eとして、この第2メモリ
用基板補強部44eと最上層補強部44cとにより、上
記補強部44を構成するようにしてもよい。なお、層状
の第2メモリ用基板補強部44eの厚みは、半田部11
xの厚みと大略同等、言い替えれば、メモリ用基板21
Eとベース基板10との隙間と大略同等とする。
As a second modified example of the twentieth embodiment, as shown in FIG. 45, a simplified type of the small memory card shown in FIG. The substrate reinforcing portion 44d is a layered second memory substrate reinforcing portion 44e in which the short sides of the electrodes 41,..., 41 are exposed to form the second substrate reinforcing portion 44e and the uppermost layer reinforcing portion. The reinforcing portion 44 may be configured by 44c. Note that the thickness of the layered second memory substrate reinforcing portion 44e is
x, in other words, the memory substrate 21
The gap between E and the base substrate 10 is substantially the same.

【0141】このように構成すれば、メモリ用基板21
Eの各メモリチップ15の両側に配置された3つの最上
層補強部44c,44c,44cと、第2メモリ用基板
補強部44eとが配置されているので、メモリ用基板2
1Eとベース基板10とが大略一体化され、小型メモリ
カード全体としての機械的強度、曲げ、及びねじり強度
をより向上させることができる。
With this configuration, the memory substrate 21
Since the three uppermost layer reinforcing portions 44c, 44c, 44c arranged on both sides of each memory chip 15 of E and the second memory substrate reinforcing portion 44e are arranged, the memory substrate 2
1E and the base substrate 10 are substantially integrated, so that the mechanical strength, bending, and torsional strength of the small memory card as a whole can be further improved.

【0142】また、上記第20実施形態の第3変形例と
して、図46に示すように、図44の小型メモリカード
のさらに簡略された形式であって、一端部補強部44a
及び第2メモリ用基板補強部44eを省略して、3つの
最上層補強部44cのみにより、上記補強部44を構成
するようにしてもよい。
As a third modification of the twentieth embodiment, as shown in FIG. 46, a further simplified form of the small memory card of FIG.
Alternatively, the reinforcing portion 44 may be constituted by only the three uppermost layer reinforcing portions 44c without the second memory substrate reinforcing portion 44e.

【0143】このように構成すれば、メモリ用基板21
Eの表面側の各メモリチップ15の両側に最上層補強部
44cが配置されているので、メモリ用基板21Eの表
面側の各メモリチップ15を保護及び補強することがで
きて、小型メモリカードの機械的強度、曲げ、及びねじ
り強度をより向上させることができる。
With this configuration, the memory substrate 21
Since the uppermost reinforcing portions 44c are arranged on both sides of each of the memory chips 15 on the front side of E, each of the memory chips 15 on the front side of the memory substrate 21E can be protected and reinforced. Mechanical strength, bending, and torsional strength can be further improved.

【0144】また、上記第20実施形態の第4変形例と
して、図47に示すように、図46の小型メモリカード
に対して一端部補強部44aを加えて、一端部補強部4
4aと3つの最上層補強部44c,…,44cとによ
り、上記補強部44を構成するようにしてもよい。
As a fourth modification of the twentieth embodiment, as shown in FIG. 47, one end reinforcement 44a is added to the small memory card of FIG.
The reinforcing portion 44 may be constituted by 4a and the three uppermost layer reinforcing portions 44c,..., 44c.

【0145】このように構成すれば、3つの最上層補強
部44c,…,44cに加えて一端部補強部44aが配
置されているので、メモリ用基板21Eの表面側の各メ
モリチップ15を保護及び補強することができる上に、
小型メモリカードのカード電極16側の部分の機械的強
度、曲げ、及びねじり強度を向上させることができる。
With this structure, one end reinforcement 44a is arranged in addition to the three uppermost reinforcements 44c,..., 44c, thereby protecting each memory chip 15 on the front side of the memory substrate 21E. And can be reinforced
The mechanical strength, bending, and torsional strength of the portion on the card electrode 16 side of the small memory card can be improved.

【0146】また、上記第20実施形態の第5変形例と
して、図48に示すように、図45の小型メモリカード
において層状のメモリ用基板補強部44dの代わりに、
棒状のメモリ用基板補強部44fとして、最上層補強部
44cと棒状のメモリ用基板補強部44fとにより、上
記補強部44を構成するようにしてもよい。なお、棒状
のメモリ用基板補強部44fの厚みは、半田部11xの
厚みと大略同等、言い替えれば、メモリ用基板21Eと
ベース基板10との隙間と大略同等とする。
As a fifth modification of the twentieth embodiment, as shown in FIG. 48, in the small memory card of FIG. 45, instead of the layered memory substrate reinforcing portion 44d,
As the rod-shaped memory substrate reinforcing portion 44f, the uppermost layer reinforcing portion 44c and the rod-shaped memory substrate reinforcing portion 44f may constitute the reinforcing portion 44. The thickness of the rod-shaped memory substrate reinforcing portion 44f is substantially equal to the thickness of the solder portion 11x, in other words, approximately equal to the gap between the memory substrate 21E and the base substrate 10.

【0147】このように構成すれば、メモリ用基板21
Eを挟んで各最上層補強部44cの下方にすなわちベー
ス基板側に、棒状のメモリ用基板補強部44fが配置さ
れているので、メモリ用基板21の保護及び補強がより
安定して確実に行うことができ、小型メモリカード全体
としての機械的強度、曲げ、及びねじり強度をより向上
させることができる。
With this configuration, the memory substrate 21
Since the bar-shaped memory substrate reinforcing portion 44f is disposed below each uppermost layer reinforcing portion 44c across the E, that is, on the base substrate side, the protection and reinforcement of the memory substrate 21 are more stably and surely performed. Therefore, the mechanical strength, bending, and torsional strength of the entire small memory card can be further improved.

【0148】また、上記第20実施形態の第6変形例と
して、図49に示すように、図46の簡略型で、3つの
最上層補強部44c,…,44cを繋げて1つの層状の
最上層補強部44gとして、この層状の最上層補強部4
4gにより上記補強部44を構成するようにしてもよ
い。なお、上記層状の最上層補強部44gの厚みはメモ
リ用基板21Eの表面側のメモリチップ15の厚み以上
とすることにより、各メモリチップ15を確実に保護及
び補強できるようにするのが好ましい。
As a sixth modification of the twentieth embodiment, as shown in FIG. 49, a simplified type shown in FIG. 46 is used to connect three uppermost layer reinforcing portions 44c,. As the upper layer reinforcing portion 44g, this layered uppermost layer reinforcing portion 4
The reinforcing portion 44 may be constituted by 4 g. It is preferable that the thickness of the layered uppermost reinforcing portion 44g is equal to or greater than the thickness of the memory chip 15 on the front surface side of the memory substrate 21E so that each memory chip 15 can be surely protected and reinforced.

【0149】このように構成すれば、メモリ用基板21
Eの表面側の2つのメモリチップ15,15を覆うよう
に1つの層状の最上層補強部44gが配置されているの
で、メモリ用基板21Eの表面側の2つのメモリチップ
15,15の保護及び補強をより安定として確実に行う
ことができて、小型メモリカード全体としての機械的強
度、曲げ、及びねじり強度をより向上させることができ
る。なお、この変形例において、一端部補強部44aを
さらに加えて配置するようにしてもよい。
With this configuration, the memory substrate 21
Since one layered uppermost layer reinforcing portion 44g is disposed so as to cover the two memory chips 15, 15 on the front side of E, protection and protection of the two memory chips 15, 15 on the front side of the memory substrate 21E are achieved. Reinforcement can be performed more reliably and reliably, and the mechanical strength, bending, and torsional strength of the entire small memory card can be further improved. In this modification, the one end reinforcement 44a may be additionally provided.

【0150】また、以下の上記第20実施形態の変形例
では、ベース基板10の表裏両面のうちの少なくとも一
方の面に、メモリ用基板21Eが2層配置されている場
合について説明する。
In the following modified example of the twentieth embodiment, a case where two layers of memory substrates 21E are arranged on at least one of the front and back surfaces of the base substrate 10 will be described.

【0151】まず、上記第20実施形態の第7変形例と
して、図50に示すように、最上層のメモリ用基板21
Eの表面に配置される3つの最上層補強部44c,…,
44cと、最上層のメモリ用基板21Eとその下層のメ
モリ用基板21Eとの間に配置されかつ層状のメモリ用
基板補強部44dと同様な層状の第3メモリ用基板補強
部44iと、下層のメモリ用基板21Eとベース基板1
0との間に配置される層状のメモリ用基板補強部44d
とにより、上記補強部44を構成するようにしてもよ
い。なお、層状の第3メモリ用基板補強部44iの厚み
は、半田部11xの厚みと大略同等、言い替えれば、最
上層のメモリ用基板21Eとその下層のメモリ用基板2
1Eとの隙間と大略同等とする。層状の第3メモリ用基
板補強部44iは、層状のメモリ用基板補強部44dと
同様に、2つのメモリ用基板21E,21Eの電極4
1,…,41間を接続する半田部11x,…,11xの
周囲までも覆うように配置して、電極接合部分の保護も
行えるようにしている。
First, as a seventh modification of the twentieth embodiment, as shown in FIG. 50, the uppermost memory substrate 21
The three uppermost reinforcing portions 44c,.
44c, a layered third memory substrate reinforcing portion 44i similar to the layered memory substrate reinforcing portion 44d disposed between the uppermost memory substrate 21E and the lower layer memory substrate 21E, and a lower layer Memory substrate 21E and base substrate 1
0, a layered memory substrate reinforcing portion 44d disposed between
Thus, the reinforcing portion 44 may be configured. The thickness of the layered third memory substrate reinforcing portion 44i is substantially equal to the thickness of the solder portion 11x, in other words, the uppermost memory substrate 21E and the lower memory substrate 2
It is almost equal to the gap with 1E. The layered third memory substrate reinforcing portion 44i is, like the layered memory substrate reinforcing portion 44d, the electrode 4 of the two memory substrates 21E, 21E.
, 41x, which are connected so as to cover the periphery of the solder portions 11x,..., 11x so as to protect the electrode joints.

【0152】このように構成すれば、3つの最上層補強
部44c,…,44cと、層状の第3メモリ用基板補強
部44iと、層状のメモリ用基板補強部44dが配置さ
れているので、2枚のメモリ用基板21E,21Eとベ
ース基板10とが一体化され、小型メモリカード全体と
しての機械的強度、曲げ、及びねじり強度をより向上さ
せることができる。
With this configuration, the three uppermost layer reinforcing portions 44c,..., 44c, the layered third memory substrate reinforcing portion 44i, and the layered memory substrate reinforcing portion 44d are arranged. The two memory substrates 21E, 21E and the base substrate 10 are integrated, and the mechanical strength, bending, and torsional strength of the small memory card as a whole can be further improved.

【0153】また、上記第20実施形態の第8変形例と
して、図51に示すように、図50の小型メモリカード
の層状のメモリ用基板補強部44dをその短辺側の電極
41,…,41を露出させるように短くした層状の第2
メモリ用基板補強部44eとし、同様に、層状の第3メ
モリ用基板補強部44iをその短辺側の電極41,…,
41を露出させるように短くした層状の第4メモリ用基
板補強部44jとするようにしてもよい。この結果、3
つの最上層補強部44c,…,44cと、層状の第2メ
モリ用基板補強部44eと、層状の第4メモリ用基板補
強部44jとにより上記補強部44を構成するようにし
てもよい。
As an eighth modification of the twentieth embodiment, as shown in FIG. 51, the layered memory substrate reinforcing portion 44d of the small memory card of FIG. Layered second layer 41 is short so as to expose 41
Similarly, the layered third memory substrate reinforcing portion 44i is used as the memory substrate reinforcing portion 44e, and the short-side electrodes 41,.
The fourth memory substrate reinforcing portion 44j may be a layer-like fourth memory substrate shortening portion 44j so as to expose the portion 41. As a result, 3
, 44c, a layered second memory substrate reinforcing portion 44e, and a layered fourth memory substrate reinforcing portion 44j may constitute the reinforcing portion 44.

【0154】このように構成すれば、3つの最上層補強
部44c,…,44cと、層状の第2メモリ用基板補強
部44eと、層状の第4メモリ用基板補強部44jとが
配置されているので、2枚のメモリ用基板21E,21
Eとベース基板10とが一体化され、小型メモリカード
全体としての機械的強度、曲げ、及びねじり強度をより
向上させることができる。
With this configuration, the three uppermost layer reinforcing portions 44c,..., 44c, the layered second memory substrate reinforcing portion 44e, and the layered fourth memory substrate reinforcing portion 44j are arranged. The two memory substrates 21E, 21
E and the base substrate 10 are integrated, and the mechanical strength, bending, and torsional strength of the small memory card as a whole can be further improved.

【0155】また、上記第20実施形態の第9変形例と
して、図52に示すように、図46と類似して、2層の
メモリ用基板21E,21Eのうちの最上層のメモリ用
基板21Eにのみ、3つの最上層補強部44c,…,4
4cを配置することにより、3つの最上層補強部44
c,…,44cにより上記補強部44を構成するように
してもよい。
As a ninth modification of the twentieth embodiment, as shown in FIG. 52, similar to FIG. 46, the uppermost memory substrate 21E of the two layers of memory substrates 21E, 21E is provided. , Only the three uppermost reinforcing portions 44c,.
4c, the three uppermost reinforcing portions 44
, 44c may constitute the reinforcing portion 44.

【0156】このように構成すれば、最上層のメモリ用
基板21Eの表面側の各メモリチップ15の両側に最上
層補強部44cが配置されているので、最上層のメモリ
用基板21Eの表面側の各メモリチップ15を保護及び
補強することができて、小型メモリカードの機械的強
度、曲げ、及びねじり強度をより向上させることができ
る。
According to this structure, the uppermost-layer reinforcing portions 44c are arranged on both sides of each memory chip 15 on the upper surface of the uppermost memory substrate 21E. Can be protected and reinforced, and the mechanical strength, bending and torsional strength of the small memory card can be further improved.

【0157】また、上記第20実施形態の第10変形例
として、図53に示すように、図47と類似して、図5
2の小型メモリカードに対して一端部補強部44aを加
えて、一端部補強部44aと3つの最上層補強部44
c,…,44cとにより、上記補強部44を構成するよ
うにしてもよい。
As a tenth modification of the twentieth embodiment, as shown in FIG. 53, similar to FIG.
One small-sized memory card is provided with one end reinforcing portion 44a, and one end reinforcing portion 44a and three uppermost layer reinforcing portions 44a.
, 44c may constitute the reinforcing portion 44.

【0158】このように構成すれば、3つの最上層補強
部44c,…,44cに加えて一端部補強部44aが配
置されているので、最上層のメモリ用基板21Eの表面
側の各メモリチップ15を保護及び補強することができ
る上に、小型メモリカードのカード電極16側の部分の
機械的強度、曲げ、及びねじり強度を向上させることが
できる。
With this structure, one end reinforcing portion 44a is arranged in addition to the three uppermost layer reinforcing portions 44c,..., 44c, so that each memory chip on the front surface side of the uppermost layer memory substrate 21E is provided. 15 can be protected and reinforced, and the mechanical strength, bending, and torsional strength of the portion on the card electrode 16 side of the small memory card can be improved.

【0159】また、上記第20実施形態の第11変形例
として、図54に示すように、図48と類似して、図5
1の小型メモリカードにおいて層状のメモリ用基板補強
部44e,44jの代わりに、それぞれ、棒状のメモリ
用基板補強部44f,44kとして、最上層補強部44
cと棒状のメモリ用基板補強部44f,44kとによ
り、上記補強部44を構成するようにしてもよい。な
お、棒状のメモリ用基板補強部44fの厚みは、半田部
11xの厚みと大略同等、言い替えれば、メモリ用基板
21Eとベース基板10との隙間と大略同等とする。ま
た、棒状のメモリ用基板補強部44kの厚みは、半田部
11xの厚みと大略同等、言い替えれば、2層のメモリ
用基板21E,21Eとの隙間と大略同等とする。
As an eleventh modification of the twentieth embodiment, as shown in FIG. 54, similar to FIG.
In one small memory card, instead of the layered memory substrate reinforcing portions 44e and 44j, the uppermost layer reinforcing portions 44 are formed as rod-shaped memory substrate reinforcing portions 44f and 44k, respectively.
The reinforcing portion 44 may be constituted by c and the bar-shaped memory substrate reinforcing portions 44f and 44k. The thickness of the rod-shaped memory substrate reinforcing portion 44f is substantially equal to the thickness of the solder portion 11x, in other words, approximately equal to the gap between the memory substrate 21E and the base substrate 10. The thickness of the rod-shaped memory substrate reinforcing portion 44k is substantially equal to the thickness of the solder portion 11x, in other words, approximately equal to the gap between the two-layer memory substrates 21E and 21E.

【0160】このように構成すれば、2つのメモリ用基
板21E,21Eを挟んで各最上層補強部44cの下方
にすなわちベース基板側に、棒状のメモリ用基板補強部
44f,44kが配置されているので、2つのメモリ用
基板21E,21Eの保護及び補強がより安定して確実
に行うことができ、小型メモリカード全体としての機械
的強度、曲げ、及びねじり強度をより向上させることが
できる。
With this configuration, bar-shaped memory substrate reinforcing portions 44f and 44k are arranged below the uppermost reinforcing portions 44c with the two memory substrates 21E and 21E interposed therebetween, that is, on the base substrate side. Therefore, the protection and reinforcement of the two memory substrates 21E, 21E can be performed more stably and reliably, and the mechanical strength, bending, and torsional strength of the entire small memory card can be further improved.

【0161】また、上記第20実施形態の第12変形例
として、図55に示すように、図49と類似して、図5
2の簡略型で、3つの最上層補強部44c,…,44c
を繋げて1つの層状の最上層補強部44gとして、この
層状の最上層補強部44gにより上記補強部44を構成
するようにしてもよい。なお、上記層状の最上層補強部
44gの厚みは最上層のメモリ用基板21Eの表面側の
メモリチップ15の厚み以上とし、かつ、上ケース30
Aの内面との間には隙間があって、上ケース30Aとは
別体となるように配置することにより、各メモリチップ
15を確実に保護及び補強できるようにするのが好まし
い。
As a twelfth modification of the twentieth embodiment, as shown in FIG. 55, similar to FIG.
, 44c, two simple types
May be connected to form one layered uppermost layer reinforcing portion 44g, and the layered uppermost layer reinforcing portion 44g may constitute the reinforcing portion 44. Note that the thickness of the layered uppermost layer reinforcing portion 44g is equal to or greater than the thickness of the memory chip 15 on the front surface side of the uppermost layer memory substrate 21E.
It is preferable that there is a gap between the inner surface of the memory chip A and the upper case 30A so that each memory chip 15 can be reliably protected and reinforced.

【0162】このように構成すれば、メモリ用基板21
Eの表面側の2つのメモリチップ15,15を覆うよう
に1つの層状の最上層補強部44gが配置されているの
で、最上層のメモリ用基板21Eの表面側の2つのメモ
リチップ15,15の保護及び補強をより安定として確
実に行うことができて、小型メモリカード全体としての
機械的強度、曲げ、及びねじり強度をより向上させるこ
とができる。
With this configuration, the memory substrate 21
Since one layered uppermost layer reinforcing portion 44g is arranged so as to cover the two memory chips 15, 15 on the front side of E, the two memory chips 15, 15 on the front side of the uppermost memory substrate 21E are arranged. Protection and reinforcement can be performed more reliably and reliably, and the mechanical strength, bending, and torsional strength of the entire small memory card can be further improved.

【0163】また、上記第20実施形態の第13変形例
として、図56に示すように、図55の改良型で、3つ
の最上層補強部44c,…,44cを繋げて形成した1
つの層状の最上層補強部44gを上ケース30Aの内面
に接触させて、この層状の最上層補強部44gにより上
記補強部44を構成するようにしてもよい。なお、上記
層状の最上層補強部44gの厚みは最上層のメモリ用基
板21Eの表面側のメモリチップ15の厚み以上で、か
つ、上ケース30Aの内面に接触するような寸法とする
ことにより、各メモリチップ15を確実に保護及び補強
できるようにするのが好ましい。
As a thirteenth modification of the twentieth embodiment, as shown in FIG. 56, an improved type shown in FIG. 55 is formed by connecting three uppermost reinforcing portions 44c,.
The four-layered uppermost layer reinforcement 44g may be brought into contact with the inner surface of the upper case 30A, and the uppermost layer reinforcement 44g may constitute the reinforcement 44. The thickness of the layered uppermost layer reinforcing portion 44g is equal to or larger than the thickness of the memory chip 15 on the front surface side of the uppermost memory substrate 21E, and is set to a size such that it contacts the inner surface of the upper case 30A. Preferably, each memory chip 15 can be reliably protected and reinforced.

【0164】このように構成すれば、メモリ用基板21
Eの表面側の2つのメモリチップ15,15を覆うよう
に1つの層状の最上層補強部44gが配置され、かつ、
この層状の最上層補強部44gが上ケース30Aの内面
に接触しているので、層状の最上層補強部44gによ
り、最上層のメモリ用基板21Eが上ケース30Aと一
体化されつつ、最上層のメモリ用基板21Eの表面側の
2つのメモリチップ15,15の保護及び補強をより安
定として確実に行うことができて、小型メモリカード全
体としての機械的強度、曲げ、及びねじり強度をより向
上させることができる。
With this configuration, the memory substrate 21
One layered uppermost layer reinforcing portion 44g is arranged so as to cover the two memory chips 15, 15 on the front side of E, and
Since the layered uppermost layer reinforcement 44g is in contact with the inner surface of the upper case 30A, the uppermost layer memory substrate 21E is integrated with the upper case 30A by the layered uppermost layer reinforcement 44g. The protection and reinforcement of the two memory chips 15, 15 on the front surface side of the memory substrate 21E can be more stably and reliably performed, and the mechanical strength, bending, and torsional strength of the entire small memory card can be further improved. be able to.

【0165】また、上記第20実施形態の第14変形例
として、図57に示すように、図55の改良型で、3つ
の最上層補強部44c,…,44cを繋げる1つの層状
の最上層補強部44gに対して、一端部補強部44aを
さらに加えて、層状の最上層補強部44gと一端部補強
部44aとにより上記補強部44を構成するようにして
もよい。
As a fourteenth modification of the twentieth embodiment, as shown in FIG. 57, an improved type shown in FIG. 55 is a single layered top layer connecting three top layer reinforcements 44c,..., 44c. The reinforcing portion 44 may be constituted by a layered uppermost layer reinforcing portion 44g and the one-end reinforcing portion 44a by further adding the one-end reinforcing portion 44a to the reinforcing portion 44g.

【0166】このように構成すれば、メモリ用基板21
Eの表面側の2つのメモリチップ15,15を覆うよう
に1つの層状の最上層補強部44gが配置されている上
に、一端部補強部44aが配置されているので、最上層
のメモリ用基板21Eの表面側の2つのメモリチップ1
5,15の保護及び補強をより安定として確実に行うこ
とができ、かつ、小型メモリカードのカード電極16側
の部分の機械的強度、曲げ、及びねじり強度を向上させ
ることができて、小型メモリカード全体としての機械的
強度、曲げ、及びねじり強度をより向上させることがで
きる。
With this configuration, the memory substrate 21
One layered uppermost layer reinforcement 44g is disposed so as to cover the two memory chips 15 and 15 on the front side of E, and one end reinforcement 44a is disposed. Two memory chips 1 on the front side of substrate 21E
5, 15 and 15 can be more reliably and reliably protected, and the mechanical strength, bending, and torsional strength of the portion of the small memory card on the card electrode 16 side can be improved. The mechanical strength, bending, and torsional strength of the entire card can be further improved.

【0167】また、上記第20実施形態の第15変形例
として、図58に示すように、図551の改良型で、3
つの最上層補強部44c,…,44cと、層状の第3メ
モリ用基板補強部44iと、層状のメモリ用基板補強部
44dとのほかに、一端部補強部44aをさらに加え
て、上記補強部44を構成するようにしてもよい。
As a fifteenth modification of the twentieth embodiment, as shown in FIG. 58, an improved version of FIG.
, 44c, a layered third memory substrate reinforcing portion 44i, and a layered memory substrate reinforcing portion 44d, as well as one end portion reinforcing portion 44a. 44 may be configured.

【0168】このように構成すれば、3つの最上層補強
部44c,…,44cと、層状の第3メモリ用基板補強
部44iと、層状のメモリ用基板補強部44dと、一端
部補強部44aとが配置されているので、2枚のメモリ
用基板21E,21Eとベース基板10とが一体化され
て、小型メモリカード全体としての機械的強度、曲げ、
及びねじり強度をより向上させることができる上に、小
型メモリカードのカード電極16側の部分の機械的強
度、曲げ、及びねじり強度を向上させることができる。
With this configuration, three uppermost layer reinforcing portions 44c,..., 44c, a layered third memory substrate reinforcing portion 44i, a layered memory substrate reinforcing portion 44d, and one end portion reinforcing portion 44a. Are arranged, the two memory substrates 21E, 21E and the base substrate 10 are integrated, and the mechanical strength, bending,
In addition to improving the torsional strength, the mechanical strength, bending, and torsional strength of the portion of the small memory card on the card electrode 16 side can be improved.

【0169】また、上記第20実施形態の第16変形例
として、図59及び図60に示すように、図58のさら
に改良型であって、3つの最上層補強部44c,…,4
4cと、層状の第3メモリ用基板補強部44iと、層状
のメモリ用基板補強部44dと、一端部補強部44aと
を一体的に絶縁性補強樹脂で形成して、上記補強部44
を構成するようにしてもよい。すなわち、図59に平面
図として示すように、ベース基板10の対向する一対の
短辺の内側の短辺沿いの部分(言い替えれば、ベース基
板10の一端側である小型メモリカードのカード電極1
6側の部分、及び、ベース基板10の他端側の部分)に
大きな幅の幅広の補強部44b,44bを形成するとと
もに、ベース基板10の対向する一対の長辺の内側の長
辺沿いの部分に細長の補強部44n,44nを形成し
て、小型メモリカード全体としての機械的強度、曲げ、
及びねじり強度をさらに一層向上させることができる。
特に、対向する一対の短辺の内側の短辺沿いの部分は、
電極41,…,41の近傍部分であり、電極41,…,
41の近傍部分の補強部44b,44bの幅を広くする
ことにより、電極41,…,41の近傍部分の補強をよ
り確実に行えるようにしている。
As a sixteenth modification of the twentieth embodiment, as shown in FIGS. 59 and 60, a further improved type of FIG. 58, in which three uppermost reinforcing portions 44c,.
4c, a layered third memory substrate reinforcing portion 44i, a layered memory substrate reinforcing portion 44d, and one end portion reinforcing portion 44a are integrally formed of an insulating reinforcing resin.
May be configured. That is, as shown in a plan view in FIG. 59, a portion along a short side inside a pair of opposite short sides of the base substrate 10 (in other words, the card electrode 1 of the small memory card which is one end side of the base substrate 10)
6 and the other end of the base substrate 10), the wide reinforcing portions 44b, 44b having a large width are formed, and along the long side inside the pair of long sides opposed to each other of the base substrate 10. By forming elongated reinforcing portions 44n, 44n in the portions, the mechanical strength, bending,
And the torsional strength can be further improved.
In particular, the portion along the short side inside the pair of short sides facing each other,
, 41, in the vicinity of the electrodes 41,.
By increasing the width of the reinforcing portions 44b in the vicinity of the electrodes 41, the reinforcement in the vicinity of the electrodes 41,..., 41 can be performed more reliably.

【0170】また、上記第20実施形態の第17変形例
として、図63及び図64に示すように、図50におい
て最上層のメモリ用基板21Eの表面に配置される3つ
の最上層補強部44c,…,44cの代わりに、最上層
補強部44c,…,44cよりも厚く、かつ、各メモリ
チップ15よりも厚い3つの最上層補強部44t,…,
44tを配置するようにしてもよい。すなわち、3つの
最上層補強部44t,…,44tと、層状の第3メモリ
用基板補強部44iと、層状のメモリ用基板補強部44
dとにより、上記補強部44を構成するようにしてもよ
い。
As a seventeenth modification of the twentieth embodiment, as shown in FIGS. 63 and 64, the three uppermost reinforcing portions 44c arranged on the surface of the uppermost memory substrate 21E in FIG. ,..., 44c, three uppermost-layer reinforcing portions 44t,..., 44t, thicker than the uppermost-layer reinforcing portions 44c,.
44t may be arranged. .., 44t, a layered third memory substrate reinforcing portion 44i, and a layered memory substrate reinforcing portion 44t.
The reinforcing portion 44 may be constituted by d.

【0171】このように構成すれば、3つの最上層補強
部44t,…,44tと、層状の第3メモリ用基板補強
部44iと、層状のメモリ用基板補強部44dが配置さ
れているので、2枚のメモリ用基板21E,21Eとベ
ース基板10とが一体化され、小型メモリカード全体と
しての機械的強度、曲げ、及びねじり強度をより向上さ
せることができる。また、3つの最上層補強部44t,
…,44tの厚みが、メモリ用基板21Eの表面側のメ
モリチップ15,15の厚みより大きいため、上ケース
30A側からメモリチップ15,15に対して外力が作
用しても、最上層補強部44t,…,44tで上ケース
30Aの内面を支えることにより、メモリチップ15,
15に対して外力が作用しにくくなり、メモリチップ1
5,15の保護機能を奏することができる。
With this configuration, the three uppermost layer reinforcing portions 44t,..., 44t, the layered third memory substrate reinforcing portion 44i, and the layered memory substrate reinforcing portion 44d are arranged. The two memory substrates 21E, 21E and the base substrate 10 are integrated, and the mechanical strength, bending, and torsional strength of the small memory card as a whole can be further improved. In addition, the three uppermost reinforcing portions 44t,
, 44t are larger than the thicknesses of the memory chips 15, 15 on the front surface side of the memory substrate 21E. Therefore, even if an external force acts on the memory chips 15, 15 from the upper case 30A side, the uppermost layer reinforcing portion is formed. By supporting the inner surface of the upper case 30A with 44t,.
15, the external force is less likely to act on the memory chip 1
5, 15 protection functions can be achieved.

【0172】また、上記第20実施形態の第18変形例
として、図65に示すように、図51において最上層の
メモリ用基板21Eの表面に配置される3つの最上層補
強部44c,…,44cの代わりに、最上層補強部44
c,…,44cよりも厚く、かつ、各メモリチップ15
よりも厚い3つの最上層補強部44t,…,44tを配
置するようにしてもよい。すなわち、3つの最上層補強
部44t,…,44tと、層状の第2メモリ用基板補強
部44eと、層状の第4メモリ用基板補強部44jとに
より上記補強部44を構成するようにしてもよい。
As an eighteenth modified example of the twentieth embodiment, as shown in FIG. 65, three uppermost reinforcing portions 44c,..., Arranged on the surface of the uppermost memory substrate 21E in FIG. Instead of 44c, the uppermost layer reinforcement 44
,..., 44c and each memory chip 15
.., 44t may be arranged. That is, the reinforcing portion 44 may be constituted by three uppermost layer reinforcing portions 44t,..., 44t, a layered second memory substrate reinforcing portion 44e, and a layered fourth memory substrate reinforcing portion 44j. Good.

【0173】このように構成すれば、3つの最上層補強
部44t,…,44tと、層状の第2メモリ用基板補強
部44eと、層状の第4メモリ用基板補強部44jとが
配置されているので、2枚のメモリ用基板21E,21
Eとベース基板10とが一体化され、小型メモリカード
全体としての機械的強度、曲げ、及びねじり強度をより
向上させることができる。また、3つの最上層補強部4
4t,…,44tの厚みが、メモリ用基板21Eの表面
側のメモリチップ15,15の厚みより大きいため、上
ケース30A側からメモリチップ15,15に対して外
力が作用しても、最上層補強部44t,…,44tで上
ケース30Aの内面を支えることにより、メモリチップ
15,15に対して外力が作用しにくくなり、メモリチ
ップ15,15の保護機能を奏することができる。
With this configuration, the three uppermost layer reinforcing portions 44t,..., 44t, the layered second memory substrate reinforcing portion 44e, and the layered fourth memory substrate reinforcing portion 44j are arranged. The two memory substrates 21E, 21
E and the base substrate 10 are integrated, and the mechanical strength, bending, and torsional strength of the small memory card as a whole can be further improved. In addition, three uppermost reinforcing portions 4
Since the thickness of 4t,..., 44t is larger than the thickness of the memory chips 15, 15 on the front surface side of the memory substrate 21E, even if an external force acts on the memory chips 15, 15 from the upper case 30A side, the uppermost layer is formed. By supporting the inner surface of the upper case 30A with the reinforcing portions 44t,..., 44t, an external force is less likely to act on the memory chips 15, 15, and a function of protecting the memory chips 15, 15 can be achieved.

【0174】また、上記第20実施形態の第19変形例
として、図66に示すように、図52において最上層の
メモリ用基板21Eの表面に配置される3つの最上層補
強部44c,…,44cの代わりに、最上層補強部44
c,…,44cよりも厚く、かつ、各メモリチップ15
よりも厚い3つの最上層補強部44t,…,44tを配
置して、3つの最上層補強部44t,…,44tにより
上記補強部44を構成するようにしてもよい。
As a nineteenth modification of the twentieth embodiment, as shown in FIG. 66, as shown in FIG. 52, three uppermost reinforcing portions 44c,..., Arranged on the surface of the uppermost memory substrate 21E in FIG. Instead of 44c, the uppermost layer reinforcement 44
,..., 44c and each memory chip 15
, 44t may be arranged so that the three uppermost layer reinforcing portions 44t,..., 44t constitute the reinforcing portion 44.

【0175】このように構成すれば、最上層のメモリ用
基板21Eの表面側の各メモリチップ15の両側に最上
層補強部44t,…,44tが配置されているので、最
上層のメモリ用基板21Eの表面側の各メモリチップ1
5を保護及び補強することができて、小型メモリカード
の機械的強度、曲げ、及びねじり強度をより向上させる
ことができる。すなわち、3つの最上層補強部44t,
…,44tの厚みが、メモリ用基板21Eの表面側のメ
モリチップ15,15の厚みより大きいため、上ケース
30A側からメモリチップ15,15に対して外力が作
用しても、最上層補強部44t,…,44tで上ケース
30Aの内面を支えることにより、メモリチップ15,
15に対して外力が作用しにくくなり、メモリチップ1
5,15の保護機能を奏することができる。
With this configuration, the uppermost layer reinforcing portions 44t,..., 44t are arranged on both sides of each memory chip 15 on the surface side of the uppermost layer memory substrate 21E. Each memory chip 1 on the front side of 21E
5 can be protected and reinforced, and the mechanical strength, bending, and torsional strength of the small memory card can be further improved. That is, the three uppermost reinforcing portions 44t,
, 44t are larger than the thicknesses of the memory chips 15, 15 on the front surface side of the memory substrate 21E. Therefore, even if an external force acts on the memory chips 15, 15 from the upper case 30A side, the uppermost layer reinforcing portion is formed. By supporting the inner surface of the upper case 30A with 44t,.
15, the external force is less likely to act on the memory chip 1
5, 15 protection functions can be achieved.

【0176】また、上記第20実施形態の第20変形例
として、図67に示すように、図54において最上層の
メモリ用基板21Eの表面に配置される3つの最上層補
強部44c,…,44cの代わりに、最上層補強部44
c,…,44cよりも厚く、かつ、各メモリチップ15
よりも厚い3つの最上層補強部44t,…,44tと棒
状のメモリ用基板補強部44f,44kとにより、上記
補強部44を構成するようにしてもよい。
As a twentieth modification of the twentieth embodiment, as shown in FIG. 67, as shown in FIG. 54, three uppermost-layer reinforcing portions 44c,..., Arranged on the surface of the uppermost memory substrate 21E. Instead of 44c, the uppermost layer reinforcement 44
,..., 44c and each memory chip 15
The thicker top reinforcements 44t,..., 44t and the rod-like memory substrate reinforcements 44f, 44k may constitute the reinforcement 44.

【0177】このように構成すれば、2つのメモリ用基
板21E,21Eを挟んで各最上層補強部44cの下方
にすなわちベース基板側に、棒状のメモリ用基板補強部
44f,44kが配置されているので、2つのメモリ用
基板21E,21Eの保護及び補強がより安定して確実
に行うことができ、小型メモリカード全体としての機械
的強度、曲げ、及びねじり強度をより向上させることが
できる。また、3つの最上層補強部44t,…,44t
の厚みが、メモリ用基板21Eの表面側のメモリチップ
15,15の厚みより大きいため、上ケース30A側か
らメモリチップ15,15に対して外力が作用しても、
最上層補強部44t,…,44tで上ケース30Aの内
面を支えることにより、メモリチップ15,15に対し
て外力が作用しにくくなり、メモリチップ15,15の
保護機能を奏することができる。
With this configuration, bar-shaped memory substrate reinforcing portions 44f and 44k are arranged below each uppermost layer reinforcing portion 44c with the two memory substrates 21E and 21E interposed therebetween, that is, on the base substrate side. Therefore, the protection and reinforcement of the two memory substrates 21E, 21E can be performed more stably and reliably, and the mechanical strength, bending, and torsional strength of the entire small memory card can be further improved. Also, the three uppermost reinforcing portions 44t,.
Is larger than the thickness of the memory chips 15, 15 on the front surface side of the memory substrate 21E, even if an external force acts on the memory chips 15, 15 from the upper case 30A side.
By supporting the inner surface of the upper case 30A with the uppermost layer reinforcing portions 44t,..., 44t, an external force is less likely to act on the memory chips 15, 15, and the function of protecting the memory chips 15, 15 can be achieved.

【0178】(第21実施形態)次に、本発明の第21
実施形態にかかる小型メモリカードでは、メモリ用基板
21の表裏両面に配置するメモリチップ15,…,15
の位置を大略同一となるように、メモリチップ15,
…,15をメモリ用基板21の表裏両面に圧接固定す
る。
(Twenty-First Embodiment) Next, a twenty-first embodiment of the present invention will be described.
In the small memory card according to the embodiment, the memory chips 15,.
Of the memory chips 15 and
, 15 are pressed and fixed to both front and back surfaces of the memory substrate 21.

【0179】これは、メモリ用基板21の表裏の電極2
1p,…,21pのレイアウトがずれている場合には、
メモリ用基板21の表裏面にメモリチップ15,15を
それぞれ圧接接合したときに荷重の不均一が発生して、
例えば、図68の表面側の右端の接合部分及び裏面側の
左端部分に示すように、メモリ用基板21の電極21p
とメモリチップ15の電極15pとの間に接合不良が発
生する可能性がある。
This is because the electrodes 2 on the front and back of the memory substrate 21
If the layout of 1p, ..., 21p is shifted,
When the memory chips 15, 15 are respectively press-welded to the front and back surfaces of the memory substrate 21, uneven loads occur,
For example, as shown in the right end joining portion on the front side and the left end portion on the back side in FIG.
And the electrode 15p of the memory chip 15 may be defective.

【0180】このような電極間の接合不良の発生を防止
するため、図69に示すように、メモリ用基板21の表
裏両面に配置する電極15p,…,15pの位置言い換
えればレイアウトを大略同一とし、かつ、電極形状を同
一にする。より具体的には、メモリ用基板21の電極2
1p,…,21pの中心及びランド設計を同位置、同一
形状とする。そして、図70に示すように、メモリ用基
板21の表裏両面のいずれか一方の面にメモリチップ1
5を圧接固定したのち、図71に示すように、メモリ用
基板21の表裏両面のいずれか他方の面にメモリチップ
15を圧接固定することにより、圧接固定時のメモリ用
基板21の変形を均一にして無くし、接合不良を無く
す。
In order to prevent such a defective connection between the electrodes, as shown in FIG. 69, the positions of the electrodes 15p,... , And the electrode shape is made the same. More specifically, the electrode 2 of the memory substrate 21
The center and land design of 1p,..., 21p have the same position and the same shape. Then, as shown in FIG. 70, the memory chip 1 is mounted on one of the front and back surfaces of the memory substrate 21.
After press-fixing the memory chip 5, as shown in FIG. 71, the memory chip 15 is press-fixed to either of the front and back surfaces of the memory board 21, so that the deformation of the memory board 21 at the time of press-fixing is uniform. To eliminate bonding defects.

【0181】より具体的な実装工程としては、図70に
示すように、メモリ用基板21の表裏両面のいずれか一
方の面にメモリチップ15を圧接固定する。次いで、図
72に示すように、メモリ用基板21とメモリチップ1
5との間に絶縁性封止樹脂200を充填して、電極15
pと電極21pとの電極接合部分を封止する。次いで、
図73に示すように、メモリ用基板載置ステージ49上
にメモリ用基板21をその他方の面を上向きに載置した
のち、メモリ用基板21の周囲を枠形状又は棒形状の基
板固定治具48によりメモリ用基板載置ステージ49に
向けて押さえつけて、メモリ用基板21の反りを矯正す
る。この状態で、図74に示すように、加熱圧着ツール
47により、メモリ用基板21の他方の面とメモリチッ
プ15との間に絶縁性熱硬化性樹脂シートを介在させつ
つメモリ用基板21の他方の面にメモリチップ15を加
熱しつつ圧接固定して、メモリ用基板21とメモリチッ
プ15との間に絶縁性封止樹脂200を充填し、図75
に示すように電極15pと電極21pとの電極接合部分
を封止する。
As a more specific mounting process, as shown in FIG. 70, the memory chip 15 is pressed and fixed to one of the front and back surfaces of the memory substrate 21. Next, as shown in FIG. 72, the memory substrate 21 and the memory chip 1
5 is filled with an insulating sealing resin 200, and the electrodes 15 are filled.
The electrode junction between p and the electrode 21p is sealed. Then
As shown in FIG. 73, after mounting the memory substrate 21 on the memory substrate mounting stage 49 with the other surface facing upward, a frame-shaped or bar-shaped substrate fixing jig is formed around the memory substrate 21. The memory substrate 21 is pressed against the memory substrate mounting stage 49 by 48 to correct the warpage of the memory substrate 21. In this state, as shown in FIG. 74, the other side of the memory substrate 21 is interposed between the other surface of the memory substrate 21 and the memory chip 15 by the thermocompression bonding tool 47 while an insulating thermosetting resin sheet is interposed therebetween. The surface of the memory chip 15 is pressed and fixed while being heated, and the insulating sealing resin 200 is filled between the memory substrate 21 and the memory chip 15 as shown in FIG.
As shown in (2), the electrode joining portion between the electrode 15p and the electrode 21p is sealed.

【0182】また、別の実装工程としては、図70に示
すように、メモリ用基板21の表裏両面のいずれか一方
の面にメモリチップ15を仮固定する。次いで、図71
に示すように、メモリ用基板21の表裏両面のいずれか
他方の面にメモリチップ15を仮固定する。次いで、図
76に示すように、加熱圧着ツール46上に、メモリチ
ップ15が固定されたメモリ用基板21の他方の面が上
向きとなるように載置したのち、加熱圧着ツール46と
加熱圧着ツール47とが互いに近接する方向に同時駆動
されることにより、メモリ用基板21の両方面にメモリ
チップ15,15をそれぞれ同時的に圧接固定する。
In another mounting step, as shown in FIG. 70, the memory chip 15 is temporarily fixed to one of the front and back surfaces of the memory substrate 21. Then, FIG.
As shown in (1), the memory chip 15 is temporarily fixed to either one of the front and back surfaces of the memory substrate 21. Next, as shown in FIG. 76, after the other surface of the memory substrate 21 to which the memory chip 15 is fixed is placed on the thermocompression tool 46 so as to face upward, the thermocompression tool 46 and the thermocompression tool are attached. 47 are simultaneously driven in the direction of approaching each other, so that the memory chips 15 and 15 are simultaneously pressed and fixed to both surfaces of the memory substrate 21 respectively.

【0183】次いで、メモリ用基板21の一方の面とメ
モリチップ15との間に絶縁性封止樹脂200を充填し
て、電極15pと電極21pとの電極接合部分を封止す
るとともに、メモリ用基板21の他方の面とメモリチッ
プ15との間に絶縁性封止樹脂200を充填して、電極
15pと電極21pとの電極接合部分を封止する。
Next, an insulating sealing resin 200 is filled between one surface of the memory substrate 21 and the memory chip 15 to seal an electrode joining portion between the electrode 15p and the electrode 21p, An insulating sealing resin 200 is filled between the other surface of the substrate 21 and the memory chip 15 to seal an electrode joining portion between the electrode 15p and the electrode 21p.

【0184】このような構成にすれば、メモリ用基板2
1の表裏両面に配置するメモリチップ15,…,15の
位置を表裏両面で同一にすることにより、メモリチップ
15,…,15をメモリ用基板21に圧接した結果、メ
モリ用基板21の表裏両面での線膨張係数が大略同一と
なり、メモリ用基板21の表裏両面に生じる反りを相殺
することができて、メモリ用基板21の反りを大幅に軽
減するか又は無くすことができる。
With such a configuration, the memory substrate 2
The positions of the memory chips 15,..., 15 arranged on both the front and back surfaces are the same on both the front and back surfaces, so that the memory chips 15,. , The linear expansion coefficients are substantially the same, and the warpage generated on both the front and back surfaces of the memory substrate 21 can be offset, and the warpage of the memory substrate 21 can be greatly reduced or eliminated.

【0185】(第22実施形態)本発明の第22実施形
態にかかる小型メモリカードでは、メモリ用基板21の
中央部とベース基板10との間に接合部11pを配置し
て、メモリ用基板21の反り防止、曲げ強度の信頼性の
向上を図るようにしたものである。
(Twenty-second Embodiment) In a small-sized memory card according to a twenty-second embodiment of the present invention, a bonding portion 11p is arranged between a central portion of a memory substrate 21 and a base substrate 10, and This is intended to prevent warpage and improve the reliability of bending strength.

【0186】すなわち、図77に示すように、2枚のメ
モリチップ15,15が表裏両面にそれぞれ実装された
メモリ用基板21をベース基板10に実装したとき、メ
モリ用基板21の電極41,…,41が、メモリ用基板
21の各短辺近傍に各短辺沿いに配置されているため、
メモリ用基板21はその長手方向両端部でのみベース基
板10に支持されることになり、中央部は何も支持され
ていない状態となっている。このため、メモリ用基板2
1とベース基板10との線膨張係数や厚みの差に基づい
てメモリ用基板21が反りやすくなる。この結果、例え
ば、メモリ用基板21が上向きに反った状態で上ケース
30Aと下ケース31Aとの間に収納されると、図78
に示すように、メモリ用基板21の中央部が上ケース3
0Aの内面に当接して、上ケース30Aの中央部に割れ
が生じる可能性がある。
That is, as shown in FIG. 77, when the memory substrate 21 on which the two memory chips 15 are mounted on both front and back surfaces is mounted on the base substrate 10, the electrodes 41,. , 41 are arranged along each short side near each short side of the memory substrate 21.
The memory substrate 21 is supported by the base substrate 10 only at both ends in the longitudinal direction, and the central portion is in a state where nothing is supported. Therefore, the memory substrate 2
The memory substrate 21 is likely to warp based on the difference between the linear expansion coefficient and the thickness between the base substrate 10 and the base substrate 10. As a result, for example, when the memory substrate 21 is stored between the upper case 30A and the lower case 31A while being warped upward, FIG.
As shown in FIG.
There is a possibility that a crack may occur in the central portion of the upper case 30A due to contact with the inner surface of 0A.

【0187】これを防止するため、図79及び図80及
び図87に示すようにメモリ用基板21の長手方向の中
央部とベース基板10との間に接合部11pを配置し
て、メモリ用基板21とベース基板10との間の隙間を
安定して一定に保持できるようにして、メモリ用基板2
1の反り防止、曲げ強度の信頼性の向上を図るようにし
ている。接合部11pとしては、メモリ用基板21とベ
ース基板10との間の隙間を一定に保持できればよく、
半田部11xと大略同等の高さとし、導電性であって
も、無くてもよい。接合部11pの形状も、ボール状、
棒状など任意の形状でよい。接合部11pの個数も、メ
モリ用基板21とベース基板10との間の隙間を安定し
て一定に保持できればよく、1個又は2個以上でもよ
い。
To prevent this, as shown in FIG. 79, FIG. 80 and FIG. 87, a bonding portion 11p is arranged between the central portion of the memory substrate 21 in the longitudinal direction and the base substrate 10, and The space between the memory substrate 2 and the base substrate 10 can be stably maintained constant.
1 to prevent warpage and improve the reliability of bending strength. It is sufficient that the gap between the memory substrate 21 and the base substrate 10 can be kept constant as the joint portion 11p.
The height is substantially the same as that of the solder portion 11x, and may or may not be conductive. The shape of the joint 11p is also ball-shaped,
Any shape such as a rod shape may be used. The number of the joints 11p may be one or two or more as long as the gap between the memory substrate 21 and the base substrate 10 can be stably maintained constant.

【0188】また、2層のメモリ用基板21,21をベ
ース基板10に実装する場合でも、図81及び図82に
示すように、下側のメモリ用基板21とベース基板10
との間に上記接合部11pを配置するとともに、2層の
メモリ用基板21,21間にも上記接合部11pを配置
することにより、メモリ用基板21とベース基板10と
の間の隙間を安定して一定に保持できる上に、メモリ用
基板21,21との間の隙間も安定して一定に保持でき
るようにして、2層のメモリ用基板21,21の反り防
止、曲げ強度の信頼性の向上を図ることができる。
Even when the two-layered memory substrates 21 and 21 are mounted on the base substrate 10, as shown in FIGS. 81 and 82, the lower memory substrate 21 and the base substrate
By arranging the joint 11p between the memory substrate 21 and the two-layered memory substrates 21 and 21, the joint 11p is also arranged between the memory substrates 21 and 21 to stabilize the gap between the memory substrate 21 and the base substrate 10. And the gap between the memory substrates 21 and 21 can be stably maintained constant to prevent warpage of the two-layer memory substrates 21 and 21 and reliability of bending strength. Can be improved.

【0189】なお、上記実施形態では、メモリ用基板2
1の長手方向の両端部に電極41,…,41が配置され
ているため、電極41,…,41が配置されていない中
央部に接合部11pを配置するようにしているが、これ
に限られるものではなく、図33に示すようにメモリ用
基板21の長手方向の中央部に電極41,…,41が配
置されている場合には、メモリ用基板21の長手方向の
両端部に接合部11pをそれぞれ配置するようにしても
よい。また、図32に示すようにメモリ用基板21の長
手方向の一端部にのみ電極41,…,41が配置されて
いる場合には、メモリ用基板21の長手方向の他端部又
は他端部と中央部に接合部11pをそれぞれ配置するよ
うにしてもよい。また、接合部として、他の基板とは電
気的に接続しないか、又は、接続しても小型メモリカー
ドとして必要な回路を形成しない電極41,…,41を
配置するようにしてもよい。
In the above embodiment, the memory substrate 2
Since the electrodes 41,..., 41 are arranged at both ends in the longitudinal direction, the joining portion 11p is arranged at the center where the electrodes 41,. If the electrodes 41,..., 41 are arranged at the center in the longitudinal direction of the memory substrate 21 as shown in FIG. 11p may be arranged respectively. When the electrodes 41,..., 41 are arranged only at one end in the longitudinal direction of the memory substrate 21 as shown in FIG. 32, the other end or the other end of the memory substrate 21 in the longitudinal direction is provided. The joints 11p may be arranged at the center and the center, respectively. Alternatively, electrodes 41,..., 41 that are not electrically connected to another substrate or that do not form a circuit necessary for a small memory card when connected may be arranged as a joint.

【0190】(第23実施形態)本発明の第23実施形
態にかかる小型メモリカードでは、メモリ用基板21の
基板表裏両面間に形成された回路を接合するため、メモ
リ用基板21に貫通孔21qを形成し、その貫通孔21
qの内周面に導体層21rを形成し、さらに上記導体層
21rを覆う合成樹脂製のレジスト21sが配置されて
いる。このレジスト21sのメモリ用基板21に対する
突出量をメモリチップ接合用電極21pの突出量と大略
同一とするものである。
(Twenty-third Embodiment) In a small-sized memory card according to a twenty-third embodiment of the present invention, a through-hole 21q is formed in a memory substrate 21 in order to join a circuit formed between the front and back surfaces of the substrate 21 for memory. And the through hole 21 is formed.
A conductor layer 21r is formed on the inner peripheral surface of q, and a synthetic resin resist 21s that covers the conductor layer 21r is disposed. The amount of protrusion of the resist 21s with respect to the memory substrate 21 is substantially the same as the amount of protrusion of the memory chip bonding electrode 21p.

【0191】すなわち、図83に示すように、メモリ用
基板21のレジスト21sの突出量が他の電極すなわち
メモリチップ接合用電極21pの突出量より大きくなっ
ていることがある。このような場合、メモリチップ15
をメモリ用基板21に圧接接合するときに、レジスト2
1sとメモリチップ接合用電極21pとの突出量の差に
よりメモリ用基板21に作用する荷重が不均一なものと
なり、例えば、図68の表面側の右端の接合部分及び裏
面側の左端部分に示すように、メモリ用基板21の電極
21pとメモリチップ15の電極15pとの間に接合不
良が発生する可能性がある。
That is, as shown in FIG. 83, the amount of protrusion of the resist 21s on the memory substrate 21 may be larger than the amount of protrusion of another electrode, that is, the memory chip bonding electrode 21p. In such a case, the memory chip 15
Is pressed into contact with the memory substrate 21 when the resist 2
The load acting on the memory substrate 21 becomes non-uniform due to the difference in the amount of protrusion between the 1s and the memory chip bonding electrode 21p. For example, as shown in FIG. As described above, there is a possibility that a bonding failure occurs between the electrode 21p of the memory substrate 21 and the electrode 15p of the memory chip 15.

【0192】そこで、上記レジスト21sを研磨などし
て、図84に示すように、メモリチップ15の電極15
pの突出量と大略同一高さの突出量を有するレジスト2
1tとする。このようにすれば、メモリチップ15の電
極15pの突出量とレジスト21tの突出量とが大略同
一高さとなり、メモリチップ15をメモリ用基板21に
圧接接合するときに、メモリ用基板21に作用する荷重
が均一なものとなり、メモリ用基板21の電極21pと
メモリチップ15の電極15pとの間に接合不良が発生
するのを防止することができる。
Then, the resist 21s is polished or the like, as shown in FIG.
Resist 2 having a protrusion amount substantially the same as the protrusion amount of p
Let it be 1t. With this configuration, the protrusion amount of the electrode 15p of the memory chip 15 and the protrusion amount of the resist 21t are substantially the same height, and when the memory chip 15 is pressed and joined to the memory substrate 21, it acts on the memory substrate 21. The load to be applied becomes uniform, and it is possible to prevent the occurrence of a bonding failure between the electrode 21p of the memory substrate 21 and the electrode 15p of the memory chip 15.

【0193】また、上記第23実施形態の変形例とし
て、図85に示すように、メモリ用基板21の貫通孔2
1qの導体層21r内をメッキなどにより埋めて、導体
層21rの開口より突出しないメッキ部21uを形成す
るようにしてもよい。このような構成でも、メッキ部2
1uがメモリチップ15の電極15pの突出量よりも低
いため、メモリチップ15をメモリ用基板21に圧接接
合するときに、メモリ用基板21に作用する荷重が均一
なものとなり、メモリ用基板21の電極21pとメモリ
チップ15の電極15pとの間に接合不良が発生するの
を防止することができる。
As a modification of the above-described twenty-third embodiment, as shown in FIG.
The inside of the 1q conductor layer 21r may be filled with plating or the like to form a plating portion 21u that does not protrude from the opening of the conductor layer 21r. Even in such a configuration, the plating portion 2
Since 1u is smaller than the protruding amount of the electrode 15p of the memory chip 15, when the memory chip 15 is pressed and joined to the memory substrate 21, the load acting on the memory substrate 21 becomes uniform, It is possible to prevent the occurrence of a joint failure between the electrode 21p and the electrode 15p of the memory chip 15.

【0194】(第24実施形態)本発明の第24実施形
態にかかる小型メモリカードでは、メモリ用基板21
に、基板間を電気的に接続する導体(上記導電性ワイヤ
11,53など、導電性ボール71など、半田部11x
など)を配置せず、図95及び図100に示すように、
電極41,…,41上に突起電極11t,…,11tを
一体的に形成して、上記導体の配置を不要とするもので
ある。なお、突起電極11t,…,11tは、製造工程
において、メモリ用基板21の電極41,…,41上に
固定されるものとして説明するが、製造工程において、
ベース基板10の電極10,…,10上に固定されるよ
うにしてもよい。
(Twenty-fourth Embodiment) In a small-sized memory card according to a twenty-fourth embodiment of the present invention, the memory substrate 21
The conductors (such as the conductive wires 11 and 53 and the conductive balls 71 and the like) that electrically connect the substrates
), As shown in FIGS. 95 and 100,
The protruding electrodes 11t,..., 11t are integrally formed on the electrodes 41,. .., 11t are described as being fixed on the electrodes 41,..., 41 of the memory substrate 21 in the manufacturing process.
.., 10 of the base substrate 10 may be fixed.

【0195】各突起電極11tの高さは、メモリチップ
15の厚み以上とし、メモリ用基板21の電極41,
…,41上にメッキにより上記突起電極11tを一体的
に形成することができる。
The height of each protruding electrode 11t is equal to or greater than the thickness of the memory chip 15, and the height of the electrodes 41,
, 41 can be integrally formed with the protruding electrodes 11t by plating.

【0196】この突起電極11t,…,11tを利用し
た小型メモリカードの製造方法について以下に説明す
る。
A method of manufacturing a small memory card using the protruding electrodes 11t,..., 11t will be described below.

【0197】まず、この突起電極11t,…,11tを
利用した小型メモリカードの製造方法を説明する前に、
比較のため、突起電極11t,…,11tを利用しない
小型メモリカードの製造方法を説明する。
First, before describing a method of manufacturing a small memory card using the protruding electrodes 11t,.
For comparison, a method of manufacturing a small memory card that does not use the protruding electrodes 11t,..., 11t will be described.

【0198】まず、図88に示すように、ベース基板モ
ジュール210のベース基板10にクリーム半田を印刷
供給する。すなわち、ベース基板10の各貫通孔10a
に対応する貫通孔すなわちクリーム半田挿入孔54aを
有するステンシル54を、ベース基板モジュール210
のベース基板10上に重ねて、ステンシル54上をクリ
ーム半田12を移動させながらスキージ55を移動させ
て、ステンシル54の各クリーム半田挿入孔54aから
ベース基板10の各貫通孔10a内にクリーム半田12
を押し込むように挿入して、図89に示すように電極1
0x上にクリーム半田12を配置する。このとき、ベー
ス基板10 の各貫通孔10aにおいて、クリーム半田
12がベース基板10からベース基板10の厚み方向に
若干はみ出るようにする。これは、後の工程で、導電性
ボール(例えば半田ボール又は銅ボール)71を各クリ
ーム半田12上にクリーム半田12自体の粘着力により
安定して保持できるようにするためである。なお、クリ
ーム半田を印刷供給する代わりにディスペンサにより供
給するようにしてもよい。
First, as shown in FIG. 88, cream solder is printed and supplied to the base substrate 10 of the base substrate module 210. That is, each through hole 10a of the base substrate 10
A stencil 54 having a through hole corresponding to the above, that is, a cream solder insertion hole 54a is
The squeegee 55 is moved while moving the cream solder 12 on the stencil 54 so that the cream solder 12 is inserted into each through hole 10a of the base substrate 10 from the cream solder insertion hole 54a of the stencil 54.
Into the electrode 1 as shown in FIG.
The cream solder 12 is arranged on 0x. At this time, in each through-hole 10 a of the base substrate 10, the cream solder 12 slightly protrudes from the base substrate 10 in the thickness direction of the base substrate 10. This is so that the conductive balls (for example, solder balls or copper balls) 71 can be stably held on each cream solder 12 by the adhesive force of the cream solder 12 itself in a later step. Note that cream solder may be supplied by a dispenser instead of printing and supplying.

【0199】これと同時的に又はこの後、メモリ用基板
モジュールのメモリ用基板21にも、上記と同様に、メ
モリ用基板21の各貫通孔内にクリーム半田12を押し
込むように挿入して、図90に示すように電極41上に
クリーム半田12を配置する。なお、クリーム半田を印
刷供給する代わりにディスペンサにより供給するように
してもよい。
Simultaneously or thereafter, the cream solder 12 is inserted into the through holes of the memory board 21 in the memory board 21 of the memory board module in the same manner as described above. As shown in FIG. 90, cream solder 12 is arranged on electrode 41. Note that cream solder may be supplied by a dispenser instead of printing and supplying.

【0200】次いで、図91に示すように、メモリ用基
板モジュールのメモリ用基板21の各クリーム半田12
の電極上に導電性ボール71を1個ずつ供給する。各導
電性ボール71は、クリーム半田12に載せられると
き、クリーム半田12内に若干入り込んだ状態として、
クリーム半田12自体の粘着力により位置保持されるよ
うにする。
Next, as shown in FIG. 91, each cream solder 12 on the memory substrate 21 of the memory substrate module is used.
The conductive balls 71 are supplied one by one onto the electrodes. When the conductive balls 71 are placed on the cream solder 12, the conductive balls 71 slightly enter the cream solder 12,
The position is held by the adhesive force of the cream solder 12 itself.

【0201】次いで、図92に示すように上下を反転さ
せたのち、ベース基板10の各クリーム半田12とメモ
リ用基板21の各導電性ボール71とが対応するように
ベース基板10とメモリ用基板21とを位置決めする。
次いで、図93に示すように、導電性ボール71,…,
71を有するメモリ用基板21をベース基板10に重ね
合わせて積層し、ある程度の圧力を作用させて、メモリ
用基板21の各導電性ボール71の一部がベース基板1
0のクリーム半田12内に入り込むようにする。これに
より、図94に示すようにベース基板10とメモリ用基
板21とが大略平行に位置決め保持される。なお、図9
4では、各導電性ボール71とメモリ用基板21側の電
極41はクリーム半田12内に埋め込まれた状態となっ
ている。
Next, after turning over as shown in FIG. 92, the base substrate 10 and the memory substrate 21 are arranged such that each cream solder 12 of the base substrate 10 and each conductive ball 71 of the memory substrate 21 correspond to each other. 21 is positioned.
Next, as shown in FIG. 93, the conductive balls 71,.
The memory substrate 21 having the memory substrate 71 is overlaid on the base substrate 10 and a certain amount of pressure is applied so that a part of each conductive ball 71 of the memory substrate 21 is
0 cream solder 12. Thus, the base substrate 10 and the memory substrate 21 are positioned and held substantially in parallel as shown in FIG. Note that FIG.
In FIG. 4, the conductive balls 71 and the electrodes 41 on the side of the memory substrate 21 are embedded in the cream solder 12.

【0202】このようにして、突起電極11t,…,1
1tを利用しない小型メモリカードが製造されるが、導
電性ボール71,…,71の供給が手間であり、時間が
かかり、かつ、電極41,41間のピッチがより狭いピ
ッチ、例えば、0.3mm以下となると、基板接合時に
半田12同士が接触するといった短絡を発生させる可能
性がある。これを確実に防止するためには、上記突起電
極11t,…,11tを使用するのが好ましい。以下、
この突起電極11t,…,11tを利用した小型メモリ
カードの製造方法を説明する。
Thus, the protruding electrodes 11t,.
Although a small memory card is manufactured without using 1t, the supply of the conductive balls 71,..., 71 is troublesome, time-consuming, and the pitch between the electrodes 41, 41 is narrower, for example, 0. If the thickness is 3 mm or less, there is a possibility that a short circuit such as the solders 12 contacting each other at the time of joining the substrates will occur. In order to reliably prevent this, it is preferable to use the protruding electrodes 11t,..., 11t. Less than,
A method of manufacturing a small memory card using the protruding electrodes 11t,..., 11t will be described.

【0203】まず、図88及び図89と同様にベース基
板10側の各電極10xに半田12を配置する。
First, solder 12 is arranged on each electrode 10x on the base substrate 10 side as in FIGS. 88 and 89.

【0204】次いで、図96に示すように、メモリ用基
板21の各電極41上にメッキなどにより突起電極11
tを形成する。その後、図97に示すように、メモリチ
ップ15,…,15をメモリ用基板21に実装する。な
お、2層のメモリ用基板21をベース基板10に実装す
る場合には、下側のメモリ用基板21は、図98に示す
ように、両面の各電極41上にメッキなどにより突起電
極11tを形成する。
Next, as shown in FIG. 96, the projecting electrodes 11 are formed on the respective electrodes 41 of the memory substrate 21 by plating or the like.
Form t. Thereafter, as shown in FIG. 97, the memory chips 15,..., 15 are mounted on the memory substrate 21. In the case where the two-layered memory substrate 21 is mounted on the base substrate 10, the lower memory substrate 21 is provided with a protruding electrode 11t on each electrode 41 on both surfaces by plating or the like as shown in FIG. Form.

【0205】次いで、図99に示すように、メモリ用基
板21の各電極41上の突起電極11tとベース基板1
0の各電極10xとが対応するようにベース基板10と
メモリ用基板21とを位置決めする。次いで、メモリ用
基板21をベース基板10に重ね合わせて積層し、ある
程度の圧力を作用させて、メモリ用基板21の各突起電
極11tの一部がベース基板10の各電極10x上のク
リーム半田12内に入り込むようにする。これにより、
図100に示すようにベース基板10とメモリ用基板2
1とが大略平行に位置決め保持される。
Next, as shown in FIG. 99, the projecting electrode 11t on each electrode 41 of the memory substrate 21 and the base substrate 1
The base substrate 10 and the memory substrate 21 are positioned so that the 0 electrodes 10x correspond to each other. Next, the memory substrate 21 is superimposed on the base substrate 10 and laminated, and a certain amount of pressure is applied so that a part of each of the protruding electrodes 11t of the memory substrate 21 becomes a cream solder 12 on each of the electrodes 10x of the base substrate 10. Try to get inside. This allows
As shown in FIG. 100, the base substrate 10 and the memory substrate 2
1 are positioned and held substantially in parallel.

【0206】このような構成によれば、導電性ボール7
1,…,71が不要となり、導電性ボール71,…,7
1を供給する手間及び時間がなくなり、かつ、電極4
1,41間のピッチがより狭いピッチ、例えば、0.3
mm以下となっても、メモリ用基板21の突起電極11
tベース基板10の半田12内に若干入り込むだけであ
るため、半田12が大きく外側に流れ出すことがなく、
基板接合時に半田12同士が接触するといった短絡を防
止することができる。
According to such a structure, conductive balls 7
1,..., 71 are unnecessary, and the conductive balls 71,.
1 and the time and effort to supply
The pitch between 1, 41 is smaller, for example 0.3
mm or less, the projection electrode 11 of the memory substrate 21
Since the solder 12 only slightly penetrates into the solder 12 of the t-base substrate 10, the solder 12 does not largely flow outside,
It is possible to prevent a short circuit such that the solders 12 come into contact with each other at the time of joining the substrates.

【0207】上記各実施形態において、ベース基板10
の各貫通孔10a、第1メモリ用基板21の各貫通孔2
1a、及び、第2メモリ用基板22の各貫通孔22aの
配置は、各基板の長手方向沿いの長辺の近傍沿い、各基
板の長手方向と直交する幅方向沿いの短辺の近傍沿い、
又は、長辺及び短辺の近傍沿いの矩形状など任意に配置
することができる。
In each of the above embodiments, the base substrate 10
Each through hole 10a, each through hole 2 of the first memory substrate 21
1a and the arrangement of the through-holes 22a of the second memory substrate 22 are in the vicinity of the long side along the longitudinal direction of each substrate, in the vicinity of the short side along the width direction orthogonal to the longitudinal direction of each substrate,
Alternatively, they can be arranged arbitrarily such as a rectangular shape along the vicinity of the long side and the short side.

【0208】また、上記各実施形態において、ベース基
板10の各貫通孔10a、第1メモリ用基板21の各貫
通孔21a、及び、第2メモリ用基板22の各貫通孔2
2aに対して半田を供給する方法は、ディスペンサ又は
印刷のいずれでも良いとともに、その他の方法でもよい
(図示せず)。
Further, in each of the above embodiments, each through hole 10a of the base substrate 10, each through hole 21a of the first memory substrate 21, and each through hole 2a of the second memory substrate 22.
The method of supplying solder to 2a may be either a dispenser or printing, and may be another method (not shown).

【0209】また、上記各実施形態において、クリーム
半田12の代わりに、導電性接着剤を使用するようにし
てもよい。この導電性接着剤にはフィラーを入れるよう
にしてもよい。通常、クリーム半田12を溶融して硬化
させるときには250℃まで加熱する必要があるが、導
電性接着剤を使用する場合には150℃で十分な場合が
あり、このような場合には、加熱する温度が半田の場合
より低くすることができ、各基板での反りを少なくする
ことができる。
Further, in each of the above embodiments, a conductive adhesive may be used instead of the cream solder 12. A filler may be added to the conductive adhesive. Normally, it is necessary to heat to 250 ° C. when melting and curing the cream solder 12, but when using a conductive adhesive, 150 ° C. may be sufficient. In such a case, heating is performed. The temperature can be lower than in the case of solder, and the warpage of each substrate can be reduced.

【0210】また、上記各実施形態において、導電性ワ
イヤと導電性ボールとを組み合わせて使用するようにし
てもよい。また、これらに代えて、又は、これらのいず
れか又は両方とともに、半田又は銅などの柱状の導電性
部材を使用するようにしてもよい(図示せず)。
In each of the above embodiments, a conductive wire and a conductive ball may be used in combination. Alternatively, a columnar conductive member such as solder or copper may be used (not shown) instead of, or in addition to, or both of them.

【0211】また、上記各実施形態において、各基板の
上下いずれかの面において複数のメモリチップ15を実
装するとき、複数のメモリチップ15間に、基板間隔保
持用又は補強用として、電極には接触しない部分に、絶
縁性又は導電性ワイヤ、絶縁性又は導電性柱、絶縁性又
は導電性ボールを配置するようにしてもよい(図示せ
ず)。
In each of the above embodiments, when a plurality of memory chips 15 are mounted on one of the upper and lower surfaces of each substrate, electrodes are provided between the plurality of memory chips 15 to maintain or reinforce the substrate interval. Insulated or conductive wires, insulated or conductive pillars, or insulated or conductive balls may be arranged on the non-contacting portions (not shown).

【0212】上記各実施形態において、導電性ワイヤ1
1に代えて、導電性ボール71や導体や上記直方体のチ
ップ電子部品80を使用することができる。
In the above embodiments, the conductive wire 1
Instead of 1, a conductive ball 71, a conductor or the above-described rectangular parallelepiped chip electronic component 80 can be used.

【0213】また、上記実施形態において、フィルム基
板を使用するとき、フィルム基板の材質としてはポリイ
ミドなどが使用できるが、厚さ0.1mm程度の単層の
ガラスエポキシ樹脂製の基板とすることもできる。
In the above embodiment, when a film substrate is used, polyimide or the like can be used as a material of the film substrate, but a single-layer glass epoxy resin substrate having a thickness of about 0.1 mm may be used. it can.

【0214】なお、上記様々な実施形態のうちの任意の
実施形態を適宜組み合わせることにより、それぞれの有
する効果を奏するようにすることができる。
It is to be noted that by appropriately combining any of the above-described various embodiments, the effects of the respective embodiments can be achieved.

【0215】[0215]

【発明の効果】本発明によれば、メモリ用基板に複数の
メモリチップが実装されて構成されるメモリモジュール
をベース基板の一方の面に実装するようにしたので、ベ
ース基板の上に、両面にメモリチップを実装可能なメモ
リ用基板を狭い間隔で小スペース内に配置することがで
き、ベース基板のいずれか一方の面にメモリチップを実
装する場合と比較して、メモリチップの実装可能な面積
は、メモリ用基板の表裏両面の2倍にメモリ容量を増加
させることができる。
According to the present invention, a memory module constituted by mounting a plurality of memory chips on a memory substrate is mounted on one surface of the base substrate. A memory board that can mount a memory chip on it can be placed in a small space at a small interval, and the memory chip can be mounted compared to a case where the memory chip is mounted on either side of the base substrate. The area can double the memory capacity of the front and back surfaces of the memory substrate.

【0216】また、各基板間の電極を導電性ワイヤによ
り接続することにより、電極間での接続強度を向上させ
ることができる。
Further, by connecting the electrodes between the substrates with conductive wires, the connection strength between the electrodes can be improved.

【0217】また、各メモリチップを各基板に対してア
ウターリード無しに直接実装すなわちフリップチップ実
装するため、言いかえれば、各メモリチップの各電極と
各基板の各電極とをバンプなどを介して直接的に接合す
るため、各メモリチップの外側にアウターリードを引き
出して各基板に接合するスペースや手間を省くことがで
きて、小スペース化、工程の短縮化を図ることができ
る。
Further, since each memory chip is directly mounted on each substrate without outer leads, that is, flip chip mounting, in other words, each electrode of each memory chip and each electrode of each substrate are connected via bumps or the like. Since direct bonding is performed, the space and time required to pull out the outer leads to the outside of each memory chip and bond them to each substrate can be saved, and the space can be reduced and the process can be shortened.

【0218】また、メモリ用基板の表裏両面に全く同一
位置に同一サイズ及び厚みの複数個のメモリチップを実
装することができるため、メモリ用基板に熱的又は機械
的応力が作用したとき、例えば、封止樹脂の硬化収縮な
どにより基板が片側に反ることが防止できる。また、上
記メモリ用基板には、上記複数のメモリチップが上記メ
モリ用基板の長手方向の中心に対して対称に配置するこ
とができて、メモリ用基板全体として、応力の偏った分
布を防止することができる。
Further, since a plurality of memory chips of the same size and thickness can be mounted at exactly the same position on both the front and back surfaces of the memory substrate, when a thermal or mechanical stress acts on the memory substrate, for example, In addition, it is possible to prevent the substrate from being warped to one side due to curing shrinkage of the sealing resin. Further, the plurality of memory chips can be arranged symmetrically with respect to the center in the longitudinal direction of the memory substrate on the memory substrate, thereby preventing stress distribution in the entire memory substrate. be able to.

【0219】また、メモリチップが実装されたメモリモ
ジュールをベース基板とは別部品として別個に構成する
ことができ、バーンイン時にメモリチップが不良と判断
された場合には、そのメモリモジュールのみを廃棄すれ
ばよく、ICチップが実装されたベース基板まで廃棄す
る必要がなくなる。
Further, the memory module on which the memory chip is mounted can be formed separately from the base board as a separate component. If the memory chip is determined to be defective at the time of burn-in, only that memory module must be discarded. Thus, it is not necessary to discard the base substrate on which the IC chip is mounted.

【0220】上記小型メモリカードの製造方法によれ
ば、メモリモジュールが複数個ある場合、メモリモジュ
ールをベース基板モジュールに実装する前に、予めメモ
リモジュール同士を実装してバーンイン試験などにより
メモリモジュール全体としての機能を検査することがで
き、不良の場合には、メモリモジュールのみを廃棄すれ
ばよく、メモリモジュールに比較して高価なベース基板
モジュールを廃棄する必要がなくなり、コストダウンを
図ることができる。
According to the method for manufacturing a small memory card, when there are a plurality of memory modules, before mounting the memory modules on the base substrate module, the memory modules are mounted in advance and the whole memory module is subjected to a burn-in test or the like. In the case of failure, only the memory module needs to be discarded, and it is not necessary to discard the base board module, which is more expensive than the memory module, and the cost can be reduced.

【0221】ベース基板とメモリ用基板との間に導電性
ボールを介在させることにより、各基板の間隔を容易に
均等にすることができて、各基板を大略平行に配置する
ことができる。また、導電性ボールを銅などの半田より
も融点が高い材料より構成すれば、後工程でリフローや
エアブローにより半田を溶融するときでも導電性ボール
が溶融せず、基板間隔を導電性ボールにより確実に確保
することができ、高い精度で基板間の平行度を保持する
ことができる。よって、また、基板間が導電性ボールで
支持されるため、機械的な応力が作用しても導電性ボー
ルは容易に変形しない。従って、熱的な応力及び機械的
な応力に抗して、基板間の平行度を確実に保持すること
ができるとともに、隣接する導電性ボールとの接触も防
止することができてショートを防止できる。さらに、導
電性ボールの直径を小さくすることにより、より狭いピ
ッチでの配置が可能となり、配線の自由度が増し、各メ
モリチップへの個別配線が可能となり、メモリチップと
ICチップ間での処理速度の向上を図ることができる。
By providing conductive balls between the base substrate and the memory substrate, the intervals between the substrates can be easily made uniform, and the substrates can be arranged substantially in parallel. In addition, if the conductive balls are made of a material having a higher melting point than solder, such as copper, the conductive balls will not melt even when the solder is melted by reflow or air blow in a later process, and the spacing between the substrates will be ensured by the conductive balls. And the parallelism between the substrates can be maintained with high accuracy. Therefore, since the substrates are supported by the conductive balls, the conductive balls are not easily deformed even if a mechanical stress is applied. Therefore, the parallelism between the substrates can be reliably maintained against thermal stress and mechanical stress, and contact with adjacent conductive balls can be prevented, and short circuit can be prevented. . Furthermore, by reducing the diameter of the conductive balls, it is possible to arrange them at a narrower pitch, increasing the degree of freedom in wiring, enabling individual wiring to each memory chip, and processing between the memory chip and the IC chip. Speed can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の一実施形態にかかる小型メモリカー
ドのケースを除いた状態での概略斜視図である。なお、
一部の導体を取り除いて、電極などを理解しやすくして
いる。
FIG. 1 is a schematic perspective view of a small memory card according to an embodiment of the present invention without a case. In addition,
Some conductors have been removed to make it easier to understand the electrodes.

【図2】 図1の小型メモリカードの側面図である。FIG. 2 is a side view of the small memory card of FIG. 1;

【図3】 図1の小型メモリカードの完成状態での一部
断面側面図である。ただし、理解しやすくするため、メ
モリチップと基板との接続部分及びケースを断面で示
す。
FIG. 3 is a partial cross-sectional side view in a completed state of the small memory card of FIG. 1; However, for easier understanding, a connection portion between the memory chip and the substrate and a case are shown in cross section.

【図4】 (A),(B),(C)はそれぞれ図1の小
型メモリカードの製造方法において、ベース基板モジュ
ール、第1メモリモジュール、及び、第2メモリモジュ
ールを製造する工程の一部断面の説明図である。
FIGS. 4A, 4B, and 4C are each a part of a step of manufacturing a base substrate module, a first memory module, and a second memory module in the method of manufacturing the small memory card of FIG. 1; It is explanatory drawing of a cross section.

【図5】 (A),(B),(C),(D)はそれぞれ
図1の小型メモリカードの製造方法において、ベース基
板モジュール、第1メモリモジュール、及び、第2メモ
リモジュールにクリーム半田を塗布する工程の一部断面
の説明図、第1メモリモジュールと第2メモリモジュー
ルとを仮固定する工程の一部断面の説明図である。
5 (A), (B), (C) and (D) show the method of manufacturing the small memory card of FIG. 1, respectively, in which the base substrate module, the first memory module and the second memory module are cream soldered. FIG. 5 is an explanatory view of a partial cross-section of a step of applying, and a partial cross-sectional view of a step of temporarily fixing a first memory module and a second memory module.

【図6】 (A),(B),(C)はそれぞれ図1の小
型メモリカードの製造方法において、仮固定された第1
メモリモジュールと第2メモリモジュールをベース基板
モジュールに仮固定する工程、さらに、モジュール間の
電極同士を導電性ワイヤで個別に接続する工程、モジュ
ール間の電極同士を導体の別の例としての連続した導電
性ワイヤで接続する工程の一部断面の説明図である。
6 (A), (B), and (C) show the first temporarily fixed first memory card in the method of manufacturing the small memory card of FIG.
A step of temporarily fixing the memory module and the second memory module to the base substrate module, a step of individually connecting the electrodes between the modules with conductive wires, and a step of connecting the electrodes between the modules as another example of a conductor. It is explanatory drawing of a partial cross section of the process of connecting with a conductive wire.

【図7】 本発明の第2実施形態にかかる小型メモリカ
ードの完成状態での一部断面側面図である。ただし、理
解しやすくするため、メモリチップと基板との接続部分
及びケースを断面で示す。
FIG. 7 is a partial cross-sectional side view in a completed state of a small memory card according to a second embodiment of the present invention. However, for easier understanding, a connection portion between the memory chip and the substrate and a case are shown in cross section.

【図8】 (A),(B),(C)はそれぞれ図7の小
型メモリカードの製造方法において、ベース基板モジュ
ールにクリーム半田を印刷供給する工程、ベース基板モ
ジュールの各クリーム半田電極上に導電性ボールを1個
ずつ供給する工程、第1メモリモジュールにクリーム半
田を塗布する工程の一部断面の説明図である。
8 (A), (B) and (C) show steps of printing and supplying cream solder to the base substrate module in the method of manufacturing the small memory card of FIG. 7, respectively, FIG. 9 is an explanatory diagram of a partial cross section of a step of supplying conductive balls one by one and a step of applying cream solder to a first memory module.

【図9】 (A),(B)はそれぞれ図7の小型メモリ
カードの製造方法において、ベース基板モジュールの各
クリーム半田電極上の導電性ボールを介してベース基板
モジュール上に第1メモリモジュールを実装する工程、
第2メモリモジュールにクリーム半田を塗布する工程の
一部断面の説明図である。
9A and 9B respectively show a method of manufacturing the small memory card of FIG. 7 in which the first memory module is mounted on the base substrate module via conductive balls on each cream solder electrode of the base substrate module. Mounting process,
It is explanatory drawing of a partial cross section of the process of applying cream solder to a 2nd memory module.

【図10】 (A),(B)はそれぞれ図7の小型メモ
リカードの製造方法において、ベース基板モジュール上
の第1メモリモジュールの各クリーム半田電極上に導電
性ボールを1個ずつ供給する工程、第1メモリモジュー
ルの各クリーム半田電極上の導電性ボールを介して第1
メモリモジュール上に第2メモリモジュールを実装する
工程の一部断面の説明図である。
FIGS. 10A and 10B show a step of supplying conductive balls one by one on each cream solder electrode of the first memory module on the base substrate module in the method of manufacturing the small memory card of FIG. 7; And the first via the conductive balls on each cream solder electrode of the first memory module.
FIG. 9 is an explanatory diagram of a partial cross section of a step of mounting the second memory module on the memory module.

【図11】 本発明の第3実施形態にかかる小型メモリ
カードの一部断面側面図である。
FIG. 11 is a partial cross-sectional side view of a small memory card according to a third embodiment of the present invention.

【図12】 本発明の第4実施形態にかかる小型メモリ
カードの一部断面側面図である。
FIG. 12 is a partial cross-sectional side view of a small memory card according to a fourth embodiment of the present invention.

【図13】 本発明の第5実施形態にかかる小型メモリ
カードの一部断面側面図である。
FIG. 13 is a partial cross-sectional side view of a small memory card according to a fifth embodiment of the present invention.

【図14】 本発明の第6実施形態にかかる小型メモリ
カードの一部断面側面図である。
FIG. 14 is a partial cross-sectional side view of a small memory card according to a sixth embodiment of the present invention.

【図15】 本発明の第7実施形態にかかる小型メモリ
カードの一部断面側面図である。
FIG. 15 is a partial cross-sectional side view of a small memory card according to a seventh embodiment of the present invention.

【図16】 本発明の第8実施形態にかかる小型メモリ
カードの一部断面側面図である。
FIG. 16 is a partial cross-sectional side view of a small memory card according to an eighth embodiment of the present invention.

【図17】 本発明の第9実施形態にかかる小型メモリ
カードの一部断面側面図である。
FIG. 17 is a partial cross-sectional side view of a small memory card according to a ninth embodiment of the present invention.

【図18】 本発明の第10実施形態にかかる小型メモ
リカードの一部断面側面図である。
FIG. 18 is a partial cross-sectional side view of a small memory card according to a tenth embodiment of the present invention.

【図19】 本発明の第11実施形態にかかる小型メモ
リカードの一部断面側面図である。
FIG. 19 is a partial cross-sectional side view of a small memory card according to an eleventh embodiment of the present invention.

【図20】 本発明の第12実施形態にかかる小型メモ
リカードの一部断面側面図である。
FIG. 20 is a partial cross-sectional side view of a small memory card according to a twelfth embodiment of the present invention.

【図21】 本発明の第13実施形態にかかる小型メモ
リカードの一部断面側面図である。
FIG. 21 is a partial cross-sectional side view of a small memory card according to a thirteenth embodiment of the present invention.

【図22】 本発明の第14実施形態にかかる小型メモ
リカードの一部断面側面図である。
FIG. 22 is a partial cross-sectional side view of a small memory card according to a fourteenth embodiment of the present invention.

【図23】 本発明の各実施形態にかかる小型メモリカ
ードの基本となる小型メモリカードの分解斜視図であ
る。
FIG. 23 is an exploded perspective view of a small memory card which is the basis of the small memory card according to each embodiment of the present invention.

【図24】 図23の小型メモリカードの一部断面側面
図である。
FIG. 24 is a partial cross-sectional side view of the small memory card of FIG. 23;

【図25】 図23の小型メモリカードの底面図であ
る。
FIG. 25 is a bottom view of the small memory card of FIG. 23;

【図26】 本発明の第15実施形態にかかる小型メモ
リカードの概略側面図である。
FIG. 26 is a schematic side view of a small memory card according to a fifteenth embodiment of the present invention.

【図27】 本発明の第16実施形態にかかる小型メモ
リカードのケースを除いた状態での概略側面図である。
FIG. 27 is a schematic side view of a small memory card according to a sixteenth embodiment of the present invention without a case;

【図28】 メモリ用基板の長辺沿いに電極が配置され
た比較例の概略平面図である。
FIG. 28 is a schematic plan view of a comparative example in which electrodes are arranged along long sides of a memory substrate.

【図29】 (A),(B)は、それぞれ、メモリ用基
板の長辺沿いにメモリチップの長手方向が配置されてい
る比較例であって、メモリチップに割れが発生している
状態を示す概略平面図、及び、メモリチップの電極とメ
モリ用基板の電極とを接合する半田接合部に応力が集中
してクラックが発生している状態を示す概略側面図であ
る。
FIGS. 29A and 29B are comparative examples in which the longitudinal direction of the memory chip is arranged along the long side of the memory substrate, and show a state in which the memory chip is cracked. FIG. 2 is a schematic plan view showing the semiconductor device, and a schematic side view showing a state in which stress is concentrated on a soldered joint for joining the electrode of the memory chip and the electrode of the memory substrate to cause cracks.

【図30】 曲げテストの説明図である。FIG. 30 is an explanatory diagram of a bending test.

【図31】 ねじりテストの説明図である。FIG. 31 is an explanatory diagram of a torsion test.

【図32】 上記第16実施形態の変形例のメモリ用基
板の概略平面図である。
FIG. 32 is a schematic plan view of a memory substrate according to a modification of the sixteenth embodiment.

【図33】 上記第16実施形態の別の変形例のメモリ
用基板の概略平面図である。
FIG. 33 is a schematic plan view of a memory substrate according to another modification of the sixteenth embodiment.

【図34】 本発明の第17実施形態にかかる小型メモ
リカードの上側のメモリ用基板の概略側面図である。
FIG. 34 is a schematic side view of an upper memory substrate of a small memory card according to a seventeenth embodiment of the present invention.

【図35】 本発明の第17実施形態にかかる小型メモ
リカードのケースを除いた状態での小型メモリカードの
概略側面図である。
FIG. 35 is a schematic side view of a small memory card according to a seventeenth embodiment of the present invention without the case of the small memory card.

【図36】 本発明の第18実施形態にかかる、ケース
を除いた状態での小型メモリカードの下側の2層のメモ
リ用基板の概略側面図である。
FIG. 36 is a schematic side view of a lower two-layer memory substrate without a case according to an eighteenth embodiment of the present invention, with a case removed.

【図37】 本発明の第18実施形態にかかる、ケース
を除いた状態での小型メモリカードの下側の2層のメモ
リ用基板をベース基板に実装した状態の概略側面図であ
る。
FIG. 37 is a schematic side view of the eighteenth embodiment of the present invention in a state where a lower two-layer memory substrate is mounted on a base substrate, excluding a case;

【図38】 本発明の第18実施形態にかかる、ケース
を除いた状態での小型メモリカードの概略側面図であっ
て、ベース基板に実装された下側の2層のメモリ用基板
にさらに最上層のメモリ用基板を実装した状態の概略側
面図である。
FIG. 38 is a schematic side view of a small memory card without a case according to an eighteenth embodiment of the present invention, further showing a memory board on the lower two layers mounted on a base board; It is a schematic side view in the state where the memory board of the upper layer was mounted.

【図39】 本発明の第19実施形態にかかる、ケース
を除いた状態での小型メモリカードの概略側面図であ
る。
FIG. 39 is a schematic side view of a small memory card without a case according to a nineteenth embodiment of the present invention.

【図40】 本発明の第20実施形態にかかる、ケース
を除いた状態での小型メモリカードに対して塗布ノズル
により絶縁性の補強樹脂を塗布する状態を示す概略側面
図である。
FIG. 40 is a schematic side view showing a state where an insulating reinforcing resin is applied by a coating nozzle to a small memory card without a case according to the twentieth embodiment of the present invention.

【図41】 本発明の第20実施形態にかかる、ケース
を除いた状態での小型メモリカードの概略側面図であ
る。
FIG. 41 is a schematic side view of a small memory card without a case according to a twentieth embodiment of the present invention.

【図42】 本発明の第20実施形態にかかる、ケース
を除いた状態での小型メモリカードの概略側面図であ
る。
FIG. 42 is a schematic side view of a small memory card without a case according to a twentieth embodiment of the present invention.

【図43】 上記第20実施形態の第1変形例のメモリ
用基板の概略平面図である。
FIG. 43 is a schematic plan view of a memory substrate according to a first modification of the twentieth embodiment.

【図44】 上記第20実施形態の第1変形例の小型メ
モリカードの一部断面の概略側面図である。
FIG. 44 is a schematic side view of a partial cross section of a small memory card of a first modification of the twentieth embodiment.

【図45】 上記第20実施形態の第2変形例の小型メ
モリカードの一部断面の概略側面図である。
FIG. 45 is a schematic side view of a partial cross section of a small memory card of a second modification of the twentieth embodiment.

【図46】 上記第20実施形態の第3変形例の小型メ
モリカードの一部断面の概略側面図である。
FIG. 46 is a schematic side view of a partial cross section of a small memory card of a third modification of the twentieth embodiment.

【図47】 上記第20実施形態の第4変形例の小型メ
モリカードの一部断面の概略側面図である。
FIG. 47 is a schematic side view of a partial cross section of a small memory card of a fourth modification of the twentieth embodiment.

【図48】 上記第20実施形態の第5変形例の小型メ
モリカードの一部断面の概略側面図である。
FIG. 48 is a schematic side view of a partial cross section of a small memory card of a fifth modification of the twentieth embodiment.

【図49】 上記第20実施形態の第6変形例の小型メ
モリカードの一部断面の概略側面図である。
FIG. 49 is a schematic side view of a partial cross section of a small memory card of a sixth modification of the twentieth embodiment.

【図50】 上記第20実施形態の第7変形例の小型メ
モリカードの一部断面の概略側面図である。
FIG. 50 is a schematic side view of a partial cross section of a small memory card of a seventh modification of the twentieth embodiment.

【図51】 上記第20実施形態の第8変形例の小型メ
モリカードの一部断面の概略側面図である。
FIG. 51 is a schematic side view of a partial cross section of a small memory card of an eighth modification of the twentieth embodiment.

【図52】 上記第20実施形態の第9変形例の小型メ
モリカードの一部断面の概略側面図である。
FIG. 52 is a schematic side view of a partial cross section of a small memory card of a ninth modification of the twentieth embodiment.

【図53】 上記第20実施形態の第10変形例の小型
メモリカードの一部断面の概略側面図である。
FIG. 53 is a schematic side view of a partial cross section of a small memory card of a tenth modification of the twentieth embodiment.

【図54】 上記第20実施形態の第11変形例の小型
メモリカードの一部断面の概略側面図である。
FIG. 54 is a schematic side view of a partial cross section of a small memory card of an eleventh modification of the twentieth embodiment.

【図55】 上記第20実施形態の第12変形例の小型
メモリカードの一部断面の概略側面図である。
FIG. 55 is a schematic side view of a partial cross section of a small memory card of a twelfth modification of the twentieth embodiment.

【図56】 上記第20実施形態の第13変形例の小型
メモリカードの一部断面の概略側面図である。
FIG. 56 is a schematic side view of a partial cross section of a small memory card of a thirteenth modification of the twentieth embodiment.

【図57】 上記第20実施形態の第14変形例の小型
メモリカードの一部断面の概略側面図である。
FIG. 57 is a schematic side view of a partial cross section of a small memory card of a fourteenth modification of the twentieth embodiment.

【図58】 上記第20実施形態の第15変形例の小型
メモリカードの一部断面の概略側面図である。
FIG. 58 is a schematic side view of a partial cross section of a small memory card of a fifteenth modification of the twentieth embodiment;

【図59】 上記第20実施形態の第16変形例の小型
メモリカードの概略平面図である。
FIG. 59 is a schematic plan view of a small memory card of a sixteenth modification of the twentieth embodiment.

【図60】 上記第20実施形態の第16変形例の小型
メモリカードの一部断面の概略側面図である。
FIG. 60 is a schematic side view of a partial cross section of a small memory card of a sixteenth modification of the twentieth embodiment.

【図61】 上記第16実施形態の長方形の小型メモリ
カード用の長方形のメモリ用基板の斜視図である。
FIG. 61 is a perspective view of a rectangular memory substrate for a rectangular small memory card of the sixteenth embodiment.

【図62】 図61のメモリ用基板に長方形のメモリチ
ップが2枚実装された状態の斜視図である。
62 is a perspective view showing a state in which two rectangular memory chips are mounted on the memory substrate of FIG. 61.

【図63】 本発明の第20実施形態の第17変形例に
かかる小型メモリカードのメモリ用基板の概略平面図で
ある。
FIG. 63 is a schematic plan view of a memory substrate of a small memory card according to a seventeenth modification of the twentieth embodiment of the present invention.

【図64】 本発明の第20実施形態の第17変形例に
かかる小型メモリカードの一部断面の概略側面図であ
る。
FIG. 64 is a schematic side view of a partial cross section of a small memory card according to a seventeenth modification of the twentieth embodiment of the present invention;

【図65】 本発明の第20実施形態の第18変形例に
かかる小型メモリカードの一部断面の概略側面図であ
る。
FIG. 65 is a schematic side view of a partial cross section of a small memory card according to an eighteenth modification of the twentieth embodiment of the present invention;

【図66】 本発明の第20実施形態の第19変形例に
かかる小型メモリカードの一部断面の概略側面図であ
る。
FIG. 66 is a schematic side view of a partial cross section of a small memory card according to a nineteenth modification of the twentieth embodiment of the present invention;

【図67】 本発明の第20実施形態の第20変形例に
かかる小型メモリカードの一部断面の概略側面図であ
る。
FIG. 67 is a schematic side view of a partial cross section of a small memory card according to a twentieth modification of the twentieth embodiment of the present invention.

【図68】 本発明の第21実施形態にかかる小型メモ
リカードを説明するための課題の説明図である。
FIG. 68 is an explanatory diagram of a problem for explaining the small memory card according to the twenty-first embodiment of the present invention.

【図69】 本発明の第21実施形態にかかる小型メモ
リカードのメモリ用基板の概略側面図である。
FIG. 69 is a schematic side view of a memory substrate of a small memory card according to a twenty-first embodiment of the present invention.

【図70】 本発明の第21実施形態にかかる小型メモ
リカードのメモリ用基板の一方の面にメモリチップを実
装した状態の概略側面図である。
FIG. 70 is a schematic side view showing a state in which a memory chip is mounted on one surface of a memory substrate of a small memory card according to a twenty-first embodiment of the present invention.

【図71】 本発明の第21実施形態にかかる小型メモ
リカードののメモリ用基板の表裏両面にメモリチップを
それぞれ実装した状態の概略側面図である。
FIG. 71 is a schematic side view of a small memory card according to a twenty-first embodiment of the present invention with memory chips mounted on both front and back surfaces of a memory substrate.

【図72】 本発明の第21実施形態にかかる小型メモ
リカードのメモリ用基板の一方の面にメモリチップを実
装したのち封止樹脂で電極接合部分を封止した状態の一
部断面の概略側面図である。
FIG. 72 is a schematic side view of a partial cross section in a state in which a memory chip is mounted on one surface of a memory substrate of a small memory card according to a twenty-first embodiment of the present invention, and then an electrode joining portion is sealed with a sealing resin. FIG.

【図73】 図72に次いで、小型メモリカードのメモ
リ用基板の他方の面にメモリチップを実装する状態の一
部断面の概略側面図である。
FIG. 73 is a schematic side view of a partial cross section showing a state where a memory chip is mounted on the other surface of the memory substrate of the small memory card, following FIG. 72;

【図74】 図73に次いで、小型メモリカードのメモ
リ用基板の他方の面にメモリチップを実装する状態の一
部断面の概略側面図である。
FIG. 74 is a schematic side view showing a partial cross section of a state where a memory chip is mounted on the other surface of the memory substrate of the small memory card, following FIG. 73;

【図75】 図74の工程を経て製造された、小型メモ
リカードのメモリ用基板の一部断面の概略側面図であ
る。
75 is a schematic side view of a partial cross section of a memory substrate of a small memory card manufactured through the process of FIG. 74.

【図76】 図73及び図74とは別の方法により、小
型メモリカードのメモリ用基板の両方の面にメモリチッ
プをそれぞれ実装する状態の概略側面図である。
76 is a schematic side view of a state in which memory chips are mounted on both surfaces of a memory substrate of a small memory card by a method different from that of FIGS. 73 and 74. FIG.

【図77】 本発明の第22実施形態にかかる小型メモ
リカードの課題を説明するためのケース収納前のメモリ
用基板が反った状態を示す説明図である。
FIG. 77 is an explanatory diagram showing a state in which the memory substrate before the case is stored is warped to explain the problem of the small memory card according to the twenty-second embodiment of the present invention.

【図78】 本発明の第22実施形態にかかる小型メモ
リカードの課題を説明するためのケース収納後のメモリ
用基板が反った状態を示す説明図である。
FIG. 78 is an explanatory diagram showing a state in which the memory substrate after the case is stored is warped, for explaining the problem of the small memory card according to the twenty-second embodiment of the present invention.

【図79】 本発明の第22実施形態にかかる小型メモ
リカードを説明するためのケース収納前の1層のメモリ
用基板とベース基板との隙間が一定に保持された状態を
示す説明図である。
FIG. 79 is an explanatory view for explaining a small-sized memory card according to a twenty-second embodiment of the present invention, showing a state in which a gap between a one-layer memory substrate and a base substrate before a case is stored is kept constant; .

【図80】 本発明の第22実施形態にかかる小型メモ
リカードを説明するためのケース収納後の1層のメモリ
用基板とベース基板との隙間が一定に保持された状態を
示す説明図である。
FIG. 80 is an explanatory view showing a state in which the gap between the one-layer memory substrate and the base substrate after housing the case is held constant for explaining the small-sized memory card according to the twenty-second embodiment of the present invention; .

【図81】 本発明の第22実施形態にかかる小型メモ
リカードを説明するためのケース収納前の2層のメモリ
用基板間の隙間及び下側のメモリ用基板とベース基板と
の隙間がそれぞれ一定に保持された状態を示す説明図で
ある。
FIG. 81 is a view illustrating a small-sized memory card according to a twenty-second embodiment of the present invention. FIG. 4 is an explanatory diagram showing a state held in the first embodiment.

【図82】 本発明の第22実施形態にかかる小型メモ
リカードを説明するためのケース収納後の2層のメモリ
用基板間の隙間及び下側のメモリ用基板とベース基板と
の隙間がそれぞれ一定に保持された状態を示す説明図で
ある。
FIG. 82 is a view illustrating a small-sized memory card according to a twenty-second embodiment of the present invention, in which a gap between two layers of memory boards and a gap between a lower memory board and a base board after being stored in a case are constant. FIG. 4 is an explanatory diagram showing a state held in the first embodiment.

【図83】 メモリ用基板のレジストの突出量がメモリ
チップ接合用電極の突出量より大きくなっている状態を
示す一部断面側面図である。
FIG. 83 is a partial cross-sectional side view showing a state in which the amount of protrusion of the resist on the memory substrate is larger than the amount of protrusion of the electrode for bonding a memory chip;

【図84】 本発明の第23実施形態にかかる小型メモ
リカードのメモリ用基板を示す一部断面側面図である。
FIG. 84 is a partial cross-sectional side view showing a memory substrate of a small-sized memory card according to a twenty-third embodiment of the present invention.

【図85】 本発明の第23実施形態の変形例にかかる
小型メモリカードのメモリ用基板を示す一部断面側面図
である。
FIG. 85 is a partial cross-sectional side view showing a memory substrate of a small memory card according to a modification of the twenty-third embodiment of the present invention.

【図86】 本発明の第16実施形態にかかる小型メモ
リカードのケースを除いた状態での分解斜視図である。
FIG. 86 is an exploded perspective view of a small memory card according to a sixteenth embodiment of the present invention without a case;

【図87】 図86の小型メモリカードのケースを除い
た状態での側面図である。
87 is a side view of the small memory card of FIG. 86 without a case.

【図88】 本発明の上記実施形態において、突起電極
を利用しない小型メモリカードの製造方法の工程を示す
説明図である。
FIG. 88 is an explanatory diagram showing a step of a method for manufacturing a small memory card which does not use projecting electrodes in the embodiment of the present invention.

【図89】 図88に続く、本発明の上記実施形態にお
いて、突起電極を利用しない小型メモリカードの製造方
法の工程を示す説明図である。
89 is an explanatory view, following FIG. 88, showing the steps of the method for manufacturing a small-sized memory card which does not use a protruding electrode in the embodiment of the present invention. FIG.

【図90】 図89に続く、本発明の上記実施形態にお
いて、突起電極を利用しない小型メモリカードの製造方
法の工程を示す説明図である。
FIG. 90 is an explanatory view, following FIG. 89, showing the steps of the method for manufacturing a small memory card which does not use projecting electrodes in the above embodiment of the present invention.

【図91】 図90に続く、本発明の上記実施形態にお
いて、突起電極を利用しない小型メモリカードの製造方
法の工程を示す説明図である。
FIG. 91 is an explanatory view, following FIG. 90, showing the steps of the method for manufacturing a small memory card which does not use projecting electrodes in the embodiment of the present invention.

【図92】 図91に続く、本発明の上記実施形態にお
いて、突起電極を利用しない小型メモリカードの製造方
法の工程を示す説明図である。
FIG. 92 is an explanatory view, following FIG. 91, showing the steps of the method for manufacturing a small memory card which does not use projecting electrodes in the embodiment of the present invention.

【図93】 図92に続く、本発明の上記実施形態にお
いて、突起電極を利用しない小型メモリカードの製造方
法の工程を示す説明図である。
FIG. 93 is an explanatory view following FIG. 92 showing the steps of the method for manufacturing a small memory card that does not use projecting electrodes in the embodiment of the present invention.

【図94】 図93に続く、本発明の上記実施形態にお
いて、突起電極を利用しない小型メモリカードの製造方
法の工程を示す説明図である。
FIG. 94 is an explanatory view following FIG. 93 showing the steps of the method for manufacturing a small memory card which does not use projecting electrodes in the embodiment of the present invention.

【図95】 本発明の第24実施形態にかかる小型メモ
リカードの分解斜視図である。
FIG. 95 is an exploded perspective view of a small memory card according to a twenty-fourth embodiment of the present invention.

【図96】 本発明の第24実施形態にかかる小型メモ
リカードの製造方法の工程を示す説明図である。
FIG. 96 is an explanatory view showing a step of the method for manufacturing the small memory card according to the twenty-fourth embodiment of the present invention;

【図97】 図96に続く、本発明の第24実施形態に
かかる小型メモリカードの製造方法の工程を示す説明図
である。
FIG. 97 is an explanatory view following FIG. 96 showing steps of a method for manufacturing a small memory card according to the twenty-fourth embodiment of the present invention;

【図98】 図97に続く、本発明の第24実施形態に
かかる小型メモリカードの製造方法の工程を示す説明図
である。
FIG. 98 is an explanatory view, following FIG. 97, showing the steps of the method for manufacturing a small memory card according to the twenty-fourth embodiment of the present invention.

【図99】 図98に続く、本発明の第24実施形態に
かかる小型メモリカードの製造方法の工程を示す説明図
である。
FIG. 99 is an explanatory view following FIG. 98 showing steps of a method for manufacturing a small memory card according to the twenty-fourth embodiment of the present invention;

【図100】 図99に続く、本発明の第24実施形態
にかかる小型メモリカードの製造方法の工程を示す説明
図である。
FIG. 100 is an explanatory view following FIG. 99 showing the steps of the method for manufacturing a small memory card according to the twenty-fourth embodiment of the present invention;

【図101】 本発明の第7実施形態の変形例にかかる
小型メモリカードの一部断面側面図である。
FIG. 101 is a partial cross-sectional side view of a small memory card according to a modification of the seventh embodiment of the present invention.

【図102】 本発明の第11実施形態の変形例にかか
る小型メモリカードの一部断面側面図である。
FIG. 102 is a partial cross-sectional side view of a small memory card according to a modification of the eleventh embodiment of the present invention.

【符号の説明】[Explanation of symbols]

10…ベース基板、10a…貫通孔、10d…電極、1
0x…電極、10z…位置決め孔、11…導電性ワイ
ヤ、11p…接合部、11t…突起電極、11x…半田
部、12…クリーム半田、13…ASIC用ICチッ
プ、14…マイクロプロセッサ用ICチップ、15…メ
モリチップ、15p…電極、15x…短辺、15y…長
辺、16…カード電極、18…チップコンデンサ、19
…チップ抵抗、21,21C…第1メモリ用基板、21
A,21B…第1分割メモリ用基板、21a…貫通孔、
21d…電極、21e…メモリチップ実装予定領域、2
1x…短辺、21y…長辺、21z…位置決め孔、2
2,22A…第2メモリ用基板、22a…貫通孔、22
d…電極、22e…メモリチップ実装予定領域、22z
…位置決め孔、24…第4メモリ用基板、30A…上ケ
ース、31A…下ケース、41…電極、44…絶縁性の
補強部、44a…一端部補強部、44b…幅広の補強
部、44c…最上層補強部、44d…メモリ用基板補強
部、44e…第2メモリ用基板補強部、44f…棒状の
メモリ用基板補強部、44g…層状の最上層補強部、4
4i…層状の第3メモリ用基板補強部、44j…層状の
第4メモリ用基板補強部、44k…棒状のメモリ用基板
補強部、44n…細長の補強部、50…塗布ノズル、5
1…ディスペンサ、52…仮固定用接着剤、53…導電
性ワイヤ、54…ステンシル、54a…クリーム半田挿
入孔、55…スキージ、56…導電性ボール挿入用板、
56a…導電性ボール挿入穴、57…スキージ、58…
導電性ボール挿入用板、58a…導電性ボール挿入穴、
59…スキージ、60…ICチップ、61…追加のメモ
リモジュール、62…柱状の導電体、63…フィルム基
板、63a…リード端子、63b…枠部、65…フィル
ム基板、66…導電体、67…導電シート、67a…導
電ピン、68…導電体、70…第3メモリ用基板、7
1,71A…導電性ボール、75…半田、78…RF用
LSIチップ、79…ベースバンドLSIチップ、80
…チップ部品、80a,80b…電極、81…フレキシ
ブル基板、110…基板、113…ASIC用ICチッ
プ、114…マイクロプロセッサ用ICチップ、115
…メモリチップ、116…電極、118…チップコンデ
ンサ、119…チップ抵抗、130…上ケース、131
…下ケース、131a…電極用開口、132…ライトプ
ロテクト用切換えスイッチ、200…封止樹脂、210
…ベース基板モジュール、221…第1メモリモジュー
ル、222…第2メモリモジュール、270…第3メモ
リモジュール。
Reference numeral 10: base substrate, 10a: through hole, 10d: electrode, 1
0x: electrode, 10z: positioning hole, 11: conductive wire, 11p: joining part, 11t: projecting electrode, 11x: solder part, 12: cream solder, 13: ASIC IC chip, 14: microprocessor IC chip, 15: memory chip, 15p: electrode, 15x: short side, 15y: long side, 16: card electrode, 18: chip capacitor, 19
... Chip resistors, 21, 21C ... First memory substrate, 21
A, 21B: first divided memory substrate, 21a: through hole,
21d: electrode, 21e: memory chip mounting area, 2
1x: short side, 21y: long side, 21z: positioning hole, 2
2, 22A: second memory substrate, 22a: through hole, 22
d: electrode, 22e: memory chip mounting area, 22z
... Positioning holes, 24 ... Fourth memory substrate, 30A ... Upper case, 31A ... Lower case, 41 ... Electrode, 44 ... Insulating reinforcement, 44a ... One end reinforcement, 44b ... Wide reinforcement, 44c ... Uppermost layer reinforcement, 44d: memory substrate reinforcement, 44e: second memory substrate reinforcement, 44f: rod-shaped memory substrate reinforcement, 44g: layered uppermost layer reinforcement, 4
4i: Layered third memory substrate reinforcement, 44j: Layered fourth memory substrate reinforcement, 44k: Bar-shaped memory substrate reinforcement, 44n: Slender reinforcement, 50: Application nozzle, 5
DESCRIPTION OF SYMBOLS 1 ... Dispenser, 52 ... Temporary fixing adhesive, 53 ... Conductive wire, 54 ... Stencil, 54a ... Cream solder insertion hole, 55 ... Squeegee, 56 ... Plate for conductive ball insertion,
56a: conductive ball insertion hole, 57: squeegee, 58 ...
Conductive ball insertion plate, 58a ... conductive ball insertion hole,
59 squeegee, 60 IC chip, 61 additional memory module, 62 columnar conductor, 63 film substrate, 63a lead terminal, 63b frame, 65 film substrate, 66 conductor, 67 Conductive sheet, 67a conductive pin, 68 conductive body, 70 third memory substrate, 7
1, 71A: conductive ball, 75: solder, 78: LSI chip for RF, 79: baseband LSI chip, 80
... Chip components, 80a, 80b ... Electrode, 81 ... Flexible substrate, 110 ... Substrate, 113 ... IC chip for ASIC, 114 ... IC chip for microprocessor, 115
... memory chip, 116 ... electrode, 118 ... chip capacitor, 119 ... chip resistor, 130 ... upper case, 131
... lower case, 131a ... electrode opening, 132 ... switch for write protection, 200 ... sealing resin, 210
... Base board module, 221 first memory module, 222 second memory module, 270 third memory module

フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 1/14 H01L 25/04 Z 1/18 (72)発明者 吉野 道朗 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 山本 憲一 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 2C005 MA11 MA17 MB03 MB05 5B035 AA07 BA03 BA05 BB09 CA01 CA07 5E336 AA04 AA11 AA14 BB01 BB02 BB12 BB15 CC32 CC52 CC53 CC58 EE01 GG14 5E338 AA01 AA02 AA12 AA16 BB72 BB75 CC01 CD33 EE26 5E344 AA01 AA16 AA19 AA21 BB01 BB04 BB05 BB07 BB13 CC23 CD09 CD12 CD27 DD02 EE16Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat II (Reference) H05K 1/14 H01L 25/04 Z 1/18 (72) Inventor Michiro Yoshino 1006 Kazuma Kazuma, Kadoma, Osaka Matsushita Electric Industrial Incorporated (72) Inventor Kenichi Yamamoto 1006 Kadoma, Kazuma, Osaka Prefecture Matsushita Electric Industrial Co., Ltd.F-term (reference) CC52 CC53 CC58 EE01 GG14 5E338 AA01 AA02 AA12 AA16 BB72 BB75 CC01 CD33 EE26 5E344 AA01 AA16 AA19 AA21 BB01 BB04 BB05 BB07 BB13 CC23 CD09 CD12 CD27 DD02 EE16

Claims (36)

【特許請求の範囲】[Claims] 【請求項1】 メモリ用基板(21,22,70,6
3,65)に複数のメモリチップ(15)が実装されて
構成されるメモリモジュール(221,222,27
0)をベース基板(10)の一方の面に実装するととも
に、上記ベース基板の他方の面に、上記複数のメモリチ
ップを動作制御するICチップ(13,14,60)を
実装し、全体をパッケージ(30,31)内に収納する
ようにしたカード型記録媒体。
A memory substrate (21, 22, 70, 6)
3, 65) and a plurality of memory chips (221) mounted thereon.
0) is mounted on one surface of the base substrate (10), and IC chips (13, 14, 60) for controlling the operation of the plurality of memory chips are mounted on the other surface of the base substrate. A card-type recording medium accommodated in a package (30, 31).
【請求項2】 上記メモリ用基板(21,22)の表裏
両面にそれぞれ上記メモリチップ(15)を実装して上
記メモリモジュール(221,222,270)を構成
するようにした請求項1に記載のカード型記録媒体。
2. The memory module (221, 222, 270) according to claim 1, wherein the memory chips (15) are mounted on both front and back surfaces of the memory substrate (21, 22), respectively. Card type recording medium.
【請求項3】 上記メモリモジュール(221,22
2,270)は、複数のメモリモジュール(221,2
22,270)から構成され、各メモリモジュールの各
メモリ用基板には上記メモリチップが実装されているよ
うにした請求項1又は2に記載のカード型記録媒体。
3. The memory module (221, 22)
2, 270) includes a plurality of memory modules (221, 221).
3. The card-type recording medium according to claim 1, wherein said memory chip is mounted on each memory substrate of each memory module.
【請求項4】 上記ベース基板(10)の上記一方の面
には、上記メモリチップ(15)を実装するようにした
請求項1〜3のいずれか1つに記載のカード型記録媒
体。
4. The card-type recording medium according to claim 1, wherein said memory chip is mounted on said one surface of said base substrate.
【請求項5】 上記メモリ用基板(21,22)の電極
と上記ベース基板(10)の電極との間には、上記メモ
リ用基板の電極と上記ベース基板の電極とを上記ベース
基板のメモリ用基板実装面に直交する方向に電気的に接
続する導体(11,53,71,71A,68,62,
66,67a)により電気的に接続されるようにした請
求項1〜4のいずれか1つに記載のカード型記録媒体。
5. Between the electrodes of the memory substrate (21, 22) and the electrodes of the base substrate (10), the electrodes of the memory substrate and the electrodes of the base substrate are connected to the memory of the base substrate. Conductors (11, 53, 71, 71A, 68, 62, 62) electrically connected in a direction orthogonal to the mounting substrate mounting surface.
The card type recording medium according to any one of claims 1 to 4, wherein the card type recording medium is electrically connected by (66, 67a).
【請求項6】 上記各メモリ用基板(21,22,7
0)の電極間には、互いに隣接する上記メモリ用基板の
電極同士を上記メモリ用基板のメモリチップ実装面に直
交する方向に電気的に接続する導体(11,53,7
1,71A,68,62,66,67a)により電気的
に接続されるようにした請求項3に記載のカード型記録
媒体。
6. The memory substrate (21, 22, 7)
0), the conductors (11, 53, 7) electrically connecting the electrodes of the memory substrate adjacent to each other in a direction orthogonal to the memory chip mounting surface of the memory substrate.
4. The card-type recording medium according to claim 3, wherein the card-type recording medium is electrically connected to the card type recording medium.
【請求項7】 上記導体は、導電性ワイヤ(11,5
3)である請求項5又は6に記載のカード型記録媒体。
7. The conductor according to claim 1, wherein the conductor is a conductive wire (11,5).
The card-type recording medium according to claim 5 or 6, wherein 3).
【請求項8】 上記メモリモジュール(221,22
2,270)は、第1メモリモジュール(221)と第
2メモリモジュール(222)とから構成され、上記ベ
ース基板の上には上記第1メモリモジュール(221)
が実装され、上記第1メモリモジュールには上記第2メ
モリモジュールが実装されるとともに、各メモリモジュ
ールの各メモリ用基板には上記メモリチップが実装され
る一方、上記ベース基板の電極と上記第1メモリモジュ
ールの上記メモリ用基板の電極と上記第2メモリモジュ
ールの上記メモリ用基板の電極とを1つの導電性ワイヤ
(11,53)で電気的に接続するようにした請求項1
〜4のいずれか1つに記載のカード型記録媒体。
8. The memory module (221, 22)
2, 270) includes a first memory module (221) and a second memory module (222), and the first memory module (221) is provided on the base substrate.
Is mounted, the second memory module is mounted on the first memory module, and the memory chip is mounted on each memory substrate of each memory module, while the electrode of the base substrate is connected to the first memory module. The electrode of the memory substrate of the memory module and the electrode of the memory substrate of the second memory module are electrically connected by one conductive wire (11, 53).
5. The card-type recording medium according to any one of items 4 to 4.
【請求項9】 上記導体は、導電性ボール(71,71
A)である請求項5又は6に記載のカード型記録媒体。
9. The conductive material comprises conductive balls (71, 71).
The card-type recording medium according to claim 5 or 6, which is A).
【請求項10】 上記導体は、絶縁性樹脂シート(6
7)内に配置された導電性ピン(67a)である請求項
5又は6に記載のカード型記録媒体。
10. The conductor is made of an insulating resin sheet (6).
7. The card-type recording medium according to claim 5, wherein the card-type recording medium is a conductive pin (67a) disposed in (7).
【請求項11】 上記導体は、各端部の上下面の電極
(80a,80b)が互に電気的に接続されている直方
体の電子部品(80)であるようにした請求項5又は6
に記載のカード型記録媒体。
11. The electronic device according to claim 5, wherein the conductor is a rectangular parallelepiped electronic component in which electrodes on upper and lower surfaces of each end are electrically connected to each other.
2. A card-type recording medium according to claim 1.
【請求項12】 上記メモリ用基板には、上記複数のメ
モリチップが上記メモリ用基板の長手方向の中心に対し
て対称に配置されている請求項1〜11のいずれか1つ
に記載のカード型記録媒体。
12. The card according to claim 1, wherein the plurality of memory chips are symmetrically arranged on the memory substrate with respect to a longitudinal center of the memory substrate. Type recording medium.
【請求項13】 上記メモリ用基板の両面には少なくと
も1個のメモリチップがそれぞれ実装され、かつ、上記
メモリ用基板の両面に実装された上記メモリチップの位
置が同一位置であるようにした実装される請求項1〜1
2のいずれか1つに記載のカード型記録媒体。
13. A mounting wherein at least one memory chip is mounted on both sides of the memory substrate, and the positions of the memory chips mounted on both sides of the memory substrate are the same. Claims 1-1
3. The card-type recording medium according to any one of 2.
【請求項14】 上記ベース基板の上記他方の面にメモ
リチップを実装するようにした請求項1〜13のいずれ
か1つに記載のカード型記録媒体。
14. The card-type recording medium according to claim 1, wherein a memory chip is mounted on the other surface of the base substrate.
【請求項15】 上記メモリ用基板又は上記ベース基板
には、RF用LSIチップ(78)とベースバンドLS
Iチップ(79)が実装されるようにした請求項1〜1
3のいずれか1つに記載のカード型記録媒体。
15. An RF LSI chip (78) and a baseband LS are provided on the memory substrate or the base substrate.
An I chip (79) is mounted.
3. The card-type recording medium according to any one of 3.
【請求項16】 上記メモリ用基板はフィルム基板(6
3,65)である請求項1〜15のいずれか1つに記載
のカード型記録媒体。
The memory substrate is a film substrate (6).
The card-type recording medium according to any one of claims 1 to 15, which is (3, 65).
【請求項17】 上記メモリ用基板及び上記ベース基板
は一枚のフィルム基板(81)である請求項1〜15の
いずれか1つに記載のカード型記録媒体。
17. The card-type recording medium according to claim 1, wherein said memory substrate and said base substrate are a single film substrate.
【請求項18】 請求項1〜15のいずれか1つに記載
のカード型記録媒体を製造するカード型記録媒体の製造
方法であって、 上記ベース基板の上記一方の面に上記メモリ用基板を重
ねたのち、 上記ベース基板の電極と上記メモリ用基板の電極とを、
上記ベース基板のメモリ用基板実装面に直交する方向に
電気的に接続する導体(11,53,71,71A,6
8,62,66,67a)により電気的に接続するよう
にしたカード型記録媒体の製造方法。
18. A method for manufacturing a card-type recording medium according to claim 1, wherein the memory substrate is provided on the one surface of the base substrate. After stacking, the electrode of the base substrate and the electrode of the memory substrate are
Conductors (11, 53, 71, 71A, 6A) electrically connected in a direction perpendicular to the memory substrate mounting surface of the base substrate.
8, 62, 66, 67a).
【請求項19】 請求項3又は6に記載のカード型記録
媒体を製造するカード型記録媒体の製造方法であって、 上記ベース基板の上記一方の面に上記一枚のメモリ用基
板を重ね、 上記一枚のメモリ用基板の上に上記他の一枚のメモリ用
基板を重ねたのち、 上記ベース基板の電極と上記複数のメモリ用基板の電極
とを、上記ベース基板のメモリ用基板実装面に直交する
方向に電気的に接続する導体(11,53,71,71
A,68,62,66,67a)により電気的に接続す
るようにしたカード型記録媒体の製造方法。
19. A method for manufacturing a card-type recording medium according to claim 3, wherein the one memory substrate is overlaid on the one surface of the base substrate, After stacking the other one memory substrate on the one memory substrate, the electrodes of the base substrate and the electrodes of the plurality of memory substrates are mounted on the memory substrate mounting surface of the base substrate. Conductors (11, 53, 71, 71) electrically connected in a direction orthogonal to
A, 68, 62, 66, 67a).
【請求項20】 上記導体は、導電性ワイヤ(11,5
3)である請求項18又は19に記載のカード型記録媒
体の製造方法。
20. The method according to claim 10, wherein the conductor is a conductive wire (11,5).
20. The method for manufacturing a card-type recording medium according to claim 18 or 19, which is 3).
【請求項21】 上記ベース基板の電極と上記複数のメ
モリ用基板の電極とを、1つの導電性ワイヤ(11,5
3)で電気的に接続するようにした請求項19に記載の
カード型記録媒体の製造方法。
21. Connecting the electrodes of the base substrate and the electrodes of the plurality of memory substrates to one conductive wire (11, 5).
20. The method for manufacturing a card-type recording medium according to claim 19, wherein the card-type recording medium is electrically connected in 3).
【請求項22】 上記導体は、導電性ボール(71,7
1A)である請求項18又は19に記載のカード型記録
媒体の製造方法。
22. A method according to claim 19, wherein the conductor comprises conductive balls (71, 7).
20. The method for producing a card-type recording medium according to claim 18 or 19, which is 1A).
【請求項23】 上記メモリモジュール(221,22
2,270)は、第1メモリモジュール(221)と第
2メモリモジュール(222)とを備え、上記導体は、
上記第1メモリモジュール(221)の上記メモリ用基
板(21)の電極として機能する貫通孔(21a)を貫
通する導電性ボール(71A)であり、かつ、上記導電
性ボール(71A)の上部は上記第2メモリモジュール
の上記メモリ用基板(22)の電極に電気的に接続さ
れ、上記導電性ボール(71A)の下部は上記ベース基
板モジュール(210)の上記ベース基板(10)の電
極に電気的に接続される請求項5に記載のカード型記録
媒体。
23. The memory module (221, 22)
2,270) comprises a first memory module (221) and a second memory module (222), wherein the conductors are:
A conductive ball (71A) penetrating a through hole (21a) functioning as an electrode of the memory substrate (21) of the first memory module (221), and an upper portion of the conductive ball (71A) The lower part of the conductive ball (71A) is electrically connected to the electrode of the base substrate (10) of the base substrate module (210). The card-type recording medium according to claim 5, wherein the card-type recording medium is electrically connected.
【請求項24】 上記メモリ用基板は長方形であるとと
もに、上記メモリチップは長方形であり、上記長方形の
メモリチップの長辺(15y)は、上記長方形のメモリ
用基板の少なくとも一方の短辺(21x)と大略平行に
配置され、かつ、上記短辺沿いに、上記ベース基板の電
極(10x)と接続する上記メモリ用基板の電極(4
1)が配置されるようにした請求項1〜17のいずれか
1つに記載のカード型記録媒体。
24. The memory substrate is rectangular, and the memory chip is rectangular. A long side (15y) of the rectangular memory chip is at least one short side (21x) of the rectangular memory substrate. ), And along the short side, an electrode (4) of the memory substrate connected to the electrode (10x) of the base substrate.
The card-type recording medium according to any one of claims 1 to 17, wherein 1) is arranged.
【請求項25】 上記メモリチップは上記メモリ用基板
の一方の面に複数個備えられ、上記メモリ用基板の上記
一方の面上でかつ上記複数のメモリチップ間に、上記メ
モリ用基板の上記短辺と大略平行に上記ベース基板の電
極(10x)と接続する電極(41)が配置されるよう
にした請求項24に記載のカード型記録媒体。
25. A plurality of the memory chips are provided on one surface of the memory substrate, and the plurality of memory chips are provided on the one surface of the memory substrate and between the plurality of memory chips. 25. The card-type recording medium according to claim 24, wherein an electrode (41) connected to the electrode (10x) of the base substrate is arranged substantially in parallel with the side.
【請求項26】 上記メモリモジュールは、積層される
複数のメモリモジュール(221,222,270)か
ら構成され、上記複数のメモリモジュールのうちの一方
のメモリモジュールのメモリ用基板に配置されたメモリ
チップ(15)の長手方向と、上記複数のメモリモジュ
ールのうちの他方のメモリモジュールのメモリ用基板に
配置されたメモリチップ(15)の長手方向とが交差す
るようにした請求項1〜17,24,25のいずれか1
つに記載のカード型記録媒体。
26. The memory module, comprising: a plurality of stacked memory modules (221, 222, 270), and a memory chip disposed on a memory substrate of one of the plurality of memory modules. The longitudinal direction of (15) intersects the longitudinal direction of a memory chip (15) arranged on a memory substrate of the other memory module of the plurality of memory modules. , One of 25
13. A card-type recording medium according to
【請求項27】 上記メモリモジュールは、積層される
複数のメモリモジュール(221,222,270)か
ら構成され、上記複数のメモリモジュールのうちの上側
のメモリモジュールのメモリ用基板に配置されたメモリ
チップ(15)の厚さが、上記複数のメモリモジュール
のうちの下側のメモリモジュールのメモリ用基板に配置
されたメモリチップ(15)の厚さよりも大きいように
した請求項1〜17,24,25,26のいずれか1つ
に記載のカード型記録媒体。
27. The memory module, comprising: a plurality of stacked memory modules (221, 222, 270), and a memory chip disposed on a memory substrate of an upper one of the plurality of memory modules. The thickness of (15) is larger than the thickness of a memory chip (15) arranged on a memory substrate of a lower memory module of the plurality of memory modules. 27. The card-type recording medium according to any one of 25 and 26.
【請求項28】 上記ベース基板の上記他方の面に、メ
モリ用基板(21)に複数のメモリチップ(15)が実
装されて構成されるメモリモジュールを実装するように
した請求項1〜17,24〜27のいずれか1つに記載
のカード型記録媒体。
28. A memory module comprising a plurality of memory chips (15) mounted on a memory substrate (21) on the other surface of the base substrate. 28. The card-type recording medium according to any one of 24 to 27.
【請求項29】 上記メモリ用基板と上記ベース基板と
の間に配置された絶縁性補強樹脂の補強部(44d,4
4e)をさらに備えるようにした請求項1〜17,24
〜28のいずれか1つに記載のカード型記録媒体。
29. A reinforcing portion (44d, 4d) of an insulating reinforcing resin disposed between the memory substrate and the base substrate.
4e) further comprising 4e).
29. The card-type recording medium according to any one of -28.
【請求項30】 上記複数のメモリモジュールの上記メ
モリ用基板間に配置された絶縁性補強樹脂の補強部(4
4i,44j)をさらに備えるようにした請求項1〜1
7,24〜29のいずれか1つに記載のカード型記録媒
体。
30. A reinforcing portion (4) of an insulating reinforcing resin disposed between the memory substrates of the plurality of memory modules.
4i, 44j).
7. The card-type recording medium according to any one of 7, 24 to 29.
【請求項31】 上記パッケージ内面と上記メモリ用基
板との間に配置された絶縁性補強樹脂の補強部(44
c,44t)をさらに備えるようにした請求項1〜1
7,24〜30のいずれか1つに記載のカード型記録媒
体。
31. A reinforcing portion of an insulating reinforcing resin disposed between the inner surface of the package and the memory substrate.
c, 44t).
7. The card-type recording medium according to any one of 7, 24 to 30.
【請求項32】 上記パッケージ内面と上記ベース基板
との間に配置された絶縁性補強樹脂の補強部(44a)
をさらに備えるようにした請求項1〜17,24〜31
のいずれか1つに記載のカード型記録媒体。
32. A reinforcing portion (44a) of an insulating reinforcing resin disposed between the inner surface of the package and the base substrate.
31. The apparatus according to claim 1, further comprising:
The card-type recording medium according to any one of the above.
【請求項33】 上記絶縁性補強樹脂の厚さは上記メモ
リチップの厚さ以上となるようにした請求項29〜31
のいずれか1つに記載のカード型記録媒体。
33. The semiconductor device according to claim 29, wherein the thickness of the insulating reinforcing resin is equal to or greater than the thickness of the memory chip.
The card-type recording medium according to any one of the above.
【請求項34】 上記メモリ用基板の両面には少なくと
も1個のメモリチップがそれぞれ実装され、かつ、上記
メモリ用基板の両面に実装された上記メモリチップの位
置が大略同一位置、かつ、で形状が大略同一であるよう
にした請求項13に記載のカード型記録媒体。
34. At least one memory chip is mounted on each side of the memory substrate, and the positions of the memory chips mounted on both sides of the memory substrate are substantially the same and are shaped. 14. The card-type recording medium according to claim 13, wherein are substantially the same.
【請求項35】 上記メモリ用基板と上記ベース基板と
の間に両者の間隔を一定に保持する接合部(11p)を
さらに備えるようにした請求項1〜17,24〜34の
いずれか1つに記載のカード型記録媒体。
35. The memory device according to claim 1, further comprising a joint (11p) between the memory substrate and the base substrate for keeping a constant interval therebetween. 2. A card-type recording medium according to claim 1.
【請求項36】 上記ベース基板の電極(10x)と上
記メモリ用基板の電極(41)とのいずれか一方に両電
極間を接合する突起電極(11t)をさらに備えるよう
にした請求項1〜17,24〜35のいずれか1つに記
載のカード型記録媒体。
36. One of the electrode (10x) of the base substrate and the electrode (41) of the memory substrate, further comprising a protruding electrode (11t) for joining the two electrodes. The card-type recording medium according to any one of 17, 24 to 35.
JP2001301603A 2000-10-02 2001-09-28 Card type recording medium and manufacturing method thereof Expired - Fee Related JP4436582B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001301603A JP4436582B2 (en) 2000-10-02 2001-09-28 Card type recording medium and manufacturing method thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000-302443 2000-10-02
JP2000302443 2000-10-02
JP2001301603A JP4436582B2 (en) 2000-10-02 2001-09-28 Card type recording medium and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2002207986A true JP2002207986A (en) 2002-07-26
JP4436582B2 JP4436582B2 (en) 2010-03-24

Family

ID=26601370

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001301603A Expired - Fee Related JP4436582B2 (en) 2000-10-02 2001-09-28 Card type recording medium and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4436582B2 (en)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006027981A1 (en) * 2004-09-08 2006-03-16 Matsushita Electric Industrial Co., Ltd. Stereoscopic electronic circuit device, electronic device using the same, and method for manufacturing the same
JP2006190808A (en) * 2005-01-06 2006-07-20 Matsushita Electric Ind Co Ltd Semiconductor device, manufacturing method therefor, and card-type recording medium
JP2006332119A (en) * 2005-05-23 2006-12-07 Matsushita Electric Ind Co Ltd Multilayer circuit board
JP2007103750A (en) * 2005-10-06 2007-04-19 Murata Mfg Co Ltd Circuit module
JP2008192662A (en) * 2007-02-01 2008-08-21 Matsushita Electric Ind Co Ltd Laminate structure of semiconductor chip, memory card, and process for manufacturing laminate structure of the semiconductor chip
JP2008198920A (en) * 2007-02-15 2008-08-28 Matsushita Electric Ind Co Ltd Circuit jointing method, circuit component laminated body, and memory card
US7759784B2 (en) 2004-08-20 2010-07-20 Panasonic Corporation 3D circuit module, multilayer 3D circuit module formed thereof, mobile terminal device using the circuit modules and method for manufacturing the circuit modules
US7875974B2 (en) 2007-12-27 2011-01-25 Panasonic Corporation Laminated mounting structure and memory card
KR101145664B1 (en) * 2010-08-12 2012-05-24 한국과학기술원 Three-dimensionally stacked package and the fabrication method using flip chip bonding
WO2014129008A1 (en) * 2013-02-25 2014-08-28 株式会社村田製作所 Module, module components constituting same, and method for manufacturing module
KR20160129049A (en) * 2014-04-30 2016-11-08 인텔 코포레이션 Integrated circuit assemblies with molding compound
KR20210044855A (en) * 2018-09-17 2021-04-23 지비티 테크놀로지스 인코포레이티드 Multidimensional Integrated Circuits and Memory Structures for Integrated Circuits and Related Systems and Methods
US11114418B2 (en) 2016-11-01 2021-09-07 Fujitsu Limited Electronic device, method of manufacturing electronic device, and electronic apparatus

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11721585B2 (en) * 2021-08-02 2023-08-08 Jack Zezhong Peng Method for fabricating semiconductor memory and the semiconductor memory

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7759784B2 (en) 2004-08-20 2010-07-20 Panasonic Corporation 3D circuit module, multilayer 3D circuit module formed thereof, mobile terminal device using the circuit modules and method for manufacturing the circuit modules
WO2006027981A1 (en) * 2004-09-08 2006-03-16 Matsushita Electric Industrial Co., Ltd. Stereoscopic electronic circuit device, electronic device using the same, and method for manufacturing the same
US7768795B2 (en) 2004-09-08 2010-08-03 Panasonic Corporation Electronic circuit device, electronic device using the same, and method for manufacturing the same
JP2006190808A (en) * 2005-01-06 2006-07-20 Matsushita Electric Ind Co Ltd Semiconductor device, manufacturing method therefor, and card-type recording medium
JP2006332119A (en) * 2005-05-23 2006-12-07 Matsushita Electric Ind Co Ltd Multilayer circuit board
JP2007103750A (en) * 2005-10-06 2007-04-19 Murata Mfg Co Ltd Circuit module
JP2008192662A (en) * 2007-02-01 2008-08-21 Matsushita Electric Ind Co Ltd Laminate structure of semiconductor chip, memory card, and process for manufacturing laminate structure of the semiconductor chip
US7808094B2 (en) 2007-02-01 2010-10-05 Panasonic Corporation Stacked structure of semiconductor chips, memory card, and method of manufacturing stacked structure of semiconductor chips
JP2008198920A (en) * 2007-02-15 2008-08-28 Matsushita Electric Ind Co Ltd Circuit jointing method, circuit component laminated body, and memory card
US7875974B2 (en) 2007-12-27 2011-01-25 Panasonic Corporation Laminated mounting structure and memory card
KR101145664B1 (en) * 2010-08-12 2012-05-24 한국과학기술원 Three-dimensionally stacked package and the fabrication method using flip chip bonding
WO2014129008A1 (en) * 2013-02-25 2014-08-28 株式会社村田製作所 Module, module components constituting same, and method for manufacturing module
US10098229B2 (en) 2013-02-25 2018-10-09 Murata Manufacturing Co., Ltd. Module, module component composing the module, and method of manufacturing the module
KR20160129049A (en) * 2014-04-30 2016-11-08 인텔 코포레이션 Integrated circuit assemblies with molding compound
JP2017510079A (en) * 2014-04-30 2017-04-06 インテル コーポレイション Integrated circuit assembly having molding compound
US9936582B2 (en) 2014-04-30 2018-04-03 Intel Corporation Integrated circuit assemblies with molding compound
KR101965039B1 (en) * 2014-04-30 2019-04-02 인텔 코포레이션 Integrated circuit assemblies with molding compound
US11114418B2 (en) 2016-11-01 2021-09-07 Fujitsu Limited Electronic device, method of manufacturing electronic device, and electronic apparatus
KR20210044855A (en) * 2018-09-17 2021-04-23 지비티 테크놀로지스 인코포레이티드 Multidimensional Integrated Circuits and Memory Structures for Integrated Circuits and Related Systems and Methods
KR102508579B1 (en) * 2018-09-17 2023-03-09 지비티 테크놀로지스 인코포레이티드 Monolithic Multi-dimensional Integrated Circuit and Monolithic Multi-dimensional Memory Architecture

Also Published As

Publication number Publication date
JP4436582B2 (en) 2010-03-24

Similar Documents

Publication Publication Date Title
KR100576902B1 (en) Card type recording medium and production method therefor
JP3718039B2 (en) Semiconductor device and electronic device using the same
US5561323A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
JP3779789B2 (en) Semiconductor device and manufacturing method thereof
KR100368698B1 (en) Semiconductor package, semiconductor device using the same and manufacturing method thereof
US5773884A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US5633533A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
JP2980046B2 (en) Semiconductor device mounting structure and mounting method
JP4102969B2 (en) Semiconductor device
WO2001026432A1 (en) Wiring board, semiconductor device and method of producing, testing and packaging the same, and circuit board and electronic equipment
JP4436582B2 (en) Card type recording medium and manufacturing method thereof
WO2001008223A1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
JP2002198395A (en) Semiconductor device, its manufacturing method, circuit board, and electronic appliance
JP2001007472A (en) Electronic circuit device and its manufacture
JP4408598B2 (en) Card type recording medium
JP2001077294A (en) Semiconductor device
KR100510316B1 (en) Semiconductor device and manufacturing method thereof, circuit board and electronic equipment
JP3332555B2 (en) Semiconductor device and manufacturing method thereof
JPH11345900A (en) Semiconductor device
JP2001127425A (en) Wiring board and bonding method thereof, mounting and bonding method of mounting component, electronic component, circuit board and electronic apparatus
JP3867796B2 (en) Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus
JPH11163054A (en) Structure of semiconductor device and its manufacture
JP4174008B2 (en) Semiconductor device
JPH06291248A (en) Semiconductor device
JP3912888B2 (en) Package type semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090420

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091201

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091228

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees