JP2008192744A - 光検出回路及びその駆動方法 - Google Patents

Abstract

【課題】正確な光検出が可能な光検出回路及びその駆動方法を提供する。
【解決手段】図１（ｂ）の待機状態では、ＴＦＴ５のドレイン電極とゲート電極の間に寄生する寄生容量が充電されているので、ゲート電極４３の電位は、ＴＦＴ５のゲート電極の電位より低い。つまり、ゲート電極４３の電位は、グランドの電位ＧＮＤより低い。こうして、ゲート電極４３の電位を低くすることで、薄膜ダイオード４の閾値が変動した場合であっても、薄膜ダイオード４の電流ｉが変動しないような安定領域にゲート電極４３の電位を設定することができる。その結果、光１０の照度が正確に検知できるようになる。
【選択図】図１

Description

本発明は、正確な光検出が可能な光検出回路及びその駆動方法に関するものである。

従来の光検出回路には、薄膜ダイオードを用いたものがある。この薄膜ダイオードに印加されるバイアス電圧を薄膜ダイオードの閾値より大きくすると薄膜ダイオードに電流が流れ始めるのだが、薄膜ダイオードには、そのゲート電極に印加されるゲート電極電圧によって閾値を制御可能としたものがある。

図７は、そのような薄膜ダイオードを使用した光検出回路の回路図である。

ここでは、薄膜ダイオード４のゲート電極４３がグランドに接続され、ゲート電極４３の電位Ｖ４３が０［Ｖ］になっている。

図７（ａ）に示す光１０の照度を検知する場合、まず、ＴＦＴ１がオンし、電源ＶＤＤから薄膜容量２が充電される。次に、図７（ｂ）に示すように、ＴＦＴ１がオフし、光検出回路は待機状態となる。次に、図７（ｃ）に示すように、ＴＦＴ３がオンし、薄膜容量２が放電して、光１０の照度に比例する電流ｉが薄膜ダイオード４に流れる。一定時間後に、薄膜容量２の電極間の電圧を検出し、この電圧を光１０の照度に換算する。

また、特許文献１に記載の光検出回路では、薄膜ダイオードのゲート電極とアノード電極の間並びに薄膜ダイオードのゲート電極とカソード電極の間に薄膜容量を設け、アノード電極の電位とカソード電極の電位の中間電位をゲート電極に印加するようにしている。
特開２００４−１１９７１９号公報（段落［００３７］〜［００３９］、図１０、図１１）

ところで、図７の回路では、照度を正確に検知できない場合がある。

図８は、照度を正確に検知できない理由を説明するための図である。同図は、光１０の照度が一定のときのものであり、そのときの薄膜ダイオード４のゲート電極４３の電位Ｖ４３と薄膜容量２から薄膜ダイオード４への電流ｉの関係を示している。

薄膜ダイオード４の閾値Ｖｔｈは、バラツキにより、閾値Ｖｔｈ１、Ｖｔｈ２、Ｖｔｈ３となることがある。

この閾値Ｖｔｈのバラツキにより、薄膜ダイオード４のゲート電極４３の電位Ｖ４３＝０［Ｖ］の場合においては、光１０の照度が一定にも関わらず、薄膜容量２から薄膜ダイオード４へ流れる電流ｉの大きさにバラツキが発生することがある。この場合、電流ｉのバラツキにより、光１０の照度が正確に検知できなくなってしまう。

また、特許文献１に記載のように、薄膜ダイオードのアノード電極の電位とカソード電極の電位の中間電位をゲート電極に印加した場合、ゲート電極の電位が一意に定まらず、そのため、薄膜ダイオードの動作が不安定となり、正確な光検出ができない可能性がある。

本発明は、上記の課題に鑑みてなされたものであり、その目的とするところは、正確な光検出が可能な光検出回路及びその駆動方法を提供することにある。

上記の課題を解決するために、請求項１記載の光検出回路は、電位の基準点に対して正の電位に設定された電源に第１の薄膜トランジスタのソース電極が接続され、前記第１の薄膜トランジスタのドレイン電極が薄膜容量の一方の電極と第２の薄膜トランジスタのソース電極とに接続され、充電された前記薄膜容量を光により放電させる薄膜ダイオードのアノード電極が前記第２の薄膜トランジスタのドレイン電極に接続され、前記第１の薄膜ダイオードのゲート電極が第３の薄膜ダイオードのゲート電極に接続され、前記第３の薄膜トランジスタのドレイン電極が前記薄膜ダイオードのゲート電極に接続され、前記薄膜容量の他方の電極と前記第３の薄膜トランジスタのソース電極と前記薄膜ダイオードのカソード電極とが前記基準点に接続されたことを特徴とする。

この光検出回路によれば、第１、第３の薄膜トランジスタをオンさせ、第１、第３の薄膜トランジスタをオフさせ、第２の薄膜トランジスタをオンさせ、これにより、第１、第３の薄膜トランジスタがｎ型の薄膜トランジスタである場合は、薄膜ダイオードのゲート電極の電位を正の電位にでき、一方、第１、第３の薄膜トランジスタがｐ型の薄膜トランジスタである場合は、薄膜ダイオードのゲート電極の電位をを負の電位にでき、いずれにしても、薄膜ダイオードのゲート電極の電位を０［Ｖ］でなくすることができるので、薄膜ダイオードの電流のバラツキがない安定領域に薄膜ダイオードのゲート電極の電位を設定でき、その結果、照度が正確に検知できるようになる。

請求項２記載の光検出回路は、請求項１記載の光検出回路において、前記第１、第３の薄膜トランジスタはｎ型の薄膜トランジスタであることを特徴とする。

この光検出回路によれば、第１、第３の薄膜トランジスタがｎ型の薄膜トランジスタであるので、薄膜ダイオードのゲート電極の電位をを負の電位にでき、こうして、薄膜ダイオードのゲート電極の電位を０［Ｖ］でなくすることができるので、薄膜ダイオードの電流のバラツキがない安定領域に薄膜ダイオードのゲート電極の電位を設定でき、その結果、照度が正確に検知できるようになる。

請求項３記載の光検出回路は、請求項１記載の光検出回路において、前記第１、第３の薄膜トランジスタはｐ型の薄膜トランジスタであることを特徴とする
この光検出回路によれば、第１、第３の薄膜トランジスタがｐ型の薄膜トランジスタであるので、薄膜ダイオードのゲート電極の電位を正の電位にでき、こうして、薄膜ダイオードのゲート電極の電位を０［Ｖ］でなくすることができるので、薄膜ダイオードの電流のバラツキがない安定領域に薄膜ダイオードのゲート電極の電位を設定でき、その結果、照度が正確に検知できるようになる。

請求項４記載の光検出回路の駆動方法は、電位の基準点に対して正の電位に設定された電源に第１の薄膜トランジスタのソース電極が接続され、前記第１の薄膜トランジスタのドレイン電極が薄膜容量の一方の電極と第２の薄膜トランジスタのソース電極とに接続され、充電された前記薄膜容量を光により放電させる薄膜ダイオードのアノード電極が前記第２の薄膜トランジスタのドレイン電極に接続され、前記第１の薄膜ダイオードのゲート電極が第３の薄膜ダイオードのゲート電極に接続され、前記第３の薄膜トランジスタのドレイン電極が前記薄膜ダイオードのゲート電極に接続され、前記薄膜容量の他方の電極と前記第３の薄膜トランジスタのソース電極と前記薄膜ダイオードのカソード電極とが前記基準点に接続された光検出回路の駆動方法であって、前記１、第３の薄膜トランジスタをオンさせ、前記１、第３の薄膜トランジスタをオフさせ、前記第２の薄膜トランジスタをオンさせることを特徴とする。

この駆動方法によれば、第１、第３の薄膜トランジスタがｎ型の薄膜トランジスタである場合は、薄膜ダイオードのゲート電極の電位を正の電位にでき、一方、第１、第３の薄膜トランジスタがｐ型の薄膜トランジスタである場合は、薄膜ダイオードのゲート電極の電位をを負の電位にでき、いずれにしても、薄膜ダイオードのゲート電極の電位を０［Ｖ］でなくすることができるので、薄膜ダイオードの電流のバラツキがない安定領域に薄膜ダイオードのゲート電極の電位を設定でき、その結果、照度が正確に検知できるようになる。

本発明によれば、薄膜ダイオードのゲート電極の電位を０［Ｖ］でなくすることができるので、薄膜ダイオードの電流のバラツキがない安定領域に薄膜ダイオードのゲート電極の電位を設定でき、その結果、照度が正確に検知できるようになる。

以下、本発明の実施の形態を図面を参照して説明する。

［第１の実施の形態］
図１は、第１の実施の形態に係る光検出回路の回路図である。ここでは、回路中の電位の基準点をグランドという。

薄膜（Thin Film）で形成されたｎ型のＭＯＳＦＥＴ（Metal Semiconductor Field Effect Transisor）１のソース電極が、正の電位に設定された電源ＶＤＤに電気的に接続されている。以下、薄膜で形成されたＭＯＳＦＥＴを「ＴＦＴ（Thin Film Transistor）」という。また、「接続」とは、配線を介しての接続のような電気的な接続のことである。

ＴＦＴ１のドレイン電極が、薄膜で形成された容量（以下、「薄膜容量」という）２を構成する一方の電極と、ｎ型のＴＦＴ３のソース電極に接続される。ＴＦＴ３のドレイン電極が、薄膜で形成されたダイオード（以下、「薄膜ダイオード」という）４のアノード電極４１に接続される。ＴＦＴ１のゲート電極が、ｎ型のＴＦＴ５のゲート電極に接続される。ＴＦＴ５のドレイン電極が、薄膜ダイオード４のゲート電極４３に接続される。薄膜容量２の他方の電極と、ＴＦＴ５のソース電極と、薄膜ダイオード４のカソード電極４２とがグランドに接続される。

図２は、薄膜ダイオード４とＴＦＴ５とこれらの素子に寄生する寄生容量を示す図である。

薄膜ダイオード４のカソード電極４２とゲート電極４３の間には寄生容量（以下、「ダイオード寄生容量４４」という）が寄生している。

ＴＦＴ５のドレイン電極とゲート電極の間には寄生容量（以下、「ＴＦＴ寄生容量５１」という）が寄生している。

（第１の実施の形態の動作）
図１（ａ）に示す光１０の照度を検知する場合、まず、ＴＦＴ１とＴＦＴ５のゲート電極の電位を電源ＶＤＤの電位に上げ、こうして、ＴＦＴ１とＴＦＴ５のゲート電極の電位をその閾値以上に上げて、ＴＦＴ１とＴＦＴ５をオンさせる。

このとき、電源ＶＤＤからＴＦＴ１を介して薄膜容量２が充電される。また、電源ＶＤＤからＴＦＴ５のゲート電極を介してＴＦＴ寄生容量５１とダイオード寄生容量４４が充電される。ゲート電極４３の電位は、ＴＦＴ５のゲート電極の電位より低くなる。

なお、ＴＦＴ３のゲート電極の電位はグランドの電位ＧＮＤにされており、ＴＦＴ３はオフしている。

次に、図１（ｂ）に示すように、ＴＦＴ１とＴＦＴ５のゲート電極の電位をグランドの電位ＧＮＤにして、ＴＦＴ１とＴＦＴ５をオフさせる。光検出回路は待機状態となる。

なお、ＴＦＴ３のゲート電極の電位はグランドの電位ＧＮＤにされたままであり、ＴＦＴ３はオフしている。

図１（ｂ）の待機状態では、ＴＦＴ寄生容量５１とダイオード寄生容量４４は、充電されたままなので、ゲート電極４３の電位は、ＴＦＴ５のゲート電極の電位より低い。つまり、ゲート電極４３の電位は、グランドの電位ＧＮＤより低いのである。こうして、ゲート電極４３には、負の電圧が印加される。このような電圧を「突き抜け電圧」という。

ダイオード寄生容量４４の容量値を「Ｃｇｋ」、ＴＦＴ寄生容量５１の容量値を「Ｃｇｄ」、電源ＶＤＤの電位を「Ｖ」とすると、負の突き抜け電圧の大きさΔＶは、次の式（１）で求められる。

ΔＶ＝Ｖ×Ｃｇｄ／（Ｃｇｄ＋Ｃｇｋ） （１）
次に、図１（ｃ）に示すように、ＴＦＴ３のゲート電極の電位を電源ＶＤＤの電位に上げ、こうして、ＴＦＴ３のゲート電極の電位をその閾値以上に上げて、ＴＦＴ３をオンさせる。

なお、ＴＦＴ１とＴＦＴ５のゲート電極の電位はグランドの電位ＧＮＤのままであり、ＴＦＴ１とＴＦＴ５はオフしている。

ＴＦＴ３がオンすると、薄膜容量２が放電して、光１０の照度に比例する電流ｉが薄膜ダイオード４に流れる。

そして、一定時間後に、薄膜容量２の電極間の電圧を検出し、この電圧を光１０の照度に換算する。

図３は、この照度を正確に検知できる理由を説明するための図である。同図は、光１０の照度が一定のときのものであり、そのときの薄膜ダイオード４のゲート電極４３の電位Ｖ４３と薄膜ダイオード４の電流ｉの関係を示している。

前述のように、ゲート電極４３に負の「突き抜け電圧」が印加されることで、ゲート電極４３の電位Ｖ４３は、０［Ｖ］よりもΔＶ低くなる。

電位Ｖ４３を低くすることで、同図に示すように、薄膜ダイオード４の閾値Ｖｔｈが、バラツキにより、閾値Ｖｔｈ１、Ｖｔｈ２、Ｖｔｈ３となる場合であっても、薄膜ダイオード４の電流ｉのバラツキがない安定領域４０１に電位Ｖ４３を設定できる。その結果、光１０の照度が正確に検知できるようになるのである。

なお、第１の実施の形態では、ＴＦＴ３をｐ型のＴＦＴとし、オンとオフのタイミングは、ｎ型のときと同じにしてもよい。こうした場合であっても、ゲート電極４３には負の「突き抜け電圧」が印加され、同様な作用効果が得られるからである。

［第２の実施の形態］
図４は、第２の実施の形態に係る光検出回路の回路図である。第１の実施の形態で用いられた素子と同一の素子に同一符号を付与し、その説明については適宜省略する。

ｐ型のＴＦＴ６のソース電極に電源ＶＤＤが接続されている。ＴＦＴ６のドレイン電極が、薄膜容量２を構成する一方の電極と、ｐ型のＴＦＴ７のソース電極に接続される。ＴＦＴ７のドレイン電極が、薄膜ダイオード４のアノード電極４１に接続される。ＴＦＴ６のゲート電極が、ｐ型のＴＦＴ８のゲート電極に接続される。ＴＦＴ８のドレイン電極が、薄膜ダイオード４のゲート電極４３に接続される。薄膜容量２の他方の電極と、ＴＦＴ８のソース電極と、薄膜ダイオード４のカソード電極４２とがグランドに接続される。

図５は、薄膜ダイオード４とＴＦＴ８とこれらの素子に寄生する寄生容量を示す図である。

薄膜ダイオード４のカソード電極４２とゲート電極４３の間にはダイオード寄生容量４４が寄生している。

ＴＦＴ８のドレイン電極とゲート電極の間には寄生容量（以下、「ＴＦＴ寄生容量８１」という）が寄生している。

（第２の実施の形態の動作）
図４（ａ）に示す光１０の照度を検知する場合、まず、ＴＦＴ６とＴＦＴ８のゲート電極の電位をグランドの電位ＧＮＤに下げ、こうして、ＴＦＴ６とＴＦＴ８のゲート電極の電位を、電源ＶＤＤの電位からその閾値を減じた電位以下に下げて、ＴＦＴ６とＴＦＴ８をオンさせる。

このとき、電源ＶＤＤからＴＦＴ６を介して薄膜容量２が充電される。

次に、図４（ｂ）に示すように、ＴＦＴ６とＴＦＴ８のゲート電極の電位を電源ＶＤＤの電位にして、ＴＦＴ６とＴＦＴ８をオフさせる。光検出回路は待機状態になる。

なお、ＴＦＴ８のゲート電極の電位は電源ＶＤＤの電位のままであり、ＴＦＴ８はオフしている。

図４（ｂ）の待機状態では、ＴＦＴ８のゲート電極の電位は電源ＶＤＤの電位になっているので、電源ＶＤＤからＴＦＴ８のゲート電極を介してＴＦＴ寄生容量８１とダイオード寄生容量４４が充電される。充電が完了したときには、ゲート電極４３には、正の突き抜け電圧が印加されていることととなる。

ダイオード寄生容量４４の容量値を「Ｃｇｋ」、ＴＦＴ寄生容量８１の容量値を「Ｃｇｄ」、電源ＶＤＤの電位を「Ｖ」とすると、正の突き抜け電圧の大きさΔＶは、前述の式（１）で求められる。

次に、図４（ｃ）に示すように、ＴＦＴ７のゲート電極の電位をグランドの電位ＧＮＤに下げ、こうして、ＴＦＴ７のゲート電極の電位を、電源ＶＤＤの電位からその閾値を減じた電位以下に下げて、ＴＦＴ７をオンさせる。

なお、ＴＦＴ６とＴＦＴ８のゲート電極の電位は電源ＶＤＤの電位のままであり、ＴＦＴ６とＴＦＴ８はオフしている。

ＴＦＴ７がオンすると、薄膜容量２が放電して、光１０の照度に比例する電流ｉが薄膜ダイオード４に流れる。

そして、一定時間後に、薄膜容量２の電極間の電圧を検出し、この電圧を光１０の照度に換算する。

図６は、この照度を正確に検知できる理由を説明するための図である。同図は、光１０の照度が一定のときのものであり、そのときの薄膜ダイオード４のゲート電極４３の電位Ｖ４３と薄膜ダイオード４の電流ｉの関係を示している。

前述のように、ゲート電極４３に正の「突き抜け電圧」が印加されることで、ゲート電極４３の電位Ｖ４３は、０［Ｖ］よりもΔＶ高くなる。

電位Ｖ４３を高くすることで、同図に示すように、薄膜ダイオード４の閾値Ｖｔｈが、バラツキにより、閾値Ｖｔｈ１、Ｖｔｈ２、Ｖｔｈ３となる場合であっても、薄膜ダイオード４の電流ｉのバラツキがない安定領域４０２や同様な安定領域４０３に電位Ｖ４３を設定できる。その結果、光１０の照度が正確に検知できるようになるのである。

なお、第２の実施の形態では、ＴＦＴ７をｎ型のＴＦＴとし、オンとオフのタイミングは、ｐ型のときと同じにしてもよい。こうした場合であっても、ゲート電極４３には正の「突き抜け電圧」が印加され、同様な作用効果が得られるからである。

第１の実施の形態に係る光検出回路の回路図である。 図１の薄膜ダイオード４とＴＦＴ５とこれらの素子に寄生する寄生容量を示す図である。 第１の実施の形態で照度を正確に検知できる理由を説明するための図である。 第２の実施の形態に係る光検出回路の回路図である。 図４の薄膜ダイオード４とＴＦＴ８とこれらの素子に寄生する寄生容量を示す図である。 第２の実施の形態で照度を正確に検知できる理由を説明するための図である。 従来の光検出回路の回路図である。 従来の光検出回路で照度を正確に検知できない理由を説明するための図である。

符号の説明

１、３、５ ｎ型の薄膜トランジスタ
２ 薄膜容量
４ 薄膜ダイオード
６、７、８ ｐ型の薄膜トランジスタ
４１ 薄膜ダイオード４のアノード電極
４２ 薄膜ダイオード４のカソード電極
４３ 薄膜ダイオード４のゲート電極
４４ 薄膜ダイオード４のカソード電極４２とゲート電極４３の間の寄生容量
５１ 薄膜トランジスタ５のドレイン電極とゲート電極の間の寄生容量
８１ 薄膜トランジスタ８のドレイン電極とゲート電極の間の寄生容量
ΔＶ 突き抜け電圧の大きさ

Claims (4)

1. 電位の基準点に対して正の電位に設定された電源に第１の薄膜トランジスタのソース電極が接続され、前記第１の薄膜トランジスタのドレイン電極が薄膜容量の一方の電極と第２の薄膜トランジスタのソース電極とに接続され、充電された前記薄膜容量を光により放電させる薄膜ダイオードのアノード電極が前記第２の薄膜トランジスタのドレイン電極に接続され、前記第１の薄膜ダイオードのゲート電極が第３の薄膜ダイオードのゲート電極に接続され、前記第３の薄膜トランジスタのドレイン電極が前記薄膜ダイオードのゲート電極に接続され、前記薄膜容量の他方の電極と前記第３の薄膜トランジスタのソース電極と前記薄膜ダイオードのカソード電極とが前記基準点に接続されたことを特徴とする光検出回路。
2. 前記第１、第３の薄膜トランジスタはｎ型の薄膜トランジスタであることを特徴とする請求項１記載の光検出回路。
3. 前記第１、第３の薄膜トランジスタはｐ型の薄膜トランジスタであることを特徴とする請求項１記載の光検出回路。
4. 電位の基準点に対して正の電位に設定された電源に第１の薄膜トランジスタのソース電極が接続され、前記第１の薄膜トランジスタのドレイン電極が薄膜容量の一方の電極と第２の薄膜トランジスタのソース電極とに接続され、充電された前記薄膜容量を光により放電させる薄膜ダイオードのアノード電極が前記第２の薄膜トランジスタのドレイン電極に接続され、前記第１の薄膜ダイオードのゲート電極が第３の薄膜ダイオードのゲート電極に接続され、前記第３の薄膜トランジスタのドレイン電極が前記薄膜ダイオードのゲート電極に接続され、前記薄膜容量の他方の電極と前記第３の薄膜トランジスタのソース電極と前記薄膜ダイオードのカソード電極とが前記基準点に接続された光検出回路の駆動方法であって、
   前記１、第３の薄膜トランジスタをオンさせ、前記１、第３の薄膜トランジスタをオフさせ、前記第２の薄膜トランジスタをオンさせることを特徴とする光検出回路の駆動方法。

Images