JP2008191415A

JP2008191415A - Liquid crystal display device and manufacturing method thereof

Info

Publication number: JP2008191415A
Application number: JP2007025994A
Authority: JP
Inventors: Kazunori Hayakawa; 和範早川; Kazuyuki Harada; 和幸原田
Original assignee: Toshiba Matsushita Display Technology Co Ltd
Current assignee: Japan Display Central Inc
Priority date: 2007-02-05
Filing date: 2007-02-05
Publication date: 2008-08-21

Abstract

<P>PROBLEM TO BE SOLVED: To provide a liquid crystal display device in which the occurrence of disconnection of an ITO on a contact part is suppressed. <P>SOLUTION: A banked layer 7 is formed between an array substrate 1 and a source signal line 2, and a region of a part or all of a peripheral part of the banked layer 7 is formed so as to be swelled out of the edge part of the source signal line 2. A swelled-out part 7a where the banked layer 7 is swelled out of the edge part of the source signal line 2 has a surface which is moderately inclined. By forming the banked layer 7 between the source signal line 2 and the array substrate 1, the deterioration of step coverage of a protective film 3 caused by a reverse-tapered hollow on a side surface of the source signal line 2 is suppressed. Because the ITO 4 is formed on the protective film 3 having favorable step coverage, the occurrence of disconnection of the ITO 4 in the neighborhood of the peripheral part of the source signal line 2 can be suppressed. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、アクティブマトリクス型の液晶表示装置、およびその製造方法に関するものである。 The present invention relates to an active matrix liquid crystal display device and a manufacturing method thereof.

アクティブマトリクス型の液晶表示装置において、アレイ基板上の表示領域にスイッチング素子を形成する際に、ゲート信号配線およびゲート電極（以下、単にゲート信号配線という）と、ソース信号配線、ソース電極及びドレイン電極（以下、単にソース信号配線という）とが、それぞれ異なる層に形成される。しかし、ゲート信号配線と同じ層に形成された信号配線とソース信号配線とを接続する必要が生じる場合がある。 In an active matrix type liquid crystal display device, when forming a switching element in a display region on an array substrate, a gate signal wiring and a gate electrode (hereinafter simply referred to as a gate signal wiring), a source signal wiring, a source electrode and a drain electrode (Hereinafter simply referred to as source signal wiring) are formed in different layers. However, it may be necessary to connect the signal wiring formed in the same layer as the gate signal wiring and the source signal wiring.

ゲート信号配線と同じ層に形成された信号配線とソース信号配線とを接続する場合、例えばＩＴＯ（ＩｎｄｉｕｍＴｉｎＯｘｉｄｅ）を用いた接続用電極を介して、ゲート信号配線と同じ層に形成された信号配線と、ソース信号配線とを接続する。ゲート信号配線と同じ層に形成された信号配線またはソース信号配線と、ＩＴＯとは、コンタクト部に形成されるコンタクトホールで接続される。このときソース信号配線とＩＴＯとを接続するコンタクト部において、ＩＴＯに接続不良（断切れ）が発生する場合がある。 When connecting the signal wiring formed in the same layer as the gate signal wiring and the source signal wiring, for example, the signal formed in the same layer as the gate signal wiring through a connection electrode using ITO (Indium Tin Oxide). The wiring and the source signal wiring are connected. The signal wiring or source signal wiring formed in the same layer as the gate signal wiring and the ITO are connected by a contact hole formed in the contact portion. At this time, connection failure (disconnection) may occur in the ITO at the contact portion connecting the source signal wiring and ITO.

以下に、コンタクト部におけるＩＴＯの断切れについての詳細を説明する。 Below, the detail about cutting | disconnection of ITO in a contact part is demonstrated.

図８（ａ）は、ソース信号配線とＩＴＯとを接続するためのコンタクト部を上から見た模式図である。図８（ｂ）は、図８（ａ）に示すコンタクト部のＰ−Ｐ断面図である。図８（ａ）および（ｂ）に示すコンタクト部では、コンタクトホール５を介して、ソース信号配線２とＩＴＯ４とが接続している。図８（ａ）および（ｂ）に示すコンタクト部において、一点鎖線で囲まれた領域Ｑで示すＩＴＯ４の段差部分において、断切れが発生する。 FIG. 8A is a schematic view of the contact portion for connecting the source signal wiring and ITO as seen from above. FIG. 8B is a P-P cross-sectional view of the contact portion shown in FIG. In the contact portion shown in FIGS. 8A and 8B, the source signal wiring 2 and the ITO 4 are connected via the contact hole 5. In the contact portion shown in FIGS. 8A and 8B, breakage occurs at the step portion of the ITO 4 indicated by the region Q surrounded by the alternate long and short dash line.

図９は、図８（ｂ）に示す領域Ｑを拡大した図である。以下、図９を用いて、ＩＴＯ４の断切れについて説明する。 FIG. 9 is an enlarged view of the region Q shown in FIG. Hereinafter, the breakage of the ITO 4 will be described with reference to FIG.

図９に示すように、ソース信号配線２は、中間層２ｂにアルミニウムが用いられ、最上層２ａと最下層２ｃとには、チタンが用いられた三層構造となっている。 As shown in FIG. 9, the source signal wiring 2 has a three-layer structure in which aluminum is used for the intermediate layer 2b and titanium is used for the uppermost layer 2a and the lowermost layer 2c.

ソース信号配線２が形成される際に、アレイ基板１の上側に形成された三層構造の金属層に対してドライエッチングが行われる。一般に、アルミニウムのエッチングレートは、チタンのエッチングレートより大きい。このため、上記の三層構造のソース信号配線２に対してドライエッチングを行うと、最上層２ａおよび最下層２ｃよりも中間層２ｂのエッチングが進行する。 When the source signal wiring 2 is formed, dry etching is performed on the metal layer having a three-layer structure formed on the upper side of the array substrate 1. In general, the etching rate of aluminum is higher than that of titanium. Therefore, when dry etching is performed on the source signal wiring 2 having the above three-layer structure, the etching of the intermediate layer 2b proceeds more than the uppermost layer 2a and the lowermost layer 2c.

この結果、三層構造のソース信号配線２の側面の形状は、図９に示すように、中間層２ｂの部分が窪んだ、逆テーパ状の凹型となる。側面が逆テーパ状の凹型となったソース信号配線２に対して、ソース信号配線２とゲート絶縁膜９とを被覆する保護膜３を形成すると、保護膜３のステップカバレッジが悪くなる。保護膜３のステップカバレッジが悪い状態で、さらに保護膜３上にＩＴＯ４を形成すると、ＩＴＯ４の段差の部分に断切れ部６が発生する場合がある。この結果、断切れ部６によってＩＴＯ４の電気的接続が阻害され、ソース信号配線２に映像信号が流れなくなり、液晶表示装置の歩留まりが低下するという問題がある。 As a result, as shown in FIG. 9, the shape of the side surface of the source signal wiring 2 having the three-layer structure is a concave shape having an inverted taper shape in which the intermediate layer 2b is recessed. If the protective film 3 that covers the source signal wiring 2 and the gate insulating film 9 is formed on the source signal wiring 2 that has a concave shape with an inversely tapered side surface, the step coverage of the protective film 3 deteriorates. If ITO 4 is further formed on the protective film 3 in a state where the step coverage of the protective film 3 is poor, a cut-off portion 6 may occur in the stepped portion of the ITO 4. As a result, there is a problem in that the electrical connection of the ITO 4 is hindered by the cut-off portion 6, the video signal does not flow to the source signal wiring 2, and the yield of the liquid crystal display device is lowered.

図１０は、上述したＩＴＯ４の断切れが発生する位置を示すための、液晶表示装置の概略図である。図１０に示す液晶表示装置には、表示領域３１と、ドライバＩＣ設置場所３２とを示している。上述したＩＴＯの断切れは、図１０に示す領域Ａ〜Ｃのどこでも発生し得る。領域Ａは、液晶表示装置の表示領域３１と非表示領域との境界領域である。領域Ｂは、ドライバＩＣ設置場所３２である。領域Ｃは、表示領域３１中の画素を示す。領域Ａ〜Ｃの詳細な説明については、後述する。 FIG. 10 is a schematic view of a liquid crystal display device for illustrating a position where the above-described breakage of ITO 4 occurs. The liquid crystal display device shown in FIG. 10 shows a display area 31 and a driver IC installation location 32. The breakage of ITO described above can occur anywhere in the areas A to C shown in FIG. Area A is a boundary area between the display area 31 and the non-display area of the liquid crystal display device. Area B is a driver IC installation location 32. A region C shows pixels in the display region 31. Details of the areas A to C will be described later.

上述したＩＴＯ４の断切れを抑制するためには、保護膜３が良好なステップカバレッジを維持していればよい。このためには、ソース信号配線２の最上層２ａのエッチングを進行させることによって、ソース信号配線２の逆テーパ状の窪みを浅くすればよい（例えば、特許文献１参照）。これにより、保護膜３のステップカバレッジを向上させることができる。
特開２００１−１４４２９７号公報 In order to suppress the breakage of the ITO 4 described above, the protective film 3 only needs to maintain good step coverage. For this purpose, the reverse-tapered depression of the source signal wiring 2 may be made shallow by advancing the etching of the uppermost layer 2a of the source signal wiring 2 (see, for example, Patent Document 1). Thereby, the step coverage of the protective film 3 can be improved.
JP 2001-144297 A

しかしながら、上記の方法のように、ソース信号配線２の側面の形状を変更する場合、ソース信号配線２の形成の際に行われるドライエッチングの条件を変更する必要が生じる。このため、プロセス全体の条件の設定の調整や見直しが必要になるという課題があった。 However, when the shape of the side surface of the source signal wiring 2 is changed as in the above method, it is necessary to change the conditions of dry etching performed when the source signal wiring 2 is formed. For this reason, there has been a problem that it is necessary to adjust and review the setting of the conditions of the entire process.

そこで、本発明は、上記課題を考慮して、ドライエッチング等の製造工程の条件を変えることなく、簡単な方法でＩＴＯなどの電極配線の断切れの発生を抑制した液晶表示装置およびその製造方法を提供することを目的とする。 In view of the above-described problems, the present invention provides a liquid crystal display device in which the occurrence of breakage of electrode wiring such as ITO is suppressed by a simple method without changing the conditions of the manufacturing process such as dry etching and the manufacturing method thereof The purpose is to provide.

上述した課題を解決するために、第１の本発明は、
アレイ基板と対向基板との間の表示領域に液晶層が配置された液晶表示装置であって、
前記アレイ基板の上側に形成された信号配線または電極と、
前記信号配線または前記電極を被覆する保護膜と、
前記保護膜上に形成された、前記信号配線または前記電極と電気的に接続する電極配線と、
前記アレイ基板と前記信号配線または前記電極との間に形成された、半導体特性または絶縁特性を有するかさ上げ層とを備え、
前記かさ上げ層の周縁部の全部または一部の領域が、前記信号配線または前記電極の端部からはみ出ている、液晶表示装置である。 In order to solve the above-described problem, the first aspect of the present invention provides:
A liquid crystal display device in which a liquid crystal layer is disposed in a display region between an array substrate and a counter substrate,
Signal wirings or electrodes formed on the array substrate;
A protective film covering the signal wiring or the electrode;
An electrode wiring electrically connected to the signal wiring or the electrode formed on the protective film;
A raised layer formed between the array substrate and the signal wiring or the electrode and having semiconductor characteristics or insulating characteristics;
In the liquid crystal display device, all or a part of a peripheral portion of the raised layer protrudes from an end portion of the signal wiring or the electrode.

また、第２の本発明は、
前記周縁部の前記一部の領域が、前記信号配線または前記電極の終端部の外周の先端側からはみ出している、第1の本発明の液晶表示装置である。 The second aspect of the present invention
In the liquid crystal display device according to the first aspect of the present invention, the partial region of the peripheral portion protrudes from a front end side of an outer periphery of the signal wiring or the terminal end portion of the electrode.

また、第３の本発明は、
前記かさ上げ層は、アモルファスシリコンの層である、本発明の液晶表示装置である。 The third aspect of the present invention
In the liquid crystal display device of the present invention, the raised layer is an amorphous silicon layer.

また、第４の本発明は、
前記電極は、前記表示領域に形成されるスイッチング素子のドレイン電極であり、
前記電極配線は、画素電極であり、
前記かさ上げ層は、前記ドレイン電極とゲート絶縁膜との間に形成される、第１から第３の本発明のいずれかの液晶表示装置である。 The fourth aspect of the present invention is
The electrode is a drain electrode of a switching element formed in the display region;
The electrode wiring is a pixel electrode,
The raised layer is a liquid crystal display device according to any one of the first to third aspects of the present invention, which is formed between the drain electrode and a gate insulating film.

また、第５の本発明は、
前記信号配線の前記端部は、非表示領域に形成されたソース信号配線の終端部であり、
前記電極配線は、非表示領域に形成されたゲート信号配線と同じ層に形成された信号配線の終端部と、前記ソース信号配線の終端部とを接続する接続用電極であり、
前記かさ上げ層は、前記ソース信号配線とゲート絶縁膜との間に形成される、第１から第３の本発明のいずれかの液晶表示装置である。 The fifth aspect of the present invention provides
The end portion of the signal wiring is a termination portion of a source signal wiring formed in a non-display area,
The electrode wiring is a connection electrode that connects a terminal portion of the signal wiring formed in the same layer as the gate signal wiring formed in the non-display region and a terminal portion of the source signal wiring,
The raised layer is the liquid crystal display device according to any one of the first to third aspects of the present invention, which is formed between the source signal line and the gate insulating film.

また、第６の本発明は、
アレイ基板と対向基板との間の表示領域に液晶層が配置された液晶表示装置の製造方法であって、
前記アレイ基板の上側に信号配線または電極を形成する信号配線／電極形成工程と、
前記信号配線または前記電極を被覆する保護膜を形成する保護膜形成工程と、
前記保護膜上に、前記信号配線または前記電極と電気的に接続する電極配線を形成する電極配線形成工程と、
前記アレイ基板と前記信号配線または前記電極との間に、半導体特性または絶縁特性を有するかさ上げ層を形成するかさ上げ層形成工程とを備え、
前記かさ上げ層の周縁部の全部または一部の領域が、前記信号配線または前記電極の端部からはみ出ている、液晶表示装置の製造方法である。 The sixth aspect of the present invention provides
A method of manufacturing a liquid crystal display device in which a liquid crystal layer is disposed in a display region between an array substrate and a counter substrate,
A signal wiring / electrode forming step of forming a signal wiring or an electrode on the upper side of the array substrate;
A protective film forming step of forming a protective film covering the signal wiring or the electrode;
An electrode wiring forming step of forming an electrode wiring electrically connected to the signal wiring or the electrode on the protective film;
A raised layer forming step of forming a raised layer having semiconductor characteristics or insulating characteristics between the array substrate and the signal wiring or the electrode,
In the method for manufacturing a liquid crystal display device, the whole or a part of the peripheral portion of the raised layer protrudes from an end portion of the signal wiring or the electrode.

また、第７の本発明は、
前記周縁部の前記一部の領域が、前記信号配線または前記電極の終端部の外周の先端側からはみ出している、第６の本発明の液晶表示装置の製造方法である。 The seventh aspect of the present invention
In the method of manufacturing a liquid crystal display device according to a sixth aspect of the present invention, the partial area of the peripheral edge protrudes from the front end side of the outer periphery of the terminal portion of the signal wiring or the electrode.

また、第８の本発明は、
前記かさ上げ層は、アモルファスシリコンの層である、第６の本発明の液晶表示装置の製造方法である。 In addition, the eighth aspect of the present invention
The raising layer is an amorphous silicon layer according to the sixth method of manufacturing a liquid crystal display device of the present invention.

また、第９の本発明は、
前記電極は、前記表示領域に形成されるスイッチング素子のドレイン電極であり、
前記電極配線は、画素電極であり、
前記かさ上げ層は、前記ドレイン電極とゲート絶縁膜との間に形成される、第６から第８の本発明のいずれかの液晶表示装置の製造方法である。 The ninth aspect of the present invention provides
The electrode is a drain electrode of a switching element formed in the display region;
The electrode wiring is a pixel electrode,
The raising layer is a method for manufacturing a liquid crystal display device according to any one of sixth to eighth aspects of the present invention, which is formed between the drain electrode and a gate insulating film.

また、第１０の本発明は、
前記信号配線の前記端部は、非表示領域に形成されたソース信号配線の終端部であり、
前記電極配線は、非表示領域に形成されたゲート信号配線と同じ層に形成された信号配線の終端部と、前記ソース信号配線の終端部とを接続する接続用電極であり、
前記かさ上げ層は、前記ソース信号配線とゲート絶縁膜との間に形成される、第６から第８の本発明のいずれかの液晶表示装置の製造方法である。 The tenth aspect of the present invention is
The end portion of the signal wiring is a termination portion of a source signal wiring formed in a non-display area,
The electrode wiring is a connection electrode that connects a terminal portion of the signal wiring formed in the same layer as the gate signal wiring formed in the non-display region and a terminal portion of the source signal wiring,
The raised layer is a method of manufacturing a liquid crystal display device according to any one of sixth to eighth aspects of the present invention, wherein the raised layer is formed between the source signal line and the gate insulating film.

本発明によれば、ドライエッチング等の製造工程の条件を変えることなく、簡単な方法でＩＴＯ等の電極配線の断切れの発生を抑制できる液晶表示装置およびその製造方法を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the liquid crystal display device which can suppress generation | occurrence | production of disconnection of electrode wirings, such as ITO, can be provided with a simple method, without changing the conditions of manufacturing processes, such as dry etching, and its manufacturing method.

以下、本発明にかかる実施の形態について図面を参照しながら説明する。 Embodiments of the present invention will be described below with reference to the drawings.

（実施の形態１）
以下、本発明の液晶表示装置の一実施形態について説明するとともに、本発明に係る液晶表示装置の製造方法についても同時に説明する。 (Embodiment 1)
Hereinafter, an embodiment of the liquid crystal display device of the present invention will be described, and a method for manufacturing the liquid crystal display device according to the present invention will also be described.

本実施の形態では、表示領域３１と非表示領域との境界である領域Ａに形成されたＩＴＯの断切れの発生を抑制するための本発明の液晶表示装置の一例について説明する。 In the present embodiment, an example of the liquid crystal display device of the present invention for suppressing the occurrence of breakage of ITO formed in the region A that is the boundary between the display region 31 and the non-display region will be described.

まず最初に、本発明を具体的に適用する領域Ａ（従来、断切れが発生していた場所の一つ）について、図１、図２、図９、図１０を用いて説明する。 First, a region A to which the present invention is specifically applied (one of the places where disconnection has conventionally occurred) will be described with reference to FIGS. 1, 2, 9, and 10.

まず、図１０に示す、表示領域３１と非表示領域との境界である領域Ａで発生するＩＴＯの断切れについて説明する。 First, the ITO breakage that occurs in the area A that is the boundary between the display area 31 and the non-display area shown in FIG. 10 will be described.

図１０に示す領域Ａでは、表示領域３１側に形成されたソース信号配線と、ゲート信号配線が形成される層と同じ層に形成された信号配線とが、ＩＴＯなどを介して接続される。これは、映像信号を出力するソースドライバＩＣの入出力端子が、ゲート信号配線が形成される層と同じ層に形成された信号配線と接続されることが多いためである。 In the region A shown in FIG. 10, the source signal wiring formed on the display region 31 side and the signal wiring formed in the same layer as the gate signal wiring are connected via ITO or the like. This is because the input / output terminal of the source driver IC that outputs the video signal is often connected to a signal wiring formed in the same layer as the layer in which the gate signal wiring is formed.

領域Ａにおいて発生するＩＴＯの断切れについて、図１および図２を用いて説明する。 The breakage of ITO generated in the region A will be described with reference to FIGS.

図１は、従来の液晶表示装置の領域Ａに形成される、ソース信号配線とゲート信号配線と同じ層に形成された信号配線との接続の状態を示す模式図であり、図２は、図１のＤ−Ｄ断面模式図である。なお、図１および図２において、ソース信号配線が形成される層が、ゲート信号配線が形成される層の上に形成されるものとして説明する。 FIG. 1 is a schematic diagram showing a connection state between a source signal line and a signal line formed in the same layer as a gate signal line, which is formed in a region A of a conventional liquid crystal display device. 1 is a DD cross-sectional schematic diagram of FIG. In FIGS. 1 and 2, description will be made assuming that the layer in which the source signal wiring is formed is formed on the layer in which the gate signal wiring is formed.

図１および図２に示すように、ソース信号配線２と、ゲート信号配線と同じ層に形成された信号配線８とは、接続用電極であるＩＴＯ４を介して接続する。また、ソース信号配線２とＩＴＯ４、およびゲート信号配線と同じ層に形成された信号配線８とＩＴＯ４とは、コンタクト部に形成されるコンタクトホール５でそれぞれ接続する。 As shown in FIGS. 1 and 2, the source signal wiring 2 and the signal wiring 8 formed in the same layer as the gate signal wiring are connected through ITO 4 which is a connection electrode. The source signal wiring 2 and the ITO 4 and the signal wiring 8 and the ITO 4 formed in the same layer as the gate signal wiring are connected to each other through a contact hole 5 formed in the contact portion.

図２に示す一点鎖線で囲んだ領域Ｅにおいて、ソース信号配線２の側面には、上述した逆テーパ状の窪みが存在する。したがって、図２に示す、一点鎖線で囲んだ領域Ｅの断面は、図９のようになる。このため、領域ＥのＩＴＯ４の段差部分では、図９に示すように、断切れが発生する場合がある。 In the region E surrounded by the alternate long and short dash line shown in FIG. 2, the reverse tapered recess described above exists on the side surface of the source signal wiring 2. Therefore, the cross section of the region E surrounded by the one-dot chain line shown in FIG. 2 is as shown in FIG. For this reason, in the step part of ITO4 of the area | region E, as shown in FIG.

一方、図２において、ゲート信号配線と同じ層に形成された信号配線８とＩＴＯ４とのコンタクト部にもＩＴＯ４の段差部分（領域Ｆ）が存在する。しかし、ゲート信号配線と同じ層に形成された信号配線８とＩＴＯ４との間には、保護膜３だけでなくゲート絶縁膜９も存在する。このため、ゲート信号配線と同じ層に形成された信号配線８を被覆するゲート絶縁膜９のステップカバレッジが悪くても、さらに、保護膜３がゲート絶縁膜９を被覆する。このため、図２に示すような、保護膜全体（保護膜３およびゲート絶縁膜９を含む）のステップカバレッジは、悪化することが少ない。したがって、領域ＦのＩＴＯ４の段差部分において、図９に示すようなＩＴＯ４の断切れは発生しない。 On the other hand, in FIG. 2, there is a step portion (region F) of the ITO 4 at the contact portion between the signal wiring 8 and the ITO 4 formed in the same layer as the gate signal wiring. However, not only the protective film 3 but also the gate insulating film 9 exists between the signal wiring 8 formed in the same layer as the gate signal wiring and the ITO 4. For this reason, even if the step coverage of the gate insulating film 9 covering the signal wiring 8 formed in the same layer as the gate signal wiring is poor, the protective film 3 further covers the gate insulating film 9. For this reason, the step coverage of the entire protective film (including the protective film 3 and the gate insulating film 9) as shown in FIG. Therefore, in the step portion of the ITO 4 in the region F, the ITO 4 is not broken as shown in FIG.

次に、図３を用いて、本発明の実施の形態１の液晶表示装置の領域Ａで形成されるコンタクト部の構成について詳しく説明する。 Next, the configuration of the contact portion formed in region A of the liquid crystal display device according to the first embodiment of the present invention will be described in detail with reference to FIG.

図３は、本発明の実施の形態１に係る液晶表示装置の、図２に示すコンタクト部（領域Ｅ）に対応する箇所を拡大した断面模式図である。図４（ａ）は、図３に示すソース信号配線２のコンタクト部の上面模式図である。なお、図３に示す断面は、図４（ａ）に示すＧ−Ｇ断面に対応する。 FIG. 3 is an enlarged schematic cross-sectional view of a portion corresponding to the contact portion (region E) shown in FIG. 2 of the liquid crystal display device according to Embodiment 1 of the present invention. FIG. 4A is a schematic top view of the contact portion of the source signal wiring 2 shown in FIG. The cross section shown in FIG. 3 corresponds to the GG cross section shown in FIG.

図３に示すコンタクト部において、かさ上げ層７がソース信号配線２とゲート絶縁膜９との間に形成されている点が、図９に示すコンタクト部と異なる。 The contact portion shown in FIG. 3 is different from the contact portion shown in FIG. 9 in that the raised layer 7 is formed between the source signal wiring 2 and the gate insulating film 9.

図３に示すかさ上げ層７は、表示領域３１（図１０参照）中の画素のスイッチング素子（図６参照）等を形成する半導体材料または絶縁性材料と同じ材料で形成される。例えば、かさ上げ層７は、表示領域３１中の画素のスイッチング素子のチャネル層の材料であるアモルファスシリコンで形成される。また、図３に示すように、かさ上げ層７は、ソース信号配線２の端部からはみ出して形成される。かさ上げ層７がソース信号配線２の端部からはみ出したはみ出し部７ａは、図３に示すように、表面が緩やかに傾斜している。また、かさ上げ層７のはみ出し部７ａは、図４（ａ）に示すように、ソース信号配線２の端部を全て取り囲むようにして形成される。 The raised layer 7 shown in FIG. 3 is formed of the same material as a semiconductor material or an insulating material that forms a switching element (see FIG. 6) of a pixel in the display region 31 (see FIG. 10). For example, the raised layer 7 is formed of amorphous silicon, which is a material for the channel layer of the switching element of the pixel in the display region 31. Further, as shown in FIG. 3, the raised layer 7 is formed so as to protrude from the end portion of the source signal wiring 2. As shown in FIG. 3, the surface of the protruding portion 7a where the raised layer 7 protrudes from the end portion of the source signal wiring 2 is gently inclined. Further, the protruding portion 7a of the raised layer 7 is formed so as to surround the entire end portion of the source signal wiring 2 as shown in FIG.

かさ上げ層７の厚さは、２２００オングストローム程度である。また、図３に示すはみ出し部７ａの長さΔｘは、３μｍ程度であればよい。ただし、Δｘの値が小さすぎる場合、かさ上げ層７は、後述する保護膜３のステップカバレッジを改善させる効果を発揮することができない。このため、はみ出し部７ａを確実に形成するために、かさ上げ層７は、製造上の誤差等を考慮して、ソース信号配線２の端部から少なくとも３μｍはみ出るように形成すればよい。 The thickness of the raised layer 7 is about 2200 angstroms. Further, the length Δx of the protruding portion 7a shown in FIG. 3 may be about 3 μm. However, when the value of Δx is too small, the raised layer 7 cannot exhibit the effect of improving the step coverage of the protective film 3 described later. Therefore, in order to reliably form the protruding portion 7a, the raised layer 7 may be formed so as to protrude at least 3 μm from the end portion of the source signal wiring 2 in consideration of manufacturing errors and the like.

かさ上げ層７の形成は、アモルファスシリコンなどの半導体材料で形成される場合、同じアモルファスシリコン材料で形成される、画素中のスイッチング素子のチャネル層の従来の形成工程と共通化することができる。これにより、エッチング条件を共通化できる。 The formation of the raised layer 7 can be made common with the conventional process of forming the channel layer of the switching element in the pixel, which is formed of the same amorphous silicon material, when formed of a semiconductor material such as amorphous silicon. Thereby, the etching conditions can be made common.

次に、はみ出し部７ａの作用について説明する。ソース信号配線２とゲート絶縁膜９との間に、はみ出し部７ａが緩やかに傾斜したかさ上げ層７を形成することによって、ソース信号配線２の側面の逆テーパ状の窪みを原因とした、保護膜３のステップカバレッジの悪化を抑制する。すなわち、はみ出し部７ａは、保護膜３のステップカバレッジを改善する役割を有する。 Next, the operation of the protruding portion 7a will be described. By forming a raised layer 7 in which the protruding portion 7 a is gently inclined between the source signal wiring 2 and the gate insulating film 9, protection caused by an inversely tapered recess on the side surface of the source signal wiring 2 Deterioration of the step coverage of the film 3 is suppressed. That is, the protrusion 7 a has a role of improving the step coverage of the protective film 3.

はみ出し部７ａによって、ステップカバレッジが良好な保護膜３の上にＩＴＯ４が形成されるため、領域ＥのＩＴＯ４の段差部分で発生する、ＩＴＯ４の断切れを抑制できる。 Since the ITO 4 is formed on the protective film 3 with good step coverage by the protruding portion 7a, it is possible to suppress the break of the ITO 4 that occurs at the step portion of the ITO 4 in the region E.

また、かさ上げ層７は、上述したように、半導体材料または絶縁性材料で形成される。このため、かさ上げ層７を形成する工程は、半導体材料または絶縁性材料を用いる従来のプロセスと共通化することができる。例えば、かさ上げ層７は、スイッチング素子のチャネル層と同時に形成することができる。したがって、本実施の形態のかさ上げ層７を形成することによって、液晶表示装置の製造プロセスの条件を変えることなく、ＩＴＯ４の断切れの発生を抑制することができる。 Moreover, the raising layer 7 is formed of a semiconductor material or an insulating material as described above. For this reason, the process of forming the raising layer 7 can be made common with the conventional process using a semiconductor material or an insulating material. For example, the raised layer 7 can be formed simultaneously with the channel layer of the switching element. Therefore, by forming the raising layer 7 of the present embodiment, it is possible to suppress the occurrence of breakage of the ITO 4 without changing the conditions of the manufacturing process of the liquid crystal display device.

なお、ソース信号配線２が本発明のソース信号配線の一例であり、ＩＴＯ４が、本発明の接続用電極の一例であり、ゲート信号配線と同じ層に形成された信号配線８が、本発明のゲート信号配線と同じ層に形成された信号配線の一例であり、かさ上げ層７が、本発明のかさ上げ層の一例である。 The source signal wiring 2 is an example of the source signal wiring of the present invention, the ITO 4 is an example of the connection electrode of the present invention, and the signal wiring 8 formed in the same layer as the gate signal wiring is the present invention. It is an example of the signal wiring formed in the same layer as the gate signal wiring, and the raised layer 7 is an example of the raised layer of the present invention.

このように、本実施の形態では、ゲート絶縁膜とソース信号配線との間に、ソース信号配線の端部の一部または全部から周縁部がはみ出した、はみ出し部を有するかさ上げ層を形成して、保護膜のステップカバレッジを改善することによって、製造プロセスを大きく変更することなく、ＩＴＯの段差部分の断切れを抑制することができる。 Thus, in this embodiment, a raised layer having a protruding portion in which a peripheral portion protrudes from part or all of an end portion of the source signal wiring is formed between the gate insulating film and the source signal wiring. Thus, by improving the step coverage of the protective film, it is possible to suppress breakage of the stepped portion of ITO without greatly changing the manufacturing process.

なお、本実施の形態において、はみ出し部７ａは、ソース信号配線２の端部をとりこ囲むように形成されるものとして説明したが、これに限らず、例えば、図４（ｂ）に示すように、ソース信号配線の端部の一部からはみ出して形成されていてもよい。この理由を説明する。 In the present embodiment, the protruding portion 7a is described as being formed so as to surround the end portion of the source signal wiring 2. However, the present invention is not limited to this, and for example, as shown in FIG. The source signal wiring may be formed so as to protrude from a part of the end. The reason for this will be explained.

図１および図２に示すコンタクト部は、実際には、所定の間隔で、図１の上下方向に平行に配置される。このため、かさ上げ層７が半導体材料で形成され、はみ出し部７ａが、図４（ａ）に示す位置に形成された場合、隣接するコンタクト部同士がショートすることがある。このため、図４（ｂ）に示すように、はみ出し部７ａを、ゲート信号配線と同じ層に形成された信号配線８の終端部の方向に限定して形成することによって、コンタクト部同士のショートを防ぐことが可能となる。このように、領域ＥのＩＴＯ４の一部が導通していれば、コンタクト部同士のショートを防ぐとともに、表示領域３１（図３参照）中の画素に映像信号を供給できる。 The contact portions shown in FIGS. 1 and 2 are actually arranged in parallel with the vertical direction of FIG. 1 at a predetermined interval. Therefore, when the raised layer 7 is formed of a semiconductor material and the protruding portion 7a is formed at the position shown in FIG. 4A, adjacent contact portions may be short-circuited. For this reason, as shown in FIG. 4B, the protruding portion 7a is formed only in the direction of the terminal portion of the signal wiring 8 formed in the same layer as the gate signal wiring, so that the contact portions are short-circuited. Can be prevented. As described above, if a part of the ITO 4 in the region E is conductive, a short circuit between the contact portions can be prevented and a video signal can be supplied to the pixels in the display region 31 (see FIG. 3).

（実施の形態２）
次に、本発明の液晶表示装置の一実施の形態について、図面を参照しながら説明する。 (Embodiment 2)
Next, an embodiment of the liquid crystal display device of the present invention will be described with reference to the drawings.

液晶表示装置には、画素の表示検査用の試験回路として、表示領域３１（図１０参照）に形成された画素中のスイッチング素子を一括して制御するための一括点画用スイッチング素子が、ドライバＩＣ設置箇所３２の領域Ｂ（図１０参照）に形成される場合がある。 In the liquid crystal display device, as a test circuit for display inspection of a pixel, a batch dot switching element for collectively controlling the switching elements in the pixel formed in the display region 31 (see FIG. 10) includes a driver IC. It may be formed in the region B (see FIG. 10) of the installation location 32.

本実施の形態では、領域Ｂに形成されたＩＴＯで発生する断切れを抑制する、本発明の液晶表示装置の一例について説明する。 In this embodiment, an example of a liquid crystal display device of the present invention that suppresses breakage generated in ITO formed in the region B will be described.

図５は、本実施の形態の液晶表示装置における、領域Ｂに形成される一括点画用スイッチング素子に接続する信号配線の接続の一例を示す図である。なお、図５では、矢印Ｘの方向に表示領域３１（図示省略）が形成されている。一括点画用スイッチング素子１０は、例えば、画素の表示検査後にドライバＩＣが設置されるドライバＩＣ設置場所３２に形成される。ここでは、一括点画用スイッチング素子１０が、検査用ソース信号を表示領域３１中の画素に供給する場合を例にして説明する。ソース電極１４は、ＩＴＯ４を介してゲート信号配線と同じ層に形成された信号配線８ａに接続される。ゲート信号配線と同じ層に形成された信号配線８ａは、一括点画用スイッチング素子１０に検査用ソース信号を供給するための検査用信号入力パッド１６に接続される。ドレイン電極１５は、ＩＴＯ４を介してゲート信号配線と同じ層に形成された信号配線８ｂに接続されており、ゲート信号配線と同じ層に形成された信号配線８ｂは、図示しないＩＴＯを介して、表示領域のソース信号配線に接続される。すなわち、ゲート信号配線と同じ層に形成された信号配線８ｂは、図２に示すゲート信号配線と同じ層に形成された信号配線８に対応する。また、ゲート電極１３は、制御用ゲート信号配線１３ａを介して、一括点画用スイッチング素子１０のオンオフを制御する検査用制御信号を入力するための検査用制御信号入力パッド（図示省略）に接続している。 FIG. 5 is a diagram illustrating an example of the connection of signal wirings connected to the batch stippling switching element formed in the region B in the liquid crystal display device of the present embodiment. In FIG. 5, a display area 31 (not shown) is formed in the direction of the arrow X. The batch stippling switching element 10 is formed, for example, in a driver IC installation location 32 where a driver IC is installed after pixel display inspection. Here, a case where the collective dot image switching element 10 supplies the inspection source signal to the pixels in the display region 31 will be described as an example. The source electrode 14 is connected to the signal wiring 8a formed in the same layer as the gate signal wiring through the ITO 4. The signal wiring 8 a formed in the same layer as the gate signal wiring is connected to the inspection signal input pad 16 for supplying the inspection source signal to the batch stippling switching element 10. The drain electrode 15 is connected to the signal wiring 8b formed in the same layer as the gate signal wiring through the ITO 4, and the signal wiring 8b formed in the same layer as the gate signal wiring is connected through the ITO (not shown). Connected to the source signal wiring in the display area. That is, the signal wiring 8b formed in the same layer as the gate signal wiring corresponds to the signal wiring 8 formed in the same layer as the gate signal wiring shown in FIG. The gate electrode 13 is connected to an inspection control signal input pad (not shown) for inputting an inspection control signal for controlling on / off of the batch stippling switching element 10 via the control gate signal wiring 13a. ing.

なお、一括点画用スイッチング素子１０が表示領域３１中の画素に検査用ゲート信号を供給する場合、ゲート信号配線と同じ層に形成された信号配線８ｂは、ゲート信号配線となる。 When the collective dot image switching element 10 supplies an inspection gate signal to the pixels in the display region 31, the signal wiring 8b formed in the same layer as the gate signal wiring is a gate signal wiring.

従来の液晶表示装置の場合、図５に示すＩＴＯ４が形成される領域の構成は、実施の形態１で説明した、ソース信号配線２と、ゲート信号配線と同じ層に形成された信号配線８とを接続する構成と同様である。すなわち、ソース電極１４およびドレイン電極１５が、図１、図２に示すソース信号配線２に対応し、ゲート信号配線と同じ層に形成された信号配線８ａおよび８ｂが、ゲート信号配線と同じ層に形成された信号配線８に対応する。したがって、ドレイン電極１５とゲート信号配線と同じ層に形成された信号配線８ｂとを接続するコンタクト部１８と、ソース電極１４とゲート信号配線と同じ層に形成された信号配線８ａとを接続するコンタクト部１７には、実施の形態１で図１、図２を用いて説明したＩＴＯ４の断切れと、同様の断切れが発生する。 In the case of the conventional liquid crystal display device, the configuration of the region where the ITO 4 shown in FIG. 5 is formed is the source signal wiring 2 and the signal wiring 8 formed in the same layer as the gate signal wiring described in the first embodiment. The configuration is the same as that for connecting. That is, the source electrode 14 and the drain electrode 15 correspond to the source signal wiring 2 shown in FIGS. 1 and 2, and the signal wirings 8a and 8b formed in the same layer as the gate signal wiring are in the same layer as the gate signal wiring. It corresponds to the formed signal wiring 8. Therefore, the contact 18 that connects the drain electrode 15 and the signal wiring 8b formed in the same layer as the gate signal wiring, and the contact that connects the source electrode 14 and the signal wiring 8a formed in the same layer as the gate signal wiring. The part 17 has the same breakage as the breakage of the ITO 4 described with reference to FIGS. 1 and 2 in the first embodiment.

ドライバＩＣの入出力端子は、実施の形態１で説明したように、ゲート信号配線と同じ層に形成された信号配線８ｂと接続されることが多い。そのため、ドライバＩＣ設置場所３２内に配置された一括点画用スイッチング素子１０のソース電極１４およびドレイン電極１５は、ＩＴＯ４を介してゲート信号配線と同じ層に形成された信号配線８ｂに接続される必要がある。 As described in the first embodiment, the input / output terminals of the driver IC are often connected to the signal wiring 8b formed in the same layer as the gate signal wiring. Therefore, the source electrode 14 and the drain electrode 15 of the batch stippling switching element 10 arranged in the driver IC installation place 32 need to be connected to the signal wiring 8b formed in the same layer as the gate signal wiring through the ITO 4. There is.

次に、本実施の形態の液晶表示装置のコンタクト部１７および１８の構成について説明する。図５に示すコンタクト部１７および１８の構成は、図３、及び図４（ａ）で示したのコンタクト部の構成において、ソース信号配線２をソース電極１４またはドレイン電極１５と読み替え、ゲート信号配線と同じ層に形成された信号配線８をゲート信号配線と同じ層に形成された信号配線８ａまたは８ｂと読み替えたものと同様である。したがって、コンタクト部１７および１８の構成の詳細な説明は、実施の形態１の説明と同様であるため、省略する。 Next, the configuration of the contact portions 17 and 18 of the liquid crystal display device of the present embodiment will be described. The contact portions 17 and 18 shown in FIG. 5 are the same as the contact portions shown in FIG. 3 and FIG. 4A in that the source signal wiring 2 is replaced with the source electrode 14 or the drain electrode 15, and the gate signal wiring The signal wiring 8 formed in the same layer as that of the gate signal wiring is replaced with the signal wiring 8a or 8b formed in the same layer. Therefore, the detailed description of the configuration of the contact portions 17 and 18 is the same as the description of the first embodiment, and will be omitted.

なお、ソース電極１４およびドレイン電極１５が、本発明のソース信号配線の一例であり、ＩＴＯ４が本発明の電極配線の一例であり、かさ上げ層７が本発明のかさ上げ層の一例である。 The source electrode 14 and the drain electrode 15 are examples of the source signal wiring of the present invention, the ITO 4 is an example of the electrode wiring of the present invention, and the raised layer 7 is an example of the raised layer of the present invention.

（実施の形態３）
以下、本発明の一実施の形態に係る液晶表示装置について説明するとともに、本発明のの液晶表示装置の製造方法の一実施の形態についても同時に説明する。 (Embodiment 3)
Hereinafter, a liquid crystal display device according to an embodiment of the present invention will be described, and an embodiment of a method for manufacturing a liquid crystal display device of the present invention will also be described.

本実施の形態では、表示領域３１中の画素（図１０の領域Ｃ）に形成されたスイッチング素子で発生する、透明電極の断切れの発生を抑制するための本発明の液晶表示装置の一例について説明する。 In the present embodiment, an example of the liquid crystal display device of the present invention for suppressing the occurrence of breakage of the transparent electrode, which occurs in the switching element formed in the pixel in the display region 31 (region C in FIG. 10). explain.

図６は、本実施の形態に係る液晶表示装置の、表示領域３１の画素に形成されるスイッチング素子２０の断面を示す模式図である。図７（ａ）は、スイッチング素子２０の一例を示す上面模式図であり、図７（ｂ）は、スイッチング素子２０の他の例を示す上面模式図である。図６は、図７（ａ）及び（ｂ）に示すＨ−Ｈ断面で切断した断面図に対応する。 FIG. 6 is a schematic diagram showing a cross section of the switching element 20 formed in the pixel in the display region 31 of the liquid crystal display device according to the present embodiment. FIG. 7A is a schematic top view showing an example of the switching element 20, and FIG. 7B is a schematic top view showing another example of the switching element 20. FIG. 6 corresponds to a cross-sectional view taken along the HH cross section shown in FIGS.

図６に示すスイッチング素子２０は、ゲート電極２１、ゲート絶縁膜２２、チャネル層２３、かさ上げ層２４、ソース電極２５、ドレイン電極２６、チャネル保護膜２７、保護膜２８、透明電極２９を有する。 The switching element 20 illustrated in FIG. 6 includes a gate electrode 21, a gate insulating film 22, a channel layer 23, a raised layer 24, a source electrode 25, a drain electrode 26, a channel protective film 27, a protective film 28, and a transparent electrode 29.

図６に示すスイッチング素子２０が従来のスイッチング素子と異なる点は、ソース電極２５およびドレイン電極２６と、ゲート絶縁膜２２との間に、かさ上げ層２４が形成されている点である。なお、スイッチング素子２０のかさ上げ層２４以外の構成は、従来の液晶表示装置の表示領域の画素に形成されるスイッチング素子と同様であるため、従来のスイッチング素子と同じ構成のものについては、その説明を省略する。また、以下の説明では、ドレイン電極２６の下に形成されたかさ上げ層２４を例にして説明する。 The switching element 20 shown in FIG. 6 is different from the conventional switching element in that a raised layer 24 is formed between the source electrode 25 and the drain electrode 26 and the gate insulating film 22. The configuration of the switching element 20 other than the raised layer 24 is the same as the switching element formed in the pixel in the display area of the conventional liquid crystal display device. Description is omitted. In the following description, the raised layer 24 formed under the drain electrode 26 will be described as an example.

ドレイン電極２６は、実施の形態１で説明したソース信号配線２（図２参照）と同様の三層構造を有するため、ドレイン電極２６の側面には、逆テーパ状の窪みが存在する。また、図６に示すように、ドレイン電極２６と、ＩＴＯで形成される透明電極２９との間には、保護膜２８しか存在しない。このため、従来の液晶表示装置において、図６に示す透明電極２９の段差部分（領域Ｊ）に対応する部分では、断切れ部６（図９参照）と同様の、断切れが発生する場合がある。断切れが発生した透明電極２９を有する画素は、輝点または滅点として認識される。 Since the drain electrode 26 has the same three-layer structure as the source signal wiring 2 (see FIG. 2) described in the first embodiment, a reverse tapered recess exists on the side surface of the drain electrode 26. As shown in FIG. 6, only the protective film 28 exists between the drain electrode 26 and the transparent electrode 29 formed of ITO. For this reason, in the conventional liquid crystal display device, in the portion corresponding to the step portion (region J) of the transparent electrode 29 shown in FIG. 6, a break similar to the break portion 6 (see FIG. 9) may occur. is there. A pixel having the transparent electrode 29 in which breakage occurs is recognized as a bright spot or a dark spot.

そこで、図６に示すように、スイッチング素子２０には、ドレイン電極２６とゲート絶縁膜２２との間に、かさ上げ層２４が形成される。かさ上げ層２４は、実施の形態１のかさ上げ層７と同様に、ドレイン電極２６の端部からはみ出すはみ出し部２４ａを有する。はみ出し部２４ａの厚み、ドレイン電極２６からはみ出す長さは、実施の形態１のはみ出し部７ａと同様である。 Therefore, as shown in FIG. 6, a raised layer 24 is formed between the drain electrode 26 and the gate insulating film 22 in the switching element 20. The raised layer 24 has a protruding portion 24 a that protrudes from the end portion of the drain electrode 26, similarly to the raised layer 7 of the first embodiment. The thickness of the protruding portion 24a and the length protruding from the drain electrode 26 are the same as those of the protruding portion 7a of the first embodiment.

かさ上げ層２４は、例えば、アモルファスシリコンなどの半導体材料、または絶縁性材料で形成される。かさ上げ層７がアモルファスシリコンで形成される場合、アモルファスシリコンを用いて形成されるチャネル層２３と同時に形成される。スイッチング素子２０の他の構成要素の製造方法は、従来と同様であるため省略する。 The raised layer 24 is formed of, for example, a semiconductor material such as amorphous silicon or an insulating material. When the raised layer 7 is formed of amorphous silicon, it is formed simultaneously with the channel layer 23 formed using amorphous silicon. Since the manufacturing method of the other component of the switching element 20 is the same as the conventional method, the description thereof is omitted.

次に、はみ出し部２４ａが形成される位置について説明する。かさ上げ層２４が半導体材料で形成される場合、はみ出し部２４ａによって、かさ上げ層２４と隣接するゲート信号配線８ｃとがショートする場合がある。これを防ぐために、はみ出し部２４ａは、図７（ａ）に示すように、ドレイン電極２６がゲート信号配線８ｃと対向しない端部からはみ出す方が好ましい。ドレイン電極２６の側面の一部がはみ出していれば、透明電極２９は、領域Ｊの段差部分において電気的接続を維持することができる。また、かさ上げ層２４が絶縁性材料で形成される場合、はみ出し部２４ａとゲート信号配線８ｃとはショートしないため、はみ出し部２４ａは、図７（ｂ）に示すように、ドレイン電極２６の全ての端部からはみ出して形成されてもよい。 Next, the position where the protruding portion 24a is formed will be described. When the raised layer 24 is formed of a semiconductor material, the raised layer 24 and the gate signal wiring 8c adjacent to the raised layer 24 may be short-circuited. In order to prevent this, it is preferable that the protruding portion 24a protrudes from the end portion where the drain electrode 26 does not face the gate signal wiring 8c, as shown in FIG. If a part of the side surface of the drain electrode 26 protrudes, the transparent electrode 29 can maintain electrical connection at the step portion of the region J. Further, when the raised layer 24 is formed of an insulating material, the protruding portion 24a and the gate signal wiring 8c do not short-circuit, so that the protruding portion 24a is formed on the drain electrode 26 as shown in FIG. It may be formed so as to protrude from the end of the.

また、かさ上げ層２４は、チャネル層と同じ半導体材料で形成される場合、かさ上げ層２４は、図６に示すように、チャネル層２３と分離した状態で形成される。これは、かさ上げ層２４と接続することによって、チャネル層２３の電気特性が変化することを避けるためである。しかし、かさ上げ層２４とチャネル層２３とを連続して形成することを妨げるものではない。 When the raised layer 24 is formed of the same semiconductor material as the channel layer, the raised layer 24 is formed in a state separated from the channel layer 23 as shown in FIG. This is to avoid changing the electrical characteristics of the channel layer 23 by connecting to the raised layer 24. However, it does not prevent the raised layer 24 and the channel layer 23 from being formed continuously.

なお、ドレイン電極２６が、本発明のドレイン電極の一例であり、透明電極２９が、本発明の画素電極の一例であり、かさ上げ層２４が、本発明のかさ上げ層の一例である。 The drain electrode 26 is an example of the drain electrode of the present invention, the transparent electrode 29 is an example of the pixel electrode of the present invention, and the raised layer 24 is an example of the raised layer of the present invention.

このように、本実施の形態に係る液晶表示装置は、ドレイン電極とゲート絶縁膜との間に、ドレイン電極の端部からはみ出したかさ上げ層を形成することによって、保護膜のステップカバレッジを改善し、透明電極の段差部分における断切れの発生を抑制することができる。 As described above, the liquid crystal display device according to this embodiment improves the step coverage of the protective film by forming the raised layer protruding from the end of the drain electrode between the drain electrode and the gate insulating film. In addition, the occurrence of breakage at the stepped portion of the transparent electrode can be suppressed.

なお、本実施の形態において、ドレイン電極２６を例にして説明したが、これに限らず、例えば、ソース電極２５の下にかさ上げ層２４を形成してもよい。 In the present embodiment, the drain electrode 26 has been described as an example. However, the present invention is not limited to this. For example, the raised layer 24 may be formed under the source electrode 25.

なお、上記実施の形態において、接続用電極、及び透明電極の一例としてＩＴＯを用いるものとして説明したが、これに限らず、例えば、酸化スズ、酸化亜鉛等を用いてもよい。 In addition, in the said embodiment, although demonstrated as what uses ITO as an example of a connection electrode and a transparent electrode, not only this but tin oxide, zinc oxide, etc. may be used, for example.

本発明に係る液晶表示装置、およびその製造方法は、ドライエッチング等の製造工程の条件を変えることなく、簡単な方法でＩＴＯ等の電極配線の断切れの発生を抑制することができ、液晶表示装置およびその製造方法等として有用である。 The liquid crystal display device and the manufacturing method thereof according to the present invention can suppress the occurrence of breakage of electrode wiring such as ITO by a simple method without changing the conditions of the manufacturing process such as dry etching. It is useful as a device and a manufacturing method thereof.

本発明の実施の形態１で説明する領域Ａにおける従来の液晶表示装置の非表示領域の接続配線を示す模式図Schematic diagram showing connection wiring in a non-display region of a conventional liquid crystal display device in region A described in the first embodiment of the present invention 本発明の実施の形態１で用いる図１のＤ−Ｄ断面模式図DD cross-sectional schematic diagram of FIG. 1 used in Embodiment 1 of the present invention 本発明の実施の形態１に係る液晶表示装置の、コンタクト部の断面模式図Sectional schematic diagram of the contact portion of the liquid crystal display device according to Embodiment 1 of the present invention （ａ）本発明の実施の形態１に係る液晶表示装置の、ソース信号配線のコンタクト部の上面模式図、（ｂ）ソース信号配線のコンタクト部の上面模式図の他の例を示す上面模式図(A) Schematic top view of the contact portion of the source signal wiring in the liquid crystal display device according to Embodiment 1 of the present invention, (b) Schematic top view showing another example of the top schematic diagram of the contact portion of the source signal wiring 本発明の実施の形態２に係る液晶表示装置における、一括点画用スイッチング素子２０に接続する信号配線の接続の一例を示す図The figure which shows an example of the connection of the signal wiring connected to the switching element 20 for batch dot drawing in the liquid crystal display device which concerns on Embodiment 2 of this invention. 本発明の実施の形態３に係る液晶表示装置における、スイッチング素子２０の断面図Sectional drawing of the switching element 20 in the liquid crystal display device which concerns on Embodiment 3 of this invention. （ａ）本発明の実施の形態３に係る液晶表示装置における、はみ出し部２４ａの位置の一例を示す模式図、（ｂ）はみ出し部２４ａの位置の他の例を示す模式図(A) The schematic diagram which shows an example of the position of the protrusion part 24a in the liquid crystal display device which concerns on Embodiment 3 of this invention, (b) The schematic diagram which shows the other example of the position of the protrusion part 24a. （ａ）従来の液晶表示装置におけるコンタクト部の上面模式図、（ｂ）従来の液晶表示装置におけるコンタクト部の断面模式図(A) Schematic top view of contact portion in conventional liquid crystal display device, (b) Schematic cross-sectional view of contact portion in conventional liquid crystal display device 従来の液晶表示装置における、コンタクト部の断面を拡大した模式図Schematic diagram enlarging the cross section of the contact part in a conventional liquid crystal display device 従来の液晶表示装置における、接続不良が発生する場所を説明する図The figure explaining the place where the connection defect occurs in the conventional liquid crystal display device

Explanation of symbols

１アレイ基板
２ソース信号配線
３、２８保護膜
４ＩＴＯ
５コンタクトホール
６断切れ部
７、２４かさ上げ層
７ａ、２４ａはみ出し部
８、８ａ、８ｂゲート信号配線と同じ層に形成された信号配線
８ｃゲート信号配線
９、２２ゲート絶縁膜
１０一括点画用スイッチング素子
１３、２１ゲート電極
１４、２５ソース電極
１５、２６ドレイン電極
２３チャネル層
２９透明電極 1 Array substrate 2 Source signal wiring 3, 28 Protective film 4 ITO
5 Contact hole 6 Cut-off portion 7, 24 Raised layer 7a, 24a Overhang portion 8, 8a, 8b Signal wiring formed in the same layer as the gate signal wiring 8c Gate signal wiring 9, 22 Gate insulating film 10 Collective point drawing switching Element 13, 21 Gate electrode 14, 25 Source electrode 15, 26 Drain electrode 23 Channel layer 29 Transparent electrode

Claims

A liquid crystal display device in which a liquid crystal layer is disposed in a display region between an array substrate and a counter substrate,
Signal wirings or electrodes formed on the array substrate;
A protective film covering the signal wiring or the electrode;
An electrode wiring electrically connected to the signal wiring or the electrode formed on the protective film;
A raised layer formed between the array substrate and the signal wiring or the electrode and having semiconductor characteristics or insulating characteristics;
The liquid crystal display device, wherein a whole or a part of a peripheral portion of the raised layer protrudes from an end portion of the signal wiring or the electrode.

The liquid crystal display device according to claim 1, wherein the partial region of the peripheral edge protrudes from a front end side of an outer periphery of the signal wiring or the terminal portion of the electrode.

The liquid crystal display device according to claim 1, wherein the raised layer is an amorphous silicon layer.

The electrode is a drain electrode of a switching element formed in the display region;
The electrode wiring is a pixel electrode,
The liquid crystal display device according to claim 1, wherein the raised layer is formed between the drain electrode and a gate insulating film.

The end portion of the signal wiring is a termination portion of a source signal wiring formed in a non-display area,
The electrode wiring is a connection electrode that connects a terminal portion of the signal wiring formed in the same layer as the gate signal wiring formed in the non-display region and a terminal portion of the source signal wiring,
The liquid crystal display device according to claim 1, wherein the raised layer is formed between the source signal line and a gate insulating film.

A method of manufacturing a liquid crystal display device in which a liquid crystal layer is disposed in a display region between an array substrate and a counter substrate,
A signal wiring / electrode forming step of forming a signal wiring or an electrode on the upper side of the array substrate;
A protective film forming step of forming a protective film covering the signal wiring or the electrode;
An electrode wiring forming step of forming an electrode wiring electrically connected to the signal wiring or the electrode on the protective film;
A raised layer forming step of forming a raised layer having semiconductor characteristics or insulating characteristics between the array substrate and the signal wiring or the electrode,
A method for manufacturing a liquid crystal display device, wherein the whole or a part of the peripheral portion of the raised layer protrudes from an end portion of the signal wiring or the electrode.

The method of manufacturing a liquid crystal display device according to claim 6, wherein the partial region of the peripheral edge protrudes from a front end side of an outer periphery of the signal wiring or the terminal portion of the electrode.

The method of manufacturing a liquid crystal display device according to claim 6, wherein the raised layer is an amorphous silicon layer.

The electrode is a drain electrode of a switching element formed in the display region;
The electrode wiring is a pixel electrode,
The method for manufacturing a liquid crystal display device according to claim 6, wherein the raised layer is formed between the drain electrode and a gate insulating film.

The end portion of the signal wiring is a termination portion of a source signal wiring formed in a non-display area,
The electrode wiring is a connection electrode that connects a terminal portion of the signal wiring formed in the same layer as the gate signal wiring formed in the non-display region and a terminal portion of the source signal wiring,
The method of manufacturing a liquid crystal display device according to claim 6, wherein the raised layer is formed between the source signal line and a gate insulating film.