JP2008191206A - Manufacturing method for electrooptical device - Google Patents
Manufacturing method for electrooptical device Download PDFInfo
- Publication number
- JP2008191206A JP2008191206A JP2007022669A JP2007022669A JP2008191206A JP 2008191206 A JP2008191206 A JP 2008191206A JP 2007022669 A JP2007022669 A JP 2007022669A JP 2007022669 A JP2007022669 A JP 2007022669A JP 2008191206 A JP2008191206 A JP 2008191206A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- electrode forming
- manufacturing
- support substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
本発明は、電気光学装置の製造方法に関するものである。 The present invention relates to a method for manufacturing an electro-optical device.
近年、電気光学装置の一例である液晶装置は、背面からの光(バックライト)を透過して画像を表示する透過型のものと、外部からの光を取り込んだ後、反射させて画像を表示する反射型のものとがある。 In recent years, a liquid crystal device, which is an example of an electro-optical device, transmits a light from a back surface (backlight) and displays an image, and takes in light from outside and reflects it to display an image. Some of them are reflective.
通常、反射型の液晶装置では、基板上に半導体、配線層を含んだ回路部、及び画素電極を順に積層することで素子基板を形成する。このとき、反射膜として機能する画素電極は、高い反射率を実現するためにできるだけ平坦であることが望まれる。しかしながら、前記回路部は凹凸であるため、回路部を覆って形成された画素電極の平坦性が低下してしまう。 Usually, in a reflective liquid crystal device, an element substrate is formed by sequentially stacking a semiconductor, a circuit portion including a wiring layer, and a pixel electrode on a substrate. At this time, the pixel electrode functioning as a reflective film is desired to be as flat as possible in order to achieve high reflectance. However, since the circuit portion is uneven, the flatness of the pixel electrode formed so as to cover the circuit portion is deteriorated.
そこで、回路部を覆い、画素電極下に設けられる層間絶縁膜をCMP(化学的機械的研磨)法で研磨することにより、電極の平坦性を確保する技術が知られている(例えば、特許文献1参照)。一般に画素電極は層間絶縁膜に形成されたコンタクトホール内に画素電極の一部を埋設することでトランジスタに接続される。そのため、前記コンタクト部分では画素電極に窪みが生じてしまい、これによって画素電極の平坦性が低下してしまう。 Thus, a technique is known that covers the circuit portion and polishes an interlayer insulating film provided under the pixel electrode by a CMP (Chemical Mechanical Polishing) method to ensure the flatness of the electrode (for example, Patent Documents). 1). Generally, a pixel electrode is connected to a transistor by burying a part of the pixel electrode in a contact hole formed in an interlayer insulating film. For this reason, a depression is generated in the pixel electrode at the contact portion, thereby reducing the flatness of the pixel electrode.
また、コンタクトホールに起因する平坦性の低下を防止するため、コンタクトホール内に充填層を設けコンタクト部分の段差を無くし平坦性を確保する技術も知られている(例えば、特許文献2参照)。
しかしながら、コンタクトホール内に充填材を設ける場合、充填材の上面とコンタクトホールの上面とが一致するように充填材の量を厳密に制御することは難しく、コンタクトホールに起因する凹凸を完全に無くすことは困難であり、画素電極の平坦性を十分に高めることはできなかった。このように画素電極の平坦性が低下することで、画素電極の光反射率、ひいては画素コントラストの低下を招いてしまう。 However, when the filler is provided in the contact hole, it is difficult to strictly control the amount of the filler so that the upper surface of the filler and the upper surface of the contact hole coincide with each other, and the unevenness caused by the contact hole is completely eliminated. This is difficult, and the flatness of the pixel electrode cannot be sufficiently improved. As the flatness of the pixel electrode is thus reduced, the light reflectance of the pixel electrode, and hence the pixel contrast is reduced.
本発明はこのような事情に鑑みてなされたものであって、平坦性の高い画素電極を形成することで高コントラストを得る、電気光学装置の製造方法を提供することを目的としている。 SUMMARY An advantage of some aspects of the invention is that it provides a method of manufacturing an electro-optical device that can obtain high contrast by forming a pixel electrode with high flatness.
本発明の電気光学装置の製造方法は、支持基板上に剥離層を形成する工程と、該剥離層上に光反射性を有する電極形成層を形成する工程と、該電極形成層上に絶縁層を設け、該絶縁層上に前記電極形成層に導通する薄膜トランジスタを設ける工程と、該薄膜トランジスタの形成後、前記電極形成層及び前記薄膜トランジスタを含む積層体から前記支持基板を剥離する工程と、該剥離工程後、前記電極形成層を所定のパターン状に分割し、画素電極を形成する工程と、を備えることを特徴とする。 The electro-optical device manufacturing method of the present invention includes a step of forming a release layer on a support substrate, a step of forming an electrode-forming layer having light reflectivity on the release layer, and an insulating layer on the electrode-forming layer. Providing a thin film transistor that is electrically connected to the electrode formation layer on the insulating layer; and, after forming the thin film transistor, peeling the support substrate from the laminate including the electrode formation layer and the thin film transistor; And a step of dividing the electrode forming layer into a predetermined pattern and forming a pixel electrode after the step.
本発明の電気光学装置の製造方法によれば、薄膜トランジスタの積層工程に先んじて電極形成層の形成工程が行われ、電極形成層上に薄膜トランジスタが積層されるので、該電極形成層の形成時に薄膜トランジスタの凹凸形状が影響を及ぼすことが無くなる。よって、電極形成層は平坦性の高いものとなり、この電極形成層から構成される画素電極の平坦性が向上し、これに伴って画素電極の反射率を高めることができる。したがって、コントラストが高く、高信頼性の電気光学装置を提供できる。 According to the method for manufacturing the electro-optical device of the present invention, the electrode forming layer forming step is performed prior to the thin film transistor stacking step, and the thin film transistor is stacked on the electrode forming layer. The concave / convex shape is not affected. Therefore, the electrode formation layer has high flatness, and the flatness of the pixel electrode composed of this electrode formation layer is improved, and accordingly, the reflectance of the pixel electrode can be increased. Accordingly, an electro-optical device with high contrast and high reliability can be provided.
また、上記電気光学装置の製造方法においては、前記電極形成層として、前記薄膜トランジスタ形成時の温度よりも高い融点を有する高融点金属を用いるのが好ましい。
このようにすれば、電極形成層が薄膜トランジスタの形成時の熱により変形することで平坦性が低下してしまうのを防止できる。よって、電気光学装置の製造プロセスの信頼性をより高めることができる。
In the method of manufacturing the electro-optical device, it is preferable to use a refractory metal having a melting point higher than the temperature at which the thin film transistor is formed as the electrode forming layer.
In this way, it is possible to prevent the flatness from being deteriorated due to the electrode forming layer being deformed by heat during the formation of the thin film transistor. Therefore, the reliability of the manufacturing process of the electro-optical device can be further increased.
また、上記電気光学装置の製造方法においては、前記画素電極の形成工程において、前記電極形成層を、該電極形成層に比べて高い光反射性を有する反射膜で覆うのが好ましい。
このようにすれば、画素電極を構成する電極形成層が光反射膜で覆われるので、平坦性及び光反射性の高い画素電極が得られ、電気光学装置のコントラストをより向上させることができる。
In the electro-optical device manufacturing method, in the pixel electrode forming step, the electrode forming layer is preferably covered with a reflective film having higher light reflectivity than the electrode forming layer.
According to this configuration, since the electrode forming layer constituting the pixel electrode is covered with the light reflecting film, a pixel electrode having high flatness and high light reflecting property can be obtained, and the contrast of the electro-optical device can be further improved.
また、上記電気光学装置の製造方法においては、前記剥離層としてアモルファスシリコンを用い、該剥離層にレーザ光を照射することで前記積層体を前記支持基板から剥離するのが好ましい。
このようにすれば、レーザ光の照射により、後述するように水素(気体)が発生することで内圧が発生し、層内剥離または界面剥離が促進され、前記支持基板からの剥離工程を容易に行うことができる。
このとき、前記支持基板として、透光性材料からなるものを用いるのが好ましい。
この場合、支持基板を透過したレーザ光を剥離層の全域に照射することができ、支持基板の剥離を容易に行うことができる。
In the electro-optical device manufacturing method, it is preferable that amorphous silicon is used as the release layer, and the laminate is peeled from the support substrate by irradiating the release layer with laser light.
In this way, irradiation with laser light generates hydrogen (gas) as will be described later, thereby generating an internal pressure, facilitating delamination or interfacial delamination, and facilitating the delamination process from the support substrate. It can be carried out.
At this time, it is preferable to use a substrate made of a translucent material as the support substrate.
In this case, the entire area of the release layer can be irradiated with laser light transmitted through the support substrate, and the support substrate can be easily peeled off.
また、上記電気光学装置の製造方法においては、前記支持基板上の積層体を仮基板に接着した後に、支持基板から剥離するようにしてもよい。
このようにすれば、前記支持基板の剥離時に積層体が破損するといった不具合を防止することができる。
In the electro-optical device manufacturing method, the laminate on the support substrate may be peeled off from the support substrate after being bonded to the temporary substrate.
If it does in this way, the malfunction that a laminated body will be damaged at the time of peeling of the said support substrate can be prevented.
また、上記電気光学装置の製造方法においては、前記電極形成層を所定のパターン状に分割するに先立ち、前記電極形成層を研磨する工程を有するのが好ましい。 In addition, the electro-optical device manufacturing method preferably includes a step of polishing the electrode forming layer prior to dividing the electrode forming layer into a predetermined pattern.
このようにすれば、電極形成層の平坦性をさらに高めるとともに、例えば前記剥離層の一部が残存した場合でも、電極形成層とともに研磨され同時に除去することができるので、工程を不要に増加させることなく、高いコントラストを得る電気光学装置を提供できる。 In this way, the flatness of the electrode forming layer can be further improved, and even if a part of the release layer remains, for example, it can be polished together with the electrode forming layer and removed simultaneously, thereby increasing the number of processes unnecessarily. Therefore, an electro-optical device that obtains high contrast can be provided.
(第1実施形態)
以下、本発明の一実施形態について図面を参照して説明する。なお、以下に説明する実施形態は、本発明の一部の態様を示すものであり、本発明を限定するものではない。また、以下の説明に用いる各図面では、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材ごとに縮尺を適宜変更している。
(First embodiment)
Hereinafter, an embodiment of the present invention will be described with reference to the drawings. In addition, embodiment described below shows the one part aspect of this invention, and does not limit this invention. Moreover, in each drawing used for the following description, the scale is appropriately changed for each layer and each member so that each layer and each member has a size that can be recognized on the drawing.
まず、本発明の電気光学装置の製造方法の一実施形態として、薄膜トランジスタ(Thin Film Transistor, 以下、TFTと略記する)を画素スイッチング素子として用いたTFTアクティブマトリクス方式の液晶装置の製造工程を例に挙げて説明する。また、この液晶装置は、一方の基板から入射した光を他方の基板で反射させて表示をなす反射型のものである。 First, as one embodiment of a method for manufacturing an electro-optical device of the present invention, a manufacturing process of a TFT active matrix type liquid crystal device using a thin film transistor (hereinafter abbreviated as TFT) as a pixel switching element is taken as an example. I will give you a description. Further, this liquid crystal device is of a reflective type in which light incident from one substrate is reflected by the other substrate to display.
(液晶装置)
製造方法の説明に先んじて、本方法によって製造された液晶装置の構成について説明する。図1は、本実施形態に係る液晶装置の構成を示す図である。図1は、同液晶装置の平面構成図、図2は図1のH−H’線に沿う断面構成図である。
(Liquid crystal device)
Prior to the description of the manufacturing method, the configuration of the liquid crystal device manufactured by this method will be described. FIG. 1 is a diagram illustrating a configuration of a liquid crystal device according to the present embodiment. FIG. 1 is a plan configuration diagram of the liquid crystal device, and FIG. 2 is a cross-sectional configuration diagram taken along line HH ′ of FIG.
図1,2に示すように、本実施形態の液晶装置100は、TFTアレイ基板(アクティブマトリクス基板)10と、対向基板20とが平面視略矩形枠状のシール材25を介して貼り合わされ、このシール材25に囲まれた領域内に液晶層50が封入された構成になっている。本実施形態に係る液晶装置100は、上述したように反射型のものであり、具体的には対向基板20側から入射した光がTFTアレイ基板10側で反射されることにより、表示をなすものである。
As shown in FIGS. 1 and 2, in the
シール材25の一部(図中下辺側)に液晶注入口35が形成されており、当該液晶注入口35を塞ぐように封止材34が形成されている。シール材25内周側に沿って平面視矩形枠状の周辺見切り33が形成され、この周辺見切りの内側の領域が画素表示領域18となっている。
A liquid
画素表示領域18内には、画素領域19がマトリクス状に設けられている。当該画素領域19は、画素表示領域18の最小表示単位となる1画素を構成している。シール材25の外側の領域には、データ線駆動回路101及び外部回路実装端子102がTFTアレイ基板10の1辺(図示下辺)に沿って形成されており、この1辺に隣接する2辺に沿ってそれぞれ走査線駆動回路104が形成されて周辺回路を構成している。
In the
TFTアレイ基板10の残る1辺(図示上辺)には、画素表示領域18の両側の走査線駆動回路104間を接続する複数の配線105が設けられている。また、対向基板20の各角部においては、TFTアレイ基板10と対向基板20との間の電気的導通をとるための基板間導通材106が配設されている。
On the remaining one side (illustrated upper side) of the
図2に示すように、TFTアレイ基板10の内面側(液晶層側)には、複数の画素電極9が配列形成されており、これら画素電極9を覆うように配向膜16が形成されている。なお、TFTアレイ基板10は、例えば石英やガラスなどの光透過可能な材料からなる矩形形状からなる基板である。対向基板20の内面側には、周辺見切り33が形成され、その上に平面ベタ状の共通電極21が形成されている。そして、共通電極21を覆うように配向膜22が形成されている。前記画素電極9は後述する方法によって製造されたもので、平坦性が高く、高反射率を実現している。
As shown in FIG. 2, a plurality of
図3は、上記の液晶装置100の等価回路図である。
同図に示すように、液晶装置の画素表示領域18には、複数の画素領域19がマトリクス状に配置されており、これら画素領域19には、それぞれ画素電極9が配置されている。また、その画素電極9の側方にはTFT30が形成されている。TFT30は、該画素電極9への通電制御を行うスイッチング素子である。このTFT30のソース側にはデータ線6が接続されている。各データ線6には、例えばデータ線駆動素子から画像信号S1、S2、…、Snが供給されるようになっている。
FIG. 3 is an equivalent circuit diagram of the
As shown in the figure, a plurality of
TFT30のゲート側には走査線3が接続されている。走査線3には、例えば走査線駆動素子から所定のタイミングでパルス的に走査信号G1、G2、…、Gmが供給されるようになっている。また、TFT30のドレイン側には画素電極9が接続されている。
A
走査線3から供給された走査信号G1、G2、…、Gmにより、スイッチング素子であるTFT30が一定期間だけオンにされると、データ線6から供給された画像信号S1、S2、…、Snが、画素電極9を介して画素領域19に所定のタイミングで書き込まれるようになっている。
When the
画素領域19に書き込まれた所定レベルの画像信号S1、S2、…、Snは、画素電極9と後述する共通電極との間に形成される液晶容量で一定期間保持される。なお、保持された画像信号S1、S2、…、Snがリークするのを防止するため、画素電極9と容量線71との間に蓄積容量70が形成され、液晶容量と並列に配置されている。このように、液晶に電圧信号が印加されると、印加された電圧レベルにより液晶分子の配向状態が変化する。これにより、液晶に入射した光源光が変調されて、画像光が生成されるようになっている。
Image signals S1, S2,..., Sn written in the
(液晶装置の製造方法)
次に、上記液晶装置100の製造方法(工程)について説明するとともに、液晶装置100の断面構造について説明する。本発明は、液晶装置100におけるTFTアレイ基板10を製造する工程に特徴を有しており、それ以外の製造工程については従来と同様であることから、その詳細な工程についての説明は省略する。なお、液晶装置100の製造工程は、各工程を後述の順に行ってもよいが、各工程の順を適宜変更してもよいし、各工程内の手順を適宜変更してもよい。
(Manufacturing method of liquid crystal device)
Next, a manufacturing method (process) of the
図4,5は液晶装置100の製造工程を示す図である。
はじめに、図4(a)に示すように、支持基板60上にアモルファスシリコン層(剥離層)61を形成する。支持基板60は、本工程からTFTアレイ基板10の製造工程中に用いられる部材であり、液晶装置100の構成要素ではない。具体的には、1000℃程度に耐える石英ガラス等の透光性耐熱基板が好ましいが、石英ガラスの他、ソーダガラス、コーニング7059、日本電気ガラスOA−2等の耐熱性ガラス等も使用可能である。
4 and 5 are diagrams showing manufacturing steps of the
First, an amorphous silicon layer (peeling layer) 61 is formed on a
アモルファスシリコン(以下、アモルファスSiと称す)層61は、レーザ光等の照射光によりアモルファスSi層61内またはその界面において剥離が生ずるものである。アモルファスSi層61の組成は、非晶質シリコン(a−Si)であり、この非晶質シリコン中に水素(H)が含有されている。水素が含有されていると、レーザ光の照射により、水素(気体)が発生することで内圧が発生し、これにより層内剥離または界面剥離が促進される。水素の含有量は2at%程度以上であることが好ましく、2at%〜20at%であることがさらに好ましい。
The amorphous silicon (hereinafter referred to as amorphous Si)
アモルファスSi層61の厚さとしては、1nm〜20μm程度であるのが好ましく、10nm〜2μm程度であるのがより好ましく、20nm〜1μm程度であるのがさらに好ましい。アモルファスSi層61の厚みが薄すぎると、形成された膜厚の均一性が失われて剥離にむらが生じるからであり、アモルファスSi層61の厚みが厚すぎると、剥離に必要とされる照射光のパワー(光量)を大きくする必要があったり、また、剥離後に残されたアモルファスSi層61の残渣を除去するのに時間を要する場合がある。
The thickness of the
なお、アモルファスSi層61は、その作用が、レーザ光などの照射光により層内剥離または界面剥離を起こすものなので、上述した組成以外にも、光エネルギーによりアブレーション(ablation)等を生じさせて、層内剥離または界面剥離を起こす材料でもよいし、光エネルギーにより含有成分を気化させて発生した気体により剥離を起こさせるものでもよいし、組成する材料自身が気化し、発生した気体により層内剥離または界面剥離を起こさせる材料でもよい。
The
例えば、酸化ケイ素もしくはケイ酸化合物、窒化ケイ素、窒化アルミ、窒化チタン等の窒化セラミックス、有機高分子材料(光の照射によりこれらの原子間結合が切断されるもの)、金属、例えば、Al、Li、Ti、Mn、In、Sn、Y、La、Ce、Nd、Pr、GdもしくはSm、又はこれらのうち少なくとも一種を含む合金が挙げられる。 For example, silicon oxide or silicate compounds, nitride ceramics such as silicon nitride, aluminum nitride, titanium nitride, organic polymer materials (those whose interatomic bonds are broken by light irradiation), metals such as Al, Li Ti, Mn, In, Sn, Y, La, Ce, Nd, Pr, Gd, or Sm, or an alloy containing at least one of these.
アモルファスSi層61の形成方法としては、CVD法、特に低圧CVD法やプラズマCVD法を用いることができる。なお、アモルファスSi層61を他の材料から形成する場合には、均一な厚みでアモルファスSi層61を形成可能な方法であればよく、アモルファスSi層61の組成や厚み等の諸条件に応じて適宜選択することが可能である。例えば、CVD(MOCCVD、低圧CVD、ECR−CVD含む)法、蒸着、分子線蒸着(MB)、スパッタリング法、イオンドーピング法、PVD法等の各種気相成膜法、電気メッキ、浸漬メッキ(ディッピング)、無電解メッキ法等の各種メッキ法、ラングミュア・プロジェット(LB)法、スピンコート法、スプレーコート法、ロールコート法等の塗布法、各種印刷法、転写法、インクジェット法、粉末ジェット法等を用いることができる。さらに、これらのうち2種以上の方法を組み合わせてもよい。また、アモルファスSi層61をゾル−ゲル(sol−gel)法によりセラミックを用いて成膜する場合や、有機高分子材料で構成する場合には、塗布法、特にスピンコートにより成膜するのが好ましい。
As a method for forming the
次に図4(b)に示すように、アモルファスSi層61上に光反射性を有する電極形成層62をCVD法やスパッタ法等を用いて形成する。この時、アモルファスSi層61上には平坦な電極形成層62が形成される。このような光反射性を有する電極形成層62としては、金属材料を例示することができる。本実施形態では、前記電極形成層62として、後述する薄膜トランジスタ形成時の温度環境よりも高い融点を有する高融点金属、具体的にはW(タングステン)を用いた。
Next, as shown in FIG. 4B, an
これにより、電極形成層62が後述する薄膜トランジスタの形成時の熱によって変形してしまい、平坦性が低下するのを防止できる。よって、液晶装置の製造プロセスの信頼性をより高めることができる。
As a result, it is possible to prevent the
次に図4(c)に示すように、電極形成層62上に下地保護層15を形成する。この下地保護層15は、酸化シリコン等からなり、後工程で製造される半導体層と電極形成層62との間の絶縁をなすものである。
Next, as shown in FIG. 4C, the base
次に図4(d)に示すように、下地保護膜15上に従来公知の工程によりポリシリコンからなる半導体層1を形成し、半導体層1を覆ってゲート絶縁膜14を形成する。このゲート絶縁膜14上にソース線3を形成する。このソース線3のうち、前記ゲート絶縁膜14を介して半導体層1のチャネル領域1aとして機能する領域に対向する部分がゲート電極3aとして機能する。なお、前記半導体層1中には従来同様にイオン注入が行われ、チャネル領域1a、ソース領域1b、ドレイン領域1cが形成される。ゲート電極(ソース線3)3aを覆って、酸化シリコン等からなる第一層間絶縁膜13を形成し、第一層間絶縁膜13上にドレイン電極17を形成する。なお、ドレイン電極17はコンタクトホール5,7を介して前記ドレイン領域1c及び前記電極形成層62に接続されるように形成する。
Next, as shown in FIG. 4D, the
次に図5(a)に示すように、前記ドレイン電極17を覆って、第二層間絶縁膜12を形成する。そして、コンタクトホール4を介してソース領域1bに接続されるようにしてデータ線6をパターン形成し、薄膜トランジスタ(TFT30)が形成される。
Next, as shown in FIG. 5A, a second
次に図5(b)に示すように、前記データ線6及び第二層間絶縁膜12を覆って、第三層間絶縁膜11を形成する。そして、第三層間絶縁膜11上にTFTアレイ基板10の基材としてガラス等の透光性材料からなる基板本体10Aを貼着する。
Next, as shown in FIG. 5B, a third
なお、基板本体10Aとしては、上述したガラスに限らず、石英やホウ珪酸ガラス、ソーダライムガラス(青板ガラス)、クラウンガラス(白板ガラス)など、他の透光性材料を用いてもよい。本実施形態の液晶装置100は反射型のものであることから、基板本体10Aは透光性材料に限定されないことは当然である。
The
(支持基板の剥離工程)
TFT30の形成後、電極形成層62、薄膜トランジスタ(TFT30)、基板本体10Aを含む積層体40から前記支持基板60を剥離する。なお、前記積層体40を仮基板に接着した後に、支持基板から剥離するようにしてもよい。これによれば、前記支持基板60の剥離時に積層体40が破損するといった不具合を防止することができる。
(Support substrate peeling process)
After the formation of the
剥離工程では、アモルファスSi層61に対しレーザ光LAを照射する。ここで、上述したように支持基板60は光透過性基板から構成されているので、支持基板60を透過したレーザ光LAをアモルファスSi層61の全域に照射することができ、支持基板60の剥離が容易となる。
In the peeling process, the
具体的には、図5(b)に示すように、アモルファスSi層61に対して、前記支持基板60の裏面側(前記積層体40の反対側)からレーザ光LAを照射する。温度条件としては550℃以下でレーザ照射を行うことが好ましい。これにより、アモルファスSi層61の原子や分子の結合が弱まり、あるいはアモルファスSi層61内の水素が分子化して結晶の結合から分離される。よって、支持基板60と積層体40との結合力が完全になくなり、支持基板60を容易に剥離することができる。
Specifically, as shown in FIG. 5B, the
支持基板60を剥離した後、図5(c)に示すように積層体40を上下反転させる。これにより、電極形成層62が同図中で最上層に配置される。ここで、後工程のパターニングにより形成される画素電極の平坦性を向上させるため、前記電極形成層62をCMP(化学的機械的研磨)法を用いて研磨し、電極形成層62の平坦性をさらに高めるようにしてもよい。また、上記剥離工程時には、電極形成層62の表面にアモルファスSi層61の一部が残存する場合もある。この場合には、ドライエッチング又はウエットエッチング等によりアモルファスSi層61を除去しておくのが望ましい。
After the
そこで、上記CMP法によって電極形成層62を研磨するとともに、残留しているアモルファスSi層61を除去するようにしてもよい。この構成によれば、電極形成層62の平坦性をさらに高めるとともに、残存したアモルファスSi層61を同時に除去することができるので、工程を不要に増加させること無く、高いコントラストを得る液晶装置を提供できる。
Therefore, the
上記支持基板60の剥離工程後、前記電極形成層62を所定のパターン状に分割し、画素電極9を形成する。以下、画素電極9の形成工程について説明する。図6では、図4,5に比べて縮尺を縮小し、各画素領域に対応するTFT30に接続するドレイン電極17が電極形成層62に複数接続された状態を示している。
After the peeling process of the
はじめに図6(a)に示すように、例えばマスクMを用いることでエッチングを行い、電極形成層62を各画素領域に対応する画素電極の形状にパターニングすることで、図6(b)に示す画素電極の基材部9aが形成される。
First, as shown in FIG. 6A, etching is performed by using, for example, a mask M, and the
上述したように前記電極形成層62を高融点金属(W;タングステン)により形成している。本実施形態に係る液晶装置100は、反射型のものであることから、画素電極での反射率を高めるべく、画素電極の形成工程において、前記電極形成層62に比べて高い光反射性を有する反射膜でこの電極形成層62を覆うようにしている。これにより、画素電極9を構成する電極形成層62が光反射膜で覆われるので、平坦性及び光反射性の高い画素電極9が得られ、液晶装置100のコントラストを向上させることができる。
As described above, the
具体的に本実施形態では、図6(c)に示すように電極形成層62をパターニングして、各画素電極に対応する基材部9aを形成した後、該基材部9aの表面にスパッタ等によりAlからなる反射膜9bを形成し、画素電極9が製造される。なお、反射膜9bの形成材料はAlの他にも、光反射性を有するAu、Ag等を例示することができる。この画素電極9は、非常に平坦性の高い基材部9aを主体として構成されているので、画素電極9自体も平坦性が高いものとなる。すなわち、画素電極9は平坦性が高く、その上面に設けられた反射膜9bによって高い反射率を備えたものとなっている。なお、上記実施形態では、電極形成層62をパターニングした後、反射膜9bを成膜しているが、電極形成層62上に反射膜9bを成膜した後、画素電極9を一括でパターニングすることで形成してもよい。
Specifically, in the present embodiment, as shown in FIG. 6C, the
画素電極9を形成した後、各画素電極9を覆うようにして配向膜を形成することでTTアレイ基板10を製造することができる。
After the
そして、従来と同様にして、対向基板20を形成し、該対向基板20とTFTアレイ基板10との間に液晶層50を充填するとともに、シール材25を介してこれら基板10,20を貼り合わせる。以上の工程により液晶装置100を製造することができる。
Then, in the same manner as in the prior art, the
以上述べたように本実施形態の製造方法によれば、薄膜トランジスタ(TFT30)の積層工程に先んじて電極形成層62の形成工程が行われ、電極形成層62上にTFT30が積層されるので、該電極形成層62の形成時にTFT30の凹凸形状が影響を及ぼすことが無くなる。よって、電極形成層62は平坦性の高い層となり、この電極形成層62から構成される画素電極9の平坦性が向上し、これに伴って画素電極9の反射率を高めることができる。したがって、コントラストが高く、高信頼性の液晶装置100を提供できる。
As described above, according to the manufacturing method of the present embodiment, the
図7は、上記製造工程により製造された液晶装置100の断面構造を示す図である。
図7に示すように、対向基板20はガラス等の透光性材料からなる基板本体とその液晶層50側表面に形成された共通電極21と配向膜22を主体として構成されている。また、共通電極21を覆うように、ラビング処理等の所定の配向処理が施された配向膜22が設けられている。また、TFTアレイ基板10の液晶層50側には、ラビング処理等の所定の配向処理が施された配向膜16が設けられている。なお、配向膜16、22の形成材料としては、ポリイミド等の有機材料に限定されず、SiO2等の無機材料を用いてもよい。また、対向基板20の基板本体20Aの液晶層50と反対側(光入射面)に偏光子24が設けられている。
FIG. 7 is a diagram showing a cross-sectional structure of the
As shown in FIG. 7, the
上述したように、TFTアレイ基板10と対向基板20との間には封入された液晶層50は、画素電極9からの電界が印加されていない状態で、配向膜16、22により所定の配向状態をとる。また、液晶層50としては、例えば正の誘電率異方性を有する液晶材料が用いた。なお、液晶モードとしては、TN(Twisted Nematic)モードのほか、VAN(Vertical Aligned Nematic)モード、STN(Super Twisted Nematic)モード、ECB(Electrically Controlled Birefringence)モード、OCB(Optical Compensated Bend)モード等を採用することができる。
As described above, the
上述したように、TFTアレイ基板10は、支持基板60上に画素電極9を構成する基材部9aを形成した後、この基材部9a上にTFT30等を積層し、その後反転させることで製造される。したがって、図7に示したように、画素電極9の下層には、下地保護層15を介してポリシリコンからなる半導体層1が設けられている。この半導体層1は、TFT30の能動層をして機能するものであり、半導体層1内のドレイン領域1cに接続されたドレイン電極17がコンタクトホール7を介して画素電極9に電気的に接続されている。また、半導体層1の下層には、ゲート絶縁膜14を介してゲート電極3a(走査線3)が設けられている。すなわち、本実施形態に係る液晶装置100は、所謂ボトムゲート構造となっている。また、前記半導体層1のソース領域1bから下方に延出するデータ線6を備えている。データ線6とTFT30との間には、第一、第二層間絶縁膜13,12が設けられており、データ線6と基板本体10Aとの間には、第三層間絶縁膜11が設けられている。
As described above, the
なお、本発明は上記実施形態に限定されることはなく、発明の趣旨を逸脱しない範囲内において適宜変更が可能である。電気光学装置の一実施形態として、液晶装置を例に挙げて説明したが、これに限定されない。例えば、一方の基板側から入射した光を他方の基板で反射させ、反射光を用いて表示をなす電気光学装置に対しても適応することができ、この場合高い反射率を得ることができ、高コントラストの表示を得ることができる。 In addition, this invention is not limited to the said embodiment, In the range which does not deviate from the meaning of invention, it can change suitably. As an embodiment of the electro-optical device, the liquid crystal device has been described as an example, but the present invention is not limited to this. For example, light incident from one substrate side is reflected by the other substrate, and can be applied to an electro-optical device that performs display using the reflected light. In this case, a high reflectance can be obtained, A high-contrast display can be obtained.
9…画素電極、9b…反射膜、15…下地保護膜(絶縁層)、30…TFT(薄膜トランジスタ)、40…積層体、60…支持基板、61…アモルファスシリコン層(剥離層)、62…電極形成層、100…液晶装置(電気光学装置)
DESCRIPTION OF
Claims (7)
前記剥離層上に光反射性を有する電極形成層を形成する工程と、
前記電極形成層上に絶縁層を設け、該絶縁層上に前記電極形成層に導通する薄膜トランジスタを設ける工程と、
前記薄膜トランジスタの形成後、前記電極形成層及び前記薄膜トランジスタを含む積層体から前記支持基板を剥離する工程と、
前記該剥離工程後、前記電極形成層を所定のパターンに分割し、画素電極を形成する工程と、を備えることを特徴とする電気光学装置の製造方法。 Forming a release layer on the support substrate;
Forming an electrode forming layer having light reflectivity on the release layer;
Providing an insulating layer on the electrode forming layer, and providing a thin film transistor conducting to the electrode forming layer on the insulating layer;
After the formation of the thin film transistor, the step of peeling the support substrate from the laminate including the electrode formation layer and the thin film transistor;
And a step of dividing the electrode forming layer into a predetermined pattern and forming a pixel electrode after the peeling step.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007022669A JP2008191206A (en) | 2007-02-01 | 2007-02-01 | Manufacturing method for electrooptical device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007022669A JP2008191206A (en) | 2007-02-01 | 2007-02-01 | Manufacturing method for electrooptical device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008191206A true JP2008191206A (en) | 2008-08-21 |
Family
ID=39751405
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007022669A Withdrawn JP2008191206A (en) | 2007-02-01 | 2007-02-01 | Manufacturing method for electrooptical device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008191206A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020092060A (en) * | 2018-12-07 | 2020-06-11 | 大日本印刷株式会社 | Substrate for formation of display device, display device and method of manufacturing display device |
-
2007
- 2007-02-01 JP JP2007022669A patent/JP2008191206A/en not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020092060A (en) * | 2018-12-07 | 2020-06-11 | 大日本印刷株式会社 | Substrate for formation of display device, display device and method of manufacturing display device |
JP7240624B2 (en) | 2018-12-07 | 2023-03-16 | 大日本印刷株式会社 | DISPLAY DEVICE-FORMING SUBSTRATE, DISPLAY DEVICE, AND METHOD FOR MANUFACTURING DISPLAY DEVICE |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3980918B2 (en) | Active matrix substrate, method for manufacturing the same, and display device | |
JP4042182B2 (en) | IC card manufacturing method and thin film integrated circuit device manufacturing method | |
JP3738798B2 (en) | Method for manufacturing active matrix substrate and method for manufacturing liquid crystal panel | |
KR100631458B1 (en) | Thin film transistor and method for manufacturing the same | |
JP4278834B2 (en) | Liquid crystal display device and manufacturing method thereof | |
TW200300281A (en) | Semiconductor device and method of manufacturing the same | |
WO2010061662A1 (en) | Display device | |
JP4019305B2 (en) | Thin film device manufacturing method | |
JP3617800B2 (en) | TFT array substrate and its manufacturing method Liquid crystal display device using the same | |
JP2019129281A (en) | Display device and method of manufacturing the same | |
JP3696132B2 (en) | Active matrix substrate and manufacturing method thereof | |
JP3774352B2 (en) | Liquid crystal display | |
KR20090088575A (en) | Manufacturing method of thin film transistor substrate | |
TW200304566A (en) | Electro-optic device, the manufacturing method thereof, and electronic machine | |
TW200818399A (en) | Thin film transistor substrate, manufacturing method of thin film transistor, and display device | |
JP3837807B2 (en) | Method for establishing electrical continuity between transferred thin film structure blocks, method for manufacturing active matrix substrate, active matrix substrate, and liquid crystal device | |
JP2008058966A (en) | Thin film transistor array panel and method of manufacturing the same | |
JP4229107B2 (en) | Active matrix substrate manufacturing method, active matrix substrate, and liquid crystal display device | |
JP2009076852A (en) | Thin-film device, method for manufacturing thin-film device, and display | |
TW594160B (en) | Reflective electrooptic device and electronic apparatus | |
JP2007065150A (en) | Liquid crystal display device | |
JP2006258883A (en) | Electrooptical device, and manufacturing method for electrooptical device | |
JP2008191206A (en) | Manufacturing method for electrooptical device | |
JP3755573B2 (en) | Backlight built-in type liquid crystal display device and manufacturing method thereof | |
JP3747828B2 (en) | Electro-optical device and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100406 |