JP4042182B2 - Manufacturing process of the manufacturing method and the thin film integrated circuit device Ic card - Google Patents

Manufacturing process of the manufacturing method and the thin film integrated circuit device Ic card Download PDF

Info

Publication number
JP4042182B2
JP4042182B2 JP19319797A JP19319797A JP4042182B2 JP 4042182 B2 JP4042182 B2 JP 4042182B2 JP 19319797 A JP19319797 A JP 19319797A JP 19319797 A JP19319797 A JP 19319797A JP 4042182 B2 JP4042182 B2 JP 4042182B2
Authority
JP
Japan
Prior art keywords
layer
step
substrate
transferred
formed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19319797A
Other languages
Japanese (ja)
Other versions
JPH1120360A (en
Inventor
達也 下田
聡 井上
Original Assignee
セイコーエプソン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by セイコーエプソン株式会社 filed Critical セイコーエプソン株式会社
Priority to JP19319797A priority Critical patent/JP4042182B2/en
Publication of JPH1120360A publication Critical patent/JPH1120360A/en
Application granted granted Critical
Publication of JP4042182B2 publication Critical patent/JP4042182B2/en
Anticipated expiration legal-status Critical
Application status is Expired - Fee Related legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1262Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01057Lanthanum [La]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049Nitrides composed of metals from groups of the periodic table
    • H01L2924/04944th Group
    • H01L2924/04941TiN
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Description

【0001】 [0001]
【発明の属する技術分野】 BACKGROUND OF THE INVENTION
本発明は、ICカード及び薄膜集積回路装置並びにそれらの製造方法に関する。 The present invention relates to an IC card and a thin film integrated circuit device and a method for their preparation.
【0002】 [0002]
【背景技術及び発明が解決しようとする課題】 A background art and the invention is to provide a
従来より、集積回路(IC)を含むICカードとして、メモリカード、I/O(入出力回路)カード、ISO準拠のカードなどが知られている。 Conventionally, an IC card including an integrated circuit (IC), a memory card, I / O (input-output circuit) card, such as ISO-compliant card is known. ここで、ISO準拠のカードとは、集積回路としてマイクロプロセッサ、メモリーを含むICカードであり、セキュリティ機能を持たせることが可能であることから、医療、金融などの用途に広く用いられている。 Here, the ISO-compliant card, the microprocessor as an integrated circuit, an IC card comprising a memory, since it is possible to have a security function, medical, are widely used in applications such as finance. また、メモリカードとは、集積回路としてマイクロプロセッサを含まずメモリーだけを多くむICカードであり、パーソナルコンピュータ、電子楽器、ゲーム機などに用いられる携帯用の記憶装置として広く使用されている。 Also, the memory card, a memory only a number no IC card does not include a microprocessor as an integrated circuit, a personal computer, is widely used as an electronic musical instrument, a storage device for a mobile used in a game machine. I/Oカードとは、モデム、LAN、インサーネットなどの諸機能を有するICカードであり、パーソナルコンピュータなどに着脱される入出力装置として広く使用されている。 The I / O card, a modem, LAN, an IC card having various functions such as insertion Internet is widely used as an input or output device that is removably to a personal computer.
【0003】 [0003]
これらのICカードは、まずシリコン基板を用いてICを形成し、そのシリコンICチップを回路基板に実装して製造されていた。 These IC cards, to form an IC is first using a silicon substrate, has been prepared by mounting the silicon IC chip on a circuit board. 従って、このICカードはIC製造のベースとなるシリコン基板に加えて回路基板を有するため、ICカードが厚くて堅くなり、携帯性が良好でなかった。 Therefore, the IC card is to have a circuit board in addition to a silicon substrate as a base for IC manufacturing, will stiff thicker IC card, portability is not good. また、回路基板自体及びICチップの保護層は、ICチップを外力から保護するために比較的厚く形成せざを得ず、この点からもICカードが堅くて重くなっていた。 The protective layer of the circuit board itself and the IC chip, without the relatively thick so seats in order to protect the IC chip from an external force, IC card from this point had become heavier stiff.
【0004】 [0004]
本発明は、上記事情に鑑みてなされたものであり、その目的は、全く新規な方法を採用して、軽くて薄いICカード及び薄膜集積回路並びにそれらの製造方法を提供することにある。 The present invention has been made in view of the above circumstances, and its object is entirely employs a novel method is to provide a light and thin IC card and the thin film integrated circuits and methods for their preparation.
【0005】 [0005]
本発明の他の目的は、可撓性に富むICカードを提供することにある。 Another object of the present invention is to provide an IC card rich in flexibility.
【0006】 [0006]
【課題を解決するための手段】 In order to solve the problems]
上述した課題を解決する本発明は、以下のような構成をしている。 The present invention for solving the above problems, has the following configuration.
【0007】 [0007]
請求項1の発明は、製造用基板上に形成された薄膜集積回路を含む被転写層を、カード基板に転写してICカードを製造する方法であって、 The invention of claim 1, the transferred layer including the thin film integrated circuit formed on the manufacturing substrate, a method of manufacturing an IC card is transferred to the card substrate,
前記製造用基板上に、分離層を形成する第1工程と、 The manufacturing substrate, a first step of forming a separation layer,
前記分離層上に、前記薄膜集積回路を含む前記被転写層を形成し、かつ、端子となる部分を露出させて電極露出部を形成する第2工程と、 On the separation layer, wherein including the thin film integrated circuit to form a transferred layer, and a second step of forming an electrode exposed portion to expose the portion to be a terminal,
前記カード基板上に配線パターンを形成する第3工程と、 A third step of forming a wiring pattern on the card substrate,
前記配線パターンと前記電極露出部とが導通する位置関係にて、前記被転写層を前記カード基板に接合する第4工程と、 At positional relationship between the wiring pattern and the electrode exposed portion becomes conductive, and a fourth step of bonding the layer to be transferred to the card substrate,
前記分離層を境にして、前記製造用基板を前記被転写層より除去する第5工程と、 And the boundary of the separation layer, and a fifth step of the fabrication substrate is removed from the layer to be transferred,
を有することを特徴とする。 Characterized in that it has a.
【0008】 [0008]
デバイス製造における信頼性が高い例えば石英基板などの製造用基板上に、例えば、光を吸収する特性をもつ分離層を設けておき、その製造用基板上に薄膜集積回路を含む被転写層を形成する。 Formed on the substrate for manufacturing such reliable e.g. quartz substrate in device fabrication, for example, may be provided a separating layer having a property of absorbing light, the transferred layer including the thin film integrated circuits to the manufacturing substrate to. この被転写層をカード基板に接合した後に分離層に例えば光を照射し、これによって、その分離層において剥離現象を生じせしめて、その分離層と製造用基板との密着性を低下させる。 This layer to be transferred is irradiated with the separation layer such as light after bonding to the card substrate, thereby, it allowed cause separation phenomenon in the separation layer and reduces the adhesion between the manufacturing substrate and its isolation layer. そして、製造用基板に力を加えて被転写層から離脱させる。 Then, disengaging from the transfer layer by applying a force to the substrate for manufacturing. これにより、被転写層がカード基板に転写されてICカードが製造される。 Thus, IC card the transfer layer is transferred to the card substrate is produced. このICカードは、製造用基板が除去されているので、比較的薄くかつ軽量とすることができる。 The IC card, since the manufacturing substrate is removed, can be relatively thin and lightweight. しかも、カード基板自体は薄膜形成プロセスに耐える耐熱性などの制約がないため、軽量で薄いものとすることができ、それによってもICカードの小型軽量化が達成される。 Moreover, the card substrate itself because there is no restriction such as heat resistance to withstand the thin film formation process, can be made thin, lightweight, it IC card smaller and lighter is achieved by.
【0009】 [0009]
請求項2の発明は、請求項1において、 A second aspect of the present invention, in claim 1,
前記第2工程は、前記分離層が形成された一枚の前記製造用基板上に、複数の前記被転写層を同時に形成する工程と、複数の前記被転写層を個々に切断する工程と、を含むことを特徴とする。 The second step, the the separation layer is one of the manufacturing on a substrate formed, and forming a plurality of the layer to be transferred at the same time, and cutting a plurality of the transferred layer individually, characterized in that it comprises a.
【0010】 [0010]
こうすると、被転写層の製造コストが大幅に低減する。 In this way, the cost of manufacturing the transfer layer is significantly reduced.
【0011】 [0011]
このとき、請求項3に示すように、 At this time, as shown in claim 3,
前記第2工程は、同時に形成された複数の前記被転写層の電気的特性を検査する検査工程を有し、 Said second step includes an inspection step of inspecting electrical characteristics of a plurality of the transferred layer formed at the same time,
前記第4工程は、前記検査工程にて良品と判別された被転写層を前記基板上に接合する工程を含むことが好ましい。 The fourth step preferably includes a step of bonding the transferred layer is determined as a good product in the inspection process on the substrate.
【0012】 [0012]
こうすると、被転写層のみ不良に起因してICカード全体が不良になる確率が大幅に低減し、歩留まりが向上する。 In this way, the probability that the entire IC card due to bad only the transfer layer becomes defective is greatly reduced, the yield is improved.
【0013】 [0013]
請求項4に示すように、前記第3工程は、前記第1の基板上の複数の領域にて、それぞれ被転写層を接合する工程を有することができる。 As shown in claim 4, wherein the third step, at the first plurality of regions on the substrate, can each have a step of bonding the transfer layer.
【0014】 [0014]
特に、半導体層が例えばアモルファスシリコン、ポリシリコンと異なる複数種類の被転写層を転写する場合に有利である。 In particular, the semiconductor layer such as amorphous silicon, which is advantageous for transferring the different types of the transfer layer and polysilicon.
【0015】 [0015]
請求項5に示すように、前記第3工程は、異方性導電膜を介在させて、前記カード基板と前記被転写層とを接合することが好ましい。 As shown in claim 5, wherein the third step, by interposing an anisotropic conductive film, it is preferable to bonding the transferred layer and the card substrate.
【0016】 [0016]
異方性導電膜により、相隣接する配線同士がショートすることを防止できる。 The anisotropic conductive film can prevent a phase adjacent interconnects are short.
【0017】 [0017]
請求項6の発明は、製造用基板上に形成された薄膜集積回路を含む被転写層を、カード基板に転写してICカードを製造する方法であって、 The invention of claim 6, the transferred layer including the thin film integrated circuit formed on the manufacturing substrate, a method of manufacturing an IC card is transferred to the card substrate,
前記製造用基板上に、第1分離層を形成する第1工程と、 The manufacturing substrate, a first step of forming a first separation layer,
前記分離層上に、前記薄膜集積回路を含む前記被転写層を形成する第2工程と、 On the separation layer, and a second step of forming the transferred layer including the thin film integrated circuit,
一次転写体上に接合層を介して前記被転写層を接合する第3工程と、 A third step of bonding the layer to be transferred via a bonding layer on the primary transcript,
前記第1分離層を境にして、前記製造用基板を前記被転写層より除去し、前記被転写層の端子となる部分を露出させて電極露出部を形成する第4工程と、 And the boundary of the first separation layer, and a fourth step of the manufacturing substrate is removed from the transferred layer, to form said exposes a portion serving as the terminal of the transfer layer electrode exposed portion,
前記カード基板上に配線パターンを形成する第5工程と、 A fifth step of forming a wiring pattern on the card substrate,
前記配線パターンと前記電極露出部とが導通する位置関係にて、前記被転写層を二次転写体である前記カード基板に接合する第6工程と、 At positional relationship between the wiring pattern and the electrode exposed portion becomes conductive, and a sixth step of bonding the layer to be transferred to the card substrate is a secondary transfer member,
を有することを特徴とする。 Characterized in that it has a.
【0018】 [0018]
請求項6の発明によれば、製造用基板に対する被転写層の積層関係が、上下逆転せずに、二次転写体であるカード基板上にて確保される。 According to the invention of claim 6, stacked relationship of the transfer layer to the substrate for manufacturing is, without upside down, is ensured by the card substrate is a secondary transfer member.
【0019】 [0019]
請求項7の発明は、請求項6において、 The invention of claim 7, in claim 6,
前記第3工程では、接合層として第2分離層を用い、 Wherein in the third step, the second separation layer is used as the bonding layer,
前記第2分離層を境にして、前記一次転写体を前記被転写層より除去する第7工程をさらに有することを特徴とする。 And the boundary of the second separation layer, characterized by further comprising a seventh step of removing from the layer to be transferred to the primary transfer member.
【0020】 [0020]
請求項7の発明によれば、一次転写体がICカードにとって不要である時には、これを第2分離層を介して除去することができる。 According to the invention of claim 7, when the primary transcript is required for IC cards, it can be removed through the second separation layer.
【0021】 [0021]
請求項8の発明は、請求項1乃至7のいずれかに記載の方法により製造されたICカードを定義している。 The invention of claim 8 defines the IC card produced by the method according to any one of claims 1 to 7. 上述したとおり、薄く軽量のICカードを提供できる。 As described above, it is possible to provide a thin, lightweight IC card.
【0022】 [0022]
特に、請求項9に示すように、前記カード基板をプラスチックとすると、可撓性に富んだICカードを提供できる。 In particular, as shown in claim 9, the card substrate when a plastic, can be provided an IC card rich in flexibility.
【0023】 [0023]
また、このICカードは、請求項10に示すように、転写された薄膜半導体集積回路としてプログラマブルROM(Read Only Memory)を有すると、種々の用途に記憶媒体カードとして利用できる。 Further, the IC card, as shown in claim 10, when having a programmable ROM (Read Only Memory) as the transferred thin film semiconductor integrated circuit can be used as a storage medium card in various applications. このプログラマブルROM(PROM)としては、請求項11〜13に示すように、1回のみ書き込みが可能な1タイムPROM、強誘電メモリ、あるいは電気的に消去可能なEEPROM(Electrically Erasable PROM)などを挙げることができる。 As the programmable ROM (PROM), as shown in claim 11 to 13, only writable one time PROM 1 times, and the like ferroelectric memory or electrically erasable EEPROM, (Electrically Erasable PROM) be able to.
【0024】 [0024]
また、請求項14に示すように、このようなPROMと併せて、あるいはPROMの代わりに、ICカードに磁気メモリを有することが好ましい。 Further, as shown in claim 14, in conjunction with such a PROM, or in place of PROM, it is preferable to have a magnetic memory in an IC card. 磁気メモリは記憶容量が大きい点で好ましいからである。 The magnetic memory is because preferable because the storage capacity is large. 特に、PROMと併用して磁気メモリを設けた場合、セキュリティにからむ情報は、外部磁気等によって消去されずに確実に記憶できるPROMに記憶し、それ以外の情報は、記憶容量の大きい磁気メモリに記憶させると良い。 In particular, the case of providing a magnetic memory in conjunction with PROM, information involved in security, stored in a PROM that can be reliably stored without being cleared by an external magnetic or the like, other information, a large magnetic memory storage capacity it may be stored therein.
【0025】 [0025]
請求項15,16は、本発明がICカードに限らず、カード状以外の薄膜集積回路装置及びその製造方法にも適用できることを明確にした。 Claims 15 and 16, the present invention is not limited to the IC card, made it clear that also applicable to the thin film integrated circuit device and its manufacturing method other than the card-shaped.
【0026】 [0026]
【発明の実施の形態】 DETAILED DESCRIPTION OF THE INVENTION
次に、本発明の実施の形態について図面を参照して説明する。 It will now be described with reference to the drawings, embodiments of the present invention.
【0027】 [0027]
(第1の実施の形態) (First Embodiment)
(ICカードの全体説明) (The description of the IC card)
まず、ICカードの一例について、図1を参照して説明する。 First, an example of an IC card will be described with reference to FIG.
【0028】 [0028]
図1には、ROM(読み出し専用メモリ)カードのブロック図が示されている。 1 shows a block diagram of a ROM (read-only memory) card is shown. 図1において、カード基板上には、コネクタ12,I/O14及びROM16が設けられている。 In Figure 1, on the card substrate, a connector 12, I / O 14 and ROM16 are provided.
【0029】 [0029]
ここで、コネクタ12は、ROMカード10がホストシステムのカードスロットに挿入された際に、ホストシステム側の端子に接続されるものである。 Here, connector 12, when the ROM card 10 is inserted into the card slot of the host system, is intended to be connected to the host system side terminal. このコネクタ12には、電源端子12A、グランド端子12B、制御用端子12C,12D、アドレス端子12E、データ端子12Fが設けられている。 The connector 12, the power supply terminal 12A, a ground terminal 12B, the control terminal 12C, 12D, address terminal 12E, the data terminal 12F is provided.
【0030】 [0030]
また、電源端子12Aと入出力回路(I/O)14及びROM16とは、配線18Aにて接続され、グランド端子12BとI/O14及びROM16とは、配線18Bにて接続され、残りの端子12C〜12Fとコネクタ12とは配線18Cにて接続され、I/O14及びROM16間は配線18Dにて接続されている。 Further, the power supply terminal 12A and input-output circuit (I / O) 14 and ROM 16, are connected by the wiring 18A, and the ground terminal 12B and I / O 14 and ROM 16, are connected by lines 18B, remaining terminals 12C ~12F the connector 12 is connected by wire 18C, while I / O 14 and ROM16 are connected by wiring 18D.
【0031】 [0031]
I/O14は、コネクタ12とROM16との間に設けられ、デコーダ回路、入力回路及び出力回路を含んで構成される。 I / O 14 is provided between the connector 12 and the ROM 16, constituted decoder circuit, including an input circuit and an output circuit. このROMカード10がホストシステムのカードスロットに挿入されると、電源端子12A及びグランド端子12Bを介して、I/O14及びROM16に電力が供給される。 When the ROM card 10 is inserted into the card slot of the host system, through the power supply terminal 12A and the ground terminal 12B, power is supplied to the I / O 14 and ROM 16. さらに、ホストシステムからの制御信号及びアドレス信号が、制御用端子12C,12D及びアドレス端子12Eを介してI/O14に入力されると、入力回路及びデコード回路を介して、ROM16のアドレスを指定するアドレス指定信号がROM16に供給される。 Furthermore, the control signals and address signals from the host system, control terminal 12C, the through 12D and address terminal 12E is input to the I / O 14, via the input circuit and decoding circuit, to address the ROM16 addressing signal is supplied to the ROM 16. そのアドレスに対応してROM16より読み出されたデータは、I/O16の出力回路及びデコード回路と、データ端子12Fを介して、ホストシステムの規格に合った仕様にてROMカード10より出力される。 The data read from the ROM16 in response to the address, an output circuit and the decoding circuit of the I / O16, via the data terminal 12F, is output from the ROM card 10 at specification that meets the standards of the host system .
【0032】 [0032]
以下、図1に示したICカードの製造方法を、図2〜図6を参照して説明する。 Hereinafter, the IC card manufacturing method shown in FIG. 1 will be described with reference to Figures 2-6.
【0033】 [0033]
[工程1] [Step 1]
本実施の形態では、図1に示す構成要素のうち、各種端子12A〜12Fと、配線18A〜18Cとを、図2に示すようにカード基板20上に形成しておく。 In this embodiment, the components shown in FIG. 1, and various terminals 12A-12F, and the wiring 18A to 18C, previously formed on the card substrate 20 as shown in FIG.
【0034】 [0034]
ここで、カード基板20の材質は、プラスチックなどの合成樹脂またはガラス基板などの軽くて比較的薄い板状の絶縁基板である。 Here, the material of the card substrate 20 is a light and relatively thin plate-like insulating substrate such as a synthetic resin or glass substrate such as a plastic. 図1に示すI/O14、ROM16及びそれらを接続する配線18Dは、図2に示す被転写層140中に形成され、この被転写層140がカード基板20上に転写されて、図1に示すICカードの一例であるROMカード10が製造される。 I / O 14, ROM 16 and the wiring 18D for connecting them are shown in Figure 1, is formed in the transfer layer 140 shown in FIG. 2, the transferred layer 140 is transferred onto the card substrate 20, shown in FIG. 1 ROM card 10 is manufactured as an example of an IC card.
【0035】 [0035]
[工程2] [Step 2]
図3(A)に示すように、基板100上に分離層(光吸収層)120を形成する。 As shown in FIG. 3 (A), to form a separation layer (light absorbing layer) 120 on the substrate 100.
【0036】 [0036]
以下、基板100および分離層120について説明する。 The following describes the substrate 100 and the separation layer 120.
【0037】 [0037]
▲1▼基板100についての説明基板100は、光が透過し得る透光性を有するものであるのが好ましい。 ▲ 1 ▼ described substrate 100 for the substrate 100 is preferably one having translucency which light can transmit.
【0038】 [0038]
この場合、光の透過率は10%以上であるのが好ましく、50%以上であるのがより好ましい。 In this case, it is preferable transmittance of light is 10% or more, more preferably 50% or more. この透過率が低過ぎると、光の減衰(ロス)が大きくなり、分離層120を剥離するのにより大きな光量を必要とする。 If the transmittance is too low, attenuation of light (loss) increases, requiring a large amount of light by peeling off the separation layer 120.
【0039】 [0039]
また、基板100は、信頼性の高い材料で構成されているのが好ましく、特に、耐熱性に優れた材料で構成されているのが好ましい。 The substrate 100 is preferably is composed of a highly reliable material, particularly preferably composed of a material excellent in heat resistance. その理由は、例えば後述する被転写層140や中間層142を形成する際に、その種類や形成方法によってはプロセス温度が高くなる(例えば350〜1000℃程度)ことがあるが、その場合でも、基板100が耐熱性に優れていれば、基板100上への被転写層140等の形成に際し、その温度条件等の成膜条件の設定の幅が広がるからである。 The reason is, for example, in forming a transferred layer 140 and intermediate layer 142 to be described later, the type and process temperature by the forming method is high (for example, about 350 to 1000 ° C.) it is, but even in that case, if the substrate 100 is long as excellent heat resistance, upon formation of such a transfer layer 140 to the substrate 100, because the width of the setting of the film formation conditions such as the temperature is increased.
【0040】 [0040]
従って、基板100は、被転写層140の形成の際の最高温度をTmaxとしたとき、歪点がTmax以上の材料で構成されているのものが好ましい。 Accordingly, the substrate 100, when the maximum temperature during the formation of the transferred layer 140 was Tmax, that of strain point is composed of more than one material Tmax is preferred. 具体的には、基板100の構成材料は、歪点が350℃以上のものが好ましく、500℃以上のものがより好ましい。 Specifically, the material of the substrate 100 is preferably not less than 350 ° C. strain point, more preferably not less than 500 ° C.. このようなものとしては、例えば、石英ガラス、コーニング7059、日本電気ガラスOA−2等の耐熱性ガラスが挙げられる。 These include, for example, quartz glass, Corning 7059, and a heat-resistant glass NEC such as glass OA-2.
【0041】 [0041]
また、基板100の厚さは、特に限定されないが、通常は、0.1〜5.0mm程度であるのが好ましく、0.5〜1.5mm程度であるのがより好ましい。 The thickness of the substrate 100 is not particularly limited, usually, is preferably about 0.1 to 5.0 mm, more preferably about 0.5 to 1.5 mm. 基板100の厚さが薄すぎると強度の低下を招き、厚すぎると、基板100の透過率が低い場合に、光の減衰を生じ易くなる。 If the thickness of the substrate 100 is too thin cause a decrease in strength, is too thick, when the transmittance of the substrate 100 is low, easily occurs attenuation of light. なお、基板100の光の透過率が高い場合には、その厚さは、前記上限値を超えるものであってもよい。 Note that when the light transmittance of the substrate 100 is high, the thickness may be in excess of the upper limit. なお、光を均一に照射できるように、基板100の厚さは、均一であるのが好ましい。 In addition, as the light can be uniformly irradiated, the thickness of the substrate 100 is preferably uniform.
【0042】 [0042]
▲2▼分離層120の説明分離層120は、照射される光を吸収し、その層内および/または界面において剥離(以下、「層内剥離」、「界面剥離」と言う)を生じるような性質を有するものであり、好ましくは、光の照射により、分離層120を構成する物質の原子間または分子間の結合力が消失または減少すること、すなわち、アブレーションが生じて層内剥離および/または界面剥離に至るものがよい。 ▲ 2 ▼ described separation layer 120 of the separation layer 120 absorbs the irradiation light, the peeling in the layer in and / or surfactants such as occurs (hereinafter "intralayer delamination", referred to as "interfacial peeling") are those having properties, preferably by irradiation of light, the bonding force between atoms or molecules of the material constituting the separation layer 120 is lost or reduced, namely, the intralayer and ablation occurs peeling and / or it is intended to lead to interfacial peeling.
【0043】 [0043]
さらに、光の照射により、分離層120から気体が放出され、分離効果が発現される場合もある。 Further, by irradiation of light, gas is released from the separation layer 120, in some cases separation effect is expressed. すなわち、分離層120に含有されていた成分が気体となって放出される場合と、分離層120が光を吸収して一瞬気体になり、その蒸気が放出され、分離に寄与する場合とがある。 That is, a case where components contained in the separation layer 120 is released as a gas, the separation layer 120 is momentarily absorbs light gas, the vapor is released, and a case contribute to separation . このような分離層120の組成としては、例えば、次のA〜Eに記載されるものが挙げられる。 The composition of this separation layer 120, for example, those described in the following A-E.
【0044】 [0044]
A. A. アモルファスシリコン(a−Si) Amorphous silicon (a-Si)
このアモルファスシリコン中には、水素(H)が含有されていてもよい。 This amorphous silicon, hydrogen (H) may be contained. この場合、Hの含有量は、2原子%以上程度であるのが好ましく、2〜20原子%程度であるのがより好ましい。 In this case, the content of H is preferably of the order 2 atomic% or more, more preferably about 2 to 20 atomic%. このように、水素(H)が所定量含有されていると、光の照射によって水素が放出され、分離層120に内圧が発生し、それが上下の薄膜を剥離する力となる。 Thus, the hydrogen (H) are predetermined amount, released hydrogen by light irradiation occurs internal pressure in the separation layer 120, the it to peel off the top and bottom of the thin film force. アモルファスシリコン中の水素(H)の含有量は、成膜条件、例えばCVDにおけるガス組成、ガス圧、ガス雰囲気、ガス流量、温度、基板温度、投入パワー等の条件を適宜設定することにより調整することができる。 The content of hydrogen in amorphous silicon (H) is adjusted deposition conditions, for example, the gas composition in CVD, gas pressure, gas atmosphere, gas flow rate, temperature, substrate temperature, by appropriately setting the conditions such as input power be able to.
【0045】 [0045]
B. B. 酸化ケイ素又はケイ酸化合物、酸化チタンまたはチタン酸化合物、酸化ジルコニウムまたはジルコン酸化合物、酸化ランタンまたはランタン酸化化合物等の各種酸化物セラミックス、透電体(強誘電体)あるいは半導体酸化ケイ素としては、SiO、SiO 2 、Si 32が挙げられ、ケイ酸化合物としては、例えばK 2 SiO 3 、Li 2 SiO 3 、CaSiO 3 、ZrSiO 4 、Na 2 SiO 3が挙げられる。 Silicon oxide or silicic acid compound, titanium oxide or titanate compound, zirconium oxide or zirconate compound, various oxide ceramics such as lanthanum oxide or lanthanum oxide compound, Torudentai (ferroelectric) or as a semiconductor silicon oxide, SiO , SiO 2, Si 3 O 2, and examples of silicate compounds, e.g., K 2 SiO 3, Li 2 SiO 3, CaSiO 3, include ZrSiO 4, Na 2 SiO 3.
【0046】 [0046]
酸化チタンとしては、TiO、Ti 23 、Ti0 2が挙げられ、チタン酸化合物としては、例えば、BaTi0 4 、BaTiO 3 、Ba 2 Ti 920 、BaTi 511 、CaTiO 3 、SrTiO 3 、PbTiO 3 、MgTiO 3 、ZrTiO 2 、SnTiO 4 、Al 2 TiO 5 、FeTiO 3が挙げられる。 Titanium oxide, TiO, Ti 2 0 3, Ti0 2 , and examples of titanate compounds, for example, BaTi0 4, BaTiO 3, Ba 2 Ti 9 O 20, BaTi 5 O 11, CaTiO 3, SrTiO 3, PbTiO 3, MgTiO 3, ZrTiO 2 , SnTiO 4, Al 2 TiO 5, FeTiO 3 and the like.
【0047】 [0047]
酸化ジルコニウムとしては、ZrO 2が挙げられ、ジルコン酸化合物としては、例えばBaZrO 3 、ZrSiO 4 、PbZrO 3 、MgZrO 3 、K 2 ZrO 3が挙げられる。 The zirconium oxide, ZrO 2, and examples of zirconate compounds such BaZrO 3, ZrSiO 4, PbZrO 3 , include MgZrO 3, K 2 ZrO 3.
【0048】 [0048]
C. C. PZT、PLZT、PLLZT、PBZT等のセラミックスあるいは誘電体(強誘電体) PZT, PLZT, PLLZT, ceramic or dielectric material such as PBZT (ferroelectric)
D. D. 窒化珪素、窒化アルミ、窒化チタン等の窒化物セラミックスE. Silicon nitride, aluminum nitride, nitrides such as titanium nitride ceramics E. 有機高分子材料有機高分子材料としては、−CH−、−CO−(ケトン)、−CONH−(アミド)、−NH−(イミド)、−COO−(エステル)、−N=N−(アゾ)、ーCH=N−(シフ)等の結合(光の照射によりこれらの結合が切断される)を有するもの、特に、これらの結合を多く有するものであればいかなるものでもよい。 As the organic polymer material organic polymeric materials, -CH -, - CO- (ketone), - CONH- (amide), - NH- (imide), - COO- (ester), - N = N- (azo ), over CH = N-(those with Schiff) bond such as (these bonds are cleaved by irradiation of light), in particular, it may be any as long as it has many of these bonds. また、有機高分子材料は、構成式中に芳香族炭化水素(1または2以上のベンゼン環またはその縮合環)を有するものであってもよい。 The organic polymeric material may have aromatic hydrocarbon (one or more benzene rings or condensed rings) during configuration type.
【0049】 [0049]
このような有機高分子材料の具体例としては、ポリエチレン,ポリプロピレンのようなポリオレフィン,ポリイミド,ポリアミド,ポリエステル,ポリメチルメタクリレート(PMMA),ポリフェニレンサルファイド(PPS),ポリエーテルスルホン(PES),エポキシ樹脂等があげられる。 Specific examples of such organic polymeric materials include polyethylene, polyolefin such as polypropylene, polyimide, polyamide, polyester, polymethylmethacrylate (PMMA), polyphenylene sulfide (PPS), polyether sulfone (PES), epoxy resin, etc. and the like.
【0050】 [0050]
F. F. 金属金属としては、例えば、Al,Li,Ti,Mn,In,Sn,Y,La,Ce,Nd,Pr,Gd,Smまたはこれらのうちの少なくとも1種を含む合金が挙げられる。 The metal metal, for example, Al, Li, Ti, Mn, In, Sn, Y, La, Ce, Nd, Pr, Gd, include alloys containing Sm or at least one of these.
【0051】 [0051]
また、分離層120の厚さは、剥離目的や分離層120の組成、層構成、形成方法等の諸条件により異なるが、通常は、1nm〜20μm程度であるのが好ましく、10nm〜2μm程度であるのがより好ましく、40nm〜1μm程度であるのがさらに好ましい。 The thickness of the separation layer 120, the composition of the peeling purposes or separation layer 120, the layer configuration may vary depending on various conditions such as forming method, usually, it is preferably about 1Nm~20myuemu, at about 10nm~2μm more preferably is, further preferably about 40Nm~1myuemu. 分離層120の膜厚が小さすぎると、成膜の均一性が損なわれ、剥離にムラが生じることがあり、また、膜厚が厚すぎると、分離層120の良好な剥離性を確保するために、光のパワー(光量)を大きくする必要があるとともに、後に分離層120を除去する際に、その作業に時間がかかる。 When the thickness of the separation layer 120 is too small, impaired uniformity of film formation, sometimes uneven peeling occurs, and when the film thickness is too thick, in order to ensure good release properties of the separating layer 120 to, together it is necessary to increase the optical power (light intensity), in removing the separation layer 120 after it takes time for the task. なお、分離層120の膜厚は、できるだけ均一であるのが好ましい。 The thickness of the separation layer 120 is preferably as uniform as possible.
【0052】 [0052]
分離層120の形成方法は、特に限定されず、膜組成や膜厚等の諸条件に応じて適宜選択される。 Method of forming the separation layer 120 is not particularly limited and is appropriately selected depending on conditions such as the film composition and film thickness. たとえば、CVD(MOCVD、低圧CVD、ECR−CVDを含む)、蒸着、分子線蒸着(MB)、スパッタリング、イオンプレーティング、PVD等の各種気相成膜法、電気メッキ、浸漬メッキ(ディッピング)、無電解メッキ等の各種メッキ法、ラングミュア・プロジェット(LB)法、スピンコート、スプレーコート、ロールコート等の塗布法、各種印刷法、転写法、インクジェット法、粉末ジェット法等が挙げられ、これらのうちの2以上を組み合わせて形成することもできる。 For example, CVD (including MOCVD, low pressure CVD, the ECR-CVD), vapor deposition, molecular beam deposition (MB), sputtering, ion plating, various vapor phase film forming method such as PVD, electroplating, immersion plating (dipping), various plating methods such as electroless plating, Langmuir-Blodgett (LB) method, spin coating, spray coating, a coating method such as roll coating, various printing methods, transfer methods, ink jet method, powder jet method, etc. these It can be formed by combining two or more of.
【0053】 [0053]
なお、分離層120をゾルーゲル法によるセラミックスで構成する場合や、有機高分子材料で構成する場合には、塗布法、特に、スピンコートにより成膜するのが好ましい。 Incidentally, or when configuring an isolation layer 120 in the ceramics by sol-gel method, when composed of an organic polymeric material, a coating method, in particular, preferably formed by spin coating.
【0054】 [0054]
分離層120の組成がアモルファスシリコン(a−Si)の場合には、気相成長法(CVD)、特に低圧(LP)CVDが、プラズマCVD、大気圧(AP)CVD及びECRよりも優れている。 When the composition of the separation layer 120 is an amorphous silicon (a-Si), vapor deposition (CVD), in particular low-pressure (LP) CVD, is superior to the plasma CVD, atmospheric pressure (AP) CVD, and ECR .
【0055】 [0055]
例えばプラズマCVDにより形成されたアモルファスシリコン層中には、比較的多く水素が含有される。 For example, the amorphous silicon layer formed by plasma CVD, a relatively large amount of hydrogen is contained. この水素の存在により、アモルファスシリコン層をアブレーションさせ易くなるが、成膜時の基板温度が例えば350℃を越えると、そのアモルファスシリコン層より水素が放出される。 The presence of the hydrogen, but tends to ablate the amorphous silicon layer, above the substrate temperature, for example 350 ° C. at the time of deposition, hydrogen is released from the amorphous silicon layer.
【0056】 [0056]
また、プラズマCVD膜は密着性が比較的弱く、デバイス製造工程の中のウェット洗浄工程にて、基板100と被転写層140とが分離される虞がある。 The plasma CVD film adhesion is relatively weak, by wet cleaning process in a device fabrication process, the substrate 100 and the transfer layer 140 there is a fear to be separated.
【0057】 [0057]
この点、LPCVD膜は、水素が放出される虞が無く、しかも十分な密着性を確保できる点で優れている。 In this regard, LPCVD film has no possibility that hydrogen is released, yet is superior in that it can ensure a sufficient adhesion.
【0058】 [0058]
ここで、アブレーションとは、照射光を吸収した固定材料(分離層120の構成材料)が光化学的または熱的に励起され、その表面や内部の原子または分子の結合が切断されて放出することをいい、主に、分離層120の構成材料の全部または一部が溶融、蒸散(気化)等の相変化を生じる現象として現れる。 Here, the ablation of the fixed material which has absorbed the irradiated light (the material of the separation layer 120) is photochemically or thermally excited, the binding of the surface or inside of the atom or molecule emits been cut nice, mainly, all or part of the constituent material of the separation layer 120 is melted, appears as a phenomenon causing a phase change such as transpiration (vaporization). また、前記相変化によって微小な発砲状態となり、結合力が低下することもある。 Also, it is very small fire condition by the phase change, sometimes binding force decreases.
【0059】 [0059]
[工程3] [Step 3]
次に、図3(B)に示すように、分離層120上に、被転写層(薄膜デバイス層)140を形成する。 Next, as shown in FIG. 3 (B), on the isolation layer 120, forming the transferred layer (thin film device layer) 140.
【0060】 [0060]
この薄膜デバイス層140のK部分(図3(B)において1点線鎖線で囲んで示される部分)の拡大断面図を、図3(B)中に示す。 An enlarged cross-sectional view of a portion K of the thin film device layer 140 (the portion indicated enclosed by 1 dotted chain line in FIG. 3 (B)), shown in FIG. 3 (B). 図示されるように、薄膜デバイス層140は、例えば、SiO 2膜(中間層)142上に形成されたTFT(薄膜トランジスタ)を含んで構成され、このTFTは、ポリシリコン層にn型不純物を導入して形成されたソース,ドレイン層146と、チャネル層144と、ゲート絶縁膜148と、ゲート電極150と、層間絶縁膜154と、例えばアルミニュウムからなる電極152とを具備する。 As shown, the thin film device layer 140 is composed of, for example, comprise SiO 2 film TFT which is formed on (the intermediate layer) 142 (thin film transistor), the TFT is n-type impurities are introduced into the polysilicon layer source formed by a drain layer 146, a channel layer 144, a gate insulating film 148, a gate electrode 150, includes an interlayer insulating film 154, for example, an electrode 152 made of aluminum.
【0061】 [0061]
ここで、この薄膜デバイス層140は、ポリシリコンTFTと接続される配線層のうち、カード基板20に形成された配線18A〜18Cと接続される端部が、露出端部141として形成されている。 Here, the thin film device layer 140, among the wiring layers to be connected to the polysilicon TFT, an end portion connected to the wiring 18A~18C formed on the card substrate 20 is formed as the exposed ends 141 .
【0062】 [0062]
本実施の形態では、分離層120に接して設けられる中間層としてSi0 2膜を使用しているが、Si 34などのその他の絶縁膜を使用することもできる。 In this embodiment, the use of the Si0 2 film as an intermediate layer provided in contact with the separation layer 120, it is also possible to use other insulating film such as Si 3 N 4. Si0 2膜(中間層)の厚みは、その形成目的や発揮し得る機能の程度に応じて適宜決定されるが、通常は、10nm〜5μm程度であるのが好ましく、40nm〜1μm程度であるのがより好ましい。 The thickness of the Si0 2 film (intermediate layer) is appropriately determined in accordance with the degree of its formation purpose and exhibit and can function normally is preferably in the range of about 10 nm to 5 [mu] m, it is about 40nm~1μm of It is more preferable. 中間層は、種々の目的で形成され、例えば、被転写層140を物理的または化学的に保護する保護層,絶縁層,導電層,レーザー光の遮光層,マイグレーション防止用のバリア層,反射層としての機能の内の少なくとも1つを発揮するものが挙げられる。 Intermediate layer is formed for various purposes, for example, a protective layer for protecting the transferred layer 140 physically or chemically, insulating layer, conductive layer, the light-shielding layer of the laser light, a barrier layer for preventing migration, the reflective layer which exhibits at least one of the functions as and the like.
【0063】 [0063]
なお、場合によっては、Si0 2膜等の中間層を形成せず、分離層120上に直接被転写層(薄膜デバイス層)140を形成してもよい。 In some cases, Si0 without forming an intermediate layer of 2 film or the like, the transfer layer directly on the separation layer 120 (thin film device layer) 140 may be formed.
【0064】 [0064]
ICカードのための薄膜素子としては、TFTの他に、例えば、薄膜ダイオードや、シリコンのPIN接合からなる光電変換素子(光センサ、太陽電池)やシリコン抵抗素子、その他の薄膜半導体デバイス、電極(例:ITO、メサ膜のような透明電極)、スイッチング素子、メモリー、圧電素子等のアクチュエータ、マイクロミラー(ピエゾ薄膜セラミックス)、磁気記録薄膜ヘッド、コイル、インダクター、薄膜高透磁材料およびそれらを組み合わせたマイクロ磁気デバイス、フィルター、反射膜、ダイクロイックミラー等がある。 The thin-film device for an IC card, in addition to the TFT, for example, or a thin film diode, a photoelectric conversion element comprising a PIN junction of silicon (photosensors, solar cells), silicon resistor element, other thin film semiconductor devices, electrodes ( example: combination ITO, transparent electrodes), a switching element such as a mesa film, memory, actuators such as a piezoelectric element, a micro mirror (piezo thin film ceramics), magnetic recording thin film head, coils, inductors, thin film high 磁材 fees and their micro magnetic devices, filters, reflective film, there is a dichroic mirror or the like.
【0065】 [0065]
このような薄膜素子(薄膜デバイス)は、その形成方法との関係で、通常、比較的高いプロセス温度を経て形成される。 Such thin film element (thin film device), in relation to its forming method, normally, is formed at a relatively high process temperatures. したがって、この場合、前述したように、基板100としては、そのプロセス温度に耐え得る信頼性の高いものが必要となる。 Therefore, in this case, as described above, as the substrate 100, it is necessary to have high endure reliability to the process temperature.
【0066】 [0066]
[工程4] [Step 4]
次に、図4に示すように、薄膜デバイス層140を、カード基板20上に導電性接着層160を介して接着する。 Next, as shown in FIG. 4, to bond the thin film device layer 140, through the conductive adhesive layer 160 on the card substrate 20. このとき、カード基板20上に予め形成された配線18A〜18Cと、薄膜デバイス層140の露出端部141とが対向される。 In this case, a wiring 18A~18C previously formed on the card substrate 20, and the exposed end portions 141 of the thin film device layer 140 is facing.
【0067】 [0067]
導電性接着層160の好適な例としては、ACF(anisotropic conductive film:異方性導電膜)であり、配線18A〜18Cと露出端部141との間には、例えばACFが配置され、基板100とカード基板20が外側から加圧され、配線18A〜18Cと露出端部141とが熱圧着される。 Suitable examples of the conductive adhesive layer 160, ACF: an (anisotropic Conductive film anisotropic conductive film), between the exposed ends 141 and the wiring 18A~18C, for example ACF is disposed a substrate 100 card substrate 20 is pressurized from the outside, is exposed ends 141 thermocompression bonding the wiring 18A~18C with. 加圧により、ACFの接着剤中に含有される導電粒子161も加圧され、配線18A〜18Cと露出端部141とが、加圧された導電粒子161を介して電気的に接続される。 By pressure, conductive particles 161 contained in the adhesive of the ACF also pressurized, the wiring 18A~18C the exposed end 141 is electrically connected via the conductive particles 161 pressurized. ACFを用いると、厚さ方向のみで導通が確保されるため、隣接する配線18A〜18C同士または露出端部141同士がショートすることを防止できる。 With ACF, since conduction only in the thickness direction is secured, it is possible to prevent the adjacent wires 18A~18C each other or exposed end 141 to each other is short. なお、他の導電性接着剤を用いることもでき、導電性接着層160の接着剤の材質としては、反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気硬化型接着剤等の各種硬化型接着剤が挙げられる。 Incidentally, it is also possible to use other conductive adhesive, as a material of the adhesive of the conductive adhesive layer 160, the reaction-curing adhesive, thermosetting adhesive, light curing adhesive such as an ultraviolet curable adhesive agent, various curing adhesives such as anaerobic curing adhesives. 接着剤の組成としては、例えば、エポキシ系、アクリレート系、シリコーン系等、いかなるものでもよい。 The composition of the adhesive, e.g., epoxy-based, acrylate-based, silicone-based, etc., may be any.
【0068】 [0068]
前記硬化型接着剤を用いる場合、例えばカード基板20上に硬化型接着剤を塗布し、その上に被転写層(薄膜デバイス層)140を接合した後、硬化型接着剤の特性に応じた硬化方法により前記硬化型接着剤を硬化させて、被転写層(薄膜デバイス層)140とカード基板20とを接着し、固定する。 When using the curable adhesive, for example, after the curable adhesive is applied onto the card substrate 20 was bonded to the transfer layer (thin film device layer) 140 formed thereon, cured in accordance with the characteristics of the curable adhesive and curing the curable adhesive by the method, and bond the layer to be transferred (thin film device layer) 140 and the card substrate 20, and fixed.
【0069】 [0069]
接着剤が光硬化型の場合、透明のカード基板20または光透過性の基板100の一方の外側からあるいは両外側から光を照射する。 If the adhesive is photocurable, irradiation with light from one of the outsides or from both sides of the transparent card substrate 20 or the light transmissive substrate 100. この場合、導電性接着層160中の接着剤としては、薄膜デバイス層に影響を与えにくい紫外線硬化型などの光硬化型接着剤が好ましい。 In this case, as the adhesive in the conductive adhesive layer 160, a light curing adhesive agent such as given hard ultraviolet curing effect on the thin film device layer.
【0070】 [0070]
[工程5] [Step 5]
次に、図5の矢印Aに示すように、基板100の裏面側から光を照射する。 Next, as indicated by an arrow A in FIG. 5, it is irradiated with light from the back side of the substrate 100.
【0071】 [0071]
この光は、基板100を透過した後に分離層120に照射される。 The light is irradiated to the separation layer 120 after passing through the substrate 100. これにより、分離層120に層内剥離および/または界面剥離が生じ、結合力が減少または消滅する。 Thus, the separation layer 120 is intralayer delamination and / or interfacial separation occurs, bond strength decreases or disappears.
【0072】 [0072]
分離層120の層内剥離および/または界面剥離が生じる原理は、分離層120の構成材料にアブレーションが生じること、また、分離層120に含まれているガスの放出、さらには照射直後に生じる溶融、蒸散等の相変化によるものであることが推定される。 Principles intralayer delamination and / or interfacial exfoliation of the separation layer 120 occurs, that ablation occurs in the material of the separation layer 120, also the release of gas contained in the separation layer 120, further occurs immediately after irradiation melting it is estimated is by phase change transpiration like.
【0073】 [0073]
ここで、アブレーションとは、照射光を吸収した固定材料(分離層120の構成材料)が光化学的または熱的に励起され、その表面や内部の原子または分子の結合が切断されて放出することをいい、主に、分離層120の構成材料の全部または一部が溶融、蒸散(気化)等の相変化を生じる現象として現れる。 Here, the ablation of the fixed material which has absorbed the irradiated light (the material of the separation layer 120) is photochemically or thermally excited, the binding of the surface or inside of the atom or molecule emits been cut nice, mainly, all or part of the constituent material of the separation layer 120 is melted, appears as a phenomenon causing a phase change such as transpiration (vaporization). また、前記相変化によって微小な発砲状態となり、結合力が低下することもある。 Also, it is very small fire condition by the phase change, sometimes binding force decreases.
【0074】 [0074]
分離層120が層内剥離を生じるか、界面剥離を生じるか、またはその両方であるかは、分離層120の組成や、その他種々の要因に左右され、その要因の1つとして、照射される光の種類、波長、強度、到達深さ等の条件が挙げられる。 Or separation layer 120 occurs within the stripping layer, as either causing interfacial peeling, or are either both composition and of the separating layer 120 is dependent on various other factors, one of its factors, irradiated kinds of light, wavelength, intensity, and a condition such as penetration depth.
【0075】 [0075]
照射する光としては、分離層120に層内剥離および/または界面剥離を起こさせるものであればいかなるものでもよく、例えば、X線、紫外線、可視光、赤外線(熱線)、レーザ光、ミリ波、マイクロ波、電子線、放射線(α線、β線、γ線)等が挙げられる。 The irradiation light, as long as to cause intralayer delamination and / or interfacial separation in the separation layer 120 may be any, for example, X-rays, ultraviolet rays, visible light, infrared rays (heat rays), laser light, millimeter waves , microwave, electron beam, radiation (alpha rays, beta rays, gamma rays) and the like. そのなかでも、分離層120の剥離(アブレーション)を生じさせ易いという点で、レーザ光が好ましい。 Among them, in terms of easily causing separation of the separation layer 120 (ablation), laser light is preferred.
【0076】 [0076]
このレーザ光を発生させるレーザ装置としては、各種気体レーザ、固体レーザ(半導体レーザ)等が挙げられるが、エキシマレーザ、Nd−YAGレーザ、Arレーザ、CO 2レーザ、COレーザ、He−Neレーザ等が好適に用いられ、その中でもエキシマレーザが特に好ましい。 The laser device for generating the laser beam, various gas lasers, but a solid-state laser (semiconductor laser) and the like, an excimer laser, Nd-YAG laser, Ar laser, CO 2 laser, CO laser, the He-Ne laser or the like is suitably used, an excimer laser is particularly preferred.
【0077】 [0077]
エキシマレーザは、短波長域で高エネルギーを出力するため、極めて短時間で分離層120にアブレーションを生じさせることができ、よって隣接するカード基板20や基板100等に温度上昇をほとんど生じさせることなく、すなわち劣化、損傷を生じさせることなく、分離層120を剥離することができる。 Excimer lasers, for outputting high energy in the short wavelength region, it is possible to cause ablation in the separation layer 120 in a very short time, thus less likelihood of causing a temperature rise in the adjacent card substrate 20 and the substrate 100, etc. , i.e. degradation, without causing damage, it is possible to peel off the separation layer 120.
【0078】 [0078]
また、分離層120にアブレーションを生じさせるに際して、光の波長依存性がある場合、照射されるレーザ光の波長は、100nm〜350nm程度であるのが好ましい。 Further, when causing ablation in the separation layer 120, if there is a wavelength dependence of the light, the wavelength of the laser beam irradiated is preferably about 100Nm~350nm.
【0079】 [0079]
図7に、基板100の、光の波長に対する透過率の一例を示す。 Figure 7 shows the substrate 100, an example of the transmittance to the wavelength of light. 図示されるように、300nmの波長に対して透過率が急峻に増大する特性をもつ。 As shown, with the characteristic that the transmittance increases steeply with respect to the wavelength of 300 nm. このような場合には、300nm以上の波長の光(例えば、波長308nmのXe−Clエキシマレーザー光)を照射する。 In such a case, irradiation with 300nm or more wavelengths of light (e.g., Xe-Cl excimer laser beam having a wavelength of 308 nm).
【0080】 [0080]
また、分離層120に、例えばガス放出、気化、昇華等の相変化を起こさせて分離特性を与える場合、照射されるレーザ光の波長は、350から1200nm程度であるのが好ましい。 Further, the separation layer 120, such as gas discharge, vaporization, if allowed to cause a phase change of sublimation provide isolation characteristics, the wavelength of the laser beam irradiated is preferably from 350 in the range of about 1200 nm.
【0081】 [0081]
また、照射されるレーザ光のエネルギー密度、特に、エキシマレーザの場合のエネルギー密度は、10〜5000mJ/cm 2程度とするのが好ましく、100〜500mJ/cm 2程度とするのがより好ましい。 In addition, the energy density of the laser beam irradiated, particularly the energy density in the case of the excimer laser is preferably set to 10~5000mJ / cm 2 or so, and more preferably, 100 to 500 mJ / cm 2 or so. また、照射時間は、1〜1000nsec程度とするのが好ましく、10〜100nsec程度とするのがより好ましい。 The irradiation time is preferably about 1~1000Nsec, and more preferably about 10~100Nsec. エネルギー密度が低いかまたは照射時間が短いと、十分なアブレーション等が生じず、また、エネルギー密度が高いかまたは照射時間が長いと、分離層120を透過した照射光により被転写層140に悪影響を及ぼすおそれがある。 When either or irradiation time energy density is low is short, sufficient ablation or the like occurs, and if either or irradiation time of high energy density is long, an adverse effect on the transfer layer 140 by irradiation light transmitted through the separation layer 120 there is a risk on.
【0082】 [0082]
なお、レーザ光に代表される照射光は、その強度がほぼ均一となるように照射されるのであれば、照射光の照射方向は、分離層120に対し垂直な方向に限らず、分離層120に対し所定角度傾斜した方向であってもよい。 The irradiation light typified by laser light, if the intensity is irradiated so as to be substantially uniform, irradiation direction of the irradiation light is not limited to a direction perpendicular to the separation layer 120, isolation layer 120 to be a direction inclined at a predetermined angle.
【0083】 [0083]
次に、図5の矢印Bに示すように、基板100に力を加えて、この基板100を分離層120から離脱させる。 Next, as indicated by an arrow B in FIG. 5, by applying a force to the substrate 100, thereby leaving the substrate 100 from the separation layer 120. 図5では図示されないが、この離脱後、基板100上に分離層が付着することもある。 But not In FIG. 5 illustrates, after the withdrawal, sometimes adhering separation layer on the substrate 100.
【0084】 [0084]
[工程6] [Step 6]
次に、残存している分離層120を、例えば洗浄、エッチング、アッシング、研磨等の方法またはこれらを組み合わせた方法により除去する。 Next, a separation layer 120 remaining, such as washing, to remove the etching, ashing, by a method or a combination of these methods such as polishing. これにより、図6に示すように、被転写層(薄膜デバイス層)140が、カード基板20に転写され、カード基板20上には、元々形成されていたコネクタ12、配線18A〜18Cに加えて、図1に示すI/O14,ROM16及びそれらを接続する配線18Dが搭載されることになる。 Thus, as shown in FIG. 6, the transferred layer (thin film device layer) 140 is transferred to the card substrate 20, on the card substrate 20, the connector 12 was originally formed, in addition to the wiring 18A~18C , so that the I / O 14, ROM 16 and the wiring 18D for connecting them are shown in FIG. 1 is mounted. しかも、カード基板20と被転写層140とは、上述した配線18A〜18Cと露出端部141とが導電性接着層160にて電気的に接続されている。 Moreover, the the transferred layer 140 card substrate 20 are electrically connected by the exposed end portions 141 are conductively adhesive layer 160 and the wiring 18A~18C described above. 従って、転写後に煩雑な配線作業を省力することができる。 Therefore, it is possible to save labor and complicated wiring operations after the transfer.
【0085】 [0085]
なお、離脱した基板100にも分離層の一部が付着している場合には同様に除去する。 In the case where a part of the separation layer on leaving the substrate 100 is adhered is removed as well. なお、基板100が石英ガラスのような高価な材料、希少な材料で構成されている場合等には、基板100は、好ましくは再利用(リサイクル)に供される。 The substrate 100 is an expensive material such as quartz glass, in a case like that consists of rare material, the substrate 100 is preferably subjected to a re-use (recycling). すなわち、再利用したい基板100に対し、本発明を適用することができ、有用性が高い。 That is, with respect to the substrate 100 to be reused, it is possible to apply the present invention, highly useful.
【0086】 [0086]
以上のような各工程を経て、被転写層(薄膜デバイス層)140のカード基板20への転写が完了してROMカード10が完成する。 Through the steps described above, ROM card 10 is completed to complete the transfer to the card substrate 20 of the transfer layer (thin film device layer) 140. その後、必要により、被転写層(薄膜デバイス層)140に隣接するSiO 2膜の除去や、被転写層140の表面のうちコネクタ12を除く領域での保護膜の形成等を行うことができる。 Then, if necessary, removal or SiO 2 film adjacent to 140 the transferred layer (thin film device layer), it is possible to form such a protective film in a region other than the connector 12 of the surface of the transfer layer 140.
【0087】 [0087]
本実施の形態では、被剥離物である被転写層(薄膜デバイス層)140自体を直接に剥離するのではなく、被転写層(薄膜デバイス層)140に接合された分離層に120において剥離するため、被剥離物(被転写層140)の特性、条件等にかかわらず、容易かつ確実に、しかも均一に剥離(転写)することができ、剥離操作に伴う被剥離物(被転写層140)へのダメージもなく、被転写層140の高い信頼性を維持することができる。 In this embodiment, the transferred layer (thin film device layer) is peeled product rather than peeling directly 140 itself is peeled off at 120 in the separation layer that is bonded to 140 the transferred layer (thin film device layer) Therefore, the peeling product characteristics of (the transfer layer 140), regardless of the conditions, etc., easily and reliably, and uniform peeling (transfer) it is possible to, the scrapings caused by peeling operation (the transfer layer 140) no damage to, it is possible to maintain high reliability of the transfer layer 140.
【0088】 [0088]
(第2の実施の形態) (Second Embodiment)
第1の実施の形態にて説明したROMカードのより具体的な製造プロセスの例を、図2及び図8〜図19を用いて説明する。 More specific example of manufacturing process of a ROM card described in the first embodiment will be described with reference to FIGS. 2 and 8 to 19.
【0089】 [0089]
(工程1) (Step 1)
本実施の形態においても、図2に示すように、まず、カード基板20上に、コネクタ12、配線18A〜18Cを形成する。 Also in this embodiment, as shown in FIG. 2, initially, on the card substrate 20, connector 12, to form the wiring 18A to 18C.
【0090】 [0090]
(工程2) (Step 2)
図8に示すように、透光性基板(例えば石英基板)100上に、分離層(例えば、LPCVD法により形成されたアモルファスシリコン層)120と、中間層(例えば、SiO 2膜)142と、アモルファスシリコン層(例えばLPCVD法により形成される)143とを順次に積層形成し、続いて、アモルファスシリコン層143の全面に上方からレーザー光を照射し、アニールを施す。 As shown in FIG. 8, the translucent substrate (e.g., quartz substrate) 100 on a separation layer (e.g., an amorphous silicon layer formed by the LPCVD method) 120, an intermediate layer (eg, SiO 2 film) 142, amorphous silicon layer (e.g., formed by the LPCVD method) and 143 sequentially laminated, followed by irradiation with laser light from above on the entire surface of the amorphous silicon layer 143 is subjected to annealing. これにより、アモルファスシリコン層143は再結晶化してポリシリコン層となる。 Thereby, the amorphous silicon layer 143 is a polysilicon layer and recrystallized.
【0091】 [0091]
(工程3) (Step 3)
続いて、図9に示すように、レーザーアニールにより得られたポリシリコン層をパターニングして、アイランド144a,144bを形成する。 Subsequently, as shown in FIG. 9, by patterning the polysilicon layer obtained by laser annealing, the island 144a, to form a 144b.
【0092】 [0092]
(工程4) (Step 4)
図10に示すように、アイランド144a,144bを覆うゲート絶縁膜148a,148bを、例えば、CVD法により形成する。 As shown in FIG. 10, the island 144a, the gate insulating film 148a covering the 144b, the 148b, for example, is formed by CVD.
【0093】 [0093]
(工程5) (Step 5)
図11に示すように、ポリシリコンあるいはメタル等からなるゲート電極150a,150bを形成する。 As shown in FIG. 11, a gate electrode 150a of polysilicon or metal or the like to form a 150b.
【0094】 [0094]
(工程6) (Step 6)
図12に示すように、ポリイミド等からなるマスク層170を形成し、ゲート電極150bおよびマスク層170をマスクとして用い、セルフアラインで、例えばボロン(B)のイオン注入を行う。 As shown in FIG. 12, a mask layer 170 made of polyimide or the like, using the gate electrode 150b and the mask layer 170 as a mask, by self-alignment, by ion implantation of, for example, boron (B). これによって、p +層172a,172bが形成される。 Thus, p + layers 172a, 172 b are formed.
【0095】 [0095]
(工程7) (Step 7)
図13に示すように、ポリイミド等からなるマスク層174を形成し、ゲート電極150aおよびマスク層174をマスクとして用い、セルフアラインで、例えばリン(P)のイオン注入を行う。 As shown in FIG. 13, a mask layer 174 made of polyimide or the like, using the gate electrode 150a and the mask layer 174 as a mask in a self-aligned manner, for example, the ion implantation of phosphorus (P). これによって、n +層146a,146bが形成される。 Thus, n + layers 146a, 146b are formed.
【0096】 [0096]
(工程8) (Step 8)
図14に示すように、層間絶縁膜154を形成し、選択的にコンタクトホール形成後、電極152a〜152dを形成する。 As shown in FIG. 14, an interlayer insulating film 154, after selectively forming the contact hole to form the electrodes 152a to 152d.
【0097】 [0097]
(工程9) (Step 9)
次に、図15に示すように、層間絶縁膜154上に保護膜176を形成する。 Next, as shown in FIG. 15, a protective film 176 on the interlayer insulating film 154. このとき、アモルファスシリコン層20の露出端部22と電気的に接続される電極の端部は、保護膜176に覆われない露出端部とされる。 At this time, the ends of the exposed end 22 electrically connected to the electrodes of the amorphous silicon layer 20 is an exposed end portion which is not covered with the protective film 176. 図15では、電極152aの露出端部141を示している。 In Figure 15, it shows the exposed end portions 141 of the electrode 152a.
【0098】 [0098]
このようにして形成されたCMOS構造のTFTが、図3(B)〜図6における被転写層(薄膜デバイス層)140に該当する。 TFT of the thus CMOS structure formed is, and FIG. 3 (B) the transfer layer in the through 6 (thin film device layer) corresponds to 140.
【0099】 [0099]
(工程10) (Step 10)
上述した被転写層140は、図16に示すように、一枚のガラス基板180に多数同時に製造することができる。 The transfer layer 140 described above, as shown in FIG. 16, it is possible to produce simultaneously a large number on a single glass substrate 180. そこで、このガラス基板180をプローブ装置にセットし、ガラス基板180上の各々被転写層140の露出端部141に触針をコンタクトして、各々の被転写層140の電気的特性検査を実施する。 Therefore, to set the glass substrate 180 to the probe device, the stylus to the exposed end portions 141 of each transferred layer 140 on the glass substrate 180 by contact, to implement the electrical property test of each of the transfer layer 140 . そして、不良と判定された被転写層140にはインカーまたはスクラッチ針などにてマーキングする。 Then, the transfer layer 140 it is determined that the defective marking in such inker or a scratch needle.
【0100】 [0100]
その後、ガラス基板180上の多数の被転写層140を個々にダイシングする。 Thereafter, dicing the number of the transferred layer 140 on the glass substrate 180 individually. この際、マーキングの有無により、個々の被転写層140を、不良品と良品とに選別しておく。 In this case, the presence or absence of markings, each of the transfer layer 140, previously screened to the defective and non-defective. なお、ダイシング後に、個々の被転写層140の電気的特性検査を実施しても良い。 Note that after the dicing may be carried inspecting electrical characteristics of an individual of the transfer layer 140.
【0101】 [0101]
(工程11) (Step 11)
図17に示すように、カード基板20上及び露出端部141上に、ACF160を形成し、次に、図6にて説明した場合と同様に、そのACF160を介して、良品の被転写層140を貼り付け、熱と圧力とにより接着する。 As shown in FIG. 17, on the card substrate 20 and on the exposed ends 141, forms a ACF 160, then, as with the case described in FIG. 6, via the ACF 160, non-defective of the transfer layer 140 the paste is bonded by heat and pressure. このとき、カード基板20上の配線18A〜18Cと、被転写層140の露出端部141とは、ACF160中の導電粒子161を介して導通される。 At this time, the wiring 18A~18C on the card substrate 20, and the exposed end portions 141 of the transferred layer 140, are electrically connected to each other through the conductive particles 161 in the ACF 160. 被転写層140は、カード基板20に搭載する数分だけ貼り付けることができ、本実施の形態では一つの被転写層140がカード基板20に貼り付けられる。 The transfer layer 140 may be pasted only a few minutes to be mounted on the card substrate 20, one of the transfer layer 140 is bonded to the card substrate 20 in the present embodiment.
【0102】 [0102]
(工程12) (Step 12)
図18の矢印Aに示すように、透光性基板100の裏面から、例えば、Xe−Clエキシマレーザー光を照射する。 As shown by the arrow A in FIG. 18, from the back surface of the transparent substrate 100, for example, irradiation with Xe-Cl excimer laser beam. これにより、分離層120の層内および/または界面において剥離を生じせしめる。 Thereby, it allowed to rise to peeling in the layer in and / or interface of the separation layer 120. この結果、分離層120の結合力が低下するので、この分離層120を境として、図18の矢印Bに示すように被転写層140より基板100を引き剥がす。 As a result, the binding force of the separation layer 120 is reduced, as a boundary of the separation layer 120, peeling the substrate 100 from the transfer layer 140 as shown by arrow B in FIG. 18.
【0103】 [0103]
さらに、分離層120をエッチングにより除去する。 Furthermore, a separation layer 120 is removed by etching. これにより、コネクタ12及び配線18A,18Bが形成されたカード基板20上に、図1に示すI/O14、ROM16及び配線18Dを含む被転写層140が転写される。 Accordingly, the connector 12 and the wiring 18A, and 18B is on the card substrate 20 which is formed, the transfer layer 140 comprising I / O 14, ROM 16 and the wiring 18D shown in FIG. 1 is transferred. そして、被転写層140の表面のうち、コネクタ12を除く領域に保護膜178を形成することで、図19に示すようにROMカード10が完成する。 Of the surface of the transfer layer 140, by forming the protective film 178 in a region other than the connector 12, the ROM card 10 as shown in FIG. 19 is completed.
【0104】 [0104]
(第3の実施の形態) (Third Embodiment)
この第3の実施の形態は、第1,第2の実施の形態にて説明した製造方法を用いて、図1とは異なるICカードを製造するものである。 In the third embodiment, first, using the manufacturing method described in the second embodiment is intended to produce a different IC card and Fig. このICカードの他の例を、図20(A)〜(C)を参照して説明する。 Another example of the IC card will be described with reference to FIG. 20 (A) ~ (C).
【0105】 [0105]
図20(A)に示すICカードは、コネクタ12と配線22とが形成されたカード基板20上に、メモリ例えば不揮発性メモリ30を有する被転写層140を転写したメモリカードである。 IC card shown in FIG. 20 (A) on the card substrate 20 and the connector 12 and the wiring 22 are formed, a memory card has been transferred to the transfer layer 140 having a memory, for example a non-volatile memory 30.
【0106】 [0106]
図20(B)に示すICカードは、コネクタ12と配線22,24とが形成されたカード基板20上に、メモリ例えば不揮発性メモリ30、CPU40及びそれらを接続する配線44を有する被転写層140を転写したものである。 Figure 20 IC card shown in (B) is on the card substrate 20 and the connector 12 and the wiring 22, 24 are formed, the transfer layer 140 having a wiring 44 for connecting the memory for example, a non-volatile memory 30, CPU 40 and their one in which the transfer of the.
【0107】 [0107]
図20(C)では、被転写層140が、図20(B)の構成要素に加えて、I/O50と、I/O50及びメモリ30を接続する配線32と、I/O50及びCPU40を接続する配線42とを有している。 In FIG. 20 (C), the transfer layer 140, in addition to the components of FIG. 20 (B), the connection with the I / O 50, a wiring 32 for connecting the I / O 50 and a memory 30, I / O 50 and the CPU40 and a wire 42 to. この場合、カード基板20上には、コネクタ12と、そのコネクタ12及びI/O50を接続する配線26が形成され、そのカード基板20上に被転写層140が転写されている。 In this case, on the card substrate 20, a connector 12, wiring 26 is formed to connect the connector 12 and I / O 50, the transfer layer 140 is transferred onto that card substrate 20.
【0108】 [0108]
この他、被転写層140としてI/Oのみを搭載しても良い。 In addition, it may be mounted I / O only as the transferred layer 140.
【0109】 [0109]
このように、被転写層140に内蔵される回路及び配線を変えることで、種々のICカードを製造することができる。 In this way, by changing the circuit and a wiring is embedded in the transferred layer 140, it is possible to produce various IC cards.
【0110】 [0110]
(第4の実施の形態) (Fourth Embodiment)
この第4の実施の形態は、2種以上の被転写層をカード基板20上に転写して、ICカードを製造するものである。 The fourth embodiment is to transfer two or more kinds of the transfer layer on the card substrate 20 is for producing an IC card. この種のICカードの例を図21(A)(B)を参照して説明する。 An example of this type of IC card with reference to FIG. 21 (A) (B) will be described.
【0111】 [0111]
図21(A)に示すICカードは、カード基板20上に、第1,第2の被転写層140,400を転写して製造される。 IC card shown in FIG. 21 (A) is on the card substrate 20, first, it is produced by transferring the second layer to be transferred 140,400.
【0112】 [0112]
第1の被転写層140は上述した第1,第2の実施の形態にて説明した製造方法により製造されるものである。 The first of the transfer layer 140 is first described above, it is manufactured by the manufacturing method described in the second embodiment. この被転写層140は、上述したメモリ30、CPU40及びI/O50に加えて、表示駆動回路60を有している。 The transferred layer 140, in addition to the memory 30, CPU 40 and I / O 50 described above, and a display driving circuit 60. これらは、上述したポリシリコンTFTを能動素子として構成できる。 These can constitute a polysilicon TFT as described above as an active element. また、この被転写層140はさらに、メモリ30と表示駆動回路60とを接続する配線34と、CPU40と表示駆動回路60とを接続する配線46とを含んでいる。 Also, the transferred layer 140 further includes a wire 34 that connects the memory 30 and the display driving circuit 60, a wiring 46 for connecting the display driving circuit 60 and CPU 40.
【0113】 [0113]
一方、第2の被転写層400は、表示部例えば液晶表示部70を含んでいる。 On the other hand, the second to-be-transferred layer 400 includes a display unit such as a liquid crystal display unit 70. この液晶表示部70の各画素に設けられたスイッチング素子は、例えばアモルファスシリコンTFTにて形成することができる。 The switching element provided in each pixel of the liquid crystal display unit 70 can be formed by, for example, amorphous silicon TFT. 各画素は、スイッチング素子に接続された画素電極と、スイッチング素子を介して印加された電圧を保持する保持容量とを有する。 Each pixel has a pixel electrode connected to the switching element, and a holding capacitor for holding a voltage applied through the switching element. カード基板20がガラス基板等の透光性を有するのであれば、画素電極はITOなどの透明電極からなり、液晶表示部70は透過型液晶表示部となる。 If the card substrate 20 have a light-transmitting glass substrate, the pixel electrode is made of a transparent electrode such as ITO, a liquid crystal display unit 70 is a transmission type liquid crystal display unit. 一方、この液晶表示部を反射型液晶表示部とするには、画素電極を金属からなる反射電極とすればよい。 On the other hand, to the liquid crystal display unit and the reflective liquid crystal display unit may be a reflective electrode formed of a pixel electrode from a metal. また、カード基板20がプラスチックなどの光を透過しにくい材質であれば、液晶表示部70は反射型液晶表示部となる。 The card substrate 20 if transmissive difficult material to light, such as a plastic, a liquid crystal display unit 70 is a reflection type liquid crystal display unit. この場合、画素電極を上述のように反射電極とするか、あるいはカード基板20上に予め反射層を形成し、その上に被転写層となるTFTおよび透明画素電極を転写して構成する、などとすればよい。 In this case, either a reflective electrode and a pixel electrode as described above, or pre-reflective layer is formed on the card substrate 20 is constructed by transferring the TFT and the transparent pixel electrode to be the transfer layer thereon, such as And it is sufficient.
【0114】 [0114]
このように、第1,第2の被転写層140,400は、この第3の実施の形態では、各被転写層の半導体素子の半導体層の材質が異なっている。 Thus, first, second to-be-transferred layer 140,400, in this third embodiment, the material of the semiconductor layer of the semiconductor element of each of the transfer layer are different. もちろん、液晶表示部70のスイッチング素子をポリシリコンTFTとすれば、一つの被転写層中に液晶表示部70を含めることができる。 Of course, the switching elements of the liquid crystal display unit 70 if a polysilicon TFT, may include a liquid crystal display unit 70 in one of the transfer layer. ただし、画素のスイッチング素子としては、リーク電流が小さく、さほど移動度が高く求められないアモルファスシリコンTFTを好適に使用することができる。 However, as the switching element of a pixel, it can be small leakage current, preferably used an amorphous silicon TFT can not be asked high less mobility.
【0115】 [0115]
この第1,第2の被転写層140,400が転写されるカード基板20上には、図20(C)と同じくコネクタ12及び配線26が形成されることに加えて、第1,第2被転写層140,400間を接続する配線28が形成される。 The first, on the card substrate 20 in which the second of the transferred layer 140,400 is transferred, in addition to FIG. 20 (C) and likewise connector 12 and the wiring 26 are formed, first, second wire 28 that connects the transfer layer 140,400 is formed.
【0116】 [0116]
次に、図21(B)に示すICカードは、図21(A)に示す構成要素に加えて、さらに電池例えば太陽電池80を搭載している。 Then, IC card shown in FIG. 21 (B), in addition to the components shown in FIG. 21 (A), further equipped with a battery for example a solar cell 80. こうすると、メモリ30に例えばSRAMなどの揮発性メモリを用いても、それを常時バックアップすることができる。 In this way, even using a volatile memory such as the memory 30 for example SRAM, it is possible to always back it. 太陽電池80は例えばアモルファスシリコン太陽電池にて構成できる。 Solar cells 80 may be configured by amorphous silicon solar cells, for example. 従って、この太陽電池80の領域を第3の被転写層600として、カード基板20に転写するようにしている。 Therefore, the area of ​​the solar cell 80 as the third layer to be transferred 600, so as to transfer to the card substrate 20. この場合、カード基板20には、図21(A)に示すコネクタ12及び配線26,28に加えて、第3の被転写層600を第1,第2転写層140,400と接続するための配線29が形成される。 In this case, the card substrate 20, in addition to the connector 12 and the wiring 26, 28 shown in FIG. 21 (A), the third of the transfer layer 600 first, for connection to the second transfer layer 140,400 wiring 29 is formed.
【0117】 [0117]
(第5の実施の形態) (Fifth Embodiment)
本実施の形態は、図22に示すように、転写体であるカード基板20上に、図21(A)に示す第1の被転写層140と、図21(A)に示す第2の被転写層400とを転写して、ICカードを製造するものである。 This embodiment, as shown in FIG. 22, on the card substrate 20 which is a transfer member, and the first of the transfer layer 140 shown in FIG. 21 (A), the second to-be shown in FIG. 21 (A) and transferring the transfer layer 400 is for fabricating an IC card. このとき、カード20上には予めコネクタ12及び配線26,29が形成されており、第1,第2の被転写層140,400は、配線26,29と導通するようにして転写される。 At this time, which is on the card 20 is pre connector 12 and the wiring 26 and 29 are formed, first, second to-be-transferred layer 140,400 is transferred so as to conduct the wiring 26 and 29.
【0118】 [0118]
以下、図22に示すICカードの製造方法について、図23〜図29を参照して説明する。 The method for manufacturing an IC card shown in FIG. 22 will be described with reference to FIGS. 23 to 29. なお、第1の被転写層140については、第2の実施の形態にて説明したものと回路構成が相違するのみで、第2の実施の形態にて説明した被転写層140の製造方法をそのまま利用できる。 Note that the first of the transfer layer 140, only those with the circuit configuration described in the second embodiment is different from the manufacturing method of the transfer layer 140 described in the second embodiment as it is available. 以下、第2の被転写層400を用いた液晶表示部70の製造方法について説明する。 Hereinafter, a method of manufacturing the liquid crystal display unit 70 will be described using the second layer to be transferred 400. なお、この第5の実施の形態に用いる部材のうち、第2の実施の形態にて用いた部材と同一機能を有する部材については、同一符号を付してその説明を省略する。 Among the members used in the fifth embodiment, members having the same functions used in the second embodiment, description thereof is omitted are denoted by the same reference numerals.
【0119】 [0119]
(工程1) (Step 1)
図23は、液晶表示部80の元となるアモルファスシリコンTFTを含む第2の被転写層400の製造工程を示している。 Figure 23 shows a manufacturing process of the second transferred layer 400 comprising amorphous silicon TFT as a source of the liquid crystal display unit 80. ここで、第2の被転写層400とは、ゲート電極540、ゲート絶縁膜542、チャンネルとなるアモルファスシリコン層544、チャンネル保護膜546、ソース・ドレインとなるn+ アモルファスシリコン層548,550、ソース電極552、ドレイン電極554、画素電極556、パッシベーション膜558及び後述する中間層559である。 Here, the second transferred layer 400, the gate electrode 540, the gate insulating film 542, an amorphous silicon layer 544 a channel, the channel protective film 546, n + -type amorphous silicon layer 548, 550 as the source and drain, source electrodes 552, drain electrodes 554, the pixel electrode 556, an intermediate layer 559 that the passivation film 558 and will be described later. なお、本実施の形態では反射型液晶表示部を採用し、画素電極556を金属にて形成した。 In the present embodiment employs a reflective type liquid crystal display unit to form a pixel electrode 556 of a metal.
【0120】 [0120]
この第2の被転写層400は、カード基板20上に直接に形成するのでなく、第2の被転写層400の製造のためにのみ用いる基板例えば透明基板402上に形成される。 The second of the transferred layer 400, rather than directly formed on the card substrate 20, is formed on the substrate, for example a transparent substrate 402 is used only for the production of the second layer to be transferred 400. この透明基板402は、第2の被転写層400を形成するための最高プロセス温度に耐える耐熱性を有する。 The transparent substrate 402 has a heat resistance to withstand the highest process temperature for forming the second layer to be transferred 400.
【0121】 [0121]
また、図23では、透明基板400上に例えばアモルファスシリコンにて形成された第1分離層404を形成している。 Also it forms a first separation layer 404 formed in FIG. 23, on a transparent substrate 400 such as amorphous silicon. この第1分離層404は、第2の実施の形態における分離層120と同様に機能するものである。 The first separation layer 404, and functions in the same manner as the separation layer 120 in the second embodiment.
【0122】 [0122]
本実施の形態ではさらに、第1分離層404上に接して設けられる中間層559を設けている。 Further in this embodiment is provided with the intermediate layer 559 provided over and in contact with the first separation layer 404. 中間層559として、Si0 2 、Si 34などの絶縁膜を使用している。 As an intermediate layer 559, using an insulating film such as Si0 2, Si 3 N 4. Si0 2膜(中間層)の厚みは、その形成目的や発揮し得る機能の程度に応じて適宜決定されるが、通常は、10nm〜5μm程度であるのが好ましく、40nm〜1μm程度であるのがより好ましい。 The thickness of the Si0 2 film (intermediate layer) is appropriately determined in accordance with the degree of its formation purpose and exhibit and can function normally is preferably in the range of about 10 nm to 5 [mu] m, it is about 40nm~1μm of It is more preferable. 中間層は、種々の目的で形成され、例えば、第2の被転写層400を物理的または化学的に保護する保護層,絶縁層,導電層,レーザー光の遮光層,マイグレーション防止用のバリア層,反射層としての機能の内の少なくとも1つを発揮するものが挙げられる。 Intermediate layer is formed for various purposes, for example, a protective layer for protecting the second layer to be transferred 400 physically or chemically, insulating layer, conductive layer, the light-shielding layer of the laser light, a barrier layer for preventing migration include those that exhibit at least one of the functions as a reflecting layer.
【0123】 [0123]
なお、場合によっては、Si0 2膜等の中間層を形成せず、第1分離層404上に直接ゲート電極540、ゲート絶縁膜542などを形成してもよい。 In some cases, Si0 without forming an intermediate layer of 2 film or the like, the first separation layer 404 directly on the gate electrode 540 may be formed like a gate insulating film 542.
【0124】 [0124]
本実施の形態ではさらに、中間層559及び第1分離層404にコンタクトホール553を形成し、ソース電極材料を該コンタクトホール553に充填し、後に第1分離層404より下層が除去された際に露出する露出端部522を形成している。 Furthermore, in this embodiment, a contact hole 553 in the intermediate layer 559 and the first separation layer 404 to fill the source electrode material in the contact hole 553, when the lower layer than the first separation layer 404 is removed after forming an exposed end portion 522 exposed. なお、ゲート電極540の露出端部522(図示せず)は、中間層559に設けられるコンタクトホールにゲート電極材料を充填することで形成される。 Incidentally, (not shown) exposed ends 522 of the gate electrode 540 is formed by filling a gate electrode material in a contact hole provided in the intermediate layer 559.
【0125】 [0125]
(工程2) (Step 2)
次に、図24に示すように、被転写層400上に、第2分離層として例えば熱溶融性接着層410を形成する。 Next, as shown in FIG. 24, is formed on the transfer layer 400, the hot-melt adhesive layer 410, for example, as a second separation layer. このとき、アモルファスシリコンTFTの表層に生じていた段差が、熱溶融性接着剤410により平坦化される。 In this case, the step that occurs in the surface layer of the amorphous silicon TFT is flattened by hot-melt adhesive 410.
【0126】 [0126]
この熱溶融性接着層410として、薄膜素子への不純物(ナトリウム、カリウムなど)汚染の虞が少ない、例えばプルーフワックス(商品名)などのエレクトロンワックスを挙げることができる。 The as hot-melt adhesive layer 410, an impurity (sodium, potassium) of the thin film element contamination risk is small, it can be mentioned electron wax such as, for example, proof wax (trade name).
【0127】 [0127]
(工程3) (Step 3)
さらに、図24に示すように、第2分離層である熱溶融性接着層410の上に、一次転写体420を接着する。 Furthermore, as shown in FIG. 24, on the hot-melt adhesive layer 410 is a second separation layer, bonding the primary transcript 420. この一次転写体420は、第2の被転写層400の製造後に接着されるものであるので、第2の被転写層400の製造時のプロセス温度などに対する制約はなく、常温時に保型性さえあればよい。 The primary transcript 420, since it is intended to be adhered after production of the second layer to be transferred 400, constraints on such a process temperature during the production of the second layer to be transferred 400 is not even the shape retention at room temperature it is sufficient. 本実施の形態ではガラス基板、合成樹脂など、比較的安価で保型性のある材料を用いている。 In the present embodiment uses a glass substrate, a synthetic resin, a relatively inexpensive and shape retention resistant material.
【0128】 [0128]
(工程4) (Step 4)
次に、図25の矢印Aに示すように、透明基板402の裏面側から光を照射する。 Next, as indicated by an arrow A in FIG. 25, light is irradiated from the back surface side of the transparent substrate 402.
【0129】 [0129]
この光は、透明基板402を透過した後に第1分離層404に照射される。 The light is irradiated to the first separation layer 404 after passing through the transparent substrate 402. これにより、第1分離層404に層内剥離および/または界面剥離が生じ、結合力が減少または消滅する。 Thus, the first separation layer 404 is intralayer delamination and / or interfacial separation occurs, bond strength decreases or disappears.
【0130】 [0130]
次に、図25の矢印Bに示すように、透明基板402に力を加えて、この基板402を第1分離層404から離脱させる。 Next, as indicated by an arrow B in FIG. 25, by applying a force to the transparent substrate 402, thereby leaving the substrate 402 from the first separation layer 404.
【0131】 [0131]
(工程5) (Step 5)
次に、被転写層400の下面に残存している第1分離層404を、例えば洗浄、エッチング、アッシング、研磨等の方法またはこれらを組み合わせた方法により除去する。 Then, the first separation layer 404 remaining on the lower surface of the transfer layer 400, such as washing, to remove the etching, ashing, by a method or a combination of these methods such as polishing. これにより、図26に示すように、第2の被転写層(薄膜デバイス層)400が、一次転写体420に一次転写されたことになる。 Thus, as shown in FIG. 26, a second transferred layer (thin film device layer) 400 will have been primarily transferred to the primary transfer member 420. このとき、ソース電極552の一部は、コンタクトホール553を介して露出して、露出端部522が形成される。 At this time, part of the source electrode 552 is exposed through the contact hole 553, the exposed end portions 522 are formed. ゲート電極540の一部も同様に露出される。 Part of the gate electrode 540 is also exposed in the same manner.
【0132】 [0132]
なお、離脱した透明基板402にも第1分離層404の一部が付着している場合には同様に除去する。 In the case where even a transparent substrate 402 that has left a part of the first separation layer 404 are attached is removed as well. なお、基板402が石英ガラスのような高価な材料、希少な材料で構成されている場合等には、基板402は、好ましくは再利用(リサイクル)に供される。 The substrate 402 is an expensive material such as quartz glass, in a case like that consists of rare material, the substrate 402 is preferably subjected to a re-use (recycling). すなわち、再利用したい基板402に対し、本発明を適用することができ、有用性が高い。 That is, with respect to the substrate 402 to be reused, it is possible to apply the present invention, highly useful.
【0133】 [0133]
(工程6) (Step 6)
次に、図27に示すように、第2の被転写層400を、カード基板20上に導電性接着層430を介して接合する。 Next, as shown in FIG. 27, a second transferred layer 400, bonded via a conductive adhesive layer 430 on the card substrate 20. このとき、カード基板20上に予め形成された配線29と、第2の被転写層400の露出端部522とが対向される。 At this time, the wiring 29 which is previously formed on the card substrate 20, and the exposed end portions 522 of the second transferred layer 400 is facing.
【0134】 [0134]
導電性接着層430としては、第2の実施の形態と同様にACFを用い、露出端部522と配線29とは、その間に挟まれて加熱加圧される導電粒子431を介して電気的に接続される。 The conductive adhesive layer 430, using the ACF as in the second embodiment, the exposed end portions 522 and the wiring 29 is electrically through the conductive particles 431 heated and pressurized sandwiched therebetween It is connected.
【0135】 [0135]
なお、二次転写体として機能するカード基板20は、平板であっても、湾曲板であってもよい。 Incidentally, the card substrate 20 which functions as a secondary transfer member may be a flat plate, or may be a curved plate. また、二次転写体であるカード基板20は、第2の被転写層400を形成するための基板402に比べ、耐熱性、耐食性等の特性が劣るものであってもよい。 The card substrate 20 is a secondary transfer member, compared to the substrate 402 for forming the second layer to be transferred 400, or may be heat resistance, characteristics such as corrosion resistance inferior. その理由は、基板402側に第2の被転写層400を形成し、その後、第2の被転写層400を二次転写体であるカード基板20に転写するため、このカード基板20に要求される特性、特に耐熱性は、第2の被転写層400の形成の際の温度条件等に依存しないからである。 The reason is that the second of the transfer layer 400 is formed on the substrate 402 side, then, for transferring the second of the transfer layer 400 to the card substrate 20 is a secondary transfer member, is required for this card substrate 20 that properties, especially heat resistance does not depend like on the temperature conditions during the formation of the second layer to be transferred 400. この点は、一次転写体420についても同様である。 This is also true for the primary transcript 420.
【0136】 [0136]
したがって、第2の被転写層400の形成の際の最高温度をTmaxとしたとき、一次、二次転写体420,20の構成材料として、ガラス転移点(Tg)または軟化点がTmax以下のものを用いることができる。 Therefore, when the maximum temperature during the formation of the second layer to be transferred 400 to the Tmax, primary, as the constituent material of the secondary transfer member 420,20, having a glass transition point (Tg) or softening point below Tmax it can be used. 例えば、一次、二次転写体420,20は、ガラス転移点(Tg)または軟化点が好ましくは800℃以下、より好ましくは500℃以下、さらに好ましくは320℃以下の材料で構成することができる。 For example, primary, secondary transfer member 420,20 is a glass transition point (Tg) or softening point less preferably 800 ° C., more preferably 500 ° C. or less, more preferably can be composed of 320 ° C. the following materials .
【0137】 [0137]
(工程7) (Step 7)
次に、熱溶融性樹脂層410を熱により溶融させ、この熱溶融性樹脂層410を境にして、被転写層400を一次転写体420より引き剥がす。 Then, the hot-melt resin layer 410 is melted by heat, and the heat-fusible resin layer 410 as a boundary, peeled off from the transfer layer 400 of the primary transcript 420. さらに、TFTの下面に残存している熱溶融性樹脂層410を、例えば有機溶剤により除去する。 Furthermore, the hot-melt resin layer 410 remaining on the lower surface of the TFT, for example, is removed by an organic solvent. これにより、図28の右側に示すように、第2の被転写層400が二次転写体であるカード基板20に転写される。 Thus, as shown on the right side of FIG. 28, is transferred to the card substrate 20 and the second transferred layer 400 is a secondary transfer member. この図28の右側の状態は、図23に示す基板402及び第1分離層404を、二次転写体であるカード基板20及び導電性接着層430に置き換えたものと同じとなる。 The right side of the state of FIG. 28, the substrate 402 and the first separation layer 404 shown in FIG. 23, becomes the same as those obtained by replacing the card substrate 20 and the conductive adhesive layer 430 is a secondary transfer member. 従って、TFTの製造工程に用いた基板402に対する第2の被転写層400の積層関係が、二次転写体であるカード基板20上にて確保される。 Therefore, the laminated relationship of the second layer to be transferred 400 to the substrate 402 used in the manufacturing process of the TFT, is secured in a card substrate 20 on the second transfer member. このため、画素電極556が露出され、アクティブマトリクス基板として利用できる。 Therefore, the exposed pixel electrode 556, can be used as an active matrix substrate.
【0138】 [0138]
なお、ICカードとして一次転写体があっても不都合でない場合には、特に一次転写体がプラスチックなどである場合には、一次転写体を必ずしも引き剥がす必要はない。 Incidentally, if not inconvenient even when the primary transcript as an IC card, especially if there in such primary transfer member plastics do not necessarily pull necessary to peel off the primary transcript. この場合には、第2分離層140は後に分離する必要が無いことから、接合層として機能するものであればよい。 In this case, since there is no need to separate after the second separation layer 140, as long as it functions as a bonding layer.
【0139】 [0139]
(工程8) (Step 8)
次に、図28の左側に示すように、図21(A)の各種回路及び配線が形成された第1の被転写層140を、カード基板20上に導電性接着層440を介して接着する。 Next, as shown in the left side of FIG. 28, a first transferred layer 140 on which various circuits and wirings of FIG. 21 (A) is formed, adhered via the conductive adhesive layer 440 on the card substrate 20 . このとき、カード基板20上に予め形成された配線26,29(図28では配線26は図示せず)と、第1の被転写層140の露出端部141とが対向される。 At this time, the wiring is previously formed on the card substrate 20 and 29 and (in FIG. 28 line 26 is not shown), and the exposed end portions 141 of the first of the transfer layer 140 is facing.
【0140】 [0140]
導電性接着層440としてACFを用い、露出端部141と配線26,29とは、その間に挟まれて加熱加圧される導電粒子441を介して電気的に接続される。 Using ACF as the conductive adhesive layer 440, and the exposed end portions 141 and the wiring 26 and 29 are electrically connected via the conductive particles 441 heated and pressurized sandwiched therebetween.
【0141】 [0141]
(工程9) (Step 9)
図28の左側に示すように、基板100の裏面から、例えば、Xe−Clエキシマレーザー光を照射する。 As shown on the left side of FIG. 28, from the back surface of the substrate 100, for example, irradiation with Xe-Cl excimer laser beam. これにより、分離層120の層内および/または界面において剥離を生じせしめる。 Thereby, it allowed to rise to peeling in the layer in and / or interface of the separation layer 120. この結果、分離層120の結合力が低下するので、この分離層120を境として、第1の被転写層140より基板100を引き剥がす。 As a result, the binding force of the separation layer 120 is reduced, as a boundary of the separation layer 120, peeling the substrate 100 than the first of the transfer layer 140.
【0142】 [0142]
さらに、分離層120をエッチングにより除去する。 Furthermore, a separation layer 120 is removed by etching. これにより、図21(A)に示すように、カード基板20上にて、かつ配線26,29と導通された状態にて、第1,第2の被転写層140,400が転写される。 Thus, as shown in FIG. 21 (A), in the card substrate 20 above and in conducting state and the wiring 26 and 29, first, second to-be-transferred layer 140,400 is transferred.
【0143】 [0143]
(工程10) (Step 10)
最後に、このアクティブマトリクス層として機能する第2の被転写層400を用いて、液晶表示部70を製造する。 Finally, using the second of the transfer layer 400 that functions as the active matrix layer, to produce a liquid crystal display unit 70. この際、図29の通り、アクティブマトリクス層である第2の被転写層400と、共通透明電極232が形成された対向基板230とがシール材234により貼り合わされて、その間に液晶236を封入する封入工程が実施される。 In this case, as FIG. 29, a second transferred layer 400 is an active matrix layer, and a counter substrate 230 common transparent electrode 232 is formed is bonded by a sealing material 234 to encapsulate the liquid crystal 236 therebetween enclosing step is performed. この際、予め、第2の被転写層400の表面に配向膜を形成して配向処理が施される。 At this time, in advance, alignment treatment is performed to form an alignment layer on a surface of the second layer to be transferred 400. 対向基板230も同様に、透明共通電極232の表面が配向処理されている。 Likewise the opposed substrate 230, the surface of the transparent common electrode 232 is oriented process.
【0144】 [0144]
この後、対向基板230表面に偏光板を取り付け、カード基板20の液晶表示部70以外の表面を保護膜で覆って、ICカードが完成する。 Thereafter, a polarizing plate mounted on the counter substrate 230 surface, to cover the surface other than the liquid crystal display unit 70 of the card substrate 20 with the protective film, IC card is completed.
【0145】 [0145]
なお、第5の実施の形態では、第2の被転写層400を2度転写によりカード基板20上に転写したが、第1の被転写層140の場合と同様に1度転写で行うことも可能である。 In the fifth embodiment, although the second layer to be transferred 400 is transferred onto the card substrate 20 by a two-degree transfer, also be carried out in the same manner as once transferred to the case of the first of the transfer layer 140 possible it is. このとき、1度転写により画素電極が露出するように構成すればよい。 At this time, it may be configured to expose the pixel electrode by a time transfer.
【0146】 [0146]
また、画素電極556は、被転写層400が転写された後に、TFTに接続するように形成してもよい。 Further, the pixel electrode 556, after the transfer layer 400 is transferred may be formed so as to be connected for the TFT.
【0147】 [0147]
また、液晶表示部70は必ずしもアクティブマトリクス型液晶表示装置に限らず、数字、キャラクタなどの定型パターンを表示するものでも良い。 The liquid crystal display unit 70 is not necessarily limited to the active matrix type liquid crystal display device, numbers, or used for displaying the fixed pattern such as a character.
【0148】 [0148]
以上、本発明をICカードに適用したものについて説明したが、本発明は必ずしもICカードに限らず、同様な製造方法により製造されるカード状でない薄膜集積回路装置にも適用できる。 Although the present invention has been described as applied to an IC card, the present invention can not necessarily limited to an IC card, it applied to a thin film integrated circuit device not card shaped, which is manufactured by the same manufacturing method.
【0149】 [0149]
【実施例】 【Example】
次に、被転写層140の製造に関する具体的実施例について説明する。 Next, a specific example relates to the preparation of the transfer layer 140.
【0150】 [0150]
(実施例1) (Example 1)
縦50mm×横50mm×厚さ1.1mmの石英基板(軟化点:1630℃、歪点:1070℃、エキシマレーザの透過率:ほぼ100%)を用意し、この石英基板の片面に、分離層(レーザ光吸収層)として非晶質シリコン(a−Si)膜を低圧CVD法(Si 26ガス、425℃)により形成した。 Vertical 50 mm × horizontal 50 mm × thickness 1.1mm quartz substrate (softening point: 1630 ° C., strain point: 1070 ° C., excimer laser transmittance: approximately 100%) was prepared, on one side of the quartz substrate, the separation layer It was formed by (laser absorbing layer) as an amorphous silicon (a-Si) film low pressure CVD method (Si 2 H 6 gas, 425 ° C.). 分離層の膜厚は、100nmであった。 The film thickness of the separation layer was 100 nm.
【0151】 [0151]
次に、分離層上に、中間層としてSiO 2膜をECR−CVD法(SiH 4 +O 2ガス、100℃)により形成した。 Then, on the separation layer was formed by a SiO 2 film ECR-CVD method as an intermediate layer (SiH 4 + O 2 gas, 100 ° C.). 中間層の膜厚は、200nmであった。 Thickness of the intermediate layer was 200 nm.
【0152】 [0152]
次に、中間層上に、被転写層として膜厚50nmの非晶質シリコン膜を低圧CVD法(Si 26ガス、425℃)により形成し、この非晶質シリコン膜にレーザ光(波長308nm)を照射して、結晶化させ、ポリシリコン膜とした。 Next, on the intermediate layer, the amorphous silicon film a low pressure CVD method (Si 2 H 6 gas, 425 ° C.) of thickness 50nm as the transferred layer was formed by the laser light to the amorphous silicon film (wavelength 308 nm) is irradiated with, crystallized, and a polysilicon film. その後、このポリシリコン膜に対し、所定のパターンニングを施し、薄膜トランジスタのソース・ドレイン・チャネルとなる領域を形成した。 Then, with respect to the polysilicon film is subjected to predetermined patterning to form regions serving as source-drain channel of the thin film transistor. この後、1000°C以上の高温によりポリシリコン膜表面を熱酸化してゲート絶縁膜SiO 2を形成した後、ゲート絶縁膜上にゲート電極(ポリシリコンにMo等の高融点金属が積層形成された構造)を形成し、ゲート電極をマスクとしてイオン注入することによって、自己整合的(セルファライン)にソース・ドレイン領域を形成し、薄膜トランジスタを形成した。 Then, after a polysilicon film surface by a high temperature of at least 1000 ° C to form a gate insulating film SiO 2 is thermally oxidized refractory metal such as Mo are laminated on the gate electrode (polysilicon on the gate insulating film structure) is formed by ion implantation using the gate electrode as a mask, a self-aligned manner (self-alignment) to form the source and drain regions, to form a thin film transistor. この後、必要に応じて、ソース・ドレイン領域に接続される電極及び配線、ゲート電極につながる配線が形成される。 Thereafter, if necessary, the source-drain region connected to the electrodes and wirings, connected to the gate electrode wiring is formed. これらの電極や配線にはAlが使用されるが、これに限定されるものではない。 Although Al These electrodes and wirings are used, but is not limited thereto. また、後工程のレーザー照射によりAlの溶融が心配される場合は、Alよりも高融点の金属(後工程のレーザー照射により溶融しないもの)を使用してもよい。 Further, if the melting of the Al is concerned by laser irradiation in the subsequent step may use a high melting point metal (which is not melted by laser irradiation in the subsequent step) than Al. 最後にパッシベーション膜を形成し、その際ソース線、ゲート線の端部を露出させた。 Finally, a passivation film, where the source line to expose the end of the gate line.
【0153】 [0153]
次に、前記薄膜トランジスタの上に、導電性接着剤を塗布しさらにその塗膜に、転写体としてプラスチック製カード基板を接合した。 Then, on the thin film transistor, a conductive adhesive coating further the coating film was bonded to a plastic card substrate as a transfer member. カード基板には予め配線パターンが形成され、その配線パターンとの導通を取るために、予め位置合わせした後に接合した。 Pre wiring pattern is formed on the card substrate, in order to take the conduction and its wiring pattern was bonded after combined advance position.
【0154】 [0154]
次に、Xe−Clエキシマレーザ(波長:308nm)を石英基板側から照射し、分離層に剥離(層内剥離および界面剥離)を生じさせた。 Then, Xe-Cl excimer laser (wavelength: 308 nm) was irradiated from the quartz substrate side, it caused peeling the separation layer (intralayer delamination and surface peeling). 照射したXe−Clエキシマレーザのエネルギー密度は、250mJ/cm 2 、照射時間は、20nsecであった。 Energy density of the irradiated Xe-Cl excimer laser, 250 mJ / cm 2, the irradiation time was 20 nsec. なお、エキシマレーザの照射は、スポットビーム照射とラインビーム照射とがあり、スポットビーム照射の場合は、所定の単位領域(例えば8mm×8mm)にスポット照射していく。 The irradiation of the excimer laser, there is a spot beam irradiation and line beam irradiation, in the case of spot beam irradiation, continue to spot irradiation in a predetermined unit region (e.g., 8 mm × 8 mm). また、ラインビーム照射の場合は、所定の単位領域(例えば378mm×0.1mmや378mm×0.3mm(これらはエネルギーの90%以上が得られる領域))を同じくしていく。 In the case of the line beam irradiation, will also to a predetermined unit region (e.g., 378 mm × 0.1 mm and 378 mm × 0.3 mm (area which are more than 90% of the energy is obtained)).
【0155】 [0155]
この後、石英基板とカード基板(転写体)とを分離層において引き剥がし、石英基板上に形成された薄膜トランジスタおよび中間層を、カード基板側に転写した。 Thereafter, the quartz substrate and the card substrate (transfer member) peeled in the separation layer, a thin film transistor and interlayer formed on the quartz substrate were transferred to the card substrate side.
【0156】 [0156]
その後、カード基板側の中間層の表面に付着した分離層を、エッチングや洗浄またはそれらの組み合わせにより除去した。 Thereafter, the separation layer adhering to the surface of the card substrate side of the intermediate layer was removed by etching or washing, or a combination thereof. また、石英基板についても同様の処理を行い、再使用に供した。 Further, the same processing for the quartz substrate and subjected to reuse.
【0157】 [0157]
(実施例2) (Example 2)
分離層を、H(水素)を20at%含有する非晶質シリコン膜とした以外は実施例1と同様にして、薄膜トランジスタの転写を行った。 The separation layer, except that the amorphous silicon film H (hydrogen) containing 20at% in the same manner as in Example 1, was transferred a thin film transistor.
【0158】 [0158]
なお、非晶質シリコン膜中のH量の調整は、低圧CVD法による成膜時の条件を適宜設定することにより行った。 The adjustment of the H amount of the amorphous silicon film was carried out by setting the conditions at the time of film formation by the low pressure CVD method as appropriate.
【0159】 [0159]
(実施例3) (Example 3)
分離層を、スピンコートによりゾル−ゲル法で形成したセラミックス薄膜(組成:PbTiO 3 、膜厚:200nm)とした以外は実施例1と同様にして、薄膜トランジスタの転写を行った。 The separation layer, a sol by spin-coating - ceramic thin film formed by gel method (composition: PbTiO 3, thickness: 200 nm) except for using in the same manner as in Example 1, was transferred a thin film transistor.
【0160】 [0160]
(実施例4) (Example 4)
分離層を、スパッタリングにより形成したセラミックス薄膜(組成:BaTiO 3 、膜厚:400nm)とした以外は実施例1と同様にして、薄膜トランジスタの転写を行った。 The separation layer, a ceramic thin film formed by sputtering (composition: BaTiO 3, thickness: 400 nm) except for using in the same manner as in Example 1, was transferred a thin film transistor.
【0161】 [0161]
(実施例5) (Example 5)
分離層を、レーザ−アブレーション法により形成したセラミックス薄膜(組成:Pb(Zr,Ti)O 3 (PZT)、膜厚:50nm)とした以外は実施例1と同様にして、薄膜トランジスタの転写を行った。 The separation layer, a laser - ceramic thin film formed by ablation (composition: Pb (Zr, Ti) O 3 (PZT), thickness: 50 nm) except for using in the same manner as in Example 1, subjected to transfer of the thin film transistor It was.
【0162】 [0162]
(実施例6) (Example 6)
分離層を、スピンコートにより形成したポリイミド膜(膜厚:200nm)とした以外は実施例1と同様にして、薄膜トランジスタの転写を行った。 The separation layer, a polyimide film (thickness: 200 nm) formed by spin coating except for using in the same manner as in Example 1, was transferred a thin film transistor.
【0163】 [0163]
(実施例7) (Example 7)
分離層を、スピンコートにより形成したポリフェニレンサルファイド膜(膜厚:200nm)とした以外は実施例1と同様にして、薄膜トランジスタの転写を行った。 The separation layer, a polyphenylene sulfide film formed by spin coating (film thickness: 200 nm) except for using in the same manner as in Example 1, was transferred a thin film transistor.
【0164】 [0164]
(実施例8) (Example 8)
分離層を、スパッタリングにより形成したAl層(膜厚:300nm)とした以外は実施例1と同様にして、薄膜トランジスタの転写を行った。 The separation layer, Al layer formed by sputtering (film thickness: 300 nm) except for using in the same manner as in Example 1, was transferred a thin film transistor.
【0165】 [0165]
(実施例9) (Example 9)
照射光として、Kr−Fエキシマレーザ(波長:248nm)を用いた以外は実施例2と同様にして、薄膜トランジスタの転写を行った。 As the irradiation light, Kr-F excimer laser (wavelength: 248 nm) except for using in the same manner as in Example 2, was transferred a thin film transistor. なお、照射したレーザのエネルギー密度は、250mJ/cm 2 、照射時間は、20nsecであった。 Incidentally, the energy density of the laser was irradiated, 250 mJ / cm 2, the irradiation time was 20 nsec.
【0166】 [0166]
(実施例10) (Example 10)
照射光として、Nd−YAIGレーザ(波長:1068nm)を用いた以外は実施例2と同様にして薄膜トランジスタの転写を行った。 As the irradiation light, Nd-YAIG laser (wavelength: 1068 nm) except for using in the same manner as in Example 2 was transferred thin film transistors. なお、照射したレーザのエネルギー密度は、400mJ/cm 2 、照射時間は、20nsecであった。 Incidentally, the energy density of the laser was irradiated, 400 mJ / cm 2, the irradiation time was 20 nsec.
【0167】 [0167]
(実施例11) (Example 11)
被転写層として、高温プロセス1000℃によるポリシリコン膜(膜厚80nm)の薄膜トランジスタとした以外は実施例1と同様にして、薄膜トランジスタの転写を行った。 As the transfer layer, except that the thin film transistor of a polysilicon film (thickness 80 nm) by a high temperature process 1000 ° C. in the same manner as in Example 1, was transferred a thin film transistor.
【0168】 [0168]
(実施例12) (Example 12)
転写体として、ポリカーボネート(ガラス転移点:130℃)製の透明基板を用いた以外は実施例1と同様にして、薄膜トランジスタの転写を行った。 As a transfer member, polycarbonate (glass transition point: 130 ° C.) except that a transparent substrate made of in the same manner as in Example 1, was transferred a thin film transistor.
【0169】 [0169]
(実施例13) (Example 13)
転写体として、AS樹脂(ガラス転移点:70〜90℃)製の透明基板を用いた以外は実施例2と同様にして、薄膜トランジスタの転写を行った。 As a transfer member, AS resin (glass transition point: 70 to 90 ° C.) except that a transparent substrate made of in the same manner as in Example 2, was transferred a thin film transistor.
【0170】 [0170]
(実施例14) (Example 14)
転写体として、ポリメチルメタクリレート(ガラス転移点:70〜90℃)製の透明基板を用いた以外は実施例3と同様にして、薄膜トランジスタの転写を行った。 As a transfer member, polymethyl methacrylate (glass transition point: 70 to 90 ° C.) except that a transparent substrate made of in the same manner as in Example 3, was transferred a thin film transistor.
【0171】 [0171]
(実施例15) (Example 15)
転写体として、ポリエチレンテレフタレート(ガラス転移点:67℃)製の透明基板を用いた以外は、実施例5と同様にして、薄膜トランジスタの転写を行った。 As a transfer member, a polyethylene terephthalate (glass transition point: 67 ° C.) except that a transparent substrate made of, the same procedure as in Example 5, was transferred a thin film transistor.
【0172】 [0172]
(実施例16) (Example 16)
転写体として、高密度ポリエチレン(ガラス転移点:77〜90℃)製の透明基板を用いた以外は実施例6と同様にして、薄膜トランジスタの転写を行った。 As a transfer member, high density polyethylene (glass transition point: 77 to 90 ° C.) except that a transparent substrate made of in the same manner as in Example 6, was subjected to transfer of the thin film transistor. (実施例17) (Example 17)
転写体として、ポリアミド(ガラス転移点:145℃)製の透明基板を用いた以外は実施例9と同様にして、薄膜トランジスタの転写を行った。 As a transfer member, polyamide (glass transition point: 145 ° C.) except that a transparent substrate made of in the same manner as in Example 9, were transferred thin film transistors.
【0173】 [0173]
(実施例18) (Example 18)
転写体として、エポキシ樹脂(ガラス転移点:120℃)製の透明基板を用いた以外は実施例10と同様にして、薄膜トランジスタの転写を行った。 As a transfer member, an epoxy resin (glass transition point: 120 ° C.) except that a transparent substrate made of in the same manner as in Example 10, was subjected to transfer of the thin film transistor.
【0174】 [0174]
(実施例19) (Example 19)
転写体として、ポリメチルメタクリレート(ガラス転移点:70〜90℃)製の透明基板を用いた以外は実施例11と同様にして、薄膜トランジスタの転写を行った。 As a transfer member, polymethyl methacrylate (glass transition point: 70 to 90 ° C.) except that a transparent substrate made of in the same manner as in Example 11, was subjected to transfer of the thin film transistor.
【0175】 [0175]
実施例1〜19について、それぞれ、転写された薄膜トランジスタの状態を肉眼と顕微鏡とで視観察したところ、いずれも、欠陥やムラがなく、均一に転写がなされていた。 For Examples 1 to 19, respectively, were observed viewed in a state of macroscopic and microscopic of the transferred thin film transistors, either, no defects or unevenness, uniform transfer has been made.
【0176】 [0176]
以上述べたように、本発明では、転写技術を用いることで、製造時に使用した基板の制約を受けずに、カード基板を選択でき、薄くて軽量のICカードなどの薄膜集積回路装置、さらには可撓性のあるICカードを提供できる。 As described above, in the present invention, by using the transfer technique, without the limitations of the substrate used during manufacture, can select the card substrate, the thin film integrated circuit device, such as a thin, lightweight IC card, and further It can provide an IC card having flexibility.
【0177】 [0177]
【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS
【図1】本発明の第1の実施の形態に係るICカードを概略的に示す平面図である。 The IC card according to a first embodiment of the invention; FIG is a plan view schematically showing.
【図2】本発明のICカードの製造方法の第1,第2の実施の形態における第1の工程を示す断面図である。 [2] The first IC card manufacturing method of the present invention, is a cross-sectional view showing a first step in the second embodiment.
【図3】(A)(B)は、本発明のICカードの製造方法の第1の実施の形態における第2,第3の工程を示す断面図である。 [3] (A) (B), the second in the first embodiment of the IC card manufacturing method of the present invention, is a cross-sectional view showing a third step.
【図4】本発明のICカードの製造方法の第1の実施の形態における第4の工程を示す断面図である。 4 is a sectional view showing a fourth step in the first embodiment of the IC card manufacturing method of the present invention.
【図5】本発明のICカードの製造方法の第1の実施の形態における第5の工程を示す断面図である。 5 is a cross-sectional view showing a fifth step in the first embodiment of the IC card manufacturing method of the present invention.
【図6】本発明のICカードの製造方法の第1の実施の形態における第6の工程を示す断面図である。 6 is a sectional view showing a sixth step of the first embodiment of the IC card manufacturing method of the present invention.
【図7】図3の基板のレーザー光の波長に対する透過率の変化を示す図である。 7 is a diagram showing a change in transmittance with respect to the wavelength of the laser beam of the substrate of FIG.
【図8】本発明のICカードの製造方法の第2の実施の形態における第2の工程を示す断面図である。 8 is a sectional view showing a second step in the second embodiment of the IC card manufacturing method of the present invention.
【図9】本発明のICカードの製造方法の第2の実施の形態における第3の工程を示す断面図である。 9 is a sectional view showing a third step in the second embodiment of the IC card manufacturing method of the present invention.
【図10】本発明のICカードの製造方法の第2の実施の形態における第4の工程を示す断面図である。 10 is a cross-sectional view showing a fourth step in the second embodiment of the IC card manufacturing method of the present invention.
【図11】本発明のICカードの製造方法の第2の実施の形態における第5の工程を示す断面図である。 11 is a sectional view showing a fifth step in the second embodiment of the IC card manufacturing method of the present invention.
【図12】本発明のICカードの製造方法の第2の実施の形態における第6の工程を示す断面図である。 12 is a sectional view showing a sixth step in the second embodiment of the IC card manufacturing method of the present invention.
【図13】本発明のICカードの製造方法の第2の実施の形態における第7の工程を示す断面図である。 13 is a sectional view showing a seventh step in the second embodiment of the IC card manufacturing method of the present invention.
【図14】本発明のICカードの製造方法の第2の実施の形態における第8の工程を示す断面図である。 14 is a cross-sectional view showing an eighth step in the second embodiment of the IC card manufacturing method of the present invention.
【図15】本発明のICカードの製造方法の第2の実施の形態における第9の工程を示す断面図である。 15 is a sectional view showing a ninth step in the second embodiment of the IC card manufacturing method of the present invention.
【図16】被転写層が多数同時に形成される半導体ウエハを用いて検査工程、ダイシング工程を実施する第10工程を説明するための図である。 16 is a diagram for the transferred layer inspection process using a semiconductor wafer number formed simultaneously, a tenth step of performing a dicing process will be described.
【図17】本発明のICカードの製造方法の第2の実施の形態における第11の工程を示す断面図である。 17 is a sectional view showing an eleventh step in the second embodiment of the IC card manufacturing method of the present invention.
【図18】本発明のICカードの製造方法の第2の実施の形態における第12の工程を示す断面図である。 18 is a sectional view showing a twelfth step in the second embodiment of the IC card manufacturing method of the present invention.
【図19】本発明のICカードの製造方法の第2の実施の形態における第13の工程を説明するための図である。 19 is a diagram for explaining a thirteenth step in the second embodiment of the IC card manufacturing method of the present invention.
【図20】(A)〜(C)は、本発明の第3の実施の形態に係るICカードを概略的に示す平面図である。 [20] (A) ~ (C) is a plan view schematically showing an IC card according to a third embodiment of the present invention.
【図21】(A)、(B)は、本発明の第4の実施の形態に係るICカードを概略的に示す平面図である。 [21] (A), (B) is a plan view schematically showing an IC card according to a fourth embodiment of the present invention.
【図22】本発明の第5の実施の形態に係るICカードを概略的に示す平面図である。 22 is a plan view schematically showing an IC card according to a fifth embodiment of the present invention.
【図23】本発明のICカードの製造方法の第5の実施の形態における第1の工程を示す断面図である。 23 is a cross-sectional view showing a first step in the fifth embodiment of the IC card manufacturing method of the present invention.
【図24】本発明のICカードの製造方法の第5の実施の形態における第2,3の工程を示す断面図である。 24 is a cross-sectional view showing the second and third step of the fifth embodiment of the IC card manufacturing method of the present invention.
【図25】本発明のICカードの製造方法の第5の実施の形態における第4の工程を示す断面図である。 25 is a cross-sectional view showing a fourth step in the fifth embodiment of the IC card manufacturing method of the present invention.
【図26】本発明のICカードの製造方法の第5の実施の形態における第5の工程を示す断面図である。 26 is a cross-sectional view showing a fifth step in the fifth embodiment of the manufacturing method of the IC card of the present invention.
【図27】本発明のICカードの製造方法の第5の実施の形態における第6の工程を示す断面図である。 27 is a cross-sectional view showing a sixth step in the fifth embodiment of the IC card manufacturing method of the present invention.
【図28】本発明のICカードの製造方法の第5の実施の形態における第7〜9の工程を示す断面図である。 28 is a sectional view showing a second 7-9 step in the fifth embodiment of the IC card manufacturing method of the present invention.
【図29】本発明のICカードの製造方法の第5の実施の形態における第10の工程を示す断面図である。 29 is a cross-sectional view showing a tenth step in the fifth embodiment of the IC card manufacturing method of the present invention.
【符号の説明】 DESCRIPTION OF SYMBOLS
10 ICカード12 端子14 I/O 10 IC card 12 terminals 14 I / O
16 ROM 16 ROM
18A〜18D 配線20 カード基板22〜29 配線30 メモリ32,34 配線40 CPU 18A~18D wiring 20 card substrate 22 to 29 wires 30 memory 32, 34 wiring 40 CPU
43,44,46 配線50 I/O 43, 44, and 46 wiring 50 I / O
60 表示駆動回路70 表示部80 太陽電池100 基板(製造用基板) 60 display drive circuit 70 display unit 80 the solar cell 100 substrate (substrate for manufacturing)
120 分離層(レーザー吸収層) 120 separation layer (laser absorbing layer)
140 被転写層(第1の被転写層) 140 the transferred layer (first layer to be transferred)
141 露出端部(電極露出部) 141 exposed edge portion (electrode exposed portion)
160,430,440 導電性接着層220 液晶230 対向基板300 転写基板400 第2の被転写層402 製造用基板410 第2分離層420 一次転写体556 画素電極559 第1分離層 160,430,440 conductive adhesive layer 220 LCD 230 facing substrate 300 the transfer substrate 400 second transferred layer 402 for producing the substrate 410 and the second isolation layer 420 primary transcript 556 pixel electrode 559 first separating layer

Claims (7)

  1. 製造用基板上に形成された集積回路を含む被転写層を、カード基板に転写してICカードを製造する方法であって、 The transferred layer including an integrated circuit formed on the manufacturing substrate, a method of manufacturing an IC card is transferred to the card substrate,
    前記製造用基板上に、分離層を形成する第1工程と、 The manufacturing substrate, a first step of forming a separation layer,
    前記分離層上に、前記集積回路を含む前記被転写層を形成し、かつ、端子となる部分を露出させて電極露出部を形成する第2工程と、 On the separation layer, wherein including the integrated circuit to form a transferred layer, and a second step of forming an electrode exposed portion to expose the portion to be a terminal,
    前記カード基板上に配線パターンを形成する第3工程と、 A third step of forming a wiring pattern on the card substrate,
    前記配線パターンと前記電極露出部とが導通する位置関係にて、前記被転写層を前記カード基板に接合する第4工程と、 At positional relationship between the wiring pattern and the electrode exposed portion becomes conductive, and a fourth step of bonding the layer to be transferred to the card substrate,
    前記分離層を境にして、前記製造用基板を前記被転写層より除去する第5工程と、 And the boundary of the separation layer, and a fifth step of the fabrication substrate is removed from the layer to be transferred,
    を含み、 It includes,
    前記第2工程では、前記集積回路を構成するトランジスタを製造する工程を含み、前記トランジスタは、ゲート電極と、前記分離層と前記ゲート電極の間に配置されているソース、ドレイン及びチャネルが形成された半導体膜と、前記ゲート電極と前記半導体膜との間の少なくともチャネル上に配置されているゲート絶縁膜と、前記ゲート電極を覆って形成される層間絶縁膜と、前記層間絶縁膜に形成されたコンタクトホールを介して前記ソース及びドレインに接続される電極層と、前記電極層を覆う保護層とを含み、前記電極露出部は、前記保護層により覆われずに露出された前記電極層にて形成され、 In the second step includes a step of manufacturing a transistor forming the integrated circuit, the transistor includes a gate electrode, the separating layer and disposed in and source between said gate electrode, drain and channel are formed and a semiconductor film, a gate insulating film disposed on at least channel between the gate electrode semiconductor film, an interlayer insulating film formed to cover the gate electrode, are formed on the interlayer insulating film and an electrode layer connected to said source and drain through the contact hole has, and a protective layer covering the electrode layer, the electrode exposed portion, the electrode layer which is exposed without being covered with the protective layer is formed Te,
    前記第4工程では、前記カード基板上に形成された前記配線パターンと前記被転写層に形成された前記電極露出部との間の第1の間隙と、前記カード基板と前記保護層との間の第2の間隙とにそれぞれ異方性導電膜を介在させて、熱と圧力とにより前記カード基板と前記被転写層とを接合すると共に、前記配線パターンと前記電極露出部とを前記異方性導電膜にて電気的に接続することを特徴とするICカードの製造方法。 Wherein in the fourth step, between the first and the gap, the protective layer and the card substrate between said electrode exposed portion in which the said wiring pattern formed on the card substrate formed in the transfer layer second respectively by interposing an anisotropic conductive film and the gap, the said card substrate by heat and pressure as well as joining the layer to be transferred, said the previous SL wiring pattern and the electrode exposed portion different IC card manufacturing method, characterized by electrically connecting in isotropic conductive film.
  2. 請求項1において、 According to claim 1,
    前記第2工程は、前記分離層が形成された一枚の前記製造用基板上に、複数の前記被転写層を同時に形成する工程と、複数の前記被転写層を個々に切断する工程と、を含むことを特徴とするICカードの製造方法。 The second step, the the separation layer is one of the manufacturing on a substrate formed, and forming a plurality of the layer to be transferred at the same time, and cutting a plurality of the transferred layer individually, IC card manufacturing method, which comprises a.
  3. 請求項2において、 According to claim 2,
    前記第2程は、同時に形成された複数の前記被転写層の電気的特性を検査する検査工程を有し、 The second is degree, has an inspection step of inspecting electrical characteristics of a plurality of the transferred layer formed at the same time,
    前記第4工程は、前記検査工程にて良品と判別された被転写層を前記基板上に接合する工程を含むことを特徴とするICカードの製造方法。 The fourth step, the manufacturing method of the IC card, characterized in that it comprises a step of bonding the transferred layer is determined as a good product in the inspection process on the substrate.
  4. 請求項1乃至3のいずれかにおいて、 In any one of claims 1 to 3,
    前記第4工程は、前記カード基板上の複数の領域にて、それぞれ被転写層を接合する工程を有することを特徴とするICカードの製造方法。 The fourth step, in a plurality of regions on the card substrate, IC card manufacturing method characterized by having a respective step of bonding the transfer layer.
  5. 製造用基板上に形成された薄膜集積回路を含む被転写層を、カード基板に転写してICカードを製造する方法であって、 The transferred layer including the thin film integrated circuit formed on the manufacturing substrate, a method of manufacturing an IC card is transferred to the card substrate,
    前記製造用基板上に、第1分離層を形成する第1工程と、 The manufacturing substrate, a first step of forming a first separation layer,
    前記第1分離層上に、前記薄膜集積回路を含む前記被転写層を形成する第2工程と、 The first isolation layer, a second step of forming said transferred layer including the thin film integrated circuit,
    一次転写体上に接合層を介して前記被転写層を接合する第3工程と、 A third step of bonding the layer to be transferred via a bonding layer on the primary transcript,
    前記第1分離層を境にして、前記製造用基板を前記被転写層より除去し、前記被転写層の端子となる部分を露出させて電極露出部を形成する第4工程と、 And the boundary of the first separation layer, and a fourth step of the manufacturing substrate is removed from the transferred layer, to form said exposes a portion serving as the terminal of the transfer layer electrode exposed portion,
    前記カード基板上に配線パターンを形成する第5工程と、 A fifth step of forming a wiring pattern on the card substrate,
    前記配線パターンと前記電極露出部とが導通する位置関係にて、前記被転写層を二次転写体である前記カード基板に接合する第6工程と、 At positional relationship between the wiring pattern and the electrode exposed portion becomes conductive, and a sixth step of bonding the layer to be transferred to the card substrate is a secondary transfer member,
    を含み、 It includes,
    前記第2工程では、前記集積回路を構成するトランジスタを製造する工程を含み、前記トランジスタは、ソース、ドレイン及びチャネルが形成された半導体膜と、前記第1分離層と前記半導体膜との間に配置されているゲート電極と、前記半導体膜と前記ゲート電極との間に配置されているゲート絶縁膜と、前記ソース及びドレインに接続される電極層と、前記電極層を覆いかつ前記電極層同士を絶縁するパッシベーション膜とを含み、前記ソースに接続された前記電極層は、前記ゲート絶縁膜に形成されたコンタクトホール内にも形成され、 In the second step includes a step of manufacturing a transistor forming the integrated circuit, the transistor has a source, a semiconductor film drain and channel are formed, between the semiconductor film and the first separation layer a gate electrode disposed, a gate insulating film disposed between the semiconductor film and the gate electrode, and the electrode layer connected to the source and drain, covers the electrode layers and the electrode layers to each other the and a passivation film for insulating the electrode layer connected to the source, also formed on the gate insulating film a contact hole formed in,
    前記第4工程は、前記第1分離層を除去する工程を含み、前記第1分離層を除去することで前記コンタクトホール内の前記電極層が露出されて前記電極露出部が形成され、 Said fourth step includes a step of removing the first isolation layer, the electrode exposed portion said electrode layer is exposed in the contact hole by removing the first isolation layer is formed,
    前記第6工程では、前記カード基板上に形成された前記配線パターンと前記被転写層に形成された前記電極露出部との間の第1の間隙と、前記カード基板と前記被転写層との間の第2の間隙とにそれぞれ異方性導電膜を介在させて、熱と圧力とにより前記カード基板と前記被転写層とを接合すると共に、前記配線パターンと前記電極露出部とを前記異方性導電膜にて電気的に接続することを特徴とするICカードの製造方法。 Wherein in the sixth step, a first gap between the card and the wiring pattern formed on a substrate said electrode exposed portion formed on the transfer layer, and the card substrate and the layer to be transferred second respectively by interposing an anisotropic conductive film and the gap between the said card substrate by heat and pressure as well as joining the the transfer layer, wherein the pre-Symbol wiring patterns and said electrode exposed portion IC card manufacturing method, characterized by electrically connecting by anisotropic conductive film.
  6. 請求項5において、 In claim 5,
    前記第3工程では、接合層として第2分離層を用い、 Wherein in the third step, the second separation layer is used as the bonding layer,
    前記第2分離層を境にして、前記一次転写体を前記被転写層より除去する第7工程をさらに有することを特徴とするICカードの製造方法。 It said second separation layer as a boundary, IC card manufacturing method, characterized by further comprising a seventh step of removing from the layer to be transferred to the primary transfer member.
  7. 基板上に形成された薄膜集積回路を含む被転写層を、転写体に転写して薄膜集積回路装置を製造する方法であって、 The transferred layer including the thin film integrated circuit formed on a substrate, the transfer to a method of manufacturing a thin film integrated circuit device to a transfer member,
    前記基板上に、分離層を形成する第1工程と、 On the substrate, a first step of forming a separation layer,
    前記分離層上に、前記薄膜集積回路を含む前記被転写層を形成し、かつ、端子となる部分を露出させて電極露出部を形成する第2工程と、 On the separation layer, wherein including the thin film integrated circuit to form a transferred layer, and a second step of forming an electrode exposed portion to expose the portion to be a terminal,
    前記転写体に配線パターンを形成する第3工程と、 A third step of forming a wiring pattern on the transfer member,
    前記配線パターンと前記電極露出部とが導通する位置関係にて、前記被転写層を前記転写体に接合する第4工程と、 At positional relationship between the wiring pattern and the electrode exposed portion becomes conductive, and a fourth step of bonding the layer to be transferred to said transfer member,
    前記分離層を境にして、前記基板を前記被転写層より除去する第5工程と、 And the boundary of the separation layer, and a fifth step of the substrate is removed from the layer to be transferred,
    を含み、 It includes,
    前記第2工程では、前記集積回路を構成するトランジスタを製造する工程を含み、前記トランジスタは、ゲート電極と、前記分離層と前記ゲート電極の間に配置されているソース、ドレイン及びチャネルが形成された半導体膜と、前記ゲート電極と前記半導体膜との間の少なくともチャネル上に配置されているゲート絶縁膜と、前記ゲート電極を覆って形成される層間絶縁膜と、前記層間絶縁膜に形成されたコンタクトホールを介して前記ソース及びドレインに接続される電極層と、前記電極層を覆う保護層とを含み、前記電極露出部は、前記保護層により覆われずに露出された前記電極層にて形成され、 In the second step includes a step of manufacturing a transistor forming the integrated circuit, the transistor includes a gate electrode, the separating layer and disposed in and source between said gate electrode, drain and channel are formed and a semiconductor film, a gate insulating film disposed on at least channel between the gate electrode semiconductor film, an interlayer insulating film formed to cover the gate electrode, are formed on the interlayer insulating film and an electrode layer connected to said source and drain through the contact hole has, and a protective layer covering the electrode layer, the electrode exposed portion, the electrode layer which is exposed without being covered with the protective layer is formed Te,
    前記第4工程では、前記カード基板上に形成された前記配線パターンと前記被転写層に形成された前記電極露出部との間の第1の間隙と、前記カード基板と前記保護層との間の第2の間隙とにそれぞれ異方性導電膜を介在させて、熱と圧力とにより前記カード基板と前記被転写層とを接合すると共に、前記配線パターンと前記電極露出部とを前記異方性導電膜にて電気的に接続することを特徴とする薄膜集積回路装置の製造方法。 Wherein in the fourth step, between the first and the gap, the protective layer and the card substrate between said electrode exposed portion in which the said wiring pattern formed on the card substrate formed in the transfer layer second respectively by interposing an anisotropic conductive film and the gap, the said card substrate by heat and pressure as well as joining the layer to be transferred, said the previous SL wiring pattern and the electrode exposed portion different method of manufacturing a thin film integrated circuit device, characterized by electrically connecting in isotropic conductive film.
JP19319797A 1997-07-03 1997-07-03 Manufacturing process of the manufacturing method and the thin film integrated circuit device Ic card Expired - Fee Related JP4042182B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19319797A JP4042182B2 (en) 1997-07-03 1997-07-03 Manufacturing process of the manufacturing method and the thin film integrated circuit device Ic card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19319797A JP4042182B2 (en) 1997-07-03 1997-07-03 Manufacturing process of the manufacturing method and the thin film integrated circuit device Ic card

Publications (2)

Publication Number Publication Date
JPH1120360A JPH1120360A (en) 1999-01-26
JP4042182B2 true JP4042182B2 (en) 2008-02-06

Family

ID=16303927

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19319797A Expired - Fee Related JP4042182B2 (en) 1997-07-03 1997-07-03 Manufacturing process of the manufacturing method and the thin film integrated circuit device Ic card

Country Status (1)

Country Link
JP (1) JP4042182B2 (en)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002082627A (en) * 2000-09-07 2002-03-22 Sony Corp Display device
US8415208B2 (en) 2001-07-16 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and peeling off method and method of manufacturing semiconductor device
US6814832B2 (en) 2001-07-24 2004-11-09 Seiko Epson Corporation Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance
TW586231B (en) * 2001-07-24 2004-05-01 Seiko Epson Corp Transfer method, methods of manufacturing thin film devices and integrated circuits, circuit board and manufacturing method thereof, electro-optical apparatus and manufacturing method thereof, manufacturing methods of IC card and electronic appliance
TW558743B (en) 2001-08-22 2003-10-21 Semiconductor Energy Lab Peeling method and method of manufacturing semiconductor device
KR100944886B1 (en) 2001-10-30 2010-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 A method of manufacturing a semiconductor device
US6953735B2 (en) 2001-12-28 2005-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device by transferring a layer to a support with curvature
JP2003298006A (en) 2002-03-29 2003-10-17 Seiko Epson Corp Semiconductor device and electro-optic device
TW531897B (en) * 2002-04-18 2003-05-11 Ind Tech Res Inst Method of forming thin film transistor on plastic substrate
EP1536520A4 (en) 2002-07-05 2007-04-04 J S T Mfg Co Ltd Connector, method for manufacturing the same, and wiring board structure employing it
JP4366921B2 (en) 2002-07-12 2009-11-18 セイコーエプソン株式会社 Personal identification device, the card type information recording medium and an information processing system using the same
JP2004140267A (en) 2002-10-18 2004-05-13 Semiconductor Energy Lab Co Ltd Semiconductor device and fabrication method thereof
WO2004040649A1 (en) 2002-11-01 2004-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP4912835B2 (en) * 2002-11-01 2012-04-11 株式会社半導体エネルギー研究所 A method for manufacturing a semiconductor device
JP4101643B2 (en) * 2002-12-26 2008-06-18 株式会社半導体エネルギー研究所 A method for manufacturing a semiconductor device
JP4373085B2 (en) 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 The method for manufacturing a semiconductor device, peeling method and transfer method
JP4646925B2 (en) * 2002-12-27 2011-03-09 株式会社半導体エネルギー研究所 A method for manufacturing a Ic card
US7652359B2 (en) 2002-12-27 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Article having display device
US7436050B2 (en) 2003-01-22 2008-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a flexible printed circuit
JP4526771B2 (en) 2003-03-14 2010-08-18 株式会社半導体エネルギー研究所 A method for manufacturing a semiconductor device
JP2005100380A (en) * 2003-08-29 2005-04-14 Semiconductor Energy Lab Co Ltd Ic card
US7566001B2 (en) * 2003-08-29 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. IC card
JP4689260B2 (en) * 2003-12-19 2011-05-25 株式会社半導体エネルギー研究所 Semiconductor device, a label or tag
US7566010B2 (en) 2003-12-26 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Securities, chip mounting product, and manufacturing method thereof
US7508305B2 (en) 2003-12-26 2009-03-24 Semiconductor Energy Laboratory Co., Ltd. Packing material, tag, certificate, paper money, and securities
JP4896395B2 (en) * 2003-12-26 2012-03-14 株式会社半導体エネルギー研究所 Article having a wireless chip
JP5121119B2 (en) * 2003-12-26 2013-01-16 株式会社半導体エネルギー研究所 Chip mounted object
CN1910600B (en) * 2004-01-23 2011-12-14 株式会社半导体能源研究所 Id tag, id cards and id tag
KR101105298B1 (en) 2004-01-23 2012-01-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Film-like article and method for manufacturing the same
US7699232B2 (en) 2004-02-06 2010-04-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4836466B2 (en) * 2004-02-06 2011-12-14 株式会社半導体エネルギー研究所 Semiconductor device
WO2005086088A1 (en) 2004-03-04 2005-09-15 Semiconductor Energy Laboratory Co., Ltd. Id chip and ic card
US9384439B2 (en) 2004-06-14 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and communication system
WO2006006611A1 (en) * 2004-07-09 2006-01-19 Semiconductor Energy Laboratory Co., Ltd. Ic chip and its manufacturing method
JP4411598B2 (en) 2004-09-30 2010-02-10 セイコーエプソン株式会社 Method for producing a transfer source substrate, and a semiconductor device
JP5072210B2 (en) * 2004-10-05 2012-11-14 株式会社半導体エネルギー研究所 A method for manufacturing a semiconductor device
CN101151544B (en) 2005-03-28 2011-08-03 株式会社半导体能源研究所 Semiconductor device, and method for manufacturing and measuring same
US7456104B2 (en) 2005-05-31 2008-11-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7820495B2 (en) 2005-06-30 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP4781082B2 (en) * 2005-10-24 2011-09-28 株式会社半導体エネルギー研究所 A method for manufacturing a semiconductor device
JP5063084B2 (en) * 2005-11-09 2012-10-31 株式会社半導体エネルギー研究所 A method for manufacturing a semiconductor device
KR101319468B1 (en) * 2005-12-02 2013-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Manufacturing method of semiconductor device
WO2007108371A1 (en) * 2006-03-15 2007-09-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
JPH1120360A (en) 1999-01-26

Similar Documents

Publication Publication Date Title
CN1523668B (en) Semiconductor device
JP4693411B2 (en) A method for manufacturing a semiconductor device
KR101021051B1 (en) Method for manufacturing a semiconductor device
US9053401B2 (en) Laminating system, IC sheet, scroll of IC sheet, and method for manufacturing IC chip
JP5165080B2 (en) A method for manufacturing the Ic card and ic card
US7741642B2 (en) Semiconductor device and manufacturing method thereof
KR100929285B1 (en) Method of manufacturing a flexible electronic devices
CN100502040C (en) Semiconductor device and method for manufacturing the same, and electronic device
US7316964B2 (en) Active matrix substrate, a manufacturing method of the active matrix substrate
US8040456B2 (en) Liquid crystal display device and manufacturing method of liquid crystal display device
US20040239827A1 (en) Peeling method and method for manufacturing display device using the peeling method
KR100787901B1 (en) Thin film device supply body, method of fabricating thin film device, method of transfer, and method of fabricating semiconductor device
US7622361B2 (en) Method for manufacturing semiconductor device
JP4015003B2 (en) A method for manufacturing a semiconductor device
KR101043836B1 (en) Fabrication method of semiconductor integrated circuit device
JP4554152B2 (en) A method for manufacturing a semiconductor chip
US7407839B2 (en) Method of manufacturing active matrix substrate with height control member
EP0486318B1 (en) Semiconductor device for use in a light valve device, and process for manufacturing the same
JP5258436B2 (en) Display device and manufacturing method thereof
KR101406770B1 (en) Semiconductor device and manufacturing method thereof
JP4526771B2 (en) A method for manufacturing a semiconductor device
US7466390B2 (en) Active matrix displays and other electronic devices having plastic substrates
US6956638B2 (en) Display device and method of manufacturing the same
US20050236623A1 (en) Semiconductor device
KR101155943B1 (en) MOS capacitor and semiconductor device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060124

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20060324

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060324

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070219

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070814

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071023

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071105

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131122

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees