JP2008182137A - Manufacturing method for substrate, and manufacturing method for semiconductor package - Google Patents

Manufacturing method for substrate, and manufacturing method for semiconductor package Download PDF

Info

Publication number
JP2008182137A
JP2008182137A JP2007015846A JP2007015846A JP2008182137A JP 2008182137 A JP2008182137 A JP 2008182137A JP 2007015846 A JP2007015846 A JP 2007015846A JP 2007015846 A JP2007015846 A JP 2007015846A JP 2008182137 A JP2008182137 A JP 2008182137A
Authority
JP
Japan
Prior art keywords
semiconductor element
manufacturing
substrate
mounting region
terminal electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007015846A
Other languages
Japanese (ja)
Inventor
Akihisa Sakaemori
昭久 栄森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2007015846A priority Critical patent/JP2008182137A/en
Publication of JP2008182137A publication Critical patent/JP2008182137A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Led Device Packages (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing method of a substrate, along with a manufacturing method of a semiconductor package that uses the same substrate, capable of effectively utilizing a terminal electrode that is arranged in the mounting region of a semiconductor element. <P>SOLUTION: In the manufacturing method of a substrate equipped with terminal electrodes 11 that are independent of each other, a lead frame base material 2 comprising through holes 1 independent of each other are formed. The terminal electrode is formed by filling the through hole with a conductive paste 7; a lead-out wiring 12, which is led out of the terminal electrode formed in the mounting region of the semiconductor element to a non-mounting region of the semiconductor element, is formed. After that, a semiconductor element 13 is mounted and wire-bonding work is performed, which is sealed with a mold resin 15. <P>COPYRIGHT: (C)2008,JPO&amp;INPIT

Description

本発明は基板の製造方法及び半導体パッケージの製造方法に関する。詳しくは、半導体素子の搭載領域に配置された端子電極から半導体素子の非搭載領域に引き出し配線を引き出すことによって、半導体素子の搭載領域に配置された端子電極の有効活用を図ろうとした基板の製造方法及びこうした基板を用いた半導体パッケージの製造方法に係るものである。   The present invention relates to a substrate manufacturing method and a semiconductor package manufacturing method. Specifically, the manufacture of a substrate intended to make effective use of the terminal electrodes arranged in the semiconductor element mounting region by drawing the lead wiring from the terminal electrodes arranged in the semiconductor element mounting region to the non-semiconductor element mounting region. The present invention relates to a method and a method for manufacturing a semiconductor package using such a substrate.

従来、半導体パッケージは、金属板を精密プレスによる打ち抜きやエッチングによって所望のパターンが形成され、半導体素子を固定するためのダイパッド101や複数のリード102を有する図3で示す様なリードフレーム103を使用し、リードフレームのダイパッド上に半導体素子を固定すると共に、半導体素子とリードの先端部(端子電極)をワイヤーボンディングした後、半導体素子やボンディングワイヤーを含むリード内側を絶縁性の樹脂で封止し、不要なリードフレーム部分を切断除去すると共に、パッケージから突出するリードを切断することによって製造されていた(例えば、特許文献1参照。)。   2. Description of the Related Art Conventionally, a semiconductor package uses a lead frame 103 as shown in FIG. 3 in which a desired pattern is formed by punching or etching a metal plate with a precision press and has a die pad 101 and a plurality of leads 102 for fixing a semiconductor element. After fixing the semiconductor element on the die pad of the lead frame and wire bonding the semiconductor element and the tip of the lead (terminal electrode), the inside of the lead including the semiconductor element and the bonding wire is sealed with an insulating resin. It is manufactured by cutting and removing unnecessary lead frame portions and cutting leads protruding from the package (see, for example, Patent Document 1).

ここで、近年、端子電極の多列化が求められており、図4で示す様にリードとリードとの間に補助リード104を形成し、この補助リードの先端部105を端子電極として機能させることによって端子電極の多列化を実現していた。   Here, in recent years, there has been a demand for multiple rows of terminal electrodes. As shown in FIG. 4, an auxiliary lead 104 is formed between the leads, and the distal end portion 105 of the auxiliary lead functions as a terminal electrode. As a result, a multi-row terminal electrode has been realized.

ところが、この端子電極の多列化方法では、リードとリードとの間に補助リードを形成するためにリードの間隔を広げる必要があり、半導体パッケージの小型化の要求に応じることが困難であった。なお、補助リードを形成して端子電極の多列化を図る方法では技術的な問題から2列が限界であった。
更に、補助リードの形成も極めて困難であり、組み立てコストが増加してしまうという不都合もあった。
However, in this multi-row method of terminal electrodes, it is necessary to widen the interval between the leads in order to form auxiliary leads between the leads, and it is difficult to meet the demand for miniaturization of the semiconductor package. . In the method of forming auxiliary leads to increase the number of terminal electrodes, two lines are the limit due to technical problems.
Furthermore, it is very difficult to form the auxiliary leads, and there is a disadvantage that the assembly cost increases.

これらの点に鑑みて、容易に端子電極の多列化が可能である半導体パッケージとして、図5で示す様に、複数の互いに独立した端子電極106の上に半導体素子107が配置され、半導体素子と端子電極がボンディングワイヤー108で接続されると共に、半導体素子及び端子電極が樹脂材料109によって封止された半導体パッケージが提案されている(例えば、特許文献2参照。)。   In view of these points, as shown in FIG. 5, a semiconductor package 107 is arranged on a plurality of mutually independent terminal electrodes 106 as a semiconductor package capable of easily increasing the number of terminal electrodes. And a terminal electrode are connected by a bonding wire 108, and a semiconductor package in which a semiconductor element and a terminal electrode are sealed with a resin material 109 has been proposed (for example, see Patent Document 2).

特開2002−280493号公報JP 2002-280493 A 特開2004−266195号公報JP 2004-266195 A

しかしながら、上記した半導体パッケージは、半導体素子を搭載した領域に配置した端子電極と半導体素子とをワイヤーボンド接続を行なうことが困難であり、これら半導体素子を搭載した領域に配置した端子電極は信号用の端子として使用することができないこととなる。従って、無駄な端子電極が存在することとなり、半導体パッケージの小型化の妨げの一因にもなっている。   However, in the semiconductor package described above, it is difficult to wire bond the terminal electrode disposed in the region where the semiconductor element is mounted and the semiconductor element, and the terminal electrode disposed in the region where the semiconductor element is mounted is used for signals. It cannot be used as a terminal. Therefore, useless terminal electrodes exist, which is one of the factors that hinder downsizing of the semiconductor package.

本発明は以上の点に鑑みて創案されたものであって、半導体素子の搭載領域に配置された端子電極を有効に利用することができる基板の製造方法及びこうした基板を用いた半導体パッケージの製造方法を提供することを目的とするものである。   The present invention has been devised in view of the above points, and is a method for manufacturing a substrate capable of effectively using terminal electrodes arranged in a semiconductor element mounting region, and manufacturing a semiconductor package using such a substrate. It is intended to provide a method.

上記の目的を達成するために、本発明に係る基板は、複数の互いに独立した端子電極を備える基板の製造方法において、複数の互いに独立した貫通孔を有する絶縁基板を形成する工程と、前記貫通孔に導電材料を充填することにより端子電極を形成すると共に、半導体素子の搭載領域に形成される前記端子電極から半導体素子の非搭載領域に引き出される引き出し配線を形成する工程とを備える。   In order to achieve the above object, a substrate according to the present invention includes a step of forming an insulating substrate having a plurality of mutually independent through holes in a method of manufacturing a substrate comprising a plurality of mutually independent terminal electrodes, Forming a terminal electrode by filling the hole with a conductive material, and forming a lead-out wiring led out from the terminal electrode formed in the semiconductor element mounting region to the non-semiconductor element mounting region.

ここで、貫通孔に導電材料を充填することにより端子電極を形成すると共に、半導体素子の搭載領域に形成される端子電極から半導体素子の非搭載領域に引き出される引き出し配線を形成することによって、半導体素子の搭載領域に形成された端子電極と半導体素子との電気的接続が可能となり、半導体素子の搭載領域に形成された端子電極を信号用の端子として使用することができる。
また、複数の互いに独立した貫通孔を有する絶縁基板を形成し、この貫通孔に導電材料を充填することにより端子電極を形成しているために、極めて容易に端子電極を形成することができる。即ち、個々に製造した端子電極を配置したり、導電体層をエッチングや機械加工といった方法を用いて端子電極を形成したりする方法が考えられるが、これらの方法と比較すると、絶縁基板の貫通孔に導電材料を充填することにより端子電極を形成する方法は極めて容易である。
Here, the terminal electrode is formed by filling the through hole with a conductive material, and the lead-out wiring led out from the terminal electrode formed in the mounting region of the semiconductor element to the non-mounting region of the semiconductor element is formed. The terminal electrode formed in the element mounting region can be electrically connected to the semiconductor element, and the terminal electrode formed in the semiconductor element mounting region can be used as a signal terminal.
Further, since the terminal electrode is formed by forming an insulating substrate having a plurality of mutually independent through holes and filling the through holes with a conductive material, the terminal electrodes can be formed very easily. That is, a method of arranging individually manufactured terminal electrodes or forming a terminal electrode by using a method such as etching or machining of a conductor layer can be considered, but in comparison with these methods, penetration of an insulating substrate is possible. A method of forming a terminal electrode by filling a hole with a conductive material is extremely easy.

また、本発明に係る基板は、複数の互いに独立した端子電極を備える基板の製造方法において、複数の互いに独立した貫通孔を有する絶縁基板を形成する工程と、前記貫通孔に対応する領域に開口部が形成されると共に、半導体素子の搭載領域に対応する領域に形成された前記開口部から半導体素子の非搭載領域に対応する領域に引き出す引き出し開口部が形成されたマスク体を前記絶縁基板の一方側に配置する工程と、前記貫通孔、前記開口部及び前記引き出し開口部に導電材料を充填する工程とを備える。   According to another aspect of the present invention, there is provided a method of manufacturing a substrate having a plurality of mutually independent terminal electrodes, the step of forming an insulating substrate having a plurality of mutually independent through holes, and an opening corresponding to the through hole. A mask body formed with a lead-out opening from the opening formed in the region corresponding to the mounting region of the semiconductor element to the region corresponding to the non-mounting region of the semiconductor element is formed on the insulating substrate. A step of arranging on one side, and a step of filling the through hole, the opening, and the drawer opening with a conductive material.

ここで、貫通孔、開口部及び引き出し開口部に導電材料を充填することによって、端子電極及び半導体素子の搭載領域に形成される端子電極から半導体素子の非搭載領域に引き出される引き出し配線を形成することができ、半導体素子の搭載領域に形成された端子電極と半導体素子との電気的接続が可能となり、半導体素子の搭載領域に形成された端子電極を信号用の端子として使用することができる。   Here, the lead-out wiring led out from the terminal electrode and the terminal electrode formed in the semiconductor element mounting region to the non-mounting region of the semiconductor element is formed by filling the through hole, the opening and the lead-out opening with a conductive material. In addition, the terminal electrode formed in the semiconductor element mounting region can be electrically connected to the semiconductor element, and the terminal electrode formed in the semiconductor element mounting region can be used as a signal terminal.

また、本発明に係る基板は、複数の互いに独立した端子電極を備える基板の製造方法において、複数の互いに独立した貫通孔を有すると共に、半導体素子の搭載領域に位置する貫通孔から半導体素子の非搭載領域に引き出す引き出し開口部が形成された絶縁基板を形成する工程と、前記貫通孔及び前記引き出し開口部に導電材料を充填する工程とを備える。   In addition, the substrate according to the present invention has a plurality of mutually independent through holes in a method for manufacturing a substrate having a plurality of mutually independent terminal electrodes, and the non-semiconductor elements from the through holes located in the mounting region of the semiconductor elements. A step of forming an insulating substrate having a lead-out opening that is led out to the mounting region; and a step of filling the through-hole and the lead-out opening with a conductive material.

ここで、貫通孔及び引き出し開口部に導電材料を充填することによって、端子電極及び半導体素子の搭載領域に形成される端子電極から半導体素子の非搭載領域に引き出される引き出し配線を形成することができ、半導体素子の搭載領域に形成された端子電極と半導体素子との電気的接続が可能となり、半導体素子の搭載領域に形成された端子電極を信号用の端子として使用することができる。   Here, by filling the through hole and the lead opening with a conductive material, it is possible to form a lead wire that is led out from the terminal electrode and the terminal electrode formed in the semiconductor element mounting region to the non-semiconductor element mounting region. The terminal electrode formed in the semiconductor element mounting region can be electrically connected to the semiconductor element, and the terminal electrode formed in the semiconductor element mounting region can be used as a signal terminal.

また、上記の目的を達成するために、本発明に係る半導体パッケージの製造方法は、複数の互いに独立した端子電極を有する基板と、該基板に搭載されると共に前記端子電極と接続された半導体素子と、該半導体素子を封止する封止樹脂とを備える半導体パッケージの製造方法において、複数の互いに独立した貫通孔を有する絶縁基板を形成する工程と、前記貫通孔に導電材料を充填することにより端子電極を形成すると共に、半導体素子の搭載領域に形成される前記端子電極から半導体素子の非搭載領域に引き出される引き出し配線を形成する工程と、半導体素子を搭載する工程と、前記半導体素子を樹脂封止する工程とを備える。   In order to achieve the above object, a semiconductor package manufacturing method according to the present invention includes a substrate having a plurality of independent terminal electrodes, and a semiconductor element mounted on the substrate and connected to the terminal electrodes. And a method of manufacturing a semiconductor package comprising a sealing resin for sealing the semiconductor element, a step of forming an insulating substrate having a plurality of mutually independent through holes, and filling the through holes with a conductive material. Forming a terminal electrode, forming a lead-out wiring led out from the terminal electrode formed in the semiconductor element mounting region to the non-mounting region of the semiconductor element, mounting the semiconductor element, and resin the semiconductor element Sealing.

ここで、貫通孔に導電材料を充填することにより端子電極を形成すると共に、半導体素子の搭載領域に形成される端子電極から半導体素子の非搭載領域に引き出される引き出し配線を形成することによって、半導体素子の搭載領域に形成された端子電極と半導体素子との電気的接続が可能となり、半導体素子の搭載領域に形成された端子電極を信号用の端子として使用することができる。   Here, the terminal electrode is formed by filling the through hole with a conductive material, and the lead-out wiring led out from the terminal electrode formed in the mounting region of the semiconductor element to the non-mounting region of the semiconductor element is formed. The terminal electrode formed in the element mounting region can be electrically connected to the semiconductor element, and the terminal electrode formed in the semiconductor element mounting region can be used as a signal terminal.

また、本発明に係る半導体パッケージの製造方法は、複数の互いに独立した端子電極を有する基板と、該基板に搭載されると共に前記端子電極と接続された半導体素子と、該半導体素子を封止する封止樹脂とを備える半導体パッケージの製造方法において、複数の互いに独立した貫通孔を有する絶縁基板を形成する工程と、前記貫通孔の形成領域に対応する領域に開口部が形成されると共に、半導体素子の搭載領域に対応する領域に形成された前記開口部から半導体素子の非搭載領域に対応する領域に引き出す引き出し開口部が形成されたマスク体を前記絶縁基板の一方側に配置する工程と、前記貫通孔、前記開口部及び前記引き出し開口部に導電材料を充填する工程と、半導体素子を搭載する工程と、前記半導体素子を樹脂封止する工程とを備える。   In addition, a method for manufacturing a semiconductor package according to the present invention includes a substrate having a plurality of independent terminal electrodes, a semiconductor element mounted on the substrate and connected to the terminal electrode, and sealing the semiconductor element In a method for manufacturing a semiconductor package comprising a sealing resin, a step of forming an insulating substrate having a plurality of mutually independent through holes, an opening is formed in a region corresponding to the formation region of the through holes, and the semiconductor A step of disposing a mask body on one side of the insulating substrate in which a lead-out opening is formed from the opening formed in a region corresponding to an element mounting region to a region corresponding to a non-mounting region of a semiconductor element; Filling the through hole, the opening, and the opening with a conductive material, mounting a semiconductor element, and sealing the semiconductor element with resin Provided.

ここで、貫通孔、開口部及び引き出し開口部に導電材料を充填することによって、端子電極及び半導体素子の搭載領域に形成される端子電極から半導体素子の非搭載領域に引き出される引き出し配線を形成することができ、半導体素子の搭載領域に形成された端子電極と半導体素子との電気的接続が可能となり、半導体素子の搭載領域に形成された端子電極を信号用の端子として使用することができる。   Here, the lead-out wiring led out from the terminal electrode and the terminal electrode formed in the semiconductor element mounting region to the non-mounting region of the semiconductor element is formed by filling the through hole, the opening and the lead-out opening with a conductive material. In addition, the terminal electrode formed in the semiconductor element mounting region can be electrically connected to the semiconductor element, and the terminal electrode formed in the semiconductor element mounting region can be used as a signal terminal.

また、本発明に係る半導体パッケージの製造方法は、複数の互いに独立した端子電極を有する基板と、該基板に搭載されると共に前記端子電極と接続された半導体素子と、該半導体素子を封止する封止樹脂とを備える半導体パッケージの製造方法において、複数の互いに独立した貫通孔を有すると共に、半導体素子の搭載領域に位置する貫通孔から半導体素子の非搭載領域に引き出す引き出し開口部が形成された絶縁基板を形成する工程と、前記貫通孔及び前記引き出し開口部に導電材料を充填する工程と、半導体素子を搭載する工程と、前記半導体素子を樹脂封止する工程とを備える。   In addition, a method for manufacturing a semiconductor package according to the present invention includes a substrate having a plurality of independent terminal electrodes, a semiconductor element mounted on the substrate and connected to the terminal electrode, and sealing the semiconductor element In a method of manufacturing a semiconductor package including a sealing resin, a plurality of mutually independent through holes are formed, and a lead-out opening is formed to lead out from a through hole located in a semiconductor element mounting region to a non-semiconductor element mounting region A step of forming an insulating substrate, a step of filling the through hole and the lead-out opening with a conductive material, a step of mounting a semiconductor element, and a step of resin-sealing the semiconductor element.

ここで、貫通孔及び引き出し開口部に導電材料を充填することによって、端子電極及び半導体素子の搭載領域に形成される端子電極から半導体素子の非搭載領域に引き出される引き出し配線を形成することができ、半導体素子の搭載領域に形成された端子電極と半導体素子との電気的接続が可能となり、半導体素子の搭載領域に形成された端子電極を信号用の端子として使用することができる。   Here, by filling the through hole and the lead opening with a conductive material, it is possible to form a lead wire that is led out from the terminal electrode and the terminal electrode formed in the semiconductor element mounting region to the non-semiconductor element mounting region. The terminal electrode formed in the semiconductor element mounting region can be electrically connected to the semiconductor element, and the terminal electrode formed in the semiconductor element mounting region can be used as a signal terminal.

上記した本発明の基板の製造方法によって得られる基板及び半導体パッケージの製造方法で得られる半導体パッケージでは、半導体素子の搭載領域に形成された端子電極を有効に利用することができ、無駄な端子電極が減少し、半導体パッケージの小型化を図ることができると共に、極めて容易に端子電極を形成することができる。   In the semiconductor package obtained by the substrate obtained by the above-described substrate production method of the present invention and the semiconductor package production method, the terminal electrode formed in the semiconductor element mounting region can be effectively used, and the wasteful terminal electrode As a result, the semiconductor package can be miniaturized and the terminal electrode can be formed very easily.

以下、本発明の実施の形態について図面を参照しながら説明し、本発明の理解に供する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings to facilitate understanding of the present invention.

図1は本発明を適用した半導体パッケージの製造方法の一例を説明するための模式図である。
本発明を適用した半導体パッケージの製造方法の一例では、先ず、汎用のトランスファーモールド技術を用いて、所定の間隔で規則的に整列した貫通孔1を有するエポキシ樹脂から成るリードフレームベース材2を形成する(図1(a)参照。)。なお、リードフレームベース材は絶縁基板の一例である。
FIG. 1 is a schematic diagram for explaining an example of a semiconductor package manufacturing method to which the present invention is applied.
In an example of a semiconductor package manufacturing method to which the present invention is applied, first, a lead frame base material 2 made of an epoxy resin having through holes 1 regularly arranged at predetermined intervals is formed using a general-purpose transfer molding technique. (See FIG. 1 (a)). The lead frame base material is an example of an insulating substrate.

次に、図1(b)で示す様に、メタルマスク5とメタル治具6によってリードフレームベース材を挟み込む。続いて、銀ペースト等の導電性ペースト7をメタルマスク上に載せ、スキージにより印刷を行なう。ここで、メタルマスクには、リードフレームベース材の貫通孔に対応した開口部8が形成されると共に、半導体素子の搭載領域に対応する領域に形成された開口部から半導体素子の非搭載領域に対応する領域に引き出す引き出し開口部9が形成されている。また、メタル治具には、リードフレームベース材の貫通孔に対応した有底の凹部10が形成されている。   Next, as shown in FIG. 1B, the lead frame base material is sandwiched between the metal mask 5 and the metal jig 6. Subsequently, a conductive paste 7 such as a silver paste is placed on the metal mask, and printing is performed with a squeegee. Here, an opening 8 corresponding to the through hole of the lead frame base material is formed in the metal mask, and from the opening formed in the region corresponding to the semiconductor element mounting region to the non-mounting region of the semiconductor element. A drawer opening 9 is formed in the corresponding region. The metal jig has a bottomed recess 10 corresponding to the through hole of the lead frame base material.

ここで、本実施例では有底の凹部が形成されたメタル治具を用いた場合を例に挙げて説明を行なっているが、メタル治具には必ずしも凹部が形成されている必要は無く、平板状のメタル治具であっても良い。
但し、凹部が形成されたメタル治具を用いることによって、端子電極の外部基板接続端部をリードフレーム材よりも突出させることができるために、凹部が形成されたメタル治具を用いた方が好ましい。
Here, in this example, the case where a metal jig having a bottomed recess is used is described as an example, but the metal jig does not necessarily have a recess, A flat metal jig may be used.
However, by using a metal jig having a recess, the end of the terminal electrode connected to the external substrate can be protruded from the lead frame material. Therefore, it is better to use a metal jig having a recess. preferable.

次に、メタルマスクを剥がした状態でリードフレームベース材及びメタル治具をオーブン等で加熱を行なうことによって導電性ペーストを硬化する。続いて、メタル治具を剥がすことによって、所定の間隔で規則的に整列した端子電極11を形成すると共に、半導体素子の搭載領域に形成された端子電極から半導体素子の非搭載領域に引き出される引き出し配線12を形成する(図1(c)参照。)。   Next, the conductive paste is cured by heating the lead frame base material and the metal jig in an oven or the like with the metal mask removed. Subsequently, by peeling off the metal jig, the terminal electrodes 11 regularly arranged at a predetermined interval are formed, and the lead electrodes drawn out from the terminal electrodes formed in the semiconductor element mounting region to the non-mounting region of the semiconductor element are drawn. A wiring 12 is formed (see FIG. 1C).

その後、半導体素子13を搭載し、半導体素子と端子電極とを金細線からなるボンディングワイヤー14によって電気的に接続すると共に、半導体素子と引き出し配線とを金細線からなるボンディングワイヤー14によって電気的に接続するワイヤーボンディング作業を行う(図1(d)参照。)。続いて、汎用のトランスファーモールド技術を用いて半導体素子、ボンディングワイヤー及び端子電極をモールド樹脂15によって封止を行うことで半導体パッケージを得ることができる(図1(e)参照。)。   Thereafter, the semiconductor element 13 is mounted, and the semiconductor element and the terminal electrode are electrically connected by the bonding wire 14 made of a fine gold wire, and the semiconductor element and the lead wiring are electrically connected by the bonding wire 14 made of the gold fine wire. Wire bonding work is performed (see FIG. 1D). Then, a semiconductor package can be obtained by sealing a semiconductor element, a bonding wire, and a terminal electrode with the mold resin 15 using a general purpose transfer mold technique (refer FIG.1 (e)).

図2は本発明を適用した半導体パッケージの製造方法の他の一例を説明するための模式図である。
本発明を適用した半導体パッケージの製造方法の他の一例を説明するための模式図である。
本発明を適用した半導体パッケージの製造方法の他の一例では、先ず、平板状のエポキシ樹脂から成る絶縁体に機械加工技術(例えばパンチング)を用いて、所定の間隔で規則的に整列した貫通孔1を有すると共に、半導体素子の搭載領域に形成された貫通孔から半導体素子の非搭載領域に引き出す引き出し凹部20を有するリードフレームベース材2を形成する(図2(a)参照。)。なお、リードフレームベース材は絶縁基板の一例である。
FIG. 2 is a schematic view for explaining another example of a method for manufacturing a semiconductor package to which the present invention is applied.
It is a schematic diagram for demonstrating another example of the manufacturing method of the semiconductor package to which this invention is applied.
In another example of a semiconductor package manufacturing method to which the present invention is applied, first, through holes arranged regularly at predetermined intervals using a machining technique (for example, punching) on an insulator made of a flat epoxy resin. 1 and a lead frame base material 2 having a lead-out recess 20 that is led out from a through hole formed in the semiconductor element mounting region to a non-semiconductor element mounting region (see FIG. 2A). The lead frame base material is an example of an insulating substrate.

次に、図2(b)で示す様に、メタル治具6をリードフレームの下側に配置し、銀ペースト等の導電性ペースト7をリードフレームベース材上に載せ、スキージにより印刷を行なう。ここで、メタル治具には、リードフレームベース材の貫通孔の形成領域に対応した有底の凹部10が形成されている。   Next, as shown in FIG. 2B, the metal jig 6 is disposed on the lower side of the lead frame, and a conductive paste 7 such as a silver paste is placed on the lead frame base material, and printing is performed with a squeegee. Here, in the metal jig, a bottomed concave portion 10 corresponding to the formation region of the through hole of the lead frame base material is formed.

次に、リードフレームベース材及びメタル治具をオーブン等で加熱を行なうことによって導電性ペーストを硬化する。続いて、メタル治具を剥がすことによって、所定の間隔で規則的に整列した端子電極を形成すると共に、半導体素子の搭載領域に形成された端子電極から半導体素子の非搭載領域に引き出される引き出し配線を形成する(図2(c)参照。)。   Next, the conductive paste is cured by heating the lead frame base material and the metal jig in an oven or the like. Subsequently, by peeling off the metal jig, the terminal electrodes regularly arranged at a predetermined interval are formed, and the lead wiring drawn from the terminal electrode formed in the semiconductor element mounting region to the non-mounting region of the semiconductor element (See FIG. 2C).

その後、半導体素子13を搭載し、半導体素子と端子電極とを金細線からなるボンディングワイヤー14によって電気的に接続するワイヤーボンディング作業を行なう(図2(d)参照。)。続いて、汎用のトランスファーモールド技術を用いて半導体素子、ボンディングワイヤー及び端子電極をモールド樹脂15によって封止を行うことで半導体パッケージを得ることができる(図2(e)参照。)。   Thereafter, the semiconductor element 13 is mounted, and a wire bonding operation for electrically connecting the semiconductor element and the terminal electrode by a bonding wire 14 made of a thin gold wire is performed (see FIG. 2D). Then, a semiconductor package can be obtained by sealing a semiconductor element, a bonding wire, and a terminal electrode with the mold resin 15 using a general purpose transfer mold technique (refer FIG.2 (e)).

なお、上記した本発明を適用した半導体パッケージの製造方法では、半導体パッケージの中に単一の半導体素子が搭載された半導体パッケージを例に挙げて説明を行なったが、本発明はこの様な半導体パッケージに限定されることは無く、リードフレームベース材に2つの半導体素子が搭載された半導体パッケージや、リードフレームベース材に搭載された半導体素子の上に絶縁膜を介して更に半導体素子を搭載した様な半導体パッケージ等の様に、半導体パッケージの中に複数の半導体素子が搭載された半導体パッケージを製造しても良い。   In the above-described semiconductor package manufacturing method to which the present invention is applied, a semiconductor package in which a single semiconductor element is mounted in the semiconductor package has been described as an example. However, the present invention is not limited to such a semiconductor package. The package is not limited to a semiconductor package in which two semiconductor elements are mounted on a lead frame base material, or a semiconductor element is further mounted on the semiconductor element mounted on the lead frame base material via an insulating film. A semiconductor package in which a plurality of semiconductor elements are mounted in a semiconductor package, such as such a semiconductor package, may be manufactured.

上記した本発明を適用した半導体パッケージの製造方法で得られる半導体パッケージでは、半導体素子の搭載領域に形成された端子電極から半導体素子の非搭載領域に引き出された引き出し配線が形成され、半導体素子と引き出し配線がボンディングワイヤーによって電気的に接続されることによって、半導体素子の搭載領域に形成された端子電極も信号用の端子として使用することができる。そして、半導体素子の搭載領域に形成された端子電極を有効に利用することによって、即ち、無駄な端子電極を無くすことによって、半導体パッケージの小型化を実現することができる。   In the semiconductor package obtained by the semiconductor package manufacturing method to which the present invention is applied, a lead-out wiring led out from the terminal electrode formed in the semiconductor element mounting region to the non-semiconductor element mounting region is formed. When the lead-out wiring is electrically connected by the bonding wire, the terminal electrode formed in the semiconductor element mounting region can also be used as a signal terminal. The semiconductor package can be reduced in size by effectively using the terminal electrodes formed in the semiconductor element mounting region, that is, by eliminating useless terminal electrodes.

また、本発明を適用した半導体パッケージの製造方法では、開口部及び引き出し開口部が形成されたメタルマスク上に導電性ペーストを載せてスキージにより印刷を行なった後に、導電性ペーストを硬化させることによって端子電極及び引き出し配線を形成することができ、極めて容易に端子電極及び引き出し配線を形成することができる。   Further, in the method of manufacturing a semiconductor package to which the present invention is applied, the conductive paste is cured by placing the conductive paste on a metal mask having openings and lead-out openings and printing with a squeegee. Terminal electrodes and lead wires can be formed, and the terminal electrodes and lead wires can be formed very easily.

更に、本発明を適用した半導体パッケージの製造方法で得られる半導体パッケージでは、図中符合Aで示す端子電極の外部基板接続端部をリードフレームベース材よりも突出させることによって、半導体パッケージの下面と端子電極の外部基板接続端部との距離である図中符合Bで示すスタンドオフを大きくとることができる。よって半導体パッケージを外部基板に実装する際に外部基板に付着した異物による半導体パッケージの浮き上がりを低減でき、端子電極のテンプラ不良を抑制することができる。   Further, in the semiconductor package obtained by the semiconductor package manufacturing method to which the present invention is applied, the external substrate connection end portion of the terminal electrode indicated by the symbol A in the figure is projected from the lead frame base material, The standoff indicated by the symbol B in the figure, which is the distance between the terminal electrode and the external substrate connection end, can be increased. Therefore, when the semiconductor package is mounted on the external substrate, the lift of the semiconductor package due to foreign matters attached to the external substrate can be reduced, and the tempering failure of the terminal electrode can be suppressed.

また、端子電極の外部基板接続端部をリードフレームベース材よりも突出させることによって、半導体パッケージをはんだ等を用いて実装基板に搭載した場合に、アンカー効果により端子電極とはんだ等との接続性が向上し、半導体パッケージの接続信頼性の向上が期待できる。   In addition, by connecting the external substrate connection end of the terminal electrode beyond the lead frame base material, when the semiconductor package is mounted on a mounting substrate using solder etc., the connectivity between the terminal electrode and solder etc. due to the anchor effect This improves the connection reliability of the semiconductor package.

なお、本発明を適用した半導体パッケージの製造方法の一例では、開口部及び引き出し開口部が形成されたメタルマスクを介して導電性ペーストをスキージにより印刷しているのに対して、本発明を適用した半導体パッケージの製造方法の他の一例では、メタルマスクを介することなく導電性ペーストをスキージにより印刷しており、本発明を適用した半導体パッケージの製造方法の一例で得られる半導体パッケージは端子電極及び引き出し配線はリードフレームベース材から上方に突出した状態をなしているのに対して、本発明を適用した半導体パッケージの製造方法の他の一例で得られる半導体パッケージは端子電極及び引き出し配線はリードフレーム材から上方に突出していない。従って、本発明を適用した半導体パッケージの製造方法の他の一例で得られる半導体パッケージの方が半導体素子の搭載の面では優れていると考えられる。   In an example of a method for manufacturing a semiconductor package to which the present invention is applied, the conductive paste is printed by a squeegee through a metal mask in which an opening and a lead-out opening are formed. In another example of the semiconductor package manufacturing method, the conductive paste is printed by a squeegee without using a metal mask, and the semiconductor package obtained by the example of the semiconductor package manufacturing method to which the present invention is applied includes a terminal electrode and a semiconductor package. The lead-out wiring protrudes upward from the lead frame base material, whereas the semiconductor package obtained by another example of the semiconductor package manufacturing method to which the present invention is applied has the terminal electrode and lead-out wiring as the lead frame. It does not protrude upward from the material. Therefore, it is considered that the semiconductor package obtained by another example of the semiconductor package manufacturing method to which the present invention is applied is superior in terms of mounting semiconductor elements.

一方、本発明を適用した半導体パッケージの製造方法の一例では、貫通孔が形成されたリードフレームベース材を使用するのに対して、本発明を適用した半導体パッケージの製造方法の他の一例では、貫通孔及び引き出し開口部が形成されたリードフレームベース材を使用しており、本発明を適用した半導体パッケージの製造方法の一例がリードフレームベース材の形成過程が容易であるという面で優れていると考えられる。
なお、本発明を適用した半導体パッケージの製造方法の一例では、引き出し開口部が形成されたメタルマスクを使用する必要があるが、リードフレームベース材に引き出し開口部を形成することと比較するとメタルマスクに引き出し開口部を形成することは一般に容易であると考えられる。
On the other hand, in an example of a semiconductor package manufacturing method to which the present invention is applied, a lead frame base material in which a through hole is formed is used, whereas in another example of a semiconductor package manufacturing method to which the present invention is applied, A lead frame base material in which a through hole and a lead-out opening are formed is used, and an example of a semiconductor package manufacturing method to which the present invention is applied is excellent in that the formation process of the lead frame base material is easy. it is conceivable that.
In the example of the semiconductor package manufacturing method to which the present invention is applied, it is necessary to use a metal mask in which a lead opening is formed. Compared with the case in which the lead opening is formed in the lead frame base material, the metal mask is used. It is generally considered that it is easy to form a drawer opening.

本発明を適用した半導体パッケージの製造方法の一例を説明するための模式図である。It is a schematic diagram for demonstrating an example of the manufacturing method of the semiconductor package to which this invention is applied. 本発明を適用した半導体パッケージの製造方法の他の一例を説明するための模式図である。It is a schematic diagram for demonstrating another example of the manufacturing method of the semiconductor package to which this invention is applied. 従来のリードフレームを説明するための模式図(1)である。It is a schematic diagram (1) for demonstrating the conventional lead frame. 従来のリードフレームを説明するための模式図(2)である。It is a schematic diagram (2) for demonstrating the conventional lead frame. 従来の半導体パッケージを説明するための模式的な断面図である。It is typical sectional drawing for demonstrating the conventional semiconductor package.

符号の説明Explanation of symbols

1 貫通孔
2 リードフレームベース材
5 メタルマスク
6 メタル治具
7 導電性ペースト
8 開口部
9 引き出し開口部
10 凹部
11 端子電極
12 引き出し配線
13 半導体素子
14 ボンディングワイヤー
15 モールド樹脂
20 引き出し凹部
DESCRIPTION OF SYMBOLS 1 Through-hole 2 Lead frame base material 5 Metal mask 6 Metal jig 7 Conductive paste 8 Opening part 9 Draw-out opening part 10 Recess 11 Terminal electrode 12 Lead-out wiring 13 Semiconductor element 14 Bonding wire 15 Mold resin 20 Draw-out recessed part

Claims (9)

複数の互いに独立した端子電極を備える基板の製造方法において、
複数の互いに独立した貫通孔を有する絶縁基板を形成する工程と、
前記貫通孔に導電材料を充填することにより端子電極を形成すると共に、半導体素子の搭載領域に形成される前記端子電極から半導体素子の非搭載領域に引き出される引き出し配線を形成する工程とを備える
ことを特徴とする基板の製造方法。
In a method of manufacturing a substrate comprising a plurality of mutually independent terminal electrodes,
Forming an insulating substrate having a plurality of mutually independent through holes;
Forming a terminal electrode by filling the through hole with a conductive material, and forming a lead-out wiring led out to the non-mounting region of the semiconductor element from the terminal electrode formed in the mounting region of the semiconductor element. A method for manufacturing a substrate, characterized in that:
前記端子電極は、外部基板と接続する端部が前記絶縁基板よりも突出して形成する
ことを特徴とする請求項1に記載の基板の製造方法。
The method for manufacturing a substrate according to claim 1, wherein the terminal electrode is formed such that an end connected to an external substrate protrudes from the insulating substrate.
複数の互いに独立した端子電極を備える基板の製造方法において、
複数の互いに独立した貫通孔を有する絶縁基板を形成する工程と、
前記貫通孔に対応する領域に開口部が形成されると共に、半導体素子の搭載領域に対応する領域に形成された前記開口部から半導体素子の非搭載領域に対応する領域に引き出す引き出し開口部が形成されたマスク体を前記絶縁基板の一方側に配置する工程と、
前記貫通孔、前記開口部及び前記引き出し開口部に導電材料を充填する工程とを備える
ことを特徴とする基板の製造方法。
In a method of manufacturing a substrate comprising a plurality of mutually independent terminal electrodes,
Forming an insulating substrate having a plurality of mutually independent through holes;
An opening is formed in a region corresponding to the through hole, and a lead-out opening is formed from the opening formed in the region corresponding to the semiconductor element mounting region to a region corresponding to the non-mounting region of the semiconductor element. Placing the mask body on one side of the insulating substrate;
And a step of filling the through hole, the opening, and the drawer opening with a conductive material.
前記貫通孔に対応する領域に有底の凹部が形成された支持体を前記絶縁基板の他方側に配置する工程を備える
ことを特徴とする請求項3に記載の基板の製造方法。
The method for manufacturing a substrate according to claim 3, further comprising a step of disposing a support body having a bottomed recess formed in a region corresponding to the through hole on the other side of the insulating substrate.
複数の互いに独立した端子電極を備える基板の製造方法において、
複数の互いに独立した貫通孔を有すると共に、半導体素子の搭載領域に位置する貫通孔から半導体素子の非搭載領域に引き出す引き出し開口部が形成された絶縁基板を形成する工程と、
前記貫通孔及び前記引き出し開口部に導電材料を充填する工程とを備える
ことを特徴とする基板の製造方法。
In a method of manufacturing a substrate comprising a plurality of mutually independent terminal electrodes,
Forming an insulating substrate having a plurality of mutually independent through-holes and having a lead-out opening that is led out from the through-hole located in the semiconductor element mounting region to the non-mounting region of the semiconductor element;
And a step of filling the through-hole and the lead-out opening with a conductive material.
前記貫通孔に対応する領域に有底の凹部が形成された支持体を配置する工程を備える
ことを特徴とする請求項5に記載の基板の製造方法。
The method for manufacturing a substrate according to claim 5, comprising a step of disposing a support body having a bottomed recess formed in a region corresponding to the through hole.
複数の互いに独立した端子電極を有する基板と、該基板に搭載されると共に前記端子電極と接続された半導体素子と、該半導体素子を封止する封止樹脂とを備える半導体パッケージの製造方法において、
複数の互いに独立した貫通孔を有する絶縁基板を形成する工程と、
前記貫通孔に導電材料を充填することにより端子電極を形成すると共に、半導体素子の搭載領域に形成される前記端子電極から半導体素子の非搭載領域に引き出される引き出し配線を形成する工程と、
半導体素子を搭載する工程と、
前記半導体素子を樹脂封止する工程とを備える
ことを特徴とする半導体パッケージの製造方法。
In a method for manufacturing a semiconductor package comprising a substrate having a plurality of mutually independent terminal electrodes, a semiconductor element mounted on the substrate and connected to the terminal electrode, and a sealing resin for sealing the semiconductor element,
Forming an insulating substrate having a plurality of mutually independent through holes;
Forming a terminal electrode by filling the through-hole with a conductive material, and forming a lead-out wiring led out to the non-mounting region of the semiconductor element from the terminal electrode formed in the mounting region of the semiconductor element;
Mounting a semiconductor element;
And a step of resin-sealing the semiconductor element. A method of manufacturing a semiconductor package.
複数の互いに独立した端子電極を有する基板と、該基板に搭載されると共に前記端子電極と接続された半導体素子と、該半導体素子を封止する封止樹脂とを備える半導体パッケージの製造方法において、
複数の互いに独立した貫通孔を有する絶縁基板を形成する工程と、
前記貫通孔の形成領域に対応する領域に開口部が形成されると共に、半導体素子の搭載領域に対応する領域に形成された前記開口部から半導体素子の非搭載領域に対応する領域に引き出す引き出し開口部が形成されたマスク体を前記絶縁基板の一方側に配置する工程と、
前記貫通孔、前記開口部及び前記引き出し開口部に導電材料を充填する工程と、
半導体素子を搭載する工程と、
前記半導体素子を樹脂封止する工程とを備える
ことを特徴とする半導体パッケージの製造方法。
In a method for manufacturing a semiconductor package comprising a substrate having a plurality of mutually independent terminal electrodes, a semiconductor element mounted on the substrate and connected to the terminal electrode, and a sealing resin for sealing the semiconductor element,
Forming an insulating substrate having a plurality of mutually independent through holes;
An opening is formed in a region corresponding to the formation region of the through hole, and a lead-out opening is drawn out from the opening formed in the region corresponding to the mounting region of the semiconductor element to a region corresponding to the non-mounting region of the semiconductor element Placing the mask body with the portion formed on one side of the insulating substrate;
Filling the through hole, the opening, and the drawer opening with a conductive material;
Mounting a semiconductor element;
And a step of resin-sealing the semiconductor element. A method of manufacturing a semiconductor package.
複数の互いに独立した端子電極を有する基板と、該基板に搭載されると共に前記端子電極と接続された半導体素子と、該半導体素子を封止する封止樹脂とを備える半導体パッケージの製造方法において、
複数の互いに独立した貫通孔を有すると共に、半導体素子の搭載領域に位置する貫通孔から半導体素子の非搭載領域に引き出す引き出し開口部が形成された絶縁基板を形成する工程と、
前記貫通孔及び前記引き出し開口部に導電材料を充填する工程と、
半導体素子を搭載する工程と、
前記半導体素子を樹脂封止する工程とを備える
ことを特徴とする半導体パッケージの製造方法。
In a method for manufacturing a semiconductor package comprising a substrate having a plurality of mutually independent terminal electrodes, a semiconductor element mounted on the substrate and connected to the terminal electrode, and a sealing resin for sealing the semiconductor element,
Forming an insulating substrate having a plurality of mutually independent through-holes and having a lead-out opening that is led out from the through-hole located in the semiconductor element mounting region to the non-mounting region of the semiconductor element;
Filling the through hole and the opening with a conductive material;
Mounting a semiconductor element;
And a step of resin-sealing the semiconductor element. A method of manufacturing a semiconductor package.
JP2007015846A 2007-01-26 2007-01-26 Manufacturing method for substrate, and manufacturing method for semiconductor package Pending JP2008182137A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007015846A JP2008182137A (en) 2007-01-26 2007-01-26 Manufacturing method for substrate, and manufacturing method for semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007015846A JP2008182137A (en) 2007-01-26 2007-01-26 Manufacturing method for substrate, and manufacturing method for semiconductor package

Publications (1)

Publication Number Publication Date
JP2008182137A true JP2008182137A (en) 2008-08-07

Family

ID=39725785

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007015846A Pending JP2008182137A (en) 2007-01-26 2007-01-26 Manufacturing method for substrate, and manufacturing method for semiconductor package

Country Status (1)

Country Link
JP (1) JP2008182137A (en)

Similar Documents

Publication Publication Date Title
KR100557028B1 (en) Leadframe, resin-molded semiconductor device including the leadframe, method of making the leadframe and method for manufacturing the device
EP2005470B1 (en) Lead frame based, over-molded semiconductor package with integrated through hole technology (tht) heat spreader pin(s) and associated method of manufacturing
JP4785139B2 (en) Circuit device and manufacturing method thereof
JP4095827B2 (en) Semiconductor device
US7550322B2 (en) Manufacturing method for resin sealed semiconductor device
KR20040030297A (en) Lead frame, method of manufacturing the same, and semiconductor device manufactured with the same
CN104051408A (en) Module and method of manufacturing same
US8592962B2 (en) Semiconductor device packages with protective layer and related methods
US8937376B2 (en) Semiconductor packages with heat dissipation structures and related methods
JP2006210807A (en) Method for manufacturing semiconductor device
TW201021186A (en) Lead frame board, method of forming the same, and semiconductor device
JP3866127B2 (en) Semiconductor device
JP4159348B2 (en) Circuit device manufacturing method
JP5498604B1 (en) Hollow package for solid-state image sensor
JP2007150045A (en) Semiconductor device
KR20040108582A (en) Seniconductor device and method for fabricating the same
JP2008113021A (en) Manufacturing method of semiconductor device
JP4031005B2 (en) Manufacturing method of semiconductor device
JP2006237503A (en) Semiconductor device and its manufacturing process
JP6259900B1 (en) Lead frame manufacturing method
JP2008182137A (en) Manufacturing method for substrate, and manufacturing method for semiconductor package
JP5499437B2 (en) Mold package
JP4887346B2 (en) Semiconductor device
JP4305326B2 (en) Manufacturing method of semiconductor package
JP5066971B2 (en) Mold package mounting structure