JP2008176912A - 構成ランダムアクセスメモリ - Google Patents

構成ランダムアクセスメモリ Download PDF

Info

Publication number
JP2008176912A
JP2008176912A JP2008004824A JP2008004824A JP2008176912A JP 2008176912 A JP2008176912 A JP 2008176912A JP 2008004824 A JP2008004824 A JP 2008004824A JP 2008004824 A JP2008004824 A JP 2008004824A JP 2008176912 A JP2008176912 A JP 2008176912A
Authority
JP
Japan
Prior art keywords
transistor
memory element
capacitor
inverter
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008004824A
Other languages
English (en)
Inventor
Irfan Rahim
ラヒム イルファン
Andy L Lee
エル． リー アンディー
Myron Wai Wong
ワイ ウォン マイロン
William Bradley Vest
ブラッドリー ベスト ウィリアム
Jeffrey T Watt
ティー． ワット ジェフリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Altera Corp
Original Assignee
Altera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Altera Corp filed Critical Altera Corp
Publication of JP2008176912A publication Critical patent/JP2008176912A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/1776—Structural details of configuration resources for memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/1778—Structural details for adapting physical parameters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】改善された構成ランダムアクセスメモリを提供する。
【解決手段】アドレストランジスタであって、アドレスラインに接続されたゲートを有しており、データラインに接続された第１のソース−ドレインを有しており、データノードに接続された第２のソース−ドレインを有している、アドレストランジスタと、キャパシタ接地端子と第２のソース−ドレインとの間に接続されたキャパシタと、第１および第２のクロスカップルドインバータであって、第１のインバータは、データノードに接続された出力を有しており、入力を有しており、第２のインバータは、データノードに接続された入力を有しており、出力を有している、第１および第２のクロスカップルドインバータと、を備えている、メモリ要素。
【選択図】図５

Description

（発明の分野）
本発明は、揮発性メモリ要素に関し、より具体的には、集積回路のためのランダムアクセスメモリ、例えば、プログラマブルロジックデバイス集積回路のための構成ランダムアクセスメモリに関する。
（発明の分野）
集積回路は、しばしば揮発性メモリ要素を含む。プログラマブルロジックデバイスにおいて、揮発性メモリ要素は、構成データを格納するために使用される。このタイプのメモリは、しばしば構成ランダムアクセスメモリ（ＣＲＡＭ；ｃｏｎｆｉｇｕｒａｔｉｏｎ ｒａｎｄｏｍ−ａｃｃｅｓｓ ｍｅｍｏｒｙ）と称される。
プログラマブルロジックデバイスは、所望のロジック設計を実装するために、比較的小さなバッチでカスタマイズされ得るタイプの集積回路である。典型的なシナリオにおいて、プログラマブルロジックデバイスの製造業者は、前もって、カスタマイズされていないプログラマブルロジックデバイス集積回路を設計および製造する。その後、ロジック設計者が、ロジック設計システムを使用して、カスタムのロジック回路を設計する。ロジック設計システムは、所与のプログラマブルロジックデバイス上で利用可能なリソースを使用することによって、ロジック回路を実装する設計者を助けるために、製造業者のプログラマブルロジックデバイスのハードウェア能力に関する情報を使用する。
ロジック設計システムは、ロジック設計者のカスタムの設計に基づいて、構成データを形成する。構成データが１つのプログラマブルロジックデバイスの構成ランダムアクセスメモリ要素にロードされると、これは、プログラマブルロジックデバイスが設計者のロジック回路を実装するように、プログラマブルロジックデバイスのロジックをプログラムする。プログラマブルロジックデバイスの使用は、所望の集積回路設計に必要な努力を大幅に軽減させ得る。
従来の構成ランダムアクセスメモリ要素は、６トランジスタセル（ｓｉｘ−ｔｒａｎｓｉｓｔｏｒ ｃｅｌｌ）を使用して形成される。半導体製造技術が進歩するにつれ、ますます小さな寸法のメモリ要素を構成するトランジスタを製造することが可能になった。一般的に、コストを下げ、性能を向上させるためには、コンポーネントのサイズを可能な限り縮小することが望ましい。低い電力供給電圧でコンポーネントを動作させ、電力消費を最小化することもまた、望ましくあり得る。
コンポーネントのサイズが縮小するにつれ、また電力供給電圧が比例するにつれ、メモリ要素の安定性に悪影響を与え得るたくさんの要因が出現した。
メモリ要素の安定性は、各トランジスタ上のノイズによって悪影響を受ける。ノイズは、粒子の衝突によって（例えば、中性子またはアルファ粒子による衝突によって）生成され得る。ノイズはまた、近くの回路からメモリ要素に容量結合され得る。これらのソースからメモリにノイズが導入されると、メモリ要素は、その状態を誤って変化させ得る。
メモリ要素の安定性はまた、トランジスタの閾値電圧のバリエーションによっても悪影響を受け得る。閾値電圧のバリエーションは、トランジスタに対するインプラント領域を形成するときに使用されるイオンの離散的性質の統計的副産物である。
これらの要因がメモリ要素を不安定にさせないことを保証するために、従来のランダムアクセスメモリ要素は、拡張された面積（すなわち、拡張されたゲート幅）を有するトランジスタを有していた。拡張された面積を有するトランジスタは、小さなトランジスタよりも、より臨界的な電荷を格納し、それゆえに、ノイズ（例えば、粒子の衝突からのノイズ）の影響をより受けにくい。拡張された面積を有するトランジスタはまた、閾値電圧のバリエーションの影響を受けにくく、隣接するメモリ要素の上で実行される読取り動作および書き込み動作からの干渉を、よりうまく防止することが可能である。
しかしながら、従来の構成ランダムアクセスメモリ要素におけるトランジスタのサイズを大きくする必要性は、回路の不動産（ｒｅａｌ ｅｓｔａｔｅ）消費に対して悪影響を有する。典型的なプログラマブルロジックデバイス集積回路において、構成ランダムアクセスメモリ要素によって消費される面積は、集積回路の全面積のうちのかなりの割合であり得る。結果として、メモリ要素の適切な安定性を保証するためにトランジスタのサイズを拡張する必要性によって課される面積の問題は、無視できないものとなり得る。
（発明の概要）
したがって、改善された構成ランダムアクセスメモリ要素を提供することを可能にすることが望ましい。
例えば、本発明は、以下を提供する：
（項目１）
アドレストランジスタであって、アドレスラインに接続されたゲートを有しており、データラインに接続された第１のソース−ドレインを有しており、データノードに接続された第２のソース−ドレインを有している、アドレストランジスタと、
キャパシタ接地端子と該第２のソース−ドレインとの間に接続されたキャパシタと、
第１および第２のクロスカップルドインバータであって、該第１のインバータは、該データノードに接続された出力を有しており、入力を有しており、該第２のインバータは、該データノードに接続された入力を有しており、出力を有している、第１および第２のクロスカップルドインバータと
を備えている、メモリ要素。
（項目２）
クリアラインに接続されたゲートを有しているクリアトランジスタをさらに含んでいる、項目１に記載のメモリ要素。
（項目３）
上記メモリ要素は、クリアトランジスタをさらに含んでおり、該クリアトランジスタは、クリアラインに接続されたゲートを有しており、接地に接続された第１のソース−ドレイン端子を有しており、上記第２のインバータの出力に接続された第２のソース−ドレイン端子を有している、項目１に記載のメモリ要素。
（項目４）
上記第１および第２のインバータは、インバータトランジスタを含んでおり、上記アドレストランジスタおよび該インバータトランジスタは、半導体基板から形成されており、上記キャパシタは、該基板におけるトランジスタのうちの少なくとも一部の上の誘電体層に形成された金属−絶縁体−金属キャパシタを含んでいる、項目１に記載のメモリ要素。
（項目５）
上記データノードに接続された出力ラインをさらに含んでおり、該出力ラインは、少なくとも２ミクロンの長さの金属ラインを含んでおり、上記第１および第２のインバータは、上記キャパシタから少なくとも２ミクロンの距離において該出力ラインに接続されている、項目１に記載のメモリ要素。
（項目６）
ゲートを有している金属酸化物半導体トランジスタと、
メモリ要素のアレイであって、該アレイはデータを格納し、該アレイは該トランジスタの該ゲートに印加される対応する出力信号を生成し、各メモリ要素は、キャパシタと、該キャパシタに接続された一対のクロスカップルドインバータを含んでいる、メモリ要素のアレイ
を備えている、集積回路デバイス。
（項目７）
各メモリ要素は、
アドレストランジスタであって、アドレスラインに接続されたゲートを有しており、データラインに接続された第１のソースドレインを有しており、データノードに接続された第２のソースドレインを有しており、該メモリ要素の各々の該データノードは、上記出力信号のそれぞれを供給する、アドレストランジスタ
をさらに含んでいる、項目６に記載の集積回路デバイス。
（項目８）
各メモリ要素は、
アドレストランジスタであって、アドレスラインに接続されたゲートを有しており、データラインに接続された第１のソース−ドレインを有しており、データノードに接続された第２のソース−ドレインを有しており、該メモリ要素の各々の該データノードは、上記出力信号のそれぞれを供給し、各キャパシタは、キャパシタ接地端子と該アドレストランジスタの該第２のソース−ドレインとの間に接続されており、上記集積回路デバイスの集積回路は、上記アレイにデータをロードするデータレジスタ回路をさらに含んでいる、アドレストランジスタと
をさらに含んでいる、項目６に記載の集積回路デバイス。
（項目９）
各メモリ要素における上記一対のクロスカップルドインバータは、第１および第２のインバータを含んでおり、該第１および第２のインバータの各々は、それぞれの入力およびそれぞれの出力を有しており、各メモリ要素は、クリアトランジスタをさらに含んでおり、該クリアトランジスタは、クリアラインに接続されたゲートを有しており、接地に接続された第１のソース−ドレイン端子を有しており、該第２のインバータの該出力に接続された第２のソース−ドレイン端子を有している、項目６に記載の集積回路デバイス。
（項目１０）
各メモリ要素における上記一対のクロスカップルドインバータは、第１および第２のインバータを含んでおり、該第１および第２のインバータの各々は、それぞれの入力およびそれぞれの出力を有しており、各メモリ要素における該第１および第２のインバータは、インバータトランジスタを含んでおり、アドレストランジスタおよび該インバータトランジスタは、半導体基板に形成されており、上記キャパシタは、該基板におけるトランジスタのうちの少なくとも一部の上の誘電体層に形成された金属−絶縁体−金属キャパシタを含んでいる、項目６に記載の集積回路デバイス。
（項目１１）
各メモリ要素は、上記トランジスタの上記ゲートのそれぞれに上記出力信号のそれぞれを伝送する出力ラインを含んでおり、該出力ラインは、少なくとも２ミクロンの長さの金属ラインを含んでおり、上記一対のインバータは、該出力ラインに沿って、上記キャパシタから少なくとも２ミクロンの距離に配置されている、項目６に記載の集積回路デバイス。
（項目１２）
各メモリ要素における上記一対のクロスカップルドインバータは、
第１のインバータであって、第１の正の電力供給端子と第１の接地端子との間で直列に接続された、ｐチャネル金属酸化物半導体トランジスタと、ｎチャネル金属酸化物半導体トランジスタとを有している、第１のインバータと、
第２のインバータであって、第２の正の電力供給端子と第２の接地端子との間で直列に接続された、ｐチャネル金属酸化物半導体トランジスタと、ｎチャネル金属酸化物半導体トランジスタとを有している、第２のインバータと
を含んでいる、項目６に記載の集積回路デバイス。
（項目１３）
メモリ要素をクリアする方法であって、該メモリ要素は、アドレストランジスタと、データノードに接続されたキャパシタと、該データノードと反転されたデータノードとの間に接続された第１および第２のクロスカップルドインバータとを有しており、該第１のインバータは、該データノードに接続されたドレイン−ソース端子およびボディ端子を有するｐチャネル金属酸化物半導体トランジスタを有しており、該第１および第２のインバータは、タップを含んでおり、該方法は、
該ドレイン−ソース端子が、該ボディ端子よりも高くなるように、かつ該キャパシタが該ｐチャネル金属酸化物半導体トランジスタを介して放電するように、該メモリ要素を電力ダウンすることと、
該キャパシタが放電する際に、該タップを用いることにより、射出されたキャリアを除去し、ラッチアップ状態の発生を防止することと、
該メモリ要素が電力供給される際に、該キャパシタを用いることにより、該第１および第２のインバータをアンバランスにし、該データノードがクリアされた状態で電力供給されるようにすることと
を包含する、方法。
（発明の概略）
構成ランダムアクセスメモリ要素を有する集積回路、例えば、プログラマブルロジックデバイス集積回路が提供される。集積回路上のプログラマブルロジックをカスタマイズするために、構成ランダムアクセスメモリ要素には、構成データがロードされる。各メモリ要素は、そのメモリ要素に対するデータを格納するキャパシタを有している。一対のクロスカップルドインバータが、キャパシタに接続されている。インバータは、メモリ要素が、１つの電力供給レールから別の電力供給レールに変動する電圧を有する出力制御信号を生成することを保証する。各構成ランダムアクセスメモリ要素は、クリアトランジスタを有し得る。キャパシタは、インバータのトランジスタ、アドレストランジスタ、およびクリアトランジスタの上に存在している、誘電層に形成され得る。インバータは、高められた電力供給電圧によって電力供給され得る。
（概要）
本発明にしたがうと、構成ランダムアクセスメモリ要素を有する集積回路、例えば、プログラマブルロジックデバイス集積回路が提供される。プログラマブルロジック集積回路は、プログラマブルロジックを含む。デバイスプログラミングの間、構成データが、構成ランダムアクセスメモリ要素にロードされる。ロードされると、構成ランダムアクセスメモリ要素は、ロードされた構成データに対応する静的な出力信号を生成する。トランジスタを適切にオンおよびオフにするために、静的な出力信号が、プログラマブルロジックにおけるトランジスタのゲートに印加される。
構成ランダムアクセスメモリ要素は、回路の不動産を効率的に使用する。各ランダムアクセスメモリ要素は、アドレストランジスタを有しており、またクリアトランジスタを有し得る。アドレストランジスタは、ゲートを有しており、これは、対応するアドレスラインに接続されている。関連付けられたデータラインを介してメモリ要素に対して読取りまたは書き込みするときに、アドレスラインがアサートされる。アドレストランジスタは、関連付けられたデータラインに接続されている第１のソースドレイン端子と、データノードに接続されている第２のソースドレイン端子とを有している。各構成ランダムアクセスメモリ要素はまた、データノードとキャパシタの接地端子との間に接続されているデータ格納キャパシタをも有している。一対のクロスカップルドインバータが、データノードに接続されており、データがデータノード上に確実に保持されることを助けている。
集積回路上のプログラマブルロジックは、コアロジック電力供給電圧で電力供給され得る。構成ランダムアクセスメモリ要素からの静的な出力信号が、プログラマブルロジックトランジスタを適切に制御するために十分に強くなるようにするために、構成ランダムアクセスメモリ要素は、高められた電力供給電圧によって電力供給され得る。例えば、インバータにおけるトランジスタは、コアロジック電力供給電圧よりも大きい正の電力供給電圧によって電力供給され得る。
本発明のさらなる特徴、その性質および様々な利点は、添付の図面および以下の好適な実施形態に関する詳細な説明から、より明確に理解され得る。
（発明の詳細な説明）
本発明は、例えば、プログラマブルロジックデバイス集積回路のような集積回路のための、構成ランダムアクセスメモリ要素のようなメモリ要素に関する。必要に応じて、メモリ要素は、例えば、メモリ要素のアレイを有するデジタル信号処理回路、メモリ要素を有するマイクロプロセッサ、メモリ要素を有する特定用途向け集積回路のような、その他の集積回路上に形成され得る。明瞭化のために、本発明は、概して、プログラマブルロジックデバイス集積回路、およびプログラマブルロジックデバイス構成ランダムアクセスメモリ要素のコンテクストで記載される。
本発明にしたがう例示的なプログラマブルロジックデバイス１０が、図１に示されている。
プログラマブルロジックデバイス１０は、デバイス１０の信号をオフにし、かつ入力／出力ピン１４を介してその他のデバイスから信号を受信するための、入力／出力回路網１２を有し得る。相互接続リソース１６、例えば、グローバルおよびローカルな垂直および水平の導線およびバスが、デバイス１０上に信号をルーティングするために使用され得る。相互接続リソース１６は、固定相互接続（導線）およびプログラム可能な相互接続（すなわち、それぞれの固定相互接続の間のプログラム可能な接続）を含んでいる。プログラマブルロジック１８は、組み合わせ的および連続的なロジック回路を含み得る。プログラマブルロジック１８は、カスタムのロジック機能を実行するように構成され得る。相互接続リソースに関連付けられたプログラム可能な相互接続は、プログラマブルロジック１８の一部分であるとみなされ得る。
プログラマブルロジックデバイス１０は、揮発性メモリ要素２０を含んでおり、これには、ピン１４および入力／出力回路１２を使用して、構成データ（プログラミングデータとも称される）がロードされ得る。一旦ロードされると、メモリ要素の各々は、対応する静的な制御出力信号を提供し、この制御信号は、プログラマブルロジック１８における関連付けられたロジック要素の状態を制御する。典型的に、メモリ要素の出力信号は、金属酸化膜半導体（ＭＯＳ）トランジスタのゲートを制御するように使用される。これらのトランジスタのほとんどは、概して、プログラマブルコンポーネント（マルチプレクサ、ＡＮＤゲートおよびＮＡＮＤゲートのようなロジックゲート等）における、ｎチャネル金属酸化膜半導体（ＮＭＯＳ）パストランジスタである。ＮＭＯＳパストランジスタに関連付けられたメモリ要素の出力が高（ｈｉｇｈ）のとき、メモリ要素によって制御されるパストランジスタはオンにされ、その入力から出力にロジック信号をパスする。メモリ要素の出力が低（ｌｏｗ）のとき、パストランジスタはオフにされ、ロジック信号をパスしない。Ｐチャネル金属酸化膜半導体トランジスタもまた、メモリ要素の出力信号によって制御され得る。
メモリ要素２０は、相補型金属酸化物半導体（ＣＭＯＳ）集積回路技術を用いて、またはその他任意の適切な製造技術を用いて、形成され得る。プログラマブルロジックデバイス集積回路のコンテクストにおいて、このメモリ要素は、構成データを格納するので、構成ランダムアクセスメモリ（ＣＲＡＭ）セルと称されることがある。
構成ランダムアクセスメモリ要素２０は、概して、アレイパターンに配置される。典型的な現代のプログラマブルロジックデバイスにおいては、各チップ上に無数のメモリ要素２０が存在し得る。プログラミング動作の間、メモリ要素のアレイには、ユーザ（例えば、ロジック設計者）によって、構成データが提供される。一旦構成データがロードされると、メモリ要素２０は、プログラマブルロジック１８における回路網の一部分を選択的に制御する（例えば、オンおよびオフにする）ことによって、望みどおりに動作され得るように、その機能をカスタマイズする。
デバイス１０の回路網は、任意の適切なアーキテクチャを用いて組織され得る。例えば、プログラマブルロジックデバイス１０のロジックは、大きなプログラマブルロジック領域の一連の行および列に組織され得、これらの行および列の各々は、複数の小さなロジック領域を有している。デバイス１０のロジックリソースは、例えば関連付けられた垂直および水平の導体のような、相互接続リソース１６によって、相互接続され得る。これらの導体は、デバイス１０の実質的全体にスパンするグローバルな導線、デバイス１０の一部分にスパンする１／２ライン（ｈａｌｆ ｌｉｎｅ）または１／４ライン（ｑｕａｒｔｅｒ ｌｉｎｅ）のような部分ライン、特定の長さの（例えば、いくつかのロジックエリアを相互接続するのに十分な長さの）スタガーライン（ｓｔａｇｇｅｒｅｄ ｌｉｎｅ）、より小さなローカルライン、あるいはその他任意の適切な相互接続リソースの配置を含み得る。必要に応じて、デバイス１０のロジックは、複数の大きな領域が相互接続されて、さらに大きなロジック部分を形成している、より多くのレベルまたは層に配置され得る。さらに他のデバイス配置は、行および列に配置されていないロジックを使用し得る。
構成ランダムアクセスメモリ要素２０のアレイをプログラマブルロジックデバイス１０上にロードするために使用され得る、例示的なデータローディング配置が、図２に示されている。図２の配置は、メモリ要素２０の３×３アレイ２２を有している。実際のメモリアレイは、典型的には、数百または数千の行および列を有している。図２の３×３アレイは、実施例として使用されている。
アレイ２２は、正の電力供給ライン４０および接地ライン３８を介して、電力を受信する。接地ライン３８上の接地電圧Ｖｓｓは、典型的には０ボルトである。正の電力供給電圧Ｖｃｃは、正の電力供給ライン４０に印加され得る。典型的なプログラマブルロジックデバイス１０において、デバイスにおけるコアロジックは、１．２ボルトの電力供給電圧（Ｖｃｃ−ｃｏｒｅと称されることがある）を用いて電力供給される。プログラマブルロジックデバイス１０のカスタムの設計を実装する際に用いられるプログラマブルロジック１８は、コアロジックの一部分であり、Ｖｃｃ−ｃｏｒｅで動作する。一部のプログラマブルロジックデバイス１０においては、１．２ボルト未満（例えば、１．１ボルト、１．０ボルト、１．０ボルト未満、等）の電力供給電圧が使用され得る。周辺回路網は、高められた電力供給電圧を用いて電力供給され得る。アレイ２２に電力供給する際に使用される電力供給電圧レベルＶｃｃは、Ｖｃｃ−ｃｏｒｅ未満であったり、Ｖｃｃ−ｃｏｒｅと等しかったり、あるいはＶｃｃ−ｃｏｒｅよりも大きかったりし得る。必要に応じて、Ｖｃｃの値は、時間の関数として変動され得る。例えばＶｃｃは、データ書き込み動作の間に低くされ、通常動作の間に上昇させられ得る。
Ｖｃｃが高められる（すなわち、通常動作の間にＶｃｃがＶｃｃ−ｃｏｒｅよりも大きくなるときの）配置の利点は、これが、メモリ要素の出力における静的な制御信号が高められるという結果につながるということである。高められた制御信号は、例えばプログラマブルロジック１８のｎチャネルパストランジスタのゲートに印加され得、それによって、もしそうでない場合よりも、これらのｎチャネルデバイスをより完全にオンにし得る。
オプションのクリアライン３６（ＣＬＲとラベル付けされている）は、メモリアレイ２２の内容をクリアするために使用され得る。構成データは、アレイがクリアされた後にロードされ得る。
構成データは、入力３２を介して、データレジスタ３０に直列的に提供され得る。その後、構成データは、ＤＡＴＡ＿ＩＮ＿１、ＤＡＴＡ＿ＩＮ＿２、およびＤＡＴＡ＿ＩＮ＿３ライン２６を介して、アレイ２２に並列的に提供され得る。アドレスレジスタ３４は、入力４４を介してアドレッシング情報を受信する。応答して、アドレスレジスタは、アドレスライン２８（ＡＤＤ１、ＡＤＤ２、またはＡＤＤ３）のうちの所望の１つをアサートする。所与の行におけるアドレスラインがアサートされると、データライン２６上のデータは、その行において、メモリ要素２４にロードされる。アレイは、アレイの各行にメモリ要素を組織的にロードすることによって、充填され得る。アレイに構成データが完全にロードされた後、各メモリ要素２４の出力４２は、パストランジスタまたはプログラマブルロジック上のその他のロジックコンポーネントのゲートを制御するための、対応する静的な制御信号を生成する。
プログラマブルロジックデバイス上の要素のアレイに使用され得るタイプの従来の構成ランダムアクセスメモリ要素４５が、図３に示されている。図３に示されているように、メモリ要素４５は、２つのクロスカップルドインバータ（インバータ４６およびインバータ５２）から形成される。インバータ４６は、ｐチャネル金属酸化膜半導体（ＰＭＯＳ）トランジスタ４８、およびｎチャネル金属酸化膜半導体（ＮＭＯＳ）トランジスタ５０を有している。インバータ５２は、ＰＭＯＳトランジスタ５４およびＮＭＯＳトランジスタ５６を有している。ＮＭＯＳトランジスタ６０は、クリアライン６２を活性化することによって、クリア動作の間にオンにされ得る。これは、ノードＮ２を接地６４に接続し、メモリ要素４５をクリアする。ライン４２０上のメモリ要素の出力（ＤＡＴＡ＿ＯＵＴ）は、ノードＮ２上の信号によって決定される。
アドレスライン６６が高に取られると、ＮＭＯＳトランジスタ５８はオンにされ、データライン６８上の信号は、メモリ要素４５に供給される。ライン６８上の信号が高の場合、ノードＮ１は高状態を維持し、メモリ要素４５は低状態（クリアされた状態）を維持する。この状況において、出力ＤＡＴＡ＿ＯＵＴは低である。ライン６８上の信号が低の場合、ノードＮ１は低に取られ、インバータ４６による低であるＮ１信号の反転によって、ノードＮ２上の電圧は、高に取られる。これは、出力ＤＡＴＡ＿ＯＵＴを高にする。
ＤＡＴＡ＿ＯＵＴ信号は、典型的には、マルチプレクサにおけるゲート、ＡＮＤゲート、ＯＲゲート、あるいはプログラム可能な相互接続ロジックまたはプログラム可能なデバイスのその他のプログラム可能なロジックにおける、その他の適切なロジックゲートに印加される。典型的に、ＤＡＴＡ＿ＯＵＴは、ｎチャネルＭＯＳパスゲートのゲートに印加される。このタイプの状況において、パストランジスタは、ＤＡＴＡ＿ＯＵＴが低のときに、オフにされる。ＤＡＴＡ＿ＯＵＴが高のときに、パストランジスタはオンにされる。
満足のいく動作のためには、ノードＮ２上の電圧（すなわち、信号ＤＡＴＡ＿ＯＵＴ）は、１つの電圧供給レールからその他の電圧供給レールにスイング（ｓｗｉｎｇ）すべきである。ノードＮ２上の電圧がレールからレールにスイングしないと、ＤＡＴＡ＿ＯＵＴ信号によって制御されているトランジスタは、完全にオンおよびオフにされず、それゆえに、漏れ電流および望ましくない電力損失につながり得る。
図３の従来の構成ランダムアクセスメモリ要素は満足のいく程度に機能するが、比較的多くの不動産を消費する。これは、メモリ要素４５が安定な動作を示すことを保証するために、従来の構成ランダムアクセスメモリ要素４５におけるトランジスタが、比較的大きな寸法で製造されることによる。図３の要素４５のような要素におけるトランジスタのゲート幅は、典型的には、使用されている製造技術によって許容される最小の可能な幅よりも、数倍大きい。
その他のタイプのメモリ要素は、よりコンパクトな寸法で製造され得る。例えば、従来の動的ランダムアクセスメモリ（ＤＲＡＭ）セルは、図３に示されているタイプの従来の構成ランダムアクセスメモリ要素よりも、よりコンパクトな寸法で製造され得る。典型的な従来の動的ランダムアクセスメモリセル７０が、図４に示されている。ＤＲＡＭセル７０は、キャパシタ７８を用いてデータを格納する。セル７０の内容は、電圧によってノード８２上に提供される。キャパシタ７８が充電され、ノード８２が高になると、セル７０は、１を含む（ｃｏｎｔａｉｎ ａ ｏｎｅ）と称される。キャパシタ７８が放電され、ノード８２が低になると、セル７０は、０を含む（ｃｏｎｔａｉｎ ａ ｚｅｒｏ）と称される。キャパシタ７８は、例えば、トレンチキャパシタであり得る。キャパシタ７８は、接地８０に接続されている。
単一のトランジスタ７６は、セルにアドレスするために使用され得る。データライン７２上に存在するデータをセル７０に格納するために、アドレスライン７４がアサートされる。これは、アドレストランジスタ７６をオンにし、データライン７２上の値をキャパシタ８２上に供給する。例えば、ライン７２上のデータがロジック低である場合、キャパシタ７８は放電し得、それによって、それの関連する電荷を０にし得る。書き込み動作の間に、ライン７２上のデータが高である場合、高信号はキャパシタ７８に供給され、それによって、キャパシタ７８を充電し得る。
セル７０の内容を読み取るために、アドレスライン７４がアサートされている間に、読取り回路が使用され、ライン７２の状態をモニタする。セル７８に０が格納されている場合、ライン７２が低にプルダウンされ得る。セル７０に１が格納されている場合、ライン７２が高にプルアップされ得る。読取り動作は破壊を伴う（ｄｅｓｔｒｕｃｔｉｖｅ）ので、以後の読取り動作では、セル７０に格納されたデータは再生成されなければならない。またキャパシタ７８に格納された電荷は、漏れ電流の対象となり得るので、セル７０の内容をコンスタントにリフレッシュする必要がある。
ノード８２上の電荷は、漏れ電流効果および接地端子８０上の接地ノイズ効果が原因で変動し得るので、セル７０は、プログラマブルロジックデバイス上に静的な出力信号を供給するためには適切ではない。ノード８２上の電圧における任意の変動または中断は、ノード８２にゲートが接続されているトランジスタに対する電位の状態の変化に直ちに翻訳され得る。さらに、セル７０のようなセルの状態をリフレッシュさせるコンスタントな必要性は、ＤＲＡＭタイプの構成ランダムアクセスメモリ要素に望ましくない負担を課し得る。これらの理由により、図４のセル７０のようなＤＲＡＭセルは、構成ランダムアクセスメモリとしての使用には適切ではない。
本発明の実施形態にしたがう構成ランダムアクセスメモリ要素２０が、図５に示されている。構成ランダムアクセスメモリ２０は、図２に示されているタイプのアレイ２２に使用され得る。図５に示されているように、メモリ要素２０は、クロスカップルドインバータ９０および１００を有している。インバータ１００の入力は、導電性の出力ライン４２（例えば、金属ライン）を介して、インバータ９０の出力に接続されている。インバータ９０の入力は、導線１０６（例えば、金属ライン）を介して、インバータ１００の出力に接続されている。
インバータ９０は、ｐチャネル金属酸化膜半導体（ＰＭＯＳ）トランジスタ９２およびｎチャネル金属酸化膜半導体（ＮＭＯＳ）トランジスタ９４を有している。インバータ１００は、ＰＭＯＳトランジスタ１０２およびＮＭＯＳトランジスタ１０４を有している。インバータ９０および１００は、正の電力供給端子９６において正の電力供給信号Ｖｃｃを使用して電力供給され、接地端子９８において設置信号Ｖｓｓを使用して電力供給され得る。典型的なシナリオにおいて、通常動作の間、Ｖｃｃは、デバイス１０上のコアロジック電圧Ｖｃｃ−ｃｏｒｅよりも大きい。Ｖｃｃ−ｃｏｒｅが、例えば１．２ボルトである場合、Ｖｃｃは、例えば１．６ボルトであり得る。必要に応じて、ＶｃｃはＶｃｃ−ｃｏｒｅよりも低かったり、またはＶｃｃ−ｃｏｒｅと等しかったりし得る。Ｖｃｃの値はまた、時間の関数として変動され得る。例えばＶｃｃは、書き込み動作の間に、書き込み動作を容易にするために、クリアトランジスタまたはアドレストランジスタ（例えば、アドレストランジスタ８４）に対してインバータ９０および１００を弱めることにより、低められ得る。その後、Ｖｃｃの値は、通常動作の間に上昇させられ得る。Ｖｓｓの値は、例えば０ボルトであり得る。クリアトランジスタは、図５の実施形態においては一切使用されていないが、必要に応じて使用され得る。
アドレスライン２８が高に取られると、ＮＭＯＳトランジスタ８４はオンにされ、データライン２６上の信号は、メモリ要素２０に供給される。高信号がセル２０に供給されると、データノードＤと接地端子１１４との間に接続されたキャパシタ８６は、充電される。低信号がセル２０に供給されると、キャパシタ８６は放電される。
アドレスライン２８が高に取られたときに、ライン２６上の信号が高の場合、ノードＤは高にされ得る。インバータ９０は高信号を反転させ、ライン１０６上のノードＮＤを低に取る。ノードＤ上の信号の値は、信号ＤＡＴＡ＿ＯＵＴになり、これは出力ライン４２上に供給される。
アドレスライン２８が高に取られたときに、ライン２６上の信号が低の場合、ノードＤおよびＤＡＴＡ＿ＯＵＴ信号は低に取られ、インバータ１００による低であるＤ信号の反転によって、ノードＮＤにおける電圧は高に取られる。これは、出力ＤＡＴＡ＿ＯＵＴを高にする。
キャパシタ８６上に格納された電荷は、セル２０（Ｄ）の内容を提供する。クロスカップルドインバータ９０、１００が存在するので、Ｄの値は、電力供給レールの間で十分にスイングする。インバータ１００のおかげで、値ＮＤはＤの反転である。Ｄが低のとき、ＮＤは高になり、これは、ＮＭＯＳトランジスタ９４をオンにし、インバータ９０の接地端子９８上のより低い電力供給レール（Ｖｓｓ）にＤを下げる。Ｄが高のとき、ＮＤは低になり、これは、ＰＭＯＳトランジスタ９２をオンにし、インバータ９０の正の電力供給端子９６上の電圧Ｖｃｃ（すなわち、セル２０に対する高い方の電力供給レール）にＤをプルする。十分に大きいＶｃｃの値（典型的には、Ｖｃｃ−ｃｏｒｅと等しいＶｃｃ、またはＶｃｃ−ｃｏｒｅに対して高められたＶｃｃの値）を選択することにより、ノードＤ上の信号の最大値は、比較的高い電圧に到達することが保証され得る。
セル２０において、クロスカップルドインバータ９０および１００が使用されない場合、キャパシタ８６は、その電荷を保持することが不可能であり得る。これは、漏れ電流（例えば、トランジスタ８４、キャパシタ８６、およびトランジスタ１１２を介する漏れ電流）が、活性リフレッシュ動作の不在下で、キャパシタ８６上の電荷を分離し得るからである。図５の配置を用いると、インバータ９０におけるトランジスタ９２および９４は、これらの漏れ電流を打ち消す電流を供給し、Ｄを所望のレベルに動的に保持する。
典型的に、ＤＡＴＡ＿ＯＵＴ信号は、電子コンポーネント１１０に印加され、そのコンポーネントが所望の機能を実行するように構成する。１つの適切な配置を用いると、ＤＡＴＡ＿ＯＵＴ信号は、トランジスタ１１２のゲートＧのような、トランジスタのゲートに印加される。トランジスタ１１２は、マルチプレクサ、ＡＮＤゲート、ＯＲゲート、またはデバイス１０におけるその他の適切なロジックゲートの一部であり得る。トランジスタ１１２が含まれるロジックは、汎用プログラマブルロジックであり得、または相互接続１６に関連付けられたプログラマブルロジック（例えば、マルチプレクサ）であり得る。しばしば、静的な出力制御信号ＤＡＴＡ＿ＯＵＴは、ｎチャネルＭＯＳパストランジスタのゲートに印加される。このタイプの状況において、パストランジスタは、ＤＡＴＡ＿ＯＵＴ信号が低のときにオフにされ、ＤＡＴＡ＿ＯＵＴ信号が高のときにオンにされる。
必要に応じて、ｐ＋タップＴが、ＮＯＭＯＳトランジスタ９４を形成するｐ型半導体基板に提供され得る。このタップは、ラッチアップ状況が発生することを防止する。ｐ＋タップがないと、トランジスタ９２のｐ型ドレインＤＲと、トランジスタ９２が構成されるｎウェルボディＢとによって形成されるｐ−ｎ接合が、シャットダウン動作の間に、強く順方向バイアスされる可能性があり得る。この接合の順方向バイアスは、キャリアを射出し得、これはラッチアップを引き起こし得る。タップは、インバータ９０におけるトランジスタ９２を介する電力ダウン動作の間に、ラッチアップが発生しないことを保証し、要素２０が自動的にクリアされることを可能にする。
例えば、キャパシタ８６の容量は、約１２ｆＦであり得る。キャパシタ８６における容量の存在は、メモリ要素２０をアンバランスにし、その結果、ロジック０を含む（すなわち、Ｄが０である）構成において、アレイ２２における要素２０の全ては、自動的に電力供給され得る。
ノードＤおよびＮＤの間のアンバランスにされた配置による電力供給の間に、アレイ２２は自動的にクリアされるので、ラインをクリアにして、図５のメモリ要素２０をクリアする必要はない。必要に応じて、メモリアレイ２２は、各要素２０に０をロードすることによって（例えば、アドレスライン２８を組織的にアサートしている間に、データライン２６上に０を配置することによって）、クリアされ得る。
アレイ２２における通常のアドレッシング動作の間、ライン２８のうちの１つのライン上の所望のＡＤＤ信号がアサートされるが、その一方で、適切なデータライン２６が、要素２０にデータを供給するために使用される。トランジスタ８４に対して比較的広いゲート幅を使用することにより、アドレストランジスタ８４が、インバータ９０よりも強くなることが保証される。このことは、データライン２６からのデータを、キャパシタ８６およびノードＤに首尾よく供給することを保証する。例えば、インバータ１００は、インバータ９０とほぼ同じ強さを有し得る。
図５の配置は、構成ランダムアクセスメモリ要素を形成するために必要な、集積回路の不動産の大きさを大幅に低減し得る。６５ｎｍの加工技術を用いて形成される、図３に示されているタイプの従来のランダムアクセスメモリ要素の配置において、インバータ４６および５６におけるトランジスタのゲート幅は、この加工によって許容される０．０８μｍの公称最小値から０．２２μｍまで増加させられる。ゲート長は、約０．０６５μｍであり得る。
対照的に、図５の配置を用いると、インバータ９０および１００におけるトランジスタのゲート幅は、６５ｎｍの加工技術における０．０８μｍと同じであるか、それよりも小さくあり得る。結果として、図５の配置を用いて形成されるメモリ要素の面積は、図３に示されているタイプの従来のメモリ要素の約０．６μｍ２に対し、約０．２μｍ２である。追加的な面積の節約は、メモリ要素からクリアトランジスタを除去することによって、達成され得る。面積はまた、トランジスタ８４、９２、９４、１０２、および１０４のトランジスタ構造の上に、キャパシタ８６を形成することによって、効率的に使用され得る。
このタイプの配置は、図６に示されている。図６は、図５に示されているタイプの例示的な構成ランダムアクセスメモリ要素２０の一部分の断面側面図を示している。図６のメモリ要素２０は、シリコン基板１１５上に形成され得る。トランジスタ８４のようなトランジスタ、ならびにクロスカップルドインバータおよびその他のデバイスのトランジスタは、シリコン基板１１５に形成される。トランジスタ８４が、図６に示されている。破線１１７は、例えば、その他のなんらかのトランジスタ構造が形成され得る場所を示している。
誘電スタックが、基板１１５の上に形成され、デバイスが、基板１１５に形成される。誘電スタックは、誘電層１１６のような誘電層および金属層１１８のような金属層を含む。図６に示されているように、キャパシタ８６のようなキャパシタは、誘電層のうちの１つ（すなわち、層１１６）の内部に形成され得る。このタイプのキャパシタ構造は、２つの金属電極を使用し得るので、金属絶縁体金属（ＭＩＭ）キャパシタ構造と称されることがある。ほとんどのキャパシタは、基板１１５においてデバイスの真上に形成されるので、このタイプのキャパシタは、余分な回路不動産を一切消費する必要がない。
２つの例示的な構成ランダムアクセスメモリ要素２０のトランジスタを形成するために使用され得る例示的なレイアウトが、図７に示されている。図７の例において、図５のトランジスタ９２、９４、１０２、１０４、および８４に対し、水平ライン１２２は、可能なポリシリコンのゲートラインの位置を表しているが、垂直ライン１２０は、可能なチャネル（活性）領域を表している。図７の各要素２０において、３つのＮＭＯＳトランジスタ（図５のトランジスタ９４、１０４、および８４）と、２つのＰＭＯＳトランジスタ（図５のトランジスタ９２および１０２）とが存在する。図７に示されている構成ランダムアクセスメモリ２０の対を交互配置することにより、レイアウト効率が向上し得る。
図８に示されているように、必要に応じて、メモリ要素２０には、クリアラインが提供され得る。図８に示されているように、構成ランダムアクセスメモリ要素２０は、クリアトランジスタ１２４を有し得る。クリアトランジスタ１２４は、ゲート、ドレイン、およびソースを有している金属酸化膜半導体（ＭＯＳ）トランジスタであり得る。トランジスタ（例えば、トランジスタ１２４、または要素２０およびデバイス１０におけるその他のトランジスタ）のドレインおよびソースは、ソース−ドレインと称されることがある。図８に示されているように、トランジスタ１２４の１つのソース−ドレインは、接地端子９８に接続されており、トランジスタ１２４のその他のソース−ドレインは、ノードＤに接続されている。トランジスタ１２４のゲートは、クリアライン３６に接続されている。アレイ２２をクリアすることが必要な場合、クリアライン３６はアサートされ得、アレイ２２の各要素２０におけるノードＤを接地端子９８に接続し得る。
クロスカップルドインバータ９０および１００は、必ずしも構成ランダムアクセスメモリ要素２０におけるその他の構造の近くに配置される必要はない。これは、図９に示されている。図９の例において、アドレストランジスタ８４およびキャパシタ８６は、横の寸法Ｙを有する四角い表面エリア１２８内に製造されている。エリア１２８の面積は、Ｙ２である。典型的な６５ｎｍの加工の例において、面積１２８は、約０．２μｍ２と等しいか、またはそれ未満であり得る（すなわち、Ｙは約０．４５μｍである）。レイアウトを考えると、プログラマブルロジックデバイス１１０をキャパシタ８６およびアドレストランジスタ８４のすぐ近くに配置することは、好都合または実際的ではないことがある。したがって、図９に示されている例において、ロジックコンポーネント１１０（例えば、パストランジスタ）は、キャパシタ８６およびアドレストランジスタ８４から、距離Ｘの位置に配置され得る。Ｘの値は、例えば、２μｍ以上、４μｍ以上、８μｍ以上、１２μｍ以上等であり得る。クロスカップルドインバータ９０および１００は、（図９に示されているように）ロジックコンポーネント１１０の近くに配置されたり、（図５に示されているように）アドレストランジスタ８４およびキャパシタ８６の近くに配置されたり、あるいは中間の位置またはその他の適切な位置に配置されたりし得る。
図５に示されているタイプのメモリ要素の配置を使用する利点は、５つのトランジスタ（アドレストランジスタ８４、ならびにインバータ９０および１００の４つのトランジスタ）しか使用されないということである。クリアトランジスタは（この配置においては）一切使用されないので、要素２０によって消費される表面積の大きさは、最小化される。
インバータ９０におけるｐ＋タップＴは、アレイ２２を電力ダウンするときにキャパシタが放電する際に、トランジスタをラッチアップ状態にしないようにするために、使用され得る。電力供給されると、データノードＤ上のキャパシタ８６の存在は、クロスカップルドインバータ９０および１００をアンバランスにし、データノードＤが公知の状態（０状態）で電力供給され得ることを保証する。このようにして、図５のセルのアーキテクチャは、一連の電力ダウンおよび電力供給のときに、クリアトランジスタを必要とすることなく、自身を自動的にクリアする。
図５に示されているタイプの構成ランダムアクセスメモリ要素２０のアレイ２２をクリアすることに含まれる例示的なステップが、図１０に示されている。
ステップ１３０において、デバイス１０は電力ダウンされる。これは、電圧Ｖｃｃを０ボルトに取る。トランジスタ９２の正の電力供給端子が０ボルトに降下すると、トランジスタ９２のボディＢは、（データノードＤが、クリアされる必要のある１のときに）データノードＤの電圧よりも低い電圧に降下する。これは、ドレインＤＲとボディＢとの間のｐ−ｎ接合を順方向バイアスする（ステップ１３２）。
ステップ１３４において、キャパシタ８４は、ステップ１３２において形成されたトランジスタ９２における順方向バイアスを介して、放電する。トランジスタ９４におけるタップＴは、順方向バイアスされたｐ−ｎ接合によって射出されるキャリアを除去することによって、遷移中にラッチアップ状況が発生することを防止する役目を担っている。
ステップ１３６において、デバイス１０は電力供給され得る。電力供給の間、電力が端子９６に印加され、これにより、クロスカップルドインバータ９０および１００に電力供給する。キャパシタ８４は、クロスカップルドインバータ９０および１００の左側で、Ｄノードに接続されているが、これに相当する容量は、クロスカップルドインバータ９０および１００の右側のノードＮＤ上には存在しない。結果として、クロスカップルドインバータは、アンバランスになる。電力供給の間、キャパシタ８４の存在は、ノードＮＤ上の電圧がノードＤ上の電圧よりも早く上昇することを保証する。デバイスが十分に電力供給されると、ノードＤの全ては、０ボルト（すなわち、クリアされた状態）になり得る。
以上は、本発明の原理の単なる例示であり、当業者によって、本発明の範囲および精神から逸れることなしに、様々な改変がなされ得る。
図１は、本発明の実施形態にしたがう、例示的なプログラマブルロジックデバイス集積回路の図である。 図２は、本発明の実施形態にしたがう、プログラマブルロジックデバイス構成ランダムアクセスメモリ要素のアレイの図である。 図３は、従来の６トランジスタのプログラマブルロジックデバイスメモリ要素の図である。 図４は、従来の動的ランダムアクセスメモリ要素の図である。 図５は、本発明の実施形態にしたがう、構成ランダムアクセスメモリ要素の図である。 図６は、本発明の実施形態にしたがう、構成ランダムアクセスメモリ要素を含む集積回路の一部分の断面側面図である。 図７は、本発明の実施形態にしたがう、２つの構成ランダムアクセスメモリ要素を形成するために使用され得るレイアウトパターンを示す上面図である。 図８は、本発明の実施形態にしたがう、関連付けられたクリアラインを有する構成ランダムアクセスメモリ要素の図である。 図９は、本発明の実施形態にしたがう、構成ランダムアクセスメモリ要素におけるクロスカップルドインバータが、どのようにして、構成ランダムアクセスメモリ要素のその他の部分から比較的離れた集積回路の一部分に配置され得るのかを示す図である。 図１０は、本発明の実施形態にしたがう、クリアトランジスタが一切使用されていないときに、構成ランダムアクセスメモリのアレイをクリアする際に含まれる例示的なステップのフローチャートである。

Claims (13)

  1. アドレストランジスタであって、アドレスラインに接続されたゲートを有しており、データラインに接続された第１のソース−ドレインを有しており、データノードに接続された第２のソース−ドレインを有している、アドレストランジスタと、
    キャパシタ接地端子と該第２のソース−ドレインとの間に接続されたキャパシタと、
    第１および第２のクロスカップルドインバータであって、該第１のインバータは、該データノードに接続された出力を有しており、入力を有しており、該第２のインバータは、該データノードに接続された入力を有しており、出力を有している、第１および第２のクロスカップルドインバータと
    を備えている、メモリ要素。
  2. クリアラインに接続されたゲートを有しているクリアトランジスタをさらに含んでいる、請求項１に記載のメモリ要素。
  3. 前記メモリ要素は、クリアトランジスタをさらに含んでおり、該クリアトランジスタは、クリアラインに接続されたゲートを有しており、接地に接続された第１のソース−ドレイン端子を有しており、前記第２のインバータの出力に接続された第２のソース−ドレイン端子を有している、請求項１に記載のメモリ要素。
  4. 前記第１および第２のインバータは、インバータトランジスタを含んでおり、前記アドレストランジスタおよび該インバータトランジスタは、半導体基板から形成されており、前記キャパシタは、該基板におけるトランジスタのうちの少なくとも一部の上の誘電体層に形成された金属−絶縁体−金属キャパシタを含んでいる、請求項１に記載のメモリ要素。
  5. 前記データノードに接続された出力ラインをさらに含んでおり、該出力ラインは、少なくとも２ミクロンの長さの金属ラインを含んでおり、前記第１および第２のインバータは、前記キャパシタから少なくとも２ミクロンの距離において該出力ラインに接続されている、請求項１に記載のメモリ要素。
  6. ゲートを有している金属酸化物半導体トランジスタと、
    メモリ要素のアレイであって、該アレイはデータを格納し、該アレイは該トランジスタの該ゲートに印加される対応する出力信号を生成し、各メモリ要素は、キャパシタと、該キャパシタに接続された一対のクロスカップルドインバータを含んでいる、メモリ要素のアレイ
    を備えている、集積回路デバイス。
  7. 各メモリ要素は、
    アドレストランジスタであって、アドレスラインに接続されたゲートを有しており、データラインに接続された第１のソースドレインを有しており、データノードに接続された第２のソースドレインを有しており、該メモリ要素の各々の該データノードは、前記出力信号のそれぞれを供給する、アドレストランジスタ
    をさらに含んでいる、請求項６に記載の集積回路デバイス。
  8. 各メモリ要素は、
    アドレストランジスタであって、アドレスラインに接続されたゲートを有しており、データラインに接続された第１のソース−ドレインを有しており、データノードに接続された第２のソース−ドレインを有しており、該メモリ要素の各々の該データノードは、前記出力信号のそれぞれを供給し、各キャパシタは、キャパシタ接地端子と該アドレストランジスタの該第２のソース−ドレインとの間に接続されており、前記集積回路デバイスの集積回路は、前記アレイにデータをロードするデータレジスタ回路をさらに含んでいる、アドレストランジスタと
    をさらに含んでいる、請求項６に記載の集積回路デバイス。
  9. 各メモリ要素における前記一対のクロスカップルドインバータは、第１および第２のインバータを含んでおり、該第１および第２のインバータの各々は、それぞれの入力およびそれぞれの出力を有しており、各メモリ要素は、クリアトランジスタをさらに含んでおり、該クリアトランジスタは、クリアラインに接続されたゲートを有しており、接地に接続された第１のソース−ドレイン端子を有しており、該第２のインバータの該出力に接続された第２のソース−ドレイン端子を有している、請求項６に記載の集積回路デバイス。
  10. 各メモリ要素における前記一対のクロスカップルドインバータは、第１および第２のインバータを含んでおり、該第１および第２のインバータの各々は、それぞれの入力およびそれぞれの出力を有しており、各メモリ要素における該第１および第２のインバータは、インバータトランジスタを含んでおり、アドレストランジスタおよび該インバータトランジスタは、半導体基板に形成されており、前記キャパシタは、該基板におけるトランジスタのうちの少なくとも一部の上の誘電体層に形成された金属−絶縁体−金属キャパシタを含んでいる、請求項６に記載の集積回路デバイス。
  11. 各メモリ要素は、前記トランジスタの前記ゲートのそれぞれに前記出力信号のそれぞれを伝送する出力ラインを含んでおり、該出力ラインは、少なくとも２ミクロンの長さの金属ラインを含んでおり、前記一対のインバータは、該出力ラインに沿って、前記キャパシタから少なくとも２ミクロンの距離に配置されている、請求項６に記載の集積回路デバイス。
  12. 各メモリ要素における前記一対のクロスカップルドインバータは、
    第１のインバータであって、第１の正の電力供給端子と第１の接地端子との間で直列に接続された、ｐチャネル金属酸化物半導体トランジスタと、ｎチャネル金属酸化物半導体トランジスタとを有している、第１のインバータと、
    第２のインバータであって、第２の正の電力供給端子と第２の接地端子との間で直列に接続された、ｐチャネル金属酸化物半導体トランジスタと、ｎチャネル金属酸化物半導体トランジスタとを有している、第２のインバータと
    を含んでいる、請求項６に記載の集積回路デバイス。
  13. メモリ要素をクリアする方法であって、該メモリ要素は、アドレストランジスタと、データノードに接続されたキャパシタと、該データノードと反転されたデータノードとの間に接続された第１および第２のクロスカップルドインバータとを有しており、該第１のインバータは、該データノードに接続されたドレイン−ソース端子およびボディ端子を有するｐチャネル金属酸化物半導体トランジスタを有しており、該第１および第２のインバータは、タップを含んでおり、該方法は、
    該ドレイン−ソース端子が、該ボディ端子よりも高くなるように、かつ該キャパシタが該ｐチャネル金属酸化物半導体トランジスタを介して放電するように、該メモリ要素を電力ダウンすることと、
    該キャパシタが放電する際に、該タップを用いることにより、射出されたキャリアを除去し、ラッチアップ状態の発生を防止することと、
    該メモリ要素が電力供給される際に、該キャパシタを用いることにより、該第１および第２のインバータをアンバランスにし、該データノードがクリアされた状態で電力供給されるようにすることと
    を包含する、方法。
JP2008004824A 2007-01-12 2008-01-11 構成ランダムアクセスメモリ Withdrawn JP2008176912A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/653,001 US7800400B2 (en) 2007-01-12 2007-01-12 Configuration random access memory

Publications (1)

Publication Number Publication Date
JP2008176912A true JP2008176912A (ja) 2008-07-31

Family

ID=39617285

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008004824A Withdrawn JP2008176912A (ja) 2007-01-12 2008-01-11 構成ランダムアクセスメモリ

Country Status (2)

Country Link
US (2) US7800400B2 (ja)
JP (1) JP2008176912A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013009318A (ja) * 2011-05-20 2013-01-10 Semiconductor Energy Lab Co Ltd 半導体装置
KR20150127826A (ko) * 2011-05-31 2015-11-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 프로그래머블 로직 디바이스
KR101899880B1 (ko) * 2011-02-17 2018-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 프로그래머블 ｌｓｉ
JP2021002849A (ja) * 2010-01-20 2021-01-07 株式会社半導体エネルギー研究所 プログラマブル回路及びｆｐｇａ

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9052892B2 (en) * 2007-06-04 2015-06-09 Ericsson Modems, SA Power supply management integrated circuit
US7961498B2 (en) 2008-09-23 2011-06-14 Intel Corporation Leakage compensation circuit for Dynamic Random Access Memory (DRAM) cells
US8081503B1 (en) * 2009-02-27 2011-12-20 Altera Corporation Volatile memory elements with minimized area and leakage current
US7948792B1 (en) * 2009-04-15 2011-05-24 Altera Corporation Memory and techniques for using same
US8860117B2 (en) 2011-04-28 2014-10-14 Micron Technology, Inc. Semiconductor apparatus with multiple tiers of memory cells with peripheral transistors, and methods
US8581625B2 (en) 2011-05-19 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device
KR102081792B1 (ko) 2011-05-19 2020-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 연산회로 및 연산회로의 구동방법
US8964474B2 (en) * 2012-06-15 2015-02-24 Micron Technology, Inc. Architecture for 3-D NAND memory
US9106223B2 (en) * 2013-05-20 2015-08-11 Semiconductor Energy Laboratory Co., Ltd. Signal processing device
US9679650B1 (en) 2016-05-06 2017-06-13 Micron Technology, Inc. 3D NAND memory Z-decoder
US9876007B1 (en) 2016-05-09 2018-01-23 Macom Connictivity Solutions, Llc MIMcap creation and utilization methodology
KR102420735B1 (ko) 2016-08-19 2022-07-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 전원 제어 방법
US11797833B2 (en) * 2017-11-14 2023-10-24 International Business Machines Corporation Competitive machine learning accuracy on neuromorphic arrays with non-ideal non-volatile memory devices
US11450381B2 (en) 2019-08-21 2022-09-20 Micron Technology, Inc. Multi-deck memory device including buffer circuitry under array

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0513714A (ja) 1990-01-25 1993-01-22 Texas Instr Inc <Ti> 溝型トランジスタ使用の双安定論理デバイス
US20020130681A1 (en) 1991-09-03 2002-09-19 Cliff Richard G. Programmable logic array integrated circuits
JPH08111094A (ja) 1994-10-12 1996-04-30 Nec Corp スタチック型半導体記憶装置
US6064093A (en) * 1996-03-29 2000-05-16 Citizen Watch Co., Ltd. Protection circuit with clamping feature for semiconductor device
US6147511A (en) 1996-05-28 2000-11-14 Altera Corporation Overvoltage-tolerant interface for integrated circuits
US6025737A (en) 1996-11-27 2000-02-15 Altera Corporation Circuitry for a low internal voltage integrated circuit
US5801551A (en) 1996-08-01 1998-09-01 Advanced Micro Devices, Inc. Depletion mode pass gates with controlling decoder and negative power supply for a programmable logic device
US6232893B1 (en) 1998-05-27 2001-05-15 Altera Corporation Method and apparatus for programmably providing a power supply voltage to an integrated circuit
JP2002368135A (ja) 2001-06-12 2002-12-20 Hitachi Ltd 半導体記憶装置
US6876572B2 (en) * 2003-05-21 2005-04-05 Altera Corporation Programmable logic devices with stabilized configuration cells for reduced soft error rates

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021002849A (ja) * 2010-01-20 2021-01-07 株式会社半導体エネルギー研究所 プログラマブル回路及びｆｐｇａ
JP2022081601A (ja) * 2010-01-20 2022-05-31 株式会社半導体エネルギー研究所 プログラマブル回路
KR101899880B1 (ko) * 2011-02-17 2018-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 프로그래머블 ｌｓｉ
KR101899881B1 (ko) 2011-02-17 2018-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 프로그래머블 ｌｓｉ
JP2013009318A (ja) * 2011-05-20 2013-01-10 Semiconductor Energy Lab Co Ltd 半導体装置
JP2016158269A (ja) * 2011-05-20 2016-09-01 株式会社半導体エネルギー研究所 半導体装置
US9762246B2 (en) 2011-05-20 2017-09-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with a storage circuit having an oxide semiconductor
US10505547B2 (en) 2011-05-20 2019-12-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10897258B2 (en) 2011-05-20 2021-01-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11750194B2 (en) 2011-05-20 2023-09-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20150127826A (ko) * 2011-05-31 2015-11-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 프로그래머블 로직 디바이스
KR101923228B1 (ko) * 2011-05-31 2019-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 프로그래머블 로직 디바이스

Also Published As

Publication number Publication date
US20080169836A1 (en) 2008-07-17
US8030962B2 (en) 2011-10-04
US7800400B2 (en) 2010-09-21
US20100321984A1 (en) 2010-12-23

Similar Documents

Publication Publication Date Title
US7800400B2 (en) Configuration random access memory
US9245592B2 (en) Memory elements with elevated control signal levels for integrated circuits
EP1537581B1 (en) Method for reducing power consumption in a state retaining circuit, state retaining circuit and electronic device
JP4970630B1 (ja) ソフトエラーアップセット不感性を有する揮発性記憶素子
US8305832B2 (en) Integrated circuits, systems, and methods for reducing leakage currents in a retention mode
US10636457B2 (en) Overvoltage protection for a fine grained negative wordline scheme
JP2007143151A (ja) 高電源レベルを有するプログラマブルロジックデバイスメモリ要素
US8208317B2 (en) Semiconductor memory device
US8619464B1 (en) Static random-access memory having read circuitry with capacitive storage
US8476951B2 (en) Latch circuit with single node single-event-upset immunity
US7180361B2 (en) Antifuse programming circuit in which one stage of transistor is interposed in a series with antifuse between power supplies during programming
US20080054973A1 (en) Leakage improvement for a high-voltage latch
US7768818B1 (en) Integrated circuit memory elements
US9461161B1 (en) Memory element circuitry with minimum oxide definition width
JP2011054239A (ja) 断熱充電メモリ回路

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20110405