JP2008159853A - Package structure - Google Patents

Package structure Download PDF

Info

Publication number
JP2008159853A
JP2008159853A JP2006347244A JP2006347244A JP2008159853A JP 2008159853 A JP2008159853 A JP 2008159853A JP 2006347244 A JP2006347244 A JP 2006347244A JP 2006347244 A JP2006347244 A JP 2006347244A JP 2008159853 A JP2008159853 A JP 2008159853A
Authority
JP
Japan
Prior art keywords
chip
group
side lead
package structure
lead group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006347244A
Other languages
Japanese (ja)
Inventor
Jiatou Hong
嘉▲金▼ 洪
Zhaoxiang Lu
肇祥 呂
Zhengxian Qiu
政賢 邱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powertech Technology Inc
Original Assignee
Powertech Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powertech Technology Inc filed Critical Powertech Technology Inc
Priority to JP2006347244A priority Critical patent/JP2008159853A/en
Publication of JP2008159853A publication Critical patent/JP2008159853A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset

Abstract

<P>PROBLEM TO BE SOLVED: To provide a package structure capable of improving reliability of a semiconductor package product. <P>SOLUTION: Provided are a plurality of first side leads 211 and a plurality of second side leads 212 of a lead frame. A plurality of first die attach strips 220 are stuck on undersurfaces of some of the group of the first-side leads 211. A first chip 230 has an active surface stuck on the group of the first die attach strips 220. A plurality of first bonding wires 251 electrically connect a single-side pad 232 to the group of the first-side leads 211 and the group of the second-side leads 212. A second chip 240 is disposed above the group of the first-side leads 211. A plurality of second bonding wires 252 electrically connect the side of the first-side leads 211 and the group of the second-side leads 212 to the second chip 240. A sealing body 260 is charged in a flow type path 221. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、パッケージ構造に関し、特に、単側にワイヤーボンディングされ、非対称な単側リード下に覆われるチップを具備するパッケージ構造に関する。   The present invention relates to a package structure, and more particularly to a package structure including a chip that is wire-bonded to a single side and covered under an asymmetric single-side lead.

チップパッケージは、半導体製造分野で一つの重要課題であり、各種のチップに対して様々なパッケージ種類が応用され、例えば、フリップチップ実装製造時に、チップのボンディングパッドはアレイ状（array）に配列され、伝統的なワイヤーボンディングチップ実装の場合に、チップのボンディングパッドはチップ能動面の周辺に配列されている。そこで、ワイヤーボンディングで接続を行うことに適用されるチップは、単側だけ或は非対称に配置されるボンディングパッドを有し、例えば、Ｌか門（略Π）形状にボンディングパッドが配列されている。しかしながら、非対称に配列されるボンディングパッドを有するチップは、マルチチップ実装において封止作業の難しさを高めることになる。   Chip packages are an important issue in the field of semiconductor manufacturing, and various package types are applied to various chips. For example, when flip chip mounting is manufactured, chip bonding pads are arranged in an array. In the case of traditional wire bonding chip mounting, chip bonding pads are arranged around the chip active surface. Therefore, a chip applied to the connection by wire bonding has bonding pads arranged only on one side or asymmetrically, and for example, bonding pads are arranged in an L or gate (substantially) shape. . However, a chip having bonding pads arranged asymmetrically increases the difficulty of sealing work in multichip mounting.

図１に示すように、周知のマルチチップパッケージ構造１００は、基板１１０、第一チップ１２０、第二チップ１３０、複数の第一ボンディングワイヤー１４１、複数の第二ボンディングワイヤー１４２、封止体１５０及び複数の外接用端子１６０を有している。その中に、第一チップ１２０と第二チップ１３０は、非対称に配列されるボンディングパッドを持つチップであり、第一チップ１２０の能動面１２１上に複数の単側パッド１２２（以下、一側だけに配置されるボンディングパッドを単側パッドと称する）が設置され、第二チップ１３０の能動面１３１上にも複数の単側パッド１３２が設置されている。   As shown in FIG. 1, a known multi-chip package structure 100 includes a substrate 110, a first chip 120, a second chip 130, a plurality of first bonding wires 141, a plurality of second bonding wires 142, a sealing body 150, and A plurality of external terminals 160 are provided. Among them, the first chip 120 and the second chip 130 are chips having bonding pads arranged asymmetrically, and a plurality of single side pads 122 (hereinafter, only one side) are formed on the active surface 121 of the first chip 120. The bonding pads arranged on the first chip are referred to as single-side pads), and a plurality of single-side pads 132 are also provided on the active surface 131 of the second chip 130.

基板１１０は、上表面１１１と下表面１１２とを有し、上表面１１１上に第一チップ１２０が設置され、第二チップ１３０は斜めに第一チップ１２０の上に積層されることによって、第二チップ１３０は第一チップ１２０上に配置されている単側パッド１２２群を覆わない。第一ボンディングワイヤー１４１群は第一チップ１２０の単側パッド１２２群を基板１１０に電気的に接続し、同様に、第二ボンディングワイヤー１４２群は第二チップ１３０の単側パッド１３２群を基板１１０に電気的に接続する。封止体１５０は、基板１１０の上表面１１１に形成され、第一チップ１２０、第二チップ１３０、第一ボンディングワイヤー１４１群及び第二ボンディングワイヤー１４２群を密封してしまう。外接用端子１６０は、例えば、半田ボールを使っても良く、基板１１０の下表面１１２に設置されている。上述の伝統的なマルチチップパッケージ構造１００において、実装全体のコストに対して基板１１０が相当な部分を占めて、且つ第一チップ１２０が直接に封止体１５０に覆われる面積は少な過ぎて、内応力を受け易くなるので、層剥離の現象を引き起こす可能性が高く、しかも、上層に斜めに積層されるチップであればあるほど、それらのチップの接続用のボンディングワイヤーは長くなる。   The substrate 110 has an upper surface 111 and a lower surface 112. The first chip 120 is installed on the upper surface 111, and the second chip 130 is obliquely stacked on the first chip 120, thereby The two chips 130 do not cover the single-side pads 122 arranged on the first chip 120. The first bonding wire 141 group electrically connects the single side pad 122 group of the first chip 120 to the substrate 110, and similarly, the second bonding wire 142 group connects the single side pad 132 group of the second chip 130 to the substrate 110. Electrically connect to The sealing body 150 is formed on the upper surface 111 of the substrate 110, and seals the first chip 120, the second chip 130, the first bonding wire 141 group, and the second bonding wire 142 group. For example, a solder ball may be used as the external connection terminal 160 and is installed on the lower surface 112 of the substrate 110. In the above-described traditional multi-chip package structure 100, the substrate 110 occupies a considerable portion with respect to the overall mounting cost, and the area where the first chip 120 is directly covered by the sealing body 150 is too small. Since it becomes easy to receive internal stress, there is a high possibility of causing a delamination phenomenon, and the more the chips are stacked obliquely on the upper layer, the longer the bonding wires for connecting those chips.

特許文献１に一種の単側にワイヤーボンディングされるマルチチップパッケージ構造が提出されているが（実に、これの優先権利案件は中華民国特許Ｎｏ．４０４，０３０である）、それは、非対称なリード群（リードフレームの両側に配置されるリード群の長さは一致しない）を具備するリードフレームが単側パッドを有する二つのチップを搭載する構造である。リードフレームの長側リード群（以下、リードフレームの一側に設置される長いリード群を長側リード群と称する）は、斜めに積層される二つのチップ間に挟まれることになる。モルディング方法で形成される封止体は、両チップと非対称リード群の内端を密封している。長側リード群を挟む両チップ間には間隙が存在するため、特性と流れ方向によって流し型が順調に間隙を充填することができず、間隙に存在する気泡は層剥離（delamination）とポップコーン（popcorn）などの問題を引き起こしやすくなり、製品信頼度が低下する傾向がある。   Patent Document 1 has submitted a kind of multi-chip package structure that is wire-bonded to a single side (in fact, the priority case of this is ROC Patent No. 404,030), which is an asymmetric lead group. The lead frame having (the lengths of the lead groups arranged on both sides of the lead frame do not match) has a structure in which two chips each having a single-side pad are mounted. A long lead group of the lead frame (hereinafter, a long lead group installed on one side of the lead frame is referred to as a long lead group) is sandwiched between two chips stacked obliquely. The sealing body formed by the molding method seals both the chips and the inner ends of the asymmetric lead group. Since there is a gap between the two chips sandwiching the long lead group, the flow mold cannot fill the gap smoothly depending on the characteristics and flow direction, and the bubbles present in the gap are delamination and popcorn ( It tends to cause problems such as popcorn), and the product reliability tends to decrease.

米国特許Ｎｏ．６，４９８，３９１U.S. Pat. 6,498,391

上述の問題を解決するため、本発明は、パッケージ構造を提供する。このようなパッケージ構造は、単側にワイヤーボンディングされるチップが封止体に覆われる面積を大きくし、且つ長側リード群の所在位置の間隙内に気泡が付着しないように半導体パッケージ製品の信頼度を高めることができる。
本発明のもう一つの目的は、パッケージ構造を提供することである。このようなパッケージ構造は、流し型が長側リード群の所在位置の間隙内に十分に充填することを促進し、両チップ間に気泡がないように層剥離或はポップコーンの現象が発生しなくなる。 In order to solve the above-mentioned problems, the present invention provides a package structure. Such a package structure increases the area of the chip that is wire-bonded to the single side and is covered with the sealing body, and the reliability of the semiconductor package product so that bubbles do not adhere to the gaps at the positions where the long-side leads are located. The degree can be increased.
Another object of the present invention is to provide a package structure. Such a package structure facilitates the casting mold to sufficiently fill the gap in the position where the long lead group is located, and the delamination or popcorn phenomenon does not occur so that there are no bubbles between the two chips. .

本発明の問題を下述の技術を採用して解決する。本発明によるパッケージ構造は、主要に、リードフレーム、複数の第一ダイアタッチストリップ（die-attach strip）、第一チップ、複数の第一ボンディングワイヤー、少なくとも一つの第二チップ、複数の第二ボンディングワイヤー及び封止体を有する。リードフレームは、非対称な複数の第一側リードと複数の第二側リードを有し、第一側リード群の長さは第二側リード群の長さよりも長くなり、且つセンターラインを超える。第一ダイアタッチストリップ群は、互いに平行して第一側リード群の一部の下表面に粘着される。第一チップの能動面は、第一ダイアタッチストリップ群に粘着され、そして、第一チップ、第一側リード群及び第一ダイアタッチストリップ群からなる少なくとも一つの流し型経路が形成される。能動面の一側には複数の単側パッドが形成され、それらの単側パッド群は第一側リード群と第二側リード群との間の非中心間隙に位置する。第一ボンディングワイヤー群を介して単側パッド群を第一側リード群と第二側リード群にそれぞれ電気的に接続させる。第二チップの背面は第一側リード群の上方に設置され、第二ボンディングワイヤー群を介して第二チップを第一側リード群と第二側リード群にそれぞれ電気的に接続させる。封止体は、第一チップ、第二チップ、第一ボンディングワイヤー群、第二ボンディングワイヤー群及び第一側リード群と第二側リード群の一部分を密封し、且つ流し型経路に充填されている。   The problem of the present invention is solved by employing the following technique. The package structure according to the present invention mainly includes a lead frame, a plurality of first die-attach strips, a first chip, a plurality of first bonding wires, at least one second chip, and a plurality of second bondings. It has a wire and a sealing body. The lead frame has a plurality of asymmetric first side leads and a plurality of second side leads, and the length of the first side lead group is longer than the length of the second side lead group and exceeds the center line. The first die attach strip group is adhered to a lower surface of a part of the first side lead group in parallel with each other. The active surface of the first chip is adhered to the first die attach strip group, and at least one flow path including the first chip, the first side lead group, and the first die attach strip group is formed. A plurality of single side pads are formed on one side of the active surface, and these single side pad groups are located in a non-central gap between the first side lead group and the second side lead group. The single side pad group is electrically connected to the first side lead group and the second side lead group through the first bonding wire group. The back surface of the second chip is disposed above the first side lead group, and the second chip is electrically connected to the first side lead group and the second side lead group via the second bonding wire group. The sealing body seals a part of the first chip, the second chip, the first bonding wire group, the second bonding wire group, the first side lead group and the second side lead group, and is filled in the flow path. Yes.

上述のパッケージ構造において、流し型経路は、第一側リード群の間隙の横向きにされている。
上述のパッケージ構造において、さらに複数の第二ダイアタッチストリップを含み、それらの第二ダイアタッチストリップ群は互いに平行して第一側リード群の一部の上表面と第二チップの背面に粘着される。 In the package structure described above, the flow path is oriented laterally of the gap between the first side lead groups.
The package structure described above further includes a plurality of second die attach strips, and the second die attach strip groups are adhered to the upper surface of a part of the first side lead group and the back surface of the second chip in parallel with each other. The

上述のパッケージ構造において、第一側リード群と第二側リード群が封止体に密封される部分は共面となる。
上述のパッケージ構造において、第一チップと第二チップとは、実質に同じチップを使い、複数の単側パッドを持つ。
上述のパッケージ構造において、リードフレームは、さらに複数の第三側リードと複数の第四側リードとを有し、これらの第三側リード群と第四側リード群は封止体の残り両側に位置して、第一側リード群よりも長さが短くなる。 In the above-described package structure, the portion where the first side lead group and the second side lead group are sealed by the sealing body is coplanar.
In the above-described package structure, the first chip and the second chip use substantially the same chip and have a plurality of single side pads.
In the above-described package structure, the lead frame further includes a plurality of third side leads and a plurality of fourth side leads, and the third side lead group and the fourth side lead group are provided on both remaining sides of the sealing body. Positioned and shorter than the first lead group.

上述のパッケージ構造において、さらに第三チップを含み、この第三チップは第二チップ上に設置されている。
上述のパッケージ構造において、第三チップは、斜めに第二チップ上に積層されている。
上述のパッケージ構造において、第三チップと第二チップとは、実質に同じチップを使い、且つ第三チップは第二チップ上に重なり合っている。 The above-described package structure further includes a third chip, and the third chip is installed on the second chip.
In the package structure described above, the third chip is obliquely stacked on the second chip.
In the package structure described above, the third chip and the second chip use substantially the same chip, and the third chip overlaps the second chip.

上述のパッケージ構造において、第三チップと第二チップとの間に介入物が形成される。
上述のパッケージ構造において、さらに第四チップを含み、この第四チップは第一チップの下方に設置されている。
上述のパッケージ構造において、第二チップと第一チップとは、単側にワイヤーボンディングで接続が行われるチップである。 In the above-described package structure, an intervention is formed between the third chip and the second chip.
The package structure described above further includes a fourth chip, and the fourth chip is disposed below the first chip.
In the above-described package structure, the second chip and the first chip are chips that are connected to one side by wire bonding.

付図を参照して、下記に例を挙げて本発明を説明する。
本発明の第一実施例によるパッケージ構造２００では、図２はパッケージ構造の断面図であり、図３はパッケージ構造中のリードフレームとその下に設置されるチップとの平面図である。
図２と図３に示すように、パッケージ構造２００は、主に、リードフレームの複数の第一側リード２１１と複数の第二側リード２１２、複数の第一ダイアタッチストリップ２２０、第一チップ２３０、複数の第一ボンディングワイヤー２５１、少なくとも一つの第二チップ２４０、複数の第二ボンディングワイヤー２５２及び封止体２６０を有している。第一側リード２１１群と第二側リード２１２群は、半導体パッケージの両対応側にそれぞれ位置し、第一側リード２１１群は第二側リード２１２群より長くなる。図２に示すように、第一側リード２１１群はパッケージ構造２００のセンターライン２０１を超えて、パッケージ構造２００の上と下に第二チップ２４０と第一チップ２３０とを搭載している。 The present invention will be described below with reference to the accompanying drawings.
In the package structure 200 according to the first embodiment of the present invention, FIG. 2 is a cross-sectional view of the package structure, and FIG. 3 is a plan view of a lead frame in the package structure and a chip installed thereunder.
2 and 3, the package structure 200 mainly includes a plurality of first side leads 211 and a plurality of second side leads 212, a plurality of first die attach strips 220, and a first chip 230 of the lead frame. , A plurality of first bonding wires 251, at least one second chip 240, a plurality of second bonding wires 252 and a sealing body 260. The first side lead 211 group and the second side lead 212 group are respectively located on both corresponding sides of the semiconductor package, and the first side lead 211 group is longer than the second side lead 212 group. As shown in FIG. 2, the first lead 211 group has the second chip 240 and the first chip 230 mounted on and under the package structure 200 beyond the center line 201 of the package structure 200.

第一ダイアタッチストリップ２２０群は、互いに平行して第一側リード２１１群の一部の下表面２１１Ａに粘着され、そして、第一チップ２３０の能動面２３１を第一ダイアタッチストリップ２２０群に貼付ける。図３に示すように、第一ダイアタッチストリップ２２０群は、長細い形状にして、また、図２と図３に示すように、第一チップ２３０、第一側リード２１１群及び第一ダイアタッチストリップ２２０群により少なくとも一つの流し型経路２２１が形成される。それらの第一ダイアタッチストリップ２２０群の厚さは、約１００ｎｍ程度である。   The first die attach strip 220 group is adhered to the lower surface 211A of a part of the first side lead 211 group in parallel with each other, and the active surface 231 of the first chip 230 is attached to the first die attach strip 220 group. The As shown in FIG. 3, the first die attach strip 220 group has an elongated shape, and as shown in FIGS. 2 and 3, the first chip 230, the first side lead 211 group, and the first die attach. The strip 220 group forms at least one flow path 221. The thickness of those first die attach strips 220 is about 100 nm.

なお、第一チップ２３０の能動面２３１の一側に複数の単側パッド２３２が形成されている。この実施例において、これらの単側パッド群２３２は、一直線に第一側リード２１１群と第二側リード２１２群との間に位置する非中心間隙２１３に並んでいる。第一ボンディングワイヤー２５１群は、非中心間隙２１３を通して単側パッド群２３３をそれぞれ第一側リード２１１群と第二側リード２１２群とに電気的に接続させるために使われる。   A plurality of single side pads 232 are formed on one side of the active surface 231 of the first chip 230. In this embodiment, these single side pad groups 232 are aligned in a straight line with a non-center gap 213 located between the first side lead 211 group and the second side lead 212 group. The first bonding wire 251 group is used to electrically connect the single side pad group 233 to the first side lead 211 group and the second side lead 212 group through the non-center gap 213, respectively.

第二チップ２４０の背面２４１が上述の非中心間隙２１３を覆わないように第一側リード２１１群の上方に設置されている。この実施例において、第二チップ２４０は実質に第一チップ２３０と全く同じチップであり、複数の単側パッド群２４２を有する。例えば、第一チップ２３０と第二チップ２４０とは、同じ寸法且つ同じ配列の単側パッド群２４２を有する。第二ボンディングワイヤー２５２群は、第二チップ２４０の単側パッド群２４２をそれぞれ第一側リード２１１群と第二側リード２１２群とに電気的に接続させるために使われる。   The back surface 241 of the second chip 240 is disposed above the first side lead 211 group so as not to cover the non-center gap 213 described above. In this embodiment, the second chip 240 is substantially the same chip as the first chip 230 and has a plurality of single side pad groups 242. For example, the first chip 230 and the second chip 240 have the single-side pad group 242 having the same size and the same arrangement. The second bonding wire 252 group is used to electrically connect the single side pad group 242 of the second chip 240 to the first side lead 211 group and the second side lead 212 group, respectively.

封止体２６０は、第一チップ２３０、第二チップ２４０、第一ボンディングワイヤー２５１、第二ボンディングワイヤー２５２及び第一側リード２１１群と第二側リード２１２群の内端を密封し、且つ流し型経路２２１に充填され、よって、第一チップ２３０が封止体２６０に覆われる面積を大きくすることができ、半導体パッケージ製品の信頼度を高める。図３を参照して、流し型経路２２１は、第一側リード２１１群の間隙２１１Ｃの横向きにして、流し型の流れと大体同じ方向にすれば望ましい。流し型経路２２１の一端開口を流し型の注入口として用い、他の一端開口と第一側リード２１１群の間隙２１１Ｃとを排気用通路として用いる。よって、封止体２６０を第一側リード２１１群の間隙２１１Ｃと流し型経路２２１とに十分に充填することが可能で、第一チップ２３０と第二チップ２４０との間の気泡の発生を避けることができ、層剥離とポップコーンなどの問題を解決してしまう。   The sealing body 260 seals the inner ends of the first chip 230, the second chip 240, the first bonding wire 251, the second bonding wire 252, and the first side lead 211 group and the second side lead 212 group, and allows the flow. The mold path 221 is filled, so that the area where the first chip 230 is covered with the sealing body 260 can be increased, and the reliability of the semiconductor package product is increased. Referring to FIG. 3, it is desirable that the flow path 221 is oriented in the same direction as the flow of the flow path, with the gap 211 </ b> C of the first side lead 211 group being laterally oriented. One end opening of the flow path 221 is used as a flow inlet, and the other end opening and the gap 211C of the first lead 211 group are used as an exhaust passage. Therefore, the sealing body 260 can be sufficiently filled in the gap 211C and the flow path 221 of the first side lead 211 group, and the generation of bubbles between the first chip 230 and the second chip 240 is avoided. Can solve problems such as delamination and popcorn.

パッケージ構造２００は、さらに複数の第二ダイアタッチストリップ２７０を含むことが望ましく、第二ダイアタッチストリップ２７０群は互いに平行して第一側リード２１１群の一部の上表面２１１Ｂと第二チップ２４０の背面２４１とに粘着されることにより、流し型経路の数量と第二チップ２４０が封止体２６０に覆われる面積とを増加することができる。
一方、本実施例において、第一側リード２１１群と第二側リード２１２群が封止体２６０に密封される部分は共面であり、折曲げや沈みなどの現象がなく、低コストで流し型バランスを達することができる。 The package structure 200 preferably further includes a plurality of second die attach strips 270. The second die attach strips 270 are parallel to each other, and a part of the upper surface 211B of the first side lead 211 group and the second chip 240. By adhering to the back surface 241, the number of the flow path and the area where the second chip 240 is covered with the sealing body 260 can be increased.
On the other hand, in the present embodiment, the portion where the first side lead 211 group and the second side lead 212 group are sealed by the sealing body 260 is coplanar, and there is no phenomenon such as bending or sinking, and the flow is performed at low cost. The mold balance can be reached.

図４を参照して、本発明の第二実施例によるパッケージ構造３００は、主に、リードフレームの複数の第一側リード３１１と複数の第二側リード３１２、複数の第一ダイアタッチストリップ３２０、第一チップ３３０、複数の第一ボンディングワイヤー３５１、少なくとも一つの第二チップ３４０、複数の第二ボンディングワイヤー３５２及び封止体３６０を有している。その中に、第一側リード３１１群は、第二側リード３１２群よりも長くなり、且つセンターライン３０１を超える。第一ダイアタッチストリップ３２０群は、互いに平行して第一側リード３１１群の一部の下表面３１１Ａ上に貼付けられ、そして、第一チップ３３０の能動面３３１を第一ダイアタッチストリップ３２０群に粘着し、第一チップ３３０、第一側リード３１１群及び第一ダイアタッチストリップ３２０群により少なくとも一つの流し型経路３２１を形成している。第一チップ３３０の能動面３３１の一側に複数の単側パッド３３２を形成して、ダイアタッチプロセスを行った後に、単側パッド３３２群は第一側リード３１１群と第二側リード３１２群との間の非中心間隙３１３に位置する。第一ボンディングワイヤー３５１群を介して単側パッド３３２群をそれぞれ第一側リード３１１群と第二側リード３１２群とに電気的に接続させる。複数の第二ダイアタッチストリップ３９０を介して上述の非中心間隙３１３を覆わないように第二チップ３４０の背面３４１を第一側リード３１１群の上方に設置する。また、第二ボンディングワイヤー３５２を介して第二チップ３４０の複数の単側パッド３４２をそれぞれ第一側リード３１１群と第二側リード３１２群とに接続させる。封止体３６０は、第一チップ３３０、第二チップ３４０、第一ボンディングワイヤー３５１、第二ボンディングワイヤー３５２及び第一側リード３１１群と第二側リード３１２群との一部を密封し、且つ流し型経路３２１に充填される。   Referring to FIG. 4, the package structure 300 according to the second embodiment of the present invention mainly includes a plurality of first side leads 311, a plurality of second side leads 312 and a plurality of first die attach strips 320 of the lead frame. The first chip 330, the plurality of first bonding wires 351, at least one second chip 340, the plurality of second bonding wires 352, and the sealing body 360. Among them, the first side lead 311 group becomes longer than the second side lead 312 group and exceeds the center line 301. The first die attach strip 320 group is affixed on the lower surface 311A of a part of the first side lead 311 group in parallel with each other, and the active surface 331 of the first chip 330 is attached to the first die attach strip 320 group. The first chip 330, the first side lead 311 group, and the first die attach strip 320 group form at least one flow path 321. After forming a plurality of single-side pads 332 on one side of the active surface 331 of the first chip 330 and performing a die attach process, the single-side pads 332 group includes a first-side lead 311 group and a second-side lead 312 group. It is located in the non-central gap 313 between the two. The single-side pad 332 group is electrically connected to the first-side lead 311 group and the second-side lead 312 group via the first bonding wire 351 group, respectively. The back surface 341 of the second chip 340 is placed above the first side lead 311 group so as not to cover the non-center gap 313 via the plurality of second die attach strips 390. The plurality of single side pads 342 of the second chip 340 are connected to the first side lead 311 group and the second side lead 312 group via the second bonding wire 352, respectively. The sealing body 360 seals a part of the first chip 330, the second chip 340, the first bonding wire 351, the second bonding wire 352, and the first side lead 311 group and the second side lead 312 group, and The flow path 321 is filled.

尚、本実施例において、パッケージ構造３００は、さらに第三チップ３７０を含み、第三チップ３７０は第二チップ３４０の単側パッド３４２群を覆わないように斜めに第二チップ３４０上に積層される。第三チップ３７０は、複数のボンディングパッド３７１を有し、複数の第三ボンディングワイヤー３５３を介して第三チップ３７０のボンディングパッド３７１群をそれぞれ第一側リード３１１群と第二チップ３４０の単側パッド３４２群とに電気的に接続させ、そして、再び信号共用の第二ボンディングワイヤー３５２を介して第二側リード３１２群に電気的に接続させる。本実施例において、パッケージ構造３００は、さらに第四チップ３８０を含み、第四チップ３８０は背面対背面で第一チップ３３０の下方に貼付けられ、複数のボンディングパッド３８１を有する。複数の第四ボンディングワイヤー３５４を介して第四チップ３８０のボンディングパッド３８１群をそれぞれ第一側リード３１１群と第二側リード３１２群に電気的に接続させる。   In this embodiment, the package structure 300 further includes a third chip 370, and the third chip 370 is stacked on the second chip 340 obliquely so as not to cover the single-side pads 342 of the second chip 340. The The third chip 370 has a plurality of bonding pads 371, and the bonding pads 371 of the third chip 370 are connected to the first side lead 311 group and the single side of the second chip 340 via the plurality of third bonding wires 353, respectively. It is electrically connected to the pad 342 group, and is again electrically connected to the second side lead 312 group via the signal sharing second bonding wire 352. In this embodiment, the package structure 300 further includes a fourth chip 380. The fourth chip 380 is affixed below the first chip 330 in the back-to-back direction and has a plurality of bonding pads 381. The group of bonding pads 381 of the fourth chip 380 are electrically connected to the first side lead 311 group and the second side lead 312 group via a plurality of fourth bonding wires 354, respectively.

本発明の第三実施例によるパッケージ構造４００では、図５がパッケージ構造４００の断面図を示し、図６がパッケージ構造４００の中のリードフレームとリードフレームの下方に設置されるチップとの平面図を示している。
図５と図６に示すように、パッケージ構造４００は、主要に、リードフレームの複数の第一側リード４１１と複数の第二側リード４１２、複数の第一ダイアタッチストリップ４２０、第一チップ４３０、複数の第一ボンディングワイヤー４５１、少なくとも一つの第二チップ４４０、複数の第二ボンディングワイヤー４５２及び封止体４６０を有している。第一側リード４１１群は、第二側リード４１２群より長くなり、且つセンターライン４０１を超える。第一ダイアタッチストリップ４２０は互いに平行して第一側リード４１１群の一部の下表面４１１Ａ上に粘着され、そして、第一チップ４３０の能動面４３１を第一ダイアタッチストリップ４２０群に貼付けて、第一チップ４３０、第一側リード４１１群及び第一ダイアタッチストリップ４２０群により少なくとも一つの流し型経路４２１を形成している。第一チップ４３０の能動面４３１の一側に複数の単側パッド４３２が形成され、これらの単側パッド４３２群は第一側リード４１１群と第二側リード４１２群との間の非中心間隙４１３に位置する。第一ボンディングワイヤー４５１群を用いて、それらの単側パッド４３２群をそれぞれ第一側リード４１１群と第二側リード４１２群とに電気的に接続させる。複数の第二ダイアタッチストリップ４８０を介して上述の非中心間隙４１３を覆わないように第二チップ４４０の背面４４１を第一側リード４１１群の上方に設置し、そして、第二ボンディングワイヤー４５２群を用いて、第二チップ４４０の複数のボンディングパッド４４２をそれぞれ第一側リード４１１群と第二側リード４１２群とに接続させる。封止体４６０は、第一チップ４３０、第二チップ４４０、第一ボンディングワイヤー４５１群、第二ボンディングワイヤー４５２群及び第一側リード４１１群と第二側リード４１２群の一部を密封し、且つ流し型経路４２１に充填される。流し型経路４２１は、第一側リード４１１群の間隙４１１Ｃの横向きにすれば（図６を参照）望ましく、封止体４６０は第一側リード４１１群の間隙４１１Ｃに十分に充填されることができるため、単側にワイヤーボンディングされ、且つ斜めに積層されるチップとチップとの間の気泡の発生を避けることができ、層剥離或はポップコーンの問題を引き起こさない。 In a package structure 400 according to a third embodiment of the present invention, FIG. 5 shows a cross-sectional view of the package structure 400, and FIG. 6 is a plan view of a lead frame in the package structure 400 and a chip installed below the lead frame. Is shown.
As shown in FIGS. 5 and 6, the package structure 400 mainly includes a plurality of first side leads 411 and a plurality of second side leads 412 of the lead frame, a plurality of first die attach strips 420, and a first chip 430. , A plurality of first bonding wires 451, at least one second chip 440, a plurality of second bonding wires 452, and a sealing body 460. The first side lead 411 group is longer than the second side lead 412 group and exceeds the center line 401. The first die attach strip 420 is adhered to the lower surface 411A of a part of the first side lead 411 parallel to each other, and the active surface 431 of the first chip 430 is attached to the first die attach strip 420 group. The first chip 430, the first side lead 411 group, and the first die attach strip 420 group form at least one flow path 421. A plurality of single side pads 432 are formed on one side of the active surface 431 of the first chip 430, and these single side pads 432 groups are non-center gaps between the first side lead 411 group and the second side lead 412 group. 413. Using the first bonding wire 451 group, these single side pads 432 group are electrically connected to the first side lead 411 group and the second side lead 412 group, respectively. The back surface 441 of the second chip 440 is placed above the first-side leads 411 so as not to cover the non-center gap 413 via the plurality of second die attach strips 480, and the second bonding wires 452 The plurality of bonding pads 442 of the second chip 440 are connected to the first side lead 411 group and the second side lead 412 group, respectively. The sealing body 460 seals a part of the first chip 430, the second chip 440, the first bonding wire 451 group, the second bonding wire 452 group, the first side lead 411 group, and the second side lead 412 group, In addition, the flow path 421 is filled. It is desirable that the flow path 421 be oriented laterally of the gap 411C of the first side lead 411 group (see FIG. 6), and the sealing body 460 is sufficiently filled in the gap 411C of the first side lead 411 group. Therefore, it is possible to avoid the generation of bubbles between chips which are wire-bonded on a single side and stacked obliquely, and do not cause delamination or popcorn problems.

本実施例において、パッケージ構造４００は、さらに第三チップ４７０を有し、第三チップ４７０は第二チップ４４０上に設置され、複数のボンディングパッド４７１を有し、そして、複数の第三ボンディングワイヤー４５３を用いて、第三チップ４７０のボンディングパッド４７１群をそれぞれ第一側リード４１１群と第二側リード４１２群とに電気的に接続させる。一方、第三チップ４７０と第二チップ４４０との間に間隔物４７２が形成されることができ、この間隔物４７２によって第三チップ４７０は第二ボンディングワイヤー４５２を圧さないように第二チップ４４０上に重ねられることが可能である。   In this embodiment, the package structure 400 further includes a third chip 470, the third chip 470 is disposed on the second chip 440, includes a plurality of bonding pads 471, and a plurality of third bonding wires. Using 453, the bonding pads 471 of the third chip 470 are electrically connected to the first side lead 411 group and the second side lead 412 group, respectively. Meanwhile, an interval 472 may be formed between the third chip 470 and the second chip 440, and the second chip 470 may not press the second bonding wire 452 by the interval 472. 440 can be overlaid.

図６に示すように、本実施例において、第一チップ４３０のボンディングパッド４３２は非対称の門形状（略Π形状）に並んでいる。リードフレームは、さらに複数の第三側リード４１４と複数の第四側リード４１５を具備し、第三側リード４１４群と第四側リード４１５群はそれぞれ封止体４６０の残りの両側に位置し、且つ第一側リード４１１群よりも短くなり、第一ボンディングワイヤー４５１群を介して短側（短いリードが存在する側）のボンディングパッド４３２群をそれぞれ第三側リード４１４群と第四側リード４１５群とに電気的に接続させる。   As shown in FIG. 6, in this embodiment, the bonding pads 432 of the first chip 430 are arranged in an asymmetric gate shape (substantially saddle shape). The lead frame further includes a plurality of third side leads 414 and a plurality of fourth side leads 415, and the third side lead 414 group and the fourth side lead 415 group are respectively located on both remaining sides of the sealing body 460. In addition, the bonding pads 432 on the short side (the side on which the short leads are present) are made shorter than the first side leads 411, and the third side leads 414 and the fourth side leads are connected via the first bonding wires 451, respectively. It is electrically connected to the 415 group.

本実施例は、マルチチップパッケージに応用されることも可能である。図７に示すように、本考案の第四実施例によるパッケージ構造５００は、主要に、リードフレームの複数の第一側リード５１１と複数の第二側リード５１２、複数の第一ダイアタッチストリップ５２０、第一チップ５３０、第二チップ５４０、複数のボンディングワイヤー５５０及び封止体５６０を有している。第一側リード５１１群と第二側リード５１２群とは、非対称的であり、第二側リード５１２群よりも第一側リード５１１群の方が長くなる。第一ダイアタッチストリップ５２０群は互いに平行して第一側リード５１１群の一部の下表面に粘着され、そして、第一チップ５３０の能動面５３１を第一ダイアタッチストリップ５２０群に貼付けさせる。また、第一チップ５３０、第一側リード５１１群及び第一ダイアタッチストリップ５２０群により少なくとも一つの流し型経路５２１が形成される。尚、第二チップ５４０の背面５４１を第一側リード５１１の上方に設置し、これは、平行に並んでいる複数の第二ダイアタッチストリップ５７０を用いて、第二チップ５４０を貼着することができる。同様に、第二チップ５４０、第一側リード５１１群及び第二ダイアタッチストリップ５７０群により少なくとも他に一つの流し型経路５７１が形成されている。本実施例において、第二チップ５４０と第一チップ５３０とは単側にワイヤーボンディングされるチップであり、それらのボンディングワイヤー５５０群を用いて第一チップ５３０と第二チップ５４０との単側パッド５３２群と単側パッド５４２群をそれぞれ第一側リード５１１群と第二側リード５１２群とに電気的に接続させる。封止体５６０は、第一チップ５３０、第二チップ５４０、ボンディングワイヤー５５０群及び第一側リード５１１群と第二側リード５１２群の一部を密封し、且つ流し型経路５２１と流し型経路５７１に充填される。一方、パッケージ構造５００は、さらに第二チップ５４０の上方に設置される少なくとも一つの第三チップ５８０を含み、第三チップ５８０は複数の単側パッド５８１を有し、さらに第一チップ５３０の下方に設置される少なくとも一つの第四チップ５９０を含み、第四チップ５９０も複数の単側パッド５９１を有する。本実施例において、全てのチップ５３０、チップ５４０、チップ５８０、チップ５９０は、単側にワイヤーボンディングされるチップであり、且つ斜めに積層されている。それらのボンディングワイヤー５５０群を用いて、チップ５３０群、チップ５４０群、チップ５８０群、チップ５９０群をそれぞれ第一側リード５１１群と第二側リード５１２群とに電気的に接続させる。
本発明の保護範囲は後付の特許申請範囲で限定されて、この保護範囲に基準して、本発明の精神と範囲内に触れるどんな変更や修正も本発明の保護範囲に属する。 This embodiment can also be applied to a multichip package. As shown in FIG. 7, the package structure 500 according to the fourth embodiment of the present invention mainly includes a plurality of first side leads 511, a plurality of second side leads 512, and a plurality of first die attach strips 520 of the lead frame. , A first chip 530, a second chip 540, a plurality of bonding wires 550 and a sealing body 560. The first side lead 511 group and the second side lead 512 group are asymmetric, and the first side lead 511 group is longer than the second side lead 512 group. The first die attach strips 520 are adhered to the lower surface of a part of the first side lead 511 in parallel with each other, and the active surface 531 of the first chip 530 is attached to the first die attach strip 520. The first chip 530, the first lead 511 group, and the first die attach strip 520 group form at least one flow path 521. In addition, the back surface 541 of the second chip 540 is installed above the first side lead 511, which is to attach the second chip 540 using a plurality of second die attach strips 570 arranged in parallel. Can do. Similarly, at least one other flow path 571 is formed by the second chip 540, the first side lead 511 group, and the second die attach strip 570 group. In this embodiment, the second chip 540 and the first chip 530 are chips that are wire-bonded to a single side, and a single-side pad between the first chip 530 and the second chip 540 using the bonding wire 550 group. The 532 group and the single side pad 542 group are electrically connected to the first side lead 511 group and the second side lead 512 group, respectively. The sealing body 560 seals a part of the first chip 530, the second chip 540, the bonding wire 550 group, the first side lead 511 group, and the second side lead 512 group, and the flow path 521 and the flow path. 571 is filled. On the other hand, the package structure 500 further includes at least one third chip 580 disposed above the second chip 540, and the third chip 580 has a plurality of single-side pads 581 and further below the first chip 530. The fourth chip 590 also includes a plurality of single-side pads 591. In this embodiment, all the chips 530, 540, 580, and 590 are chips that are wire-bonded to a single side, and are stacked obliquely. Using these bonding wires 550 group, the chip 530 group, the chip 540 group, the chip 580 group, and the chip 590 group are electrically connected to the first side lead 511 group and the second side lead 512 group, respectively.
The scope of protection of the present invention is limited by the scope of patent application that is attached later, and any change or modification that comes within the spirit and scope of the present invention based on this scope of protection belongs to the protection scope of the present invention.

周知のマルチチップパッケージ構造の断面図である。It is sectional drawing of a known multichip package structure. 本発明の第一実施例によるパッケージ構造を示す断面図である。It is sectional drawing which shows the package structure by 1st Example of this invention. 本発明の第一実施例によるパッケージ構造のリードフレームとチップとを示す平面図である。1 is a plan view showing a lead frame and a chip of a package structure according to a first embodiment of the present invention. 本発明の第二実施例によるパッケージ構造を示す断面図である。It is sectional drawing which shows the package structure by 2nd Example of this invention. 本発明の第三実施例によるパッケージ構造を示す断面図である。It is sectional drawing which shows the package structure by the 3rd Example of this invention. 本発明の第三実施例によるパッケージ構造のリードフレームとチップとを示す平面図である。It is a top view which shows the lead frame and chip | tip of a package structure by 3rd Example of this invention. 本発明の第四実施例によるパッケージ構造を示す断面図である。It is sectional drawing which shows the package structure by 4th Example of this invention.

符号の説明Explanation of symbols

１００：マルチチップパッケージ構造、１１０：基板、１１１：上表面、１１２：下表面、１２０：第一チップ、１２１：能動面、１２２：単側パッド、１３０：第二チップ、１３１：能動面、１３２：単側パッド、１４１：第一ボンディングワイヤー、１４２：第二ボンディングワイヤー、１５０：封止体、１６０：外接用端子、２００：パッケージ構造、２０１：センターライン、２１１：第一側リード、２１１Ａ：下表面、２１１Ｂ：上表面、２１１Ｃ：間隙、２１２：第二側リード、２１３：非中心間隙、２２０：第一ダイアタッチストリップ、２２１：流し型経路、２３０：第一チップ、２３１：能動面、２３２：単側パッド、２４０：第二チップ、２４１：背面、２４２：単側パッド、２５１：第一ボンディングワイヤー、２５２：第二ボンディングワイヤー、２６０：封止体、２７０：第二ダイアタッチストリップ、２７１：流し型経路、３００：パッケージ構造、３０１：センターライン、３１１：第一側リード、３１１Ａ：下表面、３１２ ：第二側リード、３１３：非中心間隙、３２０ ：第一ダイアタッチストリップ、３２１：流し型経路、３３０：第一チップ、３３１：能動面、３３２：単側パッド、３４０：第二チップ、３４１：背面、３４２：単側パッド、３５１：第一ボンディングワイヤー、３５２：第二ボンディングワイヤー、３５３：第三ボンディングワイヤー、３５４：第四ボンディングワイヤー、３６０：封止体、３７０：第三チップ、３７１：ボンディングパッド、３８０：第四チップ、３８１：ボンディングパッド、３９０：第二ダイアタッチストリップ、４００：パッケージ構造、４０１：センターライン、４１１：第一側リード、４１１Ａ：下表面、４１１Ｃ：間隙、４１２：第二側リード、４１３：非中心間隙、４１４：第三側リード、４１５：第四側リード、４２０：第一ダイアタッチストリップ、４２１：流し型経路、４３０：第一チップ、４３１：能動面、４３２：単側パッド、４４０：第二チップ、４４１：背面、４４２：ボンディングパッド、４５１：第一ボンディングワイヤー、４５２：第二ボンディングワイヤー、４５３：第三ボンディングワイヤー、４６０：封止体、４７０：第三チップ、４７１：ボンディングパッド、４７２：間隔物、４８０：第二ダイアタッチストリップ、５００：パッケージ構造、５１１：第一側リード、５１２：第二側リード、５２０：第一ダイアタッチストリップ、５２１：流し型経路、５３０：第一チップ、５３１：能動面、５３２：単側パッド、５４０：第二チップ、５４１：背面、５４２：単側パッド、５５０：ボンディングワイヤー、５６０：封止体、５７０：第二ダイアタッチストリップ、５７１：流し型経路、５８０：第三チップ、５８１：単側パッド、５９０：第四チップ、５９１：単側パッド   100: Multichip package structure, 110: Substrate, 111: Upper surface, 112: Lower surface, 120: First chip, 121: Active surface, 122: Single side pad, 130: Second chip, 131: Active surface, 132 : Single side pad, 141: first bonding wire, 142: second bonding wire, 150: sealing body, 160: external connection terminal, 200: package structure, 201: center line, 211: first side lead, 211A: Lower surface, 211B: upper surface, 211C: gap, 212: second side lead, 213: non-center gap, 220: first die attach strip, 221: sink type path, 230: first chip, 231: active surface, 232: single side pad, 240: second chip, 241: back surface, 242: single side pad, 251: first bonding wire, 25 : Second bonding wire, 260: sealing body, 270: second die attach strip, 271: flow path, 300: package structure, 301: center line, 311: first side lead, 311A: lower surface, 312: Second side lead, 313: non-center gap, 320: first die attach strip, 321: sink type path, 330: first chip, 331: active surface, 332: single side pad, 340: second chip, 341: Back surface, 342: single side pad, 351: first bonding wire, 352: second bonding wire, 353: third bonding wire, 354: fourth bonding wire, 360: sealing body, 370: third chip, 371: Bonding pad, 380: fourth chip, 381: bonding pad, 390: second diamond 400: package structure, 401: center line, 411: first side lead, 411A: lower surface, 411C: gap, 412: second side lead, 413: non-center gap, 414: third side lead, 415: Fourth side lead, 420: first die attach strip, 421: sink type path, 430: first chip, 431: active surface, 432: single side pad, 440: second chip, 441: back surface, 442: bonding pad 451: first bonding wire 452: second bonding wire 453: third bonding wire 460: sealing body 470: third chip 471: bonding pad 472: spacing object 480: second die attach Strip, 500: Package structure, 511: First side lead, 512: Second side lead 520: first die attach strip, 521: sink type path, 530: first chip, 531: active surface, 532: single side pad, 540: second chip, 541: back surface, 542: single side pad, 550: bonding Wire, 560: Sealing body, 570: Second die attach strip, 571: Sink-type path, 580: Third chip, 581: Single side pad, 590: Fourth chip, 591: Single side pad

Claims (12)

ａ．リードフレームの複数の第一側リードと複数の第二側リードは、第一側リード群が第二側リード群よりも長くなり、センターラインを超え、
ｂ．複数の第一ダイアタッチストリップは、互いに平行して第一側リード群の一部の下表面に粘着され、
ｃ．第一チップは、能動面が第一ダイアタッチストリップ群に貼付けられ、また、第一チップ、第一側リード群及び第一ダイアタッチストリップ群により少なくとも一つの流し型経路が形成され、第一チップの能動面の一側に複数の単側パッドが形成され、単側パッド群は第一側リード群と第二側リード群との間の非中心間隙に位置し、
ｄ．複数の第一ボンディングワイヤーは、第一ボンディングワイヤー群を用いて、単側パッド群をそれぞれ第一側リード群と第二側リード群とに電気的に接続させ、
ｅ．少なくとも一つの第二チップは、背面が前記非中心間隙を覆わないように第一側リード群の上方に設置され、
ｆ．複数の第二ボンディングワイヤーは、第二ボンディングワイヤー群を用いて、第二チップをそれぞれ第一側リード群と第二側リード群とに電気的に接続させ、
ｇ．封止体は、第一チップ、第二チップ、第一ボンディングワイヤー群、第二ボンディングワイヤー群及び第一側リード群と第二側リード群の一部を密封し、流し型経路に充填されていることを特徴とするパッケージ構造。 a. The plurality of first side leads and the plurality of second side leads of the lead frame are such that the first side lead group is longer than the second side lead group and exceeds the center line,
b. The plurality of first die attach strips are adhered to the lower surface of a part of the first side lead group in parallel with each other,
c. An active surface of the first chip is attached to the first die attach strip group, and at least one flow path is formed by the first chip, the first side lead group, and the first die attach strip group. A plurality of single side pads are formed on one side of the active surface of the first side pad group, the single side pad group is located in a non-central gap between the first side lead group and the second side lead group,
d. The plurality of first bonding wires are electrically connected to the first side lead group and the second side lead group, respectively, using the first bonding wire group,
e. At least one second chip is disposed above the first side lead group so that the back surface does not cover the non-center gap,
f. The plurality of second bonding wires uses the second bonding wire group to electrically connect the second chip to the first side lead group and the second side lead group, respectively.
g. The sealing body seals a part of the first chip, the second chip, the first bonding wire group, the second bonding wire group, the first side lead group and the second side lead group, and is filled in the flow path. Package structure characterized by having 流し型経路は、第一側リード群の間隙の横向きにすることを特徴とする請求項１記載のパッケージ構造。   2. The package structure according to claim 1, wherein the flow path is located laterally of the gap of the first side lead group. さらに複数の第二ダイアタッチストリップを含み、第二ダイアタッチストリップは互いに平行して第一側リード群の一部の上表面と第二チップの背面に粘着されることを特徴とする請求項１記載のパッケージ構造。   2. The apparatus according to claim 1, further comprising a plurality of second die attach strips, wherein the second die attach strips are adhered to the upper surface of a part of the first side lead group and the back surface of the second chip in parallel with each other. Package structure as described. 第一側リード群と第二側リード群とは、封止体に覆われる部位が共面であることを特徴とする請求項１記載のパッケージ構造。   2. The package structure according to claim 1, wherein the first side lead group and the second side lead group have a coplanar portion covered by the sealing body. 第二チップは、実質に第一チップと同じチップであり、複数の単側パッドを有することを特徴とする請求項１記載のパッケージ構造。   2. The package structure according to claim 1, wherein the second chip is substantially the same chip as the first chip and has a plurality of single side pads. リードフレームは、さらに複数の第三側リードと複数の第四側リードとを有し、第三側リード群と第四側リード群とはそれぞれ封止体の残りの両側に位置して、第一側リード群よりも短くなることを特徴とする請求項１記載のパッケージ構造。   The lead frame further includes a plurality of third-side leads and a plurality of fourth-side leads, and the third-side lead group and the fourth-side lead group are respectively located on both remaining sides of the sealing body, 2. The package structure according to claim 1, wherein the package structure is shorter than the one-side lead group. さらに第三チップを含み、第三チップは第二チップの上方に設置されていることを特徴とする請求項１または請求項６記載のパッケージ構造。   The package structure according to claim 1, further comprising a third chip, wherein the third chip is disposed above the second chip. 第三チップは、斜めに第二チップの上に積層されていることを特徴とする請求項７記載のパッケージ構造。   The package structure according to claim 7, wherein the third chip is obliquely stacked on the second chip. 第三チップは、実質に第二チップと同じチップであり、第二チップの上に重ねられていることを特徴とする請求項７記載のパッケージ構造。   8. The package structure according to claim 7, wherein the third chip is substantially the same chip as the second chip and is stacked on the second chip. 第三チップと第二チップとの間に間隔物が形成されていることを特徴とする請求項９記載のパッケージ構造。   The package structure according to claim 9, wherein an interval is formed between the third chip and the second chip. さらに第四チップを含み、第四チップは第一チップの下方に設置されていることを特徴とする請求項７記載のパッケージ構造。   The package structure according to claim 7, further comprising a fourth chip, wherein the fourth chip is disposed below the first chip. 第二チップは、第一チップと共に単側にワイヤーボンディングされているチップであることを特徴とする請求項１記載のパッケージ構造。   The package structure according to claim 1, wherein the second chip is a chip that is wire-bonded to the single side together with the first chip.
JP2006347244A 2006-12-25 2006-12-25 Package structure Pending JP2008159853A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006347244A JP2008159853A (en) 2006-12-25 2006-12-25 Package structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006347244A JP2008159853A (en) 2006-12-25 2006-12-25 Package structure

Publications (1)

Publication Number Publication Date
JP2008159853A true JP2008159853A (en) 2008-07-10

Family

ID=39660438

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006347244A Pending JP2008159853A (en) 2006-12-25 2006-12-25 Package structure

Country Status (1)

Country Link
JP (1) JP2008159853A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112913005A (en) * 2018-10-30 2021-06-04 微芯片技术股份有限公司 Semiconductor device packages with electrical routing improvements and related methods

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112913005A (en) * 2018-10-30 2021-06-04 微芯片技术股份有限公司 Semiconductor device packages with electrical routing improvements and related methods
CN112913005B (en) * 2018-10-30 2023-01-13 微芯片技术股份有限公司 Semiconductor device packages with electrical routing improvements and related methods

Similar Documents

Publication Publication Date Title
US7408245B2 (en) IC package encapsulating a chip under asymmetric single-side leads
US8481368B2 (en) Semiconductor package of a flipped MOSFET and its manufacturing method
US20060091560A1 (en) Multi-chip stack package
JP2004063767A (en) Semiconductor device
KR20050119414A (en) Stacked package comprising two edge pad-type semiconductor chips and method of manufacturing the same
JP2009099697A (en) Semiconductor apparatus and method of manufacturing the same
JP2004071947A (en) Semiconductor device
JP4635202B2 (en) Method for manufacturing double-sided electrode package
JP2014220439A (en) Method of manufacturing semiconductor device and semiconductor device
JP4146290B2 (en) Semiconductor device
TWI399845B (en) Multi-chip stacked device without loop height and its manufacturing method
US8692370B2 (en) Semiconductor device with copper wire ball-bonded to electrode pad including buffer layer
US7750444B2 (en) Lead-on-chip semiconductor package and leadframe for the package
KR100800149B1 (en) Stack package
US8072069B2 (en) Semiconductor device and method of manufacturing a semiconductor device
JP2008159853A (en) Package structure
TWI321349B (en) Multi-chip stack package
TWI311368B (en) Ic package encapsulating a chip under asymmetric single-side leads
JP3881658B2 (en) Relay member, multi-chip package using relay member, and manufacturing method thereof
TWM534895U (en) Multilayer chip packaging structure
US9929076B2 (en) Semiconductor package of a flipped MOSFET chip and a multi-based die paddle with top surface groove-divided multiple connecting areas for connection to the flipped MOSFET electrodes
TW202022956A (en) Semiconductor package structure and manufacturing method thereof
JP2007134585A5 (en)
JP2005311099A (en) Semiconductor device and its manufacturing method
US8618664B2 (en) Semiconductor package and method for packaging the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090810

A02 Decision of refusal

Effective date: 20100121

Free format text: JAPANESE INTERMEDIATE CODE: A02