JP2008148098A - Semiconductor amplifier - Google Patents
Semiconductor amplifier Download PDFInfo
- Publication number
- JP2008148098A JP2008148098A JP2006334308A JP2006334308A JP2008148098A JP 2008148098 A JP2008148098 A JP 2008148098A JP 2006334308 A JP2006334308 A JP 2006334308A JP 2006334308 A JP2006334308 A JP 2006334308A JP 2008148098 A JP2008148098 A JP 2008148098A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- power
- amplifiers
- terminal
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
Description
この発明は、半導体基板上に構成される半導体増幅器に関し、特に電源端子を削減して小形化およびコストダウンを実現するための新規な技術に関するものである。 The present invention relates to a semiconductor amplifier configured on a semiconductor substrate, and more particularly to a novel technique for reducing the size and reducing the cost by reducing power supply terminals.
従来の半導体増幅器は、複数（２個）の単位増幅器から構成されており、外部の電源から単一の電源スイッチを介して、それぞれ単位増幅器に給電が行われている（たとえば、特許文献１参照）。 A conventional semiconductor amplifier is composed of a plurality (two) of unit amplifiers, and each unit amplifier is supplied with power from an external power source via a single power switch (see, for example, Patent Document 1). ).
特許文献１に記載の従来の半導体増幅器においては、外部から供給された電源は、電源端子から電源スイッチを通過した後に分岐し、それぞれの単位増幅器に入力される。そして、すべての単位増幅器をオフする必要がある場合には、電源スイッチを開放して電源供給を遮断する。また、一方の単位増幅器のみを動作させる場合には、電源スイッチを短絡して双方の単位増幅器に電源を供給しつつ、別に設けた制御回路により、他方の単位増幅器の動作を停止させている。
In the conventional semiconductor amplifier described in
このように、従来の半導体増幅器においては、複数の単位増幅器の電源端子が配線を介して直接的に接続されているので、一方の増幅器（以下、「第１の増幅器」という）が動作していない場合でも、その増幅器の電源端子には電源電圧が印加されており、動作中の増幅器（以下、「第２の増幅器」という）の電源端子から外部からみると、電源スイッチを介した電源のインピーダンスと、第２の増幅器の電源端子のインピーダンスとが並列接続されていることになる。 Thus, in the conventional semiconductor amplifier, since the power supply terminals of the plurality of unit amplifiers are directly connected via the wiring, one of the amplifiers (hereinafter referred to as “first amplifier”) is operating. Even if not, the power supply voltage is applied to the power supply terminal of the amplifier, and when viewed from the power supply terminal of the amplifier in operation (hereinafter referred to as “second amplifier”), the power supply via the power switch The impedance and the impedance of the power supply terminal of the second amplifier are connected in parallel.
通常、電源は低インピーダンスであり、第２の増幅器の特性に影響を与えることはないが、第１の増幅器の電源端子のインピーダンスは、必ずしも低いとはいえず、これが原因で第２の増幅器の特性が劣化する場合がある。たとえば、第２の増幅器で増幅された高周波信号の一部が第２の増幅器の電源端子に漏洩した場合には、第１の増幅器の電源端子でその一部が反射して、再び、第２の増幅器の電源端子に戻って入力端子に漏洩する可能性がある。 Normally, the power supply has a low impedance and does not affect the characteristics of the second amplifier. However, the impedance of the power supply terminal of the first amplifier is not necessarily low. Characteristics may deteriorate. For example, when a part of the high-frequency signal amplified by the second amplifier leaks to the power supply terminal of the second amplifier, a part of the high-frequency signal is reflected by the power supply terminal of the first amplifier. May return to the power supply terminal of the amplifier and leak to the input terminal.
従来の半導体増幅器は、たとえば上記特許文献１の場合、各増幅器の電源端子間アイソレーションが低いと、本来の信号経路とは別に、第２の増幅器の電源端子を含むひとつのループが構成され、特定の条件を満たす周波数において不要な発振が生じるという課題があった。
In the conventional semiconductor amplifier, for example, in the case of
また、第１の増幅器の電源端子が非常に低インピーダンスであったとしても、高周波信号がマイクロ波帯の場合には、第１の増幅器の電源端子と第２の増幅器の電源端子との間の配線が、高周波信号の周波数に対して１／４波長に相当する長さであれば、第２の増幅器の電源端子からみたインピーダンスが非常に高くなるので、第２の増幅器の電源端子に漏洩した高周波信号がすべて反射され、容易に発振が生じるという課題があった。 Even if the power terminal of the first amplifier has a very low impedance, if the high frequency signal is in the microwave band, the power terminal between the first amplifier and the power terminal of the second amplifier If the wiring has a length corresponding to a quarter wavelength with respect to the frequency of the high-frequency signal, the impedance viewed from the power terminal of the second amplifier becomes very high, and therefore leaked to the power terminal of the second amplifier. There is a problem that all high-frequency signals are reflected and oscillation easily occurs.
さらに、上記課題を解決するためには、一般的に、複数の増幅器ごとに個別の電源端子を設けて、１つの電源端子から１つの増幅器に電源を供給しなければならないので、電源端子の数が増えて、半導体全体の面積が大きくなりコストアップを招くという課題があった。 Furthermore, in order to solve the above problem, generally, it is necessary to provide individual power supply terminals for each of a plurality of amplifiers and supply power from one power supply terminal to one amplifier. As a result, there is a problem that the area of the entire semiconductor is increased and the cost is increased.
この発明は、上記のような課題を解決するためになされたもので、半導体基板上の複数の単位増幅器からなる半導体増幅器において、共通化した主電源端子または接地用端子を設けることにより、半導体全体の面積を小形化するとともに、各増幅器の間のアイソレーションを高めて各増幅器を安定に動作させることのできる半導体増幅器を得ることを目的とする。 The present invention has been made to solve the above-described problems, and in a semiconductor amplifier including a plurality of unit amplifiers on a semiconductor substrate, by providing a common main power supply terminal or grounding terminal, the entire semiconductor is provided. It is an object of the present invention to obtain a semiconductor amplifier that can stably operate each amplifier by reducing the area of the amplifier and increasing the isolation between the amplifiers.
この発明による半導体増幅器は、半導体基板上に並列に構成された第１および第２の増幅器と、第１および第２の増幅器に個別に接続された第１および第２の電源スイッチと、半導体基板の外部から第１および第２の電源スイッチを介して第１および第２の増幅器に電源を供給するための主電源端子と、を備え、第１の電源スイッチは、主電源端子と第１の増幅器との間に挿入され、第２の電源スイッチは、主電源端子と第２の増幅器との間に挿入されたものである。 A semiconductor amplifier according to the present invention includes first and second amplifiers configured in parallel on a semiconductor substrate, first and second power switches individually connected to the first and second amplifiers, and a semiconductor substrate. Main power terminals for supplying power to the first and second amplifiers from the outside via the first and second power switches, and the first power switch includes the main power terminal and the first power switch. The second power switch is inserted between the amplifier and the main power supply terminal and the second amplifier.
この発明によれば、半導体のコストが面積に大きく依存することから、電源端子の数を減らすことにより、コストダウンを実現することができる。 According to the present invention, since the cost of the semiconductor greatly depends on the area, the cost can be reduced by reducing the number of power supply terminals.
実施の形態１．
図１はこの発明の実施の形態１に係る半導体増幅器を示す回路構成図である。
図１において、半導体増幅器は、半導体基板５０上に並列に構成された第１および第２の増幅器５、６と、第１および第２の増幅器５、６に個別に接続された第１および第２の電源スイッチ９、１３と、半導体基板５０の外部から第１および第２の電源スイッチ９、１３を介して第１および第２の増幅器５、６に電源を供給するための主電源端子１０と、を備えている。これらはすべて、半導体基板５０上に構成されている。
FIG. 1 is a circuit configuration diagram showing a semiconductor amplifier according to
In FIG. 1, the semiconductor amplifier includes first and
第１の電源スイッチ９は、主電源端子１０と第１の増幅器５との間に挿入され、第２の電源スイッチ１３は、主電源端子１０と第２の増幅器６との間に挿入されている。第１の増幅器５は、直列接続された２個の単位増幅器１、２により構成され、同様に、第２の増幅器６は、直列接続された２個の単位増幅器３、４により構成されている。
The
第１の電源スイッチ９は、単位増幅器１、２の各電源端子７、８に接続され、第２の電源スイッチ１３は、単位増幅器３、４の各電源端子１１、１２に接続されている。すなわち、単位増幅器１、２の各電源端子７、８は、第１の電源スイッチ９を介して、半導体増幅器に対する主電源端子１０に接続され、同様に、単位増幅器３、４の各電源端子１１、１２は、第２の電源スイッチ１３を介して、主電源端子１０に接続されている。
The
次に、図１に示したこの発明の実施の形態１による動作について説明する。
たとえば第１の増幅器５（単位増幅器１、２）が動作する場合には、図１に示したように、第１の電源スイッチ９が短絡（オン）となり、半導体増幅器全体の主電源端子１０から、単位増幅器１、２に電源供給が行われる。このとき、第２の電源スイッチ１３は開放（オフ）となり、第２の増幅器６（単位増幅器３、４）には電源が供給されないので、第２の増幅器６は動作しない。
Next, the operation according to the first embodiment of the present invention shown in FIG. 1 will be described.
For example, when the first amplifier 5 (
このように、第２の電源スイッチ１３をオフすることにより、半導体増幅器全体の主電源端子１０から第２の増幅器６への経路が遮断されるので、第１の増幅器５と第２の増幅器６との間のアイソレーションを高めることができ、半導体増幅器を安定に動作させることができる。
Thus, by turning off the
なお、半導体基板５０上に構成される第１および第２の電源スイッチ９、１３は、それぞれトランジスタやＦＥＴなどの素子（図示せず）で構成されるが、各電源スイッチ９、１３の実装面積は、半導体外部との接続用端子に比べれば極めて小さい。したがって、各電源スイッチ９、１３の追加によって増大する面積よりも、電源端子数の削減によって低減する面積の方がはるかに大きいので、第１および第２の（複数の）増幅器５、６に対して共通の主電源端子１０を設けることにより、半導体面積を低減しつつ、半導体増幅器を安定に動作させることができる。
The first and
なお、上記実施の形態１（図１参照）では、半導体基板５０上に、２個の（第１および第２の）増幅器５、６を構成したが、これに限定されることなく、３個以上の増幅器を構成してもよい。
In the first embodiment (see FIG. 1), the two (first and second)
図２は３個の増幅器の構成例を示す回路構成図であり、図２において、半導体基板５０Ａ上には、前述と同様の第１および第２の増幅器５、６に加えて、第３の増幅器２５が並列に構成されている。第３の増幅器２５は、直列接続された２個の単位増幅器２３、２４からなり、単位増幅器２３、２４の各電源端子２６、２７は、第３の電源スイッチ２８を介して、共通の主電源端子１０に接続されている。この場合も、前述と同様の作用効果を奏することができる。
FIG. 2 is a circuit configuration diagram showing a configuration example of three amplifiers. In FIG. 2, in addition to the first and
また、第１および第２の増幅器５、６は、それぞれ２個の単位増幅器で構成したが、これに限定されることはなく、３個以上の単位増幅器で構成してもよい。この場合も、同様の効果を得ることができる。
The first and
実施の形態２．
なお、上記実施の形態１（図１）では、各増幅器５、６に対して、個別の電源スイッチを設けたが、図３に示すように、各増幅器５、６内の単位増幅器ごとに個別の電源スイッチを設けてもよい。
In the first embodiment (FIG. 1), an individual power switch is provided for each of the
図３はこの発明の実施の形態２に係る半導体増幅器を示す回路構成図であり、図３において、前述（図１参照）と同様のものについては、前述と同一符号を付して、または符号の後に「Ｂ」を付して詳述を省略する。
3 is a circuit configuration diagram showing a semiconductor amplifier according to
この場合、第１の増幅器５に接続される電源スイッチとして、前述の第１の電源スイッチ９に加えて、他の第１の電源スイッチ９ａが追加され、同様に、第２の増幅器６に接続される電源スイッチとして、前述の第２の電源スイッチ１３に加えて、他の第２の電源スイッチ１３ａが追加されている。
In this case, in addition to the
第１の増幅器５内の単位増幅器１の電源端子７は、他の第１の電源スイッチ９ａを介して一方の第１の電源スイッチ９に接続されており、同様に、第２の増幅器６内の単位増幅器３の電源端子１１は、他の第２の電源スイッチ１３ａを介して一方の第２の電源スイッチ１３に接続されている。
The power supply terminal 7 of the
次に、図３に示したこの発明の実施の形態２による動作について説明する。
たとえば第１の増幅器５が動作している場合には、図３に示すように、第１の電源スイッチ９、９ａが短絡（オン）されており、半導体増幅器全体の主電源端子１０からの電源は、単位増幅器１、２に供給される。一方、第２の電源スイッチ１３、１３ａは開放（オフ）されており、これにより、第２の増幅器６の動作は停止している。
Next, the operation according to the second embodiment of the present invention shown in FIG. 3 will be described.
For example, when the
このとき、前述（図１）の構成では、第２の増幅器６は、第２の電源スイッチ１３の開放（オフ）によって電源遮断状態にあり、動作しないが、第１の増幅器５から漏洩した高周波信号の一部は、開放状態の第２の電源スイッチ１３を通過して第２の増幅器６に到達する。なぜなら、開放状態の第２の電源スイッチ１３は、等価的にキャパシタで表されるので、直流信号は遮断するが、高周波信号は、キャパシタ容量に応じて減衰するものの、一部は通過してしまうからである。
At this time, in the configuration of FIG. 1 (FIG. 1), the
特に、各増幅器５、６の動作時の電流が大きい場合には、各電源スイッチ９、１３に用いられるトランジスタやＦＥＴのサイズが大きくなることから、開放時のキャパシタ容量も大きくなるので、高周波信号が受ける減衰量が小さくなる。したがって、図１に示す構成の場合には、第１の増幅器５から漏洩した高周波信号が、第２の増幅器６（単位増幅器３、４）の電源端子１１、１２に到達し、この高周波信号が反射されて再び第１の増幅器５に戻ることになり、第１の増幅器５と第２の増幅器６との間のアイソレーションが劣化することになる。
In particular, when the current during operation of each of the
これに対して、図３に示したこの発明の実施の形態２によれば、他の第１および第２の電源スイッチ９ａ、１３ａを追加し、各電源スイッチ９ａ、１３ａの短絡時の抵抗成分および開放時の容量成分を利用して、第１の増幅器５と第２の増幅器６との間のアイソレーションを高める構成となっている
On the other hand, according to the second embodiment of the present invention shown in FIG. 3, the other first and
。
ここで、各電源スイッチ９ａ、１３ａに用いられるトランジスタやＦＥＴは、短絡時には抵抗成分で表される。つまり、短絡状態の第１の電源スイッチ９ａの抵抗成分により、単位増幅器１の電源端子７から外部漏洩する高周波信号を少しでも減衰させることができる。また、第２の電源スイッチ１３ａの容量成分により、第２の増幅器６内の単位増幅器３に達する高周波信号を減衰させることができる。
.
Here, the transistors and FETs used in the power switches 9a and 13a are represented by resistance components when short-circuited. That is, the high-frequency signal leaking from the power supply terminal 7 of the
これにより、第１の増幅器５と第２の増幅器６との間のアイソレーションをさらに高めることができ、前述の実施の形態１の場合よりもさらに半導体増幅器の動作を安定させることができる。
Thereby, the isolation between the
なお、この場合も、前述（図２参照）と同様に、半導体基板５０Ｂ上に３個以上の増幅器を構成することができ、同様の作用効果を奏することができる。
また、第１および第２の増幅器５、６は、それぞれ３個以上の単位増幅器で構成してもよく、同様の効果を得ることができる。
Also in this case, similarly to the above (see FIG. 2), three or more amplifiers can be formed on the
Each of the first and
実施の形態３．
なお、上記実施の形態２（図３）では、第１の増幅器５内の単位増幅器１に対する第１の電源スイッチ９ａと、第２の増幅器６内の単位増幅器３に対する第２の電源スイッチ１３ａとを、それぞれ、一方の第１および第２の電源スイッチ９、１３を介して主電源端子１０に接続したが、図４に示すように、他の第１および第２の電源スイッチ９ａ、１３ａを主電源端子１０に直接接続してもよい。
Embodiment 3 FIG.
In the second embodiment (FIG. 3), the
図４はこの発明の実施の形態３に係る半導体増幅器を示す回路構成図であり、図４において、前述（図１〜図３参照）と同様のものについては、前述と同一符号を付して、または符号の後に「Ｃ」を付して詳述を省略する。 4 is a circuit configuration diagram showing a semiconductor amplifier according to Embodiment 3 of the present invention. In FIG. 4, the same components as those described above (see FIGS. 1 to 3) are denoted by the same reference numerals as those described above. Or, “C” is added after the reference numeral, and the detailed description is omitted.
この場合、他の第１および第２の電源スイッチ９ａ、１３ａの接続位置が異なる点を除けば、前述（図３）の実施の形態２の構成と同様である。図４においては、半導体増幅器全体の主電源端子１０から単位増幅器１〜４の各電源端子７、８、１１、１２への給電経路に、個別の電源スイッチ９ａ、９、１３ａ、１３が挿入されている。
In this case, the configuration is the same as that of the second embodiment described above (FIG. 3) except that the connection positions of the other first and
次に、図４に示したこの発明の実施の形態３による動作について説明する。
たとえば第１の増幅器５が動作中の場合には、図４に示すように、第１の電源スイッチ９、９ａが短絡（オン）されており、半導体増幅器全体の主電源端子１０からの電源は、第１の増幅器５内の単位増幅器１、２に供給される。一方、第２の電源スイッチ１３、１３ａは開放（オフ）されており、第２の増幅器６の動作は停止している。以上の動作は、前述（図３）の実施の形態２の場合と同じである。
Next, the operation according to the third embodiment of the present invention shown in FIG. 4 will be described.
For example, when the
このとき、前述（図３）の構成によれば、第１の電源スイッチ９には、第１の増幅器５内の単位増幅器２で消費される電流のみならず、第１の増幅器５内の単位増幅器１で消費される電流も流れる。
これに対し、図４に示したこの発明の実施の形態３によれば、他の第１および第２の電源スイッチ９ａ、１３ａが、主電源端子１０と各単位増幅器１、３との間に挿入されているので、第１の増幅器５が動作中の場合において、第１の電源スイッチ９には、単位増幅器２で消費される電流のみが流れる。
At this time, according to the configuration described above (FIG. 3), the
On the other hand, according to the third embodiment of the present invention shown in FIG. 4, the other first and
一般に、半導体基板５０Ｃ上に構成される電源スイッチ（トランジスタやＦＥＴ）の面積（エミッタサイズやゲート幅など）は、流す電流量に応じて増大するが、この発明の実施の形態３によれば、前述の実施の形態２の場合に比べて、第１の電源スイッチ９（および、第２の電源スイッチ１３）に流れる電流が小さいので、使用するＦＥＴまたはトランジスタのゲート幅またはエミッタサイズを小さくすることができ、半導体基板５０Ｃの面積を低減することができる。
In general, the area (emitter size, gate width, etc.) of the power switch (transistor or FET) configured on the
このように、この発明の実施の形態３では、第１の増幅器５と第２の増幅器６との間のアイソレーションを高めつつ、第１および第２の電源スイッチ９、１３の面積を低減することができる。したがって、第１および第２の（複数の）増幅器５、６に対する主電源端子１０を共通にして半導体面積を低減しつつ、半導体増幅器を安定に動作させることができる。
Thus, in the third embodiment of the present invention, the area between the first and
また、この場合も、半導体基板５０Ｃ上に３個以上の増幅器を構成することができ、また、各増幅器を３個以上の単位増幅器で構成することができ、前述と同様の効果を得られることは言うまでもない。
Also in this case, three or more amplifiers can be configured on the
実施の形態４．
なお、上記実施の形態１〜３では、バイパスコンデンサについて言及しなかったが、図５に示すように、第１の増幅器５の電源端子７、８と、第２の増幅器６の電源端子１１、１２とに、それぞれバイパスコンデンサ１８、１９が接続された場合においても、個別の電源スイッチ２０、２１を設けることにより、同様の作用効果を奏することができる。
In the first to third embodiments, the bypass capacitor is not mentioned. However, as shown in FIG. 5, the power terminals 7 and 8 of the
図５はこの発明の実施の形態４に係る半導体増幅器を示す回路構成図であり、図５において、前述（図１〜図４参照）と同様のものについては、前述と同一符号を付して、または符号の後に「Ｄ」を付して詳述を省略する。
FIG. 5 is a circuit configuration diagram showing a semiconductor amplifier according to
この場合、半導体基板５０Ｄには、外部から第１および第２の増幅器５、６に個別に電源を供給するための第１および第２の電源端子１６、１７と、半導体基板５０Ｄの外部の地絡体に接続された接地用端子２２と、が設けられている。
In this case, the
また、半導体基板５０Ｄ上には、第１の電源端子１６と接地用端子２２との間に挿入された第１のバイパスコンデンサ１８および第１の電源スイッチ２０からなる第１の直列回路と、第２の電源端子１７と接地用端子２２との間に挿入された第２のバイパスコンデンサ１９および第２の電源スイッチ２１からなる第２の直列回路と、が構成されている。第１の電源スイッチ２０は、第１のバイパスコンデンサ１８と接地用端子２２との間に挿入され、第２の電源スイッチ２１は、第２のバイパスコンデンサ１９と接地用端子２２との間に挿入されている。
On the
第１および第２のバイパスコンデンサ１８、１９は、各増幅器５、６の電源端子７、８、１１、１２に漏洩した高周波信号を、接地用端子２２を介して地絡体へ流すようになっている。
他の構成は、前述と同様である。なお、各増幅器５、６の電源端子７、８、１１、１２にも、前述と同様の電源スイッチ９、１３（９ａ、１３ａ）を設けてもよい。
The first and
Other configurations are the same as described above. Note that power switches 9, 13 (9a, 13a) similar to those described above may be provided at the
通常、第１および第２のバイパスコンデンサ１８、１９は、各電源端子７、８、１１、１２に漏洩した高周波信号を地絡体に流すために、各単位増幅器１〜４の電源端子ごとに設けられる。しかし、図５においては、第１のバイパスコンデンサ１８を、第１の増幅器５内の複数の単位増幅器１、２の電源端子で共有し、第２のバイパスコンデンサ１９を、第２の増幅器６内の複数の単位増幅器３、４の電源端子で共有している。これにより、各バイパスコンデンサ１８、１９の個数と、各バイパスコンデンサ１８、１９を外部の地絡体と接続するための接地用端子２２の個数とが削減されている。
Normally, the first and
以上のように、この発明の実施の形態４によれば、前述の実施の形態１〜３と同様に、第１および第２の増幅器５、６に対応した第１および第２の電源スイッチ２０、２１を設け、第１および第２のバイパスコンデンサ１８、１９とともに第１および第２の直列回路を構成して、それぞれ、第１および第２の電源端子１６、１７と接地用端子２２との間に挿入することにより、第１および第２のバイパスコンデンサ１８、１９の個数と、接地用端子２２の個数とを低減しつつ、第１の増幅器５と第２の増幅器６との間のアイソレーションを高めることができる。
As described above, according to the fourth embodiment of the present invention, as in the first to third embodiments, the first and second power switches 20 corresponding to the first and
なお、上記発明の実施の形態４では、第１および第２の電源スイッチ２０、２１を、それぞれ、第１および第２のバイパスコンデンサ１８、１９と、接地用端子２２との間に設けたが、各直列回路内の位置関係を逆にして、第１および第２の電源スイッチ２０、２１を、第１および第２のバイパスコンデンサ１８、１９と、第１および第２のバイパスコンデンサ１８、１９との間に挿入してもよい。この場合も、前述と同様の効果を奏することができる。
In the fourth embodiment of the present invention, the first and second power switches 20 and 21 are provided between the first and
また、図６に示すように、単一のバイパスコンデンサ１８Ｅを接地用端子２２側に挿入し、バイパスコンデンサ１８Ｅと第１および第２の電源端子１６、１７との間に、それぞれ、第１および第２の電源スイッチ２０、２１を設けてもよい。この場合、前述と同様の効果に加えて、バイパスコンデンサ１８Ｅの数をさらに削減することができるので、半導体基板５０Ｅの面積をさらに低減して、コストダウンを実現することができる。
Further, as shown in FIG. 6, a
１、２、３、４、２３、２４ 単位増幅器、５ 第１の増幅器、６ 第２の増幅器、７、８、１１、１２、２６、２７ 電源端子、９、９ａ、２０ 第１の電源スイッチ、１３、１３ａ、２１ 第２の電源スイッチ、１６ 第１の電源端子、１７ 第２の電源端子、１８Ｅ バイパスコンデンサ、１８ 第１のバイパスコンデンサ、１９ 第２のバイパスコンデンサ、２２ 接地用端子、２５ 第３の増幅器、２８ 第３の電源スイッチ。 1, 2, 3, 4, 23, 24 unit amplifier, 5 first amplifier, 6 second amplifier, 7, 8, 11, 12, 26, 27 power supply terminal, 9, 9a, 20 first power switch , 13, 13a, 21 Second power switch, 16 First power terminal, 17 Second power terminal, 18E Bypass capacitor, 18 First bypass capacitor, 19 Second bypass capacitor, 22 Grounding terminal, 25 Third amplifier, 28 Third power switch.
Claims (6)
前記第１および第２の増幅器に個別に接続された第１および第２の電源スイッチと、
前記半導体基板の外部から前記第１および第２の電源スイッチを介して前記第１および第２の増幅器に電源を供給するための主電源端子と、を備え、
前記第１の電源スイッチは、前記主電源端子と前記第１の増幅器との間に挿入され、
前記第２の電源スイッチは、前記主電源端子と前記第２の増幅器との間に挿入されたことを特徴とする半導体増幅器。 First and second amplifiers configured in parallel on a semiconductor substrate;
First and second power switches individually connected to the first and second amplifiers;
A main power supply terminal for supplying power to the first and second amplifiers from the outside of the semiconductor substrate via the first and second power switches,
The first power switch is inserted between the main power terminal and the first amplifier,
The semiconductor power amplifier, wherein the second power switch is inserted between the main power terminal and the second amplifier.
前記半導体基板の外部から前記第１および第２の増幅器に個別に電源を供給するための第１および第２の電源端子と、
前記半導体基板の外部の地絡体に接続された接地用端子と、
前記第１の電源端子と前記接地用端子との間に挿入された第１のバイパスコンデンサおよび第１の電源スイッチからなる第１の直列回路と、
前記第２の電源端子と前記接地用端子との間に挿入された第２のバイパスコンデンサおよび第２の電源スイッチからなる第２の直列回路と、
を備えたことを特徴とする半導体増幅器。 First and second amplifiers configured in parallel on a semiconductor substrate;
First and second power supply terminals for individually supplying power to the first and second amplifiers from the outside of the semiconductor substrate;
A grounding terminal connected to an external grounding body of the semiconductor substrate;
A first series circuit comprising a first bypass capacitor and a first power switch inserted between the first power supply terminal and the grounding terminal;
A second series circuit comprising a second bypass capacitor and a second power switch inserted between the second power terminal and the ground terminal;
A semiconductor amplifier comprising:
前記半導体基板の外部から前記第１および第２の増幅器に個別に電源を供給するための第１および第２の電源端子と、
前記半導体基板の外部の地絡体に接続された接地用端子と、
前記第１および第２の電源端子と前記接地用端子との間に挿入されたバイパスコンデンサと、
前記第１の電源端子と前記バイパスコンデンサとの間に挿入された第１の電源スイッチと、
前記第１の電源端子と前記バイパスコンデンサとの間に挿入された第１の電源スイッチと、
を備えたことを特徴とする半導体増幅器。 First and second amplifiers configured in parallel on a semiconductor substrate;
First and second power supply terminals for individually supplying power to the first and second amplifiers from the outside of the semiconductor substrate;
A grounding terminal connected to an external grounding body of the semiconductor substrate;
A bypass capacitor inserted between the first and second power supply terminals and the grounding terminal;
A first power switch inserted between the first power terminal and the bypass capacitor;
A first power switch inserted between the first power terminal and the bypass capacitor;
A semiconductor amplifier comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006334308A JP2008148098A (en) | 2006-12-12 | 2006-12-12 | Semiconductor amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006334308A JP2008148098A (en) | 2006-12-12 | 2006-12-12 | Semiconductor amplifier |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008148098A true JP2008148098A (en) | 2008-06-26 |
Family
ID=39607760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006334308A Pending JP2008148098A (en) | 2006-12-12 | 2006-12-12 | Semiconductor amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2008148098A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012082787A1 (en) | 2010-12-14 | 2012-06-21 | Skyworks Solutions, Inc. | Apparatus and methods for capacitive load reduction |
| WO2021261184A1 (en) * | 2020-06-23 | 2021-12-30 | 株式会社村田製作所 | High frequency circuit, and communication device |
-
2006
- 2006-12-12 JP JP2006334308A patent/JP2008148098A/en active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012082787A1 (en) | 2010-12-14 | 2012-06-21 | Skyworks Solutions, Inc. | Apparatus and methods for capacitive load reduction |
| EP2652871A4 (en) * | 2010-12-14 | 2015-08-12 | Skyworks Solutions Inc | Apparatus and methods for capacitive load reduction |
| US9257940B2 (en) | 2010-12-14 | 2016-02-09 | Skyworks Solutions, Inc. | Apparatus and methods for capacitive load reduction |
| US9548702B2 (en) | 2010-12-14 | 2017-01-17 | Skyworks Solutions, Inc. | Apparatus and methods for capacitive load reduction of an envelope tracker |
| US9859846B2 (en) | 2010-12-14 | 2018-01-02 | Skyworks Solutions, Inc. | Apparatus and methods for capacitive load reduction in a mobile device |
| KR101859243B1 (en) | 2010-12-14 | 2018-05-18 | 스카이워크스 솔루션즈, 인코포레이티드 | Apparatus and methods for capacitive load reduction |
| WO2021261184A1 (en) * | 2020-06-23 | 2021-12-30 | 株式会社村田製作所 | High frequency circuit, and communication device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2009260929A (en) | Splitter circuit | |
| JP2006025062A (en) | High frequency switch circuit | |
| JP5313970B2 (en) | High frequency power amplifier | |
| JP2008148098A (en) | Semiconductor amplifier | |
| JP2001111407A (en) | Integrated semiconductor circuit | |
| JP4693706B2 (en) | Amplifier with standby function | |
| JP2006121187A (en) | Semiconductor switching circuit | |
| JP2005072993A (en) | Fet switch circuit | |
| KR101503973B1 (en) | Amplifying apparatus | |
| US20120306578A1 (en) | Rf amplifier with open circuit output off-state | |
| JP2015019328A (en) | Amplification circuit | |
| JP2009010805A (en) | Gain variable amplifier | |
| JP4939857B2 (en) | Switch circuit | |
| JP4808097B2 (en) | Semiconductor switch integrated circuit | |
| US20120309327A1 (en) | Rf amplifier with open circuit input off-state | |
| JP2007214825A (en) | Semiconductor switch integrated circuit | |
| JP4868275B2 (en) | High frequency switch circuit | |
| JP4928882B2 (en) | Semiconductor switch circuit | |
| JP2000124783A (en) | Semiconductor high frequency changeover circuit | |
| KR101518623B1 (en) | Power amplifier of the inverter form for reducing through current | |
| JP4896903B2 (en) | amplifier | |
| JP3857145B2 (en) | High frequency switch circuit | |
| KR101167454B1 (en) | Power amplifier using differential structure | |
| JP2008283277A (en) | Semiconductor switch circuit | |
| JP2008005128A (en) | Microwave amplifier |