JP2008147811A - 封止電子部品 - Google Patents

封止電子部品 Download PDF

Info

Publication number
JP2008147811A
JP2008147811A JP2006330247A JP2006330247A JP2008147811A JP 2008147811 A JP2008147811 A JP 2008147811A JP 2006330247 A JP2006330247 A JP 2006330247A JP 2006330247 A JP2006330247 A JP 2006330247A JP 2008147811 A JP2008147811 A JP 2008147811A
Authority
JP
Japan
Prior art keywords
bumps
dam
region
substrate
functional part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006330247A
Other languages
English (en)
Other versions
JP5042607B2 (ja
Inventor
Tomoyoshi Oi
知義 多井
Shoichiro Yamaguchi
省一郎 山口
Kenji Suzuki
健司 鈴木
Yukihisa Osugi
幸久 大杉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Priority to JP2006330247A priority Critical patent/JP5042607B2/ja
Publication of JP2008147811A publication Critical patent/JP2008147811A/ja
Application granted granted Critical
Publication of JP5042607B2 publication Critical patent/JP5042607B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

【課題】導電性の異物によるバンプの短絡を防ぐ。
【解決手段】フィルタ素子2aは、機械的振動が励振される機能部22aが形成された機能部形成面25aを基板3aの素子搭載面35aとを向かい合わせ、フィルタ素子2aの側のパット21aと基板3aの側のパット31aとの間をバンプ4aを介してフリップチップ接合することにより基板3aへ実装される。フィルタ素子2aは、樹脂封止剤5aによりサイドフィル方式によって中空封止されている。さらに、フィルタ素子2aの機能部形成面25aには、ダム(隔壁)6aが形成されている。ダム6aは、フィルタ素子2aと基板3aとの間の信号伝達経路となっているバンプ41a〜44aの全てを内包する矩形の領域255aと領域255aを取り囲む領域256aとを隔てている。
【選択図】図1

Description

本発明は、機械的振動が励振される機能部を有する素子を基板にフリップチップ実装してサイドフィル方式で封止した封止電子部品に関する。
図16は、素子92を基板93にフリップチップ実装してサイドフィル方式で封止した従来の封止電子部品9の概略構成を示す模式図である。図16は、封止電子部品9の断面図となっている。
図16に示すように、封止電子部品9は、素子92と基板93とがバンプ94によってフリップチップ接合された構造を有している。素子92は、サイドフィル方式で中空封止され、素子92の機能部922が形成された機能部形成面925と基板93の素子92が搭載される素子搭載面935との間隙は、樹脂封止剤95によって気密に封止されている。
しかし、従来の封止電子部品9では、樹脂封止剤95が機能部922まで到達することを防ぐことができない。このため、表面弾性波デバイスや圧電薄膜デバイスのような機能部922に機械的振動が励振される素子をサイドフィル方式で封止した封止電子部品9では、素子92の特性が樹脂封止剤95によって劣化してしまうという問題があった。
このため、特許文献1に示すように、機能部922を囲むダムを機能部形成面925に形成することにより樹脂封止剤95が機能部922まで到達することを防ぐことも検討されている。
特開平5−55303号公報
しかし、特許文献1の技術では、樹脂封止剤が機能部に到達することを防ぐことはできても、封止が完了する前に導電性の異物がバンプの間に混入してバンプを短絡させてしまう場合があった。
本発明は、この問題を解決するためになされたもので、導電性の異物によるバンプの短絡を防ぐことを目的とする。
上記課題を解決するため、請求項1の発明は、機械的振動が励振される機能部を有する素子と、前記素子が搭載される基板と、前記素子の前記機能部が形成された機能部形成面と、前記基板の前記素子が搭載される素子搭載面とを向かい合わせてフリップチップ接合するバンプと、前記機能部形成面に形成された隔壁と、サイドフィル方式で前記素子を封止する封止体とを備え、前記隔壁が、前記バンプのうち前記素子と前記基板との間の信号伝達経路となる特定バンプを内包する第1領域と前記第1領域を取り囲む第2領域とを隔てる第1隔壁、及び、一の前記特定バンプと他の前記特定バンプとを隔てる第2隔壁の少なくとも一方を有する。
請求項2の発明は、前記第1隔壁が前記第1領域を隙間なく包囲する請求項1に記載の封止電子部品である。
請求項3の発明は、前記第1領域が前記バンプの全てを内包する請求項1又は請求項2に記載の封止電子部品である。
請求項4の発明は、前記隔壁が、前記機能部を内包する第3領域と前記第3領域を取り囲む第4領域とを隔てる請求項1ないし請求項3のいずれかに記載の封止電子部品である。
請求項5の発明は、前記隔壁及び前記バンプが、前記機能部を内包する第3領域と前記第3領域を取り囲む第4領域とを隔てる請求項1ないし請求項3のいずれかに記載の封止電子部品である。
請求項6の発明は、前記機能部形成面と前記素子搭載面との間隔より高さが低い前記隔壁を前記フリップチップ接合に先立って形成することを特徴とする請求項1ないし請求項5のいずれかに記載の封止電子部品である。
請求項7の発明は、前記隔壁の材質が感光性のポリイミドであることを特徴とする請求項1ないし請求項6のいずれかに記載の封止電子部品である。
請求項8の発明は、前記隔壁の材質がフォトレジストであることを特徴とする請求項1ないし請求項6のいずれかに記載の封止電子部品である。
請求項9の発明は、前記隔壁の幅が15μm以上であることを特徴とする請求項7又は請求項8に記載の封止電子部品である。
本発明によれば、導電性の異物による特定バンプの短絡を防ぐことができる。
請求項2の発明によれば、導電性の異物による特定バンプの短絡をより確実に防ぐことができる。
請求項3の発明によれば、全てのバンプを保護することができる。
請求項4ないし請求項5の発明によれば、封止体が機能部へ到達することを防ぐことができるので、封止体による素子の特性の劣化を防ぐことができる。
請求項6の発明によれば、フリップチップ接合を行うときに隔壁が破壊されることがなくなる。
請求項7ないし請求項8の発明によれば、フォトリソグラフィによる精密なパターニングが可能であるとともに、ハードベークにより隔壁を強固にすることができる。
請求項10の発明によれば、隔壁の破壊を防止することができる。
以下では、2個の圧電薄膜共振子(FBAR;Film Bulk Acoustic Resonator)を組み合わせたラダー型フィルタの素子(以下、「フィルタ素子」)を基板にフリップリップ実装してサイドフィル方式で封止した封止フィルタを例として、本発明の封止電子部品の望ましい実施形態について説明する。しかし、以下で説明する実施形態は、本発明の封止電子部品が封止フィルタのみに限定されることを意味するものではない、すなわち、本発明における封止電子部品とは、一般的に言えば、機械的振動が励振される機能部を有する素子を基板にフリップチップ実装してサイドフィル方式で封止した封止電子部品全般を意味しており、基板にフリップチップ実装された素子がサイドフィル方式で封止された表面弾性波デバイスや圧電薄膜デバイスを含んでいる。
<1 第1実施形態>
<1.1 封止フィルタの構成>
図1は、第1実施形態に係る封止フィルタ1aの概略構成を示す模式図である。図1は、封止フィルタ1aの断面図となっている。図1には、説明の便宜上、左右方向をX軸方向、前後方向をY軸方向、上下方向をZ軸方向とするXYZ直交座標系が定義されている。このXYZ直交座標系は、後述する図2、図3に定義されたXYZ直交座標系と共通となっている。
図1に示すように、封止フィルタ1aは、機械的振動が励振される機能部22aを有するフィルタ素子2aと、フィルタ素子2aが搭載される基板3aとを備える。フィルタ素子2aは、機能部22aが形成されたフィルタ素子2aの機能部形成面25aとフィルタ素子2aが搭載される基板3aの素子搭載面35aとを向かい合わせ、フィルタ素子2aの側のパット21aと基板3aの側のパット31aとの間をバンプ4aを介してフリップチップ接合することにより基板3aへ実装される。バンプ4aとしては、金バンプを採用することが望ましいが、はんだバンプ等を採用することもできる。また、フィルタ素子2aの基板3aへのフリップチップ接合は、圧接接合、超音波接合、ハンダ接合、導電性接着剤接合等により行うことができる。
フィルタ素子2aは、気中の浮遊物や水蒸気が機能部22aに作用して特性が劣化することを防止するため、サイドフィル方式によって中空封止されている。すなわち、封止フィルタ1aでは、フィルタ素子2aの機能部形成面25aに垂直な側面26aと基板3aの素子搭載面35aとにまたがる封止体となる樹脂封止剤5aによって、機能部形成面25aと素子搭載面35aとの間の間隙8aが気密に封止されている。樹脂封止剤5aとしては、例えば、エポキシ樹脂の封止剤を用いることができる。
さらに、フィルタ素子2aの機能部形成面25aには、ダム(隔壁)6aが形成されている。
<1.2 ダム>
図2は、第1実施形態に係るバンプ4a(41a〜44a)、ダム6a、機能部22a及び機能部形成面25aの平面形状を示す平面図である。
封止フィルタ1aでは、4個のバンプ41a〜44aの全てがフィルタ素子2aと基板3aとの間の信号伝達経路となっており、バンプ41a,42aが信号ラインとなり、バンプ43a,44aがグランドラインとなっている。
ダム6aは、機能部形成面25aの外郭に沿って形成され、バンプ41a〜44aの全てを内包する矩形の領域255aと領域255aを取り囲む領域256aとを隔てている。これにより、封止が完了する前に導電性の異物がバンプ41a〜44aの間に混入してバンプ41a〜44aが短絡することを防止することができる。すなわち、信号ライン同士や信号ラインとグランドラインとが短絡することを防止することができる。
また、ダム6aは、機能部22aを内包する領域255aと領域255aを取り囲む領域256aとを隔てる役割も果たしている。これにより、硬化前の樹脂封止剤5aが機能部22aへ到達することを防ぐことができ、樹脂封止剤5aによりフィルタ素子2aの特性が劣化することを防ぐことができる。
このようにバンプ41a〜44aの外側にダム6aを形成することには、バンプ41a〜44aがダム6aの視認を妨げることがなくなるので、フリップチップ接合後にダム6aの高さを検査することができるようになるという利点もある。
また、バンプ41a〜44aをダム6aで囲むことには、ダイシングソーで切断するときの切削水や飛散物からバンプ41a〜44aを保護してバンプ41a〜44aが剥離することを防止することができるという利点や、バンプ41a〜44aがなんらかと搬送時に接触してバンプ41a〜44aが剥離したり汚染されたりすることを防止することができるという利点もある。もちろん、ダム6aは、バンプ41a〜44aが樹脂封止剤5aと接触しないようにして、樹脂封止剤5aを硬化させるときの収縮に起因する応力がバンプ41a〜44aに加わることを防止する役割も果たしている。
封止フィルタ1aでは、バンプ41a〜44aと機能部22aとの間にダム6aを形成していないので、バンプ41a〜44aと機能部22aとを接近させ、配線抵抗、浮遊キャパシタンス及び浮遊インダクタンス等を減らすことができる。
なお、ダム6aは、導電性の異物によるバンプ41a〜44aの短絡や樹脂封止剤5aによるフィルタ素子2aの特性の劣化を確実に防ぐためには、図2に示すように、領域255aを隙間なく包囲していることが最も望ましいが、部分的に隙間があったとしても、導電性の異物の混入や樹脂封止剤5aの侵入を阻止する障壁の機能を妨げない程度のものであれば問題とはならない。
封止フィルタ1aの製造にあたっては、機能部形成面25aと素子搭載面35aとの間隔gより高さhが低いダム6aをフリップチップ接合に先立って機能部形成面25aに形成しておくことが望ましい。なぜならば、高さhを間隔gより低くしておけば、フリップチップ接合を行うときに、ダム6aが基板3aに衝突して破壊され、ダム6aの破片が散乱してフィルタ素子2aに悪影響を与えることを防ぐことができるからである。なお、高さhを間隔g(典型的には、約20μm)より1〜3μm低くしておけば、ダム6aの基板3aへの衝突を避けつつ、樹脂封止剤5aの侵入を有効に阻止することができる。
ダム6aの幅wは、フィルタ素子2aを製造するときにダム6aが破壊しない程度の強度、特に、ダイシングソーで切断するときの切削水の水圧でダム6aが破壊されない程度の強度を有するように決定すればよい。なお、後述する感光性のポリイミドやフォトレジストによってダム6aを作製した場合、幅wを15μm以上とすれば、十分な強度を確保することができる。
ダム6aの材質は、特に制限されないが、フォトリソグラフィによる精密なパターニングが可能なフォトレジストとすることが望ましく、ハードベークにより強固なものとすることができる感光性のポリイミドやフォトレジストとすることがさらに望ましい。フォトレジストとしては、例えば、エポキシ系のフォトレジスト、望ましくは、エポキシ樹脂・シクロペンタノン・プロピレンカーボネート及びヘキサフルオロアンチモン酸塩の混合物であるSU−8(化薬マイクロケム株式会社、東京都千代田区)を用いることができる。
<1.3 フィルタ素子>
図3は、フィルタ素子2aの概略構成を示す模式図であり、フィルタ素子2aの斜視図となっている。
図3に示すように、フィルタ素子2aは、支持基板201aの上に、接着層202a、キャビティ形成膜203a、下面電極204a、圧電体薄膜205a及び上面電極206a(2061a〜2063a)をこの順序で積層した構造を有している。
支持基板201aは、圧電体薄膜205aを支持する支持体としての役割を有している。支持基板201aは、圧電体薄膜205aを構成する圧電材料と同じ材料で構成されることが望ましく、支持基板201aにおける結晶方位と圧電体薄膜205aにおける結晶方位とが一致していることがさらに望ましい。
接着層202aは、圧電体薄膜205aを支持基板201aに接着固定する役割を有している。接着層202aの望ましい例としては、有機接着剤、望ましくは、充填効果を有し、接着対象が完全に平坦ではなくても十分な接着力を発揮するエポキシ接着剤(熱硬化性を利用するエポキシ樹脂の接着剤)やアクリル接着剤(光硬化性及び熱硬化性を併用するアクリル樹脂の接着剤)により形成された接着層をあげることができる。
キャビティ形成膜203aは、二酸化ケイ素(SiO2)等の絶縁材料を成膜することにより得られた絶縁体膜である。キャビティ形成膜203aは、対向領域2051a,2052aを取り囲むように圧電体薄膜205aの下面に形成され、機能部22aを支持基板201aから離隔させるキャビティを形成している。
圧電体薄膜205aは、圧電体基板を除去加工することにより得られる。より具体的には、圧電体薄膜205aは、単独で自重に耐え得る厚み(例えば、50μm以上)を有する圧電体基板を、単独で自重に耐え得ない膜厚(例えば、10μm以下)まで除去加工で薄肉化することにより得られる。
圧電体薄膜205aを構成する圧電材料としては、所望の圧電特性を有する圧電材料を選択することができるが、水晶(SiO2)、ニオブ酸リチウム(LiNbO3)、タンタル酸リチウム(LiTaO3)、四ホウ酸リチウム(Li2B4O7)、酸化亜鉛(ZnO)、ニオブ酸カリウム(KNbO3)及びランガサイト(La3Ga3SiO14)等の粒界を含まない単結晶材料を選択することが望ましい。圧電体薄膜205aを構成する圧電材料として単結晶材料を用いることにより、圧電体薄膜205aの電気機械結合係数及び機械的品質係数を向上させ、広帯域かつ低挿入損失のフィルタ素子2aを実現することができるからである。
圧電体基板の除去加工は、切削、研削及び研磨等の機械加工並びにエッチング等の化学加工等により行う。ここで、複数の除去加工方法を組み合わせ、加工速度が速い除去加工方法から、加工対象に生じる加工変質が小さい除去加工方法へと除去加工方法を段階的に切り替えながら圧電体基板を除去加工すれば、高い生産性を維持しつつ、圧電体薄膜205aの品質を向上し、フィルタ素子2aの特性を向上することができる。例えば、圧電体基板を固定砥粒に接触させて削る研削及び圧電体基板を遊離砥粒に接触させて削る研磨を順次行った後に、当該研磨によって圧電体基板に生じた加工変質層を仕上げ研磨により除去するようにすれば、圧電体基板を削る速度が早くなり、圧電薄膜フィルタの生産性を向上可能であるとともに、圧電体薄膜205aの品質を向上することにより、フィルタ素子2aの特性を向上可能である。
このようなフィルタ素子2aでは、圧電体薄膜205aをスパッタリング等により成膜した場合と異なり、圧電体薄膜205aを構成する圧電材料や圧電体薄膜205aにおける結晶方位が下地の制約を受けないので、圧電体薄膜205aを構成する圧電材料や圧電体薄膜205aにおける結晶方位の選択の自由度が高くなっている。したがって、フィルタ素子2aでは、所望の特性を実現することが容易になっている。
下面電極204a及び上面電極206aは、それぞれ、圧電体薄膜205aの下面及び上面に導電材料を成膜することにより得られた導電体薄膜である。
下面電極204a及び上面電極206aを構成する導電材料は、特に制限されないが、アルミニウム(Al)、銀(Ag)、銅(Cu)、白金(Pt)、金(Au)、クロム(Cr)、ニッケル(Ni)、モリブデン(Mo)、タングステン(W)及びタンタル(Ta)等の金属から選択することが望ましい。もちろん、下面電極204a及び上面電極206aを構成する導電材料として合金を用いてもよい。また、複数種類の導電材料を重ねて成膜することにより、下面電極204a及び上面電極206aを形成してもよい。
上面電極2061a,2062aは、機能部22aの中の対向領域2051a,2052aにおいて圧電体薄膜205aを挟んで下面電極204aと対向して圧電薄膜共振子を形成する。上面電極2061aは、対向領域2051aから−X方向へ引き出された後に延伸方向が−Y方向、+X方向に順次折り曲げられ、その一部は、フリップチップ接合用のパット21aとなっている。上面電極2062aは、対向領域2052aから+X方向へ引き出された後に伸延方向が+Y方向、−X方向に順次折り曲げられ、その一部は、フリップチップ接合用のパット21aとなっている。
上面電極2063aは、対向領域2053aにおいて圧電体薄膜205aを挟んで下面電極204aと対向している。上面電極2063aは、対向領域から−Y方向に引き出された後に延伸方向が+X方向に折り曲げられ、その一部は、フリップチップ接合用のパット21aとなっている。
圧電体薄膜205aには、圧電体薄膜205aの上面と下面との間を貫通し、下面電極204aと上面電極2063aとを導通させるバイアホール2057aが形成されている。
<1.4 フィルタ素子の実装>
続いて、フィルタ素子2aの基板3aへの実装の手順を図4〜図9を参照しながら説明する。
ダム6aの形成にあたっては、最初に、多数のフィルタ素子2aが形成されたウエハ71aに20μm〜50μmの膜厚のフォトレジスト膜(又は、感光性のポリイミド膜、以下同様)72aをスピンコートした(図4)。フォトレジスト膜72aの膜厚は、ウエハ71aの回転速度やフォトレジストの粘度によって制御することができるが、20μm〜50μmの膜厚の均一なフォトレジスト膜72aを得るためには、フォトレジストの粘度は、3000cP(3パスカル・秒)〜10000cP(10パスカル・秒)であることが望ましい。なぜならば、フォトレジストの粘度がこの範囲を下回ると、十分な膜厚を得ることが困難になるからであり、フォトレジストの粘度がこの範囲を上回ると、膜厚が不均一となるからである。
続いて、フォトリソグラフィにより、フォトレジスト膜72aのパターニングを行い、すなわち、露光、プリベーク、現像及びポストベークを順次行い、ダム6aを形成した(図5)。しかる後に、ウエハ71aの側のパット21aの上に超音波接合によりバンプ4aを形成した(図6)。
さらに、ダイシングソーでウエハ71aを切断することにより、機能部形成面25aにバンプ4a及びダム6aが形成されたフィルタ素子2aを得た(図7)。このとき、バンプ4aは2方向がダム6aによって保護されるので、切削水や飛散物によってバンプ4aが剥離することは起こりくくなっている。
このようにして得られたフィルタ素子2aを、フリップチップ実装機を用いて、機能部形成面25aを基板3aに向けてフェイスダウン方式でフリップチップ実装した(図8)。
そして、フィルタ素子2aの側面11bと基板3aの素子搭載面14aとの境界付近にディスペンサで樹脂封止剤5aを供給して硬化させることにより、フィルタ素子2aの周辺がサイドフィル方式で封止された封止フィルタ1を得た(図9)。
<2 第2実施形態>
第2実施形態は、第1実施形態に係るダム6aに代えて採用することができるダム6bに関する。図10は、図2と同様に、第2実施形態に係るバンプ4b(41b〜44b)、ダム6b、機能部22b及び機能部形成面25bの平面形状を示す平面図となっている。
ダム6bは、ダム6aと同じ平面形状を有するダム61bに加えて、ダム62bを有している。
ダム61bは、ダム6aと同様に、機能部形成面25bの外郭に沿って形成され、フィルタ素子と基板との間の信号伝達経路となっている4個のバンプ41b〜44bの全て及び機能部22bを内包する矩形の領域255bと領域255bを取り囲む領域256bとを隔てている。これにより、封止が完了する前に導電性の異物がバンプ4bの間に混入してバンプ41b〜44bが短絡することを防ぐことができる。
ダム62bは、バンプ4bの各々から見て、前後左右の4方向のうち、ダム61bが形成されていない2方向に形成されている。これにより、一のバンプ4bと他のバンプ4bとの間をダム62bによって隔てることができ、封止が完了する前に導電性の異物がバンプ4bの間に混入してバンプ41b〜44bが短絡することをより確実に防止することができる。
また、このようにバンプ41b〜44bの各々の4方向にダム6bを形成すると、ダイシングソーで切断するときの切削水や飛散物からバンプ41b〜44bをより厳重に保護することができるので、バンプ41b〜44bが剥離することをより確実に防止することができ、バンプ41b〜44bが搬送時になんらかのものと接触してバンプ41b〜44bが剥離したり汚染されたりすることをより確実に防止することができる。
<3 第3実施形態>
第3実施形態は、バンプ4cの数が5個となった場合に、第1実施形態に係るダム6aに代えて採用することができるダム6cに関する。図11は、図2と同様に、第3実施形態に係るバンプ4c(41c〜45c)、ダム6c、機能部22c及び機能部形成面25cの平面形状を示す平面図となっている。
ダム6cは、フィルタ素子と基板との間の信号伝達経路となっている3個のバンプ41
c〜43cと信号伝達経路となっていない(無接続の)2個のバンプ44c〜45cとの5個のバンプ41c〜45cの全て及び機能部22cを内包する凸形の領域255cと領域255cを取り囲む領域256cとを隔てている。これにより、封止が完了する前に導電性の異物がバンプ41c〜45cの間に混入してバンプ41c〜45cが短絡することを防止することができる。
<4 第4実施形態>
第4実施形態は、第3実施形態に係るダム6cに代えて採用することができるダム6dに関する。図12は、図2と同様に、第4実施形態に係るバンプ4d(41d〜45d)、ダム6d、機能部22d及び機能部形成面25dの平面形状を示す平面図となっている。
ダム6dは、フィルタ素子と基板との間の信号伝達経路となっている3個のバンプ41
d〜43d及び機能部22dを内包するが信号伝達経路となっていない2個のバンプ44d〜45dを内包しない凸形の領域255dと領域255dを取り囲む領域256dとを隔てている。全てのバンプ41d〜45dを保護するという観点からは、全てのバンプ41d〜45dをダム6dで囲むことが望ましいが、バンプ41d〜43dが電気的に短絡することによる不良を回避するという観点からは、フィルタ素子と基板との間の信号伝達経路となっているバンプ41d〜43dのみをダム6dで囲めば十分だからである。
<5 第5実施形態>
第5実施形態は、第3実施形態に係るダム6cに代えて採用することができるダム6eに関する。図13は、図2と同様に、第5実施形態に係るバンプ4e(41e〜45e)、ダム6e、機能部22e及び機能部形成面25eの平面形状を示す平面図となっている。
ダム6eは、フィルタ素子と基板との間の信号伝達経路となっている3個のバンプ41
e〜43e及び機能部22eを内包するが信号伝達経路となっていない2個のバンプ44e〜45eを内包しない十字型の領域255eと領域255eを取り囲む領域256eとを隔てている。全てのバンプ41e〜45eを保護するという観点からは、全てのバンプ41e〜45eをダム6eで囲むことが望ましいが、バンプ41e〜43eが電気的に短絡することによる不良を回避するという観点からは、フィルタ素子と基板との間の信号伝達経路となっているバンプ41e〜43eのみをダム6eで囲めば十分だからである。
なお、このようなダム6eによれば、2個のバンプ44e〜45eがフィルタ素子と基板との間の信号伝達経路となっている場合でも、バンプ44eと他のバンプ41e〜43e,45eとはダム6eで隔てられており、バンプ45eと他のバンプ41e〜44eとはダム6eで隔てられているので、導電性の異物によるバンプ41e〜45eの短絡を防ぐことはできる。
<6 第6実施形態>
第6実施形態は、バンプ4fの数が8個となった場合に、第1実施形態に係るダム6aに代えて採用することができるダム6fに関する。図14は、図2と同様に、第6実施形態に係るバンプ4f(41f〜48f)、ダム6f、機能部22f及び機能部形成面25fの平面形状を示す平面図となっている。
ダム6fは、ダム6aと同じ平面形状を有するダム61fに加えて、ダム62fを有している。
ダム61fは、ダム6aと同様に、機能部形成面25fの外郭に沿って形成され、フィルタ素子と基板との間の信号伝達経路となっている8個のバンプ4fの全て及び機能部22fを内包する矩形の領域255fと領域255fを取り囲む領域256fとを隔てている。これにより、封止が完了する前に導電性の異物がバンプ41f〜48fの間に混入してバンプ41f〜48fが短絡することを防ぐことができる。
ダム62fは、一列に並んだバンプ41f〜44fと機能部22fとを隔てるとともに、一列に並んだバンプ45f〜48fと機能部22fとを隔てている。これにより、バンプ41f〜44fとバンプ45f〜48fとの間をダム62fによって隔てることができ、封止が完了する前に導電性の異物がバンプ41f〜48fの間に混入してバンプ41f〜48fが短絡することをより確実に防止することができる。
また、このようにバンプ41f〜44f,45f〜48fの各々に四方にダム6fを形成すると、ダイシングソーで切断するときの切削水や飛散物からバンプ41f〜48fをより厳重に保護することができるので、バンプ41f〜48fが剥離することをより確実に防止することができ、バンプ41f〜48fが搬送時になんらかのものと接触してバンプ41f〜48fが剥離したり汚染されたりすることをより確実に防止することができる。
<7 第7実施形態>
第7実施形態は、バンプ4gの数が7個となった場合に、第1実施形態に係るダム6aに代えて採用することができるダム6gに関する。図15は、図2と同様に、第7実施形態に係るバンプ4g(41g〜47g)、ダム6g、機能部22g及び機能部形成面25gの平面形状を示す平面図となっている。
第7実施形態では、バンプ41g〜47gはダム6gに囲まれていないが、一のバンプ41g〜47gと他のバンプ41g〜47gとはL字形のダム6gによって隔てられている。このようなダム6gによっても、封止が完了する前に導電性の異物がバンプ41g〜47gの間に混入してバンプ41g〜47gが短絡することを防止することができる。
さらに、第7実施形態では、機能部22gもダム6gに囲まれていないが、ダム6g及びバンプ41g〜44gが、機能部22gを内包する略十字形の領域255gと領域255gを取り囲む領域256gとを隔てているので、やはり、硬化前の樹脂封止剤が機能部22gへ到達することを防ぐことができ、樹脂封止剤によりフィルタ素子の特性が劣化することを防ぐことができる。
第1実施形態に係る封止フィルタの断面図である。 第1実施形態に係るバンプ、ダム、機能部及び機能部形成面の平面形状を示す平面図である。 フィルタ素子の斜視図である。 フォトレジスト膜をスピンコートしたウエハを示す断面図である。 ダムを形成したウエハを示す断面図である。 バンプを形成したウエハを示す断面図である。 ウエハを切断して得られたフィルタ素子を示す断面図である。 フィルタ素子がフリップチップ実装された基板を示す断面図である。 サイドフィル方式で封止された封止フィルタを示す断面図である。 第2実施形態に係るバンプ、ダム、機能部及び機能部形成面の平面形状を示す平面図である。 第3実施形態に係るバンプ、ダム、機能部及び機能部形成面の平面形状を示す平面図である。 第4実施形態に係るバンプ、ダム、機能部及び機能部形成面の平面形状を示す平面図である。 第5実施形態に係るバンプ、ダム、機能部及び機能部形成面の平面形状を示す平面図である。 第6実施形態に係るバンプ、ダム、機能部及び機能部形成面の平面形状を示す平面図である。 第7実施形態に係るバンプ、ダム、機能部及び機能部形成面の平面形状を示す平面図である。 従来の封止電子部品の側面図である。
符号の説明
1a 封止フィルタ
2a フィルタ素子
3a 基板
4a,4b,4c,4d,4e,4f,4g バンプ
5a 樹脂封止剤
6a,6b,6c,6d,6e,6f,6g ダム(隔壁)

Claims (9)

  1. 機械的振動が励振される機能部を有する素子と、
    前記素子が搭載される基板と、
    前記素子の前記機能部が形成された機能部形成面と、前記基板の前記素子が搭載される素子搭載面とを向かい合わせてフリップチップ接合するバンプと、
    前記機能部形成面に形成された隔壁と、
    サイドフィル方式で前記素子を封止する封止体と、
    を備え、
    前記隔壁が、前記バンプのうち前記素子と前記基板との間の信号伝達経路となる特定バンプを内包する第1領域と前記第1領域を取り囲む第2領域とを隔てる第1隔壁、及び、一の前記特定バンプと他の前記特定バンプとを隔てる第2隔壁の少なくとも一方を有する封止電子部品。
  2. 前記第1隔壁が前記第1領域を隙間なく包囲する請求項1に記載の封止電子部品。
  3. 前記第1領域が前記バンプの全てを内包する請求項1又は請求項2に記載の封止電子部品。
  4. 前記隔壁が、前記機能部を内包する第3領域と前記第3領域を取り囲む第4領域とを隔てる請求項1ないし請求項3のいずれかに記載の封止電子部品。
  5. 前記隔壁及び前記バンプが、前記機能部を内包する第3領域と前記第3領域を取り囲む第4領域とを隔てる請求項1ないし請求項3のいずれかに記載の封止電子部品。
  6. 前記機能部形成面と前記素子搭載面との間隔より高さが低い前記隔壁を前記フリップチップ接合に先立って形成することを特徴とする請求項1ないし請求項5のいずれかに記載の封止電子部品。
  7. 前記隔壁の材質が感光性のポリイミドであることを特徴とする請求項1ないし請求項6のいずれかに記載の封止電子部品。
  8. 前記隔壁の材質がフォトレジストであることを特徴とする請求項1ないし請求項6のいずれかに記載の封止電子部品。
  9. 前記隔壁の幅が15μm以上であることを特徴とする請求項7又は請求項8に記載の封止電子部品。
JP2006330247A 2006-12-07 2006-12-07 封止電子部品 Expired - Fee Related JP5042607B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006330247A JP5042607B2 (ja) 2006-12-07 2006-12-07 封止電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006330247A JP5042607B2 (ja) 2006-12-07 2006-12-07 封止電子部品

Publications (2)

Publication Number Publication Date
JP2008147811A true JP2008147811A (ja) 2008-06-26
JP5042607B2 JP5042607B2 (ja) 2012-10-03

Family

ID=39607528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006330247A Expired - Fee Related JP5042607B2 (ja) 2006-12-07 2006-12-07 封止電子部品

Country Status (1)

Country Link
JP (1) JP5042607B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101197189B1 (ko) 2010-05-04 2012-11-02 (주)와이솔 반도체 패키지 및 그 제조방법
US11101243B2 (en) 2019-05-03 2021-08-24 Samsung Electronics Co., Ltd. Semiconductor package

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210076685A (ko) 2019-12-16 2021-06-24 삼성전자주식회사 팬 아웃 반도체 패키지

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0846088A (ja) * 1994-08-01 1996-02-16 M & M Prod Kk Bgaパッケージ,及びbgaパッケージを実装するのに適したプリント回路基板
JPH08111471A (ja) * 1994-10-11 1996-04-30 Toshiba Corp Bgaパッケージ及びその実装基板、及びこれらから構成される半導体装置、並びにbgaパッケージの実装方法
JPH10189806A (ja) * 1996-12-20 1998-07-21 Nec Corp 半導体装置および半導体装置と基板の接合構造
JP2003037474A (ja) * 2001-07-24 2003-02-07 Toshiba Corp 弾性表面波装置及びその製造方法
JP2004336671A (ja) * 2003-05-12 2004-11-25 Murata Mfg Co Ltd 弾性表面波装置の製造方法及び弾性表面波装置
JP2005026983A (ja) * 2003-07-01 2005-01-27 Toyo Commun Equip Co Ltd Sawチップ、表面実装型sawデバイス及びsawチップの製造方法
JP2005039331A (ja) * 2003-07-15 2005-02-10 Murata Mfg Co Ltd 弾性表面波装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0846088A (ja) * 1994-08-01 1996-02-16 M & M Prod Kk Bgaパッケージ,及びbgaパッケージを実装するのに適したプリント回路基板
JPH08111471A (ja) * 1994-10-11 1996-04-30 Toshiba Corp Bgaパッケージ及びその実装基板、及びこれらから構成される半導体装置、並びにbgaパッケージの実装方法
JPH10189806A (ja) * 1996-12-20 1998-07-21 Nec Corp 半導体装置および半導体装置と基板の接合構造
JP2003037474A (ja) * 2001-07-24 2003-02-07 Toshiba Corp 弾性表面波装置及びその製造方法
JP2004336671A (ja) * 2003-05-12 2004-11-25 Murata Mfg Co Ltd 弾性表面波装置の製造方法及び弾性表面波装置
JP2005026983A (ja) * 2003-07-01 2005-01-27 Toyo Commun Equip Co Ltd Sawチップ、表面実装型sawデバイス及びsawチップの製造方法
JP2005039331A (ja) * 2003-07-15 2005-02-10 Murata Mfg Co Ltd 弾性表面波装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101197189B1 (ko) 2010-05-04 2012-11-02 (주)와이솔 반도체 패키지 및 그 제조방법
US11101243B2 (en) 2019-05-03 2021-08-24 Samsung Electronics Co., Ltd. Semiconductor package
US11742329B2 (en) 2019-05-03 2023-08-29 Samsung Electronics Co., Ltd. Semiconductor package

Also Published As

Publication number Publication date
JP5042607B2 (ja) 2012-10-03

Similar Documents

Publication Publication Date Title
JP5865944B2 (ja) 弾性波装置の製造方法
US7854050B2 (en) Method of manufacturing a surface acoustic wave device
US7042056B2 (en) Chip-size package piezoelectric component
JP4311376B2 (ja) 半導体装置、半導体装置の製造方法、電子部品、回路基板及び電子機器
JP4712632B2 (ja) 弾性波デバイス及びその製造方法
US20170272051A1 (en) Acoustic wave device
US10200010B2 (en) Elastic wave filter device
JP2006109400A (ja) 電子部品、回路基板、電子機器、電子部品の製造方法
US7248133B2 (en) Method for manufacturing surface acoustic wave device
CN103748787A (zh) 弹性波装置以及电子部件
JP6315650B2 (ja) 電子デバイス
CN110771037B (zh) 弹性波装置、前端电路以及通信装置
JP2019047349A (ja) 電子部品
JP3764450B2 (ja) 表面弾性波素子、表面弾性波装置、表面弾性波デュプレクサ、及び表面弾性波素子の製造方法
US9065420B2 (en) Fabrication method of acoustic wave device
JP5042607B2 (ja) 封止電子部品
JP5170282B2 (ja) 電子部品の製造方法
US7670878B2 (en) Method for manufacturing semiconductor package
JP3646116B2 (ja) 表面弾性波素子、表面弾性波装置、表面弾性波デュプレクサ、及び表面弾性波素子の製造方法
JP4195605B2 (ja) 弾性表面波装置
JP2003264442A (ja) 弾性表面波装置の製造方法及び多面取りベース基板
JP2006014097A (ja) 弾性表面波装置およびその製造方法ならびに通信装置
KR20080051711A (ko) 반도체 칩 패키지 및 제조방법
JP2007250969A (ja) 封止電子部品
CN110034741B (zh) 弹性波装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090819

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090824

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120710

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120711

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150720

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees