JP2008147683A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2008147683A JP2008147683A JP2007330531A JP2007330531A JP2008147683A JP 2008147683 A JP2008147683 A JP 2008147683A JP 2007330531 A JP2007330531 A JP 2007330531A JP 2007330531 A JP2007330531 A JP 2007330531A JP 2008147683 A JP2008147683 A JP 2008147683A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- diode
- semiconductor
- semiconductor element
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 109
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 230000002093 peripheral effect Effects 0.000 claims description 28
- 238000001514 detection method Methods 0.000 claims description 16
- 229910000679 solder Inorganic materials 0.000 abstract description 101
- 238000000034 method Methods 0.000 abstract description 6
- 229910052751 metal Inorganic materials 0.000 description 19
- 239000002184 metal Substances 0.000 description 19
- 238000010586 diagram Methods 0.000 description 13
- 238000013459 approach Methods 0.000 description 3
- 238000005336 cracking Methods 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
本発明は、モータやヒータなどの大電流を用いる電子機器を制御するための半導体装置に関し、とりわけ、半田接合層の亀裂(クラック)を検出し、故障を事前に推知することができる半導体装置に関する。 The present invention relates to a semiconductor device for controlling an electronic device using a large current, such as a motor or a heater, and more particularly to a semiconductor device capable of detecting a crack in a solder joint layer and predicting a failure in advance. .
大電流を制御する電力用半導体装置(パワーモジュール)は、一般に、モータやヒータなどの電子機器に電源を供給するために用いられる。したがって、半導体装置が故障して、所定の制御された電流が供給できなくなると、これを搭載する電子機器は、しばしば、所定の機能を達成できず、致命的な不具合を生じ得る。すなわち、こうしたパワーモジュールは、極めて高いレベルの信頼性が要求される。 A power semiconductor device (power module) that controls a large current is generally used to supply power to an electronic device such as a motor or a heater. Therefore, when a semiconductor device fails and a predetermined controlled current cannot be supplied, an electronic device on which the semiconductor device is mounted cannot often achieve a predetermined function and may cause a fatal malfunction. That is, such a power module is required to have a very high level of reliability.
しかし、如何に優れた製造技術をもってしても、永久に故障しない完全なパワーモジュールを製造することは極めて困難であって、一般のパワーモジュールは、自ら生じるジュール熱に起因する熱ストレスや、搭載された電子機器から伝わる振動による機械的ストレスなどのさまざまな要因により、時間が経過するにつれて故障する可能性がある。とりわけ、パワーモジュールをアセンブリする際に用いられる半田層などの接合部材に亀裂(クラック)が徐々に進行することにより、半導体素子の放熱が阻害され、ひいては半導体素子が過熱して破壊されることがある。したがって、パワーモジュールは、半田クラックが半田層全体に進行して、半導体素子が破壊される前に適宜交換しなければならない。そのために、これまでにも、半田クラックの発生を事前に検出するためのいくつかの手段が提案されている。 However, it is extremely difficult to produce a complete power module that does not fail forever, no matter how excellent the manufacturing technology is. Due to various factors such as mechanical stress due to vibration transmitted from the electronic device, failure may occur over time. In particular, a crack (crack) gradually progresses in a joining member such as a solder layer used when assembling a power module, so that heat dissipation of the semiconductor element is hindered, and the semiconductor element may be overheated and destroyed. is there. Therefore, the power module must be replaced as appropriate before the solder cracks propagate to the entire solder layer and the semiconductor element is destroyed. Therefore, several means for detecting the occurrence of solder cracks in advance have been proposed.
例えば、特開平7−14948号公報によれば、所望の位置に取り付けられた熱電対を用いて、接合部の温度変化を使用中常時モニタし、接合界面に亀裂が発生進展すると熱抵抗が増大することを利用して、半導体素子の温度上昇の度合いを測定して、亀裂の進行状況を判断する故障検知システムが開示されている。 For example, according to Japanese Patent Laid-Open No. 7-14948, a thermocouple attached at a desired position is used to monitor the temperature change of the joint at all times during use, and the thermal resistance increases when cracks occur at the joint interface. A failure detection system is disclosed that measures the degree of temperature rise of a semiconductor element and determines the progress of cracks by utilizing this.
しかし、半田層界面に生じるクラックは、一般に、絶縁基板と半導体素子の線膨張係数の差異、ならびに絶縁基板と金属ベース板の線膨張係数の差異に起因して、上記構成部品の間に配置された各半田層の周辺端部から中央部に向かって進展し、クラックが生じた特定領域においてのみ、半田層の放熱特性が著しく劣化する。したがって、半田クラックによる熱抵抗の増大を精度よく検出するためには、半田クラックが発生しやすい半田層の周辺端部に隣接して配置された温度検出素子を用いる必要がある。所望の位置に取り付けられた熱電対によれば、半田クラックに起因する温度変化を検出することを必ずしも期待できない。 However, cracks that occur at the solder layer interface are generally placed between the above components due to the difference in the linear expansion coefficient between the insulating substrate and the semiconductor element and the difference in the linear expansion coefficient between the insulating substrate and the metal base plate. Further, the heat radiation characteristics of the solder layer are significantly deteriorated only in a specific region where the solder layer progresses from the peripheral end portion toward the central portion and cracks are generated. Therefore, in order to accurately detect an increase in thermal resistance due to solder cracks, it is necessary to use a temperature detection element disposed adjacent to the peripheral edge of the solder layer where solder cracks are likely to occur. According to a thermocouple attached at a desired position, it is not necessarily expected to detect a temperature change caused by a solder crack.
また、特開平8−316471号公報は、温度が上昇すると順電圧が低下するという順電圧の温度依存性を有するpnダイオードが配置された絶縁ゲート型バイポーラトランジスタを開示し、複数のpnダイオードを直列に接続することにより、精度の高い温度検出を実現し、絶縁ゲート型バイポーラトランジスタが過熱することを防止することを教示している。ただし、この従来技術には、pnダイオードの配置位置および半田クラックに関する言及はなく、半田クラックに起因する局所的な温度上昇を検出することはできない。 Japanese Patent Application Laid-Open No. 8-316471 discloses an insulated gate bipolar transistor in which a pn diode having a temperature dependency of a forward voltage in which the forward voltage decreases as the temperature rises, and a plurality of pn diodes are connected in series. It is taught that accurate temperature detection can be realized by connecting to, and the insulated gate bipolar transistor is prevented from overheating. However, in this prior art, there is no mention regarding the arrangement position of the pn diode and the solder crack, and a local temperature rise caused by the solder crack cannot be detected.
さらに、特開2003−134795公報によれば、絶縁基板上の半導体チップに近い位置にただ1つの温度センス素子を設け、この温度センス素子で測定された温度の時間変化率(dT/dt)が運転指令から推定される時間変化率の範囲内にあるかどうかを判断することにより半田層などの劣化や誤作動を検出する半導体モジュールが開示されている。このとき、温度センス素子が検出する温度は、例えば絶縁基板の上方にある半田層が劣化すると、正常時よりも緩やかに上昇する一方、例えば絶縁基板の下方にある半田層が劣化すると、正常時よりも急激に上昇することが開示されている。しかしながら、絶縁基板の上方および下方にある半田層の両方が同時に劣化した場合、これらの影響が相殺されて、半田層の劣化を検出することはできない。 Furthermore, according to Japanese Patent Laid-Open No. 2003-134895, only one temperature sensing element is provided at a position close to the semiconductor chip on the insulating substrate, and the time change rate (dT / dt) of the temperature measured by this temperature sensing element is A semiconductor module that detects deterioration or malfunction of a solder layer or the like by determining whether or not the time change rate is within a range estimated from an operation command is disclosed. At this time, the temperature detected by the temperature sensing element rises more slowly than normal when, for example, the solder layer above the insulating substrate deteriorates. It is disclosed that it rises more rapidly. However, if both of the solder layers above and below the insulating substrate deteriorate at the same time, these effects are offset and the deterioration of the solder layer cannot be detected.
そこで、本発明は、絶縁基板上に実装された発熱量の異なる半導体素子(絶縁ゲート型バイポーラトランジスタおよびフリーホイールダイオード)にそれぞれ少なくとも1つの温度検出素子を配置して、検出された温度の差を検出することにより、絶縁基板の下方にある半田層に生じるクラックを確実に、かつ簡便な手法で検出できるパワーモジュールを提供することを目的とする。 Therefore, the present invention arranges at least one temperature detection element in each semiconductor element (insulated gate bipolar transistor and free wheel diode) with different calorific values mounted on an insulating substrate, and detects the difference in detected temperature. An object of the present invention is to provide a power module capable of reliably detecting a crack generated in a solder layer below an insulating substrate by a simple method.
本発明の1つの態様による半導体装置は、第1の導電性接合層を介して放熱板上に固着される絶縁基板と、第2の導電性接合層を介して前記絶縁基板上に実装される第1および第2の半導体素子と、前記第1の半導体素子に配置された少なくとも1つの第1の温度検出素子と、前記第2の半導体素子に配置された少なくとも1つの第2の温度検出素子と、を備え、前記第1の半導体素子の発熱量が前記第2の半導体素子の発熱量より大きいことを特徴とするものである。 A semiconductor device according to an aspect of the present invention is mounted on an insulating substrate fixed on a heat sink via a first conductive bonding layer and on the insulating substrate via a second conductive bonding layer. First and second semiconductor elements, at least one first temperature detection element disposed in the first semiconductor element, and at least one second temperature detection element disposed in the second semiconductor element The amount of heat generated by the first semiconductor element is larger than the amount of heat generated by the second semiconductor element.
本発明によれば、絶縁基板の下方に配置された半田層に生じるクラックを確実に、かつ簡便な手法で検出できるパワーモジュールを提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the power module which can detect the crack which arises in the solder layer arrange | positioned under the insulating substrate reliably by a simple method can be provided.
以下、添付図面を参照して本発明に係る半導体装置の実施の形態を説明する。各実施の形態の説明において、理解を容易にするために方向を表す用語(例えば、「上方」および「下方」など)を適宜用いるが、これは説明のためのものであって、これらの用語は本発明を限定するものでない。 Embodiments of a semiconductor device according to the present invention will be described below with reference to the accompanying drawings. In the description of each embodiment, a term indicating a direction (for example, “upward” and “downward”) is used as appropriate for easy understanding. Does not limit the invention.
実施の形態1.
図1ないし図4を参照しながら、本発明に係るパワーモジュール(半導体装置)の実施の形態1について以下に説明する。図1に示すパワーモジュール1は、概略、樹脂などの絶縁材料からなるケース11と、良好な熱伝導性を有する銅などの金属板からなる金属ベース板12と、ケース11の上面から内部に延びる複数の主電極13と、を備えている。ケース11は金属ベース板12上に固定され、金属ベース板12は金属放熱フィン14上に固定されている。また図2に示すように、パワーモジュール1のケース11の内部において、金属パターン21,22が両面に形成された絶縁基板20が導電性接合層である半田層30を介して金属ベース板12上に固定されている。また、少なくとも1つの半導体素子40(例えば、絶縁ゲート型バイポーラトランジスタ(IGBT)40aおよびフリーホイールダイオード(FWD)40b)が導電性接合層である半田層50を介して絶縁基板20上に実装されている。ここで絶縁基板20の下方および上方に配置された半田層を、便宜上、「下側半田層(第1の導電性接合層)」30および「上側半田層(第2の導電性接合層)」50という。
A power module (semiconductor device) according to a first embodiment of the present invention will be described below with reference to FIGS. A
すなわち、絶縁基板20の下側に配置された金属パターン21は、導電性接合層である半田層30を介して金属ベース板12上に固定され、半導体素子40a,40bは、同様に、導電性接合層である半田層50を介して絶縁基板20の上側金属パターン22上に実装されている。
That is, the
なお、図1に示すように、アルミワイヤなどの金属ワイヤ15を用いて、主電極13および各半導体素子40、および互いの半導体素子40が電気的に接続される。さらに、半導体素子40および絶縁基板20の上方には、半導体素子40および金属ワイヤ15を保護するために、シリコンゲル16が充填され(分かりやすくするために、ハッチングを省略した。)、エポキシ樹脂17を用いてその上方が封止され、さらにその上方に蓋18が配置されている。
As shown in FIG. 1, the
実施の形態1による半導体素子40は、図3に示すように、その周辺端部に配置された少なくとも1つの端部ダイオード(端部温度検出素子)DEと、その中央部に配置された少なくとも1つの中央部ダイオード(中央部温度検出素子)DCと、を有する。端部ダイオードDEは、第1のアノード電極パッドA1およびカソード電極パッドK1の間に接続され、同様に、中央部ダイオードDCは、第2のアノード電極パッドA2およびカソード電極パッドK2の間に接続される。また、端部ダイオードDEおよび中央部ダイオードDCは、半導体装置1の通常使用時、一定の電流が流れるように、それぞれ第1のアノード電極パッドA1およびカソード電極パッドK1、および第2のアノード電極パッドA2およびカソード電極パッドK2を介して、図示しない外部制御回路の定電流源に電気的に接続されている。好適には、端部ダイオードDEおよび中央部ダイオードDCは、例えば、周囲温度25℃で0.2mAの順電流を流したとき、順電圧が2.5Vとなるように、ほぼ同一の電流電圧特性(VF−IF特性)を有する。
As shown in FIG. 3, the
一般に、ダイオードは、図4に示すように、周囲温度Tが上昇すると順電圧VFが下がるため、順電圧VFを測定することにより、周囲温度Tを検出できることが知られている。一方、本発明者は、半導体装置1の通常使用時、端部ダイオードDEにより測定される端部温度TEは、端部ダイオードDEにより測定される中央部温度TCよりも多少(約15℃ないし20℃)低いことを確認した。
In general, the diode, as shown in FIG. 4, since the forward voltage V F drops the ambient temperature T rises, by measuring the forward voltage V F, it is known that can detect the ambient temperature T. On the other hand, the present inventor has normal use of the
ところで、半導体装置1の通電時間が経過するにつれて、半導体素子40と絶縁基板20の間に配置された上側半田層50は、上述のように、接合界面において、図2に示すように、半田クラックが周辺端部から中央部に向かって徐々に進行する。すなわち、図3に示すような矩形の平面形状を有する半導体素子40において、上側半田層50の半田クラックは、半導体素子40の各角部(コーナ部)から中央部に向かって徐々に進展する。そして、上側半田層50に半田クラックが生じると、その特定領域における熱抵抗が増大するので、半田クラックが生じた上側半田層50の上方にある半導体素子40の一部の領域だけが放熱を阻害され、温度上昇する。
By the way, as the energization time of the
すなわち、上側半田層50に半田クラックが生じていない状態で半導体装置1が通電されているとき、端部温度TEと中央部温度TCとの温度差は一定であるが、上側半田層50に半田クラックが生じると、端部温度TEが中央部温度TCに接近するように上昇することを、本発明者は見出した。したがって、実施の形態1によれば、端部ダイオードDEおよび中央部ダイオードDCの順電圧VFの差異を検出して、端部温度TEが中央部温度TCに接近したとき、すなわち端部温度TEと中央部温度TCの温度差が所定の温度差(Tth)よりも小さくなったとき(TC−TE<Tth)、上側半田層50の周辺端部に半田クラックが生じたと判断する。このように、図示しない外部制御回路は、端部ダイオードDEおよび中央部ダイオードDCの順電圧VFの差異を検出することにより、極めて簡便な手法で、上側半田層50の周辺端部において半田クラックが生じたことを検出することができる。このとき、外部制御回路は、上側半田層50全体に半田クラックが進行して、半導体素子40が過熱して破壊される前に、半導体装置1の交換の必要性を使用者にアラームするか、あるいは半導体装置1を搭載した電子機器の動作を事前に安全に停止することができる。
That is, when the
本発明による半田クラックの検出メカニズムによれば、端部温度TEが中央部温度TCに対してどれだけ接近したか、相対的な温度差に基づいて、上側半田層50の周辺端部に生じる半田クラックを検出する。したがって、本発明の検出方法によれば、絶対的な中央部温度TCおよび端部温度TEとは関係なく、すなわち半導体装置1の動作条件に影響を受けることなく、半田クラックを的確に検出することができる。
According to the solder crack detection mechanism of the present invention, the proximity of the end temperature TE to the center temperature T C is determined at the peripheral end of the
実施の形態2.
図5を参照しながら、本発明に係るパワーモジュール(半導体装置)の実施の形態2について以下に説明する。実施の形態2のパワーモジュール2は、端部ダイオードDEと中央部ダイオードDCが直列に接続される点を除いて、実施の形態1のパワーモジュール1と同様の構成を有するので、重複する部分に関する詳細な説明を省略する。
A power module (semiconductor device) according to a second embodiment of the present invention will be described below with reference to
実施の形態2によれば、とりわけ図5の等価回路図に示すように、端部ダイオードDEと中央部ダイオードDCが直列に接続され、一定電流が共通アノード電極パッドA1と、中央部ダイオードDCのカソード電極パッドK2の間を流れるように、1つの定電流源が接続される。このとき、端部ダイオードDEと中央部ダイオードDCの間の電位を検出するためのカソード電極パッドK1が設けられる。これにより、実施の形態1では、2つの定電流源と2組(4つの)電極パッドを用いて、端部ダイオードDEおよび中央部ダイオードDCの順電圧VFを測定していたところ、実施の形態2では、ただ1つの定電流源と3つの電極パッドを用いて、端部ダイオードDEおよび中央部ダイオードDCの順電圧VFを測定することができる。すなわち、実施の形態2によれば、実施の形態1に比べて、必要な定電流源の数を減らして、外部制御回路を簡略化するとともに、順電圧検出用の電極パッド数を減らして、半導体素子40の有効面積を大きくするか、半導体素子40を小型化することができる。
こうして、構成された実施の形態2のパワーモジュール2は、実施の形態1と同様、上側半田層50の周辺端部に生じる半田クラックを的確に検出することができる。
According to the second embodiment, especially as shown in the equivalent circuit diagram of FIG. 5, the ends diode D E and the central portion diode D C are connected in series, a constant current to the common anode electrode pads A 1, the central portion to flow between the cathode electrode pad K 2 of
In this way, the configured
実施の形態3.
図6を参照しながら、本発明に係るパワーモジュール(半導体装置)の実施の形態3について以下に説明する。実施の形態3のパワーモジュール3は、複数(図6では2つ)の端部ダイオードDEが半導体素子の周辺端部に配置される点を除いて、実施の形態1のパワーモジュール1と同様の構成を有するので、重複する部分に関する詳細な説明を省略する。
A third embodiment of the power module (semiconductor device) according to the present invention will be described below with reference to FIG. The
実施の形態3において、図6の等価回路図に示すように、第1の端部ダイオードDE1はアノード電極パッドA1とカソード電極パッドK1の間に接続され、第2の端部ダイオードDE2はアノード電極パッドA2とカソード電極パッドK2の間に接続され、中央部ダイオードDCはアノード電極パッドA3とカソード電極パッドK3の間に接続される。 In the third embodiment, as shown in the equivalent circuit diagram of FIG. 6, the first end diode D E1 is connected between the anode electrode pad A 1 and the cathode electrode pad K 1 , and the second end diode D E2 is connected between the anode electrode pad a 2 and the cathode electrode pad K 2, the central portion diode D C is connected between the anode electrode pads a 3 and the cathode electrode pad K 3.
また、図6に示すように、第1および第2の端部ダイオードDE1,DE2は、半導体素子40の周辺端部のほぼ対角線上に(左上角部と右下角部に)配置される。上述のように、半田クラックは、上側半田層50の周辺端部から入るが、とりわけ対角線上に入ることが多い。したがって、2つの端部ダイオードDE1,DE2を設けることにより、半田クラックに起因する端部温度TEの変化をより精度よく検出することができる。同様に、3個以上の端部ダイオードを設けると、上側半田層50の半田クラックをさらに精度よく検出することができる。
Further, as shown in FIG. 6, the first and second end diodes D E1 and D E2 are arranged substantially diagonally at the peripheral end of the semiconductor element 40 (at the upper left corner and the lower right corner). . As described above, the solder crack enters from the peripheral edge of the
実施の形態4.
図7を参照しながら、本発明に係るパワーモジュール(半導体装置)の実施の形態4について以下に説明する。実施の形態4のパワーモジュール4は、第1および第2の端部ダイオードDE1,DE2が直列に接続される点を除いて、実施の形態3のパワーモジュール3と同様の構成を有するので、重複する部分に関する詳細な説明を省略する。
A power module (semiconductor device) according to a fourth embodiment of the present invention will be described below with reference to FIG. The
実施の形態4において、図7の等価回路図に示すように、第1および第2の端部ダイオードDE1,DE2は、アノード電極パッドA1とカソード電極パッドK1の間に直列に接続され、中央部ダイオードDCは、アノード電極パッドA2とカソード電極パッドK2の間に接続される。 In the fourth embodiment, as shown in the equivalent circuit diagram of FIG. 7, the first and second end diodes D E1 and D E2 are connected in series between the anode electrode pad A 1 and the cathode electrode pad K 1. is, the central portion diode D C is connected between the anode electrode pad a 2 and the cathode electrode pad K 2.
また、図7に示す実施の形態4によれば、実施の形態3と同様、複数の端部ダイオードDEが半導体素子40の周辺端部に配置されているので、上側半田層50の半田クラックをさらに高精度の検出を可能にするとともに、実施の形態3と比較して、必要な定電流源および検出用電極パッドの数を減らすことにより、外部制御回路の簡略化、および半導体素子40の有効面積の拡大(または半導体素子40を小型化)を実現することができる。
Further, according to the fourth embodiment shown in FIG. 7, since the plurality of end diodes DE are arranged at the peripheral end portion of the
実施の形態5.
図8を参照しながら、本発明に係るパワーモジュール(半導体装置)の実施の形態5について以下に説明する。実施の形態5のパワーモジュール5は、第1および第2の端部ダイオードDE1,DE2が並列に接続される点を除いて、実施の形態4のパワーモジュール4と同様の構成を有するので、重複する部分に関する詳細な説明を省略する。
A power module (semiconductor device) according to a fifth embodiment of the present invention will be described below with reference to FIG. The
実施の形態5において、図8の等価回路図に示すように、第1および第2の端部ダイオードDE1,DE2は、アノード電極パッドA1とカソード電極パッドK1の間に並列に接続され、中央部ダイオードDCは、アノード電極パッドA2とカソード電極パッドK2の間に接続される。 In the fifth embodiment, as shown in the equivalent circuit diagram of FIG. 8, the first and second end diodes D E1 and D E2 are connected in parallel between the anode electrode pad A 1 and the cathode electrode pad K 1. is, the central portion diode D C is connected between the anode electrode pad a 2 and the cathode electrode pad K 2.
実施の形態5によれば、図8に示すように、第1および第2の端部ダイオードDE1,DE2を用いて、上側半田層50の2つの領域における半田クラックを検出できる。ただし、それぞれの領域における半田クラックの進行は、一般に、必ずしも均一ではなく、ただ1つの領域における半田クラックが直ちに半導体素子40を過熱して破壊するとは限らず、むしろ周辺端部の全域から中央部に向かう半田クラックが致命的な故障をもたらすことがある。すなわち、実施の形態5においては、第1および第2の端部ダイオードDE1,DE2を並列に接続することにより、両者の端部温度TEの変化を平均化することにより、複雑なメカニズムを用いることなく、周辺端部の全域から進行する半田クラックを信頼性高く検出することができる。
According to the fifth embodiment, as shown in FIG. 8, solder cracks in two regions of the
実施の形態6.
図9を参照しながら、本発明に係るパワーモジュール(半導体装置)の実施の形態6について以下に説明する。実施の形態6のパワーモジュール6は、中央部ダイオードDCだけでなく、第2の端部ダイオードDE2が第1の端部ダイオードDE1に直列に接続された点を除いて、実施の形態2のパワーモジュール2と同様の構成を有するので、重複する部分に関する詳細な説明を省略する。
A power module (semiconductor device) according to a sixth embodiment of the present invention will be described below with reference to FIG. The
実施の形態6において、図9の等価回路図に示すように、第1および第2の端部ダイオードDE1,DE2ならびに中央部ダイオードDCは、アノード電極パッドA1とカソード電極パッドK3の間に直列に接続される。このとき、第1および第2の端部ダイオードDE1,DE2の間の電位を検出するためのカソード電極パッドK1、ならびに第2の端部ダイオードDE2と中央部ダイオードDCの間の電位を検出するためのカソード電極パッドK2が設けられる。 In the sixth embodiment, as shown in the equivalent circuit diagram of FIG. 9, the first and second end diodes D E1 and D E2 and the central diode D C are composed of the anode electrode pad A 1 and the cathode electrode pad K 3. Are connected in series. At this time, the cathode electrode pad K 1 for detecting the potential between the first and second end diodes D E1 and D E2 , and between the second end diode D E2 and the center diode D C a cathode electrode pad K 2 for detecting the electric potential is provided.
これにより、実施の形態6によれば、実施の形態3と同様、複数の端部ダイオードDEが半導体素子40の周辺端部に配置されているので、上側半田層50の半田クラックを精度よく検出できるとともに、実施の形態3と比較して、必要な定電流源の数を(3つから1つに)減らし、検出用電極パッドの数を(6つから4つに)減らすことにより、外部制御回路の簡略化、および半導体素子40の有効面積の拡大(または半導体素子40を小型化)を実現することができる。
Thereby, according to the sixth embodiment, since the plurality of end diodes DE are arranged at the peripheral end portion of the
実施の形態7.
図10を参照しながら、本発明に係るパワーモジュール(半導体装置)の実施の形態7について以下に説明する。実施の形態7のパワーモジュール7は、第1および第2の端部ダイオードDE1,DE2の間の電位(信号レベル)を検出するための電極パッド端子K3を新設した点を除いて、実施の形態4のパワーモジュール4と同様の構成を有するので、重複する部分に関する詳細な説明を省略する。
A power module (semiconductor device) according to a seventh embodiment of the present invention will be described below with reference to FIG. The
実施の形態7によれば、とりわけ図10の等価回路図に示すように、第1および第2の端部ダイオードDE1,DE2がノード電極パッドA1とカソード電極パッドK1の間に直列に接続され、中央部ダイオードDCがノード電極パッドA2とカソード電極パッドK2の間に接続される。また、第1および第2の端部ダイオードDE1,DE2の間の電位を検出するためのカソード電極パッドK2が設けられる。これにより、実施の形態3では、3つの定電流源と3組(6つの)電極パッドを用いて、第1および第2の端部ダイオードDE1,DE2および中央部ダイオードDCの順電圧VFを測定していたところ、実施の形態7では、2つの定電流源と5つの電極パッドを用いて、第1および第2の端部ダイオードDE1,DE2および中央部ダイオードDCの順電圧VFを測定することができる。すなわち、実施の形態7によれば、実施の形態3に比べて、必要な定電流源の数を減らして、外部制御回路を簡略化することができるとともに、順電圧検出用の電極パッド数を減らして、半導体素子40の有効面積を大きくするか、半導体素子40を小型化することができる。
こうして、構成された実施の形態7のパワーモジュール7は、実施の形態3と同様、上側半田層50の周辺端部に生じる半田クラックを的確に検出することができる。
According to the seventh embodiment, as shown particularly in the equivalent circuit diagram of FIG. 10, the first and second end diodes D E1 and D E2 are connected in series between the node electrode pad A 1 and the cathode electrode pad K 1. is connected to the central portion diode D C are connected between the node electrode pads a 2 and the cathode electrode pad K 2. The cathode electrode pad K 2 for detecting the electric potential between the first and second ends diode D E1, D E2 are provided. As a result, in the third embodiment, the forward voltage of the first and second end diodes D E1 and D E2 and the central diode D C using three constant current sources and three sets (six) electrode pads. was not measured V F, in the seventh embodiment, by using the two constant current sources and five electrode pads, the first and second ends diode D E1, D E2 and the central diode D C it is possible to measure the forward voltage V F. That is, according to the seventh embodiment, compared to the third embodiment, the number of necessary constant current sources can be reduced, the external control circuit can be simplified, and the number of forward voltage detection electrode pads can be reduced. The effective area of the
Thus, the configured
実施の形態8.
実施の形態1ないし7は、上側半田層50の周辺端部に生じる半田クラックを検出することを目的としたのに対し、実施の形態8ないし10は、同様の手法を用いて、主に下側半田層30の周辺端部に生じる半田クラックを検出することを目的とする。
ここで図2および図11を参照しながら、本発明に係るパワーモジュール(半導体装置)の実施の形態8について以下に説明する。先の実施の形態1のパワーモジュール1によれば、中央部ダイオードDCおよび端部ダイオードDEが1つの半導体素子40の中央部および周辺端部に配置されていたのに対し、実施の形態8のパワーモジュール8は、絶縁ゲート型バイポーラトランジスタ40aの中央部に配置された第1のダイオードD1と、フリーホイールダイオード40bの中央部に配置された第2のダイオードD2と、を有する。実施の形態8のパワーモジュール8は、その他の点においては、実施の形態1のパワーモジュール1と同様の構成を有するので、重複する部分に関する詳細な説明を省略する。
While the first to seventh embodiments are intended to detect solder cracks generated at the peripheral edge of the
A power module (semiconductor device) according to an eighth embodiment of the present invention will be described below with reference to FIGS. According to
図11に示すパワーモジュール8において、上述のように、第1のダイオードD1がIGBT40aの中央部に配置され、第2のダイオードD2がFWD40bの中央部に配置されている。また、第2のダイオードD2は、FWD40b上の第1のアノード電極パッドA1およびカソード電極パッドK1の間に接続され、これらの電極パッドは、金属ワイヤおよびIGBT40a上のアノード電極パッドA1'およびカソード電極パッドK1'を介してアノード電極パッドA1''およびカソード電極パッドK1''に接続される。一方、第1のダイオードD1は、IGBT40a上のアノード電極パッドA2およびカソード電極パッドK2に接続される。
In the
半導体装置1の通常使用時、IGBT40aは、一般に、FWD40bよりも大きなジュール熱を生じ、第2のダイオードD2が検出するFWD40bの温度T2は、第1のダイオードD1が検出するIGBTの温度T1よりも低い。したがって、絶縁基板20と金属ベース板12との線膨張係数の違いに起因して、両者間に応力が発生するが、FWD40bの下方にある下側半田層30は、熱源であるIGBT40aから離れているため、IGBT40aの下方にある下側半田層30よりも伸縮の度合いが大きく、大きなストレスが加わる。すなわち、図2に示すように、下側半田層30の半田クラックは、FWD40bが隣接する絶縁基板20の角部(コーナ部)から入り、IGBT40aに向かって進行する。
During normal use of the
半田クラックが、FWD40bの中央部に配置された第2のダイオードD2の直下にある下側半田層30まで進むにつれ、第2のダイオードD2により検出される温度に接近するように上昇する。したがって、実施の形態1と同様、実施の形態8によれば、第1のダイオードD1および第2のダイオードD2の順電圧VFの差異を検出して、FWD温度T2がIGBT温度T1に接近したとき、すなわちIGBT温度T1とFWD温度T2の温度差が所定の温度差(Tth)よりも小さくなったとき(T1−T2<Tth)、下側半田層30の周辺端部に半田クラックが生じたと判断することができる。こうして、図示しない外部制御回路は、下側半田層30の周辺端部において半田クラックが生じたことを検出すると、下側半田層30全体に半田クラックが進展して、半導体素子40が過熱して破壊される前に、半導体装置1の交換の必要性を使用者にアラームするか、あるいは半導体装置1を搭載した電子機器の動作を安全に停止することができる。
Solder crack, as the process proceeds to the
なお、実施の形態8による半田クラックの検出方法によれば、実施の形態1と同様、FWD温度T2がIGBT温度T1に対してどれだけ接近したか、相対的な温度差に基づいて、下側半田層30の周辺端部に生じる半田クラックを検出する。したがって、本発明の検出方法によれば、絶対的なIGBT温度T1およびFWD温度T2とは関係なく、すなわち半導体装置8の動作条件に影響を受けることなく、半田クラックを的確に検出することができる。
Note that, according to the solder crack detection method according to the eighth embodiment, as in the first embodiment, how close the FWD temperature T 2 is to the IGBT temperature T 1 is based on the relative temperature difference. A solder crack generated at the peripheral edge of the
実施の形態9.
図12を参照しながら、本発明に係るパワーモジュール(半導体装置)の実施の形態9について以下に説明する。実施の形態9のパワーモジュール9は、第1および第2のダイオードD1,D2が直列に接続される点を除いて、実施の形態8のパワーモジュール8と同様の構成を有するので、重複する部分に関する詳細な説明を省略する。
A power module (semiconductor device) according to a ninth embodiment of the present invention will be described below with reference to FIG. The
先の実施の形態8では、2つの定電流源と2組(4つの)電極パッドを用いて、第1および第2のダイオードD1,D2の順電圧VFを測定していたところ、実施の形態9によれば、ただ1つの定電流源と3つの電極パッドを用いて、第1および第2のダイオードD1,D2の順電圧VFを測定できる。したがって、実施の形態9のパワーモジュール9によれば、実施の形態8に比べて、必要な定電流源の数を減らして、外部制御回路を簡略化するとともに、順電圧検出用の電極パッド数を減らして、半導体素子40の有効面積を大きくするか、半導体素子40を小型化することができる。
In the
実施の形態10.
図13を参照しながら、本発明に係るパワーモジュール(半導体装置)の実施の形態10について以下に説明する。実施の形態10のパワーモジュール10は、第2のダイオードD2をFWD40bの周辺端部に配置し、第3のダイオードD3をIGBT40aの周辺端部に新設し、第2のダイオードD2と第3のダイオードD3を直列に接続した点を除いて、実施の形態8のパワーモジュール8と同様の構成を有するので、重複する部分に関する詳細な説明を省略する。
A power module (semiconductor device) according to a tenth embodiment of the present invention will be described below with reference to
このように構成されたパワーモジュール10は、実施の形態8のパワーモジュール8と同様、第2のダイオードD2がFWD40bの周辺端部に配置されているので、FWD40bに近い下側半田層30の角部における半田クラックを的確に検出するとともに、第3のダイオードD3がIGBT40aの周辺端部に配置されているので、IGBT40aに近い上側半田層50の角部における半田クラックを的確に検出することができる。すなわち、実施の形態8のパワーモジュール8は、上側半田層50および下側半田層30の両方の半田クラックを検出することができる。
Thus configured
1〜10 パワーモジュール(半導体装置)、11 ケース、12 金属ベース板、13 主電極、14 金属放熱フィン、15 金属ワイヤ、16 シリコンゲル、17 エポキシ樹脂、18 蓋、20 絶縁基板、21,22 金属パターン、40 下側半田層、40a 絶縁ゲート型バイポーラトランジスタ、40b フリーホイールダイオード、50 上側半田層、DE 端部ダイオード(端部温度検出素子)、DC 中央部ダイオード(中央部温度検出素子)、A1〜A3 アノード電極パッド、K1〜K3 カソード電極パッド。 1 to 10 power module (semiconductor device), 11 case, 12 metal base plate, 13 main electrode, 14 metal radiation fin, 15 metal wire, 16 silicon gel, 17 epoxy resin, 18 lid, 20 insulating substrate, 21 and 22 metal pattern, 40 lower solder layer, 40a insulated gate bipolar transistors, 40b freewheeling diode, 50 upper solder layer, D E end diode (end temperature sensing element), D C central diode (central portion temperature detecting element) , A 1 to A 3 anode electrode pads, K 1 ~K 3 cathode electrode pad.
Claims (4)
第1の導電性接合層を介して放熱板上に固着される絶縁基板と、
第2の導電性接合層を介して前記絶縁基板上に実装される第1および第2の半導体素子と、
前記第1の半導体素子に配置された少なくとも1つの第1の温度検出素子と、
前記第2の半導体素子に配置された少なくとも1つの第2の温度検出素子と、を備え、
前記第1の半導体素子の発熱量が前記第2の半導体素子の発熱量より大きいことを特徴とする半導体装置。 A semiconductor device,
An insulating substrate fixed on the heat sink via the first conductive bonding layer;
First and second semiconductor elements mounted on the insulating substrate via a second conductive bonding layer;
At least one first temperature sensing element disposed in the first semiconductor element;
And at least one second temperature detection element disposed in the second semiconductor element,
A semiconductor device, wherein a heat value of the first semiconductor element is larger than a heat value of the second semiconductor element.
前記第1および第2の温度検出素子は、直列に接続されることを特徴とする半導体装置。 The semiconductor device according to claim 1,
The semiconductor device according to claim 1, wherein the first and second temperature detecting elements are connected in series.
前記第1の半導体素子は、その周辺端部および中央部のそれぞれに配置された少なくとも1つの第1の端部温度検出素子および中央部温度検出素子を有し、
前記第2の半導体素子は、その周辺端部に配置された少なくとも1つの第2の端部温度検出素子を有し、
前記第1および第2の端部温度検出素子は、直列に接続されることを特徴とする半導体装置。 The semiconductor device according to claim 1,
The first semiconductor element has at least one first end temperature detecting element and a center temperature detecting element disposed at each of a peripheral end portion and a central portion thereof,
The second semiconductor element has at least one second end temperature detecting element disposed at a peripheral end thereof,
The semiconductor device characterized in that the first and second end temperature detecting elements are connected in series.
前記第1の半導体素子は絶縁ゲート型バイポーラトランジスタであり、
前記第2の半導体素子はフリーホイールダイオードであることを特徴とする半導体装置。 The semiconductor device according to claim 1,
The first semiconductor element is an insulated gate bipolar transistor;
The semiconductor device, wherein the second semiconductor element is a free wheel diode.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007330531A JP4673360B2 (en) | 2007-12-21 | 2007-12-21 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007330531A JP4673360B2 (en) | 2007-12-21 | 2007-12-21 | Semiconductor device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004065341A Division JP4097613B2 (en) | 2004-03-09 | 2004-03-09 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008147683A true JP2008147683A (en) | 2008-06-26 |
JP4673360B2 JP4673360B2 (en) | 2011-04-20 |
Family
ID=39607431
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007330531A Expired - Lifetime JP4673360B2 (en) | 2007-12-21 | 2007-12-21 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4673360B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011023569A (en) * | 2009-07-16 | 2011-02-03 | Fuji Electric Systems Co Ltd | Power module |
JP2011243909A (en) * | 2010-05-21 | 2011-12-01 | Mitsubishi Electric Corp | Semiconductor module and rotary electric machine on which semiconductor module is mounted |
JP2019186239A (en) * | 2018-04-02 | 2019-10-24 | 富士電機株式会社 | Semiconductor device |
DE112013007670B4 (en) | 2013-12-04 | 2023-07-06 | Arigna Technology Ltd. | semiconductor device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09148523A (en) * | 1995-11-21 | 1997-06-06 | Toshiba Corp | Semiconductor device |
JP2003142689A (en) * | 2001-11-01 | 2003-05-16 | Mitsubishi Electric Corp | Semiconductor device |
-
2007
- 2007-12-21 JP JP2007330531A patent/JP4673360B2/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09148523A (en) * | 1995-11-21 | 1997-06-06 | Toshiba Corp | Semiconductor device |
JP2003142689A (en) * | 2001-11-01 | 2003-05-16 | Mitsubishi Electric Corp | Semiconductor device |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011023569A (en) * | 2009-07-16 | 2011-02-03 | Fuji Electric Systems Co Ltd | Power module |
JP2011243909A (en) * | 2010-05-21 | 2011-12-01 | Mitsubishi Electric Corp | Semiconductor module and rotary electric machine on which semiconductor module is mounted |
DE112013007670B4 (en) | 2013-12-04 | 2023-07-06 | Arigna Technology Ltd. | semiconductor device |
JP2019186239A (en) * | 2018-04-02 | 2019-10-24 | 富士電機株式会社 | Semiconductor device |
JP7067205B2 (en) | 2018-04-02 | 2022-05-16 | 富士電機株式会社 | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP4673360B2 (en) | 2011-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4097613B2 (en) | Semiconductor device | |
JP6171599B2 (en) | Semiconductor device and control method thereof | |
JP6727428B2 (en) | Semiconductor device | |
JP4830993B2 (en) | Degradation detection method for semiconductor device | |
JPH09148523A (en) | Semiconductor device | |
JP2007040817A (en) | Apparatus for detecting anomaly of semiconductor device for electric power | |
JP4673360B2 (en) | Semiconductor device | |
JP6384406B2 (en) | Semiconductor device | |
JP5578355B2 (en) | Substrate device including multilayer circuit board and abnormality determination method for multilayer circuit board | |
JP5369868B2 (en) | Semiconductor device | |
JP2002076236A (en) | Semiconductor device | |
JP5549611B2 (en) | Silicon carbide semiconductor device | |
WO2011152151A1 (en) | Method for predicting lifetime of element, and circuit board provided with function of predicting lifetime of element | |
JP4736997B2 (en) | Semiconductor device | |
JP5909396B2 (en) | Circuit equipment | |
JP6804646B2 (en) | Semiconductor module | |
JP5020271B2 (en) | Semiconductor test apparatus and semiconductor test method | |
JP7247681B2 (en) | semiconductor assembly | |
JP7318493B2 (en) | semiconductor equipment | |
JP2009302183A (en) | Connection failure detection circuit | |
JP7479523B2 (en) | Semiconductor Device | |
JP2003179196A (en) | Power module and protection system thereof | |
JP2020205326A (en) | Semiconductor device | |
JP2002181631A (en) | Semiconductor device for electric power | |
JP2022174923A (en) | semiconductor module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100727 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100916 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110118 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110120 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4673360 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140128 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |