JP5578355B2 - Substrate device including multilayer circuit board and abnormality determination method for multilayer circuit board - Google Patents
Substrate device including multilayer circuit board and abnormality determination method for multilayer circuit board Download PDFInfo
- Publication number
- JP5578355B2 JP5578355B2 JP2010174655A JP2010174655A JP5578355B2 JP 5578355 B2 JP5578355 B2 JP 5578355B2 JP 2010174655 A JP2010174655 A JP 2010174655A JP 2010174655 A JP2010174655 A JP 2010174655A JP 5578355 B2 JP5578355 B2 JP 5578355B2
- Authority
- JP
- Japan
- Prior art keywords
- temperature sensor
- circuit board
- multilayer circuit
- switching element
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Description
本発明は、多層回路基板を含む基板装置および多層回路基板の異常判定方法に関する。 The present invention relates to a method of determining a failure of the substrate equipment Contact and multilayer circuit board including a multi-layer circuit board.
例えば、電動パワーステアリング装置は、電動モータを駆動するための回路基板としてのパワー回路を備えている。パワー回路は、基板と、基板上に配置されたFET等のスイッチング素子とを含んでいる。基板として、小型化の観点等から、積層構造を有するプリント配線板が用いられることがある。このようなプリント配線板は、例えば特許文献1に開示されている。 For example, the electric power steering apparatus includes a power circuit as a circuit board for driving an electric motor. The power circuit includes a substrate and a switching element such as an FET disposed on the substrate. As the substrate, a printed wiring board having a laminated structure may be used from the viewpoint of miniaturization. Such a printed wiring board is disclosed in Patent Document 1, for example.
多層構造の基板、すなわち多層回路基板は、絶縁層と導電層とが交互に積層され、隣り合う層同士が接着された構成を有している。このように、多層回路基板は、各部材の接合箇所が多い。このため、隣り合う層同士が熱により剥離等することがある。特に、FET等のスイッチング素子は、電動モータの大電流が流れるので、発熱量が多く、この熱により多層回路基板の剥離が生じ易い。また、FETを含む半導体チップが直接多層回路基板に実装されたベアチップ実装の多層回路基板では、多層回路基板と半導体チップとの間で線膨張係数の差が大きい結果、半導体チップと多層回路基板とを接続する半田部材にクラックが入るおそれがある。 A substrate having a multilayer structure, that is, a multilayer circuit substrate, has a configuration in which insulating layers and conductive layers are alternately stacked and adjacent layers are bonded to each other. As described above, the multilayer circuit board has many joint portions of the respective members. For this reason, adjacent layers may be peeled off by heat. In particular, switching elements such as FETs generate a large amount of heat because a large current flows through the electric motor, and this heat easily causes the multilayer circuit board to peel off. In addition, in a bare chip-mounted multilayer circuit board in which a semiconductor chip including an FET is directly mounted on the multilayer circuit board, the difference in the linear expansion coefficient between the multilayer circuit board and the semiconductor chip is large. There is a risk of cracks in the solder member connecting the two.
上記の剥離やクラックが生じると、半導体チップから多層回路基板の表面、さらには多層回路基板の下面への放熱が上手くいかず、半導体チップで生じた熱が半導体チップ周辺にこもってしまう。半導体チップが高熱に曝されることは、半導体チップ内のFETの信頼性向上の観点から好ましくない。したがって、半導体チップが高熱に曝されているか否かを精度よく検出することで、多層回路基板の放熱性が低下している否かを精度よく検出する必要がある。このような課題は、多層回路基板に特有の課題といえる。 When the above peeling or cracking occurs, heat radiation from the semiconductor chip to the surface of the multilayer circuit board and further to the lower surface of the multilayer circuit board does not work well, and the heat generated in the semiconductor chip is trapped around the semiconductor chip. It is not preferable that the semiconductor chip is exposed to high heat from the viewpoint of improving the reliability of the FET in the semiconductor chip. Therefore, it is necessary to accurately detect whether or not the heat dissipation of the multilayer circuit board is deteriorated by accurately detecting whether or not the semiconductor chip is exposed to high heat. Such a problem is a problem peculiar to a multilayer circuit board.
しかしながら、特許文献1では、基板表面において、半導体チップとは別に温度センサを配置しており、半導体チップの温度の検出の精度の向上に余地がある。
本発明は、かかる背景のもとでなされたもので、スイッチング素子の駆動により生じる熱について精度よく検出することのできる多層回路基板を含む基板装置および多層回路基板の異常判定方法を提供することを目的とする。
However, in Patent Document 1, a temperature sensor is arranged separately from the semiconductor chip on the substrate surface, and there is room for improvement in the accuracy of detection of the temperature of the semiconductor chip.
The present invention has been made under such a background, and provides a substrate device including a multilayer circuit board and an abnormality determination method for the multilayer circuit board that can accurately detect heat generated by driving a switching element. Objective.
上記目的を達成するため、本発明は、積層された複数の絶縁層(11,12,13)の間に導電層(21,22)が配置された構成を有する基板本体(10)と、スイッチング素子(28)を含み前記基板本体の上面(10a)にベアチップ実装された半導体チップ(15)と、前記半導体チップの内部に配置された温度センサとしての上温度センサ(29)と、前記基板本体の前記上面よりも下方に配置された温度センサとしての下温度センサ(45)と、を含む多層回路基板(4A)と、前記スイッチング素子の発熱量(Q2)に対する、前記上温度センサの検出温度(T1A)と前記下温度センサの検出温度(T2)との温度差(ΔT2)を用いて前記多層回路基板の放熱性能に関する値としての熱抵抗(TR2)を演算する演算手段(7)と、演算された前記放熱性能に関する値に基づく所定値(|TR2−TR20|)が所定の許容値(AL2)を超えているとき、前記多層回路基板に異常が生じていると判定する判定手段(7)と、を備えることを特徴とする、多層回路基板を含む基板装置(1)を提供する(請求項1)。 In order to achieve the above object, the present invention provides a substrate body (10) having a configuration in which conductive layers (21, 22) are disposed between a plurality of laminated insulating layers (11, 12, 13), and switching A semiconductor chip (15) that includes an element (28) and is bare-chip mounted on the upper surface (10a) of the substrate body; an upper temperature sensor (29) as a temperature sensor disposed inside the semiconductor chip; and the substrate body Detection of the upper temperature sensor for a multilayer circuit board ( 4A ) including a lower temperature sensor (45) as a temperature sensor disposed below the upper surface of the switching element, and a heating value (Q2) of the switching element Calculation means for calculating a thermal resistance (TR2) as a value relating to the heat radiation performance of the multilayer circuit board using a temperature difference (ΔT2) between a temperature (T1A) and a detection temperature (T2) of the lower temperature sensor 7) and a predetermined value (| TR2-TR20 |) based on the calculated value relating to the heat dissipation performance exceeds a predetermined allowable value (AL2), it is determined that an abnormality has occurred in the multilayer circuit board. A board device (1) including a multilayer circuit board, comprising: a judging means (7 ).
本発明によれば、スイッチング素子を含む半導体チップの内部に上温度センサを配置している。これにより、スイッチング素子と同じ半導体チップ内に温度センサを配置できる上、スイッチング素子と上温度センサとを極めて近い位置に配置できる。これにより、スイッチング素子の熱(温度)を、精度よく検出できる。したがって、多層回路基板の層同士の剥離や、半導体チップと基板本体との間の剥離等の基板異常に起因して、多層回路基板の放熱性能が低下したとき、スイッチング素子の温度が通常時よりも上昇していることを、迅速且つ精度よく検出できる。その結果、多層回路基板における異常判定を迅速且つ正確に行うことができ、スイッチング素子の故障を未然に抑制する処理を行うことが可能となる。 According to the present invention, the upper temperature sensor is arranged inside the semiconductor chip including the switching element. As a result, the temperature sensor can be arranged in the same semiconductor chip as the switching element, and the switching element and the upper temperature sensor can be arranged very close to each other. Thereby, the heat (temperature) of the switching element can be detected with high accuracy. Therefore, when the heat dissipation performance of the multilayer circuit board deteriorates due to substrate abnormalities such as peeling between layers of the multilayer circuit board or peeling between the semiconductor chip and the substrate body, the temperature of the switching element is higher than usual. Can be detected quickly and accurately. As a result, it is possible to quickly and accurately determine an abnormality in the multilayer circuit board, and to perform a process for suppressing a failure of the switching element.
また、前記基板本体の前記上面よりも下方に配置された温度センサとしての下温度センサ(45)を備えているので、下記の利点である。すなわち、多層回路基板では、スイッチング素子で生じた熱の多くは、基板本体の上面から下面に向けて移動し、多層回路基板の外部に放出される。このため、基板本体の放熱性能が維持されることが重要である。そこで、本発明では、上温度センサでスイッチング素子の温度を検出することに加え、基板本体の上面よりも下方での温度を下温度センサで検出するようにしている。これにより、スイッチング素子からの熱が基板本体においてどの程度スムーズに移動しているかを、精度よく検出できる。これにより、前述の基板異常に起因して、スイッチング素子の温度が通常時よりも上昇することを、より精度よく検出できる。
また、単にスイッチング素子の温度を測定するだけでなく、多層回路基板に関する放熱性能を演算した上で、スイッチング素子の放熱状態の良否を判定している。これにより、基板異常を精度よく判定できる。その結果、多層回路基板における異常判定を正確に且つ速やかに行うことができ、スイッチング素子の故障を未然に抑制する処理を行うことが可能となる。
また、前記演算手段は、前記発熱量(Q2)に対する前記上温度センサの検出温度(T1A)と前記下温度センサの検出温度(T2)との温度差(ΔT2)を用いて前記放熱性能に関する値としての熱抵抗(TR2)を演算するので、下記の利点がある。すなわち、上温度センサと下温度センサの2つのセンサを用いることで、多層回路基板内での熱抵抗を精度よく検出できる。
Further, since Bei Eteiru under temperature sensor (45) as the temperature sensor located below the upper surface of the substrate main body, an advantage below. That is, in the multilayer circuit board, most of the heat generated in the switching element moves from the upper surface of the board body toward the lower surface and is released to the outside of the multilayer circuit board. For this reason, it is important that the heat dissipation performance of the substrate body is maintained. Therefore, in the present invention, in addition to detecting the temperature of the switching element with the upper temperature sensor, the temperature below the upper surface of the substrate body is detected with the lower temperature sensor. Thereby, it is possible to accurately detect how smoothly the heat from the switching element is moving in the substrate body. As a result, it is possible to detect with higher accuracy that the temperature of the switching element rises more than usual due to the above-mentioned substrate abnormality.
In addition to simply measuring the temperature of the switching element, the heat dissipation performance of the multilayer circuit board is calculated, and the quality of the heat dissipation state of the switching element is determined. Thereby, the substrate abnormality can be accurately determined. As a result, the abnormality determination in the multilayer circuit board can be performed accurately and promptly, and it is possible to perform a process for suppressing the failure of the switching element.
Further, the calculation means uses the temperature difference (ΔT2) between the detected temperature (T1A) of the upper temperature sensor and the detected temperature (T2) of the lower temperature sensor with respect to the calorific value (Q2). As the thermal resistance (TR2) is calculated, there are the following advantages. That is, by using two sensors, the upper temperature sensor and the lower temperature sensor, the thermal resistance in the multilayer circuit board can be accurately detected.
また、本発明において、前記下温度センサは、前記基板本体の下面(10b)に配置されている場合がある(請求項2)。この場合、多層構造を有する基板本体の上面からの熱が、滞りなく基板本体の下面にまで到達しているか否かを、上温度センサと下温度センサとの協働により精度よく検出できる。
また、本発明において、前記基板本体の下面に接続された放熱部材(16)をさらに備え、前記下温度センサは、前記放熱部材の下面(16b)に配置されている場合がある(請求項3)。この場合、多層構造を有する基板本体の上面からの熱が、放熱部材の下面にまで滞りなく到達しているか否かを、上温度センサと下温度センサとの協働により精度よく検出できる。
In the present invention, the lower temperature sensor may be disposed on the lower surface (10b) of the substrate body (claim 2 ). In this case, it is possible to accurately detect whether the heat from the upper surface of the substrate body having a multilayer structure has reached the lower surface of the substrate body without delay by the cooperation of the upper temperature sensor and the lower temperature sensor.
Further, in the present invention, further comprising a lower surface connected to heat radiating member of the substrate body (16), wherein a temperature sensor, the may have been arranged on the lower surface (16b) of the heat radiating member (claim 3 ). In this case, whether the heat from the upper surface of the substrate body having the multilayer structure reaches the lower surface of the heat radiating member without delay can be accurately detected by the cooperation of the upper temperature sensor and the lower temperature sensor.
また、本発明において、前記上温度センサは、ダイオードである場合がある(請求項4)。この場合、温度変化に対して敏感に電圧が変化するダイオードを用いることで、スイッチング素子の温度を精度よく検出できる。また、半導体チップの製造工程において、スイッチング素子を形成する際にダイオードを一括して形成することができる。したがって、上温度センサを半導体チップと別工程で作成する必要がない。これにより、部品点数の低減と、製造コストの低減とを実現できる。 Further, in the present invention, the upper temperature sensor may be a diode (claim 4). In this case, the temperature of the switching element can be accurately detected by using a diode whose voltage changes sensitively to a temperature change. Further, in the semiconductor chip manufacturing process, the diodes can be collectively formed when forming the switching element. Therefore, it is not necessary to create the upper temperature sensor in a separate process from the semiconductor chip. Thereby, reduction of a number of parts and reduction of manufacturing cost are realizable.
また、本発明において、前記演算手段は、前記発熱量(Q1)に対する前記上温度センサの検出温度の変化量(ΔT1)を用いて前記放熱性能に関する値(TR1)を演算する場合がある(請求項7)。この場合、1つの温度センサで基板異常を精度よく検出できる。その上、基板装置を、簡易な構成にできる。
また、本発明において、前記基板本体の前記上面よりも下方に配置された温度センサとしての下温度センサをさらに備え、前記演算手段は、前記発熱量(Q2)に対する前記上温度センサの検出温度(T1A)と前記下温度センサの検出温度(T2)との温度差(ΔT2)を用いて前記放熱性能に関する値としての熱抵抗(TR2)を演算する場合がある(請求項8)。この場合、上温度センサと下温度センサの2つのセンサを用いることで、多層回路基板内での熱抵抗を精度よく検出できる。
In the present invention, the calculation means may calculate a value (TR1) related to the heat dissipation performance using a change amount (ΔT1) of the temperature detected by the upper temperature sensor with respect to the heat generation amount (Q1). Item 7). In this case, the substrate abnormality can be accurately detected with one temperature sensor. In addition, the substrate device can be configured simply.
In the present invention, the apparatus further includes a lower temperature sensor as a temperature sensor disposed below the upper surface of the substrate body, and the calculation means detects the temperature detected by the upper temperature sensor (Q2) with respect to the heat generation amount (Q2). A thermal resistance (TR2) as a value related to the heat dissipation performance may be calculated using a temperature difference (ΔT2) between T1A) and a detected temperature (T2) of the lower temperature sensor (claim 8). In this case, by using two sensors, the upper temperature sensor and the lower temperature sensor, the thermal resistance in the multilayer circuit board can be accurately detected.
また、本発明は、積層された複数の絶縁層の間に導電層が配置された構成を有する基板本体と、スイッチング素子を含み前記基板本体の上面にベアチップ実装された半導体チップとを備える多層回路基板の異常判定方法において、前記スイッチング素子の発熱量(Q2)に対する、前記スイッチング素子の温度(T1A)と、前記基板本体の前記上面より下方での前記多層回路基板の温度(T2)との温度差(ΔT2)を用いて、前記多層回路基板の放熱性能に関する値としての熱抵抗(TR2)を演算し、この放熱性能に関する値としての熱抵抗に基づく所定値(|TR2−TR20|)が所定の許容値(AL2)を超えているとき、前記多層回路基板に異常が生じていると判定することを特徴とする多層回路基板の異常判定方法を提供する(請求項5)。 The present invention also provides a multilayer circuit comprising a substrate body having a configuration in which a conductive layer is disposed between a plurality of laminated insulating layers, and a semiconductor chip including a switching element and mounted on the upper surface of the substrate body as a bare chip. In the substrate abnormality determination method, the temperature (T1A) of the switching element and the temperature (T2) of the multilayer circuit board below the upper surface of the board body with respect to the heat generation amount (Q2 ) of the switching element. temperature differences using the (Delta] T2), the calculated thermal resistance of the values for the heat radiation performance of the multilayer circuit board (TR2), a predetermined value based on the thermal resistance of the values for the radiation performance (| TR2-TR20 |) is when the difference exceeds a predetermined allowable value (a L2), it provides an abnormality determination method for a multilayer circuit board and judging an abnormality in the multi-layer circuit board has occurred That (claim 5).
本発明によれば、単にスイッチング素子の温度を測定するだけでなく、多層回路基板に関する放熱性能を演算した上で、スイッチング素子の放熱状態の良否を判定している。これにより、スイッチング素子の温度の検出について、精度を高めることができ、その結果、基板異常を精度よく判定できる。その結果、多層回路基板における異常判定を正確に行うことができ、スイッチング素子の故障を未然に抑制する処理を正確に行うことが可能となる。 According to the present invention, a single not only measures the temperature of the switching element, after calculating the heat radiation performance to a multilayer circuit board, and determine the quality of heat dissipation state of the switching device. Thereby, the accuracy of the detection of the temperature of the switching element can be increased, and as a result, the substrate abnormality can be accurately determined. As a result, it is possible to accurately determine an abnormality in the multilayer circuit board, and to accurately perform a process for suppressing a failure of the switching element.
また、前記発熱量(Q2)に対する、前記スイッチング素子の温度(T1A)と、前記基板本体の前記上面より下方での前記多層回路基板の温度(T2)との温度差(ΔT2)を用いて、前記放熱性能に関する値としての熱抵抗(TR2)を演算するので、下記の利点ある。すなわち、スイッチング素子の温度に加え、基板本体の上面よりも下方での温度を用いることで、多層回路基板内での熱抵抗を精度よく検出できる。 Also, before Symbol heating value for (Q2), using a temperature (T1A) of the switching element, the temperature difference between the temperature (T2) of the multilayer circuit board in the lower than the upper surface of the substrate main body (Delta] T2) Since the thermal resistance (TR2) as a value related to the heat dissipation performance is calculated , the following advantages are obtained. That is, in addition to the temperature of the switching element, the temperature at below the upper surface of the substrate body in the Mochiiruko can accurately detect the thermal resistance of a multilayer circuit board.
なお、上記において、括弧内の数字等は、後述する実施形態における対応構成要素の参照符号を表すものであるが、これらの参照符号により特許請求の範囲を限定する趣旨ではない。 In addition, in the above, the numbers in parentheses represent reference numerals of corresponding components in the embodiments described later, but the scope of the claims is not limited by these reference numerals.
本発明の好ましい実施形態を添付図面を参照しつつ説明する。
図1は、本発明の一実施形態にかかる多層回路基板を備える基板装置としてのモータ制御装置の概略構成を示す模式的な一部断面図である。図1を参照して、モータ制御装置1は、例えば、自動車等の車両用の電動パワーステアリング装置に備えられ、この電動パワーステアリング装置の操舵補助用の電動モータ60を駆動するようになっている。
Preferred embodiments of the present invention will be described with reference to the accompanying drawings.
FIG. 1 is a schematic partial cross-sectional view showing a schematic configuration of a motor control device as a board device including a multilayer circuit board according to an embodiment of the present invention. Referring to FIG. 1, a motor control device 1 is provided in an electric power steering device for a vehicle such as an automobile, for example, and drives an
モータ制御装置1は、ベース2と、制御基板3と、多層回路基板としてのパワー基板4とを含んでいる。ベース2は、アルミニウム合金等の熱伝導性に優れた金属材料で形成されている。ベース2から、複数の支柱5,6が上方に延びている。各支柱5,6は、制御基板3を支持している。各支柱5,6と制御基板3とは、図示しない固定ねじによって固定されている。
The motor control device 1 includes a
制御基板3は、パワー基板4の駆動を制御するために設けられている。制御基板3は、制御手段としてのCPU7と、RAMおよびROM(図示せず)とを含んでいる。CPU7は、演算手段および判定手段としての機能を有している。制御基板3の下方にパワー基板4が配置されている。
パワー基板4は、電動モータ60に駆動電力を供給するために設けられている。パワー基板4は、基板本体10と、基板本体10の上面10aに配置された半導体チップ15と、基板本体10の下面10bに接続されたアルミニウム板等の金属板からなる放熱部材16とを含んでいる。
The
The
基板本体10は、複数(本実施形態において、3つ)の絶縁層11,12,13が上下に積層され、且つ、隣り合う絶縁層11,12,13間に導電層21,22が配置された多層回路基板である。各絶縁層11,12,13は、例えば、ガラス繊維に絶縁性樹脂を含浸させた構成を有している。各導電層21,22は、銅等の、熱伝導性に優れた金属を用いて形成されている。
The
最下層の絶縁層13は、絶縁性の接着層14と接着されている。この最下層の絶縁層13と接着層14との間には、導電層23が配置されている。導電層23は、導電層21,22と同様の材料で形成されている。最下層の導電層23は、接着層14を介して、放熱部材16に接続されている。接着層14は、絶縁層13の下面、導電層23の下面、および放熱部材16の上面16aに接着されている。放熱部材16の上面16aは、基板本体10の下面10b、すなわち接着層14の下面に接続されている。放熱部材16は、ベース2の上面に配置されており、このベース2に図示しない固定ねじ等を用いて固定されている。
The lowermost insulating layer 13 is bonded to an insulating
パワー基板4は、最上層の絶縁層11上に配置された導電層24を含んでいる。導電層24は、各導電層21,22,23と同様の材料を用いて形成されている。導電層24の上面には、金めっき層等のめっき層からなるパッドが形成されている。導電層24は、互いに別体に形成され離隔して配置された複数の部分としての第1部分24aおよび第2部分24bを含んでいる。
The
基板本体10の上面10aは、最上層の絶縁層11および導電層24によって形成されている。導電層24の第1部分24aには、半田部材27を用いて半導体チップ15が実装されている。すなわち、半導体チップ15の下面15bは、半田部材27を用いて導電層24の第1部分24aに直接実装されている。このように、半導体チップ15は、パワー基板4にベアチップ実装されている。なお、この実施形態では、1つの半導体チップ15について説明するけれども、半導体チップ15は、複数(例えば、6個)設けられていてもよい。
The
半導体チップ15は、スイッチング素子28と、上温度センサ29とを含んでいる。スイッチング素子28および上温度センサ29は、半導体チップ15の内部に配置されている。
スイッチング素子28は、例えば、MOSFET(Metal Oxide SemiconductorField EffectTransistor)である。半導体チップ15は、電動モータ60に接続されており、電動モータ60へ電力を供給している状態と、電動モータ60への電力供給を遮断している状態とを切り替え可能なスイッチング素子である。
The
The switching
図2は、図1の半導体チップ15周辺を上方から視た模式図である。図1および図2を参照して、スイッチング素子28は、ドレイン電極31と、ソース電極32と、ゲート電極33とを含んでいる。電動モータ60に流れる電流は、ドレイン電極31からソース電極32に流れるようになっている。
ドレイン電極31のパッドは、半導体チップ15の下面15bに配置されており、半田部材27を用いて導電層24の第1部分24aに接合されている。ソース電極32のパッド32aは、半導体チップ15の上面15aに配置されている。このパッド32aは、ボンディングワイヤ34を介して、導電層24の第3部分24cに電気的に接続されている。導電層24の第3部分24cは、電流センサとしてのシャント抵抗36に電気的に接続されている。シャント抵抗36は、ボンディングワイヤ34のドレイン電極31からソース電極32に流れる電流を検出するために設けられている。
FIG. 2 is a schematic view of the periphery of the
The pad of the
ゲート電極33のパッド33aは、半導体チップ15の上面15aに配置されている。このパッド33aは、ボンディングワイヤ35を介して導電層24の第2部分24bに電気的に接続されている。
上温度センサ29は、スイッチング素子28の温度を検出するために設けられている。この上温度センサ29は、例えば、PN接合のダイオードであり、温度変化に伴い順方向電圧が変化するようになっている。上温度センサ29は、スイッチング素子28に隣接して配置されており、スイッチング素子28の熱をスイッチング素子28に近い位置で検出できるようにされている。
The
The
上温度センサ29のアノードのパッド29aおよびカソードのパッド29bは、半導体チップ15の上面15aに配置されている。パッド29aは、ボンディングワイヤ37を介して、導電層24の第4部分24dに電気的に接続されている。パッド29bは、ボンディングワイヤ38を介して導電層24の第5部分24eに電気的に接続されている。第1部分24a〜第5部分24eは、互いに離隔して別体に配置されている。
The
導電層24の第2部分24b,第4部分24d,第5部分24eおよびシャント抵抗36は、それぞれ、導電性のピン39等を介して、制御基板3のCPU7に電気的に接続されている。これにより、スイッチング素子28のゲート電極33、上温度センサ29およびシャント抵抗36は、CPU7に電気的に接続されている。
図1を参照して、基板本体10は、さらに、スイッチング素子28の下方に配置された複数のビア41,41,42を含んでいる。
The
Referring to FIG. 1, substrate
各ビア41は、基板本体2の最上層の導電層24の第1部分24aと、他の導電層21,22,23とを電気的に接続する層間接続部材として設けられている。また、各ビア41は、スイッチング素子28の熱を放熱部材16に逃がす放熱部材として設けられている。
各ビア41は、基板本体2に形成された孔部41aと、孔部41aの内周面に形成された導電部としてのめっき層41bと、めっき層41b内に充填された充填部材41cとを含んでいる。
Each via 41 is provided as an interlayer connection member that electrically connects the
Each via 41 includes a
孔部41aは、上下方向(基板本体2の厚み方向X1)に関して、最上層の絶縁層11から接着層14にかけて延びている。孔部41aは、放熱部材16にまでは達していない。めっき層41bは、上下方向に並ぶ導電層24,21,22,23を電気的に接続するために設けられている。めっき層41bは、例えば、銅等の、導電性および熱伝導性に優れた金属のめっき層である。充填部材41cは、スイッチング素子28から放熱部材16への熱の移動を促進するために設けられている。充填部材41cは、例えば、合成樹脂の粉末や、導電性部材を固めた部材である。
The
ビア42は、導電層21〜24を電気的に接続する機能は有さない態様で、スイッチング素子28の熱を放熱部材16に逃がすために設けられている。
ビア42は、基板本体10に形成された孔部42aと、孔部42aの内周面に形成されためっき層42bと、めっき層42b内に充填された充填部材42cとを含んでいる。
孔部42aは、各絶縁層11,12,13および接着層14を貫通しており、放熱部材16に連通している。めっき層42bの材料は、めっき層41bの材料と同様であり、孔部42a内に配置されている。充填部材42cの材料は、充填部材41cの材料と同様である。
The via 42 is provided in order to release heat of the switching
The via 42 includes a
The
上記の構成により、スイッチング素子28からの熱は、各ビア41,41,42、放熱部材16、ベース2の順に伝わる。このように、基板本体10にビア41,41,42を設け、さらに、基板本体10の下方に放熱部材16を設けることにより、パワー基板4の放熱性能が高くされている。
このモータ制御装置1は、スイッチング素子28の発熱量と、スイッチング素子28の温度とを用いて、パワー基板4に異常が生じているか否かを判定するようになっている。
With the above configuration, heat from the switching
The motor control device 1 is configured to determine whether or not an abnormality has occurred in the
具体的には、CPU7による制御の一例を説明するためのフローチャートである図3を参照して、例えば、電動モータ60の制御の開始時等、半導体チップ15が常温のとき、この制御が開始される。まず、CPU7は、上温度センサ29の温度検出信号を読み込む(ステップS1)とともに、シャント抵抗36の両端の電位差を読み込む(ステップS2)。ステップS1,S2は、所定時間TM1(例えば、数十秒)経過するまでの間(ステップS3でNO)繰り返される。
Specifically, referring to FIG. 3 which is a flowchart for explaining an example of control by
所定時間TM1が経過すると(ステップS3でYES)、半導体チップ15における疑似熱抵抗TR1が演算される(ステップS4)。疑似熱抵抗TR1は、多層回路基板4の放熱性能に関する値であり、発熱量あたりの温度上昇量である。具体的には、ステップS2で読み込まれたシャント抵抗36の電位差と、ROMに記憶されているシャント抵抗36の抵抗値とから、シャント抵抗36に流れる電流A1(スイッチング素子28のドレイン電極31からソース電極32に流れる電流)が演算される。CPU7は、さらに、この電流A1を用いて、所定時間TM1の間におけるスイッチング素子28の発熱量Q1を演算する。そして、所定時間TM1の間における上温度センサ29の検出温度T1の変化値ΔT1が、発熱量Q1で除されることにより、疑似熱抵抗TR1が演算される。すなわち、疑似熱抵抗TR1は、発熱量Q1に対する上温度センサ29の検出温度T1の変化量ΔT1であり、TR1=ΔT1/Q1である。
When the predetermined time TM1 has elapsed (YES in step S3), the pseudo thermal resistance TR1 in the
次いで、演算された疑似熱抵抗TR1と、所定の基準疑似熱抵抗TR10との差|TR1−TR10|が、所定の許容値AL1より高いか否かが判定される(ステップS5)。|TR1−TR10|は、放熱性能に関する値(疑似熱抵抗TR1)に基づく所定値である。基準疑似熱抵抗TR10および許容値AL1は、ROMに予め記憶されている。基準疑似熱抵抗TR10は、例えば、モータ制御装置1の工場出荷時の疑似熱抵抗TR1(初期の熱抵抗)と同じに設定されている。許容値AL1は、電動モータ60の出力等に応じて、適宜設定されている。
Next, it is determined whether or not the difference | TR1-TR10 | between the calculated pseudo thermal resistance TR1 and a predetermined reference pseudo thermal resistance TR10 is higher than a predetermined allowable value AL1 (step S5). | TR1-TR10 | is a predetermined value based on a value related to heat dissipation performance (pseudo thermal resistance TR1). The reference pseudo thermal resistance TR10 and the allowable value AL1 are stored in advance in the ROM. The reference pseudo thermal resistance TR10 is set to be the same as, for example, the pseudo thermal resistance TR1 (initial thermal resistance) when the motor control device 1 is shipped from the factory. The allowable value AL1 is appropriately set according to the output of the
疑似熱抵抗TR1と、基準疑似熱抵抗TR10との差、すなわち、疑似熱抵抗TR1に基づく所定値|TR1−TR10|が、許容値AL1以下である場合(ステップS5でNO)、半導体チップ15の周辺における熱抵抗が低く、パワー基板4の放熱性能が良好な状態にあると判定され、ステップS1に戻る。
一方、疑似熱抵抗TR1基づく所定値|TR1−TR10|が、許容値AL1を超えている場合(ステップS5でYES)、CPU7は、異常が生じていると判定し、フェール処理を実行する(ステップS6)。具体的には、CPU7は、スイッチング素子28のドレイン電極31およびソース電極32間に流れる電流を通常時よりも低くする制御を行う。なお、CPU7は、フェール処理のときに、警告ランプや警告ブザー等の警告手段を動作させることにより、パワー基板4に異常が生じており、フェール処理が実行されている旨を報知するようにしてもよい。
When the difference between the pseudo thermal resistance TR1 and the reference pseudo thermal resistance TR10, that is, the predetermined value | TR1-TR10 | based on the pseudo thermal resistance TR1 is equal to or less than the allowable value AL1 (NO in step S5), the
On the other hand, if the predetermined value | TR1-TR10 | based on the pseudo thermal resistance TR1 exceeds the allowable value AL1 (YES in step S5), the
以上説明したように、本実施形態によれば、スイッチング素子28を含む半導体チップ15の内部に上温度センサ29を配置している。これにより、スイッチング素子28と同じ半導体チップ15内に温度センサを配置できる上、スイッチング素子28と上温度センサ29とを極めて近い位置に配置できる。これにより、スイッチング素子28の熱(温度)を、精度よく検出できる。したがって、基板本体10の隣り合う層同士の剥離や、半導体チップ15と、基板本体10の導電層24の第1部分24aとの間のクラックや剥離等の基板異常に起因して、パワー基板4の放熱性能が低下したとき、スイッチング素子28の温度が通常時よりも上昇していることを、迅速且つ精度よく検出できる。その結果、パワー基板4における異常判定を迅速且つ正確に行うことができ、スイッチング素子28の故障を未然に抑制するフェール処理(ステップS6)を行うことが可能となる。
As described above, according to the present embodiment, the
また、温度変化に対して敏感に電圧が変化するダイオードを上温度センサ29として用いることで、スイッチング素子28の温度を精度よく検出できる。また、半導体チップ15の製造工程において、スイッチング素子28を形成する際にダイオードからなる上温度センサ29を一括して形成することができる。したがって、上温度センサ29を半導体チップ15と別工程で作成する必要がない。これにより、部品点数の低減と、製造コストの低減とを実現できる。
Further, the temperature of the switching
また、経年劣化等によって前述の基板異常が生じると、パワー基板4における熱の伝わりがスムーズにいかなくなる。そこで本実施形態では、発熱量Q1と、上温度センサ29によって精度よく検出されたスイッチング素子28の温度(検出温度T1)とを用いて、疑似熱抵抗TR1が演算されるようになっている。そして、疑似熱抵抗TR1に基づく所定値|TR1−TR10|が所定の基準値AL1を超えると、基板異常が生じていると判定されるようになっている。
Further, when the above-described substrate abnormality occurs due to aging or the like, the heat transfer in the
このように、単にスイッチング素子28の温度を測定するだけでなく、パワー基板4に関する放熱性能を演算した上で、スイッチング素子28の放熱状態の良否を判定している。これにより、基板異常を精度よく判定できる。その結果、パワー基板4における異常判定を正確且つ速やかに行うことができ、スイッチング素子28の故障を未然に抑制するフェール処理を正確且つ迅速に行うことが可能となる。
In this way, not only simply measuring the temperature of the switching
しかも、疑似熱抵抗TR1の演算に関して、必要な温度センサは上温度センサ29の1つのみでよく、モータ制御装置1を、簡易な構成にできる。
図4は、本発明の別の実施形態の主要部の模式的な一部断面図である。なお、この実施形態では、主に、前述の実施形態と異なる点について説明し、同様の構成には図に同様の符号を付してその説明を省略する。
In addition, regarding the calculation of the pseudo thermal resistance TR1, only one
FIG. 4 is a schematic partial cross-sectional view of the main part of another embodiment of the present invention. In this embodiment, differences from the above-described embodiment will be mainly described, and the same components are denoted by the same reference numerals and the description thereof will be omitted.
図4を参照して、本実施形態のパワー基板4Aは、基板本体10の上面10aよりも下方に配置された温度センサとしての下温度センサ45を備えている。下温度センサ45は、例えば、サーミスタであり、放熱部材16の下面16bに配置されている。より具体的には、放熱部材16の下面16bに凹部16cが形成されており、この凹部16c内に下温度センサ45が配置されている。下温度センサ45と、半導体チップ15とは、基板本体10の厚み方向X1に並んでいる。下温度センサ45の温度検出信号は、図示しない配線などを介して、制御基板3のCPU7に入力されるようになっている。
Referring to FIG. 4, the
この実施形態では、スイッチング素子28の発熱量と、スイッチング素子28の温度と、放熱部材16の下面16bの温度とを用いて、パワー基板4Aに異常が生じているか否かを判定するようになっている。
具体的には、CPU7による制御の一例を説明するためのフローチャートである図5を参照して、例えば、電動モータ60の制御の開始時等、半導体チップ15が常温のとき、この制御が開始される。まず、CPU7は、シャント抵抗36の両端の電位差を読み込む(ステップS11)。ステップS11は、所定時間TM2(例えば、数十秒)経過するまでの間(ステップS12でNO)、繰り返される。
In this embodiment, whether or not an abnormality has occurred in the
Specifically, referring to FIG. 5 which is a flowchart for explaining an example of control by
所定時間TM2が経過すると(ステップS12でYES)、上温度センサ29の検出信号、すなわち検出温度T1Aが読み込まれる(ステップS13)とともに、下温度センサ45の検出信号、すなわち検出温度T2が読み込まれる(ステップS14)。
次に、パワー基板4の放熱性能に関する値としての熱抵抗TR2が演算される(ステップS15)。具体的には、ステップS11で読み込まれたシャント抵抗36での電位差と、ROMに記憶されているシャント抵抗36の抵抗値とから、シャント抵抗36に流れる電流A2が演算される。CPU7は、さらに、この電流A2を用いて、所定時間TM2の間におけるスイッチング素子28の発熱量Q2を演算する。そして、上温度センサ29の検出温度T1Aと下温度センサ45の検出温度T2との温度差ΔT2が、発熱量Q2で除されることにより、熱抵抗TR2が演算される。すなわち、TR2=ΔT2/Q2が演算される。
When the predetermined time TM2 has elapsed (YES in step S12), the detection signal of the
Next, the thermal resistance TR2 as a value related to the heat dissipation performance of the
次いで、演算された熱抵抗TR2と、所定の基準熱抵抗TR20との差|TR2−TR20|が、所定の許容値AL2より高いか否かが判定される(ステップS16)。|TR2−TR20|は、放熱性能に関する値(熱抵抗TR20)に基づく所定値である。基準熱抵抗TR20および許容値AL2は、ROMに予め記憶されている。基準熱抵抗TR20は、例えば、モータ制御装置1の工場出荷時の熱抵抗TR2(初期の熱抵抗)と同じに設定されている。許容値AL2は、電動モータ60の出力等に応じて、適宜設定されている。
Next, it is determined whether or not the difference | TR2-TR20 | between the calculated thermal resistance TR2 and the predetermined reference thermal resistance TR20 is higher than a predetermined allowable value AL2 (step S16). | TR2-TR20 | is a predetermined value based on a value related to heat dissipation performance (thermal resistance TR20). The reference thermal resistance TR20 and the allowable value AL2 are stored in advance in the ROM. The reference thermal resistance TR20 is set to be the same as, for example, the thermal resistance TR2 (initial thermal resistance) when the motor control device 1 is shipped from the factory. The allowable value AL2 is appropriately set according to the output of the
熱抵抗TR2と、基準熱抵抗TR20との差、すなわち、熱抵抗TR2に基づく所定値|TR2−TR20|が、許容値AL2以下である場合(ステップS16でNO)、パワー基板4Aの基板本体10における熱抵抗が低く、パワー基板4Aの放熱性能が良好な状態にあると判定され、ステップS11に戻る。
一方、熱抵抗TR2に基づく所定値|TR2−TR20|が、許容値AL2を超えている場合(ステップS16でYES)、CPU7は、異常が生じていると判定し、フェール処理を実行する(ステップS17)。このフェール処理は、図3のステップS6のフェール処理と同様である。
If the difference between the thermal resistance TR2 and the reference thermal resistance TR20, that is, the predetermined value | TR2-TR20 | based on the thermal resistance TR2 is equal to or less than the allowable value AL2 (NO in step S16), the
On the other hand, when predetermined value | TR2-TR20 | based on thermal resistance TR2 exceeds allowable value AL2 (YES in step S16),
以上説明したように、本実施形態によれば、基板本体10の上面10aよりも下方に下温度センサ45が配置されている。パワー基板4Aでは、スイッチング素子28で生じた熱の多くは、基板本体10の上面10aから下面10bに向けて移動し、さらに放熱部材16およびベース2を介して外部に放出される。このため、パワー基板4Aの内部の放熱性能が維持されることが重要である。
As described above, according to the present embodiment, the
そこで、本実施形態では、上温度センサ29でスイッチング素子28の温度を検出することに加え、基板本体10よりも下方の放熱部材16の下面16bでの温度を下温度センサ45で検出するようにしている。これにより、スイッチング素子28からの熱が基板本体10においてどの程度スムーズに移動しているかを、精度よく検出できる。これにより、前述の基板異常に起因して、スイッチング素子28の温度が通常時よりも上昇することを、より精度よく検出できる。
Therefore, in the present embodiment, in addition to detecting the temperature of the switching
すなわち、多層構造を有する基板本体10の上面10aからの熱が、放熱部材16の下面16bにまで滞りなく到達しているか否かを、上温度センサ29と下温度センサ45との協働により精度よく検出できる。このように、上温度センサ29と下温度センサ45の2つのセンサを用いることで、パワー基板4A内での熱抵抗TR2と、熱抵抗TR2に基づく所定値|TR2−TR20|とを精度よく検出できる。
That is, whether or not the heat from the
なお、この実施形態では、放熱部材16の下面16bに下温度センサ45を設ける構成としたけれども、これに限定されない。例えば、図6に示すように、放熱部材16を廃止し、基板本体10の下面10bに下温度センサ45を配置してもよい。この場合、基板本体10の下面10bは、ベース2に直接接触している。下温度センサ45は、基板本体10の下面10bに形成された凹部10cに収容されている。上温度センサ29と下温度センサ45とは、厚み方向X1に並んでいる。
In this embodiment, the
この場合も、多層構造を有する基板本体10の上面10aからの熱が、滞りなく基板本体10の下面10bにまで到達しているか否かを、上温度センサ29と下温度センサ45との協働により精度よく検出できる。
本発明は、以上の各実施形態の内容に限定されるものではなく、請求項記載の範囲内において種々の変更が可能である。
Also in this case, the cooperation of the
The present invention is not limited to the contents of the above embodiments, and various modifications can be made within the scope of the claims.
例えば、上温度センサ29は、ダイオードに限らず、サーミスタ等の他の温度センサであってもよい。同様に、下温度センサ45は、サーミスタに限らず、他の温度センサであってもよい。
さらに、下温度センサ45の配置場所は、各上記実施形態に例示した場所に限定されない。例えば、下温度センサ45は、厚み方向X1に関する基板本体10の中央部に配置されてもよいし、厚み方向X1に関する放熱部材16の中央部に配置されてもよい。
For example, the
Furthermore, the location of the
また、疑似熱抵抗TR1と、基準疑似熱抵抗TR10との差|TR1−TR10|が、許容値AL1を超えたときに異常が生じていると判定する構成を説明したけれども、これに限定されない。例えば、疑似熱抵抗TR1自体が所定の基準値を超えたときに異常が生じていると判定してもよい。
また、熱抵抗TR2と基準熱抵抗TR20との差|TR2−TR20|が、許容値AL2を超えたときに異常が生じていると判定する構成を説明したけれども、これに限定されない。例えば、熱抵抗TR2自体が所定の基準値を超えたときに異常が生じていると判定してもよい。
Further, although the configuration has been described in which it is determined that an abnormality has occurred when the difference | TR1-TR10 | between the pseudo thermal resistance TR1 and the reference pseudo thermal resistance TR10 exceeds the allowable value AL1, it is not limited to this. For example, it may be determined that an abnormality has occurred when the pseudo thermal resistance TR1 itself exceeds a predetermined reference value.
Further, although the configuration is described in which it is determined that an abnormality has occurred when the difference | TR2-TR20 | between the thermal resistance TR2 and the reference thermal resistance TR20 exceeds the allowable value AL2, the present invention is not limited to this. For example, it may be determined that an abnormality has occurred when the thermal resistance TR2 itself exceeds a predetermined reference value.
さらに、半導体チップ15を複数設けた場合には、各半導体チップ15に上温度センサ29を設けてもよいし、一部の半導体チップ15にのみ上温度センサ29を設けてもよい。また、複数の半導体チップ15のそれぞれに上温度センサ29を設けた場合には、少なくとも1つの半導体チップ15について異常が判定されたされたときに、フェール処理が実行されてもよい。
Further, when a plurality of
1…モータ制御装置(基板装置)、4,4A…多層回路基板、7…CPU(演算手段、判定手段)、10…基板本体、10a…基板本体の上面、10b…基板本体の下面、11,12,13…絶縁層、15…半導体チップ、16…放熱部材、16b…放熱部材の下面、21,22…(絶縁層の間の)導電層、28…スイッチング素子、29…上温度センサ、45…下温度センサ、AL1,AL2…許容値、Q1,Q2…スイッチング素子の発熱量、T1,T1A…上温度センサの検出温度、T2…下温度センサの検出温度、TR1…疑似熱抵抗(放熱性能に関する値),TR2…熱抵抗(放熱性能に関する値)、|TR1−TR10|,|TR2−TR20|…放熱性能に関する値に基づく所定値、ΔT1…上温度センサの検出温度の変化量、ΔT2…温度差。 DESCRIPTION OF SYMBOLS 1 ... Motor control apparatus (board | substrate apparatus) 4, 4A ... Multi-layer circuit board, 7 ... CPU (calculation means, determination means), 10 ... Board | substrate main body, 10a ... Upper surface of a board | substrate body, 10b ... Lower surface of a board | substrate body, 11, DESCRIPTION OF SYMBOLS 12, 13 ... Insulating layer, 15 ... Semiconductor chip, 16 ... Heat dissipation member, 16b ... Lower surface of heat dissipation member, 21, 22 ... Conductive layer (between insulating layers), 28 ... Switching element, 29 ... Upper temperature sensor, 45 ... Low temperature sensor, AL1, AL2 ... Allowable value, Q1, Q2 ... Heat generation amount of switching element, T1, T1A ... Detected temperature of upper temperature sensor, T2 ... Detected temperature of lower temperature sensor, TR1 ... Pseudo thermal resistance (Heat dissipation performance ), TR2 ... thermal resistance (value related to heat dissipation performance), | TR1-TR10 |, | TR2-TR20 | ... predetermined value based on values related to heat dissipation performance, ΔT1 ... change amount of temperature detected by upper temperature sensor ΔT2 ... temperature difference.
Claims (5)
前記スイッチング素子の発熱量に対する、前記上温度センサの検出温度と前記下温度センサの検出温度との温度差を用いて前記多層回路基板の放熱性能に関する値としての熱抵抗を演算する演算手段と、
演算された前記放熱性能に関する値に基づく所定値が所定の許容値を超えているとき、前記多層回路基板に異常が生じていると判定する判定手段と、を備えることを特徴とする、多層回路基板を含む基板装置。 A substrate body having a configuration in which a conductive layer is disposed between a plurality of stacked insulating layers, a semiconductor chip including a switching element and mounted on a top surface of the substrate body, and disposed inside the semiconductor chip A multilayer circuit board comprising: an upper temperature sensor as a temperature sensor; and a lower temperature sensor as a temperature sensor disposed below the upper surface of the substrate body ;
A calculation means for calculating a thermal resistance as a value related to a heat dissipation performance of the multilayer circuit board using a temperature difference between a detection temperature of the upper temperature sensor and a detection temperature of the lower temperature sensor with respect to a heat generation amount of the switching element,
And a determination unit that determines that an abnormality has occurred in the multilayer circuit board when a predetermined value based on the calculated value related to the heat dissipation performance exceeds a predetermined allowable value. A substrate device including a substrate.
前記下温度センサは、前記放熱部材の下面に配置されていることを特徴とする基板装置。 In Claim 1 , further comprising a heat dissipation member connected to the lower surface of the substrate body,
Wherein a temperature sensor, a substrate device characterized by being arranged on the lower surface of the heat radiating member.
前記スイッチング素子の発熱量に対する、前記スイッチング素子の温度と、前記基板本体の前記上面より下方での前記多層回路基板の温度との温度差を用いて、前記多層回路基板の放熱性能に関する値としての熱抵抗を演算し、
この放熱性能に関する値としての熱抵抗に基づく所定値が所定の許容値を超えているとき、前記多層回路基板に異常が生じていると判定する異常判定方法。 In an abnormality determination method for a multilayer circuit board, comprising: a substrate body having a configuration in which a conductive layer is disposed between a plurality of stacked insulating layers; and a semiconductor chip including a switching element and mounted on a top surface of the substrate body in a bare chip manner. ,
To the heating amount of the switching element, and the temperature of the switching element, using said temperature difference between the temperature of the multilayer circuit board in the lower than the upper surface of the substrate main body, as the value related to the heat radiation performance of the multilayer circuit board Calculate the thermal resistance
An abnormality determination method for determining that an abnormality has occurred in the multilayer circuit board when a predetermined value based on a thermal resistance as a value relating to the heat dissipation performance exceeds a predetermined allowable value.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010174655A JP5578355B2 (en) | 2010-08-03 | 2010-08-03 | Substrate device including multilayer circuit board and abnormality determination method for multilayer circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010174655A JP5578355B2 (en) | 2010-08-03 | 2010-08-03 | Substrate device including multilayer circuit board and abnormality determination method for multilayer circuit board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012038769A JP2012038769A (en) | 2012-02-23 |
JP5578355B2 true JP5578355B2 (en) | 2014-08-27 |
Family
ID=45850488
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010174655A Expired - Fee Related JP5578355B2 (en) | 2010-08-03 | 2010-08-03 | Substrate device including multilayer circuit board and abnormality determination method for multilayer circuit board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5578355B2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015208200A (en) * | 2014-04-23 | 2015-11-19 | 株式会社デンソー | Power supply device |
JP6180392B2 (en) | 2014-09-30 | 2017-08-16 | 三菱電機株式会社 | Cooling abnormality detection system |
WO2016099980A1 (en) * | 2014-12-17 | 2016-06-23 | Applied Materials, Inc. | Triaxial cable sensor and wearable devices |
DE102015217426A1 (en) * | 2015-09-11 | 2017-03-16 | Zf Friedrichshafen Ag | Multifunctional High Current Circuit Board |
JP7134111B2 (en) * | 2019-02-08 | 2022-09-09 | 三菱電機株式会社 | Semiconductor module and semiconductor module evaluation method |
CN114183338A (en) * | 2020-09-15 | 2022-03-15 | 浙江三花汽车零部件有限公司 | Electronic oil pump |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09116268A (en) * | 1995-10-16 | 1997-05-02 | Noboru Orimo | Printed wiring board |
JP3538505B2 (en) * | 1996-05-22 | 2004-06-14 | 富士電機デバイステクノロジー株式会社 | Bipolar semiconductor device with built-in temperature detection unit and method of manufacturing the same |
JP4480818B2 (en) * | 1999-09-30 | 2010-06-16 | 株式会社ルネサステクノロジ | Semiconductor device |
JP2006332176A (en) * | 2005-05-24 | 2006-12-07 | Nissan Motor Co Ltd | Semiconductor device |
JP5233198B2 (en) * | 2007-08-06 | 2013-07-10 | 富士電機株式会社 | Semiconductor device |
-
2010
- 2010-08-03 JP JP2010174655A patent/JP5578355B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012038769A (en) | 2012-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5578355B2 (en) | Substrate device including multilayer circuit board and abnormality determination method for multilayer circuit board | |
JP2011114176A (en) | Power semiconductor device | |
JP4097613B2 (en) | Semiconductor device | |
US9622383B2 (en) | Heat radiation structure of electric device and method for manufacturing the same | |
CN104754919A (en) | Electronic device with temperature detecting element | |
JP5129472B2 (en) | Power circuit package and manufacturing method thereof | |
JP5062005B2 (en) | Power semiconductor device | |
JP2010073767A (en) | Multilayer circuit board | |
JP5974988B2 (en) | Electronic equipment | |
JP3889562B2 (en) | Semiconductor device | |
WO2011152151A1 (en) | Method for predicting lifetime of element, and circuit board provided with function of predicting lifetime of element | |
JP2010087111A (en) | Semiconductor device, and inverter circuit using the same | |
JP2011135725A (en) | Power converter | |
WO2010084550A1 (en) | Semiconductor module and control method of same | |
JP4736997B2 (en) | Semiconductor device | |
JP6432126B2 (en) | Semiconductor module inspection method and semiconductor system | |
JP4673360B2 (en) | Semiconductor device | |
JP6776605B2 (en) | Mounting structure of temperature sensor | |
JP2012160602A (en) | Semiconductor device | |
JP5420461B2 (en) | Temperature sensor joint inspection apparatus and temperature sensor joint inspection method | |
Otto et al. | Reliability investigation on sic bjt power module | |
JP7043330B2 (en) | Anomaly detection device and power supply device | |
KR20130136439A (en) | Method for producing an electrical circuit and electrical circuit | |
WO2017119087A1 (en) | Electronic device and electronic module | |
US20190088575A1 (en) | Semiconductor module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130723 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140417 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140417 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140612 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140625 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5578355 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |