JP2008147440A - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP2008147440A
JP2008147440A JP2006333281A JP2006333281A JP2008147440A JP 2008147440 A JP2008147440 A JP 2008147440A JP 2006333281 A JP2006333281 A JP 2006333281A JP 2006333281 A JP2006333281 A JP 2006333281A JP 2008147440 A JP2008147440 A JP 2008147440A
Authority
JP
Japan
Prior art keywords
etching
silicon substrate
oxide film
holes
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006333281A
Other languages
Japanese (ja)
Inventor
Goro Nakaya
吾郎 仲谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2006333281A priority Critical patent/JP2008147440A/en
Priority to US11/889,289 priority patent/US7845229B2/en
Publication of JP2008147440A publication Critical patent/JP2008147440A/en
Priority to US12/943,616 priority patent/US8776602B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]

Landscapes

  • Weting (AREA)
  • Micromachines (AREA)
  • ing And Chemical Polishing (AREA)
  • Pressure Sensors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing method of a semiconductor device, which reduces time and effort required for design of a mask used for patterning an etching target layer. <P>SOLUTION: A silicon oxide film 22 having resistance against an etching liquid is formed on a silicon substrate 21 as an etching target layer. After that, a plurality of through holes 23 penetrating the silicon substrate 21 and the silicon oxide film 22 are formed thereon. Then, an etching liquid for etching the silicon substrate 21 is supplied into each of the through holes 23 from the silicon oxide film 22 side. In this way, etching of the silicon substrate 21 progresses in a direction parallel to the silicon oxide film 22 from the side surface of each of the through holes 23 and the through holes 23 communicate with each other, thereby patterning the silicon substrate 21 into a desired shape. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、半導体装置の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor device.

最近、MEMS(Micro Electro Mechanical Systems)技術を応用したセンサ(MEMSセンサ)の携帯電話機への搭載が開始されたことから、MEMSセンサの注目度が高まっている。MEMSセンサの代表的なものとして、物体の加速度を検出するための加速度センサが知られている。
図3は、従来の加速度センサの構成を模式的に示す断面図である。
Recently, since the mounting of sensors (MEMS sensors) using MEMS (Micro Electro Mechanical Systems) technology on mobile phones has been started, the attention of MEMS sensors is increasing. As a typical MEMS sensor, an acceleration sensor for detecting the acceleration of an object is known.
FIG. 3 is a cross-sectional view schematically showing a configuration of a conventional acceleration sensor.

この加速度センサは、センサ本体101と、センサ本体101に保持された錘102と、センサ本体101を支持する環状の台座103とを備えている。
センサ本体101は、メンブレン104と、メンブレン104の一方面(下面)の周縁部に接続された環状の支持部105と、メンブレン104の一方面の中央部に接続された錘固定部106とを一体的に備えている。メンブレン104の他方面(上面)には、ピエゾ抵抗素子(図示せず)が形成されている。支持部105と錘固定部106とは、メンブレン104に近づくほど狭まる断面等脚台形状の環状溝107により、互いに分離されている。
The acceleration sensor includes a sensor main body 101, a weight 102 held by the sensor main body 101, and an annular pedestal 103 that supports the sensor main body 101.
The sensor body 101 includes a membrane 104, an annular support portion 105 connected to the peripheral portion of one surface (lower surface) of the membrane 104, and a weight fixing portion 106 connected to the center portion of one surface of the membrane 104. Is prepared. A piezoresistive element (not shown) is formed on the other surface (upper surface) of the membrane 104. The support portion 105 and the weight fixing portion 106 are separated from each other by an annular groove 107 having an isosceles trapezoidal cross section that narrows as the membrane 104 is approached.

錘102は、たとえば、円板状に形成されている。この錘102は、錘固定部106の下方に配置されて、その上面の中央部が錘固定部106に固定されている。
台座103は、センサ本体101の支持部105の下面とほぼ同じ内径および外径を有する環状に形成されている。この台座103上に支持部105が載置されることにより、センサ本体101が台座103に支持されている。そして、錘102は、センサ本体101と台座103が設置される面との間において、台座103および支持部105と非接触状態に設けられている。
The weight 102 is formed in a disk shape, for example. The weight 102 is disposed below the weight fixing portion 106, and the center portion of the upper surface thereof is fixed to the weight fixing portion 106.
The pedestal 103 is formed in an annular shape having substantially the same inner diameter and outer diameter as the lower surface of the support portion 105 of the sensor main body 101. By placing the support portion 105 on the pedestal 103, the sensor main body 101 is supported by the pedestal 103. The weight 102 is provided in a non-contact state with the pedestal 103 and the support portion 105 between the sensor main body 101 and the surface on which the pedestal 103 is installed.

この加速度センサに加速度が作用し、錘102が振れると、メンブレン104が変形し、メンブレン104上に設けられたピエゾ抵抗素子に応力が作用する。ピエゾ抵抗素子は、これに作用する応力に比例して抵抗率が変化する。そのため、ピエゾ抵抗素子の抵抗率変化量に基づいて、加速度センサに作用した加速度を求めることができる。
特開2005−351716号公報
When acceleration acts on the acceleration sensor and the weight 102 swings, the membrane 104 is deformed, and stress acts on the piezoresistive element provided on the membrane 104. The resistivity of the piezoresistive element changes in proportion to the stress acting on it. Therefore, the acceleration acting on the acceleration sensor can be obtained based on the resistivity change amount of the piezoresistive element.
JP-A-2005-351716

センサ本体101は、シリコンチップを、その表面(デバイスが形成されている側の面)と反対側の裏面側からウエットエッチングすることにより形成される。
ところが、ウエットエッチングでは、シリコンチップの裏面と平行な方向のエッチング、いわゆるサイドエッチを生じる。したがって、シリコンチップを所望の形状にパターニングするためには、シリコンチップの裏面と垂直な方向のエッチレートおよびサイドエッチのレートの双方を考慮して、シリコンチップの裏面上に形成するマスク(レジストパターン)の形状を決定しなければならない。そのため、マスクの設計に手間がかかってしまう。
The sensor body 101 is formed by wet-etching a silicon chip from the back surface side opposite to the surface (the surface on which the device is formed).
However, in wet etching, etching in a direction parallel to the back surface of the silicon chip, so-called side etching, occurs. Therefore, in order to pattern the silicon chip into a desired shape, a mask (resist pattern) formed on the back surface of the silicon chip in consideration of both the etch rate in the direction perpendicular to the back surface of the silicon chip and the side etch rate. ) Must be determined. Therefore, it takes time to design the mask.

そこで、本発明の目的は、エッチング対象層をパターニングするためのマスクの設計にかかる手間を軽減することができる、半導体装置の製造方法を提供することである。   SUMMARY OF THE INVENTION An object of the present invention is to provide a method for manufacturing a semiconductor device that can reduce the time and effort required to design a mask for patterning a layer to be etched.

前記の目的を達成するための請求項1記載の発明は、エッチング対象層上に、エッチング液に対する耐性を有するマスク層を形成するマスク層形成工程と、前記エッチング対象層および前記マスク層に、これらを積層方向に貫通する複数の貫通孔を形成する貫通孔形成工程と、前記マスク層側から前記貫通孔内に前記エッチング液を供給して、前記貫通孔から積層方向と交差する方向にエッチングを進行させることにより、前記エッチング対象層をパターニングするエッチング工程とを含む、半導体装置の製造方法である。   The invention according to claim 1 for achieving the above object includes a mask layer forming step of forming a mask layer having resistance to an etching solution on the etching target layer, and the etching target layer and the mask layer. A through hole forming step of forming a plurality of through holes penetrating in the laminating direction, supplying the etchant into the through hole from the mask layer side, and etching in a direction intersecting the laminating direction from the through hole And an etching step of patterning the etching target layer by proceeding.

この方法では、エッチング対象層上に、エッチング液に対する耐性を有するマスク層が形成される。その後、エッチング対象層およびマスク層に、これらを貫通する複数の貫通孔が形成される。そして、マスク層側から複数の貫通孔内に、エッチング対象層をエッチングするためのエッチング液が供給される。これにより、複数の貫通孔を有するマスク層をマスクとして、エッチング対象層がエッチングされる。このエッチングは、各貫通孔の側面からエッチング対象層とマスク層との積層方向と交差する方向に進行する。そのため、その積層方向と交差する方向へのエッチレートのみを考慮して、貫通孔のピッチ(貫通孔間の間隔)および位置を決定すれば、エッチング対象層において複数の貫通孔を連通させて、エッチング対象層を所望の形状にパターニングすることができる。よって、従来の手法と比較して、エッチング対象層をパターニングするためのマスクの設計にかかる手間を軽減することができる。   In this method, a mask layer having resistance to the etching solution is formed on the etching target layer. Thereafter, a plurality of through holes penetrating these layers are formed in the etching target layer and the mask layer. Then, an etching solution for etching the etching target layer is supplied into the plurality of through holes from the mask layer side. Accordingly, the etching target layer is etched using the mask layer having a plurality of through holes as a mask. This etching proceeds from the side surface of each through hole in a direction that intersects the stacking direction of the etching target layer and the mask layer. Therefore, considering only the etch rate in the direction intersecting the stacking direction, and determining the pitch of the through holes (interval between the through holes) and the position, the plurality of through holes are communicated in the etching target layer, The etching target layer can be patterned into a desired shape. Therefore, compared with the conventional method, the effort concerning the design of the mask for patterning the etching target layer can be reduced.

以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図1は、本発明の一実施形態に係る製造方法により製造される半導体装置の構成を模式的に示す断面図である。
この半導体装置1は、物体の加速度を検出するための加速度センサとして用いられるものである。半導体装置1は、メンブレン11と、メンブレン11の下面に設けられ、メンブレン11の周縁部を支持する支持部12と、メンブレン11の下面に設けられ、メンブレン11の中央部に保持された錘部13とを備えている。
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
FIG. 1 is a cross-sectional view schematically showing a configuration of a semiconductor device manufactured by a manufacturing method according to an embodiment of the present invention.
The semiconductor device 1 is used as an acceleration sensor for detecting the acceleration of an object. The semiconductor device 1 includes a membrane 11, a support portion 12 that is provided on the lower surface of the membrane 11 and supports the peripheral portion of the membrane 11, and a weight portion 13 that is provided on the lower surface of the membrane 11 and is held at the center of the membrane 11. And.

メンブレン11は、たとえば、SiO(酸化シリコン)からなり、厚さが1〜10μmの平面視略矩形状に形成されている。メンブレン11上には、図示しないが、複数個(たとえば、16個)のピエゾ抵抗素子が形成されている。また、メンブレン11の周縁部と中央部との間の四角環状領域には、多数の開口14が形成されている。
支持部12および錘部13は、Si(シリコン)からなり、断面形状が矩形状である平面視四角環状の溝部15によって互いに分離して形成されている。
The membrane 11 is made of, for example, SiO 2 (silicon oxide) and has a substantially rectangular shape in plan view with a thickness of 1 to 10 μm. Although not shown, a plurality of (for example, 16) piezoresistive elements are formed on the membrane 11. A large number of openings 14 are formed in a rectangular annular region between the peripheral edge portion and the central portion of the membrane 11.
The support portion 12 and the weight portion 13 are made of Si (silicon), and are formed to be separated from each other by a square-shaped groove portion 15 having a rectangular cross-sectional shape in plan view.

支持部12は、メンブレン11に対して直交する外側面および内側面を有する平面視四角環状に形成されている。
錘部13は、支持部12と同じ高さを有する四角柱状に形成されている。
この半導体装置1に加速度が作用し、錘部13が振れると、メンブレン11が変形し、メンブレン11に設けられた各ピエゾ抵抗素子に応力が作用する。ピエゾ抵抗素子は、これに作用する応力に比例して抵抗率が変化する。そのため、各ピエゾ抵抗素子の抵抗率変化量を信号として取り出せば、その信号に基づいて、錘部13(半導体装置1)に作用した加速度の方向(3軸方向)および大きさを求めることができる。
The support portion 12 is formed in a square ring shape in plan view having an outer surface and an inner surface orthogonal to the membrane 11.
The weight portion 13 is formed in a quadrangular prism shape having the same height as the support portion 12.
When acceleration acts on the semiconductor device 1 and the weight portion 13 swings, the membrane 11 is deformed, and stress acts on each piezoresistive element provided on the membrane 11. The resistivity of the piezoresistive element changes in proportion to the stress acting on it. Therefore, if the amount of change in resistivity of each piezoresistive element is extracted as a signal, the direction (three-axis direction) and the magnitude of acceleration acting on the weight portion 13 (semiconductor device 1) can be obtained based on the signal. .

図2(a)〜(c)は、半導体装置1の製造工程を説明するための模式的な断面図である。
半導体装置1の製造には、シリコン基板21が用いられる。まず、図2(a)に示すように、プラズマ処理によって、シリコン基板21の表面に、シリコン基板21をエッチング可能なエッチング液に対する耐性を有する、マスク層としてのシリコン酸化膜22が形成される(マスク層形成工程)。
2A to 2C are schematic cross-sectional views for explaining a manufacturing process of the semiconductor device 1.
A silicon substrate 21 is used for manufacturing the semiconductor device 1. First, as shown in FIG. 2A, a silicon oxide film 22 as a mask layer having resistance to an etching solution capable of etching the silicon substrate 21 is formed on the surface of the silicon substrate 21 by plasma treatment (see FIG. 2A). Mask layer forming step).

次いで、図2(b)に示すように、ドライエッチングにより、シリコン基板21およびシリコン酸化膜22の周縁部と中央部との間の平面視四角環状領域(図1に示す溝部15に対応する領域)に、これらを積層方向に貫通する多数の貫通孔23が形成される(貫通孔形成工程)。
つづいて、シリコン酸化膜22側から各貫通孔23内に、シリコン基板21をエッチング可能なエッチング液が供給される(エッチング工程)。このようなエッチング液としては、たとえば、TMAH(Tetra methyl ammonium hydroxide:テトラメチルアンモニウムハイドロオキサイド)の濃度50%の水溶液を80℃に加熱したものを用いることができる。各貫通孔23は、シリコン基板21を貫通しているので、各貫通孔23にエッチング液が供給されると、図2(c)に示すように、シリコン基板21では、シリコン基板21のエッチングが各貫通孔23の側面からシリコン酸化膜22と平行な方向に進行する。そして、このエッチングが進むと、シリコン基板21における周縁部と中央部との間の四角環状領域が厚さ方向にわたって残さず除去され、シリコン基板21に、図1に示す平面視四角環状の溝部15が形成される。その結果、シリコン酸化膜22は、メンブレン11となり、シリコン基板21は、その溝部15によって、メンブレン11の周縁部を支持する支持部12と、メンブレン11の中央部に保持された錘部13とに分断される。これにより、図1に示す半導体装置1が得られる。
Next, as shown in FIG. 2 (b), a planar annular region (region corresponding to the groove 15 shown in FIG. 1) between the peripheral portion and the central portion of the silicon substrate 21 and the silicon oxide film 22 by dry etching. ), A large number of through holes 23 penetrating them in the stacking direction are formed (through hole forming step).
Subsequently, an etching solution capable of etching the silicon substrate 21 is supplied from the silicon oxide film 22 side into each through hole 23 (etching step). As such an etchant, for example, an aqueous solution of TMAH (Tetra methyl ammonium hydroxide) having a concentration of 50% heated to 80 ° C. can be used. Since each through hole 23 penetrates the silicon substrate 21, when the etching solution is supplied to each through hole 23, the silicon substrate 21 is etched in the silicon substrate 21 as shown in FIG. It proceeds in the direction parallel to the silicon oxide film 22 from the side surface of each through hole 23. Then, as this etching proceeds, the rectangular annular region between the peripheral edge portion and the central portion of the silicon substrate 21 is removed without remaining in the thickness direction, and the rectangular annular groove portion 15 shown in FIG. Is formed. As a result, the silicon oxide film 22 becomes the membrane 11, and the silicon substrate 21 is supported by the groove portion 15 on the support portion 12 that supports the peripheral portion of the membrane 11 and the weight portion 13 held at the center portion of the membrane 11. Divided. Thereby, the semiconductor device 1 shown in FIG. 1 is obtained.

以上のように、この製造方法では、エッチング対象層であるシリコン基板21上に、エッチング液に対する耐性を有するシリコン酸化膜22が形成される。その後、シリコン基板21およびシリコン酸化膜22に、これらを貫通する複数の貫通孔23が形成される。そして、シリコン酸化膜22側から各貫通孔23内に、シリコン基板21をエッチングするためのエッチング液が供給される。これにより、複数の貫通孔23を有するシリコン酸化膜22をマスクとして、シリコン基板21がエッチングされる。このエッチングは、各貫通孔23の側面からシリコン酸化膜22と平行な方向(シリコン基板21とシリコン酸化膜22との積層方向と交差する方向)に進行する。そのため、そのシリコン酸化膜22と平行な方向へのエッチレートのみを考慮して、貫通孔23のピッチ(貫通孔23間の間隔)および位置を決定すれば、シリコン基板21において複数の貫通孔23を連通させて、シリコン基板21を所望の形状(溝部15の形状。この実施形態では平面視四角環状)にパターニングすることができる。よって、従来の手法と比較して、シリコン基板21をパターニングするためのマスクの設計にかかる手間を軽減することができる。   As described above, in this manufacturing method, the silicon oxide film 22 having resistance to the etching solution is formed on the silicon substrate 21 that is the etching target layer. Thereafter, a plurality of through holes 23 penetrating these are formed in the silicon substrate 21 and the silicon oxide film 22. Then, an etching solution for etching the silicon substrate 21 is supplied into each through hole 23 from the silicon oxide film 22 side. Thus, the silicon substrate 21 is etched using the silicon oxide film 22 having the plurality of through holes 23 as a mask. This etching proceeds from the side surface of each through hole 23 in a direction parallel to the silicon oxide film 22 (direction intersecting with the stacking direction of the silicon substrate 21 and the silicon oxide film 22). Therefore, if only the etch rate in the direction parallel to the silicon oxide film 22 is considered and the pitch (interval between the through holes 23) and the positions of the through holes 23 are determined, the plurality of through holes 23 in the silicon substrate 21 are determined. The silicon substrate 21 can be patterned into a desired shape (the shape of the groove 15. In this embodiment, a square ring in a plan view). Therefore, compared with the conventional method, the effort concerning the design of the mask for patterning the silicon substrate 21 can be reduced.

以上、本発明の一実施形態を説明したが、本発明は他の形態で実施することもできる。たとえば、シリコン基板21の表面にシリコン酸化膜22が形成されるとしたが、シリコン酸化膜22に代えて、プラズマ処理により、シリコン窒化膜が形成されてもよい。この場合、メンブレン11の材質は、SiN(窒化シリコン)となる。
また、溝部15の形状は、平面視四角環状に限らず、たとえば、平面視円環状であってもよい。
As mentioned above, although one Embodiment of this invention was described, this invention can also be implemented with another form. For example, although the silicon oxide film 22 is formed on the surface of the silicon substrate 21, a silicon nitride film may be formed by plasma processing instead of the silicon oxide film 22. In this case, the material of the membrane 11 is SiN (silicon nitride).
Moreover, the shape of the groove 15 is not limited to a quadrangular ring shape in plan view, and may be an annular shape in plan view, for example.

さらにまた、前述の実施形態に係る製造方法は、加速度センサに限らず、たとえば、気体の圧力などを検出するためのピエゾ抵抗型の半導体圧力センサの製造方法など、各種の半導体装置の製造方法に適用することができる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
Furthermore, the manufacturing method according to the above-described embodiment is not limited to the acceleration sensor, but includes various semiconductor device manufacturing methods such as a manufacturing method of a piezoresistive semiconductor pressure sensor for detecting gas pressure or the like. Can be applied.
In addition, various design changes can be made within the scope of matters described in the claims.

本発明の一実施形態に係る製造方法により製造される半導体装置の構成を模式的に示す断面図である。It is sectional drawing which shows typically the structure of the semiconductor device manufactured by the manufacturing method which concerns on one Embodiment of this invention. 図1に示す半導体装置の製造工程を説明するための模式的な断面図である。FIG. 7 is a schematic cross-sectional view for illustrating a manufacturing step of the semiconductor device shown in FIG. 1. 従来の加速度センサの構成を模式的に示す断面図である。It is sectional drawing which shows the structure of the conventional acceleration sensor typically.

符号の説明Explanation of symbols

1 半導体装置
21 シリコン基板
22 シリコン酸化膜
23 貫通孔
DESCRIPTION OF SYMBOLS 1 Semiconductor device 21 Silicon substrate 22 Silicon oxide film 23 Through-hole

Claims (1)

エッチング対象層上に、エッチング液に対する耐性を有するマスク層を形成するマスク層形成工程と、
前記エッチング対象層および前記マスク層に、これらを積層方向に貫通する複数の貫通孔を形成する貫通孔形成工程と、
前記マスク層側から前記貫通孔内に前記エッチング液を供給して、前記貫通孔から積層方向と交差する方向にエッチングを進行させることにより、前記エッチング対象層をパターニングするエッチング工程とを含む、半導体装置の製造方法。
A mask layer forming step of forming a mask layer having resistance to an etching solution on the etching target layer;
A through hole forming step of forming a plurality of through holes penetrating the etching target layer and the mask layer in the stacking direction;
An etching step of patterning the etching target layer by supplying the etching solution into the through-hole from the mask layer side and causing the etching to proceed in a direction intersecting the stacking direction from the through-hole. Device manufacturing method.
JP2006333281A 2006-08-11 2006-12-11 Manufacturing method of semiconductor device Pending JP2008147440A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006333281A JP2008147440A (en) 2006-12-11 2006-12-11 Manufacturing method of semiconductor device
US11/889,289 US7845229B2 (en) 2006-08-11 2007-08-10 Acceleration sensor
US12/943,616 US8776602B2 (en) 2006-08-11 2010-11-10 Acceleration sensor, semiconductor device and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006333281A JP2008147440A (en) 2006-12-11 2006-12-11 Manufacturing method of semiconductor device

Publications (1)

Publication Number Publication Date
JP2008147440A true JP2008147440A (en) 2008-06-26

Family

ID=39607271

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006333281A Pending JP2008147440A (en) 2006-08-11 2006-12-11 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP2008147440A (en)

Similar Documents

Publication Publication Date Title
JP2010098518A (en) Method of manufacturing mems sensor, and mems sensor
JP2010155306A (en) Microelectromechanical systems (mems) device and method of manufacturing the same
US20160229691A1 (en) Method for manufacturing thin-film support beam
TW202013991A (en) Microphone, MEMS device and method of manufacturing MEMS device
US7960805B2 (en) MEMS structure with suspended microstructure that includes dielectric layer sandwiched by plural metal layers and the dielectric layer having an edge surrounded by peripheral metal wall
JP6333464B2 (en) Manufacturing method of sensor based on MEMS
JP2010103701A (en) Mems sensor
JP2010029976A (en) Micro structure formation process
JP2010074523A (en) Method of etching sacrificial layer, method of manufacturing mems device, and mems device
KR102175410B1 (en) Microphone and manufacturing method the same
US7160751B2 (en) Method of making a SOI silicon structure
KR20070106358A (en) A method for fabricating a micro structures with multi differential gap on silicon substrate
JP2008147440A (en) Manufacturing method of semiconductor device
JP2012146754A (en) Anisotropic etching method, three-dimensional structure, and device
US20150228540A1 (en) Semiconductor device producing method
JP2008284656A (en) Manufacturing method for structure
JP4126739B2 (en) Manufacturing method of semiconductor dynamic quantity sensor
JP6873879B2 (en) Sensor element and its manufacturing method
JP2011038780A (en) Semiconductor device and method of manufacturing the same
US8603848B2 (en) Three-dimensional MEMS structure and method of manufacturing the same
JP2011242364A (en) Semiconductor device and method for manufacturing the same
JP5382937B2 (en) Etching method with improved control of feature critical dimension at the bottom of thick film
CN112601168B (en) Preparation method of MEMS microphone and release method of sacrificial layer of MEMS device
KR102168995B1 (en) Manufacturing method for silicon nanowire-based piezoresistive pressure sensor using micro holes
JP6882850B2 (en) Stress sensor