JP2008147433A - Surface light source - Google Patents

Surface light source Download PDF

Info

Publication number
JP2008147433A
JP2008147433A JP2006333134A JP2006333134A JP2008147433A JP 2008147433 A JP2008147433 A JP 2008147433A JP 2006333134 A JP2006333134 A JP 2006333134A JP 2006333134 A JP2006333134 A JP 2006333134A JP 2008147433 A JP2008147433 A JP 2008147433A
Authority
JP
Japan
Prior art keywords
electrode
layer
light emitting
emitting layer
light source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006333134A
Other languages
Japanese (ja)
Inventor
Eiichi Sato
栄一 佐藤
Shogo Nasu
昌吾 那須
Toshiyuki Aoyama
俊之 青山
Masayuki Ono
雅行 小野
Reiko Taniguchi
麗子 谷口
Masaru Odagiri
優 小田桐
Kenji Hasegawa
賢治 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006333134A priority Critical patent/JP2008147433A/en
Publication of JP2008147433A publication Critical patent/JP2008147433A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a surface light source which decreases a large Schottky barrier between an electrode and a semiconductor layer, and increases an implantation efficiency of electrons and holes into a light emitting layer. <P>SOLUTION: The surface light source comprises: a substrate; a planar back face electrode formed on the substrate; a planar transparent electrode formed opposing to the back face electrode; a planar light emitting layer of at least one layer formed to be put between the back face electrode and the transparent electrode; and at least one buffer layer formed to be put between the back face electrode or the transparent electrode and the light emitting layer. The formation of the buffer layer causes to set a level of the potential barrier between the electrode and the light emitting layer pinching the buffer layer smaller than a level of the Schottky barrier when the electrode comes into direct contact with the light emitting layer. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、エレクトロルミネッセンス(以下、ELと略記)素子を用いた面状光源に関する。   The present invention relates to a planar light source using an electroluminescence (hereinafter abbreviated as EL) element.

従来の半導体発光素子は、低電圧、高輝度であるが、点光源であり、面状光源として用いることは難しい。更に、発光素子の作製には高価な基板が必要であり、コストアップの一因となっている。また、薄膜型の発光素子の場合、発光層と電極との接合面において、ショットキー障壁が発生し、キャリアの注入を阻害する課題があった。   A conventional semiconductor light emitting device has a low voltage and a high luminance, but is a point light source and is difficult to use as a planar light source. Further, an expensive substrate is necessary for manufacturing the light emitting element, which is a cause of cost increase. Further, in the case of a thin film light emitting element, there is a problem that a Schottky barrier is generated at the joint surface between the light emitting layer and the electrode, thereby inhibiting carrier injection.

図8は、従来の発光素子50の構成を示す概略構成図である。発光層53としては再結合型の発光層構成として、n型半導体層53aとp型半導体層53bとの2層構造の発光層53が設けられている。電子注入電極となる透明電極52と正孔注入電極となる背面電極54とは、直流電源55を介して電気的に接続されている。直流電源55から電力が供給されると、透明電極52及び背面電極54の間に電位差が生じ、発光層53a、53bに電圧が印加される。そして、透明電極52及び背面電極54の間に配置されている発光層53a、53bが発光し、その光が透明電極52を透過して発光素子50の外部に取り出される。   FIG. 8 is a schematic configuration diagram showing a configuration of a conventional light emitting device 50. As the light-emitting layer 53, a light-emitting layer 53 having a two-layer structure of an n-type semiconductor layer 53a and a p-type semiconductor layer 53b is provided as a recombination-type light-emitting layer configuration. A transparent electrode 52 serving as an electron injection electrode and a back electrode 54 serving as a hole injection electrode are electrically connected via a DC power supply 55. When power is supplied from the DC power supply 55, a potential difference is generated between the transparent electrode 52 and the back electrode 54, and a voltage is applied to the light emitting layers 53a and 53b. Then, the light emitting layers 53 a and 53 b disposed between the transparent electrode 52 and the back electrode 54 emit light, and the light passes through the transparent electrode 52 and is extracted outside the light emitting element 50.

ここで、半導体と電極の組み合わせによっては、その接合面において、ショットキー障壁が発生し、発光層53a、53bへの電子や正孔の注入の効率が低くなり効率化の妨げとなっていた。この接合面におけるショットキー障壁の問題について、図9(a)及び(b)、図10(a)及び(b)のエネルギーバンド図を用いて説明する。   Here, depending on the combination of the semiconductor and the electrode, a Schottky barrier is generated at the joint surface, and the efficiency of injection of electrons and holes into the light emitting layers 53a and 53b is lowered, which hinders efficiency. The problem of the Schottky barrier at the joint surface will be described with reference to the energy band diagrams of FIGS. 9A and 9B and FIGS. 10A and 10B.

図9(a)及び(b)は、n型半導体層53aと透明電極52とを接触させる場合の接触前後のエネルギーバンド図である。接触前には、図9(a)に示すように真空準位に対してそれぞれ別個のフェルミ準位を示すが、半導体と電極を接触させると、接触後には、図9(b)に示すように、それぞれのフェルミ準位が互いに一致するように接触面でn型半導体層53aのバンドが湾曲し、n型半導体層53aと透明電極52との間に大きなショットキー障壁が生じる。この為、透明電極52からn型半導体層53aへの電子の注入効率は低くなる。また、例えば、透明電極52としてはITOなどの金属酸化物が用いられるが、一般にこれらの仕事関数は4〜5eVと比較的大きい為、n型半導体層53aと透明電極52との間に大きなショットキー障壁が生じる。   FIGS. 9A and 9B are energy band diagrams before and after contact when the n-type semiconductor layer 53a and the transparent electrode 52 are brought into contact with each other. Before contact, as shown in FIG. 9 (a), the Fermi level is different from the vacuum level. When the semiconductor and the electrode are brought into contact with each other, as shown in FIG. 9 (b). In addition, the band of the n-type semiconductor layer 53a is curved at the contact surface so that the respective Fermi levels coincide with each other, and a large Schottky barrier is generated between the n-type semiconductor layer 53a and the transparent electrode 52. For this reason, the injection efficiency of electrons from the transparent electrode 52 to the n-type semiconductor layer 53a is lowered. In addition, for example, a metal oxide such as ITO is used as the transparent electrode 52. Generally, since these work functions are relatively large as 4 to 5 eV, a large shot is formed between the n-type semiconductor layer 53a and the transparent electrode 52. A key barrier is created.

また、図10(a)及び(b)は、p型半導体層53bと背面電極54とを接触させる場合の接触前後のエネルギーバンド図である。p型半導体層53bの場合もn型半導体層53aの場合と同様に、半導体と電極を接触させると、それぞれのフェルミ準位が互いに一致するように接触面でp型半導体層53bのバンドが湾曲するため、図10(b)に示すように、p型半導体層53bと背面電極54との間に大きなショットキー障壁が生じ、背面電極54からp型半導体層53bへの正孔の注入効率は低くなる。   FIGS. 10A and 10B are energy band diagrams before and after contact when the p-type semiconductor layer 53b and the back electrode 54 are brought into contact with each other. In the case of the p-type semiconductor layer 53b, as in the case of the n-type semiconductor layer 53a, when the semiconductor and the electrode are brought into contact with each other, the band of the p-type semiconductor layer 53b is curved at the contact surface so that the respective Fermi levels coincide with each other. Therefore, as shown in FIG. 10B, a large Schottky barrier is generated between the p-type semiconductor layer 53b and the back electrode 54, and the injection efficiency of holes from the back electrode 54 to the p-type semiconductor layer 53b is as follows. Lower.

上記課題を解決する為に、次のような方法が一般的に行われている。
(1)正孔注入電極として仕事関数の大きい材料を使用する
また、電子注入電極としては仕事関数の小さい材料を使用する。
(2)電極と半導体の界面に、高濃度にドーピングされた層を形成する。(例えば、特許文献1参照。)
(3)電極材料と半導体との合金化反応よりショットキー障壁を小さくする。(例えば、非特許文献1参照。)
In order to solve the above problems, the following methods are generally performed.
(1) A material having a high work function is used as the hole injection electrode. A material having a low work function is used as the electron injection electrode.
(2) A highly doped layer is formed at the interface between the electrode and the semiconductor. (For example, refer to Patent Document 1.)
(3) The Schottky barrier is made smaller than the alloying reaction between the electrode material and the semiconductor. (For example, refer nonpatent literature 1.)

特開2005−294415号公報JP 2005-294415 A J.Crystal Growth 214/215,p1064(2000)J. et al. Crystal Growth 214/215, p1064 (2000)

しかしながら、例えば(1)の方法の場合、特に仕事関数の小さい物質を電極として用いると、一般に仕事関数の小さい物質は空気中での安定性が低く、実用に耐えないという問題が発生する。また、(2)、(3)の方法の場合は、発光層である半導体の材料・組成が変わる度に処理条件の見直しが必要となる可能性が高い。   However, in the case of the method (1), for example, when a substance having a low work function is used as an electrode, a substance having a low work function generally has low stability in the air and cannot be practically used. In the case of the methods (2) and (3), it is highly likely that the processing conditions need to be reviewed every time the semiconductor material and composition as the light emitting layer changes.

これらの問題を解決すべく、本発明の目的は、電極と半導体層との間に生じる大きなショットキー障壁を低減し、発光層への電子や正孔の注入効率を高めた面状光源を提供することである。   In order to solve these problems, the object of the present invention is to provide a planar light source that reduces the large Schottky barrier generated between the electrode and the semiconductor layer and increases the injection efficiency of electrons and holes into the light emitting layer. It is to be.

上記課題は、本発明に係る面状光源によって解決できる。すなわち、本発明に係る面状光源は、基板と、
前記基板上に設けられた平面状の背面電極と、
前記背面電極に対向して設けられた平面状の透明電極と、
前記背面電極と前記透明電極との間に挟まれて設けられた少なくとも1層の平面状の発光層と、
前記背面電極又は前記透明電極と、前記発光層との間に挟まれて設けられた少なくとも一つの緩衝層と
を備え、
前記緩衝層を設けたことによって、前記緩衝層を挟持する前記電極と前記発光層との間の電位障壁の大きさが、前記電極と前記発光層とを直接接触させた場合のショットキー障壁の大きさより小さくなることを特徴とする。
The above problems can be solved by the planar light source according to the present invention. That is, the planar light source according to the present invention includes a substrate,
A planar back electrode provided on the substrate;
A planar transparent electrode provided facing the back electrode;
At least one planar light emitting layer provided sandwiched between the back electrode and the transparent electrode;
Comprising at least one buffer layer provided between the back electrode or the transparent electrode and the light emitting layer,
By providing the buffer layer, the size of the potential barrier between the electrode and the light emitting layer sandwiching the buffer layer is such that the Schottky barrier in the case where the electrode and the light emitting layer are in direct contact with each other. It is characterized by being smaller than the size.

また、前記背面電極と前記透明電極との間に直流電圧を印加して発光させるものであってもよい。この場合には、前記背面電極又は前記透明電極のいずれか一方の電極が電子注入電極として機能し、他方の電極が正孔注入電極として機能する。さらに、前記緩衝層は、
電子注入電極である第1の電極と発光層の間に設けられた第1の緩衝層と、
正孔注入電極である第2の電極と発光層の間に設けられた第2の緩衝層と
の2つの緩衝層を備えていてもよい。または、前記緩衝層は、
電子注入電極である第1の電極と発光層の間に設けられた第1の緩衝層と、
正孔注入電極である第2の電極と発光層の間に設けられた第2の緩衝層と
のうち少なくとも一方の緩衝層を備えていてもよい。
Further, a light source may be made to emit light by applying a DC voltage between the back electrode and the transparent electrode. In this case, either the back electrode or the transparent electrode functions as an electron injection electrode, and the other electrode functions as a hole injection electrode. Furthermore, the buffer layer includes
A first buffer layer provided between the first electrode which is an electron injection electrode and the light emitting layer;
You may provide the two buffer layers of the 2nd buffer layer provided between the 2nd electrode which is a positive hole injection electrode, and a light emitting layer. Alternatively, the buffer layer is
A first buffer layer provided between the first electrode which is an electron injection electrode and the light emitting layer;
You may provide at least one buffer layer among the 2nd electrode provided between the 2nd electrode which is a positive hole injection electrode, and a light emitting layer.

さらに、前記第1の緩衝層は、仕事関数が3.5eV以下の物質を含んでいてもよい。   Further, the first buffer layer may include a material having a work function of 3.5 eV or less.

またさらに、前記第2の緩衝層は、仕事関数が5.0eV以上の物質を含んでいてもよい。   Furthermore, the second buffer layer may contain a substance having a work function of 5.0 eV or more.

また、前記第1の緩衝層は、アルカリ金属酸化物を含んでいてもよい。あるいは、前記第1の緩衝層は、電気陰性度が3以上の物質で構成されていてもよい。   Further, the first buffer layer may contain an alkali metal oxide. Alternatively, the first buffer layer may be made of a substance having an electronegativity of 3 or more.

さらに、前記発光層は、n型半導体層とp型半導体層とが積層された2層型発光層であってもよい。   Furthermore, the light emitting layer may be a two-layer light emitting layer in which an n-type semiconductor layer and a p-type semiconductor layer are stacked.

またさらに、前記発光層は、n型半導体層とp型半導体層と、その間に挟まれた無ドープの半導体層とで構成された3層型発光層であってもよい。   Furthermore, the light emitting layer may be a three-layer light emitting layer including an n-type semiconductor layer, a p-type semiconductor layer, and an undoped semiconductor layer sandwiched therebetween.

また、前記背面電極及び前記透明電極に対向し、且つ、前記発光層からの発光の取出し方向の前方に色変換層をさらに備えてもよい。   Further, a color conversion layer may be further provided in front of the back electrode and the transparent electrode and in front of the light emission extraction direction from the light emitting layer.

本発明によれば、低電圧での駆動が可能であり、且つ、高輝度、高効率の薄型の面状光源を低コストで提供することができる。   According to the present invention, a thin planar light source that can be driven at a low voltage and has high luminance and high efficiency can be provided at low cost.

以下、本発明の実施の形態に係る面状光源について添付図面を用いて説明する。なお、図面において実質的に同一の部材には同一の符号を付している。   Hereinafter, planar light sources according to embodiments of the present invention will be described with reference to the accompanying drawings. In the drawings, substantially the same members are denoted by the same reference numerals.

(実施の形態1)
<面状光源の概略構成>
図1は、本発明の実施の形態1に係る面状光源10の概略的な構成を示す概略斜視図である。この面状光源10は、基板1と、基板1の上に設けられた平面状の背面電極4と、背面電極4と対向して設けられた平面状の透明電極2と、背面電極4と透明電極2との間に挟まれて設けられた平面状の発光層3と、透明電極2と発光層3との間に挟まれて設けられた第1の緩衝層6と、背面電極4と発光層3との間に挟まれて設けられた第2の緩衝層7とを備える。
(Embodiment 1)
<Schematic configuration of planar light source>
FIG. 1 is a schematic perspective view showing a schematic configuration of a planar light source 10 according to Embodiment 1 of the present invention. The planar light source 10 includes a substrate 1, a planar back electrode 4 provided on the substrate 1, a planar transparent electrode 2 provided to face the back electrode 4, and the back electrode 4 and transparent A planar light-emitting layer 3 provided between the electrode 2, a first buffer layer 6 provided between the transparent electrode 2 and the light-emitting layer 3, and a back electrode 4 and light emission And a second buffer layer 7 provided between the layer 3 and the second buffer layer 7.

図2は、図1のA−A方向から見た断面Sの構成を示す概略断面図である。図3は、この面状光源10の平面図である。この面状光源10は、一つの発光素子(EL素子)10と考えることができ、この発光素子10は、基板1の上に、背面電極4、第2の緩衝層7、発光層3、第1の緩衝層6、透明電極2が順に積層されて構成される。透明電極2と背面電極4とは直流電源5を介して電気的に接続されている。この場合、負極側に接続された透明電極2は、電子注入電極(第1の電極)として機能し、正極側に接続された背面電極4は、正孔注入電極(第2の電極)として機能する。この発光素子10では、発光層3は、n型半導体層3aとp型半導体層3bとが積層された2層型構造を有しており、電子注入電極はn型半導体層側に、正孔注入電極はp型半導体層側に設置される。   FIG. 2 is a schematic cross-sectional view showing a configuration of a cross section S viewed from the AA direction of FIG. FIG. 3 is a plan view of the planar light source 10. The planar light source 10 can be considered as one light emitting element (EL element) 10, which is formed on the substrate 1 on the back electrode 4, the second buffer layer 7, the light emitting layer 3, the first light emitting element 10. 1 buffer layer 6 and transparent electrode 2 are laminated in order. The transparent electrode 2 and the back electrode 4 are electrically connected via a DC power source 5. In this case, the transparent electrode 2 connected to the negative electrode side functions as an electron injection electrode (first electrode), and the back electrode 4 connected to the positive electrode side functions as a hole injection electrode (second electrode). To do. In the light-emitting element 10, the light-emitting layer 3 has a two-layer structure in which an n-type semiconductor layer 3a and a p-type semiconductor layer 3b are stacked, and an electron injection electrode is formed on the n-type semiconductor layer side with a hole. The injection electrode is installed on the p-type semiconductor layer side.

また、発光素子10は、電子注入電極(第1の電極)である透明電極2とn型半導体層3aとの間に第1の緩衝層6を設けており、また、p型半導体層3bと正孔注入電極(第2の電極)である背面電極4との間に第2の緩衝層7を設けていることを特徴とする。このように、発光層3を構成する半導体層3a、3bと電極2、4との間に第1及び第2の緩衝層6、7をそれぞれ挿入することによって、図4及び図5のエネルギーバンド図に示すように、透明電極2とn型半導体層3aとの間のショットキー障壁の高さ、及び、背面電極4とp型半導体層3bとの間のショットキー障壁をそれぞれ小さくすることができる。これによって、発光層3への電子や正孔の注入効率を高めることができる。なお、この第1及び第2の緩衝層6、7を設けることによる接合面でのショットキー障壁低減の作用については後述する。   The light emitting element 10 includes a first buffer layer 6 between the transparent electrode 2 that is an electron injection electrode (first electrode) and the n-type semiconductor layer 3a, and the p-type semiconductor layer 3b. A second buffer layer 7 is provided between the back electrode 4 which is a hole injection electrode (second electrode). Thus, by inserting the first and second buffer layers 6 and 7 between the semiconductor layers 3a and 3b constituting the light emitting layer 3 and the electrodes 2 and 4, respectively, the energy bands of FIGS. As shown in the figure, the height of the Schottky barrier between the transparent electrode 2 and the n-type semiconductor layer 3a and the Schottky barrier between the back electrode 4 and the p-type semiconductor layer 3b can be reduced. it can. Thereby, the injection efficiency of electrons and holes into the light emitting layer 3 can be increased. The effect of reducing the Schottky barrier at the joint surface by providing the first and second buffer layers 6 and 7 will be described later.

さらに、この発光素子10では、透明電極2と背面電極4とは直流電源5を介して電気的に接続されている。直流電源5から電力が供給されると、透明電極2及び背面電極4の間に電位差が生じ、発光層3に電圧が印加される。そして、透明電極2及び背面電極4の間に配置されている発光層3が発光し、その光が透明電極2を透過して発光素子10、すなわち面状光源10の外部に取り出される。   Further, in the light emitting element 10, the transparent electrode 2 and the back electrode 4 are electrically connected via a DC power source 5. When power is supplied from the DC power supply 5, a potential difference is generated between the transparent electrode 2 and the back electrode 4, and a voltage is applied to the light emitting layer 3. Then, the light emitting layer 3 disposed between the transparent electrode 2 and the back electrode 4 emits light, and the light passes through the transparent electrode 2 and is extracted outside the light emitting element 10, that is, the planar light source 10.

さらに、上述の構成に限られず、発光層3をp−i−n型の3層構造としてもよい。p−i−n型構造とは、p型半導体とn型半導体の間に、真性半導体層を挿入した構造である。またさらに、発光層3を単層構造とする、pn接合膜を複数設ける、p−i−n型構造を複数積層する、電極と発光層との間に電流制限を目的として薄い誘電体層を複数設ける、交流電源により駆動する、背面電極をも透明にする、どちらか背面電極を黒色電極とする、面状光源10の全部又は一部を封止する構造を更に備える、発光取出し方向の前方に発光層3からの発光色を色変換する構造を更に備える等、適宜変更が可能である。例えば、青色発光層と、青色を緑色及び赤色に変換する色変換層とを組み合わせて白色の面状光源とすることもできる。   Furthermore, the light-emitting layer 3 may have a p-i-n type three-layer structure without being limited to the above-described configuration. The p-i-n type structure is a structure in which an intrinsic semiconductor layer is inserted between a p-type semiconductor and an n-type semiconductor. Furthermore, the light emitting layer 3 has a single layer structure, a plurality of pn junction films are provided, a plurality of pin type structures are stacked, and a thin dielectric layer is provided between the electrode and the light emitting layer for the purpose of current limitation. Provided in plural, driven by an alternating current power source, the back electrode is also made transparent, either the back electrode is a black electrode, and further includes a structure for sealing all or part of the planar light source 10, and in front of the light emission direction It is possible to make appropriate changes such as further including a structure for color-converting the color of light emitted from the light emitting layer 3. For example, a white planar light source can be formed by combining a blue light-emitting layer and a color conversion layer that converts blue into green and red.

以下、この面状光源10の各構成部材について詳述する。   Hereinafter, each component of the planar light source 10 will be described in detail.

<基板>
基板1は、その上に形成する各層を支持できるもので、且つ、電気絶縁性の高い材料を用いる。また、基板1側から光を取り出す場合には、発光体から発せられる光の波長に対し光透過性を有する材料であることが求められる。このような材料としては、例えば、コーニング1737等のガラス、石英、セラミック等を用いることができる。通常のガラスに含まれるアルカリイオン等が発光素子へ影響しないように、無アルカリガラスや、ガラス表面にイオンバリア層としてアルミナ等をコートしたソーダライムガラスであってもよい。また、ポリエステル、ポリエチレンテレフタレート系、ポリクロロトリフルオロエチレン系とナイロン6の組み合わせやフッ素樹脂系材料、ポリエチレン、ポリプロピレン、ポリイミド、ポリアミドなどの樹脂フィルム等を用いることもできる。樹脂フィルムを用いる場合には耐久性、柔軟性、透明性、電気絶縁性、防湿性の優れた材料を用いることが好ましい。なお、上記材料の記載は例示であって、基板1の材料は特にこれらに限定されるものではない。
<Board>
The substrate 1 is made of a material that can support each layer formed thereon and has high electrical insulation. Moreover, when taking out light from the board | substrate 1 side, it is calculated | required that it is a material which has a light transmittance with respect to the wavelength of the light emitted from a light-emitting body. As such a material, for example, glass such as Corning 1737, quartz, ceramic, or the like can be used. It may be non-alkali glass or soda lime glass in which alumina or the like is coated on the glass surface as an ion barrier layer so that alkali ions contained in ordinary glass do not affect the light emitting element. Further, polyester, polyethylene terephthalate-based, a combination of polychlorotrifluoroethylene-based and nylon 6, a fluororesin-based material, a resin film such as polyethylene, polypropylene, polyimide, and polyamide can also be used. When using a resin film, it is preferable to use a material excellent in durability, flexibility, transparency, electrical insulation, and moisture resistance. In addition, description of the said material is an illustration, Comprising: The material of the board | substrate 1 is not specifically limited to these.

なお、基板1側から光を取り出さない構成の場合は、上述の光透過性は不要であり、透光性を有していない材料も用いることができる。これらの例としては、表面に絶縁層を有する金属基板やセラミックス基板、シリコンウエハ等がある。   Note that in the case of a structure in which light is not extracted from the substrate 1, the above-described light transmittance is unnecessary, and a material that does not have a light-transmitting property can also be used. Examples of these include metal substrates, ceramic substrates, silicon wafers, and the like having an insulating layer on the surface.

<電極>
電極として、光を取り出す側の透明電極2と、他方の背面電極4とがある。なお、ここでは、図2に示すように、基板1の上に背面電極4を設ける場合について説明するが、これに限られず、例えば、基板1の上に透明電極2を設け、その上に発光層3、背面電極4を順に積層する構成としてもよい。あるいは、透明電極2及び背面電極4の両方を透明電極としてもよい。
<Electrode>
As the electrodes, there are a transparent electrode 2 on the light extraction side and a back electrode 4 on the other side. Here, as shown in FIG. 2, the case where the back electrode 4 is provided on the substrate 1 will be described. However, the present invention is not limited to this. For example, the transparent electrode 2 is provided on the substrate 1 and light is emitted thereon. It is good also as a structure which laminates | stacks the layer 3 and the back electrode 4 in order. Alternatively, both the transparent electrode 2 and the back electrode 4 may be transparent electrodes.

なお、2つの電極間に直流電源5を接続して、2つの電極間に直流電圧を印加して発光させる場合、負極側に接続された一方の電極が電子注入電極として機能し、正極側に接続された他方の電極が正孔注入電極として機能する。この場合、2つの電極が電子注入電極又は正孔注入電極として機能するかは、透明電極2又は背面電極4のいずれであるかとは関係なく、直流電源との接続によって決定される。すなわち、透明電極2であるか背面電極4であるかは、光を透過させるか否かによって決まり、電子注入電極として機能するか正孔注入電極として機能するかは、直流電源との接続によって決定される。また、電子注入電極はn型半導体層側に、正孔注入電極はp型半導体層側に設置される。   When a DC power source 5 is connected between the two electrodes and a DC voltage is applied between the two electrodes to emit light, one electrode connected to the negative electrode functions as an electron injection electrode and The other connected electrode functions as a hole injection electrode. In this case, whether the two electrodes function as an electron injection electrode or a hole injection electrode is determined by connection to a DC power source regardless of whether the electrode is the transparent electrode 2 or the back electrode 4. That is, whether it is the transparent electrode 2 or the back electrode 4 is determined by whether or not light is transmitted, and whether it functions as an electron injection electrode or a hole injection electrode is determined by connection with a DC power source. Is done. The electron injection electrode is disposed on the n-type semiconductor layer side, and the hole injection electrode is disposed on the p-type semiconductor layer side.

まず、透明電極2について説明する。透明電極2の材料は、発光層3内で生じた発光を外部に取り出せるように光透過性を有するものであればよく、特に可視光領域において高い透過率を有することが好ましい。また、電極として低抵抗であることが好ましく、更には基板1や発光層3との密着性に優れていることが好ましい。透明電極2の材料として、特に好適なものは、ITO(InにSnOをドープしたものであり、インジウム錫酸化物ともいう。)やInZnO、ZnO、SnO等を主体とする金属酸化物、Pt、Au、Pd、Ag、Ni、Cu、Al、Ru、Rh、Ir等の金属薄膜、あるいはポリアニリン、ポリピロール、PEDOT/PSS、ポリチオフェンなどの導電性高分子等が挙げられるが、特にこれらに限定されるものではない。これらの透明電極2はその透明性を向上させ、あるいは抵抗率を低下させる目的で、スパッタリング法、エレクトロンビーム蒸着法、イオンプレーティング法、等の成膜方法で成膜できる。また成膜後に、抵抗率制御の目的でプラズマ処理などの表面処理を施してもよい。透明電極2の膜厚は、必要とされるシート抵抗値と可視光透過率から決定される。 First, the transparent electrode 2 will be described. The material of the transparent electrode 2 may be any material as long as it has light transmittance so that light emitted in the light emitting layer 3 can be extracted to the outside, and preferably has high transmittance in the visible light region. Moreover, it is preferable that it is low resistance as an electrode, and also it is preferable that it is excellent in adhesiveness with the board | substrate 1 and the light emitting layer 3. FIG. As a material for the transparent electrode 2, a metal mainly composed of ITO (In 2 O 3 doped with SnO 2 , also referred to as indium tin oxide), InZnO, ZnO, SnO 2 or the like is mainly used. Examples include oxides, metal thin films such as Pt, Au, Pd, Ag, Ni, Cu, Al, Ru, Rh, and Ir, or conductive polymers such as polyaniline, polypyrrole, PEDOT / PSS, and polythiophene. It is not limited to these. These transparent electrodes 2 can be formed by a film forming method such as a sputtering method, an electron beam evaporation method, an ion plating method or the like for the purpose of improving the transparency or reducing the resistivity. Further, after film formation, surface treatment such as plasma treatment may be performed for the purpose of resistivity control. The film thickness of the transparent electrode 2 is determined from the required sheet resistance value and visible light transmittance.

透明電極2のキャリア濃度は、1E17〜1E22cm−3の範囲であることが望ましい。また、透明電極2として性能を出すために、透明電極2の体積抵抗率は1E−3Ω・cm以下であって、透過率は380〜780nmの波長において75%以上であることが望ましい。また、透明電極2の屈折率は、1.85〜1.95が良い。さらに、透明電極2の膜厚は30nm以下の場合に緻密で安定した特性を持つ膜が実現できる。 The carrier concentration of the transparent electrode 2 is desirably in the range of 1E17 to 1E22 cm −3 . In order to obtain performance as the transparent electrode 2, the volume resistivity of the transparent electrode 2 is preferably 1E-3 Ω · cm or less, and the transmittance is preferably 75% or more at a wavelength of 380 to 780 nm. The refractive index of the transparent electrode 2 is preferably 1.85 to 1.95. Furthermore, when the film thickness of the transparent electrode 2 is 30 nm or less, a dense and stable film can be realized.

また、背面電極4には、一般に良く知られている導電材料であればいずれでも適用できる。更には発光層3との密着性に優れていることが好ましい。好適な例としては、例えば、ITOやInZnO、ZnO、SnO等の金属酸化物、Pt、Au、Pd、Ag、Ni、Cu、Al、Ru、Rh、Ir、Cr、Mo、W、Ta、Nb等の金属、これらの積層構造体、あるいは、ポリアニリン、ポリピロール、PEDOT〔ポリ(3,4−エチレンジオキシチオフェン)〕/PSS(ポリスチレンスルホン酸)等の導電性高分子、あるいは導電性カーボンなどを用いることができる。 The back electrode 4 may be any conductive material that is generally well known. Furthermore, it is preferable that the adhesiveness with the light emitting layer 3 is excellent. Suitable examples include, for example, metal oxides such as ITO, InZnO, ZnO, SnO 2 , Pt, Au, Pd, Ag, Ni, Cu, Al, Ru, Rh, Ir, Cr, Mo, W, Ta, Metals such as Nb, laminated structures thereof, conductive polymers such as polyaniline, polypyrrole, PEDOT [poly (3,4-ethylenedioxythiophene)] / PSS (polystyrene sulfonic acid), or conductive carbon Can be used.

なお、透明電極2及び背面電極4は、バックライトとしてのエリア制御を目的として、互いが直交するよう、例えば透明電極2がx方向、背面電極4がy方向に分割して設けていてもよい。エリア制御によってさらに電力消費を低減できる。   For the purpose of area control as a backlight, the transparent electrode 2 and the back electrode 4 may be provided, for example, by dividing the transparent electrode 2 in the x direction and the back electrode 4 in the y direction so as to be orthogonal to each other. . Area control can further reduce power consumption.

<発光層>
次に、発光層3について説明する。発光層3は、n型半導体層3aとp型半導体層3bとが積層された2層型発光層である。
<Light emitting layer>
Next, the light emitting layer 3 will be described. The light emitting layer 3 is a two-layer light emitting layer in which an n-type semiconductor layer 3a and a p-type semiconductor layer 3b are stacked.

n型半導体層3aの材料は、多数キャリアが電子でありn型伝導を示すn型半導体材料である。材料としては、光学バンドギャップがバンドギャップの大きさが近紫外領域から可視光領域(1.7eVから3.6eV)を有するものが好ましく、さらに近紫外領域から青色領域(2.6eVから3.6eV)を有するものがより好ましい。具体的には、前述のZnSや、ZnSe、ZnTe、CdS、CdSe等の第12族−第16族間化合物やこれらの混晶(例えばZnSSe等)、CaS、SrS等の第2族−第16族間化合物やこれらの混晶(例えばCaSSe等)、AlP、GaAs、GaN、GaP等の第13族−第15族間化合物やこれらの混晶(例えばInGaN等)、ZnMgS、CaSSe、CaSrS等の前記化合物の混晶等を用いることができる。またさらに、CuAlS等のカルコパイライト型化合物を用いてもよい。またさらに、Cu、Ag、Au、Al、Ga、In、Mn、Cl、Br、I、Li、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Ybからなる群より選択される1又は複数種の原子もしくはイオンを添加剤として含んでいてもよい。これらの元素の種類によっても、発光層3からの発光色が決定される。 The material of the n-type semiconductor layer 3a is an n-type semiconductor material in which majority carriers are electrons and exhibit n-type conduction. The material preferably has an optical band gap having a band gap size from the near ultraviolet region to the visible light region (1.7 eV to 3.6 eV), and further from the near ultraviolet region to the blue region (2.6 eV to 3. Those having 6 eV) are more preferred. Specifically, the above-described ZnS, Group 12-Group 16 compounds such as ZnSe, ZnTe, CdS, and CdSe, mixed crystals thereof (for example, ZnSSe), and Group 2 to Group 16 such as CaS and SrS. Intergroup compounds and mixed crystals thereof (for example, CaSSe), Group 13-15 compounds such as AlP, GaAs, GaN, GaP, and mixed crystals thereof (for example, InGaN), ZnMgS, CaSSe, CaSrS, etc. A mixed crystal of the above compound can be used. Furthermore, a chalcopyrite type compound such as CuAlS 2 may be used. Furthermore, Cu, Ag, Au, Al, Ga, In, Mn, Cl, Br, I, Li, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb One or more kinds of atoms or ions selected from the group consisting of may be contained as an additive. The color of light emitted from the light emitting layer 3 is also determined by the type of these elements.

一方、p型半導体層3bの材料は、多数キャリアが正孔であり、p型伝導を示すp型半導体材料である。このp型半導体材料としては、例えば、CuS、ZnS、ZnSe,ZnSSe、ZnSeTe、ZnTeなどの化合物がある。このp型半導体の材料のうち、CuSなどは、本来的にp型伝導を示すが、その他の材料は添加剤として窒素、Ag、Cu、Inから一種以上選択される元素を添加して用いる。また、p型伝導を示すCuGaS、CuAlSなどのカルコパイライト型化合物を用いても良い。更には、添加剤としてZnやMgなどを含んだGaN、InGaN等の窒化物を用いてもよい。 On the other hand, the material of the p-type semiconductor layer 3b is a p-type semiconductor material in which majority carriers are holes and exhibits p-type conduction. Examples of the p-type semiconductor material include compounds such as Cu 2 S, ZnS, ZnSe, ZnSSe, ZnSeTe, and ZnTe. Among these p-type semiconductor materials, Cu 2 S and the like inherently show p-type conduction, but other materials are added with one or more elements selected from nitrogen, Ag, Cu, and In as additives. Use. Further, chalcopyrite type compounds such as CuGaS 2 and CuAlS 2 exhibiting p-type conduction may be used. Furthermore, nitrides such as GaN and InGaN containing Zn or Mg as additives may be used.

<緩衝層>
第1の緩衝層6は、電子注入電極である第1の電極2とn型半導体層3aとの間に設けられる。この第1の緩衝層6としては、n型半導体層3aとオーミック接合となるような仕事関数の小さい物質、特に、仕事関数が3.5eV以下の物質を選択することが好ましい。このような場合、図4に示すように、電子注入電極である第1の電極(透明電極)2とn型半導体層3aとの間のショットキー障壁が小さくなり、第1の電極2からの電子の注入が効率よく行われる。この第1の緩衝層6の組成としては、Al、Li、Al−Li、などの中から1種以上からなるものが望ましい。
<Buffer layer>
The first buffer layer 6 is provided between the first electrode 2 that is an electron injection electrode and the n-type semiconductor layer 3a. As the first buffer layer 6, it is preferable to select a material having a low work function, particularly a material having a work function of 3.5 eV or less, which forms an ohmic junction with the n-type semiconductor layer 3 a. In such a case, as shown in FIG. 4, the Schottky barrier between the first electrode (transparent electrode) 2 that is an electron injection electrode and the n-type semiconductor layer 3a becomes small, and Electron injection is performed efficiently. The composition of the first buffer layer 6 is preferably one or more of Al, Li, Al—Li, and the like.

また、第2の緩衝層7は、正孔注入電極である第2の電極4とp型半導体層3bとの間に設けられる。この第2の緩衝層7としては、p型半導体層3bとオーミック接合となるような仕事関数の大きい物質、特に、仕事関数が5.0eV以上の物質を選択することが好ましい。このような場合、図5に示すように、正孔注入電極である第2の電極(背面電極)4とp型半導体層3bとの間のショットキー障壁が小さくなり、第2の電極4からの正孔の注入が効率よく行われる。この第2の緩衝層7の組成としては、Pt、Auなど仕事関数が5eV以上の物質1種以上からなるものが望ましい。   The second buffer layer 7 is provided between the second electrode 4 that is a hole injection electrode and the p-type semiconductor layer 3b. As the second buffer layer 7, it is preferable to select a material having a large work function that forms an ohmic junction with the p-type semiconductor layer 3 b, particularly a material having a work function of 5.0 eV or more. In such a case, as shown in FIG. 5, the Schottky barrier between the second electrode (back electrode) 4 that is a hole injection electrode and the p-type semiconductor layer 3b becomes small, and the second electrode 4 Hole injection is efficiently performed. The composition of the second buffer layer 7 is preferably made of one or more substances having a work function of 5 eV or more, such as Pt and Au.

<製造方法>
次に、ZnSを発光層3のそれぞれの半導体層3a、3bの発光体材料として用いる場合の、実施の形態1に係る面状光源100の製造方法の一実施例を説明する。なお、前述の他の材料からなる発光層を用いる場合も同様の製造方法が利用可能である。
(1)基板1としてコーニング1737を準備する。
(2)基板1上に、平面状の背面電極4を形成する。例えばAlを使用し、膜厚は200nmとする。
(3)背面電極4上に、平面状の第2の緩衝層7としてPtをフォトリソグラフィ法などにより堆積する。この厚さは400nmとする。
(4)次に、第2の緩衝層のPt層7上にZnSを気層成長法で堆積する。この時の条件としては、基板温度は600℃とし、ZnSと、Agとを、NHを含むガス中で厚さ1μm堆積させることで、p型半導体層3bとしてp型ZnS層を形成できる。
(5)p型ZnS層3bの上に、ZnSと、Agとを気層成長法で堆積した。この時の条件としては、基板温度は600℃とし、厚さ1μm堆積し、n型半導体層3aとして平面状のn型ZnS層を形成できる。
(6)n型ZnS層3aの上に、第一の緩衝層6としてAlをスパッタリング法で厚さ200nm堆積する。
(7)次に、第一の緩衝層のAl層6の上部に、スパッタリング法により透明電極2としてITOを堆積する。膜厚は200nmとする。
(8)続いて、全体を覆う保護層(図では省略)として、例えば窒化シリコン等の透明絶縁体層を形成する。
以上の工程によって、本実施の形態1に係る面状光源10を得ることができる。
<Manufacturing method>
Next, an example of a method for manufacturing the planar light source 100 according to Embodiment 1 in the case where ZnS is used as the light emitter material of each of the semiconductor layers 3a and 3b of the light emitting layer 3 will be described. A similar manufacturing method can also be used when using a light emitting layer made of the other materials described above.
(1) Prepare Corning 1737 as the substrate 1.
(2) A planar back electrode 4 is formed on the substrate 1. For example, Al is used and the film thickness is 200 nm.
(3) Pt is deposited on the back electrode 4 as a planar second buffer layer 7 by photolithography or the like. This thickness is 400 nm.
(4) Next, ZnS is deposited on the Pt layer 7 of the second buffer layer by a vapor deposition method. As conditions at this time, the substrate temperature is 600 ° C., and ZnS and Ag are deposited in a thickness of 1 μm in a gas containing NH 3 , whereby a p-type ZnS layer can be formed as the p-type semiconductor layer 3b.
(5) ZnS and Ag were deposited on the p-type ZnS layer 3b by a vapor deposition method. As conditions at this time, the substrate temperature is set to 600 ° C., a thickness of 1 μm is deposited, and a planar n-type ZnS layer can be formed as the n-type semiconductor layer 3a.
(6) On the n-type ZnS layer 3a, Al is deposited as the first buffer layer 6 to a thickness of 200 nm by a sputtering method.
(7) Next, ITO is deposited as the transparent electrode 2 on the Al layer 6 of the first buffer layer by sputtering. The film thickness is 200 nm.
(8) Subsequently, a transparent insulator layer such as silicon nitride is formed as a protective layer (not shown) covering the whole.
Through the above steps, the planar light source 10 according to the first embodiment can be obtained.

この実施の形態1に係る面状光源10は、透明電極2と背面電極4とを直流電源5に接続して、その間に直流電圧を印加して発光評価を行なったところ、印加電圧15Vで発光し始め、35Vで約600cd/mの発光輝度を示した。
なお、本実施の形態1においては、第1の緩衝層6及び第2の緩衝層7の両方を備える構成としているが、どちらか一方でもかまわない。また、各層の成膜方法は上記に述べた方法には限定されない。
In the planar light source 10 according to the first embodiment, the transparent electrode 2 and the back electrode 4 are connected to a DC power source 5 and a light emission is evaluated by applying a DC voltage therebetween. At 35V, the emission luminance was about 600 cd / m 2 .
In the first embodiment, although both the first buffer layer 6 and the second buffer layer 7 are provided, either one may be used. Further, the method for forming each layer is not limited to the method described above.

<効果>
本実施の形態に係る面状光源は、従来の面状光源のように交流高電圧を印加する必要がなく、直流低電圧で必要十分な発光輝度を得ることができた。
<Effect>
The planar light source according to the present embodiment does not need to apply an AC high voltage unlike the conventional planar light source, and can obtain a necessary and sufficient light emission luminance with a DC low voltage.

(実施の形態2)
<面状光源の概略構成>
実施の形態2に係る面状光源について説明する。面状光源の概略構成は実施の形態1と同様、図1に示されるとおりである。本実施の形態2に係る面状光源においては、実施の形態1に係る面状光源と比較すると、第1の緩衝層6aとして、CaO,BaO、SrOなどのアルカリ金属酸化物を用いることを特徴とする。本発明者は、このアルカリ金属酸化物が電子注入電極である金属の仕事関数を見かけ上引き下げる特性を持っていることを見出し、電子注入電極である第1の電極(透明電極)2と発光層3との間にアルカリ金属酸化物からなる第1の緩衝層6aを挿入したものである。このように第1の緩衝層6aとしてアルカリ金属酸化物を用いることによって、図6のエネルギーバンド図に示すように、第1の電極2と発光層3との間のショットキー障壁を低減させることができる。これによって、発光層への電子の注入効率を高めることができる。
(Embodiment 2)
<Schematic configuration of planar light source>
A planar light source according to the second embodiment will be described. The schematic structure of the planar light source is as shown in FIG. In the planar light source according to the second embodiment, compared to the planar light source according to the first embodiment, an alkali metal oxide such as CaO, BaO, or SrO is used as the first buffer layer 6a. And The present inventor has found that the alkali metal oxide has a characteristic of apparently lowering the work function of the metal that is the electron injection electrode, and the first electrode (transparent electrode) 2 that is the electron injection electrode and the light emitting layer. The first buffer layer 6a made of an alkali metal oxide is inserted between In this way, by using an alkali metal oxide as the first buffer layer 6a, the Schottky barrier between the first electrode 2 and the light emitting layer 3 can be reduced as shown in the energy band diagram of FIG. Can do. As a result, the efficiency of electron injection into the light emitting layer can be increased.

図6は、第1の緩衝層6aとしてアルカリ金属酸化物を用いた場合のエネルギーバンド図である。上記のアルカリ金属酸化物による金属の仕事関数を見かけ上引き下げる作用の発生原因は未だ明らかではないが、本発明者は、酸化物内に強い分極が起こる為であると考えている。透明電極2の仕事関数が見かけ上小さくなり、透明電極2とn型半導体層3aとの接触はオーミックになる。なお、透明電極2とn型半導体層3aとの間にはMgOなどの第1の緩衝層6aが存在するが、この第1の緩衝層6aの厚さが十分薄ければ、電子は、トンネル効果により透明電極2からn型半導体層3aへ移動することが可能である。   FIG. 6 is an energy band diagram when an alkali metal oxide is used as the first buffer layer 6a. The cause of the apparent lowering of the work function of the metal by the alkali metal oxide is not yet clear, but the present inventor believes that this is because strong polarization occurs in the oxide. The work function of the transparent electrode 2 becomes apparently small, and the contact between the transparent electrode 2 and the n-type semiconductor layer 3a becomes ohmic. A first buffer layer 6a such as MgO exists between the transparent electrode 2 and the n-type semiconductor layer 3a. If the thickness of the first buffer layer 6a is sufficiently thin, electrons are tunneled. Due to the effect, it is possible to move from the transparent electrode 2 to the n-type semiconductor layer 3a.

<製造方法>
以下、ZnSを発光層3のそれぞれの半導体層3a、3bの発光体材料として用いる場合の、実施の形態2に係る面状光源の製造方法の一実施例を説明する。なお、前述の他の材料からなる発光層についても同様の製造方法が利用可能である。
(1)基板1としてコーニング1737を準備する。
(2)基板1上に、平面状の背面電極4を形成する。例えばAlを使用し、膜厚は200nmとする。
(3)背面電極4上に、ZnSを気層成長法で平面状に堆積する。この時の条件として、基板温度は600℃とし、ZnSと、Agとを、NHを含むガス中で厚さ1μm堆積させることで、p型半導体層3bとして平面状のp型ZnS層を形成できる。
(4)次に、p型ZnS層3bの上に、ZnSと、Agとを気層成長法で平面状に堆積する。この時の条件としては、基板温度は600℃とし、厚さ1μm堆積し、n型半導体層3aとしてn型ZnS層を形成できる。
(5)次に、n型ZnS層3aの上に第1の緩衝層としてCaO層をスパッタリング法で厚さ2nm堆積する。
(6)さらに第1の緩衝層のCaO層6aの上部に、スパッタリング法により透明電極2としてITOを平面状に厚さ200nm堆積する。
(7)続いて、全体を覆う保護層(図では省略)として、例えば窒化シリコン等の透明絶縁体層を形成する。
以上の工程によって、本実施の形態2に係る面状光源を得ることができる。
<Manufacturing method>
Hereinafter, an example of the method for manufacturing the planar light source according to Embodiment 2 in the case where ZnS is used as the light emitter material of each of the semiconductor layers 3a and 3b of the light emitting layer 3 will be described. The same manufacturing method can be used for the light emitting layer made of the other materials described above.
(1) Prepare Corning 1737 as the substrate 1.
(2) A planar back electrode 4 is formed on the substrate 1. For example, Al is used and the film thickness is 200 nm.
(3) ZnS is deposited on the back electrode 4 in a planar shape by a gas phase growth method. As a condition at this time, a planar p-type ZnS layer is formed as the p-type semiconductor layer 3b by depositing ZnS and Ag in a thickness of 1 μm in a gas containing NH 3 at a substrate temperature of 600 ° C. it can.
(4) Next, ZnS and Ag are deposited in a planar shape on the p-type ZnS layer 3b by the gas phase growth method. As conditions at this time, the substrate temperature is set to 600 ° C., a thickness of 1 μm is deposited, and an n-type ZnS layer can be formed as the n-type semiconductor layer 3a.
(5) Next, a CaO layer having a thickness of 2 nm is deposited as a first buffer layer on the n-type ZnS layer 3a by sputtering.
(6) Furthermore, ITO is deposited in a thickness of 200 nm as a transparent electrode 2 on the top of the CaO layer 6a of the first buffer layer by a sputtering method.
(7) Subsequently, a transparent insulating layer such as silicon nitride is formed as a protective layer (not shown) covering the whole.
Through the above steps, the planar light source according to the second embodiment can be obtained.

この面状光源の透明電極2と背面電極4とを直流電源5に接続してその間に直流電圧を印加して発光評価を行なったところ、印加電圧15Vで発光し始め、35Vで約600cd/mの発光輝度を示した。
なお本実施の形態2においては、第1の緩衝層6aのみを備える構成としているが、第1の緩衝層6aだけでなく第2の緩衝層7の両方を備える構成でもかまわない。また、各層の成膜方法は上記に述べた方法には限定されない。
When the transparent electrode 2 and the back electrode 4 of the planar light source are connected to a DC power source 5 and a DC voltage is applied between them, the light emission is evaluated. As a result, light emission starts at an applied voltage of 15V and approximately 600 cd / m at 35V. An emission luminance of 2 was shown.
In the second embodiment, the configuration includes only the first buffer layer 6a. However, the configuration may include not only the first buffer layer 6a but also the second buffer layer 7. Further, the method for forming each layer is not limited to the method described above.

(実施の形態3)
<面状光源の概略構成>
実施の形態3に係る面状光源について説明する。面状光源の概略構成は実施の形態1と同様に、図1に示されるとおりである。本実施の形態3に係る面状光源は、実施の形態1に係る面状光源と比較すると、第1の緩衝層6bとして、酸素、フッ素など電気陰性度が約3以上と大きい物質で構成されていることを特徴とする。この電気陰性度が3以上の物質は、n型半導体層3aと第1の緩衝層6bの界面で電気双極子を形成する。この電気双極子の効果で、図7のエネルギーバンド図に示すように、透明電極2側のバンドが持ち上がりn型半導体層3aとのショットキー障壁の高さが低減する。なお、この第1の緩衝層6bは、膜厚を厚くする必要は無く、1〜数原子層の厚みで十分である。
(Embodiment 3)
<Schematic configuration of planar light source>
A planar light source according to Embodiment 3 will be described. The schematic structure of the planar light source is as shown in FIG. Compared with the planar light source according to the first embodiment, the planar light source according to the third embodiment is composed of a substance having a large electronegativity of about 3 or more, such as oxygen and fluorine, as the first buffer layer 6b. It is characterized by. The substance having an electronegativity of 3 or more forms an electric dipole at the interface between the n-type semiconductor layer 3a and the first buffer layer 6b. Due to the effect of this electric dipole, as shown in the energy band diagram of FIG. 7, the band on the transparent electrode 2 side is raised, and the height of the Schottky barrier with the n-type semiconductor layer 3a is reduced. The first buffer layer 6b does not need to be thick, and a thickness of one to several atomic layers is sufficient.

<製造方法>
以下、ZnSを発光層3のそれぞれの半導体層3a、3bの発光体材料として用いる場合の、実施の形態3に係る面状光源の製造方法の一実施例を説明する。なお、前述の他の材料からなる発光層についても同様の製造方法が利用可能である。
(1)基板1としてコーニング1737を準備する。
(2)基板1上に、平面状の背面電極4を形成する。例えばAlを使用し、膜厚は200nmとする。
(3)背面電極4上にZnSを気層成長法で堆積する。この時の条件としては、基板温度は600℃とし、ZnSと、Agとを、NHを含むガス中で厚さ1μm堆積させることで、p型半導体層3bとして平面状のp型ZnS層を形成できる。
(4)次に、p型ZnS層3bの上に、ZnSと、Agを気層成長法で堆積する。このときの条件としては、基板温度は600℃とし、厚さ1μm堆積し、n型半導体層3aとして平面状のn型ZnS層を形成できる。
(5)次に、サンプルを高真空チャンバー中に保持し、CHFガスを導入し、その後、UV照射することで、第1の緩衝層6bとして一原子層程度のフッ素で表面を被覆する。
(6)この第1の緩衝層6bであるフッ素の上部に、スパッタリング法により透明電極2としてITOを厚さ200nm堆積する。
(7)続いて、全体を覆う保護層(図では省略)として、例えば窒化シリコン等の透明絶縁体層を形成する。
以上の工程によって、本実施の形態3に係る面状光源を得ることができる。
<Manufacturing method>
Hereinafter, an example of the method for manufacturing the planar light source according to Embodiment 3 in the case where ZnS is used as the light emitter material of each of the semiconductor layers 3a and 3b of the light emitting layer 3 will be described. The same manufacturing method can be used for the light emitting layer made of the other materials described above.
(1) Prepare Corning 1737 as the substrate 1.
(2) A planar back electrode 4 is formed on the substrate 1. For example, Al is used and the film thickness is 200 nm.
(3) ZnS is deposited on the back electrode 4 by a vapor deposition method. As conditions at this time, the substrate temperature is set to 600 ° C., and ZnS and Ag are deposited in a thickness of 1 μm in a gas containing NH 3 to form a planar p-type ZnS layer as the p-type semiconductor layer 3b. Can be formed.
(4) Next, ZnS and Ag are deposited on the p-type ZnS layer 3b by a gas phase growth method. The conditions at this time are such that the substrate temperature is 600 ° C., a thickness of 1 μm is deposited, and a planar n-type ZnS layer can be formed as the n-type semiconductor layer 3a.
(5) Next, the sample is held in a high vacuum chamber, CH 3 F gas is introduced, and then UV irradiation is performed so that the surface is covered with about one atomic layer of fluorine as the first buffer layer 6b. .
(6) ITO is deposited to a thickness of 200 nm as the transparent electrode 2 on the top of the fluorine serving as the first buffer layer 6b by sputtering.
(7) Subsequently, a transparent insulating layer such as silicon nitride is formed as a protective layer (not shown) covering the whole.
Through the above steps, the planar light source according to the third embodiment can be obtained.

この実施の形態3に係る面状光源の透明電極2と背面電極4とを直流電源5に接続して、その間に直流電圧を印加して発光評価を行なったところ、印加電圧15Vで発光し始め、35Vで約600cd/mの発光輝度を示した。
なお本実施の形態3においては、第1の緩衝層6bのみを備える構成としているが、第1の緩衝層6bだけでなく第2の緩衝層7の両方を備える構成でもかまわない。また、各層の成膜方法は上記に述べた方法には限定されない。
When the transparent electrode 2 and the back electrode 4 of the planar light source according to the third embodiment are connected to a DC power source 5 and a DC voltage is applied between them, a light emission evaluation is performed, and light emission begins at an applied voltage of 15V. And an emission luminance of about 600 cd / m 2 at 35V.
In the third embodiment, the configuration includes only the first buffer layer 6b. However, the configuration may include not only the first buffer layer 6b but also the second buffer layer 7. Further, the method for forming each layer is not limited to the method described above.

<効果>
本実施の形態に係る面状光源は、発光層と電極間のショットキー障壁が減少することで、低電圧で必要十分な発光輝度を得ることができた。
<Effect>
The planar light source according to the present embodiment can obtain necessary and sufficient light emission luminance at a low voltage by reducing the Schottky barrier between the light emitting layer and the electrode.

本発明に係る面状光源は、低電圧駆動で高輝度が得られる薄型の面状光源を低コストで提供するものである。例えば、液晶ディスプレイ用のバックライトとして有用である。   The planar light source according to the present invention provides a thin planar light source capable of obtaining high brightness by low voltage driving at low cost. For example, it is useful as a backlight for a liquid crystal display.

本発明の実施の形態1に係る面状光源の構成を示す概略斜視図である。It is a schematic perspective view which shows the structure of the planar light source which concerns on Embodiment 1 of this invention. 図1のA−A方向から見た発光面に垂直な断面Sの構成を示す概略断面図である。It is a schematic sectional drawing which shows the structure of the cross section S perpendicular | vertical to the light emission surface seen from the AA direction of FIG. 図1の面状光源の平面図である。It is a top view of the planar light source of FIG. 図2の電子注入電極である第1の電極とn型半導体層との間のエネルギーバンド図であるIt is an energy band figure between the 1st electrode which is an electron injection electrode of FIG. 2, and an n-type semiconductor layer. 図2の正孔注入電極である第2の電極とp型半導体層との間のエネルギーバンド図であるIt is an energy band figure between the 2nd electrode which is a hole injection electrode of FIG. 2, and a p-type semiconductor layer. 実施の形態2に係る面状光源の電子注入電極である第1の電極とn型半導体層との間のエネルギーバンド図であるFIG. 6 is an energy band diagram between a first electrode that is an electron injection electrode of a planar light source according to Embodiment 2 and an n-type semiconductor layer. 実施の形態3に係る面状光源の電子注入電極である第1の電極とn型半導体層との間のエネルギーバンド図であるFIG. 6 is an energy band diagram between a first electrode that is an electron injection electrode of a planar light source according to Embodiment 3 and an n-type semiconductor layer. 従来の実施形態に係る発光素子の概略構成図であるIt is a schematic block diagram of the light emitting element which concerns on the conventional embodiment. (a)は、従来の発光素子の電子注入電極である第1の電極とn型半導体層とを接触させる前のエネルギーバンド図であり、(b)は、接触後のエネルギーバンド図である(A) is the energy band figure before making the 1st electrode and n-type semiconductor layer which are the electron injection electrodes of the conventional light emitting element contact, and (b) is the energy band figure after contact. (a)は、従来の発光素子の正孔注入電極である第2の電極とp型半導体層とを接触させる前のエネルギーバンド図であり、(b)は、接触後のエネルギーバンド図である。(A) is an energy band figure before making the 2nd electrode which is a hole injection electrode of the conventional light emitting element, and a p-type semiconductor layer contact, (b) is an energy band figure after a contact. .

符号の説明Explanation of symbols

1 基板
2 透明電極
3 発光層
3a n型半導体層
3b p型半導体層
4 背面電極
5 直流電源
6 、6a、6b 第1の緩衝層
7 第2の緩衝層
10 面状光源、発光素子
50 発光素子
51 基板
52 透明電極
53 発光層
53a n型半導体層
53b p型半導体層
54 背面電極
55 直流電源
DESCRIPTION OF SYMBOLS 1 Substrate 2 Transparent electrode 3 Light emitting layer 3a n-type semiconductor layer 3b p-type semiconductor layer 4 Back electrode 5 DC power supply 6, 6a, 6b First buffer layer 7 Second buffer layer 10 Planar light source, light emitting element 50 Light emitting element 51 Substrate 52 Transparent electrode 53 Light-emitting layer 53a n-type semiconductor layer 53b p-type semiconductor layer 54 Back electrode 55 DC power supply

Claims (10)

基板と、
前記基板上に設けた平面状の背面電極と、
前記背面電極と対向して設けられた平面状の透明電極と、
前記背面電極と前記透明電極との間に挟まれて設けられた少なくとも1層の平面状の発光層と、
前記背面電極又は前記透明電極と、前記発光層との間に挟まれて設けられた少なくとも一つの緩衝層と
を備え、
前記緩衝層を設けたことによって、前記緩衝層を挟持する前記電極と前記発光層との間の電位障壁の大きさが、前記電極と前記発光層とを直接接触させた場合のショットキー障壁の大きさより小さくなることを特徴とする面状光源。
A substrate,
A planar back electrode provided on the substrate;
A planar transparent electrode provided facing the back electrode;
At least one planar light emitting layer provided sandwiched between the back electrode and the transparent electrode;
Comprising at least one buffer layer provided between the back electrode or the transparent electrode and the light emitting layer,
By providing the buffer layer, the size of the potential barrier between the electrode and the light emitting layer sandwiching the buffer layer is such that the Schottky barrier in the case where the electrode and the light emitting layer are in direct contact with each other. A planar light source characterized by being smaller than the size.
前記背面電極と前記透明電極との間に直流電圧を印加して発光させるものであって、前記背面電極又は前記透明電極のいずれか一方の電極が電子注入電極として機能し、他方の電極が正孔注入電極として機能し、
前記緩衝層は、
前記電子注入電極と前記発光層との間に設けられた第1の緩衝層と、
前記正孔注入電極と前記発光層との間に設けられた第2の緩衝層と
の2つの緩衝層を備えることを特徴とする請求項1に記載の面状光源。
A DC voltage is applied between the back electrode and the transparent electrode to emit light, and either the back electrode or the transparent electrode functions as an electron injection electrode, and the other electrode is a positive electrode. Functions as a hole injection electrode,
The buffer layer is
A first buffer layer provided between the electron injection electrode and the light emitting layer;
The planar light source according to claim 1, further comprising two buffer layers, a second buffer layer provided between the hole injection electrode and the light emitting layer.
前記背面電極と前記透明電極との間に直流電圧を印加して発光させるものであって、前記背面電極又は前記透明電極のいずれか一方の電極が電子注入電極として機能し、他方の電極が正孔注入電極として機能し、
前記緩衝層は、
前記電子注入電極と前記発光層との間に設けられた第1の緩衝層と、
前記正孔注入電極と前記発光層との間に設けられた第2の緩衝層と
のうち少なくとも一方の緩衝層を備えることを特徴とする請求項1に記載の面状光源。
A DC voltage is applied between the back electrode and the transparent electrode to emit light, and either the back electrode or the transparent electrode functions as an electron injection electrode, and the other electrode is a positive electrode. Functions as a hole injection electrode,
The buffer layer is
A first buffer layer provided between the electron injection electrode and the light emitting layer;
The planar light source according to claim 1, further comprising at least one buffer layer of a second buffer layer provided between the hole injection electrode and the light emitting layer.
前記第1の緩衝層は、仕事関数が3.5eV以下の物質を含んでいることを特徴とする請求項2又は3に記載の面状光源。   The planar light source according to claim 2 or 3, wherein the first buffer layer contains a substance having a work function of 3.5 eV or less. 前記第2の緩衝層は、仕事関数が5.0eV以上の物質を含んでいることを特徴とする請求項2又は3に記載の面状光源。   4. The planar light source according to claim 2, wherein the second buffer layer contains a substance having a work function of 5.0 eV or more. 前記第1の緩衝層は、アルカリ金属酸化物を含んでいることを特徴とする請求項2又は3に記載の面状光源。   4. The planar light source according to claim 2, wherein the first buffer layer contains an alkali metal oxide. 前記第1の緩衝層は、電気陰性度が3以上の物質で構成されていることを特徴とする請求項2又は3に記載の面状光源。   The planar light source according to claim 2 or 3, wherein the first buffer layer is made of a substance having an electronegativity of 3 or more. 前記発光層は、n型半導体層とp型半導体層とが積層された2層型発光層であることを特徴とする請求項1から7のいずれか一項に記載の面状光源。   The planar light source according to claim 1, wherein the light emitting layer is a two-layer light emitting layer in which an n-type semiconductor layer and a p-type semiconductor layer are stacked. 前記発光層は、n型半導体層とp型半導体層と、その間に挟まれた無ドープの半導体層とで構成された3層型発光層であることを特徴とする請求項1から7のいずれか一項に記載の面状光源。   The light emitting layer is a three-layer light emitting layer including an n-type semiconductor layer, a p-type semiconductor layer, and an undoped semiconductor layer sandwiched between the n-type semiconductor layer and the p-type semiconductor layer. A planar light source according to claim 1. 前記背面電極及び前記透明電極に対向し、且つ、前記発光層からの発光の取出し方向の前方に色変換層をさらに備えることを特徴とする請求項1から9のいずれか一項に記載の面状光源。   The surface according to any one of claims 1 to 9, further comprising a color conversion layer facing the back electrode and the transparent electrode and in front of a direction in which light is extracted from the light emitting layer. Light source.
JP2006333134A 2006-12-11 2006-12-11 Surface light source Pending JP2008147433A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006333134A JP2008147433A (en) 2006-12-11 2006-12-11 Surface light source

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006333134A JP2008147433A (en) 2006-12-11 2006-12-11 Surface light source

Publications (1)

Publication Number Publication Date
JP2008147433A true JP2008147433A (en) 2008-06-26

Family

ID=39607266

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006333134A Pending JP2008147433A (en) 2006-12-11 2006-12-11 Surface light source

Country Status (1)

Country Link
JP (1) JP2008147433A (en)

Similar Documents

Publication Publication Date Title
JP5161200B2 (en) Display device
TW201409753A (en) Light-emitting device and method for fabricating the same
US7868351B2 (en) Light emitting device
WO1983004123A1 (en) Electroluminescent display unit
WO2000001204A1 (en) Electroluminescent display
JP2001043977A (en) Light emitting diode
KR20130129248A (en) Large area light emitting electrical package with current spreading bus
US8110831B2 (en) Display device having a polycrystal phosphor layer sandwiched between the first and second electrodes
CN112614956A (en) Inverted QLED device, display device and preparation method
JP5014347B2 (en) Display device
JP4943440B2 (en) Light emitting element and display device
JP4974667B2 (en) Linear light emitting device
EP4152418A1 (en) Quantum dot light emitting structure and manufacturing method therefor, array substrate, and display apparatus
JPWO2007029648A1 (en) Electroluminescence element and display device
JP2008091754A (en) Light emitting element
US7982388B2 (en) Light emitting element and display device
JPWO2008072520A1 (en) Linear light emitting device
US20020125495A1 (en) Thin film alternating current electroluminescent displays
WO2008069174A1 (en) Surface-emitting device
JP2008147433A (en) Surface light source
WO2005006399A2 (en) Electron and hole modulating electrodes in organic light emitting diodes
JP2008091755A (en) Display device
JP2008146861A (en) Display device
CN101000940A (en) Semiconductor luminous element and manufacturing method thereof
JP2010087164A (en) Light emitting element