JP2008141284A - スクランブラ及びこれを適用した記憶装置 - Google Patents
スクランブラ及びこれを適用した記憶装置 Download PDFInfo
- Publication number
- JP2008141284A JP2008141284A JP2006322893A JP2006322893A JP2008141284A JP 2008141284 A JP2008141284 A JP 2008141284A JP 2006322893 A JP2006322893 A JP 2006322893A JP 2006322893 A JP2006322893 A JP 2006322893A JP 2008141284 A JP2008141284 A JP 2008141284A
- Authority
- JP
- Japan
- Prior art keywords
- exclusive
- shift register
- circuit
- generator polynomial
- scrambler
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
【課題】記録すべきデータの暗号化を容易とするスクランブラ及び,これを適用した磁気記憶装置を提供する。
【解決手段】記憶装置におけるデータの暗号化のためのスクランブラであって,複数段のシフトレジスタと,一の生成多項式に対応する前記シフトレジスタの段の論理の排他的論理和を求める排他的論理和回路と,前記排他的論理和回路の出力を前記シフトレジスタの初段に帰還するように構成され,少なくとも前記一の生成多項式が任意の生成多項式であり,前記複数段のシフトレジスタの初期値として,前記記憶装置を識別するドライブ番号の2進化数が設定される。
【選択図】 図1
【解決手段】記憶装置におけるデータの暗号化のためのスクランブラであって,複数段のシフトレジスタと,一の生成多項式に対応する前記シフトレジスタの段の論理の排他的論理和を求める排他的論理和回路と,前記排他的論理和回路の出力を前記シフトレジスタの初段に帰還するように構成され,少なくとも前記一の生成多項式が任意の生成多項式であり,前記複数段のシフトレジスタの初期値として,前記記憶装置を識別するドライブ番号の2進化数が設定される。
【選択図】 図1
Description
本発明は,入力データをスクランブルするスクランブラ及び,これを適用した記憶装置に関する。
データのランダム化のために,スクランブラが用いられている。スクランブラは,生成多項式に対応するように,複数段の所定段の論理状態の排他的論理和を求め,これをシフトレジスタの初段に帰還する構成を有している。
そして,使用する生成多項式及び,シフトレジスタに初期設定される初期値は,固定されているか,所定の値から選択的に設定する構成であった。
例えば,スクランブラに関する従来技術として,特許文献1に記載の発明は,DVD等の光ディスクに情報を記録する際に隣接トラックに同一形状や配置の記録信号が出現しないようにスクランブル操作を行うものである。そして,ディスクの一周のトラックをスクランブラの生成多項式を順次切り替えてスクランブル信号系列を生成している。
特許文献2に記載の発明は,データ信号の受信時の誤り検出/訂正のための符号化方式として生成多項式を任意に切り換えることを可能とする符号化演算回路に関する。
特許文献3は,画像用スクランブラに関し,受信局毎に画像情報の秘匿度を差別化する際に,乱数回路を外部に持つために不当な解読をされる危険性を有する問題回避するために,生成多項式を任意に設定する回路を集積回路に内蔵することを特徴としている。
特開2003−16738号公報
特開2003−8449号公報
特開平10−23389号公報
上記いずれの従来技術においても,特許文献1,2においては,生成多項式及び設定される初期値は,固定あるいは,所定値の中から選択されるという構成であった。また,引用文献3においては,スクランブラに適用する生成多項式を任意値に設定することの示唆はあるが,スクランブラの初期値については言及がない。
したがって,引用文献1から3に記載の発明にあっては,生成多項式及び設定される初期値の選択における範囲により組み合わせ及び冗長度が低いために,暗号化として用いることができず媒体情報が容易に読み出せてしまうというものである。
したがって,本願発明の目的は,記録すべきデータの暗号化を容易とするスクランブラ及び,これを適用した記憶装置を提供することにある。
上記の課題を達成する本発明の第1の側面は,スクランブラであって,複数段のシフトレジスタと,一つの生成多項式に対応する前記シフトレジスタの段の論理の排他的論理和を求める排他的論理和回路を有し,前記排他的論理和回路の出力を前記シフトレジスタの初段に帰還するように構成され,前記生成多項式と前記シフトレジスタに設定される初期値の少なくともいずれかが任意に設定されることを特徴とする。
上記の課題を達成する本発明の第2の側面は,記憶装置におけるデータの暗号化のためのスクランブラであって,複数段のシフトレジスタと,一の生成多項式に対応する前記シフトレジスタの段の論理の排他的論理和を求める排他的論理和回路を有し,前記排他的論理和回路の出力を前記シフトレジスタの初段に帰還するように構成され,少なくとも前記一の生成多項式が任意の生成多項式であり,前記複数段のシフトレジスタの初期値として,前記記憶装置を識別するドライブ番号の2進化数が設定されることを特徴とする。
上記の課題を達成する本発明の第3の側面は,磁気記憶装置におけるデータの暗号化のためのスクランブラであって,複数段のシフトレジスタと,一の生成多項式に対応する前記シフトレジスタの段の論理の排他的論理和を求める排他的論理和回路と,前記排他的論理和回路の出力を前記シフトレジスタの初段に帰還するように構成され,少なくとも前記一の生成多項式が任意の生成多項式であり,前記複数段のシフトレジスタの初期値として,前記磁気記憶装置のシリンダ番号(記憶媒体番号),ヘッド番号,セクタ番号の少なくともいずれかの2進化数が設定されることを特徴とする。
さらに,上記の課題を達成する本発明の第4の側面は,磁気記憶装置におけるデータの暗号化のためのスクランブラであって,複数段のシフトレジスタと,前記シフトレジスタの一の生成多項式に対応する段の論理の排他的論理和を求める排他的論理和回路と,前記排他的論理和回路の出力を前記シフトレジスタの初段に帰還するように構成され,少なくとも前記一の生成多項式が任意の生成多項式であり,前記複数段のシフトレジスタの初期値として,前記磁気記憶装置のシリンダ番号,ヘッド番号,セクタ番号の任意の組み合わせの排他的論理和の2進化数が設定されることを特徴とする。
上記の課題を達成する本発明の第5の側面は,入力データを暗号化して記録する磁気記憶装置であって,磁気記録すべき入力データと,スクランブラによりスクランブルされたスクランブル信号との排他的論理和により暗号化データを生成する回路と,前記暗号化データを生成する回路からの暗号化データを磁気ディスクに記録する制御を行う制御部を有し,前記スクランブラは,複数段のシフトレジスタと,一の生成多項式に対応する前記シフトレジスタの段の論理の排他的論理和を求める排他的論理和回路と,前記排他的論理和回路の出力を前記シフトレジスタの初段に帰還するように構成され,少なくとも前記一の生成多項式が任意の生成多項式であり,前記複数段のシフトレジスタの初期値として,前記磁気記憶装置のシリンダ番号,ヘッド番号,セクタ番号の少なくともいずれかの2進化数が設定されることを特徴とする。
さらに,本発明の第6の側面は,入力データを暗号化して記録する磁気記憶装置であって,磁気記録すべき入力データと,スクランブラによりスクランブルされたスクランブル信号との排他的論理和により暗号化データを生成する回路と,前記暗号化データを生成する回路からの暗号化データを磁気ディスクに記録する制御を行う制御部を有し,前記スクランブラは,複数段のシフトレジスタと,前記シフトレジスタの一の生成多項式に対応する段の論理の排他的論理和を求める排他的論理和回路と,前記排他的論理和回路の出力を前記シフトレジスタの初段に帰還するように構成され,少なくとも前記一の生成多項式が任意の生成多項式であり,前記複数段のシフトレジスタの初期値として,磁気記憶装置のシリンダ番号,ヘッド番号,セクタ番号の任意の組み合わせの排他的論理和の2進化数が設定されることを特徴とする。
上記の特徴により,記録されるユーザーデータに対し,容易に高いセキュリティを担保することができる。
以下に図面に従い,本発明の実施の形態例を説明する。なお,実施の形態例は本発明の理解のためのものであり,本発明の適用は,かかる範囲に限定されるものではない。
図1は,本発明に従うスクランブラの一形態を説明する図である。
図1において,スクランブラ1は,複数段(図一の例では11段)のシフトレジスタ10と,任意の生成多項式に対応して,シフトレジスタ10の所定段の論理の排他的論理和を求める排他的論理和回路11を有している。
排他的論理和回路11の出力は,シフトレジスタ10の初段(S0)側に帰還されるように接続されている。
図1に示す例では,任意の一種類の生成多項式は,3項M系列の(X10+X8+1)である。したがって,S10とS8の論理の排他的論理和が得られるように排他的論理和回路11に接続されている。
シフトレジスタ10には,任意の初期値が設定される。
さらに,図1において,シフトレジスタ10の下位8段の8ビットが並列信号で排他的論理和回路2に入力される。排他的論理和回路2には,更にランダム化すべきユーザーデータ3が,8ビットの並列信号で入力される。
したがって,排他的論理和回路2でユーザーデータ3と,スクランブラ1の出力とを合算する,即ち,排他的論理和演算を行うことにより,ユーザーデータ3をランダム化することができる。
ここで,上記の任意の生成多項式として,本発明の適用において,限定されるものではないが,好ましくは,M系列(Maximum length sequence)の多項式が適用される。M系列では,論理0と1の連(連なり)が均等に現れるので,不規則性を最大限に得ることができる。
これにより,M系列多項式が用いる場合は,上記ユーザーデータ3のランダム化をより高めることができる。
かかるユーザーデータ3のランダム化を行う本発明に従うスクランブラの適用は,適用先が制限されるものではないが,一例として,記憶装置に記録するユーザーデータ3をランダム化することにより,記録データに対してより高いセキュリティを担保することが可能である。
図2は,本発明に従うスクランブラを記憶装置として磁気記憶装置に適用した例を説明する図である。
本発明に従う図1に説明したスクランブラ1は,実施例として磁気記憶装置100に内蔵される。
図2において,磁気記憶装置100は,周辺機器として上位ホスト装置であるコンピュータ30に接続される。
磁気記憶装置100は,ハードディスク等の複数枚の磁気ディスク101上に上位ホスト装置30からのユーザーデータを磁気記録する。
磁気ディスク101は,ディスク制御部103によりその回転,ヘッド移動,位置決め制御等が行われる。かかる制御のための情報は,ハードディスクのジオメトリとして記録データの書込アドレス等に基づきメイン制御部102データ生成され,記録制御の都度,ディスク制御部103に送られる。
メイン制御部102は,データのバッファ機能と,全体制御のためのCPUを有している。
ここで,ハードディスクのジオメトリとして,磁気記憶装置自体を特定するドライブ番号,あるいは,上記の制御情報に対応するヘッド番号,シリンダ番号,セクタ番号等の概念がある。
ヘッド番号は,複数枚の磁気ディスク101のそれぞれに対応づけられる書込・読出を行うための複数のヘッドのそれぞれを特定する番号である。
シリンダ番号は,ディスク上のトラックをその位置によって分類するための番号である。
さらに,セクタ番号は,ディスク上の各トラックを分割する単位を特定する番号である。
本発明の適用において,磁気記憶装置自体を特定するドライブ番号,あるいは,ハードディスクのジオメトリである制御情報に対応するヘッド番号,シリンダ番号,セクタ番号等の内のいずれかの任意の番号の2進数値が,初期設定値としてスクランブラ1のシフトレジスタ10にメイン制御部102から供給,設定される。
なお,上記ヘッダ番号,シリンダ番号,セクタ番号は,後に説明するように上位装置であるコンピュータ30から送られるユーザーデータを記録するディスク上のアドレスに対応してメイン制御部102により生成される。
シフトレジスタ10にかかる初期設定値が設定され,順次シフトされる過程で,任意の生成多項式に対応したシフト段の論理状態の排他的論理和が排他的論理和回路11で演算され,初段に帰還され,循環されてスクランブル信号が生成される。スクランブラ1からのスクランブル信号は排他的論理回路2に入力される。
一方,磁気ディスクに101に記録すべきユーザーデータが上位装置であるコンピュータ30から送られ,排他的論理回路2に入力される。同時に,直接メイン制御部102に入力される。これは先に説明したようにユーザーデータの記録アドレスに基づきメイン制御部102でハードディスクのジオメトリを生成するためである。
排他的論理回路2でスクランブラ1からのスクランブル信号と上位装置30からのユーザーデータが組み合わされて(排他的論理和が演算されて),ランダム化されたユーザーデータRUDが生成される。
ランダム化されたユーザーデータRUDは,メイン制御部102のバッファに一旦書き込まれる。そして,ディスク制御部103により書込ヘッダが制御されてアドレス位置にメイン制御部102のバッファから読み出されたランダム化されたユーザーデータRUDが書き込まれる。
かかるランダム化されたユーザーデータRUDは,スクランブル信号に対応するデスクランブル処理が行われない限り,判読することは不可能である。したがって,本発明の適用によりユーザーデータに対し,高いセキュリティを担保することができる。
ここで,本発明に従うスクランブラは,搭載される機器の小型化という観点から,半導体集積回路で形成されることは好ましい。さらに,図2に示したように,本発明に従うスクランブラを磁気記録装置であるはHDD(ハードディスクドライブ)装置に適用する場合を考える。かかるHDD装置では,例えば,RDC(リードチャネルIC),HDC(ハードディスクコントローラ),インタフェース回路等がそれぞれ個別に,あるいは一体に集積回路化が可能である。
したがって,本発明に従うスクランブラも,実施例としてRDC(リードチャネルIC),HDC(ハードディスクコントローラ),及びCPU等と伴に一体化された磁気記録再生用の集積回路として形成されることが好ましい。
さらに,上記の通り,本発明に従うスクランブラにより処理された記録信号を記録媒体から読み出し,判読可能のデータに復調するためには,本発明で設定したスクランブル条件に対応するデスクランブル処理が必要である。かかる処理のための回路は,スクランブラの構成を利用するか,並列的に同じ集積回路にデスクランブラの構成を形成して実現可能である。
(付記1)
複数段のシフトレジスタと,
一つの生成多項式に対応する前記シフトレジスタの段の論理の排他的論理和を求める排他的論理和回路を有し,
前記排他的論理和回路の出力を前記シフトレジスタの初段に帰還するように構成され,前記生成多項式と前記シフトレジスタに設定される初期値の少なくともいずれかが任意に設定される,
ことを特徴とするスクランブラ。
複数段のシフトレジスタと,
一つの生成多項式に対応する前記シフトレジスタの段の論理の排他的論理和を求める排他的論理和回路を有し,
前記排他的論理和回路の出力を前記シフトレジスタの初段に帰還するように構成され,前記生成多項式と前記シフトレジスタに設定される初期値の少なくともいずれかが任意に設定される,
ことを特徴とするスクランブラ。
(付記2)
付記1において,
前記シフトレジスタに任意の初期値が設定されることを特徴とするスクランブラ。
付記1において,
前記シフトレジスタに任意の初期値が設定されることを特徴とするスクランブラ。
(付記3)
付記1又は,2において,
前記一の生成多項式がM系列の生成多項式であることを特徴とするスクランブラ。
付記1又は,2において,
前記一の生成多項式がM系列の生成多項式であることを特徴とするスクランブラ。
(付記4)
記憶装置におけるデータの暗号化のためのスクランブラであって,
複数段のシフトレジスタと,
一の生成多項式に対応する前記シフトレジスタの段の論理の排他的論理和を求める排他的論理和回路を有し,
前記排他的論理和回路の出力を前記シフトレジスタの初段に帰還するように構成され,少なくとも前記一の生成多項式が任意の生成多項式であり,
前記複数段のシフトレジスタの初期値として,前記記憶装置を識別するドライブ番号,前記記憶装置のシリンダ番号,ヘッド番号,セクタ番号の少なくともいずれかの2進化数またはこれら任意の組み合わせの排他論理和2進化数が設定される,
ことを特徴とするスクランブラ。
記憶装置におけるデータの暗号化のためのスクランブラであって,
複数段のシフトレジスタと,
一の生成多項式に対応する前記シフトレジスタの段の論理の排他的論理和を求める排他的論理和回路を有し,
前記排他的論理和回路の出力を前記シフトレジスタの初段に帰還するように構成され,少なくとも前記一の生成多項式が任意の生成多項式であり,
前記複数段のシフトレジスタの初期値として,前記記憶装置を識別するドライブ番号,前記記憶装置のシリンダ番号,ヘッド番号,セクタ番号の少なくともいずれかの2進化数またはこれら任意の組み合わせの排他論理和2進化数が設定される,
ことを特徴とするスクランブラ。
(付記5)
付記4において,
前記一の生成多項式が,M系列の生成多項式であることを特徴とするスクランブラ。
付記4において,
前記一の生成多項式が,M系列の生成多項式であることを特徴とするスクランブラ。
(付記6)
入力データを暗号化して記録する記憶装置であって,
磁気記録すべき入力データと,スクランブラによりスクランブルされたスクランブル信号との排他的論理和により暗号化データを生成する回路と,
前記暗号化データを生成する回路からの暗号化データを磁気ディスクに記録する制御を行う制御部を有し,前記スクランブラは,
複数段のシフトレジスタと,
一の生成多項式に対応する前記シフトレジスタの段の論理の排他的論理和を求める排他的論理和回路と,
前記排他的論理和回路の出力を前記シフトレジスタの初段に帰還するように構成され,少なくとも前記一の生成多項式が任意の生成多項式であり,
前記複数段のシフトレジスタの初期値として,前記記憶装置のシリンダ番号,ヘッド番号,セクタ番号の少なくともいずれかの2進化数またはこれらの任意の組合せの排他論理和の2進化数が設定される,
ことを特徴とする記憶装置。
入力データを暗号化して記録する記憶装置であって,
磁気記録すべき入力データと,スクランブラによりスクランブルされたスクランブル信号との排他的論理和により暗号化データを生成する回路と,
前記暗号化データを生成する回路からの暗号化データを磁気ディスクに記録する制御を行う制御部を有し,前記スクランブラは,
複数段のシフトレジスタと,
一の生成多項式に対応する前記シフトレジスタの段の論理の排他的論理和を求める排他的論理和回路と,
前記排他的論理和回路の出力を前記シフトレジスタの初段に帰還するように構成され,少なくとも前記一の生成多項式が任意の生成多項式であり,
前記複数段のシフトレジスタの初期値として,前記記憶装置のシリンダ番号,ヘッド番号,セクタ番号の少なくともいずれかの2進化数またはこれらの任意の組合せの排他論理和の2進化数が設定される,
ことを特徴とする記憶装置。
(付記7)
付記6において,
前記一の生成多項式が,M系列の生成多項式であることを特徴とする磁気記憶装置。
付記6において,
前記一の生成多項式が,M系列の生成多項式であることを特徴とする磁気記憶装置。
(付記8)
複数段のシフトレジスタと,
一つの生成多項式に対応する前記シフトレジスタの段の論理の排他的論理和を求める排他的論理和回路を有し,
前記排他的論理和回路の出力を前記シフトレジスタの初段に帰還するように構成され,前記生成多項式と前記シフトレジスタに設定される初期値の少なくともいずれかが任意に設定されるスクランブラを有する,
半導体集積回路。
複数段のシフトレジスタと,
一つの生成多項式に対応する前記シフトレジスタの段の論理の排他的論理和を求める排他的論理和回路を有し,
前記排他的論理和回路の出力を前記シフトレジスタの初段に帰還するように構成され,前記生成多項式と前記シフトレジスタに設定される初期値の少なくともいずれかが任意に設定されるスクランブラを有する,
半導体集積回路。
(付記9)
付記8において,
信号を記憶媒体に記録するための信号処理を行う記録回路を更に有することを特徴とする半導体集積回路。
付記8において,
信号を記憶媒体に記録するための信号処理を行う記録回路を更に有することを特徴とする半導体集積回路。
1 スクランブラ
2,11 排他的論理和回路
3 ユーザーデータ
10 シフトレジスタ
30 上位装置
100 磁気記憶装置
101 磁気ディスク
102 メイン制御部
103 ディスク制御部
2,11 排他的論理和回路
3 ユーザーデータ
10 シフトレジスタ
30 上位装置
100 磁気記憶装置
101 磁気ディスク
102 メイン制御部
103 ディスク制御部
Claims (5)
- 複数段のシフトレジスタと,
一つの生成多項式に対応する前記シフトレジスタの段の論理の排他的論理和を求める排他的論理和回路を有し,
前記排他的論理和回路の出力を前記シフトレジスタの初段に帰還するように構成され,前記生成多項式と前記シフトレジスタに設定される初期値の少なくともいずれかが任意に設定される,
ことを特徴とするスクランブラ。 - 記憶装置におけるデータの暗号化のためのスクランブラであって,
複数段のシフトレジスタと,
一の生成多項式に対応する前記シフトレジスタの段の論理の排他的論理和を求める排他的論理和回路を有し,
前記排他的論理和回路の出力を前記シフトレジスタの初段に帰還するように構成され,少なくとも前記一の生成多項式が任意の生成多項式であり,
前記複数段のシフトレジスタの初期値として,前記記憶装置を識別するドライブ番号,前記記憶装置のシリンダ番号,ヘッド番号,セクタ番号の少なくともいずれかの2進化数またはこれら任意の組み合わせの排他論理和2進化数が設定される,
ことを特徴とするスクランブラ。 - 入力データを暗号化して記録する記憶装置であって,
磁気記録すべき入力データと,スクランブラによりスクランブルされたスクランブル信号との排他的論理和により暗号化データを生成する回路と,
前記暗号化データを生成する回路からの暗号化データを磁気ディスクに記録する制御を行う制御部を有し,前記スクランブラは,
複数段のシフトレジスタと,
一の生成多項式に対応する前記シフトレジスタの段の論理の排他的論理和を求める排他的論理和回路と,
前記排他的論理和回路の出力を前記シフトレジスタの初段に帰還するように構成され,少なくとも前記一の生成多項式が任意の生成多項式であり,
前記複数段のシフトレジスタの初期値として,前記記憶装置のシリンダ番号,ヘッド番号,セクタ番号の少なくともいずれかの2進化数またはこれらの任意の組合せの排他論理和の2進化数が設定される,
ことを特徴とする記憶装置。 - 複数段のシフトレジスタと,
一つの生成多項式に対応する前記シフトレジスタの段の論理の排他的論理和を求める排他的論理和回路を有し,
前記排他的論理和回路の出力を前記シフトレジスタの初段に帰還するように構成され,前記生成多項式と前記シフトレジスタに設定される初期値の少なくともいずれかが任意に設定されるスクランブラを有する,
半導体集積回路。 - 請求項4において,
信号を記憶媒体に記録するための信号処理を行う記録回路を更に有することを特徴とする半導体集積回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006322893A JP2008141284A (ja) | 2006-11-30 | 2006-11-30 | スクランブラ及びこれを適用した記憶装置 |
US11/897,476 US20080130868A1 (en) | 2006-11-30 | 2007-08-30 | Scrambler and storage device using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006322893A JP2008141284A (ja) | 2006-11-30 | 2006-11-30 | スクランブラ及びこれを適用した記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008141284A true JP2008141284A (ja) | 2008-06-19 |
Family
ID=39475764
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006322893A Withdrawn JP2008141284A (ja) | 2006-11-30 | 2006-11-30 | スクランブラ及びこれを適用した記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20080130868A1 (ja) |
JP (1) | JP2008141284A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013016173A (ja) * | 2011-06-30 | 2013-01-24 | Samsung Electronics Co Ltd | データ処理装置及びその動作方法 |
US9165164B2 (en) | 2009-04-27 | 2015-10-20 | Renesas Electronics Corporation | Cryptographic processing apparatus and method for storage medium |
JP2016178574A (ja) * | 2015-03-23 | 2016-10-06 | 日本電気株式会社 | 復号装置、受信装置、送受信システムおよび復号方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114598416A (zh) * | 2020-12-04 | 2022-06-07 | 华为技术有限公司 | 加扰方法、解扰方法、加扰电路及解扰电路 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3636487B2 (ja) * | 1994-06-20 | 2005-04-06 | キヤノン株式会社 | 画像処理装置およびその方法 |
-
2006
- 2006-11-30 JP JP2006322893A patent/JP2008141284A/ja not_active Withdrawn
-
2007
- 2007-08-30 US US11/897,476 patent/US20080130868A1/en not_active Abandoned
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9165164B2 (en) | 2009-04-27 | 2015-10-20 | Renesas Electronics Corporation | Cryptographic processing apparatus and method for storage medium |
JP2013016173A (ja) * | 2011-06-30 | 2013-01-24 | Samsung Electronics Co Ltd | データ処理装置及びその動作方法 |
KR101818441B1 (ko) | 2011-06-30 | 2018-01-16 | 삼성전자주식회사 | 데이터 처리 장치 및 이의 동작 방법 |
JP2016178574A (ja) * | 2015-03-23 | 2016-10-06 | 日本電気株式会社 | 復号装置、受信装置、送受信システムおよび復号方法 |
Also Published As
Publication number | Publication date |
---|---|
US20080130868A1 (en) | 2008-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4551635B2 (ja) | パイプライン処理システムおよび情報処理装置 | |
JP5192479B2 (ja) | ディスク・ドライブ及びディスク・ドライブにおけるデータ変換処理方法 | |
JP2008245112A (ja) | データ記憶装置及びその暗号鍵の管理方法 | |
JP2006277411A (ja) | プロセッサ、メモリ、コンピュータシステムおよびデータ転送方法 | |
JP2007235323A (ja) | 高度機密情報の保存/記録方法、高度機密情報を利用する再生装置および高度機密情報を格納するメモリ | |
JPWO2006077871A1 (ja) | コンテンツ複製装置及びコンテンツ複製方法 | |
JP4515166B2 (ja) | ディスクドライブにおける乱数発生方法及びそのシステム | |
JP2008141284A (ja) | スクランブラ及びこれを適用した記憶装置 | |
JP2012243381A (ja) | データ記憶装置、記憶制御装置及び方法 | |
US20100138670A1 (en) | Storage apparatus and data writing method | |
JP4082300B2 (ja) | パイプライン処理システムおよび情報処理装置 | |
JP3735591B2 (ja) | 信号処理装置、信号処理方法、及び記憶媒体 | |
JP2007336446A (ja) | データ暗号化装置 | |
EP1653653A1 (en) | Copyright protection system | |
JP2001184787A (ja) | 情報記録媒体、情報記録・再生装置、そして、情報記録・再生方法 | |
JP2007068111A (ja) | 動画像再生装置、動画像再生方法及び動画像再生プログラム | |
JP2006330126A (ja) | 暗号化処理方法、および復号化処理方法 | |
JP2005078656A (ja) | パイプライン処理システムおよび情報処理装置 | |
JP2006220748A (ja) | データ処理装置、データ記録装置、データ再生装置およびデータ格納方法 | |
JP2012104170A (ja) | ハードディスク装置 | |
JP2005172866A (ja) | 暗号化/復号化システム | |
JP4098063B2 (ja) | 暗号化情報蓄積方法および暗号化情報蓄積装置 | |
JP2013222486A (ja) | 磁気ディスク装置およびデータリードライト方法 | |
JP2008060653A (ja) | 制御装置 | |
JP4098350B2 (ja) | 暗号化情報蓄積方法および暗号化情報蓄積装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090904 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091022 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20101126 |