JP2008140389A - ソフトウェアベースのイベント列記録システムためのテストインタフェース - Google Patents

Abstract

【課題】イベント列レコーダの信頼性および堅固性を確認するための方法を提供する。
【解決手段】イベント列レコーダの信頼性および堅固性を確認するための方法は、ある個数の正確な信号をソフトウェアベースのイベント列レコーダに送信するステップと、ある回数の電圧変化を検出し、記録するステップと、正確な信号の個数を電圧変化の回数と比較するステップとを含む。別の態様で提供されるイベント列テストインタフェースは、複数の電子デバイスと複数のプログラムとを備えた回路を含む。実行される場合、複数のプログラムの各々は、出力チャネルの間で１ミリ秒を有するある個数の正確な信号を回路に生成させる。
【選択図】図１

Description

本発明は一般に、イベント列（シーケンス）記録システムのテストおよび確認に関し、より具体的には、ソフトウェアベースのイベント列記録システムのテストおよび確認に関する。

既知のイベント列レコーダは一般に、少なくともメモリと、プログラム可能なロジックコントローラなどのコントローラと含み、システム処理の間にイベントを記録するために使用される。例えばイベントは、製造プロセスまたは電力システムのプロセス間に記録されてもよい。

一般に外部ハードウェアまたは電子モジュールは、イベント列レコーダの入力チャネルの状態変化を検出し、記録するために使用される。イベント列レコーダの正確な機能を確認するために使用される既知の外部ハードウェアおよび電子モジュールは高価な場合があり、これらのレコーダの全体のコストを増加させる場合がある。さらに、最もよく知られているイベント列記録システムは、信号検出を実行するために特別に設計されたハードウェアモジュールを使用しており、これもまたコストの増加の一因となる場合がある。

一部の既知のイベント列記録システムは、入力チャネルの状態変化を検出し、記録するためにソフトウェアを使用する。しかしながら、既知のソフトウェアベースのイベント列記録システムは一般に、製造および電力システムアプリケーションに対して信頼性が低く、十分に堅固なものではないと消費者から思われている。さらに、ソフトウェアベースとハードウェアベースの両方のイベント列記録システムは、１６から３２の入力の比較的少数の入力に限定されている。

イベント列レコーダの信頼性および堅固性を確認するための方法を提供する。

１つの態様で、イベント列レコーダの信頼性と堅固性とを確認するための方法が提供される。この方法は、ある個数の正確な信号をソフトウェアベースのイベント列レコーダに送信するステップと、ある回数の電圧変化を検出し、記録するステップと、正確な信号の個数を電圧変化の回数と比較するステップとを含む。

別の態様で、イベント列テストインタフェースは、複数の電子デバイスと複数のプログラムとを備えた回路を含む。実行される場合、複数のプログラムの各々は、出力チャネルの間で１ミリ秒を有するある個数の正確な信号を回路に生成させる。

さらに別の態様で、イベント列レコーダの適切な機能および同期化を確認するためのイベント列レコーダテストシステムが提供される。このシステムは、複数の電子デバイスと複数のプログラムとを備えた回路と、コントローラとメモリとを含むイベント列レコーダとを含む。複数のプログラムのうちの１つが選択された場合に、タイムスタンプデータベースが定義されるように、このイベント列レコーダはこの回路に結合されている。

図１は、イベント列（ＳＯＥ）テストインタフェース１０としても知られている、例示的な電子回路の概略図である。例示的な実施形態で、ＳＯＥテストインタフェース１０は、そこに装備された複数の電子デバイスを有するプリント基板（ＰＣＢ）１２を含む。より具体的には、ＳＯＥテストインタフェース１０は電源１４、第１電圧レギュレータ１７、第２電圧レギュレータ１８、スイッチ２０、プッシュボタンスイッチ２２、マイクロプロセッサ２４、１６メガヘルツＡＴカットクリスタル２６、複数のＣＭＯＳ光アイソレータ２８、複数のレジスタネットワーク３０、コネクタ３２、ＬＥＤ３３および別の光アイソレータ３４を含む。

例示的な実施形態で、電源１４はＰＣＢ１２に装備されている端末ブロック３６に接続された２４ボルトの電源である。端末ブロック３６は、電気的な伝導ワイヤを使用して別の電子デバイスに接続するための８つの端末を有する絶縁基体である。電源１４は２つのワイヤを含み、１つのワイヤは端末ブロック３６の端末３８に接続されており、別のワイヤは端末ブロック３６の端末４０に接続されている。電源１４を端末３８および４０に結合することによって、ＳＯＥテストインタフェース１０に電力が与えられ、ダイオード４２を通じて逆極性ダイオード保護（ｒｅｖｅｒｓｅ ｐｏｌａｒｉｔｙ ｄｉｏｄｅ ｐｒｏｔｅｃｔｉｏｎ）が与えられる。電源１４は、ＳＯＥテストインタフェース１０が本明細書で説明されるように機能することを可能にする任意の電源であってよいことを理解されたい。

例示的な実施形態で、第１および第２電圧レギュレータ１７および１８はそれぞれ、ＳＯＥテストインタフェース１０が本明細書で説明されるように機能することを可能にする、当業者によく知られた任意の電圧レギュレータであってよい。さらに、第１および第２電圧レギュレータ１７および１８は、それぞれ緑色発光ダイオード（ＬＥＤ）４４および４６を各々含む。第１および第２電圧レギュレータ１７および１８は、それぞれ＋１５ボルトおよび＋５ボルトの調節された電圧を提供するために機能する。

例示的な実施形態で、スイッチ２０は回転式ＢＣＤスイッチであり、スイッチ２２はＳＰＳＴプッシュボタンスイッチである。スイッチ２０は複数のプログラムからプログラムを選択するために機能し、スイッチ２２は新しいプログラム選択肢を入力して、マイクロプロセッサ２４を起動するために機能する。別の実施形態では、スイッチ２０および２２は、ＳＯＥテストインタフェース１０が本明細書で説明されているように機能することを可能にする任意の種類のスイッチであってもよいことを理解されたい。

例示的な実施形態で、マイクロプロセッサ２４はマイクロコントローラ、縮小命令セットコンピュータ（ＲＩＳＣ）、特定用途向け集積回路（ＡＳＩＣ）、ロジック回路、および本明細書で説明されている機能を実行することが可能な任意のその他の回路またはプロセッサを使用するシステムを含んでいる任意のプログラム可能なシステムを含んでもよい。例えば、マイクロプロセッサ２４はＡＴＭＥＬ ＡＴＭＥＧＡ１６−１６ＰＣ ＲＩＳＣマイクロプロセッサであってもよい。上述の例は単に例示的なものであり、したがって、どんな形であれ、「マイクロプロセッサ」という用語の定義および／または意味を限定することが意図されているわけではない。マイクロプロセッサ２４はＳＯＥテストインタフェース１０によって実行されるプログラムを記憶するための不揮発性メモリ部分２７を含み、またＳＯＥテストインタフェース１０を全般的に制御するということを理解されたい。また、１６メガヘルツＡＴカットクリスタル２６はマイクロプロセッサ２４のために発振器周波数を与え、ＳＯＥテストインタフェース１０が本明細書で説明されているように機能することを可能にする任意の周波数を有してもよいことを理解されたい。

ＣＭＯＳ光アイソレータ２８は、発光ダイオード（不図示）および光ディテクタ（不図示）を含み、電気的接続を使用することなく信号を結合するために機能するデバイスである。例示的な実施形態で、光アイソレータ２８は当業者によく知られており、ＳＯＥテストインタフェース１０が本明細書で説明されているように機能することを可能にする任意の光アイソレータであってよい。光アイソレータ２８は、複数の出力チャネル（不図示）のための信号スイッチとして機能する。より具体的には、各光アイソレータ２８は、対応する出力チャネルのためのスイッチとして機能する。例示的な実施形態で、１６個の光アイソレータ２８はＳＯＥテストインタフェース１０の中に含まれており、したがって１６個までの対応する出力チャネルが同時に制御されてもよい。１６個の光アイソレータ２８を使用して例示的な実施形態が説明されているが、その他の実施形態は、ＳＯＥテストインタフェース１０が本明細書で説明されているように機能することを可能にする任意の数の光アイソレータ２８を使用してもよいことを理解されたい。

例示的な実施形態で、レジスタネットワーク３０は各々、複数のレジスタ（不図示）を含み、光アイソレータ２８のための信号プルアップとして機能する。

例示的な実施形態で、コネクタ３２は、ＳＯＥテストインタフェース１０をイベント列レコーダ（ＳＥＲ）１００に結合するための２４ピンコネクタである（図２に図示）。例示的な実施形態が２４ピンコネクタ３２を含むものとして説明されているが、その他の実施形態は、ＳＯＥテストインタフェース１０が本明細書で説明されているように機能することを可能にする任意の数のピンを有するコネクタ３２を使用してもよいということを理解されたい。

例示的な実施形態で、ＬＥＤ３３は、ＳＯＥテストインタフェース１０が本明細書で説明されているように機能することを可能にする任意のＬＥＤであってもよい。ＬＥＤ３３は連続的に、ＳＯＥテストインタフェース１０の動作の間に周期的に点滅するので、テストインタフェース１０が適切に動作していることを確認する。

例示的な実施形態で、ＧＥ Ｆａｎｕｃ入力モジュール３５は、ＳＥＲ１００をコネクタ３２に結合するために使用される。入力モジュール３５を使用して例示的な実施形態が説明されているが、その他の実施形態は、ＳＯＥテストインタフェース１０が本明細書で説明されているように機能することを可能にする、ＳＥＲ１００とコネクタ３２との間の任意の種類のマルチコンダクタ信号ケーブルを使用してもよいということを理解されたい。さらに、マルチコンダクタケーブルを使用することによって、個々の信号配線の必要性がなくなるということを理解されたい。

例示的な実施形態で、マイクロプロセッサ２４の不揮発性メモリ部分２７は、ＳＯＥテストインタフェース１０に、現実の制御システム（不図示）の動作をシミュレートする波形６０を生成させる複数の例示的プログラム５８を含む。例示的な実施形態で、制御システムは、製造の中で使用されるか、または電力生成のために電源設備の中で使用される一連のプロセスであってもよい。その他の実施形態は、任意の種類のシステムまたはプロセスをシミュレートするために適した任意のプログラム５８および波形６０を使用してもよいことを理解されたい。

複数のプログラム５８の各々は異なっており、対応する波形６０をＳＯＥテストインタフェース１０に生成させる。より具体的には、以下の表１に示されているように、ＳＯＥテストインタフェース１０に様々な波形の周波数およびパルス幅を生成させる選択肢のために、１０個のプログラム５８が利用可能である。

ＳＯＥテストインタフェース１０は、標準的な周波数カウンタ（不図示）による信号遷移のカウントを可能にするために、わかっている測定可能な周波数での極めて正確なテスト信号の定義を促進する電圧を生成する。より具体的には、ＳＯＥテストインタフェース１０は、出力チャネルの間で１ミリ秒（０．００１）の間隔を有する正確なテスト信号を生成する。例えば、表１の中で番号６として示されているプログラム５８を使用して、お互いから１ミリ秒によって各出力チャネルをオフセットする正確なテスト波形６０が生成される。このオフセットは、８０％の正のデューティサイクルでの出力チャネル１からのもの、および９５％デューティサイクルでの出力チャネル１６までのものである。

テスト信号は、別々の電圧の一定の流れとして生成され、したがって波形６０を定義する。波形６０は１０Ｈｚから２５０Ｈｚまで異なっていてもよく、パルス周波数安定度は＋／−２マイクロ秒である。テスト信号は、テストサイクルと呼ばれる所定の期間にわたって生成される。テストサイクルは、テストの間にＳＯＥテストインタフェース１０が動作する時間の長さとして定義される。テストサイクルは継続期間が異なっていてもよく、以下のものに限定されるわけではないが分、時、日、また週などの期間を含んでもよいということを理解されたい。テスト信号または出力電圧は０から１５ボルトまで異なっていてもよく、各電圧の変化は状態変化またはイベントとして知られてもよいことを理解されたい。さらに、状態変化またはイベントは、正と負の両方の電圧変化について生じるものとして定義されるということを理解されたい。

以下の表１に示されているように、各プログラム５８はデューティサイクル６２、アクティブ出力番号６４および秒当たりのある個数のイベント６６を有する波形６０を生成する。アクティブ出力番号６４は、所与のプログラム５８のためにアクティブである出力チャネルの数を表す。秒当たりのイベント６６は、所与のプログラム５８のために１秒につき電圧が変化する回数を表す。例示的な実施形態は１０個（すなわち０〜９）の異なるプログラム５８および対応する波形６０について述べているが、その他の実施形態は、ＳＯＥテストインタフェース１０が本明細書で説明されているように機能することができる任意の数のプログラム５８を使用してもよいことを理解されたい。

表１
プログ 周波数 デューティ アクティブ 秒当たりの
ラム数 サイクル チャネル数 イベント
０ １０ ５０％ １ １０
１ １００ ５０％ １ １００
２ １０ ３％ １ １０
３ １０ ９７％ １ １０
４ １０ ９７％ １〜１６ １６０
５ １００ ７０％ １〜１６ １６００
６ １０ ８０％〜９５％ １ｍｓにつき１〜１６ステップ １６０
７ １０ ９５％〜８０％ １ｍｓにつき１〜１６ステップ １６０
８ ２５０ ７５％ １〜１６ ４０００
９ 外部同期化 外部同期化 外部同期化 外部同期化

各波形６０は異なっているが、これは周期的または反復的なものであるということを理解されたい。したがって各プログラム５８は、ＳＯＥテストインタフェース１０に周期的な波形６０の一定の流れを生成させる。波形６０の周期性の特性は、イベントの検出および記録を促進する。しかしながら、非周期的な波形はイベントの検出および記録を促進することはない。したがってプログラム５８は、ＳＯＥテストインタフェース１０に周期的な波形６０だけを生成させる。

光アイソレータ３４は端末ブロック３６の端末７０および７２に電気的に結合されており、出力チャネルを操作するために外部同期信号を適用することを促進する。例示的な実施形態で、光アイソレータ３４は、最大８個のＳＯＥテストインタフェース１０が同じ同期信号によって操作され、同じ信号源から１２８個までの出力チャネルを制御できるようにすることを促進する。より具体的には、表１で番号９として示されているプログラム５８を選択することによって、複数のＳＯＥテストインタフェース１０を操作するために全地球位置測定システム（ＧＰＳ）衛星から外部テスト信号または波形６０を使用することが可能になる。ＧＰＳ波形６０は一般に１パルス／秒であり、絶対時間に関して極めて正確なものであり、位置および時間機能を内蔵している。例示的な実施形態で、８個のＳＯＥテストインタフェース１０は、ＧＰＳ波形６０によって同時に操作されてもよい。各ＳＯＥテストインタフェース１０は１６個までの出口チャネルを制御してもよいので、単一のＧＰＳ信号を使用して、１２８個までの出口チャネルが同時に制御されてもよい。出力信号の起動のための応答時間は、入力同期信号の受信から４マイクロ秒未満であるということを理解されたい。

図２は、ＳＥＲ１００の同期化を確認するためにＳＯＥテストインタフェース１０とともに使用するための既知のソフトウェアベースの（ＳＥＲ）１００の例を示すブロック図である。一般に、既知のソフトウェアベースＳＥＲ１００はメモリ１０６、プログラム可能なロジックコントローラ（ＰＬＣ）１０４、およびソフトウェアアプリケーション１０３を少なくとも含む。例示的な実施形態で、ＰＬＣ１０４はソフトウェアアプリケーション１０３を含む。例示的な実施形態は、ソフトウェアアプリケーション１０３を含むＰＬＣ１０４について述べているが、ＳＥＲ１００のその他の実施形態は、ＰＬＣ１０４とソフトウェアアプリケーション１０３とを別々に、またはＳＥＲ１００が本明細書で説明されているように機能することを可能にする任意の別の構成の中で構成してもよいということを理解されたい。さらに、ＳＥＲ１００はシステム処理の間に生じるイベントを記録するための任意の種類のデバイスであってよいことを理解されたい。例示的な実施形態は１つのＳＯＥテストインタフェース１０を含むものとして説明されているが、その他の実施形態は、ＳＥＲ１００の同期化を確認することを可能にする任意の数のＳＯＥテストインタフェース１０を使用してもよいことを理解されたい。

図３は、メモリ１０６を示す概略図である。メモリ１０６は所定のプログラム部分１０７〜１１６、テストサイクル時間部分１１８、イベントの総数部分１２０、タイムスタンプ部分１２２、以前の電圧部分１２４および瞬時電圧部分１２６を含んでもよい。所定のプログラム部分１０７〜１１６は、それぞれ１０個（すなわち番号０〜９）のプログラム５８に対応してもよい。所定のプログラム部分１０７〜１１６の各々は、それぞれのプログラム５８によって各々生成されなければならない秒当たりのイベント数を表す所定の値を記憶する。部分１１８は秒でテストサイクルを記憶する。イベントの総数部分１２０は、所与のテストサイクルの間に生じる電圧変化の総数を記憶する。タイムスタンプ部分１２２は、各イベントのためのタイムスタンプを記憶する。

メモリ１０６は、変更可能な揮発性もしくは不揮発性メモリ、または変更不可能もしくは固定のメモリの任意の適切な組合せを使用して実装されることが可能である。揮発性であれ不揮発性であれ、変更可能なメモリは、静的もしくは動的ＲＡＭ（ランダムアクセスメモリ）、フレキシブルディスクおよびディスクドライブ、書き込み可能もしくは再書き込み可能光ディスクおよびディスクドライブ、ハードドライブ、フラッシュメモリまたはその他のうちの任意の１つまたは複数を使用して実装されることが可能である。同様に、変更不可能または固定のメモリは、ＲＯＭ（読み出し専用メモリ）、ＰＲＯＭ（プログラム可能読み出し専用メモリ）、ＥＰＲＯＭ（消去可能なプログラム可能読み出し専用メモリ）、ＥＥＰＲＯＭ（電気的に消去可能なプログラム可能読み出し専用メモリ）、ＣＤ−ＲＯＭまたはＤＶＤ−ＲＯＭディスクなどの光ＲＯＭディスク、およびディスクドライブまたはその他のうちの任意の１つまたは複数を使用して実装されることが可能である。

例示的な実施形態で、ＰＬＣ１０４は、ＳＯＥテストインタフェース１０などの信号源からＳＥＲ１００に送信される信号を受信する入力回路１０２を含む。より具体的には、ＰＬＣ１０４はＳＯＥテストインタフェース１０によって生成された正確なテスト信号を入力回路１０２で受信し、イベントが生じたかどうかを判定して、イベントが生じている場合には、イベントにタイムスタンプを割り当てる。ＰＬＣ１０４はまた、メモリ１０６のタイムスタンプ部分１２２の中に各タイムスタンプを記憶する。さらに、ＰＬＣ１０４はテストの間に生じるイベントの数をカウントし、メモリ１０６のイベント総数部分１２０の中に総カウントを記憶する。さらにＰＬＣ１０４は、テストサイクルの間に生成されたイベントの総数をテストサイクルのための所定のイベント数と比較する。そのようにする中で、ＰＬＣ１０４は、テストサイクルの間に検出され、記録されていなければならないイベントの正確な数を確認する。

ＰＬＣ１０４のソフトウェアアプリケーション１０３は、イベントを検出し、記録するために外部ハードウェアまたは電子モジュールを使用することなく、入力チャネルの状態変化またはイベントを検出し、記録するための堅固で信頼性の高い方法を提供する。ソフトウェアアプリケーション１０３は、メモリ１０６のタイムスタンプ部分１２２の中に、各イベントのためのタイムスタンプを記憶する。より具体的には、ソフトウェアアプリケーション１０３は、各イベントのために１ミリ秒以内の正確さで日付および時間を記憶する。メモリ１０６のタイムスタンプ部分１２２の中に各イベントのためのタイムスタンプを記憶することによって、タイムスタンプ部分１２２は多数のタイムスタンプを含むデータベースを構成する。これらのタイムスタンプは、特定のＳＥＲ１００が適切に同期化されるかどうかを判定するために使用されてもよい個々のイベントの間のタイミング関係の定義を促進する。

図４は、１つのテストサイクルにわたりＳＥＲ１００をテストするための例示的な方法を示す流れ図である。動作はステップ２００で開始する。ステップ２００で、入力モジュール３５はＳＯＥテストインタフェース１０のコネクタ３２とＳＥＲ１００との間で結合され、電源１４は端末ブロック３６に結合され、テストサイクル時間が判定される。次いで、動作はステップ２１０に続く。

ステップ２１０で、スイッチ２０を使用して、システムまたはプロセスをシミュレートするために、表１の１０個（すなわち番号０〜９）のプログラム５８のうちの１つが選択される。選択されたプログラム５８を実行するために、プッシュボタン２２が一度押される。動作はステップ２２０へ進む。

ステップ２２０で、パラメータは初期化される。より具体的には、以前の電圧として示されるパラメータは最初にゼロに設定され、メモリ１０６の以前の電圧部分１２４の中に記憶される。同様に、イベントの総数として示されるパラメータは最初にゼロに設定され、メモリ１０６のイベントの総数部分の中に記憶される。選択されたプログラム５８の実行の間、ＳＯＥテストインタフェース１０は正確な波形６０を生成する。選択されたプログラム５８の実行の間、ＬＥＤ３３は継続的に、選択されたプログラム５８の通常の実行を示すために周期的に点滅するということを理解されたい。さらに、表１の中で番号９として示されているプログラム５８が選択される場合、ＬＥＤ３３は秒当たりパルス（ＰＰＳ）の入力信号の速度で点滅するということを理解されたい。次いで動作はステップ２３０へ進む。

ステップ２３０で、ＰＬＣ１０４は正確な波形６０の瞬時電圧を判定し、その瞬時電圧をメモリ１０６の瞬時電圧部分１２６の中に記憶する。次いでステップ２４０で、ＰＬＣ１０４は電圧変化が生じたかどうかを判定する。より具体的には、ＰＬＣ１０４は、波形６０の瞬時電圧を以前の電圧と比較することによって、瞬時電圧が以前の電圧に等しいかどうかを判定する。２つの電圧が同じ場合、動作は別の瞬時電圧が判定されるステップ２３０へ進む。２つの電圧が同じではない場合、動作はステップ２５０へ進む。

ステップ２５０で、ＰＬＣ１０４の中に含まれているＳＥＲソフトウェアアプリケーション１３０は、メモリ１０６のタイムスタンプ部分１２２の中に記録として記憶されるタイムスタンプを判定する。タイムスタンプを記憶した後、動作はＰＬＣ１０４がイベントの総数に１を追加するステップ２６０へ進む。次いで、動作はステップ２７０へ進む。

ステップ２７０で、電圧の監視が継続しなければならないかどうかに関して、ＰＬＣ１０４によって判定が行われる。より具体的には、ＰＬＣ１０４は、電源１４がＳＯＥテストインタフェース１０に電力を与えているかどうかを判定する。電源１４がＳＯＥテストインタフェース１０に電力を与えている場合、動作はステップ２８０へ進む。ステップ２８０で、瞬時電圧が以前の電圧として示され、動作はステップ２３０へ進む。一方、電源１４がＳＯＥテストインタフェース１０に電力を与えていない場合、動作はステップ２９０で終了する。

テストサイクルを完了した後、メモリ１０６のタイムスタンプ部分１２２の中に記憶されたタイムスタンプデータは分析される。タイムスタンプデータは、テストサイクルの間に検出され、記録されたイベント数が予想されるイベント数と合致するかどうかを確認するために分析されてもよい。例えば、５分間のテストサイクルを使用し、番号６として示されているプログラム５８を選択すると、予想されるイベントの総数は４８，０００（５分×６０秒／分×１６０イベント／秒）である。ＰＬＣ１０４は、所与のシミュレーションの間に記録されたイベント数を、予想されるイベントの総数、すなわち４８，０００と比較することによって、正確なイベントの数を確認する。ＰＬＣ１０４が、正確なイベントの数が予想されるイベントの総数に等しくないと判定する場合、この不一致は、テストインタフェース１０が適切な速度で動作していない可能性があるということか、またはソフトウェアアプリケーション１０３が信号の検出および記録に失敗したということを示している可能性があり、すなわちＳＥＲ１００は適切に同期化されていないか、または正しく動作していない。しかしながら、正確なイベントの数がイベントの総数に等しい場合、テストされるＳＥＲ１００およびそのソフトウェアアプリケーション１０３は信頼性が高く、十分に堅固なものと思われる。

タイムスタンプデータはまた、正確なＳＯＥテストインタフェース１０の生成信号に対して比較を行い、出力チャネルの間に１ミリ秒の間隔があるかどうかを確認することによって、ソフトウェアアプリケーション１０３を信頼性が高く、十分に堅固なものとして認めるために分析されてもよい。出力チャネルの間に１ミリ秒の間隔がある場合、ＳＥＲ１００およびそのソフトウェアアプリケーション１０３は適切に機能しており、同期化されていると思われる。出力チャネルの間に１ミリ秒の間隔がない場合、ＳＥＲ１００およびそのソフトウェアアプリケーション１０３は適切に機能していないと思われる。

タイムスタンプデータはまた、入力信号の列を時間におけるそれらの正確な関係に関して解決するために分析されてもよい。イベント間の時間差がＳＯＥテストインタフェース１０によって生成された正確な入力波形６０と一致しない場合、そのときＳＥＲ１００およびそのソフトウェアアプリケーション１０３は正確に機能していないか、または同期化されていないと思われる。しかしながらその時間差が一致する場合、そのときＳＥＲ１００およびそのソフトウェアアプリケーション１０３は正確に機能しており、同期化されていると思われる。したがってソフトウェアベースのＳＥＲ１００は、記録されたイベントの数が予想されるイベントの数と等しい場合には信頼性が高く、十分に堅固なものと判定され、出力チャネルの間には１ミリ秒の間隔があり、イベント間の時間差は正確な入力波形６０と一致する。

各実施形態で、上述のＳＯＥテストインタフェースは、適切な同期化および機能を確認することによって、ソフトウェアベースのイベント列レコーダの信頼性と堅固性とを確立するための方法を提供する。より具体的には、各実施形態で、ＳＯＥテストインタフェースは、処理のためにイベント列レコーダの中に送信される、正確さと周波数安定度を備えた信号を生成する。イベント列レコーダは、入力信号の中の変化を検出、記録、およびタイムスタンプし、したがって、イベント列レコーダが適切に同期化され、機能しているかどうかを判定するために分析されてもよいデータベースを作成する。したがって、システムの処理能力および構成部品の耐用年数は各々、コスト効率がよく、信頼性が高い方法で改良が促進される。

ＳＯＥテストインタフェースの例示的な実施形態は、上で詳細に説明されている。テストインタフェースは、本明細書で説明されている特定の回路の実施形態を用いた使用法に限定されるわけではなく、むしろテストインタフェースは本明細書で説明されているその他のテストインタフェース構成部品から独立して、別々に利用されることが可能である。さらに、本発明は上で詳細に説明されているテストインタフェースの実施形態に限定されるわけではない。むしろ特許請求の精神および範囲の中で、テストインタフェース実施形態のその他の変形形態が利用されてもよい。

様々な特定の実施形態に関して本発明が説明されてきたが、本発明は特許請求項の精神および範囲の中にある変更形態を用いて実行されることが可能であることを、当業者には理解されよう。また、図面の符号に対応する特許請求の範囲中の符号は、単に本願発明の理解をより容易にするために用いられているものであり、本願発明の範囲を狭める意図で用いられたものではない。そして、本願の特許請求の範囲に記載した事項は、明細書に組み込まれ、明細書の記載事項の一部となる。

例示的な電子回路の概要図である。 図１の電子回路とともに使用するためのイベント列レコーダの制御ロジックを示すブロック図である。 図２のメモリを詳細に示すブロック図である。 タイムスタンプデータベースを作成するためにイベント列テストインタフェースを使用する例示的な方法を示す流れ図である。

符号の説明

１０ イベント列テストインタフェース
１２ プリント基板
１４ 電源
１７ 第１電圧レギュレータ
１８ 第２電圧レギュレータ
２０ スイッチ
２２ プッシュボタンスイッチ
２４ マイクロプロセッサ
２６ １６メガヘルツＡＴカットクリスタル
２７ 不揮発性メモリ部分
２８ ＣＭＯＳ光アイソレータ
３０ レジスタネットワーク
３２ コネクタ
３３ ＬＥＤ
３４ 光アイソレータ
３５ 入力モジュール
３６ 端末ブロック
３８、４０、７０、７２ 端末
４２ ダイオード
４４、４６ 緑色発光ダイオード
５８ プログラム
６０ 波形
６２ デューティサイクル
６４ アクティブ出力番号
６６ イベント
１００ イベント列レコーダ
１０２ 入力回路
１０３ ソフトウェアアプリケーション
１０４ プログラム可能なロジックコントローラ
１０６ メモリ
１０７〜１１６ プログラム部分
１１８ テストサイクル時間部分
１２０ イベントの総数部分
１２２ タイムスタンプ部分
１２４ 以前の電圧部分
１２６ 瞬時電圧部分
２００、２１０、２２０、２３０、２４０、２５０、２６０、２７０、２８０、２９０ ステップ

Claims (12)

1. イベント列レコーダの信頼性および堅固性を確認するための方法であって、
   ある個数の正確な信号をソフトウェアベースのイベント列レコーダに送信するステップと、
   ある回数の電圧変化を検出し、電圧変化の前記回数を記録するステップと、
   正確な信号の前記個数を電圧変化の前記回数と比較するステップとを含む方法。
2. 前記個数のイベントの各々にタイムスタンプを割り当てるステップをさらに含む請求項１記載の方法。
3. ある個数のイベントを検出するステップが、瞬時電圧を以前の電圧と比較することをさらに含む請求項１記載の方法。
4. イベント列テストインタフェースを使用して、前記個数の正確な信号の各々を生成するステップをさらに含む請求項１記載の方法。
5. ある個数の正確な信号を送信するステップが、全地球位置測定システムの信号を送信することをさらに含む請求項１記載の方法。
6. 複数の電子デバイスと複数のプログラムとを含む回路を含み、実行される場合に、前記複数のプログラムの各々が、出力チャネルの間で１ミリ秒を有するある個数の正確な信号を前記回路に生成させるイベント列テストインタフェース。
7. 前記イベント列テストインタフェースに結合されたイベント列レコーダをさらに含む請求項６記載のイベント列テストインタフェース。
8. 正確な信号の前記個数が周期的な波形を定義する請求項６記載のイベント列テストインタフェース。
9. イベント列レコーダの適切な機能および同期化を確認するためのイベント列レコーダテストシステムであって、
   複数の電子デバイスと複数のプログラムとを含む回路と、
   コントローラとメモリとを含むイベント列レコーダであって、前記複数のプログラムのうちの１つが選択された場合にタイムスタンプデータベースが定義されるように、前記回路に結合されたイベント列レコーダとを含むシステム。
10. 前記タイムスタンプデータベースが、前記イベント列レコーダの同期化を判定するために使用される複数のタイムスタンプを含む請求項９記載のシステム。
11. 前記複数のプログラムの各々が、前記回路に周期的な波形を生成させる請求項９記載のシステム。
12. 前記イベント列レコーダがある個数のイベントを検出し、イベントの前記個数を記録する請求項９記載のシステム。

Images