JP2008139983A - 情報処理装置 - Google Patents
情報処理装置 Download PDFInfo
- Publication number
- JP2008139983A JP2008139983A JP2006323933A JP2006323933A JP2008139983A JP 2008139983 A JP2008139983 A JP 2008139983A JP 2006323933 A JP2006323933 A JP 2006323933A JP 2006323933 A JP2006323933 A JP 2006323933A JP 2008139983 A JP2008139983 A JP 2008139983A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- docking station
- expansion device
- connection
- computer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Power Sources (AREA)
Abstract
【課題】 ドッキングステーションを複数接続することで演算能力を向上させることの可能な情報処理装置を提供することを目的とする。
【解決手段】 コンピュータ1がバッテリ22により駆動している時は、コンピュータ1に備えられたCPU10のみを用いて低消費電力での動作をさせ、ACアダプタ23から電力供給を受けることのできる環境にある時は、第1のドッキングステーション30および第2のドッキングステーション40に内蔵されるCPU32、42を使用して、例えば映像データの再生等の高い演算能力を必要とする処理をより高速に行うといった使い分けをすることが可能となる。また、演算処理すべきデータを分散させて、コンピュータ1のCPU10と、第1のドッキングステーション30のCPU32、第2のドッキングステーション40のCPU42を稼動させて、並列的に処理することも可能となる。
【選択図】 図3
【解決手段】 コンピュータ1がバッテリ22により駆動している時は、コンピュータ1に備えられたCPU10のみを用いて低消費電力での動作をさせ、ACアダプタ23から電力供給を受けることのできる環境にある時は、第1のドッキングステーション30および第2のドッキングステーション40に内蔵されるCPU32、42を使用して、例えば映像データの再生等の高い演算能力を必要とする処理をより高速に行うといった使い分けをすることが可能となる。また、演算処理すべきデータを分散させて、コンピュータ1のCPU10と、第1のドッキングステーション30のCPU32、第2のドッキングステーション40のCPU42を稼動させて、並列的に処理することも可能となる。
【選択図】 図3
Description
本発明は、情報処理装置に関し、特にCPUを内蔵したドッキングステーションに関する。
従来、ポートの異なる周辺機器を使用するためには、各周辺機器に対応したポートを設ける必要があるが、ノート型コンピュータ等に代表される情報処理装置の小型化に伴い、周辺機器接続のためのポートを設けるスペースを確保するのが困難になってきている。そのため、複数の周辺機器を使用するために、拡張装置がコンピュータ本体に接続される場合がある。ノート型コンピュータ本体に多くのポートを設けなくても、拡張装置を接続することで数多くの周辺機器を使用することができる。
一方、特許文献1にはドッキングステーションにCPUを搭載し、ノート型コンピュータに搭載されたCPUとドッキングステーションに搭載されたCPUを利用して演算処理速度の向上を図る技術が記載されている。例えば、ドッキングステーションに搭載されたCPUが外部との通信の機能を分担し、外部との通信を行っている間にノート型コンピュータに搭載されたCPUは通信以外の処理を行うことで全体としての演算効率を向上させることができる。
特開平4−138552号公報
しかし、上記の方式の場合、ノート型コンピュータにドッキングステーションを一つ接続する 場合についてのみ記載されており、ドッキングステーションを複数接続することについては記載されていない。また、ノート型コンピュータとドッキングステーションとの接続や切断に伴う処理等については言及されていない。
そこで本発明の目的は、ドッキングステーションを複数接続することで演算能力を向上させることの可能な情報処理装置を提供することにある。
上記目的を達成するために本発明に係る情報処理装置は、コネクタを有する本体と、前記本体内に設けられる第1のCPUと、前記コネクタを介して前記本体に、第2のCPUを有する第1の拡張装置が接続されたことを検知する第1の接続検知手段と、前記本体と前記第1の拡張装置との接続が解除されたことを検知する第1の接続解除検知手段と、第3のCPUを有する第2の拡張装置が前記第1の拡張装置と接続されたことを検知する第2の接続検知手段と、前記第1の拡張装置と前記第2の拡張装置との接続が解除されたことを検知する第2の接続解除検知手段と、を備えることを特徴とする。
本発明によれば、ドッキングステーションを複数接続することで演算能力を向上させることの可能な情報処理装置を提供することができる。
以下本発明に係る実施の形態を、図面を参照して説明する。
図1は本発明に係る情報処理装置を示す外観斜視図である。本実施形態では情報処理装置としてノート型のコンピュータ1を例に説明する。コンピュータ1は本体2を備え、本体2にはディスプレイユニット3がヒンジ部4を介して回動可能に取り付けられている。また、ディスプレイユニット3内にはLCD(Liquid Crystal Display)5から構成される表示装置が組み込まれる。本体2内には複数の電子部品を搭載した回路基板が収容されている。本体2の前上面2aにはタッチパッド6が取り付けられ、本体2の後上面2bにはキーボード7が取り付けられている。
本体2の後上面2bにはコンピュータ1の電源をオン/オフするための電源スイッチ8も設けられている。
本体2の後上面2bにはコンピュータ1の電源をオン/オフするための電源スイッチ8も設けられている。
図2は本発明の実施形態に係るコンピュータの構成を示すブロック図である。
コンピュータ1には、CPU10、ノースブリッジ11、主メモリ(RAM)12、グラフィックスコントローラ13、VRAM14、サウスブリッジ15、ハードディスクドライブ(HDD)16、BIOS−ROM17、エンベデッドコントローラ/キーボードコントローラIC(EC/KBC)20、およびLCD5、タッチパッド6、キーボード7、電源スイッチ8等が設けられている。
コンピュータ1には、CPU10、ノースブリッジ11、主メモリ(RAM)12、グラフィックスコントローラ13、VRAM14、サウスブリッジ15、ハードディスクドライブ(HDD)16、BIOS−ROM17、エンベデッドコントローラ/キーボードコントローラIC(EC/KBC)20、およびLCD5、タッチパッド6、キーボード7、電源スイッチ8等が設けられている。
CPU10は、コンピュータ1の各コンポーネントの動作を制御するプロセッサである。このCPU10は、HDD16から主メモリ(RAM)12にロードされるオペレーティングシステムおよび各種アプリケーションプログラム/ユーティリティプログラムを実行する。主メモリ(RAM)12は、各種データバッファの格納にも用いられる。 また、CPU10は、BIOS−ROM17に格納されたBIOS(Basic Input Output System)も実行する。BIOSはハードウェア制御のためのプログラムである。
ノースブリッジ11は、CPU10のローカルバスとサウスブリッジ15との間を接続するブリッジデバイスである。また、ノースブリッジ11は、AGP(Accelerated Graphics Port)バスなどを介してグラフィックスコントローラ13との通信を実行する機能も有している。さらに、ノースブリッジ11には、主メモリ(RAM)12を制御するメモリコントローラも内蔵されている。
グラフィクスコントローラ13は本コンピュータ10のディスプレイモニタとして使用されるLCD5を制御する表示コントローラである。このグラフィクスコントローラ13は、OSまたはアプリケーションプログラムによってビデオメモリ(VRAM)14に書き込まれた表示データに対応する映像信号をLCD5に送出する。
サウスブリッジ15は、PCI(Peripheral Component Interconnect)バスおよびLPC(Low Pin Count)バスにそれぞれ接続されている。
HDD16は、OSや各種のアプリケーションプログラムを格納する。
エンベデッドコントローラ/キーボードコントローラ(EC/KBC)20は、電源管理のためのエンベデッドコントローラと、タッチパッド6およびキーボード7などを制御するキーボードコントローラとが集積された1チップマイクロコンピュータである。EC/KBC20は、電源回路21と共同して、ユーザによる電源スイッチ8の操作に応答してコンピュータ1をパワーオン/パワーオフする処理を実行する。電源回路21は、コンピュータ1に内蔵されたバッテリ22からの電力、またはACアダプタ23を介して外部から供給される電力を用いて、コンピュータ1内の各コンポーネントに供給すべき電力を生成する。
コネクタ24は後述するドッキングステーションと接続するため、本体2の背面等に設けられる。ドッキングステーションとコンピュータ1との通信インターフェースには拡張バスとして用意されているPCI ExpressとI2Cバスを用いる。
図3は本発明の実施形態に係るドッキングステーションの構成を示すブロック図である。
本実施形態では、上記のコンピュータ1に接続される第1のドッキングステーション30と、この第1のドッキングステーション30に接続される第2のドッキングステーション40が用いられる。本実施形態では、第1のドッキングステーション30と第2のドッキングステーション40が同じ構成を持つものとして説明する。第1のドッキングステーション30は、少なくとも二つのコネクタ31a、31bを持ち、それぞれコンピュータ1および第2のドッキングステーション40との接続に用いられる。
第1のドッキングステーション30にはCPU32、エンベデッドコントローラ(EC)33、電源回路34、電源スイッチ35及びハブスイッチ36等が設けられる。CPU32は第1のドッキングステーション30の各コンポーネントの動作を制御するプロセッサである。このCPU10は、第1のドッキングステーション30の動作を制御する他に、コンピュータ1から受け取ったデータの演算処理も行う。エンベデッドコントローラ33は主に第1のドッキングステーションの電源管理のために用いられる。エンベデッドコントローラ33は、電源回路34と共同して、ユーザによる電源スイッチ35の操作に応答して第1のドッキングステーション30をパワーオン/パワーオフする処理を実行する。電源回路34は、図示しないバッテリやACアダプタから供給される電力を用いて、第1のドッキングステーション30内の各コンポーネントに供給すべき電力を生成する。
ハブスイッチ36は中継装置として用いられ、コンピュータ1から送られるデータを第1のドッキングステーション30に送る。また、ハブスイッチ36は、コンピュータ1から送られるデータを第2のドッキングステーション40に送るように切り替える他、第1のドッキングステーション30から送られるデータを第2のドッキングステーション40に送るようにすることも可能である。
第2のドッキングステーション40も上記で説明した第1のドッキングステーション30と同じように、CPU42、エンベデッドコントローラ(EC)43、電源回路44、電源スイッチ45及びハブスイッチ46等を持つ。第1のドッキングステーション30のコネクタ31bと第2のドッキングステーション40のコネクタ41aとを接続することによりカスケード接続をすることができる。
コンピュータ1と第1のドッキングステーション30を接続する時は、端子等で本体同士を直接密着させるように接続しても良いし、ケーブルで接続するようにしても良い。
コンピュータ1と第1のドッキングステーション30を接続する時は、端子等で本体同士を直接密着させるように接続しても良いし、ケーブルで接続するようにしても良い。
図4は本発明の実施形態に係る第1のドッキングステーションの接続処理を示すフローチャートである。まず、第1のドッキングステーション30がコンピュータ1又は第2のドッキングステーション40と接続されたと認識すると(ステップ1−1)、接続されたのが第2のドッキングステーション40であるかどうか判断する(ステップ1−2)。第2のドッキングステーション40との接続である時は(ステップ1−2のYes)、第1のドッキングステーション30のハブスイッチの下流ポートを開放する(ステップ1−3)。第1のドッキングステーション30のハブスイッチの下流ポートを開放することで、第2のドッキングステーション40との することが可能となる。
第1のドッキングステーション30と接続されたのがコンピュータ1である場合は(ステップ1−2のNo)、第1のドッキングステーション30に搭載されたCPU32の初期化処理を行う(ステップ1−4)。第1のドッキングステーション30のハブスイッチの下流ポートを開放した時にも(ステップ1−3)、第1のドッキングステーション30に搭載されたCPU32の初期化処理を行う(ステップ1−4)。第1のドッキングステーション30にコンピュータ1及び第2のドッキングステーション40いずれが接続された場合も、CPU32の初期化を行うことで、接続以降の演算等の処理が可能となる。
第1のドッキングステーション30と接続されたのがコンピュータ1である場合は(ステップ1−2のNo)、第1のドッキングステーション30に搭載されたCPU32の初期化処理を行う(ステップ1−4)。第1のドッキングステーション30のハブスイッチの下流ポートを開放した時にも(ステップ1−3)、第1のドッキングステーション30に搭載されたCPU32の初期化処理を行う(ステップ1−4)。第1のドッキングステーション30にコンピュータ1及び第2のドッキングステーション40いずれが接続された場合も、CPU32の初期化を行うことで、接続以降の演算等の処理が可能となる。
図5は本発明の実施形態に係る第1のドッキングステーションの切断処理を示すフローチャートである。まず、第1のドッキングステーション30がコンピュータ1との接続を解除すると認識すると(ステップ2−1のYes)、第2のドッキングステーション40と接続されているかどうか判断する(ステップ2−2)。第2のドッキングステーション40と接続されている時は(ステップ2−2のYes)、第2のドッキングステーション40に搭載されているCPU42の動作を停止する(ステップ2−3)。第2のドッキングステーション40の電源をオフできる状態になった後、第1のドッキングステーション30のハブスイッチの下流ポートを封鎖する(ステップ2−4)。第1のドッキングステーション30に搭載されているCPU32の動作を停止し(ステップ2−5)、実行中の処理を終了させてから第1のドッキングステーション30とコンピュータ1との接続を解除する(ステップ2−6)。
図6は本発明の実施携帯に係る第2のドッキングステーションの切断処理を示すフローチャートである。まず、第2のドッキングステーション40が第1のドッキングステーション30との接続を解除すると認識すると(ステップ3−1のYes)、第2のドッキングステーション40に搭載されるCPU42に演算処理中のデータがあるかどうか判断する(ステップ3−2)。第2のドッキングステーション40に演算処理中のデータがある時は(ステップ3−2のYes)、演算処理中のデータを第1のドッキングステーション30に送る(ステップ3−3)。演算処理を行うべきデータを第1のドッキングステーション30に送ったら、第2のドッキングステーション40に搭載されているCPU42の動作を停止する(ステップ3−4)。第2のドッキングステーション40のCPU42を停止し、電源をオフできる状態になった後、第1のドッキングステーション30のハブスイッチの下流ポートを封鎖する(ステップ3−5)。第2のドッキングステーション40で処理されていたデータを第1のドッキングステーション30に送り、電源をオフできる状態になったら第2のドッキングステーション40と第1のドッキングステーション30との接続を解除する(ステップ3−6)。
本実施形態によれば、それぞれCPUを備えたドッキングステーションを複数接続することで演算能力を向上させることの可能な情報処理装置を提供することができる。例えば、コンピュータ1がバッテリ22により駆動している時は、コンピュータ1に備えられたCPU10のみを用いて低消費電力での動作をさせ、ACアダプタ23から電力供給を受けることのできる環境にある時は、第1のドッキングステーション30および第2のドッキングステーション40に内蔵されるCPU32、42を使用して、例えば映像データの再生等の高い演算能力を必要とする処理をより高速に行うといった使い分けをすることも可能となる。また、演算処理すべきデータを分散させて、コンピュータ1のCPU10と、第1のドッキングステーション30のCPU32、第2のドッキングステーション40のCPU42を稼動させて、並列的に処理することも可能となる。
本発明ではその主旨を逸脱しない範囲であれば、上記の実施形態に限定されるものではなく種々の変形が可能である。
1…コンピュータ、2…本体、3…ディスプレイユニット、4…ヒンジ部、5…LCD、6…タッチパッド、7…キーボード、8…電源スイッチ、10…CPU、11…ノースブリッジ、12主メモリ(RAM)、13…グラフィックスコントローラ、14…VRAM、15…サウスブリッジ、16…ハードディスクドライブ(HDD)、17…BIOS−ROM、20…エンベデッドコントローラ/キーボードコントローラIC、21…電源回路、22…バッテリ、23…ACアダプタ、24…コネクタ、30…第1のドッキングステーション、40…第2のドッキングステーション
Claims (5)
- コネクタを有する本体と、
前記本体内に設けられる第1のCPUと、
前記コネクタを介して前記本体に、第2のCPUを有する第1の拡張装置が接続されたことを検知する第1の接続検知手段と、
前記本体と前記第1の拡張装置との接続が解除されたことを検知する第1の接続解除検知手段と、
第3のCPUを有する第2の拡張装置が前記第1の拡張装置と接続されたことを検知する第2の接続検知手段と、
前記第1の拡張装置と前記第2の拡張装置との接続が解除されたことを検知する第2の接続解除検知手段と、を備えることを特徴とする情報処理装置。 - 前記第1の拡張装置と前記第2の拡張装置との接続解除要求を検知する第1の接続解除要求検知手段を備え、前記第1の拡張装置と前記第2の拡張装置との接続解除要求を検知した時に、前記第2のCPUを停止する停止手段を備えることを特徴とする請求項1記載の情報処理装置。
- 前記本体と前記第1の拡張装置との接続解除要求を検知する第2の接続解除要求検知手段を備え、前記第1の拡張装置と本体との接続解除要求を検知した時に、前記第2の拡張装置が前記第1の拡張装置に接続されている時は、前記第3のCPUおよび前記第2のCPUを停止し、前記本体と前記第1の拡張装置との接続を解除することを特徴とする請求項2記載の情報処理装置。
- 前記第3のCPUで演算処理中のデータを前記第2のCPUに転送する第1の転送手段と、前記第2のCPUで演算処理中のデータを前記第1のCPUに転送する第2の転送手段と、を備え、前記第1の拡張装置と前記第2の拡張装置との接続解除要求を検知した時に、前記第3のCPUに演算処理中のデータがある時は、前記第3のCPUから前記第2のCPUに前記演算処理中のデータを転送した後に、前記第3のCPUを停止し、前記第2の拡張装置の接続を解除することを特徴とする請求項2記載の情報処理装置。
- 前記第1の拡張装置と前記本体との接続解除要求を検知した時に、前記第2のCPUに演算処理中のデータがある時は、前記第2のCPUから前記第1のCPUに前記演算処理中のデータを転送した後に、前記第2のCPUを停止し、前記第1の拡張装置の接続を解除することを特徴とする請求項4記載の情報処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006323933A JP2008139983A (ja) | 2006-11-30 | 2006-11-30 | 情報処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006323933A JP2008139983A (ja) | 2006-11-30 | 2006-11-30 | 情報処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008139983A true JP2008139983A (ja) | 2008-06-19 |
Family
ID=39601399
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006323933A Pending JP2008139983A (ja) | 2006-11-30 | 2006-11-30 | 情報処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008139983A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014505290A (ja) * | 2010-12-21 | 2014-02-27 | インテル コーポレイション | ドッキングステーションを有する装置、システム及び方法 |
JP2017526060A (ja) * | 2014-08-07 | 2017-09-07 | マイクロソフト テクノロジー ライセンシング,エルエルシー | モジュール式コンピュータ装置 |
JP2018503190A (ja) * | 2015-01-05 | 2018-02-01 | マイクロソフト テクノロジー ライセンシング,エルエルシー | モジュール式コンピューティングデバイス |
-
2006
- 2006-11-30 JP JP2006323933A patent/JP2008139983A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014505290A (ja) * | 2010-12-21 | 2014-02-27 | インテル コーポレイション | ドッキングステーションを有する装置、システム及び方法 |
JP2017526060A (ja) * | 2014-08-07 | 2017-09-07 | マイクロソフト テクノロジー ライセンシング,エルエルシー | モジュール式コンピュータ装置 |
JP2018503190A (ja) * | 2015-01-05 | 2018-02-01 | マイクロソフト テクノロジー ライセンシング,エルエルシー | モジュール式コンピューティングデバイス |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8230243B2 (en) | Information processing apparatus | |
US8199155B2 (en) | System, method, and computer program product for saving power in a multi-graphics processor environment | |
US8493394B2 (en) | Method and apparatus for enhancing the graphics capability of a mobile computing device | |
KR101456723B1 (ko) | 다중 그래픽 하위시스템과 전력 소비 절감 모드를 가진 장치, 소프트웨어 및 방법 | |
US8327173B2 (en) | Integrated circuit device core power down independent of peripheral device operation | |
JP2009151488A (ja) | 情報処理装置 | |
GB2470625A (en) | Combinable computer devices | |
TWI578154B (zh) | 用於電源管理的系統、方法及設備 | |
US20070094435A1 (en) | Computer docking system and method | |
WO2015148057A1 (en) | Low-profile hinge for an electronic device | |
US9727108B2 (en) | Supply of power from one device to another device | |
US7904633B2 (en) | Switch providing external access to computer-system components and computer-system peripherals | |
US8166224B2 (en) | Apparatus and method for docking of mobile device supporting docking station | |
TW201250459A (en) | Method of operating a heterogneous computer system | |
JP2008139983A (ja) | 情報処理装置 | |
US10928856B1 (en) | Docking response time | |
JP2007206871A (ja) | 情報処理装置、および描画制御方法 | |
US7418539B2 (en) | System and method for utilizing an external computing device to access storage inside an inactive computing device | |
US20140267096A1 (en) | Providing a hybrid touchpad in a computing device | |
JP4585249B2 (ja) | 情報処理装置 | |
CN103049419A (zh) | 双计算机系统 | |
EP3948553A1 (en) | System, apparatus and method for adaptive interconnect routing | |
JP6958110B2 (ja) | 情報処理装置及びプログラム | |
US20110208503A1 (en) | Apparatus and method for emulating removal and insertion of a plug-in device | |
JP2004062662A (ja) | 電子機器及びその制御方法 |