JP2008139983A

JP2008139983A - 情報処理装置

Info

Publication number: JP2008139983A
Application number: JP2006323933A
Authority: JP
Inventors: Gen Watanabe; 玄渡辺
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2006-11-30
Filing date: 2006-11-30
Publication date: 2008-06-19

Abstract

【課題】ドッキングステーションを複数接続することで演算能力を向上させることの可能な情報処理装置を提供することを目的とする。
【解決手段】コンピュータ１がバッテリ２２により駆動している時は、コンピュータ１に備えられたＣＰＵ１０のみを用いて低消費電力での動作をさせ、ＡＣアダプタ２３から電力供給を受けることのできる環境にある時は、第１のドッキングステーション３０および第２のドッキングステーション４０に内蔵されるＣＰＵ３２、４２を使用して、例えば映像データの再生等の高い演算能力を必要とする処理をより高速に行うといった使い分けをすることが可能となる。また、演算処理すべきデータを分散させて、コンピュータ１のＣＰＵ１０と、第１のドッキングステーション３０のＣＰＵ３２、第２のドッキングステーション４０のＣＰＵ４２を稼動させて、並列的に処理することも可能となる。
【選択図】図３

Description

本発明は、情報処理装置に関し、特にＣＰＵを内蔵したドッキングステーションに関する。

従来、ポートの異なる周辺機器を使用するためには、各周辺機器に対応したポートを設ける必要があるが、ノート型コンピュータ等に代表される情報処理装置の小型化に伴い、周辺機器接続のためのポートを設けるスペースを確保するのが困難になってきている。そのため、複数の周辺機器を使用するために、拡張装置がコンピュータ本体に接続される場合がある。ノート型コンピュータ本体に多くのポートを設けなくても、拡張装置を接続することで数多くの周辺機器を使用することができる。

一方、特許文献１にはドッキングステーションにＣＰＵを搭載し、ノート型コンピュータに搭載されたＣＰＵとドッキングステーションに搭載されたＣＰＵを利用して演算処理速度の向上を図る技術が記載されている。例えば、ドッキングステーションに搭載されたＣＰＵが外部との通信の機能を分担し、外部との通信を行っている間にノート型コンピュータに搭載されたＣＰＵは通信以外の処理を行うことで全体としての演算効率を向上させることができる。
特開平４−１３８５５２号公報

しかし、上記の方式の場合、ノート型コンピュータにドッキングステーションを一つ接続する場合についてのみ記載されており、ドッキングステーションを複数接続することについては記載されていない。また、ノート型コンピュータとドッキングステーションとの接続や切断に伴う処理等については言及されていない。

そこで本発明の目的は、ドッキングステーションを複数接続することで演算能力を向上させることの可能な情報処理装置を提供することにある。

上記目的を達成するために本発明に係る情報処理装置は、コネクタを有する本体と、前記本体内に設けられる第１のＣＰＵと、前記コネクタを介して前記本体に、第２のＣＰＵを有する第１の拡張装置が接続されたことを検知する第１の接続検知手段と、前記本体と前記第１の拡張装置との接続が解除されたことを検知する第１の接続解除検知手段と、第３のＣＰＵを有する第２の拡張装置が前記第１の拡張装置と接続されたことを検知する第２の接続検知手段と、前記第１の拡張装置と前記第２の拡張装置との接続が解除されたことを検知する第２の接続解除検知手段と、を備えることを特徴とする。

本発明によれば、ドッキングステーションを複数接続することで演算能力を向上させることの可能な情報処理装置を提供することができる。

以下本発明に係る実施の形態を、図面を参照して説明する。

図１は本発明に係る情報処理装置を示す外観斜視図である。本実施形態では情報処理装置としてノート型のコンピュータ１を例に説明する。コンピュータ１は本体２を備え、本体２にはディスプレイユニット３がヒンジ部４を介して回動可能に取り付けられている。また、ディスプレイユニット３内にはＬＣＤ（ＬｉｑｕｉｄＣｒｙｓｔａｌＤｉｓｐｌａｙ）５から構成される表示装置が組み込まれる。本体２内には複数の電子部品を搭載した回路基板が収容されている。本体２の前上面２ａにはタッチパッド６が取り付けられ、本体２の後上面２ｂにはキーボード７が取り付けられている。
本体２の後上面２ｂにはコンピュータ１の電源をオン／オフするための電源スイッチ８も設けられている。

図２は本発明の実施形態に係るコンピュータの構成を示すブロック図である。
コンピュータ１には、ＣＰＵ１０、ノースブリッジ１１、主メモリ（ＲＡＭ）１２、グラフィックスコントローラ１３、ＶＲＡＭ１４、サウスブリッジ１５、ハードディスクドライブ（ＨＤＤ）１６、ＢＩＯＳ−ＲＯＭ１７、エンベデッドコントローラ／キーボードコントローラＩＣ（ＥＣ／ＫＢＣ）２０、およびＬＣＤ５、タッチパッド６、キーボード７、電源スイッチ８等が設けられている。

ＣＰＵ１０は、コンピュータ１の各コンポーネントの動作を制御するプロセッサである。このＣＰＵ１０は、ＨＤＤ１６から主メモリ（ＲＡＭ）１２にロードされるオペレーティングシステムおよび各種アプリケーションプログラム／ユーティリティプログラムを実行する。主メモリ（ＲＡＭ）１２は、各種データバッファの格納にも用いられる。また、ＣＰＵ１０は、ＢＩＯＳ−ＲＯＭ１７に格納されたＢＩＯＳ（Basic Input Output System）も実行する。ＢＩＯＳはハードウェア制御のためのプログラムである。

ノースブリッジ１１は、ＣＰＵ１０のローカルバスとサウスブリッジ１５との間を接続するブリッジデバイスである。また、ノースブリッジ１１は、ＡＧＰ（Accelerated Graphics Port）バスなどを介してグラフィックスコントローラ１３との通信を実行する機能も有している。さらに、ノースブリッジ１１には、主メモリ（ＲＡＭ）１２を制御するメモリコントローラも内蔵されている。

グラフィクスコントローラ１３は本コンピュータ１０のディスプレイモニタとして使用されるＬＣＤ５を制御する表示コントローラである。このグラフィクスコントローラ１３は、ＯＳまたはアプリケーションプログラムによってビデオメモリ（ＶＲＡＭ）１４に書き込まれた表示データに対応する映像信号をＬＣＤ５に送出する。

サウスブリッジ１５は、ＰＣＩ（Peripheral Component Interconnect）バスおよびＬＰＣ（Low Pin Count）バスにそれぞれ接続されている。

ＨＤＤ１６は、ＯＳや各種のアプリケーションプログラムを格納する。

エンベデッドコントローラ／キーボードコントローラ（ＥＣ／ＫＢＣ）２０は、電源管理のためのエンベデッドコントローラと、タッチパッド６およびキーボード７などを制御するキーボードコントローラとが集積された１チップマイクロコンピュータである。ＥＣ／ＫＢＣ２０は、電源回路２１と共同して、ユーザによる電源スイッチ８の操作に応答してコンピュータ１をパワーオン／パワーオフする処理を実行する。電源回路２１は、コンピュータ１に内蔵されたバッテリ２２からの電力、またはＡＣアダプタ２３を介して外部から供給される電力を用いて、コンピュータ１内の各コンポーネントに供給すべき電力を生成する。

コネクタ２４は後述するドッキングステーションと接続するため、本体２の背面等に設けられる。ドッキングステーションとコンピュータ１との通信インターフェースには拡張バスとして用意されているＰＣＩＥｘｐｒｅｓｓとＩ^２Ｃバスを用いる。

図３は本発明の実施形態に係るドッキングステーションの構成を示すブロック図である。

本実施形態では、上記のコンピュータ１に接続される第１のドッキングステーション３０と、この第１のドッキングステーション３０に接続される第２のドッキングステーション４０が用いられる。本実施形態では、第１のドッキングステーション３０と第２のドッキングステーション４０が同じ構成を持つものとして説明する。第１のドッキングステーション３０は、少なくとも二つのコネクタ３１ａ、３１ｂを持ち、それぞれコンピュータ１および第２のドッキングステーション４０との接続に用いられる。

第１のドッキングステーション３０にはＣＰＵ３２、エンベデッドコントローラ（ＥＣ）３３、電源回路３４、電源スイッチ３５及びハブスイッチ３６等が設けられる。ＣＰＵ３２は第１のドッキングステーション３０の各コンポーネントの動作を制御するプロセッサである。このＣＰＵ１０は、第１のドッキングステーション３０の動作を制御する他に、コンピュータ１から受け取ったデータの演算処理も行う。エンベデッドコントローラ３３は主に第１のドッキングステーションの電源管理のために用いられる。エンベデッドコントローラ３３は、電源回路３４と共同して、ユーザによる電源スイッチ３５の操作に応答して第１のドッキングステーション３０をパワーオン／パワーオフする処理を実行する。電源回路３４は、図示しないバッテリやＡＣアダプタから供給される電力を用いて、第１のドッキングステーション３０内の各コンポーネントに供給すべき電力を生成する。

ハブスイッチ３６は中継装置として用いられ、コンピュータ１から送られるデータを第１のドッキングステーション３０に送る。また、ハブスイッチ３６は、コンピュータ１から送られるデータを第２のドッキングステーション４０に送るように切り替える他、第１のドッキングステーション３０から送られるデータを第２のドッキングステーション４０に送るようにすることも可能である。

第２のドッキングステーション４０も上記で説明した第１のドッキングステーション３０と同じように、ＣＰＵ４２、エンベデッドコントローラ（ＥＣ）４３、電源回路４４、電源スイッチ４５及びハブスイッチ４６等を持つ。第１のドッキングステーション３０のコネクタ３１ｂと第２のドッキングステーション４０のコネクタ４１ａとを接続することによりカスケード接続をすることができる。
コンピュータ１と第１のドッキングステーション３０を接続する時は、端子等で本体同士を直接密着させるように接続しても良いし、ケーブルで接続するようにしても良い。

図４は本発明の実施形態に係る第１のドッキングステーションの接続処理を示すフローチャートである。まず、第１のドッキングステーション３０がコンピュータ１又は第２のドッキングステーション４０と接続されたと認識すると（ステップ１−１）、接続されたのが第２のドッキングステーション４０であるかどうか判断する（ステップ１−２）。第２のドッキングステーション４０との接続である時は（ステップ１−２のＹｅｓ）、第１のドッキングステーション３０のハブスイッチの下流ポートを開放する（ステップ１−３）。第１のドッキングステーション３０のハブスイッチの下流ポートを開放することで、第２のドッキングステーション４０とのすることが可能となる。
第１のドッキングステーション３０と接続されたのがコンピュータ１である場合は（ステップ１−２のＮｏ）、第１のドッキングステーション３０に搭載されたＣＰＵ３２の初期化処理を行う（ステップ１−４）。第１のドッキングステーション３０のハブスイッチの下流ポートを開放した時にも（ステップ１−３）、第１のドッキングステーション３０に搭載されたＣＰＵ３２の初期化処理を行う（ステップ１−４）。第１のドッキングステーション３０にコンピュータ１及び第２のドッキングステーション４０いずれが接続された場合も、ＣＰＵ３２の初期化を行うことで、接続以降の演算等の処理が可能となる。

図５は本発明の実施形態に係る第１のドッキングステーションの切断処理を示すフローチャートである。まず、第１のドッキングステーション３０がコンピュータ１との接続を解除すると認識すると（ステップ２−１のＹｅｓ）、第２のドッキングステーション４０と接続されているかどうか判断する（ステップ２−２）。第２のドッキングステーション４０と接続されている時は（ステップ２−２のＹｅｓ）、第２のドッキングステーション４０に搭載されているＣＰＵ４２の動作を停止する（ステップ２−３）。第２のドッキングステーション４０の電源をオフできる状態になった後、第１のドッキングステーション３０のハブスイッチの下流ポートを封鎖する（ステップ２−４）。第１のドッキングステーション３０に搭載されているＣＰＵ３２の動作を停止し（ステップ２−５）、実行中の処理を終了させてから第１のドッキングステーション３０とコンピュータ１との接続を解除する（ステップ２−６）。

図６は本発明の実施携帯に係る第２のドッキングステーションの切断処理を示すフローチャートである。まず、第２のドッキングステーション４０が第１のドッキングステーション３０との接続を解除すると認識すると（ステップ３−１のＹｅｓ）、第２のドッキングステーション４０に搭載されるＣＰＵ４２に演算処理中のデータがあるかどうか判断する（ステップ３−２）。第２のドッキングステーション４０に演算処理中のデータがある時は（ステップ３−２のＹｅｓ）、演算処理中のデータを第１のドッキングステーション３０に送る（ステップ３−３）。演算処理を行うべきデータを第１のドッキングステーション３０に送ったら、第２のドッキングステーション４０に搭載されているＣＰＵ４２の動作を停止する（ステップ３−４）。第２のドッキングステーション４０のＣＰＵ４２を停止し、電源をオフできる状態になった後、第１のドッキングステーション３０のハブスイッチの下流ポートを封鎖する（ステップ３−５）。第２のドッキングステーション４０で処理されていたデータを第１のドッキングステーション３０に送り、電源をオフできる状態になったら第２のドッキングステーション４０と第１のドッキングステーション３０との接続を解除する（ステップ３−６）。

本実施形態によれば、それぞれＣＰＵを備えたドッキングステーションを複数接続することで演算能力を向上させることの可能な情報処理装置を提供することができる。例えば、コンピュータ１がバッテリ２２により駆動している時は、コンピュータ１に備えられたＣＰＵ１０のみを用いて低消費電力での動作をさせ、ＡＣアダプタ２３から電力供給を受けることのできる環境にある時は、第１のドッキングステーション３０および第２のドッキングステーション４０に内蔵されるＣＰＵ３２、４２を使用して、例えば映像データの再生等の高い演算能力を必要とする処理をより高速に行うといった使い分けをすることも可能となる。また、演算処理すべきデータを分散させて、コンピュータ１のＣＰＵ１０と、第１のドッキングステーション３０のＣＰＵ３２、第２のドッキングステーション４０のＣＰＵ４２を稼動させて、並列的に処理することも可能となる。

本発明ではその主旨を逸脱しない範囲であれば、上記の実施形態に限定されるものではなく種々の変形が可能である。

本発明に係る情報処理装置を示す外観斜視図。本発明の実施形態に係るコンピュータの構成を示すブロック図。本発明の実施形態に係るドッキングステーションの構成を示すブロック図。本発明の実施形態に係る第１のドッキングステーションの接続処理を示すフローチャート。本発明の実施形態に係る第１のドッキングステーションの切断処理を示すフローチャート。本発明の実施携帯に係る第２のドッキングステーションの切断処理を示すフローチャート。

符号の説明

１…コンピュータ、２…本体、３…ディスプレイユニット、４…ヒンジ部、５…ＬＣＤ、６…タッチパッド、７…キーボード、８…電源スイッチ、１０…ＣＰＵ、１１…ノースブリッジ、１２主メモリ（ＲＡＭ）、１３…グラフィックスコントローラ、１４…ＶＲＡＭ、１５…サウスブリッジ、１６…ハードディスクドライブ（ＨＤＤ）、１７…ＢＩＯＳ−ＲＯＭ、２０…エンベデッドコントローラ／キーボードコントローラＩＣ、２１…電源回路、２２…バッテリ、２３…ＡＣアダプタ、２４…コネクタ、３０…第１のドッキングステーション、４０…第２のドッキングステーション

Claims

コネクタを有する本体と、
前記本体内に設けられる第１のＣＰＵと、
前記コネクタを介して前記本体に、第２のＣＰＵを有する第１の拡張装置が接続されたことを検知する第１の接続検知手段と、
前記本体と前記第１の拡張装置との接続が解除されたことを検知する第１の接続解除検知手段と、
第３のＣＰＵを有する第２の拡張装置が前記第１の拡張装置と接続されたことを検知する第２の接続検知手段と、
前記第１の拡張装置と前記第２の拡張装置との接続が解除されたことを検知する第２の接続解除検知手段と、を備えることを特徴とする情報処理装置。
前記第１の拡張装置と前記第２の拡張装置との接続解除要求を検知する第１の接続解除要求検知手段を備え、前記第１の拡張装置と前記第２の拡張装置との接続解除要求を検知した時に、前記第２のＣＰＵを停止する停止手段を備えることを特徴とする請求項１記載の情報処理装置。
前記本体と前記第１の拡張装置との接続解除要求を検知する第２の接続解除要求検知手段を備え、前記第１の拡張装置と本体との接続解除要求を検知した時に、前記第２の拡張装置が前記第１の拡張装置に接続されている時は、前記第３のＣＰＵおよび前記第２のＣＰＵを停止し、前記本体と前記第１の拡張装置との接続を解除することを特徴とする請求項２記載の情報処理装置。
前記第３のＣＰＵで演算処理中のデータを前記第２のＣＰＵに転送する第１の転送手段と、前記第２のＣＰＵで演算処理中のデータを前記第１のＣＰＵに転送する第２の転送手段と、を備え、前記第１の拡張装置と前記第２の拡張装置との接続解除要求を検知した時に、前記第３のＣＰＵに演算処理中のデータがある時は、前記第３のＣＰＵから前記第２のＣＰＵに前記演算処理中のデータを転送した後に、前記第３のＣＰＵを停止し、前記第２の拡張装置の接続を解除することを特徴とする請求項２記載の情報処理装置。
前記第１の拡張装置と前記本体との接続解除要求を検知した時に、前記第２のＣＰＵに演算処理中のデータがある時は、前記第２のＣＰＵから前記第１のＣＰＵに前記演算処理中のデータを転送した後に、前記第２のＣＰＵを停止し、前記第１の拡張装置の接続を解除することを特徴とする請求項４記載の情報処理装置。